TW202306194A - 發光元件 - Google Patents

發光元件 Download PDF

Info

Publication number
TW202306194A
TW202306194A TW111126061A TW111126061A TW202306194A TW 202306194 A TW202306194 A TW 202306194A TW 111126061 A TW111126061 A TW 111126061A TW 111126061 A TW111126061 A TW 111126061A TW 202306194 A TW202306194 A TW 202306194A
Authority
TW
Taiwan
Prior art keywords
layer
light
semiconductor
semiconductor stack
thickness
Prior art date
Application number
TW111126061A
Other languages
English (en)
Inventor
謝明勳
庫納耳 卡夏普
Original Assignee
晶元光電股份有限公司
元豐新科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 晶元光電股份有限公司, 元豐新科技股份有限公司 filed Critical 晶元光電股份有限公司
Publication of TW202306194A publication Critical patent/TW202306194A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H01L33/54—Encapsulations having a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H01L33/505—Wavelength conversion elements characterised by the shape, e.g. plate or foil
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0025—Processes relating to coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0041—Processes relating to semiconductor body packages relating to wavelength conversion elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/005—Processes relating to semiconductor body packages relating to encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

本申請之實施例揭露一種發光元件。發光元件包含一半導體疊層、一第一電極、一第二電極、以及一支撐層。半導體疊層包含一具有一第一上表面及一下表面的第一半導體層；一活性層位於第一半導體層上；一具有一第二上表面並位於活性層上的第二半導體層。第一電極位於第一上表面上。第二電極位於第二上表面上。支撐層包含一第一厚度並且直接覆蓋至少80%的下表面。在一上視圖中，半導體疊層包含一最大長度，且最大長度與第一厚度的比值小於1。其中，支撐層具有一小於80 ppm/℃的第一熱膨脹係數以及一介於2~10 GPa的楊氏係數。

Description

發光元件
本申請是關於一種具有支撐層的發光元件及其製造方法。尤其是關於一種具有支撐層直接覆蓋其半導體疊層80%下表面的發光元件及其製造方法。
傳統上，發光元件，例如為發光二極體（Light-Emitting Diode；LED），是透過在基板上磊晶成長半導體疊層。發光元件通常係藉由雷射切割的方式來單一化（Singulated）。然而，在切割時，基板，例如為藍寶石基板，容易產生斜裂，導至發光元件的基板產生不平整及/或傾斜的側邊以及較不佳的光萃取效果。相較於基板而言半導體疊層非常薄，因此，當發光元件的尺寸變小，尤其是當發光元件的尺寸到達微米的等級（發光元件的最大長度介於約50~500奈米）時，前述的問題會顯得更加嚴重。此外，這樣不平整及/或傾斜的側邊也會使得發光元件的光場分佈不盡相同。如果將些具有不同光型的發光元件裝入顯示裝置中，通常會使得顯示裝置間出現不一致的影像品質以及不佳的批量生產一致性。
此外，當前述的發光元件被轉移並以較小的間距被配置到一個目標基板時，前述不平整及/或傾斜的側邊會使相鄰的發光元件間產生干擾。不僅僅是因為前述不平整及/或傾斜的側邊會使得抓取發光元件時產生困難，也會使得發光元件在俯視圖中呈現不同的外輪廓而不容易精準排列在目標基板上。
一種解決方法是將基板自半導體疊層移除。然而，半導體疊層相對於基板非常薄，移除基板時容易在半導體疊層上產生應力。因此，當發光元件具有比較大的尺寸時，半導體疊層需要藉由另一個支撐結構來支撐，尤其是當發光元件到達微米尺寸等級時。
綜上所述，要形成一個具有改良光萃取效果以及一致光型的發光元件，尤其是微米尺寸等級的發光元件，是一個大的挑戰。
本申請之實施例揭露一種發光元件，包含半導體疊層、第一電極、第二電極、以及支撐層。半導體疊層包含具有第一上表面以及下表面的第一半導體層；位於第一半導體層上的活性層；以及位於活性層上並包含第二上表面的第二半導體層。第一電極位於第一上表面上。第二電極位於第二上表面上。支撐層包含第一厚度並且直接覆蓋至少80%的下表面。在一底視圖中，半導體疊層具有最大長度，且最大長度對第一厚度的比值小於1。支撐層具有小於80ppm/℃的第一熱膨脹係數以及介於2~10GPa的楊氏模數。
本申請之實施例再揭露一種發光元件，包含半導體疊層、第一電極、第二電極、波長轉換層、以及支撐層。半導體疊層包含具有第一上表面以及下表面的第一半導體層；位於第一半導體層上的活性層；以及位於活性層上且包含第二上表面的第二半導體層。第一電極位於第一上表面上。第二電極位於第二上表面上。波長轉換層位於下表面之下。支撐層包含第一厚度並且直接覆蓋下表面。在一底視圖中，半導體疊層具有最大長度，且最大長度對第一厚度的比值小於1。支撐層具有小於80 ppm/℃的第一熱膨脹係數以及介於2~10 GPa的楊氏模數。
本申請之實施例再揭露一種發光元件的製造方法，其步驟包含提供基板；形成半導體疊層於基板上，其中半導體疊層包含具有第一上表面以及下表面的第一半導體層、位於第一半導體層上的活性層、以及位於活性層上且包含第二上表面的第二半導體層；形成第一電極於第一上表面上；形成第二電極於第二上表面上；以及形成包含第一厚度並且直接覆蓋至少80%的下表面的支撐層。在一底視圖中，半導體疊層具有最大長度，且最大長度對第一厚度的比值小於1。支撐層具有小於80 ppm/℃的第一熱膨脹係數以及介於2~10 GPa的楊氏模數。
下文中，將參照圖式詳細地描述本申請之實施例，以使得本申請領域技術人員能夠充分地理解本申請之精神。本申請並不限於以下之實施例，而是可以以其他形式實施。在本申請中，有一些相同的符號，其表示具有相同或是類似之結構、功能、原理的元件，且為業界具有一般知識能力者可以依據本說明書之教導而推知。為說明書之簡潔度考量，相同之符號的元件將不再重述。在圖式中，特定元件的形狀及厚度可以被縮小或擴大。
圖1A顯示依據本申請一實施例的發光元件剖視圖。發光元件10 包含被一支撐層1200所支撐的一半導體疊層100”、一第一電極300、以及一第二電極400。半導體疊層100”包含一第一半導體層101，第一半導體層101具有一第一上表面1011以及一下表面1012；一活性層102位於第一上表面1011之上；以及一第二半導體層103位於活性層102上並包含一第二上表面1031。支撐層1200直接形成於下表面1012之下，第一電極300形成於第一上表面1011之上，而第二電極400則形成於第二上表面1031之上。
第一半導體層101及第二半導體層102分別提供電子與電洞使其於活性層102再復合以產生光。第一半導體層101、活性層102、以及第二半導體層103可包含Ⅲ-Ⅴ族半導體材料，例如鋁氮銦鎵化合物或鋁氮磷鎵化合物（Al xIn yGa (1-x-y)N 或 Al xIn yGa (1-x-y)P，其中， 0≦x, y≦1；(x+y)≦1）。根據活性層102的組成，半導體疊層100”可以發出峰值波長或主波長介於610~650奈米的紅色光、峰值波長或主波長介於530~570奈米的綠色光、峰值波長或主波長介於490~530奈米的青色光、峰值波長或主波長介於450~490奈米的藍色光、峰值波長或主波長介於400~440奈米的紫色光、或者峰值波長介於200~400奈米的紫外光。雖然圖式中半導體疊層100”僅包含三層，根據不同的功能需求，可以於半導體疊層100”中再添加一或多層半導體層。
支撐層1200係由一光可圖案化材料或一可乾蝕刻材料所構成。也就是說，支撐層1200的形狀可以依據需求被正確地調控，使側邊上具有較少或沒有刮痕、沒有因為雷射所產生的破壞及/或不規則、也沒有劈裂面，因而可以使支撐層1200保留一個垂直於下表面1012較平坦的側邊。支撐層1200的材料可選自於有機光可圖案化高分子材料或可乾蝕刻材料。有機光可圖案化高分子材料例如是聚醯亞胺（Polyimide；PI）；聚苯并噁唑（Polybenzoxazole；PBO）；苯并環丁烯（Benzocyclobutene；BCB）；環氧樹脂（epoxy resin）等等。可乾蝕刻材料例如是前述的有機光可圖案化高分子材料以及無機材料。無機材料例如是矽氧樹脂（Silicone）；氮化矽（Silicon Nitride；SiN x）；二氧化矽（Silicon Dioxide；SiO 2）等等。此外，為了支撐半導體疊層100”，支撐層1200具有第一厚度H，且這個第一厚度H大約為半導體疊層100”的厚度的二至六倍。若第一厚度H小於半導體疊層100”的厚度的二倍，則第一厚度H因太薄無法支撐半導體疊層100”，使得半導體疊層100” 在後續製程時可能破裂；若第一厚度H大於半導體疊層100”的厚度的六倍，則支撐層1200可能因太厚重而無法固定到半導體疊層100”上，並容易在後續製程中剝離。在一個實施例中，半導體疊層100”的厚度為12微米，而支撐層1200的第一厚度H則為60微米。
為了減少或移除形成於半導體疊層100”與支撐層1200之間的應力，在選擇有機光可圖案化高分子材料或可乾蝕刻材料作為支撐層1200時，合適的支撐層1200材料可具有小於80 ppm/℃的第一熱膨脹係數以及小於10 GPa的楊氏模數。
在一個實施例中，氮化鎵（Gallium Nitride；GaN）系列層可用以作為半導體疊層100”。氮化鎵（Gallium Nitride；GaN）系列材料的熱膨脹係數大約5.6 ppm/℃以及楊氏模數大約180GPa。此時，可以選擇具有第一熱膨脹係數介於50~80 ppm/℃以及楊氏模數介於2~10 Gpa的有機光可圖案化高分子材料或可乾蝕刻材料作為支撐層1200。
圖1B顯示依據本申請一實施例的發光元件10的底視圖，其係由圖1A的箭頭方向觀察。如底視圖所示，半導體疊層100”包含第一邊界B100，支撐層1200包含第二邊界B200，第一邊界B100圍繞第二邊界B200。也就是說，在底視圖中，半導體疊層100”具有一個面積區域大於支撐層1200的面積區域。為了方便後續的轉移製程，至少80%的下表面1012被支撐層1200直接覆蓋，因為當支撐層200的面積小於80%下表面1012的面積時，發光元件10將難以被抓取。
繼續參考圖1B，半導體疊層100”包含一最大長度L（半導體疊層100”的第一邊界B100的對角線）。在一實施例中，為了要形成一個具有足夠機械強度的發光元件10，最大長度L與第一厚度H的比值小於1。這樣的設計尤其適合應用於最大長度L介於50~500微米的微米尺寸等級發光元件。
圖2A~2D顯示依據本申請另外四實施例發光元件20/30/40/50的剖視圖。圖3A~3D顯示本申請圖2A~2D中發光元件20/30/40/50的底視圖。參考圖2A~2D，發光元件10與發光元件20/30/40/50的差異在於半導體疊層200”/300”/400”/500”的側邊2110/3110/4110/5110被支撐層2200/3200/4200/5200所覆蓋。
參考圖3A~3D，發光元件20與發光元件30/40/50的差異在於支撐層2200的形狀/圖案。在這四個實施例中，半導體疊層200”/300”/400”/500”分別具有邊界B2100/B3100/B4100/B5100 （如虛線所示）；支撐層2200/3200/4200/5200分別具有邊界B2200/B3200/B4200/B5200（如實線所示）。由於支撐層2200/3200/4200/5200都大到足以覆蓋至少半導體疊層200”/300”/400”/500”的側邊2110/3110/4110/5110，邊界B2200/B3200B4200/B5200也因此位於邊界B2100/B3100/B4100/B5100之外。
在底視圖中，發光元件20包含一個實心的支撐層2200，發光元件30/40/50則分別包含具有複數開口O的非實心支撐層3200/4200/5200。這樣的開口有利於形成於發光元件角落的應力釋放。這些開口可以使形成於支撐層3200/4200/5200內部的應力分散到角落。對本領域習知技藝者而言，將可以理解開口的數量及形狀將不受前述的實施例所限制。非實心支撐層內部的開口例如可以是圓形、三角形、長方形、正方形或多邊形等，可用以控制光的集散。在一個實施例中，自發光元件的底視圖觀之，支撐層包含複數不同形狀的開口。
圖4顯示依據本申請另一實施例的發光元件60的剖視圖。發光元件60包含被一支撐層6200所支撐的一半導體疊層600”、一第一電極6300、以及一第二電極6400。半導體疊層600”包含一第一半導體層601，第一半導體層601具有一第一上表面6011以及一下表面6012；一活性層602位於第一上表面6011之上；以及一第二半導體層603位於活性層602上並包含一第二上表面6031。支撐層6200直接形成於下表面6012之下，第一電極6300形成於第一上表面6011之上，而第二電極6400則形成於第二上表面6031之上。
發光元件60還包含一第二支撐層6500覆蓋第二上表面6031。第二支撐層6500包含一第二厚度h以及一第二熱膨脹係數。第二支撐層6500不只能支撐半導體疊層600”還能保護半導體疊層600”免於暴露於外部的攻擊，例如，取放（Pick-and-Place）製程。
此外，考量後續的結合製程（Bonding Process），在一實施例中，第二厚度h小於第一電極6300及/或第二電極6400的厚度；因此，當要結合至外部電路時，第一電極6300及/或第二電極6400能突出於第二支撐層6500之外。在這樣的構形下，第二厚度h會小於第一厚度H，第二熱膨脹係數則大於第一熱膨脹係數，因而第一支撐層6200、半導體疊層600”、與第二支撐層6500之間的內部應力得以被平衡或移除。
在另一個實施例中，發光元件10/20/30/40/50/60更包含一黏著層（圖未示）位於半導體疊層100”/200”/300”/400”/500”/600”以及支撐層200/2200/3200/4200/5200/6200之間以增加半導體疊層與相應支撐層之間的黏著力。黏著層的材料可以是一種絕緣層，例如，選自於二氧化矽（SiO 2）、氮化矽（SiN x）、二氧化鈦（TiO 2）、氮化鈦（TiN x）等等。黏著層的厚度介於150~500奈米之間，並且相對應於半導體疊層所發出的光為透明。
圖5A顯示依據本申請又一實施例的發光元件70的剖視圖。發光元件70包含被一波長轉換層7600及一支撐層7200所支撐的一半導體疊層700”、一第一電極7300、以及一第二電極7400。半導體疊層700”包含一第一半導體層701，第一半導體層701具有一第一上表面7011以及一下表面7012；一活性層702位於第一上表面7011之上；以及一第二半導體層703位於活性層702上並包含一第二上表面7031。波長轉換層7600位於下表面7012之下；支撐層7200也形成於下表面7012之下且直接覆蓋波長轉換層7600。第一電極7300形成於第一上表面7011之上，而第二電極7400則形成於第二上表面7031之上。
支撐層7200係由一光可圖案化材料或一可乾蝕刻材料所構成。支撐層7200的材料可參照前述關於支撐層1200材料的相關段落。支撐層7200具有第一厚度H’大約為半導體疊層700”的厚度的二至六倍。若第一厚度H’小於半導體疊層700”的厚度的二倍，則第一厚度H’因太薄無法支撐半導體疊層700”使得半導體疊層700” 在後續製程時可能破裂；若第一厚度H’大於半導體疊層700”的厚度的六倍，則支撐層7200可能因太厚重而無法固定於半導體疊層700”上，並容易在後續製程中剝離。
波長轉換層7600係由一光可圖案化材料所構成，例如是量子點光可圖案化光阻、含有螢光材料的光可圖案化光阻等等。為了達到足夠的波長轉換效率（半導體疊層所發出來的光穿過波長轉換層之後的光密度值（Optical Density Value；OD value）大於1），波長轉換層需要包覆半導體疊層的底部並且具有至少2微米的厚度。
圖5B顯示依據本申請又一實施例的發光元件70的俯視圖，其係由圖5A的箭頭方向觀察。參考圖5B，半導體疊層700”包含一第一邊界B700、波長轉換層7600包含一第二邊界B7600、而支撐層7200則包含一第三邊界B7200。第二邊界B7600圍繞第一邊界B700；第三邊界B7200圍繞第二邊界B7200。也就是說，在俯視圖中，波長轉換層7600大於半導體疊層700”；支撐層7200大於波長轉換層7600。因此，第二邊界B7600位於半導體疊層700”的第一邊界B700之外。
仍參考圖5B，在俯視圖中，半導體疊層700”包含一最大長度L’（第一邊界B700的對角線）。在一實施例中，為了要形成一個具有足夠機械堅固的發光元件70，最大長度L’與第一厚度H’的比值小於1。這樣的設計尤其適合應用於最大長度L’介於50~500微米的微米尺寸等級發光元件。
為了減少或移除形成於半導體疊層700”與支撐層7200之間的應力，在選擇有機光可圖案化高分子材料或可乾蝕刻材料作為支撐層7200時，合適的支撐層7200材料可具有小於80 ppm/℃的第一熱膨脹係數以及小於10 GPa的楊氏模數。
在一個實施例中，氮化鎵（Gallium Nitride；GaN）系列層可用以作為半導體疊層700”。氮化鎵（Gallium Nitride；GaN）系列材料的熱膨脹係數大約5.6ppm/℃以及楊氏模數大約180GPa。此時，可以選擇具有第一熱膨脹係數介於50~80ppm/℃以及楊氏模數介於2~10Gpa的有機光可圖案化高分子材料或可乾蝕刻材料作為支撐層7200。
圖6A顯示依據本申請又一實施例的發光元件80的剖視圖。發光元件80包含被一波長轉換層8600及一支撐層8200所支撐的一半導體疊層800”、一第一電極8300、以及一第二電極8400。半導體疊層800”包含一第一半導體層801，第一半導體層801具有一第一上表面8011以及一下表面8012；一活性層802位於第一上表面8011之上；以及一第二半導體層803位於活性層802上並包含一第二上表面8031。此外，半導體疊層800”還包含一側邊810；波長轉換層8600位於下表面8012之下；支撐層8200也形成於下表面8012之下且直接覆蓋波長轉換層8600。第一電極8300形成於第一上表面8011之上，而第二電極8400則形成於第二上表面8031之上。支撐層8200具有第一厚度H’。
發光元件80還包含一第二支撐層8500覆蓋第二上表面8031以及側邊810。第二支撐層8500包含一第二厚度h’以及一第二熱膨脹係數。第二支撐層8500不只能支撐半導體疊層800”還能保護半導體疊層800”免於暴露於外部的攻擊例如後續發光元件80的取放（Pick-and-Place）製程。
此外，考量後續的結合製程（bonding process），在一實施例中，第二厚度h’被設計為小於第二電極8400及半導體疊層800”的總合厚度。也就是說，第二厚度h’小於第一厚度H’。因此，第二熱膨脹係數大於第一熱膨脹係數，支撐層8200、半導體疊層800”與第二支撐層8500之間的內部應力得以被平衡或移除。
圖6B顯示依據本申請又一實施例的發光元件80的俯視圖，其係由圖6A的箭頭方向觀察。在俯視圖中，半導體疊層800”包含一第一邊界B800、波長轉換層8600包含一第二邊界B8600、支撐層8200包含一第三邊界B8200、而第二支撐層8500則包含一第四邊界B8500。第二邊界B8600圍繞第一邊界B800；第三邊界B8200圍繞第二邊界B8600；而第四邊界B8500與第三邊界B8200則具有相同或相似的外輪廓。也就是說，在俯視圖中，波長轉換層8600大於半導體疊層800”；支撐層8200與第二支撐層8500具有幾乎相同的尺寸且大於波長轉換層8600。
因此，參考如圖6A所示之發光元件80的剖視圖，支撐層8200包含一第一外表面8210；第二支撐層8500包含一第二外表面8510；且第一外表面8210與第二外表面8510共平面。
繼續參考圖6B，在俯視圖中，半導體疊層800”包含一最大長度L”（第一邊界B800的對角線）。在一實施例中，為了要形成一個具有足夠機械堅固的發光元件80，最大長度L”與第一厚度H”的比值小於1。這樣的設計尤其適合應用於最大長度L”介於50~500微米的微米尺寸等級發光元件。
為了減少或移除形成於半導體疊層800”與支撐層8200之間的應力，在選擇有機光可圖案化高分子材料或可乾蝕刻材料作為支撐層8200時，合適的支撐層8200材料可具有一第一熱膨脹係數介於50~80 ppm/℃以及一楊氏模數介於2~10 GPa。
圖7A~7H顯示依據本申請實施例圖1A~1B中的發光元件10的製作方法。參考圖7A，提供一基板10000。在一實施例中，基板10000係由藍寶石結構組成。參考圖7B，一半導體疊層100’形成於基板10000上。在一實施例中，半導體疊層100’係透過數個製程步驟所形成，包含透過金屬有機化學氣相沉積（Metal Organic Chemical Vapor Deposition ；MOCVD）的方式磊晶形成一氮化鎵系列第一半導體層101’於基板10000上、透過金屬有機化學氣相沉積的方式磊晶形成一氮化鎵系列活性層102’於氮化鎵系列第一半導體層101’上、透過金屬有機化學氣相沉積的方式磊晶形成一氮化鎵系列第二半導體層103’於氮化鎵系列活性層102’上。參考圖7C，半導體疊層100’被圖案化並分割為複數個半導體疊層100”。在一實施例中，半導體疊層100”係透過誘導偶合電漿蝕刻（Inductively Coupled Plasma Etching；ICP）的方式形成。每個半導體疊層100”包含具有一第一上表面1011以及一下表面1012的第一半導體層101；位於第一半導體層101上的活性層102；以及位於活性層102上且具有第二上表面1013的第二活性層103。參考圖7D，一第一電極300形成於第一上表面1011上，以及一第二電極400形成於第二上表面1013上。在一實施例中，第一電極300與第二電極400透過電子束蒸鍍（E-beam Evaporation）的方式分別形成於第一半導體層101與第二半導體層103之上。
參考圖7E，提供一具有上表面的第一暫時載板20000。一結合層21000覆蓋整個上表面。形成於基板10000上的複數半導體疊層100”被結合於結合層21000上。透過一雷射剝離（Laser Lift-Off）的製程將雷射光照射基板10000與半導體疊層100”間的界面後將複數半導體疊層100”與基板10000分離。在一實施例中，氮化鎵系列的複數半導體疊層100”結合至例如為苯并環丁烯層的結合層21000。然後，自基板10000側照射氮化鎵系列的複數半導體疊層100”透過照射摻釹釔鋁石榴石三倍頻雷射（Nd:YAG Third Harmonic Laser）所發出的355奈米波長雷射於氮化鎵系列的複數半導體疊層100”與基板10000間的界面藉以分離氮化鎵系列的複數半導體疊層100”與基板10000並使得每一個氮化鎵系列的複數半導體疊層100”的下表面1012得以裸露出來。然而，結合材料並不限於苯并環丁烯，也可以例如是矽氧樹脂、環氧樹脂、聚醯亞胺等等；而雷射的種類也不以摻釹釔鋁石榴石雷射為限。
接著，如圖7F所示，形成一選擇性的黏著層23000，例如，二氧化矽或氮化系，以及一支撐層22000於複數半導體疊層100”的下表面1012上。在一實施例中，選擇性的黏著層23000為一150奈米的氮化矽，支撐層為一60奈米的環氧樹脂基的光可圖案化的聚合物，具有56 ppm/℃的熱膨脹係數以及2.4 Gpa的楊氏模數。使用電漿增強化學氣相沉積（Plasma Enhanced Chemical Vapor Deposition；PECVD）的方式將選擇性的黏著層23000覆蓋下表面1012以及結合層21000的暴露部分；使用旋轉塗佈（Spin Coating）及固化（Curing）的方式覆蓋下表面1012以及結合層21000的暴露部分。選擇性的黏著層23000在這邊可以選擇性地使用來增加半導體疊層100”與支撐層22000之間的黏著強度。
如圖7G所示，在圖7F中的選擇性黏著層23000與固化的支撐層22000分別透過光蝕刻製程圖案化分割為單一的圖案化選擇性黏著層23000’以及圖案化支撐層200，複數的發光元件10最終以倒裝的方式透過結合層21000結合至第一暫時載板20000上。在一實施例中，選擇性黏著層23000為一透明或半透明層。
如圖7H所示，提供一第二暫時載板30000。第二暫時載板30000也可以選擇性地包含一黏性層31000，例如是紫外光膠帶（UV Tape），位於其下表面。接著，將複數發光元件10結合至黏性層31000上，並移除結合層21000及第一暫時載板20000。在一實施例中，當將複數發光元件10結合至黏性層31000上後，係再透過一雷射剝離的製程將暫時載板20000與複數發光元件10分離，後續再透過電漿蝕刻的製程將結合層21000移除。黏性層的材料包含但不限於苯并環丁烯、聚醯亞胺、矽氧樹脂、聚二甲基矽氧烷（Polydimethylsiloxane；PDMS）、異方性導電膜Anisotropic Conductive Film；ACF）等等；雷射的種類則是選擇能被結合層吸收的雷射。在一實施例中，雷射具有小於325奈米的波長且能被苯并環丁烯結合層所吸收。
最終，藉由取放（Pick-and-Place）製程或巨量轉移（Mass Transfer）製程將複數發光元件10自第二暫時載板30000進行轉移，便完成如圖1A及1B所示的發光元件10。
在另一個實施例中，更包含一步驟，形成第二支撐層以覆蓋複數半導體疊層，如圖4所示的發光元件60，的上表面。第二支撐層可用以保護半導體疊層避免外界的攻擊，例如，取放（Pick-and-Place）製程。
圖8A~8F顯示如圖5A~5B所示的發光元件70的製作方法。參考圖8A，提供一基板10000。在一實施例中，基板10000係由藍寶石結構組成。參考圖8B，一半導體疊層700’形成於基板10000上。在一實施例中，半導體疊層700’係透過數個製程步驟所形成，包含透過金屬有機化學氣相沉積（Metal Organic Chemical Vapor Deposition ；MOCVD）的方式磊晶形成一氮化鎵系列第一半導體層701’於基板10000上、透過金屬有機化學氣相沉積的方式磊晶形成一氮化鎵系列活性層702’於氮化鎵系列第一半導體層701’上、透過金屬有機化學氣相沉積的方式磊晶形成一氮化鎵系列第二半導體層703’於氮化鎵系列活性層702’上。參考圖8C，半導體疊層700’被圖案化並分割為複數個半導體疊層700”。在一實施例中，半導體疊層700”係透過誘導偶合電漿蝕刻（Inductively Coupled Plasma Etching；ICP）的方式形成。每個半導體疊層700”包含一第一半導體層701具有一第一上表面7011以及一下表面7012；一活性層702位於第一半導體層701上；以及一第二活性層703位於活性層702上，且具有第二上表面7013。參考圖8D，一第一電極7300形成於第一上表面7011上，以及一第二電極7400形成於第二上表面7013上。在一實施例中，第一電極7300與第二電極7400透過電子束蒸鍍（E-beam Evaporation）的方式分別形成於第一半導體層701與第二半導體層703之上。
參考圖8E，提供一具有上表面的第一暫時載板20000。一結合層21000覆蓋整個上表面。形成於基板10000上的複數半導體疊層700”被結合於結合層21000上。透過一雷射剝離（Laser Lift-Off）的製程將雷射光照射基板10000與半導體疊層700”間的界面後將複數半導體疊層700”與基板10000分離。在一實施例中，氮化鎵系列的複數半導體疊層700”結合至例如為苯并環丁烯層的結合層21000。然後，使用摻釹釔鋁石榴石三倍頻雷射（Nd:YAG third harmonic laser）所發出的355奈米波長的雷射光透過基板10000照射氮化鎵系列的複數半導體疊層700”與基板10000間的界面以將氮化鎵系列的複數半導體疊層700”自基板10000分離。氮化鎵系列的複數半導體疊層700”被結合至結合層21000，例如，苯并環丁烯（BCB）層，且各個氮化鎵系列的複數半導體疊層700”的下表面7012被暴露出來。
如圖8F所示，當複數半導體疊層700”透過結合層21000結合至第一暫時載板20000後，複數波長轉換層7600分別形成於複數半導體疊層700”的下表面7012。在一實施例中，波長轉換層7600為一種6微米厚的量子點光阻。量子點光阻可以藉由例如旋轉塗佈整個下表面7012、移除部份光阻以暴露一部份結合層21000、固化光阻、以光蝕刻的方式圖案化光阻成為複數個波長轉換層7600。為了達到一個足夠的波長轉換效率（半導體疊層所發出來的光穿過波長轉換層之後的光密度值（Optical Density Value；OD value）大於1），每一個波長轉換層7600需要包覆相對應半導體疊層700”的底部7012並且具有至少2微米的厚度，如圖8F所示。
參考圖8G，形成支撐層7200覆蓋相對應的波長轉換層7600。也就是說，波長轉換層7600形成於半導體疊層700”與支撐層7200之間。在一實施例中，藉由旋轉塗佈的製程將50微米、具有56 ppm/℃的熱膨脹係數以及2.4 Gpa的楊氏模數的環氧樹脂構成的光可圖案化聚合物支撐層（圖未示）完整覆蓋波長轉換層7600並使結合層21000的上表面暴露出來。在固化後，一整層的支撐層（圖未示）透過光蝕刻製程被圖案化為複數個支撐層7200，且這些支撐層7200分別形成於相對應的波長轉換層7600之上。因此，發光元件70透過結合層21000倒置於第一暫時載板20000之上。
如圖8H所示，提供一第二暫時載板30000。第二暫時載板30000也可以選擇性地包含一黏性層31000。接著，將複數發光元件70結合至黏性層31000上，並移除結合層21000及第一暫時載板20000。在一實施例中，當將複數發光元件70透過以紫外光膠帶構成的黏性層31000結合至第二暫時載板30000上後，再透過一雷射剝離的製程將第一暫時載板20000與複數發光元件70分離，後續再透過電漿蝕刻的製程將例如為苯并環丁烯的結合層21000移除。黏性層的材料包含但不限於苯并環丁烯、聚醯亞胺、矽氧樹脂、聚二甲基矽氧烷（Polydimethylsiloxane；PDMS）、異方性導電膜（Anisotropic Conductive Film；ACF）等等；雷射的種類則是選擇能被結合層吸收的雷射。在一實施例中，雷射具有小於325奈米的波長且能被苯并環丁烯結合層所吸收。
此外，一黏著層(圖未示）可被選擇性地形成於半導體疊層與波長轉換層之間及/或波長轉換層與支撐層之間用以增加兩者間的黏著強度。黏著層的材料可選自於二氧化矽、氮化矽等等。黏著層的厚度介於150~500奈米，且黏著層可為一透明層或一半透明層。
最終，藉由取放（Pick-and-Place）製程或巨量轉移（Mass Transfer）製程將複數發光元件70自第二暫時載板30000進行轉移，便完成如圖5A及5B所示的發光元件70。
在另一個實施例中，更包含一步驟，形成第二支撐層以覆蓋複數半導體疊層側邊。如圖6A及6B中的發光元件80所示，第二支撐層可用以保護波長轉換層避免其暴露於外界。
在本申請中，由於半導體疊層的支撐層可以由光蝕刻或乾蝕刻的所形成，發光元件的側邊可以是平坦的且可根據需求調整。當發光元件具有垂直於半導體疊層下表面且較平坦的支撐層側邊時，發光元件可以具有改善的光萃取效果以及一致的光型，尤其是當發光元件在微米尺寸等級時。
綜上所述，雖然本申請已以實施例揭露如上，然其並非用以限定本申請。本申請所屬技術領域中具有通常知識者，在不脫離本申請之精神和範圍內，當可作各種之更動與潤飾。因此，本申請之保護範圍當視後附之申請專利範圍所界定者為準。
10、20、30、40、50、60、70、80:發光元件； 100’ 、100” 、200” 、300” 、400” 、500” 、600” 、700’ 、700” 、800”:半導體疊層； 101、101’ 、601、701、701’ 、801:第一半導體層； 102、102’ 、602、702、702’ 、802:活性層； 103、103’ 、603、703、703’ 、803:第二半導體層； 1200、2200、3200、4200、5200、6200、7200、8200、22000:支撐層； 300、6300、7300、8300:第一電極； 400、6400、7400、8400:第二電極； 1011、6011、7011、8011:第一上表面； 1012、6012、7012、8012:下表面； 1031、6031、7031、8031:第二上表面； H、H’:第一厚度； B100、B2100、B3100、B4100、B5100、B700、B800:第一邊界； B200、B2200、B3200、B4200、B5200、B7600、B8600:第二邊界； L、L’ 、L”:最大長度； 2110、3110、4110、5110、810:側邊； O:開口: 6500、8500:第二支撐層； h、h’:第二厚度； 7600、8600:波長轉換層； B7200、B8200:第三邊界； B8500:第四邊界； 10000:基板； 20000:第一暫時載板； 21000:結合層； 23000、23000’:黏著層； 30000:第二暫時載板； 31000:黏性層。
圖1A顯示依據本申請一實施例的發光元件剖視圖。
圖1B顯示依據本申請一實施例的發光元件底視圖。
圖2A~2D顯示依據本申請另外四實施例的發光元件剖視圖。
圖3A~3D顯示依據本申請另外四實施例的發光元件底視圖。
圖4顯示依據本申請又一實施例的發光元件剖視圖。
圖5A顯示依據本申請又一實施例的發光元件剖視圖。
圖5B顯示依據本申請又一實施例的發光元件俯視圖。
圖6A顯示依據本申請又一實施例的發光元件剖視圖。
圖6B顯示依據本申請又一實施例的發光元件俯視圖。
圖7A~7H顯示依據本申請實施例製造圖1A~1B中的發光元件的方法。
圖8A~8H顯示依據本申請實施例製造圖5A~5B中的發光元件的方法。
10:發光元件
100”:半導體疊層
101:第一半導體層
102:活性層
103:第二半導體層
300:第一電極
400:第二電極
1011:第一上表面
1012:下表面
1031:第二上表面
1200:支撐層
H:厚度

Claims (10)

  1. 一種發光元件，包含： 一半導體疊層，包含： 一第一半導體層，包含一第一上表面及一下表面； 一活性層，位於該第一半導體層上；以及 一第二半導體層，位於該活性層上，且包含一第二上表面； 一第一電極，位於該第一上表面上； 一第二電極，位於該第二上表面上；以及 一第一支撐層，包含一第一厚度並且直接覆蓋至少80%的該下表面； 其中，從一上視圖觀之，該半導體疊層包含一最大長度，且該最大長度與該第一厚度的比值小於1； 其中，該第一支撐層具有一第一熱膨脹係數小於80 ppm/℃以及一楊氏係數介於2~10 GPa。
  2. 如請求項1所述之發光元件，其中，從一上視圖觀之，該半導體疊層包含一邊界位於該第一支撐層之外。
  3. 如請求項1所述之發光元件，其中，該第一支撐層為一空心層。
  4. 如請求項1所述之發光元件，其中，該半導體疊層更包含一側邊，且該第一支撐層覆蓋該側邊。
  5. 如請求項1所述之發光元件，更包含一第二支撐層覆蓋該第二上表面，其中該第二支撐層包含一第二厚度以及一第二熱膨脹係數，該第二厚度小於該第一厚度，且該第二熱膨脹係數大於該第一熱膨脹係數。
  6. 一種發光元件，包含： 一半導體疊層，包含： 一第一半導體層，包含一第一上表面及一下表面； 一活性層，位於該第一半導體層上；以及 一第二半導體層，位於該活性層上，且包含一第二上表面； 一第一電極，位於該第一上表面上； 一第二電極，位於該第二上表面上； 一波長轉換層，位於該下表面下；以及 一第一支撐層，包含一第一厚度並且直接覆蓋該波長轉換層； 其中，從一上視圖觀之，該半導體疊層包含一最大長度，且該最大長度與該第一厚度的比值小於1； 其中，該第一支撐層具有一第一熱膨脹係數小於80 ppm/℃以及一楊氏係數介於2~10 GPa。
  7. 如請求項6所述之發光元件，其中，從一上視圖觀之，該半導體疊層包含一邊界位於該第一支撐層之外。
  8. 如請求項6所述之發光元件，更包含一第二支撐層，其中，該第二支撐層包含一第二厚度以及一第二熱膨脹係數，該第二厚度小於該第一厚度，且該第二熱膨脹係數大於該第一熱膨脹係數。
  9. 如請求項6所述之發光元件，其中，從一上視圖觀之，該半導體疊層包含一第一邊界，該波長轉換層包含一第二邊界，該第一支撐層包含一第三邊界，該第二邊界環繞該第一邊界，且該第三邊界環繞該第二邊界。
  10. 如請求項8所述之發光元件，其中，該第一支撐層包含一第一外表面，該第二支撐層包含一第二外表面，且該第一外表面與該第二外表面共平面。
TW111126061A 2021-07-16 2022-07-12 發光元件 TW202306194A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/377,784 US12095012B2 (en) 2021-07-16 2021-07-16 Light-emitting device
US17/377,784 2021-07-16

Publications (1)

Publication Number Publication Date
TW202306194A true TW202306194A (zh) 2023-02-01

Family

ID=84856879

Family Applications (1)

Application Number Title Priority Date Filing Date
TW111126061A TW202306194A (zh) 2021-07-16 2022-07-12 發光元件

Country Status (3)

Country Link
US (1) US12095012B2 (zh)
CN (1) CN115621394A (zh)
TW (1) TW202306194A (zh)

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4799606B2 (ja) * 2008-12-08 2011-10-26 株式会社東芝 光半導体装置及び光半導体装置の製造方法
KR20140095395A (ko) * 2013-01-24 2014-08-01 삼성전자주식회사 반도체 발광소자 및 발광장치
TWI677113B (zh) 2014-12-24 2019-11-11 晶元光電股份有限公司 發光元件以及其製造方法
KR20170003102A (ko) * 2015-06-30 2017-01-09 엘지이노텍 주식회사 발광소자 및 이를 포함하는 발광소자 패키지
JP6314968B2 (ja) * 2015-12-25 2018-04-25 日亜化学工業株式会社 発光装置
TWI703744B (zh) * 2016-04-08 2020-09-01 晶元光電股份有限公司 發光元件
EP4224526A1 (en) * 2016-11-24 2023-08-09 Lg Innotek Co., Ltd. Semiconductor device and display device comprising same
KR102652087B1 (ko) * 2016-12-16 2024-03-28 삼성전자주식회사 반도체 발광소자
US11355686B2 (en) 2019-03-29 2022-06-07 Seoul Semiconductor Co., Ltd. Unit pixel having light emitting device, pixel module and displaying apparatus

Also Published As

Publication number Publication date
US20230013841A1 (en) 2023-01-19
US12095012B2 (en) 2024-09-17
CN115621394A (zh) 2023-01-17

Similar Documents

Publication Publication Date Title
JP5270088B2 (ja) 垂直型発光素子及びその製造方法
US7781242B1 (en) Method of forming vertical structure light emitting diode with heat exhaustion structure
US8847265B2 (en) Light-emitting device having dielectric reflector and method of manufacturing the same
CN109216399B (zh) 倒装结构微尺寸光子晶体led阵列芯片及其制备方法
US8071401B2 (en) Method of forming vertical structure light emitting diode with heat exhaustion structure
TWI572058B (zh) 發光元件的製作方法
JP2013541221A (ja) 改善された抽出効率を持つ発光装置
CN108550667B (zh) 一种微型发光元件及其制作方法
US9530930B2 (en) Method of fabricating semiconductor devices
US9362449B2 (en) High efficiency light emitting diode and method of fabricating the same
US11245049B2 (en) Method of manufacturing optoeletronic device epitaxial structure
JP4734770B2 (ja) 樹脂形成素子の製造方法、画像表示装置の製造方法、および照明装置の製造方法
US11417794B2 (en) Method of making a semiconductor device using nano-imprint lithography for formation of a selective growth mask
JP2002344028A (ja) 素子の転写方法及び画像表示装置の製造方法
US11495710B2 (en) Method for producing a patterned layer of material
TW202306194A (zh) 發光元件
CN107689383A (zh) 显示装置及其制造方法
KR20100046619A (ko) 질화물 반도체 발광 소자 및 이의 제조 방법
KR102275366B1 (ko) 반도체 발광부를 이송하는 방법
JP5324821B2 (ja) 半導体装置の製造方法
JP2004128187A (ja) 半導体素子及び半導体装置、並びにこれらの製造方法
TWI769065B (zh) 顯示裝置及其製造方法
TWI796525B (zh) 多個半導體結構的集體製作方法
US20240021755A1 (en) Display panel and manufacturing method thereof, and display device
JP4126913B2 (ja) 半導体発光素子、画像表示装置、照明装置及びこれらの製造方法