TW202306104A - 虛設單元及分接單元佈局結構 - Google Patents

虛設單元及分接單元佈局結構 Download PDF

Info

Publication number
TW202306104A
TW202306104A TW111122273A TW111122273A TW202306104A TW 202306104 A TW202306104 A TW 202306104A TW 111122273 A TW111122273 A TW 111122273A TW 111122273 A TW111122273 A TW 111122273A TW 202306104 A TW202306104 A TW 202306104A
Authority
TW
Taiwan
Prior art keywords
devices
pmos
nmos
dummy
tap
Prior art date
Application number
TW111122273A
Other languages
English (en)
Inventor
考希克 巴魯亞
湯瑪士 華敏 威廉斯
Original Assignee
美商高通公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商高通公司 filed Critical 美商高通公司
Publication of TW202306104A publication Critical patent/TW202306104A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H01L27/0924—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors including transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/392—Floor-planning or layout, e.g. partitioning or placement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/118—Masterslice integrated circuits
    • H01L27/11803—Masterslice integrated circuits using field effect technology
    • H01L27/11807—CMOS gate arrays
    • H01L2027/11809—Microarchitecture
    • H01L2027/11859—Connectibility characteristics, i.e. diffusion and polysilicon geometries
    • H01L2027/11861—Substrate and well contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823871—Complementary field-effect transistors, e.g. CMOS interconnection or wiring or contact manufacturing related aspects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/118—Masterslice integrated circuits
    • H01L27/11803—Masterslice integrated circuits using field effect technology
    • H01L27/11807—CMOS gate arrays

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Architecture (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

MOS IC包括第一電路及第二電路，第一電路包括第一複數個nMOS器件、第一p-分接單元及第一虛設nMOS單元，第二電路包括第一複數個pMOS器件、第一虛設pMOS單元及第一n-分接單元。nMOS/pMOS器件在第一方向上間隔開。第一p-分接單元及第一虛設nMOS單元在nMOS器件之間在第一方向上彼此相鄰。第一虛設pMOS單元及第一n-分接單元在pMOS器件之間在第一方向上彼此相鄰。pMOS器件在與第一方向正交的第二方向上與nMOS器件相鄰。第一p-分接單元/第一虛設pMOS單元及第一虛設nMOS單元/第一n-分接單元分別在第二方向上彼此相鄰。

Description

虛設單元及分接單元佈局結構
相關申請的交叉引用
本申請主張於2021年6月29日提交的題為“DUMMY CELL AND TAP CELL LAYOUT STRUCTURE（虛設單元及分接單元佈局結構）”的美國非臨時專利申請序列號17/362,746的權益，其全部內容通過引用明確併入本文。
本公開內容大體上係關於一種佈局結構，並且更具體地，係關於一種虛設單元及分接單元佈局結構。
單元器件是一種實現數位邏輯的積體電路（IC）。這樣的單元器件可以在特定應用IC（ASIC）內重複使用多次。ASIC，諸如系統單晶片（SoC）器件，可能包含數千到數百萬個單元器件。典型的IC包括按順序形成的多層的堆疊。每一層可以堆疊或覆蓋在前一層上並圖案化以形成限定電晶體（例如，場效應電晶體（FET）、鰭片FET（FinFET）、全環繞閘極（GAA）FET（GAAFET）及/或其他多閘極FET）的形狀並將電晶體連接到電路中。單元器件可以基於特定的佈局結構來佈置。當前需要改進的佈局結構。
在本公開內容的一個態樣中，一種金屬氧化物半導體（MOS）IC包括第一電路及第二電路。第一電路包括第一複數個n型MOS（nMOS）器件、第一p型分接（p-分接）單元及第一虛設nMOS單元。第一複數個nMOS器件在第一方向上間隔開。第一p-分接單元及第一虛設nMOS單元在第一複數個nMOS器件之間在第一方向上彼此相鄰。第一p-分接單元被組態以耦合到第一電壓源。第二電路包括第一複數個p型MOS（pMOS）器件、第一虛設pMOS單元及第一n型分接（n-分接）單元。第一複數個pMOS器件在與第一方向正交的第二方向上與第一複數個nMOS器件相鄰。第一複數個pMOS器件在第一方向上間隔開。第一虛設pMOS單元及第一n-分接單元在第一複數個pMOS器件之間在第一方向上彼此相鄰。第一n-分接單元被組態以耦合到第二電壓源。第一p-分接單元及第一虛設pMOS單元在第二方向上彼此相鄰。第一虛設nMOS單元及第一n-分接單元在第二方向上彼此相鄰。
下面結合所附圖式闡述的具體實施方式旨在作為各種組態的描述，而不旨在僅表示可以實踐本文所述的概念的組態。為了提供對各種概念的透徹理解，具體實施方式包括具體細節。然而，對於本領域技術人員將顯而易見的是，可以在沒有這些具體細節的情況下實踐這些概念。在一些情況下，以方塊圖形式示出了習知的結構及組件，以避免使這些概念模糊。裝置及方法將在以下具體實施方式中進行描述，並且可以在隨附圖式中通過各種方塊、模組、組件、電路、步驟、過程、演算法、元件等來說明。
圖1是示出單元器件及IC內的各個層的側視圖的第一圖解100。各個層在y方向上變化。如圖1所示，電晶體具有閘極102（在某些情況下可稱為POLY，即使閘極可以由金屬、多晶矽或多晶矽及金屬的組合形成）、源極104及汲極106。源極104及汲極106可以由鰭片形成。閘極102可以在第二方向（例如，沿著從頁面出來的z軸的垂直方向）延伸，並且鰭片可以在與第二方向正交的第一方向（例如，沿著x軸的水平方向）上延伸。接觸層互連108（亦稱為金屬POLY（MP）層互連，或接觸B（CB）層互連）可以接觸閘極102。接觸層互連110（亦稱為金屬擴散（MD）層互連或接觸A（CA）層互連）可以接觸源極104及/或汲極106。通孔112（亦稱為通孔A（VA））可以接觸接觸層互連110。金屬1（M1）層互連114可以接觸通孔112。M1層互連114可以僅在第一方向上延伸（即，在第一方向上單向）。通孔V1 116可以接觸M1層互連114。金屬2（M2）層互連118可以接觸通孔V1 116。M2層互連118可以僅在第二方向上延伸（即，在第二方向上單向）。較高層包括包括通孔V2的通孔層及包括M3層互連的金屬3（M3）層。M3層互連可以在第一方向上延伸。單元器件可以用FinFET（如圖所示）、GAAFET或其他多閘極FET來實現。對於跨多個器件的連續氧化物擴散（OD）區域，鰭片在多個器件上是連續的（在第一方向上）。對於跨多個器件的不連續OD區域，鰭片在多個器件的不同組之間的擴散中斷處（例如，在第二方向上延伸的單/雙擴散中斷）處是分開的。
圖2是示出標準單元及IC內的各個層的側視圖的第二圖解200。各個層在y方向上變化。如圖2所示，電晶體具有閘極202、源極204及汲極206。源極204及汲極206可以由鰭片形成。閘極202可以在第二方向（例如，沿著從頁面出來的z軸的垂直方向）延伸，並且鰭片可以在與第二方向正交的第一方向（例如，沿著x軸的水平方向）上延伸。接觸層互連208（亦稱為CB層互連）可以接觸閘極202。接觸層互連210（亦稱為CA層互連）可以接觸源極204及/或汲極206。通孔212（亦稱為通孔B（VB））可以接觸接觸層互連208。M1層互連214可以接觸通孔212。M1層互連214可以僅在第一方向上延伸（即，在第一方向上單向）。通孔V1 216可以接觸M1層互連214。M2層互連218可以接觸通孔V1 216。M2層互連218可以僅在第二方向上延伸（即，在第二方向上單向）。較高層包括包括通孔V2的通孔層及包括M3層互連的M3層。M3層互連可以在第一方向上延伸。單元器件可以用FinFET（如圖所示）、GAAFET或其他多閘極FET來實現。對於跨多個器件的連續OD區域，鰭片在多個器件上是連續的（在第一方向上）。對於跨多個器件的不連續OD區域，鰭片在多個器件的不同組之間的擴散中斷處（例如，在第二方向上延伸的單/雙擴散中斷）處是分開的。
圖3是概念性地示出分接單元佈局結構的頂視圖的圖解300。單元器件可以包括pMOS器件及/或nMOS器件。nMOS器件包括n型摻雜（n+）源極及汲極區域。n+源極及汲極區域可以稱為n+（NP）注入層。每組nMOS器件由一個NP層表示，其中在NP層上有一個OD層。pMOS器件包括p型摻雜（p+）源極及汲極區域。p+源極及汲極區域可以稱為p+（PP）注入層。每組pMOS器件由一個PP層表示，其中在PP層上有一個OD層。在IC中，分接單元（亦稱為保護分接單元）可以與一組pMOS器件及一組nMOS器件相鄰定位，以分別提供到pMOS器件及nMOS器件的體連接。p-分接單元包括p型摻雜（p+）區域並為一組nMOS器件提供體連接。p-分接單元的p+區域可以稱為PP注入層。每個p-分接單元由一個PP層表示，其中在PP層上有一個OD層。n-分接單元包括n型摻雜（n+）區域並為一組pMOS器件提供體連接。n-分接單元的n+區域可以稱為NP注入層。每個n-分接單元由一個NP層表示，其中在NP層上有一個OD層。假設IC是用p型基板實現的，一組pMOS器件及相鄰的n-分接單元可以在n型阱（n阱）內。
對於某些製造過程，可能在NP層及PP層的拐角區域302處遇到設計規則檢查（DRC）違規（參見圓圈302內的標記，示出四個拐角區域，PP、NP、PP、NP層在每個拐角處相遇），其中一組pMOS器件及一個p-分接單元的PP層彼此成對角線，而一組nMOS器件及一個n-分接單元的NP層彼此成對角線。具體地，四個拐角區域由全部在一個拐角處相遇的nMOS器件（NP）、p-分接單元（PP）、n-分接單元（NP）及pMOS器件（PP）的90°邊緣限定。DRC違規可能發生在所示的nMOS器件、pMOS器件及相應的分接單元的極端情況鄰接中，並且可能報告與NP/PP層的極端情況鄰接相關聯的寬度及間距誤差。為了避免這種DRC違規，下面關於圖4至圖11提供了虛設單元及分接單元佈局結構。
圖4是概念性地示出虛設單元及分接單元佈局結構的頂視圖的第一圖解400。所示的虛設單元及分接單元佈局結構是更大佈局結構的子部分，其中所示的圖案可以重複。所示的虛設單元及分接單元佈局結構包括四列器件/單元，包括第一列402的主動器件、包括虛設pMOS單元（P-D）/p-分接單元（P-T）的第二列404的PP注入單元、包括虛設nMOS單元（N-D）/n-分接單元（N-T）的第三列406的NP注入單元，以及第四列408的主動器件。列402、408中的主動器件同時包括nMOS器件410及pMOS器件412。在替代組態中，列404、406可以互換，其中NP注入單元位於第二列404中，並且PP注入單元位於第三列406中。這樣的佈局結構可以通過翻轉/鏡像所示的佈局結構，或者將所示的佈局結構順時針/逆時針旋轉180°來獲得。列402、408中的主動器件被圖示為具有與成對的相鄰pMOS器件412交錯的成對的相鄰nMOS器件410。通常，每行主動器件可以包括與 m個相鄰pMOS器件412交錯的 n個相鄰nMOS器件410，其中 n≥1且 m≥1（參見圖11）。在所示的虛設單元及分接單元佈局結構中， n=2且 m=2。
如虛設單元及分接單元佈局結構所示，虛設nMOS單元422與每個p-分接單元420相鄰定位，並且虛設pMOS單元424與每個n-分接單元426相鄰定位，其中具有PP層的單元在一列中，而具有NP層的單元在相鄰列中。通過將虛設nMOS單元422及虛設pMOS單元424放置在佈局結構內，可以避免PP、NP、PP、NP層在一個拐角處相遇的四個拐角區域（參見302）。因此，通過避免這樣的四個拐角區域，可以避免相關的DRC違規。避免DRC違規可以提高相應製造的MOS IC的良率及製造的MOS IC的性能。
圖5是概念性地示出虛設單元及分接單元佈局結構的頂視圖的第二圖解500。如圖5所示，在如圖4所示的佈局結構內添加虛設pMOS單元424及虛設nMOS單元422提供了一種排除NP/PP層的四個拐角區域的佈局結構。如圖5中的箭頭所示，PP/NP層各自在佈局結構內具有C形。在該組態中不存在NP/PP層的四個拐角區域。
圖6是概念性地示出虛設單元及分接單元佈局結構的第一組態的頂視圖的第一圖解600。圖7是概念性地示出虛設單元及分接單元佈局結構的第一組態的頂視圖的第二圖解700。第一圖解600及第二圖解700示出了MOS IC。MOS IC包括電路690–697。電路690包括複數個nMOS器件602/608、p-分接單元604及虛設nMOS單元606。複數個nMOS器件602/608在第一方向上間隔開。p-分接單元604及虛設nMOS單元606在複數個nMOS器件602/608之間在第一方向上彼此相鄰。p-分接單元604被組態以耦合到第一電壓源。p-分接單元604為複數個nMOS器件602/608提供體連接。在一個示例中，第一電壓源被組態以提供電壓Vss。
電路691包括複數個pMOS器件612/618、虛設pMOS單元614及n-分接單元616。假設IC是用p型基板實現的，電路691位於p型基板上的n阱內。複數個pMOS器件612/618在與第一方向正交的第二方向上與複數個nMOS器件602/608相鄰。複數個pMOS器件612/618在第一方向上間隔開。虛設pMOS單元614及n-分接單元616在複數個pMOS器件612/618之間在第一方向上彼此相鄰。n-分接單元616被組態以耦合到第二電壓源。n-分接單元616為複數個pMOS器件612/618提供體連接。在一個示例中，第二電壓源被組態以提供電壓Vdd。p-分接單元604及虛設pMOS單元614在第二方向上彼此相鄰。虛設nMOS單元606及n-分接單元616在第二方向上彼此相鄰。
電路692包括複數個nMOS器件622/628、p-分接單元624及虛設nMOS單元626。複數個nMOS器件622/628在第二方向上與複數個pMOS器件612/618相鄰。複數個nMOS器件622/628在第一方向上間隔開。p-分接單元624及虛設nMOS單元626在複數個nMOS器件622/628之間在第一方向上彼此相鄰。p-分接單元624被組態以耦合到第一電壓源。p-分接單元624為複數個nMOS器件622/628提供體連接。虛設pMOS單元614及p-分接單元624在第二方向上彼此相鄰。n-分接單元616及虛設nMOS單元626在第二方向上彼此相鄰。
電路693包括複數個pMOS器件632/638、虛設pMOS單元634及n-分接單元636。假設IC是用p型基板實現的，電路693位於p型基板上的n阱內。複數個pMOS器件632/638在第二方向上與複數個nMOS器件622/628相鄰。複數個pMOS器件632/638在第一方向上間隔開。虛設pMOS單元634及n-分接單元636在複數個pMOS器件632/638之間在第一方向上彼此相鄰。n-分接單元636被組態以耦合到第二電壓源。n-分接單元636為複數個pMOS器件632/638提供體連接。p-分接單元624及虛設pMOS單元634在第二方向上彼此相鄰。虛設nMOS單元626及n-分接單元636在第二方向上彼此相鄰。
電路694包括複數個nMOS器件642/648、p-分接單元644及虛設nMOS單元646。複數個nMOS器件642/648在第二方向上與複數個pMOS器件632/638相鄰。複數個nMOS器件642/648在第一方向上間隔開。p-分接單元644及虛設nMOS單元646在複數個nMOS器件642/648之間在第一方向上彼此相鄰。p-分接單元644被組態以耦合到第一電壓源。p-分接單元644為複數個nMOS器件642/648提供體連接。虛設pMOS單元634及p-分接單元644在第二方向上彼此相鄰。n-分接單元636及虛設nMOS單元646在第二方向上彼此相鄰。
電路695包括複數個pMOS器件652/658、虛設pMOS單元654及n-分接單元656。假設IC是用p型基板實現的，電路695位於p型基板上的n阱內。複數個pMOS器件652/658在第二方向上與複數個nMOS器件642/648相鄰。複數個pMOS器件652/658在第一方向上間隔開。虛設pMOS單元654及n-分接單元656在複數個pMOS器件652/658之間在第一方向上彼此相鄰。n-分接單元656被組態以耦合到第二電壓源。n-分接單元656為複數個pMOS器件652/658提供體連接。p-分接單元644及虛設pMOS單元654在第二方向上彼此相鄰。虛設nMOS單元646及n-分接單元656在第二方向上彼此相鄰。
電路696包括複數個nMOS器件662/668、p-分接單元664及虛設nMOS單元666。複數個nMOS器件662/668在第二方向上與複數個pMOS器件652/658相鄰。複數個nMOS器件662/668在第一方向上間隔開。p-分接單元664及虛設nMOS單元666在複數個nMOS器件662/668之間在第一方向上彼此相鄰。p-分接單元664被組態以耦合到第一電壓源。p-分接單元664為複數個nMOS器件662/668提供體連接。虛設pMOS單元654及p-分接單元664在第二方向上彼此相鄰。n-分接單元656及虛設nMOS單元666在第二方向上彼此相鄰。
電路697包括複數個pMOS器件672/678、虛設pMOS單元674及n-分接單元676。假設IC是用p型基板實現的，電路697位於p型基板上的n阱內。複數個pMOS器件672/678在第二方向上與複數個nMOS器件662/668相鄰。複數個pMOS器件672/678在第一方向上間隔開。虛設pMOS單元674及n-分接單元676在複數個pMOS器件672/678之間在第一方向上彼此相鄰。n-分接單元676被組態以耦合到第二電壓源。n-分接單元676為複數個pMOS器件672/678提供體連接。p-分接單元664及虛設pMOS單元674在第二方向上彼此相鄰。虛設nMOS單元666及n-分接單元676在第二方向上彼此相鄰。
虛設nMOS單元606、626、646、666可以被組態為浮動的、耦合到第一電壓源或耦合到第二電壓源。同樣，虛設pMOS單元614、634、654、674可以被組態為浮動的、耦合到第一電壓源或耦合到第二電壓源。第二電壓源（例如Vdd）可以被組態以提供比第一電壓源（例如Vss）更高的電壓。如在圖6中可以理解的，p-分接單元604、624、644、664；虛設nMOS單元606、626、646、666；虛設pMOS單元614、634、654、674；以及n-分接單元616、636、656、676中每一個之面積大致相等。p-分接單元604、624、644、664；虛設nMOS單元606、626、646、666；虛設pMOS單元614、634、654、674；以及n-分接單元616、636、656、676之OD區域（在圖4中由每個器件/單元內的內部矩形顯示；在這種情況下亦可以稱為OD島）相對於彼此分離且不連續。
參考圖7，nMOS器件、虛設nMOS單元及n-分接單元的NP層在pMOS器件的PP層周圍形成C形702、706，而pMOS器件、虛設pMOS單元的PP層及p-分接單元在nMOS器件的NP層周圍形成C形704、708。虛設單元及分接單元佈局結構排除了相鄰NP、PP、NP、PP層的四個拐角區域的極端情況鄰接，因此避免了與這種極端情況鄰接相關聯的DRC違規。
關於圖6、圖7所討論的虛設單元及分接單元佈局結構包括虛設nMOS/pMOS單元，這些單元改變NP/PP層的組態以排除NP、PP、NP、PP四拐角區域的極端情況鄰接。添加虛設nMOS/pMOS單元增加了IC的總面積。下面關於圖8、圖9、圖10提供了可以減少由虛設單元使用的面積量的虛設單元及分接單元佈局結構的若干替代組態。
圖8是概念性地示出虛設單元及分接單元佈局結構的第二組態的頂視圖的圖解800。在圖8中，虛設nMOS/pMOS單元的寬度減小，並且相鄰的p-分接單元及n-分接單元的寬度擴大了與虛設nMOS/pMOS單元的寬度減小相同的量。為分接單元體連接提供更大的OD區域可以在某些組態中提供一定的性能改進。圖解800示出了MOS IC。MOS IC包括電路890–897。電路890包括複數個nMOS器件802/808、p-分接單元804及虛設nMOS單元806。複數個nMOS器件802/808在第一方向上間隔開。p-分接單元804及虛設nMOS單元806在複數個nMOS器件802/808之間在第一方向上彼此相鄰。p-分接單元804被組態以耦合到第一電壓源。p-分接單元804為複數個nMOS器件802/808提供體連接。在一個示例中，第一電壓源被組態以提供電壓Vss。
電路891包括複數個pMOS器件812/818、虛設pMOS單元814及n-分接單元816。假設IC是用p型基板實現的，電路891位於p型基板上的n阱內。複數個pMOS器件812/818在與第一方向正交的第二方向上與複數個nMOS器件802/808相鄰。複數個pMOS器件812/818在第一方向上間隔開。虛設pMOS單元814及n-分接單元816在複數個pMOS器件812/818之間在第一方向上彼此相鄰。n-分接單元816被組態以耦合到第二電壓源。n-分接單元816為複數個pMOS器件812/818提供體連接。在一個示例中，第二電壓源被組態以提供電壓Vdd。在該組態中，p-分接單元804在第二方向上同時與虛設pMOS單元814及n-分接單元816兩者相鄰。此外，n-分接單元816在第二方向上同時與p-分接單元804及虛設nMOS單元806兩者相鄰。此外，nMOS器件802/808在第二方向上與虛設pMOS單元814及n-分接單元816不相鄰，並且pMOS器件812/818在第二方向上與p-分接單元804及虛設nMOS單元806不相鄰。
電路892包括複數個nMOS器件822/828、p-分接單元824及虛設nMOS單元826。複數個nMOS器件822/828在第二方向上與複數個pMOS器件812/818相鄰。複數個nMOS器件822/828在第一方向上間隔開。p-分接單元824及虛設nMOS單元826在複數個nMOS器件822/828之間在第一方向上彼此相鄰。p-分接單元824被組態以耦合到第一電壓源。p-分接單元824為複數個nMOS器件822/828提供體連接。在該組態中，n-分接單元816在第二方向上同時與p-分接單元824及虛設nMOS單元826兩者相鄰。此外，p-分接單元824在第二方向上同時與虛設pMOS單元814及n-分接單元816兩者相鄰。此外，pMOS器件812/818在第二方向上與p-分接單元824及虛設nMOS單元826不相鄰，並且nMOS器件822/828在第二方向上與虛設pMOS單元814及n-分接單元816不相鄰。
電路893包括複數個pMOS器件832/838、虛設pMOS單元834及n-分接單元836。假設IC是用p型基板實現的，電路893位於p型基板上的n阱內。複數個pMOS器件832/838在第二方向上與複數個nMOS器件822/828相鄰。複數個pMOS器件832/838在第一方向上間隔開。虛設pMOS單元834及n-分接單元836在複數個pMOS器件832/838之間在第一方向上彼此相鄰。n-分接單元836被組態以耦合到第二電壓源。n-分接單元836為複數個pMOS器件832/838提供體連接。在該組態中，p-分接單元824在第二方向上同時與虛設pMOS單元834及n-分接單元836兩者相鄰。此外，n-分接單元836在第二方向上同時與p-分接單元824及虛設nMOS單元826兩者相鄰。此外，nMOS器件822/828在第二方向上與虛設pMOS單元834及n-分接單元836不相鄰，並且pMOS器件832/838在第二方向上與p-分接單元824及虛設nMOS單元826不相鄰。
電路894包括複數個nMOS器件842/848、p-分接單元844及虛設nMOS單元846。複數個nMOS器件842/848在第二方向上與複數個pMOS器件832/838相鄰。複數個nMOS器件842/848在第一方向上間隔開。p-分接單元844及虛設nMOS單元846在複數個nMOS器件842/848之間在第一方向上彼此相鄰。p-分接單元844被組態以耦合到第一電壓源。p-分接單元844為複數個nMOS器件842/848提供體連接。在該組態中，n-分接單元836在第二方向上同時與p-分接單元844及虛設nMOS單元846兩者相鄰。此外，p-分接單元844在第二方向上同時與虛設pMOS單元834及n-分接單元836兩者相鄰。此外，pMOS器件832/838在第二方向上與p-分接單元844及虛設nMOS單元846不相鄰，並且nMOS器件842/848在第二方向上與虛設pMOS單元834及n-分接單元836不相鄰。
電路895包括複數個pMOS器件852/858、虛設pMOS單元854及n-分接單元856。假設IC是用p型基板實現的，電路895位於p型基板上的n阱內。複數個pMOS器件852/858在第二方向上與複數個nMOS器件842/848相鄰。複數個pMOS器件852/858在第一方向上間隔開。虛設pMOS單元854及n-分接單元856在複數個pMOS器件852/858之間在第一方向上彼此相鄰。n-分接單元856被組態以耦合到第二電壓源。n-分接單元856為複數個pMOS器件852/858提供體連接。在該組態中，p-分接單元844在第二方向上同時與虛設pMOS單元854及n-分接單元856兩者相鄰。此外，n-分接單元856在第二方向上同時與p-分接單元844及虛設nMOS單元846兩者相鄰。此外，nMOS器件842/848在第二方向上與虛設pMOS單元854及n-分接單元856不相鄰，並且pMOS器件852/858在第二方向上與p-分接單元844及虛設nMOS單元846不相鄰。
電路896包括複數個nMOS器件862/868、p-分接單元864及虛設nMOS單元866。複數個nMOS器件862/868在第二方向上與複數個pMOS器件852/858相鄰。複數個nMOS器件862/868在第一方向上間隔開。p-分接單元864及虛設nMOS單元866在複數個nMOS器件862/868之間在第一方向上彼此相鄰。p-分接單元864被組態以耦合到第一電壓源。p-分接單元864為複數個nMOS器件862/868提供體連接。在該組態中，n-分接單元856在第二方向上同時與p-分接單元864及虛設nMOS單元866兩者相鄰。此外，p-分接單元864在第二方向上同時與虛設pMOS單元854及n-分接單元856兩者相鄰。此外，pMOS器件852/858在第二方向上與p-分接單元864及虛設nMOS單元866不相鄰，並且nMOS器件862/868在第二方向上與虛設pMOS單元854及n-分接單元856不相鄰。
電路897包括複數個pMOS器件872/878、虛設pMOS單元874及n-分接單元876。假設IC是用p型基板實現的，電路897位於p型基板上的n阱內。複數個pMOS器件872/878在第二方向上與複數個nMOS器件862/868相鄰。複數個pMOS器件872/878在第一方向上間隔開。虛設pMOS單元874及n-分接單元876在複數個pMOS器件872/878之間在第一方向上彼此相鄰。n-分接單元876被組態以耦合到第二電壓源。n-分接單元876為複數個pMOS器件872/878提供體連接。在該組態中，p-分接單元864在第二方向上同時與虛設pMOS單元874及n-分接單元876兩者相鄰。此外，n-分接單元876在第二方向上同時與p-分接單元864及虛設nMOS單元866兩者相鄰。此外，nMOS器件862/868在第二方向上與虛設pMOS單元874及n-分接單元876不相鄰，並且pMOS器件872/878在第二方向上與p-分接單元864及虛設nMOS單元866不相鄰。
虛設nMOS單元806、826、846、866可以被組態為浮動的、耦合到第一電壓源或耦合到第二電壓源。同樣，虛設pMOS單元814、834、854、874可以被組態為浮動的、耦合到第一電壓源或耦合到第二電壓源。第二電壓源（例如Vdd）可以被組態以提供比第一電壓源（例如Vss）更高的電壓。如在圖8中可以理解的，每個p-分接單元804、824、844、864之面積大於每個虛設nMOS單元806、826、846、866之面積。此外，每個n-分接單元816、836、856、876之面積大於每個虛設pMOS單元814、834、854、874之面積。p-分接單元804、824、844、864；虛設nMOS單元806、826、846、866；虛設pMOS單元814、834、854、874；以及n-分接單元816、836、856、876之OD區域（在圖4中由每個器件/單元內的內部矩形顯示；在這種情況下亦可以稱為OD島）相對於彼此分離且不連續。
關於圖8所討論的虛設單元及分接單元佈局結構包括虛設nMOS/pMOS單元，這些單元改變NP/PP層的組態以排除NP、PP、NP、PP四拐角區域的極端情況鄰接。添加虛設nMOS/pMOS單元增加了IC的總面積。然而，與關於圖6所討論的佈局結構中的虛設nMOS/pMOS單元相比，通過減小虛設nMOS/pMOS單元的寬度來減小虛設nMOS/pMOS單元使用的面積。此外，n-分接單元擴大了與虛設nMOS/pMOS單元減小的寬度相同的寬度，從而為nMOS/pMOS器件體連接提供了更大的OD區域，這可以在一些組態中提供一定性能改進。
圖9是概念性地示出虛設單元及分接單元佈局結構的第三組態的頂視圖的圖解900。在圖9中，虛設nMOS/pMOS單元的寬度被減小並且相鄰nMOS/pMOS器件的寬度被擴大了與虛設nMOS/pMOS單元的寬度減小相同的量。為主動nMOS/pMOS器件提供更大的OD區域可以在某些組態中提供一定性能改進。圖解900示出了MOS IC。MOS IC包括電路990–997。電路990包括複數個nMOS器件902/908、p-分接單元904及虛設nMOS單元906。複數個nMOS器件902/908在第一方向上間隔開。p-分接單元904及虛設nMOS單元906在複數個nMOS器件902/908之間在第一方向上彼此相鄰。p-分接單元904被組態以耦合到第一電壓源。p-分接單元904為複數個nMOS器件902/908提供體連接。在一個示例中，第一電壓源被組態以提供電壓Vss。
電路991包括複數個pMOS器件912/918、虛設pMOS單元914及n-分接單元916。假設IC是用p型基板實現的，電路991位於p型基板上的n阱內。複數個pMOS器件912/918在與第一方向正交的第二方向上與複數個nMOS器件902/908相鄰。複數個pMOS器件912/918在第一方向上間隔開。虛設pMOS單元914及n-分接單元916在複數個pMOS器件912/918之間在第一方向上彼此相鄰。n-分接單元916被組態以耦合到第二電壓源。n-分接單元916為複數個pMOS器件912/918提供體連接。在一個示例中，第二電壓源被組態以提供電壓Vdd。在該組態中，p-分接單元904在第二方向上同時與虛設pMOS單元914及pMOS器件912兩者相鄰。此外，n-分接單元916在第二方向上同時與虛設nMOS單元906及nMOS器件908兩者相鄰。
電路992包括複數個nMOS器件922/928、p-分接單元924及虛設nMOS單元926。複數個nMOS器件922/928在第二方向上與複數個pMOS器件912/918相鄰。複數個nMOS器件922/928在第一方向上間隔開。p-分接單元924及虛設nMOS單元926在複數個nMOS器件922/928之間在第一方向上彼此相鄰。p-分接單元924被組態以耦合到第一電壓源。p-分接單元924為複數個nMOS器件922/928提供體連接。在該組態中，n-分接單元916在第二方向上同時與虛設nMOS單元926及nMOS器件928兩者相鄰。此外，p-分接單元924在第二方向上同時與虛設pMOS單元914及pMOS器件912兩者相鄰。
電路993包括複數個pMOS器件932/938、虛設pMOS單元934及n-分接單元936。假設IC是用p型基板實現的，電路993位於p型基板上的n阱內。複數個pMOS器件932/938在第二方向上與複數個nMOS器件922/928相鄰。複數個pMOS器件932/938在第一方向上間隔開。虛設pMOS單元934及n-分接單元936在複數個pMOS器件932/938之間在第一方向上彼此相鄰。n-分接單元936被組態以耦合到第二電壓源。n-分接單元936為複數個pMOS器件932/938提供體連接。在該組態中，p-分接單元924在第二方向上同時與虛設pMOS單元934及pMOS器件932兩者相鄰。此外，n-分接單元936在第二方向上同時與虛設nMOS單元926及nMOS器件928兩者相鄰。
電路994包括複數個nMOS器件942/948、p-分接單元944及虛設nMOS單元946。複數個nMOS器件942/948在第二方向上與複數個pMOS器件932/938相鄰。複數個nMOS器件942/948在第一方向上間隔開。p-分接單元944及虛設nMOS單元946在複數個nMOS器件942/948之間在第一方向上彼此相鄰。p-分接單元944被組態以耦合到第一電壓源。p-分接單元944為複數個nMOS器件942/948提供體連接。在該組態中，n-分接單元936在第二方向上同時與虛設nMOS單元946及nMOS器件948兩者相鄰。此外，p-分接單元944在第二方向上同時與虛設pMOS單元934及pMOS器件932兩者相鄰。
電路995包括複數個pMOS器件952/958、虛設pMOS單元954及n-分接單元956。假設IC是用p型基板實現的，電路995位於p型基板上的n阱內。複數個pMOS器件952/958在第二方向上與複數個nMOS器件942/948相鄰。複數個pMOS器件952/958在第一方向上間隔開。虛設pMOS單元954及n-分接單元956在複數個pMOS器件952/958之間在第一方向上彼此相鄰。n-分接單元956被組態以耦合到第二電壓源。n-分接單元956為複數個pMOS器件952/958提供體連接。在該組態中，p-分接單元944在第二方向上同時與虛設pMOS單元954及pMOS器件952兩者相鄰。此外，n-分接單元956在第二方向上同時與虛設nMOS單元946及nMOS器件948兩者相鄰。
電路996包括複數個nMOS器件962/968、p-分接單元964及虛設nMOS單元966。複數個nMOS器件962/968在第二方向上與複數個pMOS器件952/958相鄰。複數個nMOS器件962/968在第一方向上間隔開。p-分接單元964及虛設nMOS單元966在複數個nMOS器件962/968之間在第一方向上彼此相鄰。p-分接單元964被組態以耦合到第一電壓源。p-分接單元964為複數個nMOS器件962/968提供體連接。在該組態中，n-分接單元956在第二方向上同時與虛設nMOS單元966及nMOS器件968兩者相鄰。此外，p-分接單元964在第二方向上同時與虛設pMOS單元954及pMOS器件952兩者相鄰。
電路997包括複數個pMOS器件972/978、虛設pMOS單元974及n-分接單元976。假設IC是用p型基板實現的，電路997位於p型基板上的n阱內。複數個pMOS器件972/978在第二方向上與複數個nMOS器件962/968相鄰。複數個pMOS器件972/978在第一方向上間隔開。虛設pMOS單元974及n-分接單元976在複數個pMOS器件972/978之間在第一方向上彼此相鄰。n-分接單元976被組態以耦合到第二電壓源。n-分接單元976為複數個pMOS器件972/978提供體連接。在該組態中，p-分接單元964在第二方向上同時與虛設pMOS單元974及pMOS器件972兩者相鄰。此外，n-分接單元976在第二方向上同時與虛設nMOS單元966及nMOS器件968兩者相鄰。
虛設nMOS單元906、926、946、966可以被組態為浮動的、耦合到第一電壓源或耦合到第二電壓源。同樣，虛設pMOS單元914、934、954、974可以被組態為浮動的、耦合到第一電壓源或耦合到第二電壓源。第二電壓源（例如Vdd）可以被組態以提供比第一電壓源（例如Vss）更高的電壓。如在圖9中可以理解的，每個p-分接單元904、924、944、964之面積大於每個虛設nMOS單元906、926、946、966之面積。此外，每個n-分接單元916、936、956、976之面積大於每個虛設pMOS單元914、934、954、974之面積。p-分接單元904、924、944、964；虛設nMOS單元906、926、946、966；虛設pMOS單元914、934、954、974；以及n-分接單元916、936、956、976之OD區域（在圖4中由每個器件/單元內的內部矩形顯示；在這種情況下亦可以稱為OD島）相對於彼此分離且不連續。
關於圖9所討論的虛設單元及分接單元佈局結構包括虛設nMOS/pMOS單元，這些單元改變NP/PP層的組態以排除NP、PP、NP、PP四拐角區域的極端情況鄰接。添加虛設nMOS/pMOS單元增加了IC的總面積。然而，與關於圖6所討論的佈局結構中的虛設nMOS/pMOS單元相比，通過減小虛設nMOS/pMOS單元的寬度來減小虛設nMOS/pMOS單元使用的面積。此外，相鄰nMOS/pMOS器件擴大了與虛設nMOS/pMOS單元減小的寬度相同的寬度，從而為nMOS/pMOS器件提供了更大的OD區域，這可以在一些組態中提供一定性能改進。
關於圖8、圖9所討論的虛設單元及佈局結構避免了NP、PP、NP、PP四拐角區域的極端情況鄰接，但注入是不平衡的，如第2列及第3列虛設/分接單元具有NP/PP層的鋸齒狀邊界所證實的那樣。具有不平衡注入能會導致製造良率問題。關於圖10提供了一種替代組態，其提供了平衡注入，同時亦避免了NP、PP、NP、PP四拐角區域的極端情況鄰接。
圖10是概念性地示出虛設單元及分接單元佈局結構的第四組態的頂視圖的圖解1000。在圖10中，虛設nMOS單元具有與相鄰nMOS器件連續的OD區域，並且虛設pMOS單元具有與相鄰pMOS器件連續的OD區域。提供主動器件及虛設nMOS/pMOS單元的連續OD區域亦可以在一些組態中提供一定性能改進，因為主動器件可能具有更多的OD區域來履行設計的功能而無需佔用用於擴散中斷的空間。MOS IC包括電路1090–1097。電路1090包括複數個nMOS器件1002/1008、p-分接單元1004及虛設nMOS單元1006。複數個nMOS器件1002/1008在第一方向上間隔開。p-分接單元1004及虛設nMOS單元1006在複數個nMOS器件1002/1008之間在第一方向上彼此相鄰。p-分接單元1004被組態以耦合到第一電壓源。p-分接單元1004為複數個nMOS器件1002/1008提供體連接。在一個示例中，第一電壓源被組態以提供電壓Vss。nMOS器件1008及虛設nMOS單元1006在第一方向上具有連續的OD區域。
電路1091包括複數個pMOS器件1012/1018、虛設pMOS單元1014及n-分接單元1016。假設IC是用p型基板實現的，電路1091位於p型基板上的n阱內。複數個pMOS器件1012/1018在與第一方向正交的第二方向上與複數個nMOS器件1002/1008相鄰。複數個pMOS器件1012/1018在第一方向上間隔開。虛設pMOS單元1014及n-分接單元1016在複數個pMOS器件1012/1018之間在第一方向上彼此相鄰。n-分接單元1016被組態以耦合到第二電壓源。n-分接單元1016為複數個pMOS器件1012/1018提供體連接。在一個示例中，第二電壓源被組態以提供電壓Vdd。p-分接單元1004及虛設pMOS單元1014在第二方向上彼此相鄰。虛設nMOS單元1006及n-分接單元1016在第二方向上彼此相鄰。pMOS器件1012及虛設pMOS單元1014在第一方向上具有連續的OD區域。
電路1092包括複數個nMOS器件1022/1028、p-分接單元1024及虛設nMOS單元1026。複數個nMOS器件1022/1028在第二方向上與複數個pMOS器件1012/1018相鄰。複數個nMOS器件1022/1028在第一方向上間隔開。p-分接單元1024及虛設nMOS單元1026在複數個nMOS器件1022/1028之間在第一方向上彼此相鄰。p-分接單元1024被組態以耦合到第一電壓源。p-分接單元1024為複數個nMOS器件1022/1028提供體連接。虛設pMOS單元1014及p-分接單元1024在第二方向上彼此相鄰。n-分接單元1016及虛設nMOS單元1026在第二方向上彼此相鄰。nMOS器件1028及虛設nMOS單元1026在第一方向上具有連續的OD區域。
電路1093包括複數個pMOS器件1032/1038、虛設pMOS單元1034及n-分接單元1036。假設IC是用p型基板實現的，電路1093位於p型基板上的n阱內。複數個pMOS器件1032/1038在第二方向上與複數個nMOS器件1022/1028相鄰。複數個pMOS器件1032/1038在第一方向上間隔開。虛設pMOS單元1034及n-分接單元1036在複數個pMOS器件1032/1038之間在第一方向上彼此相鄰。n-分接單元1036被組態以耦合到第二電壓源。n-分接單元1036為複數個pMOS器件1032/1038提供體連接。p-分接單元1024及虛設pMOS單元1034在第二方向上彼此相鄰。虛設nMOS單元1026及n-分接單元1036在第二方向上彼此相鄰。pMOS器件1032及虛設pMOS單元1034在第一方向上具有連續的OD區域。
電路1094包括複數個nMOS器件1042/1048、p-分接單元1044及虛設nMOS單元1046。複數個nMOS器件1042/1048在第二方向上與複數個pMOS器件1032/1038相鄰。複數個nMOS器件1042/1048在第一方向上間隔開。p-分接單元1044及虛設nMOS單元1046在複數個nMOS器件1042/1048之間在第一方向上彼此相鄰。p-分接單元1044被組態以耦合到第一電壓源。p-分接單元1044為複數個nMOS器件1042/1048提供體連接。虛設pMOS單元1034及p-分接單元1044在第二方向上彼此相鄰。n-分接單元1036及虛設nMOS單元1046在第二方向上彼此相鄰。nMOS器件1048及虛設nMOS單元1046在第一方向上具有連續的OD區域。
電路1095包括複數個pMOS器件1052/1058、虛設pMOS單元1054及n-分接單元1056。假設IC是用p型基板實現的，電路1095位於p型基板上的n阱內。複數個pMOS器件1052/1058在第二方向上與複數個nMOS器件1042/1048相鄰。複數個pMOS器件1052/1058在第一方向上間隔開。虛設pMOS單元1054及n-分接單元1056在複數個pMOS器件1052/1058之間在第一方向上彼此相鄰。n-分接單元1056被組態以耦合到第二電壓源。n-分接單元1056為複數個pMOS器件1052/1058提供體連接。p-分接單元1044及虛設pMOS單元1054在第二方向上彼此相鄰。虛設nMOS單元1046及n-分接單元1056在第二方向上彼此相鄰。pMOS器件1052及虛設pMOS單元1054在第一方向上具有連續的OD區域。
電路1096包括複數個nMOS器件1062/1068、p-分接單元1064及虛設nMOS單元1066。複數個nMOS器件1062/1068在第二方向上與複數個pMOS器件1052/1058相鄰。複數個nMOS器件1062/1068在第一方向上間隔開。p-分接單元1064及虛設nMOS單元1066在複數個nMOS器件1062/1068之間在第一方向上彼此相鄰。p-分接單元1064被組態以耦合到第一電壓源。p-分接單元1064為複數個nMOS器件1062/1068提供體連接。虛設pMOS單元1054及p-分接單元1064在第二方向上彼此相鄰。n-分接單元1056及虛設nMOS單元1066在第二方向上彼此相鄰。nMOS器件1068及虛設nMOS單元1066在第一方向上具有連續的OD區域。
電路1097包括複數個pMOS器件1072/1078、虛設pMOS單元1074及n-分接單元1076。假設IC是用p型基板實現的，電路1097位於p型基板上的n阱內。複數個pMOS器件1072/1078在第二方向上與複數個nMOS器件1062/1068相鄰。複數個pMOS器件1072/1078在第一方向上間隔開。虛設pMOS單元1074及n-分接單元1076在複數個pMOS器件1072/1078之間在第一方向上彼此相鄰。n-分接單元1076被組態以耦合到第二電壓源。n-分接單元1076為複數個pMOS器件1072/1078提供體連接。p-分接單元1064及虛設pMOS單元1074在第二方向上彼此相鄰。虛設nMOS單元1066及n-分接單元1076在第二方向上彼此相鄰。pMOS器件1072及虛設pMOS單元1074在第一方向上具有連續的OD區域。
虛設nMOS單元1006、1026、1046、1066可以被組態為浮動的、耦合到第一電壓源或耦合到第二電壓源。同樣，虛設pMOS單元1014、1034、1054、1074可以被組態為浮動的、耦合到第一電壓源或耦合到第二電壓源。第二電壓源（例如Vdd）可以被組態以提供比第一電壓源（例如Vss）更高的電壓。每個電路1090-1097中每個虛設nMOS/pMOS單元的OD區域與相鄰nMOS/pMOS器件的OD區域在第一方向上是連續的。因此，每個虛設nMOS單元具有與對應的相鄰nMOS器件連續的OD區域，並且每個虛設pMOS單元具有與對應的相鄰pMOS器件連續的OD區域。
關於圖10所討論的虛設單元及分接單元佈局結構包括虛設nMOS/pMOS單元，這些單元改變NP/PP層的組態以排除NP、PP、NP、PP四拐角區域的極端情況鄰接。添加虛設nMOS/pMOS單元增加了IC的總面積。然而，與圖6中的虛設單元及分接單元佈局結構相比，虛設nMOS/pMOS單元使用的面積通過使用虛設單元及相鄰主動器件的連續OD區域而減小。因此，由於沒有擴散中斷，圖10的虛設單元及分接單元佈局結構可以為nMOS/pMOS器件提供比圖6提供的更大的OD區域，並且為nMOS/pMOS器件提供更大的OD區域可以在某些組態中提供一定性能改進。
圖11是概念性地示出虛設單元及分接單元佈局結構的頂視圖的第三圖解1100。電路中的複數個nMOS器件中的每一個可以包括 n行nMOS器件，其中 n≥1，並且電路中的複數個pMOS器件中的每一個可以包括 m行pMOS器件，其中 m≥1。在一個示例中， m可以等於 n。此外，電路中的每個p-分接單元可以包括 n行p-分接單元，並且每個虛設nMOS單元可以包括 n行虛設nMOS單元。此外，每個虛設pMOS單元可以包括 m行虛設pMOS單元，並且每個n-分接單元可以包括 m行n-分接單元。參考圖4、圖5， m=2及 n=2。參考圖6至圖10，nMOS器件、p-分接單元及虛設nMOS單元的每個電路包括 n行，並且pMOS器件、n-分接單元及虛設pMOS單元的每個電路包括 m行。在一個示例中，對於圖6至圖10， m等於 n。然而，在其他組態中， m及 n可以不相等。
再次參考圖6至圖11，MOS IC包括第一電路（694、894、994、1094），第一電路包括第一複數個nMOS器件（642/648、842/848、942/948、1042/1048）、第一p-分接單元（644、844、944、1044）及第一虛設nMOS單元（646、846、946、1046）。第一複數個nMOS器件（642/648、842/848、942/948、1042/1048）在第一方向上間隔開。第一p-分接單元（644、844、944、1044）及第一虛設nMOS單元（646、846、946、1046）在第一複數個nMOS器件（642/648、842/848、942/948、1042/1048）之間在第一方向上彼此相鄰。第一p-分接單元（644、844、944、1044）被組態以耦合到第一電壓源。MOS IC進一步包括第二電路（695、895、995、1095），第二電路包括第一複數個pMOS器件（652/658、852/858、952/958、1052/1058）、第一虛設pMOS單元（654、854、954、1054）及第一n-分接單元（656、856、956、1056）。第一複數個pMOS器件（652/658、852/858、952/958、1052/1058）在與第一方向正交的第二方向上與第一複數個nMOS器件（642/648、842/848、942/948、1042/1048）相鄰。第一複數個pMOS器件（652/658、852/858、952/958、1052/1058）在第一方向上間隔開。第一虛設pMOS單元（654、854、954、1054）及第一n-分接單元（656、856、956、1056）在第一複數個pMOS器件（652/658、852/858、952/958、1052/1058）之間在第一方向上彼此相鄰。第一n-分接單元（656、856、956、1056）被組態以耦合到第二電壓源。第一p-分接單元（644、844、944、1044）及第一虛設pMOS單元（654、854、954、1054）在第二方向上彼此相鄰。第一虛設nMOS單元（646、846、946、1046）及第一n-分接單元（656、856、956、1056）在第二方向上彼此相鄰。
在一種組態中，MOS IC進一步可以包括第三電路（696、896、996、1096），第三電路包括第二複數個nMOS器件（662/668、862/868、962/968、1062/1068）、第二p-分接單元（664、864、964、1064）及第二虛設nMOS單元（666、866、966、1066）。第二複數個nMOS器件（662/668、862/868、962/968、1062/1068）在第一方向上間隔開。第二複數個nMOS器件（662/668、862/868、962/968、1062/1068）在第二方向上與第一複數個pMOS器件（652/658、852/858、952/958、1052/1058）相鄰。第二p-分接單元（664、864、964、1064）及第二虛設nMOS單元（666、866、966、1066）在第二複數個nMOS器件（662/668、862/868、962/968、1062/1068）之間在第一方向上彼此相鄰。第一虛設pMOS單元（654、854、954、1054）及第二p-分接單元（664、864、964、1064）在第二方向上彼此相鄰。第一n-分接單元（656、856、956、1056）及第二虛設nMOS單元（666、866、966、1066）在第二方向上彼此相鄰。第二p-分接單元（664、864、964、1064）被組態以耦合到第一電壓源。
在一種組態中，第一複數個nMOS器件（642/648）包括第一組nMOS器件（642）及第二組nMOS器件（648）。第一複數個pMOS器件（652/658）包括第一組pMOS器件（652）及第二組pMOS器件（658）。第二複數個nMOS器件（662/668）包括第三組nMOS器件（662）及第四組nMOS器件（668）。第二組nMOS器件（648）、第一虛設nMOS單元（646）、第一n-分接單元（656）、第二虛設nMOS單元（666）及第四組nMOS器件（668）在MOS IC上形成n型C形（702），其中第二組pMOS器件（658）位於n型C形（702）內。需注意，NP/PP層在與圖6、圖8、圖9、圖10相關聯的每種組態中形成C形702、704、706、708。
在一種組態中，MOS IC進一步可以包括第四電路（697、897、997、1097），第四電路包括第二複數個pMOS器件（672/678、872/878、972/978、1072/1078）、第二虛設pMOS單元（674、874、974、1074）及第二n-分接單元（676、776、876、976）。第二複數個pMOS器件（672/678、872/878、972/978、1072/1078）在第一方向上間隔開。第二複數個pMOS器件（672/678、872/878、972/978、1072/1078）在第二方向上與第二複數個nMOS器件（662/668、862/868、962/968、1062/1068）相鄰。第二虛設pMOS單元（674、874、974、1074）及第二n-分接單元（676、776、876、976）在第二複數個pMOS器件（672/678、872/878、972/978、1072/1078）之間在第一方向上彼此相鄰。第二p-分接單元（664、864、964、1064）及第二虛設pMOS單元（674、874、974、1074）在第二方向上彼此相鄰。第二虛設nMOS單元（666、866、966、1066）及第二n-分接單元（676、776、876、976）在第二方向上彼此相鄰。第二n-分接單元（676、776、876、976）被組態以耦合到第二電壓源。
在一種組態中，第一複數個nMOS器件（642/648）包括第一組nMOS器件（642）及第二組nMOS器件（648）。第一複數個pMOS器件（652/658）包括第一組pMOS器件（652）及第二組pMOS器件（658）。第二複數個nMOS器件（662/668）包括第三組nMOS器件（662）及第四組nMOS器件（668）。第二複數個pMOS器件（672/678）包括第三組pMOS器件（672）及第四組pMOS器件（678）。第二組nMOS器件（648）、第一虛設nMOS單元（646）、第一n-分接單元（656）、第二虛設nMOS單元（666）及第四組nMOS器件（668）在MOS IC上形成n型C形（702），第二組pMOS器件（658）位於n型C形（702）內，第一組pMOS器件（652）、第一虛設pMOS單元（654）、第二p-分接單元（664）、第二虛設pMOS單元（674）及第三組pMOS器件（672）在MOS IC上形成p型C形（704），第三組nMOS器件（662）位於p型C形（704）內。需注意，NP/PP層在與圖6、圖8、圖9、圖10相關聯的每種組態中形成C形702、704、706、708。
在一種組態中，MOS IC進一步包括第三電路，第三電路包括第二複數個pMOS器件（632/638、832/838、932/938、1032/1038）、第二虛設pMOS單元（634、834、934、1034），以及第二個n-分接單元（636、836、936、1036）。第二複數個pMOS器件（632/638、832/838、932/938、1032/1038）在第一方向上間隔開。第二複數個pMOS器件（632/638、832/838、932/938、1032/1038）在第二方向上與第一複數個nMOS器件（642/648、842/848、942/948、1042/1048）相鄰。第二虛設pMOS單元（634、834、934、1034）及第二n-分接單元（636、836、936、1036）在第二複數個pMOS器件（632/638、832/838、932/938、1032/1038）之間在第一方向上彼此相鄰。第一p-分接單元（644、844、944、1044）及第二虛設pMOS單元（634、834、934、1034）在第二方向上彼此相鄰。第一虛設nMOS單元（646、846、946、1046）及第二n-分接單元（636、836、936、1036）在第二方向上彼此相鄰。第二n-分接單元（636、836、936、1036）被組態以耦合到第二電壓源。
在一種組態中，第一複數個nMOS器件（642/648）包括第一組nMOS器件（642）及第二組nMOS器件（648）。第一複數個pMOS器件（652/658）包括第一組pMOS器件（652）及第二組pMOS器件（658）。第二複數個pMOS器件（632/638）包括第三組pMOS器件（632）及第四組pMOS器件（638）。第一組pMOS器件（652）、第一虛設pMOS單元（654）、第一p-分接單元（644）、第二虛設pMOS單元（634）及第三組pMOS器件（632）在MOS IC上形成p型C形（708），其中第一組nMOS器件（642）位於p型C形（708）內。需注意，NP/PP層在與圖6、圖8、圖9、圖10相關聯的每種組態中形成C形702、704、706、708。
在一種組態中，MOS IC進一步包括第四電路，第四電路包括第二複數個nMOS器件（622/628、822/828、922/928、1022/1028）、第二p-分接單元（624、824、924、1024）及第二虛設nMOS單元（626、826、926、1026）。第二複數個nMOS器件（622/628、822/828、922/928、1022/1028）在第一方向上間隔開。第二複數個nMOS器件（622/628、822/828、922/928、1022/1028）在第二方向上與第二複數個pMOS器件（632/638、832/838、932/938、1032/1038）相鄰。第二p-分接單元（624、824、924、1024）及第二虛設nMOS單元（626、826、926、1026）在第二複數個nMOS器件（622/628、822/828、922/928、1022/1028）之間在第一方向上彼此相鄰。第二p-分接單元（624、824、924、1024）及第二虛設pMOS單元（634、834、934、1034）在第二方向上彼此相鄰。第二虛設nMOS單元（626、826、926、1026）及第二n-分接單元（636、836、936、1036）在第二方向上彼此相鄰。第二p-分接單元（624、824、924、1024）被組態以耦合到第一電壓源。
在一種組態中，第一複數個nMOS器件（642/648）包括第一組nMOS器件（642）及第二組nMOS器件（648）。第一複數個pMOS器件（652/658）包括第一組pMOS器件（652）及第二組pMOS器件（658）。第二複數個pMOS器件（632/638）包括第三組pMOS器件（632）及第四組pMOS器件（638）。第二複數個nMOS器件（622/628）包括第三組nMOS器件（622）及第四組nMOS器件（628）。第一組pMOS器件（652）、第一虛設pMOS單元（654）、第一p-分接單元（644）、第二虛設pMOS單元（634）及第三組pMOS器件（632）在MOS IC上形成p型C形（708），其中第一組nMOS器件（642）位於p型C形（708）內。第二組nMOS器件（648）、第一虛設nMOS單元（646）、第二n-分接單元（636）、第二虛設nMOS單元（626）及第四組nMOS器件（628）在MOS IC上形成n型C形（706），其中第四組pMOS器件（638）位於n型C形（706）內。需注意，NP/PP層在與圖6、圖8、圖9、圖10相關聯的每種組態中形成C形702、704、706、708。
在一種組態中，第一虛設nMOS單元（646、846、946、1046）被組態為浮動的、耦合到第一電壓源及耦合到第二電壓源中的一種。在一種組態中，第一虛設pMOS單元（654、854、954、1054）被組態為浮動的、耦合到第一電壓源及耦合到第二電壓源中的一種。
參考圖6，在一種組態中，第一p-分接單元（644）、第一虛設nMOS單元（646）、第一虛設pMOS單元（654）及第一n-分接單元（656）中的每一個之面積大致相等。
參考圖8、圖9，在一種組態中，第一p-分接單元（844、944）及第一n-分接單元（856、956）之面積大於第一虛設pMOS單元（854、954）及第一虛設nMOS單元（846、946）之面積。參考圖8，在一種組態中，第一複數個nMOS器件（842/848）在第二方向上與第一虛設pMOS單元（854）及第一n-分接單元（856）不相鄰，並且第一複數個pMOS器件（852/858）在第二方向上與第一p-分接單元（844）及第一虛設nMOS單元（846）不相鄰。參考圖9，在一種組態中，第一複數個nMOS器件（942/948）中的至少一個nMOS器件（948）在第二方向上與第一n-分接單元（956）相鄰，並且第一複數個pMOS器件（952/958）中的至少一個pMOS器件（952）在第二方向上與第一p-分接單元（944）相鄰。
參考圖10，在一種組態中，第一複數個nMOS器件（1042/1048）包括第一組nMOS器件（1042）及第二組nMOS器件（1048），並且第一虛設nMOS單元（1046）及第二組nMOS器件（1048）在第一方向上具有連續的OD區域。
參考圖6至圖9，在一種組態中，第一複數個nMOS器件（642/648、842/848、942/948）包括第一組nMOS器件（642、842、942）及第二組nMOS器件（648、848、948），並且第一虛設nMOS單元（646、846、946）之OD區域及第二組nMOS器件（648、848、948）之OD區域在第一方向上相對於彼此是不連續的。
參考圖10，在一種組態中，第一複數個pMOS器件（1052/1058）包括第一組pMOS器件（1052）及第二組pMOS器件（1058），並且第一組pMOS器件（1052）及第一虛設pMOS單元（1054）在第一方向上具有連續的OD區域。
參考圖6至圖9，在一種組態中，第一複數個pMOS器件（652/658、852/858、952/958）包括第一組pMOS器件（652、852、952）及第二組pMOS器件（658、858、958），並且第一組pMOS器件（652、852、952）之OD區域及第一虛設pMOS單元（654、854、954）之OD區域在第一方向上相對於彼此是不連續的。
在一種組態中，第二電壓源高於第一電壓源。
在一種組態中，第一複數個nMOS器件（642/648、842/848、942/948、1042/1048）包括第一組nMOS器件（642、842、942、1042）及第二組nMOS器件（648、848、948、1048）。如圖11所示，第一組nMOS器件（642、842、942、1042）及第二組nMOS器件（648、848、948、1048）各自包括 n行nMOS器件，其中 n≥1。第一複數個pMOS器件（652/658、852/858、952/958、1052/1058）包括第一組pMOS器件（652、852、952、1052）及第二組pMOS器件（658、858、958、1058）。如圖11所示，第一組pMOS器件（652、852、952、1052）及第二組pMOS器件（658、858、958、1058）各自包括 m行pMOS器件，其中 m≥1。在一種組態中， m等於 n。
在一種組態中，第一p-分接單元（644、844、944、1044）包括 n行p-分接單元，並且第一虛設nMOS單元（646、846、946、1046）包括 n行虛設nMOS單元。在一種組態中，第一虛設pMOS單元（654、854、954、1054）包括 m行虛設pMOS單元，並且第一n-分接單元（656、856、956、1056）包括 m行n-分接單元。
如上所述，對於某些製造過程，可能會在四個拐角區域遇到DRC違規，其中，順時針或逆時針地，NP、PP、NP、PP層在具有90°邊緣的一個拐角處相遇。關於圖4至圖11，提供了多種組態的虛設單元及分接單元佈局結構，以避免極端情況鄰接DRC違規。虛設單元及分接單元佈局結構的多種組態中的每一種都包括虛設nMOS/pMOS單元，這些單元在增加IC的整體尺寸的同時，亦在避免極端情況鄰接DRC違規的組態中提供NP/PP層。通過避免極端情況鄰接DRC違規，可以提高相應製造的MOS IC的良率/性能。
應當理解，在所公開過程中步驟的特定次序或層次是示範性方法的說明。根據設計偏好，可以理解，過程中步驟的特定順序或層次可以重新佈置。此外，可以組合或省略一些步驟。所附的方法請求項按照樣例次序提供了各種步驟的元素，但是並非意圖限制於所提供的特定次序或者層次。
提供先前的描述以使本領域的任何技術人員能夠實踐本文所述的各個態樣。對這些態樣的各種修改對於本領域技術人員而言將是顯而易見的，並且本文中定義的一般原理可以應用於其他態樣。因此，申請專利範圍並不旨在限於本文中所展示的態樣，而是應被賦予與申請專利範圍的語言一致的完整範疇，其中以單數形式提及元素並非旨在表示“一個且僅一個”，除非按此特別說明，而是“一個或多個”。詞語“示例性”在本文中用來表示“用作示例、實例或說明”。本文中被描述為“示例性”的任何態樣不必一定被解釋為比其他態樣優選或有利。除非另外特別說明，否則術語“一些”是指一個或多個。諸如“A、B或C中的至少一個”、“A、B及C中的至少一個”及“A、B、C或它們的任何組合”的組合包括A、B、及/或C的任何組合，並且可以包括A的倍數、B的倍數或C的倍數。具體地，諸如“A、B或C中的至少一個”、“A、B及C中的至少一個”及“A、B、C或它們的任何組合”的組合可以是僅A、僅B、僅C、A及B、A及C、B及C，或A及B及C，其中任何此類組合可以包含A、B或C的一個或多個成員。本公開內容中通篇描述的各個態樣的元素的所有結構及功能均等物是本領域普通技術人員已知的或以後將知道的，其以引用方式明確併入本文並且旨在被申請專利範圍涵蓋。而且，無論在申請專利範圍中是否明確敘述了這種公開，本文所公開的任何內容都不旨在奉獻予公眾。任何請求項元素均不應被解釋為構件加功能，除非使用短語“用於……的構件”明確引用了該元素。
以下示例僅是說明性的，並且可以非限制地與本文描述的其他實施例或教導的各態樣結合。
態樣1是一種MOS IC，其包括第一電路，該第一電路包括第一複數個nMOS器件、第一p-分接單元及第一虛設nMOS單元。第一複數個nMOS器件在第一方向上間隔開。第一p-分接單元及第一虛設nMOS單元在第一複數個nMOS器件之間在第一方向上彼此相鄰。第一p-分接單元被組態以耦合到第一電壓源。MOS IC進一步包括第二電路，該第二電路包括第一複數個pMOS器件、第一虛設pMOS單元及第一n-分接單元。第一複數個pMOS器件在與第一方向正交的第二方向上與第一複數個nMOS器件相鄰。第一複數個pMOS器件在第一方向上間隔開。第一虛設pMOS單元及第一n-分接單元在第一複數個pMOS器件之間在第一方向上彼此相鄰。第一n-分接單元被組態以耦合到第二電壓源。第一p-分接單元及第一虛設pMOS單元在第二方向上彼此相鄰。第一虛設nMOS單元及第一n-分接單元在第二方向上彼此相鄰。
態樣2是如態樣1之MOS IC，進一步包括第三電路，該第三電路包括第二複數個nMOS器件、第二p-分接單元及第二虛設nMOS單元。第二複數個nMOS器件在第一方向上間隔開。第二複數個nMOS器件在第二方向上與第一複數個pMOS器件相鄰。第二p-分接單元及第二虛設nMOS單元在第二複數個nMOS器件之間在第一方向上彼此相鄰。第一虛設pMOS單元及第二p-分接單元在第二方向上彼此相鄰。第一n-分接單元及第二虛設nMOS單元在第二方向上彼此相鄰。第二p-分接單元被組態以耦合到第一電壓源。
態樣3是如態樣2之MOS IC，其中第一複數個nMOS器件包括第一組nMOS器件及第二組nMOS器件。第一複數個pMOS器件包括第一組pMOS器件及第二組pMOS器件。第二複數個nMOS器件包括第三組nMOS器件及第四組nMOS器件。第二組nMOS器件、第一虛設nMOS單元、第一n-分接單元、第二虛設nMOS單元及第四組nMOS器件在MOS IC上形成n型C形，其中第二組pMOS器件位於n型C形內。
態樣4是如態樣2至3中任一項之MOS IC，進一步包括第四電路，該第四電路包括第二複數個pMOS器件、第二虛設pMOS單元及第二n-分接單元。第二複數個pMOS器件在第一方向上間隔開。第二複數個pMOS器件在第二方向上與第二複數個nMOS器件相鄰。第二虛設pMOS單元及第二n-分接單元在第二複數個pMOS器件之間在第一方向上彼此相鄰。第二p-分接單元及第二虛設pMOS單元在第二方向上彼此相鄰。第二虛設nMOS單元及第二n-分接單元在第二方向上彼此相鄰。第二n-分接單元被組態以耦合到第二電壓源。
態樣5是如態樣4之MOS IC，其中第一複數個nMOS器件包括第一組nMOS器件及第二組nMOS器件。第一複數個pMOS器件包括第一組pMOS器件及第二組pMOS器件。第二複數個nMOS器件包括第三組nMOS器件及第四組nMOS器件。第二複數個pMOS器件包括第三組pMOS器件及第四組pMOS器件。第二組nMOS器件、第一虛設nMOS單元、第一n-分接單元、第二虛設nMOS單元及第四組nMOS器件在MOS IC上形成n型C形，其中第二組pMOS器件位於n型C形內。第一組pMOS器件、第一虛設pMOS單元、第二p-分接單元、第二虛設pMOS單元及第三組pMOS器件在MOS IC上形成p型C形，其中第三組nMOS器件位於p型C形內。
態樣6是如態樣1至5中任一項之MOS IC，進一步包括第三電路，該第三電路包括第二複數個pMOS器件、第二虛設pMOS單元及第二n-分接單元。第二複數個pMOS器件在第一方向上間隔開。第二複數個pMOS器件在第二方向上與第一複數個nMOS器件相鄰。第二虛設pMOS單元及第二n-分接單元在第二複數個pMOS器件之間在第一方向上彼此相鄰。第一p-分接單元及第二虛設pMOS單元在第二方向上彼此相鄰。第一虛設nMOS單元及第二n-分接單元在第二方向上彼此相鄰。第二n-分接單元被組態以耦合到第二電壓源。
態樣7是如態樣6之MOS IC，其中第一複數個nMOS器件包括第一組nMOS器件及第二組nMOS器件。第一複數個pMOS器件包括第一組pMOS器件及第二組pMOS器件。第二複數個pMOS器件包括第三組pMOS器件及第四組pMOS器件。第一組pMOS器件、第一虛設pMOS單元、第一p-分接單元、第二虛設pMOS單元及第三組pMOS器件在MOS IC上形成p型C形，其中第一組nMOS器件位於p型C形內。
態樣8是如態樣6至7中任一項之MOS IC，進一步包括第四電路，該第四電路包括第二複數個nMOS器件、第二p-分接單元及第二虛設nMOS單元。第二複數個nMOS器件在第一方向上間隔開。第二複數個nMOS器件在第二方向上與第二複數個pMOS器件相鄰。第二p-分接單元及第二虛設nMOS單元在第二複數個nMOS器件之間在第一方向上彼此相鄰。第二p-分接單元及第二虛設pMOS單元在第二方向上彼此相鄰。第二虛設nMOS單元及第二n-分接單元在第二方向上彼此相鄰。第二p-分接單元被組態以耦合到第一電壓源。
態樣9是如態樣8之MOS IC，其中第一複數個nMOS器件包括第一組nMOS器件及第二組nMOS器件。第一複數個pMOS器件包括第一組pMOS器件及第二組pMOS器件。第二複數個pMOS器件包括第三組pMOS器件及第四組pMOS器件。第二複數個nMOS器件包括第三組nMOS器件及第四組nMOS器件。第一組pMOS器件、第一虛設pMOS單元、第一p-分接單元、第二虛設pMOS單元及第三組pMOS器件在MOS IC上形成p型C形，其中第一組nMOS器件位於p型C形內。第二組nMOS器件、第一虛設nMOS單元、第二n-分接單元、第二虛設nMOS單元及第四組nMOS器件在MOS IC上形成n型C形，其中第四組pMOS器件位於n型C形內。
態樣10是如態樣1至9中任一項之MOS IC，其中第一虛設nMOS單元被組態為浮動的、耦合到第一電壓源及耦合到第二電壓源中的一種。
態樣11是如態樣1至10中任一項之MOS IC，其中第一虛設pMOS單元被組態為浮動的、耦合到第一電壓源及耦合到第二電壓源中的一種。
態樣12是如態樣1至11中任一項之MOS IC，其中第一p-分接單元、第一虛設nMOS單元、第一虛設pMOS單元及第一n-分接單元中的每一個之面積大致相等。
態樣13是如態樣1至11中任一項之MOS IC，其中第一p-分接單元及第一n-分接單元之面積大於第一虛設pMOS單元及第一虛設nMOS單元之面積。
態樣14是如態樣13之MOS IC，其中第一複數個nMOS器件在第二方向上與第一虛設pMOS單元及第一n-分接單元不相鄰，並且第一複數個pMOS器件在第二方向上與第一p-分接單元及第一虛設nMOS單元不相鄰。
態樣15是如態樣13之MOS IC，其中第一複數個nMOS器件中的至少一個nMOS器件在第二方向上與第一n-分接單元相鄰，並且第一複數個pMOS器件中的至少一個pMOS器件在第二方向上與第一p-分接單元相鄰。
態樣16是如態樣1至14中任一項之MOS IC，其中第一複數個nMOS器件包括第一組nMOS器件及第二組nMOS器件，並且第一虛設nMOS單元及第二組nMOS器件在第一方向上具有連續的OD區域。
態樣17是如態樣1至15中任一項之MOS IC，其中第一複數個nMOS器件包括第一組nMOS器件及第二組nMOS器件，並且第一虛設nMOS單元之OD區域及第二組nMOS器件之OD區域在第一方向上相對於彼此是不連續的。
態樣18是如態樣1至14以及16中任一項之MOS IC，其中第一複數個pMOS器件包括第一組pMOS器件及第二組pMOS器件，並且第一組pMOS器件及第一虛設pMOS單元在第一方向具有連續的OD區域。
態樣19是如態樣1至15以及17中任一項之MOS IC，其中第一複數個pMOS器件包括第一組pMOS器件及第二組pMOS器件，並且第一組pMOS器件之OD區域及第一虛設pMOS單元之OD區域在第一方向上相對於彼此是不連續的。
態樣20是如態樣1至19中任一項之MOS IC，其中第二電壓源高於第一電壓源。
態樣21是如態樣1至20中任一項之MOS IC，其中第一複數個nMOS器件包括第一組nMOS器件及第二組nMOS器件。第一組nMOS器件及第二組nMOS器件各包括 n行nMOS器件，其中 n≥1。第一複數個pMOS器件包括第一組pMOS器件及第二組pMOS器件。第一組pMOS器件及第二組pMOS器件各自包括 m行pMOS器件，其中 m≥1。
態樣22是如態樣21之MOS IC，其中 m等於 n。
態樣23是如態樣21及22中任一項之MOS IC，其中第一p-分接單元包括 n行p-分接單元，並且第一虛設nMOS單元包括 n行虛設nMOS單元。
態樣24是如態樣21至23中任一項之MOS IC，其中第一虛設pMOS單元包括 m行虛設pMOS單元，並且第一n-分接單元包括 m行n-分接單元。
100:第一圖解 200:第二圖解 102、202:閘極 104、204:源極 106、206:汲極 108、110、208、210:接觸層互連 112、212:通孔 114、214:金屬1（M1）層互連 116、216:通孔V1 118、218:金屬2（M2）層互連 300:圖解 302:拐角區域 400:第一圖解 402:第一列（主動器件） 404:第二列（PP注入單元） 406:第三列（NP注入單元） 408:第四列（主動器件） 410:nMOS器件 412:pMOS器件 420:p-分接單元 422:虛設nMOS單元 424:虛設pMOS單元 426:n-分接單元 500:第二圖解 600:第一圖解 602、608、622、628:nMOS器件 642、648、662、668:nMOS器件 604、624、644、664:p-分接單元 606、626、646、666:虛設nMOS單元 612、618、632、638:pMOS器件 652、658、672、678:pMOS器件 614、634、654、674:虛設pMOS單元 616、636、656、676:n-分接單元 690–697:電路 700:第二圖解 702、706:C形（PP層周圍） 704、708:C形（NP層周圍） 800、900、1000:圖解 802、808、822、828:nMOS器件 842、848、862、868:nMOS器件 804、824、844、864:p-分接單元 806、826、846、866:虛設nMOS單元 812、818、832、838:pMOS器件 852、858、872、878:pMOS器件 814、834、854、874:虛設pMOS單元 816、836、856、876:n-分接單元 890–897:電路 902、908、922、928:nMOS器件 942、948、962、968:nMOS器件 904、924、944、964:p-分接單元 906、926、946、966:虛設nMOS單元 912、918、932、938:pMOS器件 952、958、972、978:pMOS器件 914、934、954、974:虛設pMOS單元 916、936、956、976:n-分接單元 990–997:電路 1002、1008、1022、1028:nMOS器件 1042、1048、1062、1068:nMOS器件 1004、1024、1044、1064:p-分接單元 1006、1026、1046、1066:虛設nMOS單元 1012、1018、1032、1038:pMOS器件 1052、1058、1072、1078:pMOS器件 1014、1034、1054、1074:虛設pMOS單元 1016、1036、1056、1076:n-分接單元 1090–1097:電路 1100:第三圖解
圖1是示出IC的單元內的各個層的側視圖的第一圖解。
圖2是示出IC的單元內的各個層的側視圖的第二圖解。
圖3是概念性地示出分接單元佈局結構的頂視圖的圖解。
圖4是概念性地示出虛設單元及分接單元佈局結構的頂視圖的第一圖解。
圖5是概念性地示出虛設單元及分接單元佈局結構的頂視圖的第二圖解。
圖6是概念性地示出虛設單元及分接單元佈局結構的第一組態的頂視圖的第一圖解。
圖7是概念性地示出虛設單元及分接單元佈局結構的第一組態的頂視圖的第二圖解。
圖8是概念性地示出虛設單元及分接單元佈局結構的第二組態的頂視圖的圖解。
圖9是概念性地示出虛設單元及分接單元佈局結構的第三組態的頂視圖的圖解。
圖10是概念性地示出虛設單元及分接單元佈局結構的第四組態的頂視圖的圖解。
圖11是概念性地示出虛設單元及分接單元佈局結構的頂視圖的第三圖解。
400:第一圖解
402:第一列(主動器件)
404:第二列(PP注入單元)
406:第三列(NP注入單元)
408:第四列(主動器件)
410:nMOS器件
412:pMOS器件
420:p-分接單元
422:虛設nMOS單元
424:虛設pMOS單元
426:n-分接單元

Claims (24)

  1. 一種金屬氧化物半導體（MOS）積體電路（IC），包含： 第一電路，該第一電路包括第一複數個n型MOS（nMOS）器件、第一p型分接（p-分接）單元及第一虛設nMOS單元，該第一複數個nMOS器件在第一方向上間隔開，該第一p-分接單元及該第一虛設nMOS單元在該第一複數個nMOS器件之間在該第一方向上彼此相鄰，該第一p-分接單元被組態以耦合到第一電壓源；以及 第二電路，該第二電路包括第一複數個p型MOS（pMOS）器件、第一虛設pMOS單元及第一n型分接（n-分接）單元，該第一複數個pMOS器件在與該第一方向正交的第二方向上與該第一複數個nMOS器件相鄰，該第一複數個pMOS器件在該第一方向上間隔開，該第一虛設pMOS單元及該第一n-分接單元在該第一複數個pMOS器件之間在該第一方向上彼此相鄰，該第一n-分接單元被組態以耦合到第二電壓源，該第一p-分接單元及該第一虛設pMOS單元在該第二方向上彼此相鄰，該第一虛設nMOS單元及該第一n-分接單元在該第二方向上彼此相鄰。
  2. 如請求項1之MOS IC，進一步包含第三電路，該第三電路包括第二複數個nMOS器件、第二p-分接單元及第二虛設nMOS單元，其中該第二複數個nMOS器件在該第一方向上間隔開，該第二複數個nMOS器件在該第二方向上與該第一複數個pMOS器件相鄰，該第二p-分接單元及該第二虛設nMOS單元在該第二複數個nMOS器件之間在該第一方向上彼此相鄰，該第一虛設pMOS單元及該第二p-分接單元在該第二方向上彼此相鄰，該第一n-分接單元及該第二虛設nMOS單元在該第二方向上彼此相鄰，並且該第二p-分接單元被組態以耦合到該第一電壓源。
  3. 如請求項2之MOS IC，其中該第一複數個nMOS器件包含第一組nMOS器件及第二組nMOS器件，該第一複數個pMOS器件包含第一組pMOS器件及第二組pMOS器件，以及該第二複數個nMOS器件包含第三組nMOS器件及第四組nMOS器件，並且其中該第二組nMOS器件、該第一虛設nMOS單元、該第一n-分接單元、該第二虛設nMOS單元及該第四組nMOS器件在該MOS IC上形成n型C形，該第二組pMOS器件位於該n型C形內。
  4. 如請求項2之MOS IC，進一步包含第四電路，該第四電路包括第二複數個pMOS器件、第二虛設pMOS單元及第二n-分接單元，其中該第二複數個pMOS器件在該第一方向上間隔開，該第二複數個pMOS器件在該第二方向上與該第二複數個nMOS器件相鄰，該第二虛設pMOS單元及該第二n-分接單元在該第二複數個pMOS器件之間在該第一方向上彼此相鄰，該第二p-分接單元及該第二虛設pMOS單元在該第二方向上彼此相鄰，該第二虛設nMOS單元及該第二n-分接單元在該第二方向上彼此相鄰，並且該第二n-分接單元被組態以耦合到該第二電壓源。
  5. 如請求項4之MOS IC，其中該第一複數個nMOS器件包含第一組nMOS器件及第二組nMOS器件，該第一複數個pMOS器件包含第一組pMOS器件及第二組pMOS器件，該第二複數個nMOS器件包含第三組nMOS器件及第四組nMOS器件，以及該第二複數個pMOS器件包含第三組pMOS器件及第四組pMOS器件，並且其中該第二組nMOS器件器件、該第一虛設nMOS單元、該第一n-分接單元、該第二虛設nMOS單元及該第四組nMOS器件在該MOS IC上形成n型C形，該第二組pMOS器件位於該n型C形內，並且其中該第一組pMOS器件、該第一虛設pMOS單元、該第二p-分接單元、該第二虛設pMOS單元及該第三組pMOS器件在該MOS IC上形成p型C形，該第三組nMOS器件位於該p型C形內。
  6. 如請求項1之MOS IC，進一步包含第三電路，該第三電路包括第二複數個pMOS器件、第二虛設pMOS單元及第二n-分接單元，其中該第二複數個pMOS器件在該第一方向上間隔開，該第二複數個pMOS器件在該第二方向上與該第一複數個nMOS器件相鄰，該第二虛設pMOS單元及該第二n-分接單元在該第二複數個pMOS器件之間在該第一方向上彼此相鄰，該第一p-分接單元及該第二虛設pMOS單元在該第二方向上彼此相鄰，該第一虛設nMOS單元及該第二n-分接單元在該第二方向上彼此相鄰，並且該第二n-分接單元被組態以耦合到該第二電壓源。
  7. 如請求項6之MOS IC，其中該第一複數個nMOS器件包含第一組nMOS器件及第二組nMOS器件，該第一複數個pMOS器件包含第一組pMOS器件及第二組pMOS器件，以及該第二複數個pMOS器件包含第三組pMOS器件及第四組pMOS器件，其中該第一組pMOS器件、該第一虛設pMOS單元、該第一p-分接單元、該第二虛設pMOS單元及該第三組pMOS器件在該MOS IC上形成p型C形，該第一組nMOS器件位於該p型C形內。
  8. 如請求項6之MOS IC，進一步包含第四電路，該第四電路包括第二複數個nMOS器件、第二p-分接單元及第二虛設nMOS單元，其中該第二複數個nMOS器件在該第一方向上間隔開，該第二複數個nMOS器件在該第二方向上與該第二複數個pMOS器件相鄰，該第二p-分接單元及該第二虛設nMOS單元在該第二複數個nMOS器件之間在該第一方向上彼此相鄰，該第二p-分接單元及該第二虛設pMOS單元在該第二方向上彼此相鄰，該第二虛設nMOS單元及該第二n-分接單元在該第二方向上彼此相鄰，並且該第二p-分接單元被組態以耦合到該第一電壓源。
  9. 如請求項8之MOS IC，其中該第一複數個nMOS器件包含第一組nMOS器件及第二組nMOS器件，該第一複數個pMOS器件包含第一組pMOS器件及第二組pMOS器件，該第二複數個pMOS器件包含第三組pMOS器件及第四組pMOS器件，以及該第二複數個nMOS器件包含第三組nMOS器件及第四組nMOS器件，並且其中該第一組pMOS器件、該第一虛設pMOS單元、該第一p-分接單元、該第二虛設pMOS單元及該第三組pMOS器件在該MOS IC上形成p型C形，該第一組nMOS器件位於該p型C形內，並且其中該第二組nMOS器件、該第一虛設nMOS單元、該第二n-分接單元、該第二虛設nMOS單元及該第四組nMOS器件在該MOS IC上形成n型C形，該第四組pMOS器件位於該n型C形內。
  10. 如請求項1之MOS IC，其中該第一虛設nMOS單元被組態為浮動的、耦合到該第一電壓源及耦合到該第二電壓源中的一種。
  11. 如請求項1之MOS IC，其中該第一虛設pMOS單元被組態為浮動的、耦合到該第一電壓源及耦合到該第二電壓源中的一種。
  12. 如請求項1之MOS IC，其中該第一p-分接單元、該第一虛設nMOS單元、該第一虛設pMOS單元及該第一n-分接單元中的每一個之面積大致相等。
  13. 如請求項1之MOS IC，其中該第一p-分接單元及該第一n-分接單元之面積大於該第一虛設pMOS單元及該第一虛設nMOS單元之面積。
  14. 如請求項13之MOS IC，其中該第一複數個nMOS器件在該第二方向上與該第一虛設pMOS單元及該第一n-分接單元不相鄰，並且該第一複數個pMOS器件在該第二方向上與該第一p-分接單元及該第一虛設nMOS單元不相鄰。
  15. 如請求項13之MOS IC，其中該第一複數個nMOS器件中的至少一個nMOS器件在該第二方向上與該第一n-分接單元相鄰，並且該第一複數個pMOS器件中的至少一個pMOS器件在該第二方向上與該第一p-分接單元相鄰。
  16. 如請求項1之MOS IC，其中該第一複數個nMOS器件包含第一組nMOS器件及第二組nMOS器件，並且該第一虛設nMOS單元及該第二組nMOS器件在該第一方向上具有連續的氧化物擴散（OD）區域。
  17. 如請求項1之MOS IC，其中該第一複數個nMOS器件包含第一組nMOS器件及第二組nMOS器件，並且該第一虛設nMOS單元之氧化物擴散（OD）區域及第二組nMOS器件之OD區域在該第一方向上相對於彼此是不連續的。
  18. 如請求項1之MOS IC，其中該第一複數個pMOS器件包含第一組pMOS器件及第二組pMOS器件，並且該第一組pMOS器件及該第一虛設pMOS單元在該第一方向上具有連續的氧化物擴散（OD）區域。
  19. 如請求項1之MOS IC，其中該第一複數個pMOS器件包含第一組pMOS器件及第二組pMOS器件，並且該第一組pMOS器件之氧化物擴散（OD）區域及該第一虛設pMOS單元之OD區域在第一方向上相對於彼此是不連續的。
  20. 如請求項1之MOS IC，其中該第二電壓源高於該第一電壓源。
  21. 如請求項1之MOS IC，其中該第一複數個nMOS器件包含第一組nMOS器件及第二組nMOS器件，該第一組nMOS器件及該第二組nMOS器件各自包含 n行nMOS器件，其中 n≥1，並且其中該第一複數個pMOS器件包含第一組pMOS器件及第二組pMOS器件，該第一組pMOS器件及該第二組pMOS器件各自包含 m行pMOS器件，其中 m≥1。
  22. 如請求項21之MOS IC，其中 m等於 n。
  23. 如請求項21之MOS IC，其中該第一p-分接單元包含 n行p-分接單元，並且該第一虛設nMOS單元包含 n行虛設nMOS單元。
  24. 如請求項21之MOS IC，其中該第一虛設pMOS單元包含 m行虛設pMOS單元，並且該第一n-分接單元包含 m行n-分接單元。
TW111122273A 2021-06-29 2022-06-15 虛設單元及分接單元佈局結構 TW202306104A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/362,746 US11562994B2 (en) 2021-06-29 2021-06-29 Dummy cell and tap cell layout structure
US17/362,746 2021-06-29

Publications (1)

Publication Number Publication Date
TW202306104A true TW202306104A (zh) 2023-02-01

Family

ID=82558098

Family Applications (1)

Application Number Title Priority Date Filing Date
TW111122273A TW202306104A (zh) 2021-06-29 2022-06-15 虛設單元及分接單元佈局結構

Country Status (7)

Country Link
US (1) US11562994B2 (zh)
EP (1) EP4338204A1 (zh)
KR (1) KR20240024833A (zh)
CN (1) CN117480606A (zh)
BR (1) BR112023026256A2 (zh)
TW (1) TW202306104A (zh)
WO (1) WO2023278144A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11853674B2 (en) * 2021-07-22 2023-12-26 Taiwan Semiconductor Manufacturing Company, Ltd. Methods and systems for integrated circuit photomask patterning

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016075859A1 (ja) 2014-11-12 2016-05-19 株式会社ソシオネクスト 半導体集積回路のレイアウト構造
US10157910B2 (en) 2015-12-30 2018-12-18 Taiwan Semiconductor Manufacturing Company Limited Circuits and structures including tap cells and fabrication methods thereof
US10236886B2 (en) * 2016-12-28 2019-03-19 Qualcomm Incorporated Multiple via structure for high performance standard cells
US10163884B1 (en) * 2017-08-02 2018-12-25 Qualcomm Incorporated Cell architecture with intrinsic decoupling capacitor
WO2019077747A1 (ja) 2017-10-20 2019-04-25 株式会社ソシオネクスト 半導体記憶回路
US11646317B2 (en) * 2020-02-27 2023-05-09 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit device, method, and system
KR20210129460A (ko) * 2020-04-20 2021-10-28 삼성전자주식회사 수직채널 구조체를 포함하는 집적회로 및 그 레이아웃방법
US12027525B2 (en) * 2020-07-28 2024-07-02 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit device, method, and system

Also Published As

Publication number Publication date
US11562994B2 (en) 2023-01-24
BR112023026256A2 (pt) 2024-02-27
KR20240024833A (ko) 2024-02-26
EP4338204A1 (en) 2024-03-20
WO2023278144A1 (en) 2023-01-05
US20220415874A1 (en) 2022-12-29
CN117480606A (zh) 2024-01-30

Similar Documents

Publication Publication Date Title
US9502351B1 (en) Multiple split rail standard cell library architecture
US20110062523A1 (en) Semiconductor memory device and production method thereof
US9640480B2 (en) Cross-couple in multi-height sequential cells for uni-directional M1
EP3485512B1 (en) A standard cell architecture for reduced leakage current and improved decoupling capacitance
US11133803B2 (en) Multiple via structure for high performance standard cells
TWI351754B (en) Layout methods of integrated circuits having unit
US20210280571A1 (en) Vertical power grid standard cell architecture
TW202306104A (zh) 虛設單元及分接單元佈局結構
TW202324607A (zh) 梳狀/魚骨狀金屬堆疊體
TW202232718A (zh) 異質高度邏輯單元架構
JP2004103851A (ja) スタティック型半導体記憶装置
CN110945655B (zh) 具有内在去耦电容器的单元架构
US11244895B2 (en) Intertwined well connection and decoupling capacitor layout structure for integrated circuits
US7868359B2 (en) Semiconductor device
JP4609907B2 (ja) 半導体集積回路
TW202238924A (zh) 具有附加氧化物擴散區的單元架構
US20220068940A1 (en) Memory
WO2011013322A1 (ja) 半導体装置
TW201926640A (zh) 靜態隨機存取記憶體結構
WO2023132264A1 (ja) 半導体集積回路装置
US20240306362A1 (en) Interconnect structures for integration of memory cells and logic cells
JP2018530155A (ja) ソース分離型セル