TW202247443A - 光檢測裝置及電子機器 - Google Patents

光檢測裝置及電子機器 Download PDF

Info

Publication number
TW202247443A
TW202247443A TW111110986A TW111110986A TW202247443A TW 202247443 A TW202247443 A TW 202247443A TW 111110986 A TW111110986 A TW 111110986A TW 111110986 A TW111110986 A TW 111110986A TW 202247443 A TW202247443 A TW 202247443A
Authority
TW
Taiwan
Prior art keywords
region
photoelectric conversion
pixel
regions
transistor
Prior art date
Application number
TW111110986A
Other languages
English (en)
Inventor
山下浩史
冨田知大
田中晴美
Original Assignee
日商索尼半導體解決方案公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商索尼半導體解決方案公司 filed Critical 日商索尼半導體解決方案公司
Publication of TW202247443A publication Critical patent/TW202247443A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H01L27/14605—Structural or functional details relating to the position of the pixel elements, e.g. smaller pixel elements in the center of the imager compared to pixel elements at the periphery
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14625—Optical elements or arrangements associated with the device
    • H01L27/14627—Microlenses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1463—Pixel isolation structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14641—Electronic components shared by two or more pixel-elements, e.g. one amplifier shared by two pixel elements

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Light Receiving Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

本揭示提高主動元件之配置自由度。本揭示之光檢測裝置具備：半導體層，其具有於厚度方向上相互位於相反側之第1面及第2面；及光電轉換胞，其設置於半導體層，且由延伸於半導體層之厚度方向之第1分離區域劃分。且，光電轉換胞包含：第1光電轉換區域及第2光電轉換區域，其等各自於俯視下彼此相鄰地設置於半導體層，且各自具有光電轉換部及傳送電晶體；第2分離區域，其於俯視下配置於第1光電轉換區域與第2光電轉換區域之間，且於半導體層之厚度方向延伸；及元件形成區域，其由第3分離區域劃分地設置於半導體層之第1面側，且設置有像素電晶體；元件形成區域於俯視下跨及第1及第2光電轉換區域而延伸。

Description

光檢測裝置及電子機器
本技術(本揭示之技術)係關於一種光檢測裝置及電子機器，尤其係關於一種應用於具有相位差檢測像素之光檢測裝置及電子機器有效之技術者。
作為光檢測裝置，已知有固體攝像裝置。於該固體攝像裝置中，有藉由於1個晶載透鏡之下側埋入複數個光電轉換元件而進行光瞳分割之方式，例如採用於面向單眼反光相機或智慧型手機等電子機器之內置相機之光檢測裝置。又，於光檢測裝置中，已知有藉由於相位差檢測時，讀出由配置於1個晶載透鏡下之複數個光電轉換元件進行光電轉換後之信號電荷，作為各個獨立之信號而進行相位差檢測之方式。
此種固體攝像裝置具備光電轉換胞，該光電轉換胞於沿該半導體層之厚度方向延伸之像素分離區域，按每個像素劃分半導體層。且，將光電轉換胞於沿半導體層之厚度方向延伸之像素內分離區域中劃分為複數個光電轉換區域，並於該等複數個光電轉換區域各者配置光電轉換部、傳送電晶體及電荷保持區域(浮動擴散區：Floating Diffusion)。
另一方面，於與光電轉換胞之光入射面側之相反側，設置有由元件分離區域間隔之元件形成區域，且於該元件形成區域，配置有包含於讀出電路之放大電晶體、傳送電晶體、重設電晶體等像素電晶體。
另，關於具有像素分離區域、像素內分離區域及元件分離區域之固體攝像裝置，已於專利文獻1中揭示。 [先前技術文獻] [專利文獻]
專利文獻1：US2017/0012066號公報
[發明所欲解決之問題]
然而，於固體攝像裝置中，藉由伴隨高畫質化之像素數之增加，而要求像素之微細化。然而，隨著像素之微細化，難以將傳送電晶體、或讀出電路中包含之像素電晶體等主動元件配置於光電轉換胞內。尤其，於包含像素內分離區域之光電轉換胞中，由於難以於像素內分離區域配置主動元件，故主動元件之配置自由度更低。
本技術之目的在於提高主動元件之配置自由度。 [解決問題之技術手段]
(1)本技術之一態様之光檢測裝置具備： 半導體層，其具有於厚度方向上相互位於相反側之第1面及第2面；及 光電轉換胞，其設置於上述半導體層，且由延伸於上述半導體層之厚度方向之第1分離區域劃分。 且，上述光電轉換胞包含： 第1光電轉換區域及第2光電轉換區域，其等各自於俯視下彼此相鄰地設置於上述半導體層，且各自具有光電轉換部及傳送電晶體； 第2分離區域，其於俯視下配置於上述第1光電轉換區域與上述第2光電轉換區域之間，且於上述半導體層之厚度方向延伸；及 元件形成區域，其由第3分離區域劃分地設置於上述半導體層之上述第1面側，且設置有像素電晶體；且 上述元件形成區域於俯視下跨及上述第1及第2光電轉換區域而延伸。
(2)本技術之另一態様之光檢測裝置具備： 半導體層，其具有於厚度方向上相互位於相反側之第1面及第2面；及 光電轉換胞，其設置於上述半導體層，且由延伸於上述半導體層之厚度方向之第1分離區域劃分。 且，上述光電轉換胞包含： 第1光電轉換區域及第2光電轉換區域，其等各自於俯視下彼此相鄰地設置於上述半導體層，且各自具有光電轉換部及傳送電晶體； 第2分離區域，其於俯視下設置於上述第1光電轉換區域與上述第2光電轉換區域之間，且於上述半導體層之厚度方向延伸； 元件形成區域，其由第3分離區域劃分地設置於上述半導體層之上述第1面側，且設置有像素電晶體； 電荷保持區域，其設置於上述半導體層之第1面側； 第1導電型之半導體區域，其跨及上述元件形成區域、上述第1光電轉換區域及上述第2光電轉換區域各者而設置於上述半導體層；及 第1導電型之接觸區域，其設置於上述半導體區域內。 且，上述電荷保持區域及上述接觸區域之至少任一者由上述第1及第2光電轉換區域共用，且於俯視下配置於上述第1光電轉換區域與上述第2光電轉換區域之間。
(3)本技術之另一態様之光檢測裝置具備： 半導體層，其具有複數個光電轉換胞，該等光電轉換胞於俯視下介隔分離區域彼此相鄰地配置，且各自設置有光電轉換部及傳送電晶體； 半導體區域，其於俯視下分別設置於上述複數個光電轉換胞各者之上述分離區域側；及 導電焊墊，其一部分埋入上述分離區域，且於俯視下跨越上述分離區域而連接於上述複數個光電轉換胞各者之上述半導體區域。
(4)本技術之另一態様之光檢測裝置具備： 半導體層，其具有於厚度方向上相互位於相反側之第1面及第2面；及 光電轉換胞，其由元件分離區域劃分地設置於上述半導體層；且 上述光電轉換胞於上述半導體層之上述第1面側具有傳送電晶體、電荷保持區域及接觸區域，且於上述第2面側具有光電轉換部； 上述分離區域具有：第1部分，其於俯視下與上述電荷保持區域接觸；及第2部分，其與上述接觸區域接觸，且寬度較上述第1部分窄。 (5)本技術之另一態様之光檢測裝置具備： 像素單位，其具有4個像素，該等像素各自具有2個光電轉換區域、2個傳送電晶體及2個電荷保持區域；且 上述像素單位之各像素之電荷保持區域相互電性連接。 (6)本技術之另一態様之光檢測裝置具有： 複數個像素，其等2維狀設置；且 於上述複數個像素之各個像素內，具有由元件分離區域劃分之5個半導體區域。 (7)本技術之另一形態之光檢測裝置具有： 複數個像素，其等2維狀設置；且 於上述像素內，具有由元件分離區域劃分之5個半導體區域； 上述5個半導體區域具有： 第1半導體區域，其設置有第1傳送電晶體； 第2半導體區域，其設置有第2傳送電晶體； 第3半導體區域，其設置有上述第1及第2傳送電晶體以外之第1像素電晶體； 第4半導體區域，其設置有上述第1及第2傳送電晶體以外之第2像素電晶體；及 p型半導體區域。
(8)本技術之另一形態之光檢測裝置具有： 第1像素，其設置於半導體基板；及 溝槽，其包含：第1區域，其將上述第1像素與相鄰之像素分離；及第2區域，其於俯視下遮蔽設置於像素內之光電轉換部；且 於俯視下，上述第2區域在設置於上述第1像素之第1浮動擴散區域與第2浮動擴散區域之間具有第1部分； 於上述俯視下，上述第2區域在設置於第1像素之第1電晶體與第2電晶體之間具有第2部分； 於上述俯視下，於上述第1部分與上述第2部分之間設置有接觸區域。 (9)本技術之另一形態之光檢測裝置具有： 第1像素，其設置於半導體基板；及 分離區域，其將上述第1像素與相鄰之像素分離；且 於俯視下，上述第1像素由上述分離區域之第1至第4部分包圍；且該分離區域具有： 於上述俯視下設置於上述第1部分與上述第3部分之間之第5部分與第6部分；且 於上述俯視下，於上述第5部分與上述第6部分之間設置接觸有區域； 上述第5部分與上述第1部分相接，上述第6部分與上述第3部分相接。 (10)本技術之另一態様之電子機器具備：如上述(1)至(9)中任一項記載之光檢測裝置；光學透鏡，其使來自被攝體之像光於上述光檢測裝置之攝像面上成像；及信號處理電路，其對自上述光檢測裝置輸出之信號進行信號處理。
以下，參考圖式詳細說明本技術之實施形態。 於以下說明參考之圖式之記載中，對相同或類似之部分標註相同或類似之符號。但，圖式為模式性者，應留意厚度與平面尺寸之關係、各層之厚度之比例等與現實者不同。因此，具體之厚度與尺寸係應參酌以下說明而判斷者。
又，當然，於圖式相互之間亦包含有尺寸之關係或比例互不相同之部分。又，本說明書中記載之效果僅為例示並非限定者，亦可為其他效果。
又，以下實施形態為例示用以將本技術之技術性思想具體化之裝置或方法者，並非將構成特定於下述者。即，本技術之技術性思想可於申請專利範圍所記載之技術性範圍內，施加各種變更。
又，以下說明中之上下等之方向之定義僅為便於說明起見之定義，並非限定本技術之技術性思想者。例如，當然，若將對象旋轉90°而觀察，則上下改讀為左右，若旋轉180°而觀察，則上下反轉而讀。
又，於以下實施形態中，例示性對第1導電型為p型，第2導電型為n型之情形進行說明，但亦可將導電型選擇為相反之關係，將第1導電型設為n型，將第2導電型設為p型。
又，於以下實施形態中，於在空間內互相正交之三個方向中，將於同一平面內互相正交之第1方向及第2方向分別設為X方向、Y方向，將與第1方向及第2方向各者正交之第3方向設為Z方向。且，於以下實施形態中，將後述之半導體層21之厚度方向作為Z方向進行說明。
[第1實施形態] 於該實施形態1中，作為光檢測裝置，就對背面照射型CMOS(Complementary Metal Oxide Semiconductor：互補金屬氧化物半導體)影像感測器即固體攝像裝置應用本技術之一例進行說明。
《固體攝像裝置之整體構成》 首先，對固體攝像裝置1A之整體構成進行說明。 如圖1所示，本技術之第1實施形態之固體攝像裝置1A以俯視時之二維平面形狀為方形之半導體晶片2為主體而構成。即，固體攝像裝置1A搭載於半導體晶片2。該固體攝像裝置1A(201)如圖55所示，經由光學透鏡202提取來自被攝體之像光(入射光206)，將成像於攝像面上之入射光206之光量以像素單位轉換為電信號並作為像素信號輸出。
如圖1所示，搭載有固體攝像裝置1A之半導體晶片2於包含互相正交之X方向及Y方向之二維平面中，具備設置於中央部之方形之像素區域2A、與以包圍像素區域2A之方式設置於該像素區域2A之外側之周邊區域2B。
像素區域2A例如為接收由圖55所示之光學透鏡(光學系統)202聚光之光之受光面。且，於像素區域2A中，於包含X方向及Y方向之二維平面中矩陣狀配置有複數個像素3。換言之，像素3重複配置於在二維平面內互相正交之X方向及Y方向之各個方向上。
如圖1所示，於周邊區域2B，配置有複數個接合墊14。複數個接合墊14各者例如沿半導體晶片2之二維平面中之4條邊之各個邊排列。複數個接合墊14各者為將半導體晶片2與外部裝置電性連接時使用之輸入輸出端子。
＜邏輯電路＞ 如圖2所示，半導體晶片2具備包含垂直驅動電路4、行信號處理電路5、水平驅動電路6、輸出電路7及控制電路8等之邏輯電路13。邏輯電路13作為場效電晶體，例如由具有n通道導電型之MOSFET(Metal Oxide Semiconductor Field Effect Transistor：金屬氧化物半導體場效電晶體)及p通道導電型之MOSFET之CMOS(Complementary MOS(Metal Oxide Semiconductor：金屬氧化物半導體))電路構成。
垂直驅動電路4例如由移位暫存器構成。垂直驅動電路4依序選擇期望之像素驅動線10，並對所選擇之像素驅動線10供給用以驅動像素3之脈衝，而以列單位驅動各像素3。即，垂直驅動電路4以列單位依序於垂直方向選擇掃描像素區域2A之各像素3，並將基於各像素3之光電轉換元件根據受光量產生之信號電荷之來自像素3之像素信號通過垂直信號線11供給至行信號處理電路5。
行信號處理電路5例如依像素3之每一行配置，對自1列量之像素3輸出之信號依每個像素行進行雜訊去除等信號處理。例如，行信號處理電路5進行用以去除像素固有之固定圖案雜訊之CDS(Correlated Double Sampling：相關雙重取樣)及AD(Analog Digital：類比數位)轉換等信號處理。
水平驅動電路6例如由移位暫存器構成。水平驅動電路6藉由將水平掃描脈衝依序輸出至行信號處理電路5，而依序選擇行信號處理電路5各者，並將由行信號處理電路5各者進行信號處理後之像素信號輸出至水平信號線12。
輸出電路7對自行信號處理電路5各者通過水平信號線12依序供給之像素信號，進行信號處理並輸出。作為信號處理，例如可使用緩衝、黑位準調整、行偏差修正、各種數位信號處理等。
控制電路8基於垂直同步信號、水平同步信號、及主時脈信號，產生成為垂直驅動電路4、行信號處理電路5、及水平驅動電路6等之動作之基準的時脈信號或控制信號。且，控制電路8將產生之時脈信號或控制信號輸出至垂直驅動電路4、行信號處理電路5、及水平驅動電路6等。
＜像素＞ 如圖3所示，複數個像素3之各個像素3具備光電轉換胞22A。光電轉換胞22A具備2個光電轉換區域23L及23R。第1光電轉換區域23L具備：光電轉換元件PD1；電荷保持區域(浮動擴散區：Floating Diffusion)FD1，其保持(累積)由該光電轉換元件PD1光電轉換後之信號電荷；及傳送電晶體TR1，其將由該光電轉換元件PD1光電轉換後之信號電荷傳送至電荷累積區域FD1。於第2光電轉換區域23R中亦同樣，具備：光電轉換元件PD2；電荷保持區域FD2，其保持(累積)由該光電轉換元件PD2光電轉換後之信號電荷；及傳送電晶體TR2，其將由該光電轉換元件PD2光電轉換後之信號電荷傳送至電荷累積區域FD2。
2個光電轉換元件PD1、PD2各自產生與受光量相應之信號電荷。又，2個光電轉換元件PD1、PD2各者暫時保持(累積)產生之信號電荷。光電轉換元件PD1之陰極側與傳送電晶體TR1之源極區域電性連接，陽極側與基準電位線(例如接地)電性連接。光電轉換元件PD2之陰極側與傳送電晶體TR2之源極區域電性連接，陽極側與基準電位線(例如接地)電性連接。作為光電轉換元件PD1、PD2，例如使用光電二極體。
於2個傳送電晶體TR1及TR2中，傳送電晶體TR1之源極區域與光電轉換元件PD1之陰極側電性連接，汲極區域與電荷保持區域FD1電性連接。且，傳送電晶體TR1之閘極電極與像素驅動線10(參考圖2)中之傳送電晶體驅動線電性連接。傳送電晶體TR2之源極區域與光電轉換元件PD2之陰極側電性連接，汲極區域與電荷保持區域FD2電性連接。且，傳送電晶體TR2之閘極電極與像素驅動線10中之傳送電晶體驅動線電性連接。
於2個電荷保持區域FD1及FD2中，電荷保持區域FD1暫時累積並保持自光電轉換元件PD1經由傳送電晶體TR1傳送之信號電荷。電荷保持區域FD2暫時累積並保持自光電轉換元件PD2經由傳送電晶體TR2傳送之信號電荷。
如圖3所示，於2個電荷保持區域FD1、FD2之各者，連接有讀出電路15之輸入段。讀出電路15讀出保持於電荷保持區域FD1、FD2之信號電荷，並輸出基於信號電荷之像素信號。讀出電路15不限定於此，例如由2個像素3，換言之由2個光電轉換胞22A共用。且，讀出電路15具備放大電晶體AMP、選擇電晶體SEL及重設電晶體RST。該等電晶體(AMP、SEL、RST)由後述之像素電晶體Qt(參考圖4)構成。
放大電晶體AMP之源極區域與選擇電晶體SEL之汲極區域電性連接，汲極區域與電源線VDD及重設電晶體RST之汲極區域電性連接。且，放大電晶體AMP之閘極電極分別與2個光電轉換胞22A各者之電荷保持區域FD1、FD2、及重設電晶體RST之源極區域電性連接。
選擇電晶體SEL之源極區域與垂直信號線11(VSL)電性連接，汲極區域與放大電晶體AMP之源極區域電性連接。且，選擇電晶體SEL之閘極電極與像素驅動線10(參考圖2)中之選擇電晶體驅動線電性連接。
重設電晶體RST之源極區域分別與2個光電轉換胞22A之電荷保持區域FD1、FD2、及放大電晶體AMP之閘極電極電性連接，汲極區域分別與電源線VDD及放大電晶體AMP之汲極區域電性連接。且，重設電晶體RST之閘極電極與像素驅動線10(參考圖2)電性連接。
於傳送電晶體TR1成為接通狀態時，傳送電晶體TR1將由光電轉換元件PD1產生之信號電荷傳送至電荷保持區域FD1。於傳送電晶體TR2成為接通狀態時，傳送電晶體TR2將由光電轉換元件PD2產生之信號電荷傳送至電荷保持區域FD2。
於重設電晶體RST成為接通狀態時，重設電晶體RST將電荷保持區域FD1、FD2之電位(信號電荷)重設為電源線VDD之電位。選擇電晶體SEL控制來自讀出電路15之像素信號之輸出時序。
放大電晶體AMP產生與保持於電荷保持區域FD1、FD2之信號電荷之位準相應之電壓之信號，作為像素信號。放大電晶體AMP構成源極隨耦型之放大器，且為輸出與由光電轉換元件PD1、PD2產生之信號電荷之位準相應之電壓之像素信號者。於選擇電晶體SEL成為接通狀態時，放大電晶體AMP將電荷保持區域FD1、FD2之電位放大，並將與該電位相應之電壓，經由垂直信號線11(VSL)輸出至信號處理電路5。
此處，於具備該第1實施形態之固體攝像裝置1A之電子機器中，依每個像素3自2個光電轉換元件PD1、PD2之各者讀出信號電荷，並檢測其相位差。於焦點對準之情形時，積存於光電轉換元件PD1與光電轉換元件PD2之信號電荷之量不會產生差量。相對於此，於焦點未對準之情形時，積存於光電轉換元件PD1之信號電荷之量Q1、與積存於光電轉換元件PD2之信號電荷之量Q2之間產生差量。且，於焦點未對準之情形時，於電子機器中，進行以使Q1與Q2一致之方式操作物鏡等之操作。這是自動聚焦。
《固體攝像裝置之具體構成》 接著，對於半導體晶片2(固體攝像裝置1A)之具體構成，使用圖4至圖7進行說明。另，為使圖式易於觀察，而於圖4至圖7中，省略後述之多層配線層之圖示。又，圖4相對於圖1上下反轉。即，圖1描畫出半導體晶片2之光入射面側，而圖4係自與圖1所示之半導體晶片2之光入射面側之相反側(多層配線側)觀察時之俯視圖。
＜半導體晶片＞ 如圖4至圖7所示，半導體晶片2具備：半導體層21，其具有於厚度方向(Z方向)上相互位於相反側之第1面S1及第2面S2；及光電轉換胞22A，其設置於該半導體層21，且由作為於該半導體層21之厚度方向(Z方向)延伸之第1分離區域之像素分離區域31劃分。光電轉換胞22A依每個像素3設置。即，複數個像素3各自具備光電轉換胞22A。半導體層21例如由單晶矽構成。
又，半導體晶片2於半導體層21之第2面S2側，進而具備自該第2面S2側起依序積層之彩色濾光片51及微透鏡(晶載透鏡)52。 又，雖未圖示，但半導體晶片2進而具備包含設置於半導體層21之第1面S1側之絕緣層及配線層之多層配線層。
彩色濾光片51及微透鏡52分別設置依每個像素3(光電轉換胞22A)設置。彩色濾光片51對自半導體晶片2之光入射面側入射之入射光進行顏色分離。微透鏡52將照射光聚光，並使聚光之光效率良好地入射至像素3(光電轉換胞22A)。又，1個彩色濾光片51及微透鏡52以覆蓋後述之第1光電轉換區域23L及第2光電轉換區域23R之兩者之方式設置。
此處，有時亦將半導體層21之第1面S1稱為元件形成面或主面，將第2面S2側稱為光入射面或背面。該第1實施形態之固體攝像裝置1A由設置於半導體層21之光電轉換胞22A之光電轉換部25(光電轉換元件PD1)，將自半導體層21之第2面(光入射面、背面)S2側入射之光進行光電轉換。
＜光電轉換胞＞ 如圖4至圖7所示，光電轉換胞22A包含俯視下於X方向上彼此相鄰地配置於半導體層21之第1光電轉換區域23L及第2光電轉換區域23R。第1光電轉換區域23L及第2光電轉換區域23R各自具有光電轉換部25及傳送電晶體TR1、TR2。 又，光電轉換胞22A進而包含作為第2分離區域之像素內分離區域32，其於俯視下配置於第1光電轉換區域23L與第2光電轉換區域23R之間，且於半導體層21之厚度方向(Z方向)延伸。
又，光電轉換胞22A進而包含島狀之元件形成區域(活性區域)21a，其由作為第3分離區域之元件分離區域(表面分離區域)33劃分地設置於半導體層21之第1面S1側之表層部，且設置有像素電晶體Qt。 又，光電轉換胞22A進而包含：島狀之元件形成區域21b 1，其於第1光電轉換區域23L中，由元件分離區域33劃分地設置於半導體層21之第1面S1側之表層部，且設置有上述傳送電晶體TR1；及島狀之元件形成區域21b 2，其於第2光電轉換區域23R中，由元件分離區域33劃分地設置於半導體層21之第1面S1側之表層部，且設置有上述傳送電晶體TR2。 又，光電轉換胞22A進而包含島狀之供電區域21z，其由元件分離區域33劃分地設置於半導體層21之第1面S1側之表層部。
又，光電轉換胞22A進而包含設置於半導體層21之第1面S1側之表層部之電荷保持區域FD1、FD2。 又，光電轉換胞22A進而包含：p型(第1導電型)之半導體區域24，其跨及元件形成區域21a、21b 1、21b 2、第1光電轉換區域23L及第2光電轉換區域23R各者而設置；及p型接觸區域48，其設置於該p型半導體區域24內。
如圖4所示，光電轉換胞22A為具有4條邊之方形之平面圖案。且，雖未詳細地圖示，但光電轉換胞22A於俯視下在X方向及Y方向之各個方向上，介隔像素分離區域31依每個像素3重複配置。
＜像素分離區域＞ 如圖4至圖7所示，像素分離區域31自半導體層21之第2面S2側向第1面S1側延伸，且將二維平面中彼此相鄰之像素3之間及光電轉換胞22A之間電性及光學性分離。像素分離區域31不限定於此，例如可為，於自半導體層21之第2面S2向第1面S1側延伸之槽部內埋入絕緣膜，且與半導體層21之第1面S1側之元件分離區域33一體化之溝槽分離構造。
如圖4所示，與1個光電轉換胞22A(像素3)對應之像素分離區域31為俯視下之平面形狀為方形之環狀平面圖案(環狀平面圖案)。且，與配置有複數個像素3(光電轉換胞22A)之像素區域2A對應之像素分離區域31為於方形之環狀平面圖案中具有格柵狀平面圖案之複合平面圖案。即，像素分離區域31依每個光電轉換胞22A(像素3)將半導體層21分離。且，光電轉換胞22A由於排列有第1及第2光電轉換區域23L、23R之排列方向(X方向)延伸之2個像素分離區域31、及於與第1及第2光電轉換區域23L、23R之排列方向(X方向)正交之方向(Y方向)延伸之2個像素分離區域31包圍。換言之，光電轉換胞22A由於第1及第2光電轉換區域23L、23R之排列方向上相互位於相反側之2個像素分離區域31、及於與第1及第2光電轉換區域23L、23R之排列方向(X方向)正交之方向(Y方向)上相互位於相反側之2個像素分離區域31包圍。
此處，於劃分光電轉換胞22A之像素分離區域31中，有時亦將隔著光電轉換胞22A於X方向延伸之2個像素分離區域31稱為像素分離區域31a及31b。又，有時亦將隔著光電轉換胞22A於Y方向延伸之2個像素分離區域31稱為像素分離區域31c及31d。
＜像素內分離區域＞ 如圖4至圖7所示，像素內分離區域32自俯視下隔著光電轉換胞22A於X方向延伸之2個像素分離區域31a、31b各者之中間部向內側(光電轉換胞22A側)突出，且相互分開。即，光電轉換胞22A中，於X方向上彼此相鄰之第1光電轉換區域23L與第2光電轉換區域23R，由自於X方向延伸之2個像素分離區域31a、31b各者之中間部向內側突出之2個像素內分離區域32選擇性隔開。
2個像素內分離區域32不限定於此，但與像素分離區域31同樣，例如為，於自半導體層21之第2面S2向第1面S1側延伸之槽部內埋入絕緣膜，且與半導體層21之第1面S1側之元件分離區域33一體化之溝槽分離構造。
＜元件分離區域＞ 如圖4至圖7所示，元件分離區域33跨及第1光電轉換區域23L及第2光電轉換區域23R設置於半導體層21之第1面S1側之表層部。又，元件分離區域33跨及複數個光電轉換胞22A設置。且，元件分離區域33於俯視下與像素分離區域31及像素內分離區域32各者重疊。且，元件分離區域33與像素分離區域31及像素內分離區域32各者，於半導體層21之深度方向上互相接觸而一體化。元件分離區域33不限定於此，但例如為於自半導體層21之第1面S1朝深度方向凹陷之淺槽部內埋入絕緣膜之STI(Shallow Trench Isolation：淺溝槽隔離)構造。
＜光電轉換部＞ 如圖5至圖7所示，第1及第2光電轉換區域23L、23R各者之光電轉換部25與半導體層21之第1面S1於厚度方向(Z方向)上分開，偏向第2面S2側設置。又，第1及第2光電轉換區域23L、23R各者之光電轉換部25如圖4及圖5所示，Y方向之兩端部側由像素內分離區域32及p型半導體區域24隔開。又，第1及第2光電轉換區域23L、23R各者之光電轉換部25如圖6及圖7所示，於2個像素內分離區域32之間成為一體。且，各個光電轉換部25包含n型(第2導電型)之半導體區域26，構成上述光電轉換元件PD1、PD2。
＜p型半導體區域＞ 如圖4至圖7所示，p型半導體區域24依每個光電轉換胞22A設置，且於像素分離區域31及元件分離區域33與相鄰之光電轉換胞22A之p型半導體區域24電性分離。
p型半導體區域24如上所述，跨及元件形成區域21a、21b 1、21b 2、第1光電轉換區域23L及第2光電轉換區域23R各者設置。具體而言，p型半導體區域24如圖5至圖7所示，設置於包含元件形成區域21a、21b 1、21b 2及供電區域21z之半導體層21之第1面S1之表層部。又，p型半導體區域24如圖6及圖7所示，橫穿2個像素內分離區域32之間，跨及第1及第2光電轉換區域23L、23R各者而設置。又，p型半導體區域24設置於第1及第2光電轉換區域23L、23R各者之光電轉換部25、與半導體層21之第1面S1之間。且，p型半導體區域24亦設置於第1及第2光電轉換區域23L、23R各者之光電轉換部25、與像素分離區域31及像素內分離區域32之間。該設置於第1及第2光電轉換區域23L、23R各者之光電轉換部25、與像素分離區域31及像素內分離區域32各者之間之p型半導體區域24，自半導體層21之第1面S1側跨及第2面S2側而設置。即，第1及第2光電轉換區域23L、23R各者之光電轉換部25中，元件分離區域33側之上表面及像素分離區域31側之側面由p型半導體區域24覆蓋。且，各個光電轉換部25經由p型半導體區域24，與像素分離區域31、像素內分離區域32及元件分離區域33各者分開。 p型半導體區域24由1個半導體區域、或複數個半導體區域構成。p型半導體區域24與光電轉換部25之n型半導體區域26，依每個光電轉換胞22A構成pn接合部。
＜元件形成區域21b 1及21b 2＞ 如圖4所示，元件形成區域21b 1及21b 2各者於俯視下彼此相鄰地配置於X方向上。且，元件形成區域21b 1及21b 2各者配置於較元件形成區域21a，更靠隔著光電轉換胞22A於X方向延伸之2個像素分離區域31中之另一像素分離區域31側。
如圖5所示，元件形成區域21b 1於第1光電轉換區域23L中，與光電轉換部25重疊。元件形成區域21b 2於第2光電轉換區域23R中，與光電轉換部25重疊。且，如圖4及圖5所示，於元件形成區域21b 1，設置有傳送電晶體TR1及電荷保持區域FD1。同樣地，於元件形成區域21b 2，亦設置有傳送電晶體TR2及電荷保持區域FD2。
＜電荷保持區域＞ 如圖5所示，2個電荷保持區域FD1、FD2各者設置於半導體層21之第1面S1側，且介隔p型半導體區域24與光電轉換部25重疊。且，如圖4所示，電荷保持區域FD1於第1光電轉換區域23L中，配置於隔著光電轉換胞22A於X方向延伸之2個像素分離區域31a、31b中之另一像素分離區域31b、與自該另一像素分離區域31b之中間部向內側突出之像素內分離區域32所成之角部側。又，於電荷保持區域FD2中，於第2光電轉換區域23R中，亦與電荷保持區域FD1同樣，配置於隔著光電轉換胞22A於X方向延伸之2個像素分離區域31中之另一像素分離區域31b、與自該另一像素分離區域31b之中間部向內側突出之像素內分離區域32所成之角部側。電荷累積區域FD1、FD2由雜質濃度較n型半導體區域26高之n型半導體區域構成。
＜傳送電晶體＞ 如圖5所示，傳送電晶體TR1、TR2各自包含設置於半導體層21之第1面S1側之閘極槽部41、沿該閘極槽部41內之側壁及底壁設置之閘極絕緣膜42、及介隔該閘極絕緣膜42設置於閘極槽部41之閘極電極43。又，傳送電晶體TR1、TR2包含：通道形成區域，其包含介隔閘極絕緣膜42排列於閘極電極43之側壁之p型半導體區域24；光電轉換部25，其作為源極區域發揮功能；及電荷保持區域FD1、FD2，其作為汲極區域發揮功能。
如圖5所示，閘極電極43包含：第1部分(垂直閘極電極部)，其介隔閘極絕緣膜42設置於閘極槽部41中；及第2部分，其與該第1部分一體成形，且設置於閘極槽部41之外。閘極絕緣膜42例如由氧化矽膜構成。閘極電極43例如由導入有降低電阻值之雜質之多晶矽膜構成。
如圖5所示，傳送電晶體TR1、TR2中，作為汲極區域發揮功能之電荷保持區域FD1、FD2、與作為源極區域發揮功能之光電轉換部25，介隔通道形成區域之p型半導體區域24沿半導體層21之深度方向配置。即，該第1實施形態之傳送電晶體TR1、TR2為於半導體層21之深度方向上配置有源極區域及汲極區域之縱型構造。該縱型構造之傳送電晶體TR1、TR2對光電轉換胞22A(像素3)之微細化有用。
如圖4所示，第1光電轉換區域23L之傳送電晶體TR1配置於俯視下隔著光電轉換胞22A於X方向延伸之2個像素分離區域31a、31b中之另一像素分離區域31b、與隔著光電轉換胞22A於Y方向延伸之2個像素分離區域31c、31d中之一像素分離區域31c所成之角部側。且，第2光電轉換區域23R之傳送電晶體TR2配置於俯視下隔著光電轉換胞22A於X方向延伸之2個像素分離區域31a、31b中之另一像素分離區域31b、與隔著光電轉換胞22A於Y方向延伸之2個像素分離區域31c、31d中之另一像素分離區域31d所成之角部側。
＜元件形成區域21a＞ 如圖4所示，元件形成區域21a配置於較元件形成區域21b 1及21b 2，更靠隔著光電轉換胞22A於X方向延伸之2個像素分離區域31a、31b中之一像素分離區域31a側。且，元件形成區域21a於俯視下跨及第1光電轉換區域23L及第2光電轉換區域23R而延伸。
如圖4及圖7所示，元件形成區域21a包含：第1部分21a 1，其於俯視下沿X方向橫穿2個像素內分離區域32之間；及一對第2部分21a 2，其等自該第1部分21a 1之X方向之一端側及另一端側各者朝與第1部分21a 1之傳送電晶體TR側，換言之，第1部分21a 1之元件分離區域21b 1及21b 2側為相反側延伸。即，該第1實施形態之元件形成區域21a不限定於此，俯視下包含2個彎曲部，且元件形成區域21b 1、21b 2側，換言之，於X方向延伸之2個像素分離區域31a、31b中之一像素分離區域31a側開放之倒U字形狀之平面圖案。
如圖4及圖7所示，於元件形成區域21a，設置有2個像素電晶體Qt。2個像素電晶體Qt中之一者配置於元件形成區域21a之2個角部中之一者。2個像素電晶體Qt中之另一者配置於元件形成區域21a之2個角部中之另一角部。換言之，一像素電晶體Qt跨及元件形成區域21a之第1部分21a 1及一第2部分21a 2配置。又，另一像素電晶體Qt跨及元件形成區域21a之第1部分21a 1及另一第2部分21a 2而配置。即，光電轉換胞22A於第1及第2光電轉換區域23L、23R各者設置有像素電晶體Qt。
如圖4及圖7所示，2個像素電晶體Qt各自包含：閘極絕緣膜44，其設置於半導體層21之第1面S1側之元件形成區域21a上；及閘極電極45，其介隔閘極絕緣膜44設置於元件形成區域21a上。又，2個像素電晶體Qt各自進而包含：通道形成區域，其於閘極電極45正下方之p型半導體區域24形成通道(導通路)；及一對主電極區域46及47，其等隔著該通道形成區域於通道長度方向(閘極長度方向)相互分開設置於p型半導體區域24內，且作為源極區域及汲極區域發揮功能。該等2個像素電晶體Qt各者藉由施加至閘極電極45之閘極電壓控制形成於通道形成區域之通道。
如圖4及圖7所示，2個像素電晶體Qt共用各自之一主電極區域46。即，2個像素電晶體Qt以共用各自之一主電極區域46之串聯連接搭載於元件形成區域21a。
2個像素電晶體Qt共用之一主電極區域46包含半導體區域，該半導體區域相對於2個像素電晶體Qt各者之閘極電極45，以自行對準形成於元件形成區域21a之第1部分21a 1，且雜質濃度較光電轉換部25之n型半導體區域26高。2個像素電晶體Qt中之一(第1光電轉換區域23L側)像素電晶體Qt中包含之另一主電極區域47包含半導體區域，該半導體區域相對於該一像素電晶體Qt之閘極電極45，以自行對準形成於元件形成區域21a之一第2部分21a 2，且雜質濃度較光電轉換部25之n型半導體區域26高。2個像素電晶體Qt中之另一(第2光電轉換區域23R側)像素電晶體Qt包含之另一主電極區域47包含半導體區域，該半導體區域相對於另一像素電晶體Qt之閘極電極45，以自行對準形成於元件形成區域21a之另一第2部分21a 2，且雜質濃度較光電轉換部25之n型半導體區域26高。
＜供電區域＞ 如圖4及圖6所示，供電區域21z於俯視下配置於元件形成區域21b 1與21b 2之間。又，供電區域21z於俯視下配置於2個像素內分離區域32之間。且，於供電區域21z，設置有p型接觸區域48。即，p型接觸區域48於俯視下配置於2個像素內分離區域32之間，由第1光電轉換區域23L及第2光電轉換區域23R共用。
p型接觸區域48包含雜質濃度較p型半導體區域24高之p型半導體區域(雜質區域)。對該p型接觸區域48施加基準電位，作為電源電位。且，經由p型接觸區域48將p型半導體區域24電位固定為基準電位。於該第1實施形態中，例如施加0 V之Vss電位，作為基準電位。即，p型接觸區域48由第1光電轉換區域23L及第2光電轉換區域23R共用。且，於第1及第2光電轉換區域23L、23R各者中，p型半導體區域24經由p型接觸區域被施加基準電位，電位固定於基準電位。
＜第1光電轉換區域與第2光電轉換區域之間之信號電荷之流動＞ 如圖6及7所示，p型半導體區域24及n型半導體區域26各者跨及第1光電轉換區域23L及第2光電轉換區域23R各者而延伸，且於俯視下橫穿2個像素內分離區域32之間。且，2個像素內分離區域32之間作為溢流路徑發揮功能。
於2個像素內分離區域32之間可形成第1電位障壁。第1光電轉換區域23L之傳送電晶體TR1於不將信號電荷自光電轉換部25傳送至電荷保持區域FD1時，可形成較第1電位障壁高之第2電位障壁。又，第2光電轉換區域23R之傳送電晶體TR2於不將信號電荷自光電轉換部25傳送至電荷保持區域FD2時，可形成較第1電位障壁高之第2電位障壁。
第1及第2光電轉換區域23L、23R各者之光電轉換部25可獨立累積信號電荷直至第1電位障壁之高度為止。且，若累積之信號電荷之量超過第1電位障壁之高度，則信號電荷經由2個像素內分離區域32之間之溢流路徑，自第1及第2光電轉換區域23L、23R各者之光電轉換部25之一者流向另一者。
＜第1實施形態之主要效果＞ 接著，對該第1實施形態之主要效果進行說明。 如圖4所示，該第1實施形態之固體攝像裝置1A中，由於被元件分離區域33劃分之元件形成區域21a跨及第1光電轉換區域23L及第2光電轉換區域23R延伸，故可於俯視下將2個像素內分離區域32之間作為像素電晶體Qt之配置區域活用。其結果，可提高包含像素電晶體Qt及傳送電晶體TR1、TR2之主動元件於光電轉換胞22內之配置自由度。 又，由於可提高光電轉換胞22內之主動元件之配置自由度，故可謀求包含光電轉換胞22之像素3之微細化。
又，如圖4所示，由於該第1實施形態之固體攝像裝置1A將第1光電轉換區域23L及第2光電轉換區域23R共用之p型接觸區域48於俯視下配置於2個像素內分離區域32之間，故與於第1及第2光電轉換區域23L、23R各者個別地配置接觸區域48之情形相比，可提高包含像素電晶體Qt及傳送電晶體TR1、TR2之主動元件於光電轉換胞22內之配置自由度。
又，由於該第1實施形態之固體攝像裝置1A組合採用元件形成區域21a之配置及接觸區域48之配置之兩者，故與採用元件形成區域21a之配置及接觸區域48之配置之任一者之情形相比，可進一步提高主動元件之配置自由度，且可進一步謀求包含光電轉換胞22之像素3之微細化。
又，該第1實施形態之固體攝像裝置1A於俯視下，於2個像素內分離區域32之間共用配置於第1光電轉換區域23L之像素電晶體Qt之一主電極區域46、與配置於第2光電轉換區域23R之像素電晶體Qt之一主電極區域46。因此，與個別地設置配置於第1光電轉換區域23L之像素電晶體Qt之一、主電極區域46、與配置於第2光電轉換區域23R之像素電晶體Qt之一主電極區域46之情形相比，可進一步提高於光電轉換胞22A內之主動元件之配置自由度。
又，可不增大光電轉換胞22A(像素3)之平面尺寸，而增大像素電晶體Qt之閘極面積(閘極長度Lg×閘極寬度Wg)，可抑制包含光電轉換胞22A之像素3之平面尺寸增加且謀求低雜訊化。
[第2實施形態] 該第2實施形態之固體攝像裝置代替上述第1實施形態之圖4所示之光電轉換胞22A，而具備圖8所示之光電轉換胞22B。第2實施形態之圖8所示之光電轉換胞22B基本上為與上述第1實施形態之圖4所示之光電轉換胞22A同樣之構成，惟平面圖案不同。
即，圖4所示之第1實施形態之光電轉換胞22A如上所述，為包含由元件分離區域33劃分之元件形成區域21a、21b 1及21b 2、與由元件分離區域33劃分之1個供電區域21z之平面圖案。且，於元件形成區域21a之一端側(第1光電轉換區域23L側)及另一端側(第2光電轉換區域23R側)各者設置有像素電晶體Qt，於元件形成區域21b 1及21b 2各者設置有傳送電晶體TR1、TR2及電荷保持區域FD1、FD2。且，供電區域21z於俯視下配置於2個像素內分離區域32之間，於該供電區域21z設置有由第1及第2光電轉換區域23L、23R共用之接觸區域48。
對此，如圖8所示，該第2實施形態之光電轉換胞22B為以下之平面圖案：包含由元件分離區域33劃分，且跨及第1及第2光電轉換區域23L、23R配置之1個元件形成區域21c、與由元件分離區域33劃分，且配置於第1及第2光電轉換區域23L、23R各者之2個供電區域21z。且，於該1個元件形成區域21c，設置有第1及第2光電轉換區域23L、23R各者之傳送電晶體TR1、TR2及電荷保持區域FD1、FD2、與2個像素電晶體Qt。且，於2個供電區域21z各者設置有p型接觸區域48。
如圖8所示，元件形成區域21c包含：第1部分21c 1，其跨及第1及第2光電轉換區域23L、23R而延伸，且於俯視下橫穿2個像素內分離區域32之間；及一對第2部分21c 2，其等自該第1部分21c 1之X方向之一端側及另一端側各者，朝隔著光電轉換胞22B於X方向延伸之2個像素分離區域31a及31b中之一像素分離區域31a側突出。又，元件形成區域21c進而包含一對第3部分21c 3，其等自第1部分21c 1之X方向之一端側及另一端側各者，朝隔著光電轉換胞22B於X方向延伸之2個像素分離區域31中之另一像素分離區域31b側突出。一對第2部分21c 2於俯視下配置於2個像素內分離區域32中之一(像素分離區域31a側)像素內分離區域32之兩側。一對第3部分21c 3於俯視下配置於2個像素內分離區域32中之另一(像素分離區域31b側)像素內分離區域32之兩側。即，換個觀點而言，該第2實施形態之元件形成區域21c為將圖4所示之第1實施形態之元件形成區域21a、21b 1及21b 2一體化之H字形狀之平面圖案。
雖未詳細圖示，但元件形成區域21c與圖5至圖7所示之第1實施形態之元件形成區域21a及21b 1、21b 2同樣，設置於半導體層21之第1面S1側之表層部，且於半導體層21之厚度方向(Z方向)上，介隔p型半導體區域24與第1及第2光電轉換區域23L、23R各者之光電轉換部25重疊。
如圖8所示，於2個供電區域21z中，一(第1光電轉換區域23L側)之供電區域21z配置於元件形成區域21c之一對第2部分21c 2中之一(第1光電轉換區域23L側)第2部分21c 2、與像素分離區域31(31a)之間。另一(第2光電轉換區域23R側)供電區域21z配置於元件形成區域21c之一對第2部分21c 2中之另一(第2光電轉換區域23R側)第2部分21c 2、與像素分離區域31(31a)之間。
於2個像素電晶體Qt中，一(第1光電轉換區域23L側)像素電晶體Qt跨及元件形成區域21c之第1部分21c 1及一第2部分21c 2而配置。另一(第2光電轉換區域23R側)像素電晶體Qt跨及元件形成區域21c之第1部分21c 1及另一第2部分21c 2而配置。
於2個電荷保持區域FD1、FD2中，一(第1光電轉換區域23L側)電荷保持區域FD1配置於元件形成區域21c之一第3部分21c 3之前端部。另一(第2光電轉換區域23R側)電荷保持區域FD2配置於元件形成區域21c之另一第3部分21c 3之前端部。
於2個傳送電晶體TR1、TR2中，一(第1光電轉換區域23L側)傳送電晶體TR1跨及元件形成區域21c之第1部分21c 1及一第3部分21c 3而配置。另一(第2光電轉換區域23R側)傳送電晶體TR2跨及元件形成區域21c之第1部分21c 1及另一第3部分21c 3而配置。
於該第2實施形態之光電轉換胞22B中，元件形成區域21c亦跨及第1光電轉換區域23L及第2光電轉換區域23R而延伸，且於俯視下橫穿2個像素內分離區域32之間。因此，於該第2實施形態之固體攝像裝置中，亦可獲得與上述第1實施形態之固體攝像裝置1A同樣之效果。
又，由於傳送電晶體TR1、TR2與電荷保持區域FD1、FD2之間未由元件分離區域33分離，換言之，於傳送電晶體TR1、TR2、與電荷保持區域FD1、FD2之間未設置元件分離區域33，故容易進行傳送電晶體TR1、TR2之信號電荷之傳送。
又，由於該第2實施形態之光電轉換胞22B於由元件分離區域33劃分之1個元件形成區域21c，配置有第1光電轉換區域23L之傳送電晶體TR1及電荷保持區域FD1、與第2光電轉換區域23R之傳送電晶體TR2及電荷保持區域FD2，故與上述第1實施形態之光電轉換胞22A相比，可進一步提高光電轉換胞22A內之主動元件之配置自由度。
另，於該第2實施形態之光電轉換胞22B中，2個像素內分離區域32之間亦作為溢流路徑發揮功能。
又，於該第2實施形態之光電轉換胞22B中，亦與上述第1實施形態之光電轉換胞22A同樣，具備圖4至圖7所示之p型半導體區域24、光電轉換部25及n型半導體區域26。
[第3實施形態] 該第3實施形態之固體攝像裝置代替上述第1實施形態之圖4所示之光電轉換胞22A，而具備圖9所示之光電轉換胞22C。圖9所示之第3實施形態之光電轉換胞22C基本上為與第1實施形態之光電轉換胞22A同樣之構成，惟平面圖案不同。
即，如圖9所示，該第3實施形態之光電轉換胞22C於由元件分離區域33劃分之元件形成區域21a之2個第2部分21a 2中，一第2部分21a 2之Y方向之長度較另一第2部分21a 2之Y方向之長度短。且，於俯視下，於該一第2部分21a 2、與隔著光電轉換胞22C於X方向延伸之2個像素分離區域31中之一像素分離區域31a之間，設置有由元件分離區域33劃分之供電區域21z。且，於該供電區域21z設置有p型接觸區域48。
又，該第3實施形態之光電轉換胞22C中，2個元件形成區域21b 1、21b 2各者為方形之平面圖案。且，於第1光電轉換區域23L中，於元件形成區域21b 1之像素分離區域31b側設置有電荷保持區域FD1，於元件形成區域21b 1之像素分離區域31c側設置有傳送電晶體TR1。又，於第2光電轉換區域23R中，於元件形成區域21b 2之像素分離區域31b側設置有電荷保持區域FD2，於元件形成區域21b 2之像素分離區域31d側設置有傳送電晶體TR2。
於該第3實施形態之光電轉換胞22C中，元件形成區域21a亦跨及第1光電轉換區域23L及第2光電轉換區域23R而延伸，且於俯視下橫穿2個像素內分離區域32之間。因此，於該第3實施形態之固體攝像裝置中，亦可獲得與上述第1實施形態之固體攝像裝置1A同樣之效果。
又，於該第3實施形態之光電轉換胞22C中，p型接觸區域48僅設置於第1光電轉換區域23L。因此，可將第2光電轉換區域23R之像素電晶體Qt之閘極面積(閘極長度Lg×閘極寬度Wg)設得較第1光電轉換區域23L之像素電晶體Qt之閘極面積大，而可謀求低雜訊化。該像素電晶體Qt之低雜訊化於將閘極面積較大之像素電晶體Qt用作包含於讀出電路之放大電晶體之情形時尤為有用。
另，於該第3實施形態之光電轉換胞22C中，2個像素內分離區域32之間亦作為溢流路徑發揮功能。
又，於該第3實施形態之光電轉換胞22C中，亦與上述第1實施形態之光電轉換胞22A同樣，具備圖4至圖7所示之p型半導體區域24、光電轉換部25及n型半導體區域26。
又，於該第3實施形態中，已對於元件形成區域21a之一對第2部分21a 2中，將第1光電轉換區域23L側之第2部分21a 2之Y方向之長度設得較第2光電轉換區域23R側之第2部分21a 2之Y方向之長度短之情形進行說明，但本技術不限定於該第3實施形態。例如，亦可於元件形成區域21a之一對第2部分21a 2中，將第2光電轉換區域23R側之第2部分21a 2之Y方向之長度設得較第1光電轉換區域23L側之第2部分21a 2之Y方向之長度短。該情形時，於俯視下Y方向之長度較短之第2部分21a 2與像素分離區域31a之間配置供電區域21z及接觸區域48。總之，將元件形成區域21a之一對第2部分21a 2之任一第2部分21a 2之Y方向之長度設得較另一第2部分21a 2之Y方向之長度短，並於Y方向之長度較短之第2部分21a 2與像素分離區域31a之間，配置由第1及第2光電轉換區域23L、23R共用之接觸區域48。
[第4實施形態] 該第4實施形態之固體攝像裝置代替上述第1實施形態之圖4所示之光電轉換胞22A，而具備圖10所示之光電轉換胞22D。圖10所示之第4實施形態之光電轉換胞22D基本上為與圖4所示之第1實施形態之光電轉換胞22A同樣之構成，惟平面圖案及像素內分離區域之構成不同。
即，如圖10所示，該第4實施形態之光電轉換胞22D為以下之平面圖案：包含由元件分離區域33劃分，且跨及第1及第2光電轉換區域23L、23R而配置之元件形成區域21d及21e、與由元件分離區域33劃分，且配置於第1及第2光電轉換區域23L、23R各者之2個供電區域21z。且，於元件形成區域21d設置有2個像素電晶體Qt。且，於元件形成區域21e設置有2個傳送電晶體TR1、TR2與1個電荷保持區域FD。且，於2個供電區域21z各者設置有p型接觸區域48。
又，如圖10所示，該第4實施形態之光電轉換胞22D代替圖4所示之第1實施形態之像素內分離區域32，而包含像素內分離區域34，作為配置於第1光電轉換區域23L與第2光電轉換區域23R之間，且於半導體層21之厚度方向延伸的第2分離區域。
如圖10所示，像素內分離區域34俯視下配置於第1光電轉換區域23L與第2光電轉換區域23R之間，且與隔著光電轉換胞22D於X方向延伸之2個像素分離區域31a、31b各者分開。即，該第4實施形態之光電轉換胞22D中，X方向上彼此相鄰之第1光電轉換區域23L與第2光電轉換區域23R，由與於X方向延伸之2個像素分離區域31a、31b各者分開之像素內分離區域34選擇性隔開。
雖未詳細地圖示，但若參考上述第1實施形態之圖5至圖7進行說明，則像素內分離區域34與第1實施形態之像素內分離區域32同樣，例如為，於自半導體層21之第2面S2向第1面S1側延伸之槽部內埋入絕緣膜，且與半導體層21之第1面S1側之元件分離區域33一體化之溝槽分離構造。
如圖10所示，元件形成區域21d配置於較元件形成區域21e，更靠俯視下隔著光電轉換胞22D於X方向延伸之2個像素分離區域31a、31b中之一像素分離區域31a側。且，元件形成區域21e配置於較元件形成區域21d，更靠俯視下隔著光電轉換胞22D於X方向延伸之2個像素分離區域31a、31b中之另一像素分離區域31b側。雖未詳細地圖示，但元件形成區域21d及21e各者與圖5至圖7所示之第1實施形態之元件形成區域21a及21b 1、21b 2同樣，設置於半導體層21之第1面S1側之表層部，且於半導體層21之厚度方向(Z方向)上，介隔p型半導體區域24與第1及第2光電轉換區域23L、23R各者之光電轉換部25重疊。
如圖10所示，元件形成區域21d包含：第1部分21d 1，其跨及第1及第2光電轉換區域23L、23R於X方向延伸，且於俯視下橫穿像素內分離區域34與於X方向延伸之2個像素分離區域31a、31b中之一像素分離區域31a之間；及一對第2部分21d 2，其等自該第1部分21d 1之X方向之一端側及另一端側各者，朝一像素分離區域31a側之相反側，換言之，元件形成區域21e側突出。且，一對第2部分21d 2各者於俯視下分別介隔元件分離區域33配置於像素內分離區域34之兩側。即，元件形成區域21d為俯視下元件形成區域21e側，換言之，於X方向延伸之2個像素分離區域31a、31b中之另一像素分離區域31b側開放之U字形狀之平面圖案。
如圖10所示，於元件形成區域21d，設置有2個像素電晶體Qt。2個像素電晶體Qt中之一者配置於元件形成區域21d之2個角部中之一者。2個像素電晶體Qt中之另一者配置於元件形成區域21d之2個角部中之另一角部。換言之，一像素電晶體Qt跨及元件形成區域21d之第1部分21d 1及一第2部分21d 2而配置。又，另一像素電晶體Qt跨及元件形成區域21d之第1部分21d 1及另一第2部分21d 2而配置。即，該第4實施形態之光電轉換胞22D亦於第1及第2光電轉換區域23L、23R各者設置有像素電晶體Qt。
如圖10所示，元件形成區域21e包含：第1部分21e 1，其跨及第1及第2光電轉換區域23L、23R各者延伸，且於俯視下橫穿像素內分離區域34、與隔著光電轉換胞22D於X方向延伸之2個像素分離區域31a、31b中之另一像素分離區域31b之間；及一對第2部分21e 2，其等自該第1部分21e 1之X方向之一端側及另一端側各者，朝另一像素分離區域31b側之相反側，換言之元件形成區域21d側突出。且，一對第2部分21e 2各者於俯視下分別介隔元件分離區域33配置於像素內分離區域34之兩側。即，元件形成區域21e為俯視下元件形成區域21d側，換言之，於X方向延伸之2個像素分離區域31中之一像素分離區域31(31a)側開放之倒U字形狀之平面圖案。且，元件形成區域21e之一對第2部分21e 2於俯視下介隔元件分離區域33與元件形成區域21d之一對第2部分21d 2相鄰。
如圖10所示，於元件形成區域21e，設置有2個傳送電晶體TR、與1個電荷保持區域FD。2個傳送電晶體TR中之一傳送電晶體TR配置於第1光電轉換區域23L，另一傳送電晶體TR配置於第2光電轉換區域23R。
一(第1光電轉換區域23L)傳送電晶體TR配置於隔著光電轉換胞22D於X方向延伸之2個像素分離區域31a、31b中之另一像素分離區域31b、與隔著光電轉換胞22D於Y方向延伸之2個像素分離區域31c、31d中之一像素分離區域31c所成之角部側。且，於該角部與一傳送電晶體TR之間，配置有2個供電區域21z中之一供電區域21z。且，於該一供電區域21z設置有p型接觸區域48。
另一(第2光電轉換區域23R)傳送電晶體TR配置於隔著光電轉換胞22D於X方向延伸之2個像素分離區域31a、31b中之另一像素分離區域31b、與隔著光電轉換胞22D於Y方向延伸之2個像素分離區域31c、31d中之另一像素分離區域31d所成之角部側。且，於該角部與另一傳送電晶體TR之間，配置有2個供電區域中之另一供電區域21z。且，於該另一供電區域21z設置有p型接觸區域48。
雖未詳細地圖示，但於該第4實施形態之光電轉換胞22D中，亦與圖4至圖7所示之上述第1實施形態之光電轉換胞22A同樣，跨及第1光電轉換區域23L及第2光電轉換區域23R設置有p型半導體區域24。且，該第4實施形態之p型半導體區域與上述第1實施形態之p型半導體區域24不同，橫穿隔著光電轉換胞22D於X方向延伸之2個像素分離區域31a、31b各者與像素內分離區域34之間。且，2個供電區域21z各者之接觸區域(p型半導體區域)48於半導體層之第1面S1側，設置於p型半導體區域24內。
如圖10所示，n型電荷保持區域FD設置於元件形成區域21e之第1部分21e 1，且隔著光電轉換胞22於X方向延伸之2個像素分離區域31a、31b中之另一像素分離區域31b、與像素內分離區域34之間。該n型電荷保持區域FD由第1及第2光電轉換區域23L、23R各者共用。且，該電荷保持區域FD作為第1及第2光電轉換區域23L、23R各者之傳送電晶體TR1、TR2之汲極區域發揮功能，保持自各個光電轉換部25(參考第1實施形態之圖5)經由各個傳送電晶體TR1、TR2傳送之信號電荷。且，該第4實施形態之光電轉換胞22D中，於X方向延伸之2個像素分離區域31(31a、31b)各者與像素內分離區域34之間作為溢流路徑發揮功能。
該第4實施形態之光電轉換胞22D與上述第1實施形態之光電轉換胞22A同樣，元件形成區域21d跨及第1光電轉換區域23L及第2光電轉換區域23R而延伸，且於俯視下橫穿像素分離區域31(31a、31b)與像素內分離區域34之間。因此，於該第4實施形態之固體攝像裝置中，亦可獲得與上述第1實施形態之固體攝像裝置1A同樣之效果。
又，該第4實施形態之光電轉換胞22D於第1光電轉換區域23L及第2光電轉換區域23R中共用1個n型電荷保持區域FD。且，該n型電荷保持區域FD於俯視下配置於像素分離區域31(31b)與像素內分離區域34之間。因此，該第4實施形態之光電轉換胞22D與於第1及第2光電轉換區域23L、23R之各者配置n型電荷累積區域FD之情形相比，可提高包含像素電晶體Qt及傳送電晶體TR1、TR2之主動元件於光電轉換胞22內之配置自由度。
又，由於該第4實施形態之光電轉換胞22D組合採用元件形成區域21d之配置及電荷保持區域FD之配置之兩者，故與採用元件形成區域21d之配置及電荷保持區域FD之配置之任一者之情形相比，可進一步提高包含像素電晶體Qt之及傳送電晶體TR1、TR2之主動元件於光電轉換胞22內之配置自由度。
另，於該第4實施形態之光電轉換胞22D中，像素內分離區域34與像素分離區域31(31a、31b)之間作為溢流路徑發揮功能。
又，於該第4實施形態之光電轉換胞22D中，亦與上述第1實施形態之光電轉換胞22A同樣，具備圖4至圖7所示之p型半導體區域24、光電轉換部25及n型半導體區域26。
[第5實施形態] 該第5實施形態之固體攝像裝置基本上為與上述第4實施形態之固體攝像裝置同樣之構成，惟光電轉換胞之平面圖案不同。
即，該第5實施形態之固體攝像裝置代替上述第4實施形態之圖10所示之光電轉換胞22D，而具備圖11所示之光電轉換胞22E。該第5實施形態之圖11所示之光電轉換胞22E基本上為與上述第4實施形態之圖10所示之光電轉換胞22D同樣之構成，惟平面圖案不同。
即，如圖11所示，該第5實施形態之光電轉換胞22E為以下之平面圖形：具有由元件分離區域33劃分，且相互分離地配置於第1及第2光電轉換區域23L、23R各者之2個元件形成區域21f、與由元件分離區域33劃分，且跨及第1及第2光電轉換區域23L、23R各者而配置之元件形成區域21e。又，該第5實施形態之光電轉換胞22E為包含配置於隔著光電轉換胞22E於X方向延伸之2個像素分離區域31(31a、31b)中之一像素分離區域31(31a)、與像素內分離區域34之間之供電區域21z之平面圖案。且，於2個元件形成區域21f各者設置有像素電晶體Qt。且，於供電區域21z設置有p型接觸區域(p型半導體區域)48。
如圖11所示，2個元件形成區域21f各者於俯視下於Y方向延伸，且隔著像素內分離區域34與供電區域21z彼此相鄰地配置。且，像素電晶體Qt以源極區域及汲極區域於Y方向排列之朝向設置於2個元件形成區域21f各者。
如圖11所示，該第5實施形態之元件形成區域21e之平面圖案與圖10所示之上述第4實施形態之元件形成區域21e略微不同，但與圖10所示之元件形成區域21e同樣，包含第1部分21e 1、與一對第2部分21e 2。且，於該第5實施形態之元件形成區域21e中，亦以與圖10所示之第4實施形態之元件形成區域21e同樣之配置設置有2個傳送電晶體TR1、TR2及1個電荷保持區域FD。
如圖11所示，該第5實施形態之接觸區域48與上述第4實施形態之圖10所示之接觸區域48不同，於俯視下配置於隔著光電轉換胞22E於X方向延伸之2個像素分離區域31(31a、31b)中之一像素分離區域31(31a)與像素內分離區域34之間，且由第1及第2光電轉換區域23L、23R共用。
雖未詳細地圖示，但元件形成區域21f及21e各者與圖5至圖7所示之第1實施形態之元件形成區域21a及21b 1、21b 2同樣地，設置於半導體層21之第1面S1側之表層部，且於半導體層21之厚度方向(Z方向)上，介隔p型半導體區域24與第1及第2光電轉換區域23L、23R各者之光電轉換部25重疊。
另，於上述第4實施形態中，如圖11所示，於俯視下像素分離區域31b與像素分離區域31c所成之角部側、及像素分離區域31b與像素分離區域31d所成之角部側，分別配置有供電區域21z及p型接觸區域48。對此，於該第5實施形態中，不向各個角部側配置供電區域21z及接觸區域48，而將由第1及第2光電轉換區域23L、23R共用之供電區域21z及接觸區域48配置於像素內分離區域34與像素分離區域31a之間。
由於該第5實施形態之光電轉換胞22E與上述第4實施形態同樣地，將第1光電轉換區域23L及第2光電轉換區域23R所共用之n型電荷保持區域FD，於俯視下配置於像素分離區域31(31b)與像素內分離區域34之間，故與於第1及第2光電轉換區域23L、23R各者配置n型電荷累積區域FD之情形相比，可提高包含像素電晶體Qt及傳送電晶體TR1、TR2之主動元件在光電轉換胞22內之配置自由度。
又，由於該第5實施形態之光電轉換胞22E將第1光電轉換區域23L及第2光電轉換區域23R所共用之p型接觸區域48，於俯視下配置於像素分離區域31(31a)與像素內分離區域34之間，故與於第1及第2光電轉換區域23L、23R各者配置p型接觸區域48之情形相比，可提高包含像素電晶體Qt及傳送電晶體TR1、TR2之主動元件在光電轉換胞22內之配置自由度。
又，由於該第5實施形態之光電轉換胞22E組合採用n型電荷保持區域FD之配置及p型接觸區域48之配置之兩者，故與採用n型電荷保持區域FD之配置及p型接觸區域48之配置之任一者之情形相比，可進一步提高包含像素電晶體Qt及傳送電晶體TR1、TR2之主動元件於光電轉換胞22內之配置自由度。
另，於該第5實施形態之光電轉換胞22E中，像素內分離區域34與像素分離區域31a、31b之間亦作為溢流路徑發揮功能。
又，於該第5實施形態之光電轉換胞22E中，亦與上述第1實施形態之光電轉換胞22A同樣，具備圖4至圖7所示之p型半導體區域24、光電轉換部25及n型半導體區域26。
[第6實施形態] 該第6實施形態之固體攝像裝置代替圖10所示之第4實施形態之光電轉換胞22D，而具備圖12所示之光電轉換胞22F。圖12所示之第6實施形態之光電轉換胞22F基本上為與圖10所示之第4實施形態之光電轉換胞22D同樣之構成，惟平面圖案不同。
即，圖10所示之第4實施形態之光電轉換胞22D為於俯視下於像素分離區域31(31b)側之2個角部側各者，配置有供電區域21z及p型接觸區域48之平面圖案。
對此，如圖12所示，該第6實施形態之光電轉換胞22F於俯視下隔著像素內分離區域34，於第1及第2光電轉換區域23L、23R各者設置有由元件分離區域33劃分之供電區域21z。且，於該等2個供電區域21z各者設置有p型接觸區域48。
2個p型接觸區域48中之一(第1光電轉換區域23L側)p型接觸區域48於第1光電轉換區域23L中，於俯視下配置於元件形成區域21d之一第2部分21d 2、與元件形成區域21e之一第2部分21e 2之間。又，另一(第2光電轉換區域23R側)p型接觸區域48於第2光電轉換區域23R中，於俯視下配置於元件形成區域21d之另一第2部分21d 2、與元件形成區域21e之另一第2部分21e 2之間。
該第6實施形態之光電轉換胞22F與上述第4實施形態同樣，元件形成區域21d跨及第1光電轉換區域23L及第2光電轉換區域23R而延伸，且於俯視下橫穿像素分離區域31(31a、31b)與像素內分離區域34之間。
又，該第6實施形態之光電轉換胞22F與上述第4實施形態同樣，將第1光電轉換區域23L及第2光電轉換區域23R共用之n型電荷保持區域FD，於俯視下配置於像素分離區域31(31b)與像素內分離區域34之間。
且，於該第6實施形態之光電轉換胞22F中，亦組合採用元件形成區域21d之配置及電荷保持區域FD之配置之兩者。
因此，於該第6實施形態之光電轉換胞22F中，亦可獲得與上述第4實施形態之光電轉換胞22D同樣之效果。
另，於該第6實施形態之光電轉換胞22F中，像素內分離區域34與像素分離區域31(31a、31b)之間亦作為溢流路徑發揮功能。
又，於該第6實施形態之光電轉換胞22F中，亦與上述第1實施形態之光電轉換胞22A同樣，具備圖4至圖7所示之p型半導體區域24、光電轉換部25及n型半導體區域26。
[第7實施形態] 該第7實施形態之固體攝像裝置代替圖12所示之第6實施形態之光電轉換胞22F，而具備圖13所示之光電轉換胞22G。圖13所示之第7實施形態之光電轉換胞22G基本上為與圖12所示之第6實施形態之光電轉換胞22F同樣之構成，惟平面圖案不同。
即，如圖13所示，該第7實施形態之光電轉換胞22G於由元件分離區域33劃分之元件形成區域21d之一對第2部分21d 2中，另一(第2光電轉換區域23R側)第2部分21a 2之Y方向之長度較一(第1光電轉換區域23L側)第2部分21a 2之Y方向之長度長。且，於俯視下，於一第2部分21a 2、與元件形成區域21e之一對第2部分21e 2中之一第2部分21e 2之間，設置有由元件分離區域33劃分之供電區域21z。且，於該供電區域21z設置有p型接觸區域48。
又，該第7實施形態之光電轉換胞22G中，配置於元件形成區域21d之第2光電轉換區域23R側之角部之像素電晶體Qt之閘極面積，大於配置於元件形成區域21d之第1光電轉換區域23L側之角部之像素電晶體Qt之閘極面積。
於該第7實施形態之光電轉換胞22G中，元件形成區域21d亦跨及第1光電轉換區域23L及第2光電轉換區域23R而延伸，且於俯視下橫穿像素分離區域31(31a)與像素內分離區域34之間。因此，於該第7實施形態之光電轉換胞22G中，亦可獲得與上述第6實施形態之光電轉換胞22F同樣之效果。
[第8實施形態] 該第8實施形態之固體攝像裝置具備圖14所示之光電轉換胞22H。該第8實施形態之光電轉換胞22H基本上為與上述第1實施形態之圖4所示之光電轉換胞22A同樣之構成，惟平面圖案不同。 即，如圖14所示，該第8實施形態之光電轉換胞22H包含圖4所示之2個元件形成區域21b 1、21b 2、與1個供電區域21z，進而代替圖4所示之元件形成區域21a，而包含圖11所示之2個元件形成區域21f。且，於供電區域21z設置有p型接觸區域48。 即，該第8實施形態之光電轉換胞22H包含由元件分離區域33劃分之5個半導體區域。具體而言，5個半導體區域包含2個p型半導體區域24及24、2組一對主電極區域(n型半導體區域)46及47、及1個p型接觸區域(p型半導體區域)48。 且，換種表現，5個半導體區域包含：設置有第1傳送電晶體(傳送電晶體TR1)之第1半導體區域(p型半導體區域24)、及設置有第2傳送電晶體(傳送電晶體TR2)之第2半導體區域(p型半導體區域24)。又，5個半導體區域包含：第3半導體區域(一對主電極區域(n型半導體區域)46及47)，其設置有第1及第2傳送電晶體(傳送電晶體TR1及TR2)以外之第1像素電晶體(像素電晶體Qt)；第4半導體區域(一對主電極區域(n型半導體區域)46及47)，其設置有第1及第2傳送電晶體(傳送電晶體TR1及TR2)以外之第2像素電晶體(像素電晶體Qt)；及p型半導體區域(p型接觸區域48)。
如圖14所示，該第8實施形態之供電區域21z及接觸區域48於俯視下配置於2個像素內分離區域32之間，且Y方向之長度較圖4所示之第1實施形態之供電區域21z及p型接觸區域48長。且，該第8實施形態之2個元件形成區域21f隔著供電區域21z、接觸區域48、及像素分離區域31a側之像素內分離區域32於X方向上彼此相鄰且個別地配置於第1及第2光電轉換區域23L、23R。又，該第8實施形態之2個元件形成區域21b 1、21b 2隔著供電區域21z、接觸區域48及像素分離區域31b側之像素內分離區域32於X方向上彼此相鄰且個別地配置於第1及第2光電轉換區域23L、23R。 於該第8實施形態之光電轉換胞22H中，亦與上述第1實施形態同樣，由於將第1光電轉換區域23L及第2光電轉換區域23R共用之p型接觸區域48於俯視下配置於2個像素內分離區域32之間，故與於第1及第2光電轉換區域23L、23R各者個別地配置接觸區域48之情形相比，可提高包含像素電晶體Qt及傳送電晶體TR1、TR2之主動元件於光電轉換胞22內之配置自由度。
另，於改變表現(觀點)之情形時，若參考圖14、圖5至圖7進行說明，則該第8實施形態之固體攝像裝置包含以下構成。 即，該第8實施形態之固體攝像裝置具備：第1像素(像素3)，其設置於作為半導體基板之半導體層21；及溝槽，其包含將該第1像素與俯視下彼此相鄰(鄰接)之其他像素3分離之第1區域(平面形狀為四邊形部分之像素分離區域31)、及於俯視下遮住設置於第1像素內之光電轉換部25之第2區域(像素以內部分之像素內分離區域32)。此處，溝槽包含圖5至圖7所示之於半導體層21之厚度方向延伸，並貫通半導體層21之第1面S1至第2面S2之構成、及於半導體層21之厚度方向延伸，並與半導體層21之第1面S1及第2面S2之至少任一面分開之構成。於該第8實施形態中，溝槽不限定於此，例如貫通半導體層21。 且，於俯視下，第2區域在設置於第1像素(像素3)之第1浮動擴散區域(電荷保持區域FD1)、與第2浮動擴散區域(電荷保持區域FD2)之間具有第1部分(一像素內分離區域32)。又，於俯視下，第2區域在設置於第1像素(像素3)之第1電晶體(一像素電晶體Qt)、與第2電晶體(另一像素電晶體Qt)之間具有第2部分(另一像素內分離區域32)。 且，於俯視下，於第2區域之第1部分(一像素內分離區域32)、與第2區域之第2部分(另一像素內分離區域32)之間設置有p型接觸區域48。 於俯視下，第2區域之第1部分(一像素內分離區域32)、接觸區域48、及第2區域之第2部分(另一像素內分離區域32)依序沿Y方向(第1方向)排列。 第1電晶體(一像素電晶體Qt)之一主電極區域(第1接觸器)46、閘極電極45、及另一主電極區域(第2接觸器)47依序沿Y方向(第1方向)排列。 第2電晶體(另一像素電晶體Qt)之一主電極區域(第3接觸器)46、閘極電極45、及另一主電極區域(第4接觸器)47依序沿Y方向(第1方向)排列。 接觸區域48設置於像素3之中心，由p型半導體區域(雜質區域)構成。
於進一步改變表現(觀點)之情形時，該第8實施形態之固體攝像裝置具有：設置於半導體基板之第1像素(像素3)、及將該第1像素與俯視下彼此相鄰(鄰接)之其他像素3分離之分離區域。分離區域包含：第1部分(像素分離區域31a)及第2部分(像素分離區域31b)，其等於俯視下於Y方向上相互位於相反側；第3部分(像素分離區域31c)及第4部分(像素分離區域31d)，其等於X方向上相互位於相反側；及第5部分(一像素內分離區域32)及第6部分(另一像素內分離區域32)，其等於俯視下設置於第1部分(像素分離區域31a)與第2部分(像素分離區域31b)之間。第1部分(像素分離區域31a)與第2部分(像素分離區域31b)對向，第3部分(像素分離區域31c)與第4部分(像素分離區域31d)對向。 且，於俯視下，第1像素(像素3)由分離區域之第1部分至第4部分(像素分離區域31a至31d)包圍。 且，於俯視下，於第5部分(一像素內分離區域32)與第6部分(另一像素內分離區域32)之間設置有p型接觸區域48。 且，第5部分(一像素內分離區域32)與第1部分(像素分離區域31a)相接，第6部分(另一像素內分離區域32)與第2部分(像素分離區域31b)相接。 俯視下第1部分(像素分離區域31a)與第5部分(一像素內分離區域32)所成之角(角度)為垂直，又，俯視下第2部分(像素分離區域31b)與第6部分(另一像素內分離區域32)所成之角(角度)亦為垂直。換言之，俯視下第5部分(一像素內分離區域32)相對於第1部分(像素分離區域31a)垂直地突出，又，第6部分(另一像素內分離區域32)相對於第2部分(像素分離區域31b)垂直地突出。該第5部分(一像素內分離區域32)及第6部分(另一像素內分離區域32)作為「突起部」或「凸部」發揮功能，且可表現為「突起部」或「凸部」。 於俯視下，第5部分(一像素內分離區域32)、接觸區域48、及第6部分(另一像素內分離區域32)依序沿Y方向(第1方向)排列。 第1電晶體(一像素電晶體Qt)之第1接觸器(主電極區域46)、閘極電極45、及第2接觸器(主電極區域47)依序沿Y方向(第1方向)排列。 於俯視下，第2電晶體(另一像素電晶體Qt)之第3接觸器(主電極區域46)、閘極電極45、及第4接觸器(主電極區域47)依序沿Y方向(第1方向)排列。 接觸區域48設置於像素3之中心，由p型半導體區域(雜質區域)構成。
[第9實施形態] 該第9實施形態之固體攝像裝置代替上述第1實施形態之圖4所示之光電轉換胞22A，而具備圖15所示之光電轉換胞22I。圖15所示之第9實施形態之光電轉換胞22I基本上為與上述第1實施形態之圖4所示之光電轉換胞22A同樣之構成，惟平面圖案不同。
即，如圖15所示，該第9實施形態之光電轉換胞22I包含圖4所示之2個元件形成區域21b 1、21b 2、及代替圖4所示之第1實施形態之供電區域21z之上述第2實施形態之圖8所示之2個供電區域21z。又，該第9實施形態之光電轉換胞22I如圖15所示，代替圖4所示之元件形成區域21a，包含由元件分離區域33劃分之元件形成區域21g。且，於2個供電區域21z各者設置有p型接觸區域48。
如圖15所示，該第9實施形態之2個元件形成區域21b 1、21b 2與上述第1實施形態同樣，隔著像素分離區域31b側之像素內分離區域32，於X方向上彼此相鄰且個別地配置於第1及第2光電轉換區域23L、23R。又，該第9實施形態之2個供電區域21z與上述第2實施形態同樣，隔著像素分離區域31a側之像素內分離區域32，於X方向上彼此相鄰且個別地配置於第1及第2光電轉換區域23L、23R。
如圖15所示，元件形成區域21g於俯視下，跨及第1光電轉換區域23L之元件形成區域21b 1與供電區域21z之間、2個像素內分離區域32之間、及第2光電轉換區域23R之元件形成區域21b 1與供電區域21z之間而配置。且，於元件形成區域21g設置有1個像素電晶體Qt。像素電晶體Qt中，閘極電極45於俯視下橫穿2個像素內分離區域32之間，一主電極區域46設置於元件形成區域21g之第1光電轉換區域23L側，另一主電極區域47設置於元件形成區域21g之第2光電轉換區域23R側。
於該第9實施形態之光電轉換胞22I中，亦與第1實施形態之光電轉換胞22A同樣，元件形成區域21g跨及第1光電轉換區域23L及第2光電轉換區域23R而延伸，且於俯視下橫穿像素內分離區域32之間。因此，於該第9實施形態之固體攝像裝置中，亦可獲得與上述第1實施形態之固體攝像裝置1A同樣之效果。
[第10實施形態] 該第10實施形態之固體攝像裝置代替上述第6實施形態之圖12所示之光電轉換胞22F，而具備圖16所示之光電轉換胞22J。圖16所示之第10實施形態之光電轉換胞22J基本上為與圖12所示之第6實施形態之光電轉換胞22F同樣之構成，惟平面圖案不同。
即，如圖16所示，該第10實施形態之光電轉換胞22J包含圖12所示之第6實施形態之元件形成區域21e及2個供電區域21z、與代替圖12所示之第6實施形態之元件形成區域21d之圖15所示之第9實施形態之元件形成區域21g。且，該第10實施形態之元件形成區域21e之一對第2部分21e 2之Y方向之長度較第6實施形態之元件形成區域21e之一對第2部分21e 2之Y方向之長度長。且，該第10實施形態之2個供電區域21z於俯視下配置於較第6實施形態之2個供電區域21z更靠像素分離區域31a側。且，元件形成區域21g配置於像素內分離區域34、與於X方向延伸之2個像素分離區域31中之一像素分離區域31(31a)之間。
該第10實施形態之光電轉換胞22J與上述第6實施形態同樣，元件形成區域21g跨及第1光電轉換區域23L及第2光電轉換區域23R而延伸，且於俯視下橫穿像素分離區域31(31a)與像素內分離區域34之間。 又，該第10實施形態之光電轉換胞22J與上述第6實施形態同樣，將第1光電轉換區域23L及第2光電轉換區域23R共用之n型電荷保持區域FD，於俯視下配置於像素分離區域31b與像素內分離區域34之間。 且，於該第10實施形態之光電轉換胞22J中，亦組合採用元件形成區域21g之配置及電荷保持區域FD之配置之兩者。 因此，於該第10實施形態之光電轉換胞22J中，亦可獲得與上述第6實施形態之光電轉換胞22F同樣之效果。
[第11實施形態] 該第11實施形態之固體攝像裝置代替上述第7實施形態之圖13所示之光電轉換胞22G，而具備圖17所示之光電轉換胞22K。圖17所示之第11實施形態之光電轉換胞22K基本上為與圖13所示之第7實施形態之光電轉換胞22G同樣之構成，惟平面圖案不同。
即，如圖17所示，該第11實施形態之光電轉換胞22K包含圖13所示之第7實施形態之元件形成區域21e及供電區域21z、與代替圖13所示之第7實施形態之元件形成區域21d之由元件分離區域33劃分之元件形成區域21h。且，於元件形成區域21h設置有1個像素電晶體Qt。且，於供電區域21z，設置有p型接觸區域48。
如圖17所示，該第11實施形態之元件形成區域21h跨及第1及第2光電轉換區域23L、23R延伸，且橫穿像素分離區域31(31a)與像素內分離區域34之間。元件形成區域21h包含：第1部分21h 1，其於俯視下橫穿像素分離區域31a與像素內分離區域34之間；及第2部分21h 2，其自該第1部分21h 1之一端側及另一端側之任一者，向像素分離區域31a之相反側，換言之，元件形成區域21e側延伸。於該第11實施形態中，第2部分21h 2自第1部分21h 1之另一端側(第2光電轉換區域23R側)向元件形成區域21e側延伸。
雖未詳細地圖示，但元件形成區域21h與圖5至圖7所示之第1實施形態之元件形成區域21a及21b 1、21b 2同樣，設置於半導體層21之第1面S1側之表層部，且於半導體層21之厚度方向(Z方向)上，介隔p型半導體區域24與第1及第2光電轉換區域23L、23R各者之光電轉換部25重疊。
如圖17所示，像素電晶體Qt中，閘極電極45橫穿像素分離區域31a與像素內分離區域34之間，一主電極區域46設置於元件形成區域21h之第1光電轉換區域23L側，另一主電極區域47設置於元件形成區域21h之第2光電轉換區域23R側。
該第11實施形態之光電轉換胞22K與上述第7實施形態同樣，元件形成區域21h跨及第1光電轉換區域23L及第2光電轉換區域23R延伸，且於俯視下橫穿像素分離區域31(31a)與像素內分離區域34之間。 又，該第11實施形態之光電轉換胞22K與上述第7實施形態同樣，將第1光電轉換區域23L及第2光電轉換區域23R共用之n型電荷保持區域FD，於俯視下配置於像素分離區域31(31b)與像素內分離區域34之間。 且，於該第11實施形態之光電轉換胞22K中，亦組合採用元件形成區域21h之配置及電荷保持區域FD之配置之兩者。 因此，於該第11實施形態之光電轉換胞22K中，亦可獲得與上述第7實施形態之光電轉換胞22G同樣之效果。
[第12實施形態] 該第12實施形態之固體攝像裝置具備圖18所示之光電轉換胞22L。圖18所示之第12實施形態之光電轉換胞22L基本上為與上述第7實施形態之圖13所示之光電轉換胞22G同樣之構成，惟設置於元件形成區域21d之像素電晶體Qt之個數不同。
即，上述第7實施形態之圖13所示之光電轉換胞22G於元件形成區域21d設置有2個像素電晶體Qt。 對此，如圖18所示，該第12實施形態之光電轉換胞22L於元件形成區域21d之2個角部中任一角部配置有像素電晶體Qt。於該第12實施形態中，於元件形成區域21d之第2光電轉換區域23R側之角部配置有像素電晶體Qt。
於該第12實施形態之光電轉換胞22L中，亦可獲得與上述第7實施形態之光電轉換胞22G同樣之效果。
[第13實施形態] 於該第13實施形態中，對依包含4個像素之每個像素區塊(像素單位)設置有讀出電路之固體攝像裝置進行說明。
該第13實施形態之固體攝像裝置1B具備圖19所示之像素區塊(像素單位)61B及讀出電路15B。 如圖19及圖20所示，像素區塊61B包含複數個像素3。於該第13實施形態中，像素區塊61B不限定於此，例如，包含於俯視下在X方向及Y方向之各個方向上以2個為單位之2×2排列配置之4個像素3(3a、3b、3c、3d)。於圖19及圖20中，主要圖示出1個像素區塊61B，但像素區塊61B重複配置於X方向及Y方向之各個方向上。
4個像素3(3a、3b、3c、3d)中之像素3a包含圖21A所示之光電轉換胞22M 1。像素3b包含圖21B所示之光電轉換胞22M 2。像素3c包含圖21C所示之光電轉換胞22M 3。像素3d包含圖22D所示之光電轉換胞22M 4。光電轉換胞22M 1、22M 2、22M 3及22M 4各者基本上為與上述第1實施形態之圖4所示之光電轉換胞22A同樣之構成，惟供電區域21z之配置不同。又，於光電轉換胞22M 1中，於元件形成區域21a配置有1個重設電晶體RST，作為像素電晶體Qt，於光電轉換胞22M 2、22M 3及22M 4各者，與上述第1實施形態之圖4所示之光電轉換胞22A同樣，於元件形成區域21a配置有放大電晶體AMP及選擇電晶體SEL，作為像素電晶體Qt。即，光電轉換胞22M 1包含重設電晶體RST作為主動元件，光電轉換胞22M 2、22M 3及22M 4各者包含放大電晶體AMP及選擇電晶體SEL作為主動元件。且，該等電晶體(AMP、SEL、RST)為與上述第1實施形態之圖7所示之像素電晶體Qt同樣之構成。
如圖21A至圖21D所示，光電轉換胞22M 1、22M 2、22M 3及22M 4各者於俯視下在元件形成區域21b 1、21b 2側且2個角部側分別配置有供電區域21z。且，於各個供電區域21z設置有p型接觸區域48。即，光電轉換胞22M 1、22M 2、22M 3及22M 4各者於第1光電轉換區域23L及第2光電轉換區域23R之各者，配置有供電區域21z及接觸區域48。
如圖21A所示，像素3a之光電轉換胞22M 1不限定於此，例如於第2光電轉換區域23R側配置重設電晶體RST(Qt)，於第1光電轉換區域23L側省略像素電晶體之配置。 如圖22B所示，像素3b之光電轉換胞22M 2不限定於此，例如，於第1光電轉換區域23L側配置有放大電晶體AMP，於第2光電轉換區域23R側配置有選擇電晶體SEL。 如圖22C所示，像素3c之光電轉換胞22M 3不限定於此，例如，於第1光電轉換區域23L側配置有放大電晶體AMP，於第2光電轉換區域23R側配置有選擇電晶體SEL。 如圖22D所示，像素3d之光電轉換胞22M 4不限定於此，例如，於第1光電轉換區域23L側配置有選擇電晶體SEL，於第2光電轉換區域23R側配置有放大電晶體AMP。
即，於光電轉換胞22M 2及22M 3與光電轉換胞22M 4中，配置於第1及第2光電轉換區域23L、23R之放大電晶體AMP及選擇電晶體SEL相反。
＜光電轉換胞之朝向＞ 如圖20所示，像素3a之光電轉換胞22M 1、與像素3b之光電轉換胞22M 2中，於X方向上，像素3a之第2光電轉換區域23R與像素3b之第1光電轉換區域23L彼此相鄰地配置。即，像素3a之重設電晶體RST、與像素3b之放大電晶體AMP於X方向上彼此相鄰。 又，如圖20所示，像素3c之光電轉換胞22M 3與像素3d之光電轉換胞22M 4中，於X方向上，像素3c之第1光電轉換區域23L與像素3d之第2光電轉換區域23R彼此相鄰。即，像素3c之放大電晶體AMP、與像素3d之放大電晶體AMP於X方向上彼此相鄰。 又，像素3a之光電轉換胞22M 1與像素3c之光電轉換胞22M 3中，於Y方向上，像素3a之第1光電轉換區域23L與像素3c之第2光電轉換區域23R彼此相鄰，且像素3a之第2光電轉換區域23R與像素3c之第1光電轉換區域23L彼此相鄰。即，如圖23所示，像素3a之電荷保持區域FD1、FD2及2個接觸區域48、與像素3c之電荷保持區域FD1、FD2及2個接觸區域48於Y方向上分別彼此相鄰。 又，如圖20所示，像素3b之光電轉換胞22M 2與像素3d之光電轉換胞22M 4中，於Y方向上，像素3b之第1光電轉換區域23L與像素3d之第2光電轉換區域23R彼此相鄰，且像素3a之第2光電轉換區域23R與像素3c之第1光電轉換區域23L彼此相鄰。即，如圖23所示，像素3b之電荷保持區域FD1、FD2及2個接觸區域48、與像素3d之電荷保持區域FD1、FD2及2個接觸區域48於Y方向上分別介隔像素分離區域31彼此相鄰。
＜讀出電路＞ 如圖19所示，於4個像素3a、3b、3c、3d各者之電荷保持區域FD1、FD2，經由導電路徑63連接有讀出電路15B之輸入段。讀出電路15B讀出保持於4個像素3a、3b、3c、3d各者之電荷保持區域FD1、FD2之信號電荷，並輸出基於信號電荷之像素信號。讀出電路15B由4個像素3a、3b、3c、3d(8個光電轉換區域)共用，且依每個像素區塊61B設置。
讀出電路15B不限定於此，具備重設電晶體RST、與3個放大段胞Pc 1、Pc 2及Pc 3。3個放大段胞Pc 1、Pc 2及Pc 3各自包含串聯連接之放大電晶體AMP及選擇電晶體SEL。
讀出電路15B由圖20所示之電路區塊62B中包含之像素電晶體Qt構成。電路區塊62B不限定於此，於Y方向上彼此相鄰配置之2個像素區塊61B中，包含配置於一像素區塊61B之像素3a及像素3b之重設電晶體RST、放大電晶體AMP及選擇電晶體SEL、與配置於另一像素區塊61B之像素3c及像素3d之2個放大電晶體AMP及2個選擇電晶體SEL。即，電路區塊62B跨及於Y方向上彼此相鄰之2個像素區塊61B而配置。
圖19所示之3個放大段胞Pc 1、Pc 2及Pc 3中之1個放大段胞Pc 1例如如圖19及圖21B所示，於一像素區塊61B之像素3b之元件形成區域21a，包含共用一主電極區域46配置之放大電晶體AMP及選擇電晶體SEL。且，剩餘之2個放大段胞Pc 2及Pc 3如圖19、圖21C及圖21D所示，於另一像素區塊61B之像素3c及像素3d各者，包含共用一主電極區域46配置之放大電晶體AMP及選擇電晶體SEL。
於該第13實施形態之讀出電路15B中，如圖19所示，3個放大段胞Pc 1、Pc 2、Pc 3各者之放大電晶體AMP之源極區域與各個選擇電晶體SEL之汲極區域電性連接，汲極區域與電源線VDD及重設電晶體RST之汲極區域電性連接。且，3個放大段胞Pc 1、Pc 2、Pc 3各者之放大電晶體AMP之閘極電極分別與4個像素3a、3b、3c、3d各者之光電轉換胞22M 1、22M 2、22M 3、22M 4之電荷保持區域FD1、FD2、及重設電晶體RST之源極區域電性連接。 又，3個放大段胞Pc 1、Pc 2、Pc 3各者之選擇電晶體SEL之各個源極區域與垂直信號線11(VSL)電性連接，各個閘極電極彼此電性連接。 即，像素區塊(像素單位)61B中，4個之各像素3(3a、3b、3c、3d)之電荷保持區域FD1與FD2彼此電性連接。且，像素區塊61B中，8個電荷保持區域FD1、FD2相互電性連接。且，8個電荷保持區域FD1、FD2各者與放大段胞Pc 1之放大電晶體AMP(第1放大電晶體)之閘極電極電性連接。且，8個電荷保持區域FD1、FD2各者與放大段胞Pc 1之放大電晶體AMP(第1放大電晶體)、放大段胞Pc 2之放大電晶體AMP(第2放大電晶體)及放大段胞Pc 3之放大電晶體AMP(第3放大電晶體)各者之閘極電極電性連接。
＜接線狀態＞ 接著，對像素區塊61B之接線狀態，使用圖22至圖24進行說明。圖23及圖24係將圖22之一部分放大之圖，於以下說明中主要使用圖23及圖24進行說明。
如圖23所示，於像素3a之第1光電轉換區域23L之電荷保持區域FD1、與像素3c之第2光電轉換區域23R之電荷保持區域FD2，電性連接有配線63f 1。又，於像素3a之第2光電轉換區域23R之電荷保持區域FD2、與像素3c之第1光電轉換區域23L之電荷保持區域FD1，電性連接有配線63f 2。且，於像素3a及像素3c各者之第1及第2光電轉換區域23L、23R中，於各個傳送電晶體TR1、TR2之閘極電極43，分別個別地電性連接有配線63g。
又，於像素3b之第1光電轉換區域23L之電荷保持區域FD1、與像素3d之第2光電轉換區域23R之電荷保持區域FD2，電性連接有配線63f 3。又，於像素3b之第2光電轉換區域23R之電荷保持區域FD2、與像素3d之第1光電轉換區域23L之電荷保持區域FD1，電性連接有配線63f 4。且，於像素3c及像素3d各者之第1及第2光電轉換區域23L、23R中，於各個傳送電晶體TR1、TR2之閘極電極43，分別個別地電性連接有配線63g。
且，該等配線63f 1、63f 2、63f 3、63f 4、與各個配線63g例如於第1層金屬配線層並排，換言之並行地設置。且，配線63f 1、63f 2、63f 3、63f 4及各個配線63g由層間絕緣膜覆蓋。因此，於像素3a至像素3d中，增加傳送電晶體TR1、TR2各者之閘極電極43、與電荷保持區域FD1、FD2之間之電容，可實現電荷保持區域FD1、FD2之升壓。
如圖23所示，於像素3a之第2光電轉換區域23R及像素3c之第1光電轉換區域23L各者之接觸區域48電性連接有配線63vs 1。又，於像素3b之第1光電轉換區域23L及像素3d之第1光電轉換區域23L各者之接觸區域48，電性連接有配線63vs 2。 且，該配線63vs 1、63vs 2於Y方向延伸，且於X方向上排列地設置於例如多層配線層之第1層金屬配線層。且，在俯視下於X方向延伸之像素分離區域31與於Y方向延伸之像素分離區域31之交叉部一體化。且，配線63vs 1、63vs 2由層間絕緣膜覆蓋。且，對配線63vs 1、63vs 2，例如施加0 V，作為第1基準電位。
如圖23所示，配線63vs 1、63vs 2於在X方向上彼此相鄰之像素3a及像素3b中，於俯視下配置於一像素3a之電荷保持區域FD1、FD2與另一像素3b之電荷保持區域FD1、FD2之間。又，配線63vs 1、63vs 2於在X方向上彼此相鄰之像素3c及像素3d中，於俯視下配置於一像素3c之電荷保持區域FD1、FD2與另一像素3d之電荷保持區域FD1、FD2之間。因此，可以配線63vs 1、63vs 2，將於X方向上彼此相鄰之一像素3a、3c之電荷保持區域FD1、FD2、與另一像素3b、3d之電荷保持區域FD1、FD2之間屏蔽。
如圖24所示，於在Y方向上彼此相鄰之2個像素區塊61B中，於1個電路區塊62B內，於另一像素區塊61B之像素3c之選擇電晶體SEL之閘極電極45電性連接有配線63s 1。又，於另一像素區塊61B之像素3d及一像素區塊61B之像素3b各者之選擇電晶體SEL之閘極電極45，電性連接有配線63s 2。又，於3個放大電晶體AMP各者之閘極電極45電性連接有配線63a。且，配線63s 1、配線63s 2及配線63a例如設置於多層配線層之第1層金屬配線層，且於Y方向延伸。
如圖24所示，配線63a於俯視下配置於配線63s 1與配線63s 2之間。換言之，配線63s 1與配線63s 2以於俯視下隔著配線63a之方式配置。因此，可減少像素3a及3c各者之電荷保持區域FD1、FD2、與像素3b及3d各者之電荷保持區域FD1、FD2之信號干涉。
如圖24所示，配線63a包含：幹線部63a 1，其於俯視下在像素3a與像素3b之間於Y方向延伸；幹線部63a 2，其自該幹線部63a 1朝像素3a側延伸並與像素3a之重設電晶體RST之主電極區域47電性連接；及幹線部63a 3，其自該幹線部63a 1朝像素3c側延伸並與像素3c之放大電晶體AMP之閘極電極45電性連接。且，配線63a如圖23所示，與配線63f 2及63f 3一體化。即，配線63a包含於圖19所示之導電路徑63，與4個像素3a、3b、3c、3d各者之電荷保持區域FD1、FD2電性連接，進而與讀出電路15B之3個放大段胞Pc 1、Pc 2、Pc 3各者之放大電晶體AMP之閘極電極、及重設電晶體RST之源極區域電性連接。
另一方面，配線63s 1如圖24所示，包含：幹線部63s 11，其於俯視下跨及像素3a與像素3c於Y方向延伸；及幹線部63s 12，其於俯視下自該幹線部63s 11向像素3b及像素3d側，於配線63a之2個幹線部63a 2、63a 3之間延伸。如此，藉由俯視下配線63s 1(幹線部63s 12)於配線63a(2個幹線部63a 2、63a 3)之間延伸，而對配線63a及升壓配線63s各者附加寄生電容，故增加選擇電晶體SEL-放大電晶體AMP間之電容，而可實現電荷保持區域FD1、FD2之升壓。
於該第13實施形態之固體攝像裝置1B中，光電轉換胞22M 1、22M 2、22M 3、22M 4各者之元件形成區域21a亦跨及第1光電轉換區域23L及第2光電轉換區域23R而延伸，且於俯視下橫穿2個像素內分離區域32之間。因此，於該第13實施形態之固體攝像裝置1B中，亦可獲得與上述第1實施形態之固體攝像裝置1A同樣之效果。
[第14實施形態] 本技術之第14實施形態之固體攝像裝置1C基本上為與上述第13實施形態之固體攝像裝置1B同樣之構成，惟以下構成不同。
即，本技術之第14實施形態之固體攝像裝置1C代替上述第13實施形態之圖19所示之讀出電路15B、像素區塊61B及電路區塊62B，而具備圖25所示之讀出電路15C、像素區塊(像素單位)61C及電路區塊62C。
如圖25及圖26所示，該第14實施形態之像素區塊61C之像素3a包含光電轉換胞22M 5。光電轉換胞22M 5基本上為與像素3b之光電轉換胞22M 2同樣之構成，惟配置於元件形成區域21a之像素電晶體不同。即，光電轉換胞22M 5如圖27所示，於第1光電轉換區域23L側配置有切換電晶體FDG，作為像素電晶體Qt，於第2光電轉換區域23R側配置有重設電晶體RST，作為像素電晶體Qt。
如圖26所示，像素3a之光電轉換胞22M 5、與像素3b之光電轉換胞22M 2中，於X方向上，像素3a之第2光電轉換區域23R與像素3b之第1光電轉換區域23L彼此相鄰地配置。又，像素3a之光電轉換胞22M 5、與像素3c之光電轉換胞22M 2中，於Y方向上，像素3a之第1光電轉換區域23L與像素3c之第2光電轉換區域23R彼此相鄰，且像素3a之第2光電轉換區域23R與像素3c之第1光電轉換區域23L彼此相鄰。 如圖25所示，於4個像素3a、3b、3c、3d各者之電荷保持區域FD1、FD2，經由導電路徑63連接有讀出電路15C之輸入段。讀出電路15C讀出保持於4個像素3a、3b、3c、3d各者之電荷保持區域FD1、FD2之信號電荷，並輸出基於信號電荷之像素信號。讀出電路15C由4個像素3a、3b、3c、3d共用，設置於每個像素區塊61C。
讀出電路15C不限定於此，具備切換電晶體FDG及重設電晶體RST、與3個放大段胞Pc 1、Pc 2及Pc 3。3個放大段胞Pc 1、Pc 2及Pc 3之各自包含串聯連接之放大電晶體AMP及選擇電晶體SEL。
讀出電路15C由圖26所示之電路區塊62C中包含之電晶體構成。電路區塊62C不限定於此，於Y方向上彼此相鄰地配置之2個像素區塊61C中，包含配置於一像素區塊61C之像素3a及像素3b之切換電晶體FDG、重設電晶體RST、放大電晶體AMP及選擇電晶體SEL、與配置於另一像素區塊61C之像素3c及像素3d之2個放大電晶體AMP及2個選擇電晶體SEL。即，電路區塊62C跨及於Y方向上彼此相鄰之2個像素區塊61C而配置。3個放大段胞Pc 1、Pc 2及Pc 3中之1個放大段胞Pc 1包含以串聯連接配置於一像素區塊61C之像素3b之放大電晶體AMP及選擇電晶體SEL，剩餘之2個放大段胞Pc 2及Pc 3包含以串聯連接配置於另一像素區塊61C之像素3c及像素3d各者之放大電晶體AMP及選擇電晶體SEL。
如圖25所示，切換電晶體FDG之源極區域與光電轉換胞22M 2～22M 4及22M 5各者之電荷保持區域FD1、FD2電性連接，且與放大段胞Pc 1至Pc 3各者之放大電晶體AMP之閘極電極電性連接。且，切換電晶體FDG之汲極區域與重設電晶體RST之源極區域電性連接。且，若參考圖2進行說明，則切換電晶體FDG之閘極電極與像素驅動線10中之切換電晶體驅動線電性連接。切換電晶體FDG控制電荷保持區域FD1、FD2之電荷保持，換言之，導電路徑63之電荷保持，且調整與由放大電晶體AMP放大之電位相應之電壓之倍增率。 即，像素區塊61C之8個電荷保持區域FD1、FD2各者與切換電晶體FDG電性連接，且，經由該切換電晶體FDG與重設電晶體RST電性連接。 另，如圖25所示，於切換電晶體FDG與重設電晶體RST之間之連接節點部，連接有電容Ce。該電容Ce包含由作為被動元件之電容元件形成之電容、或由彼此相鄰之配線形成之配線電容。
於該第14實施形態之固體攝像裝置1C中，光電轉換胞22M 2至22M 5各者之元件形成區域21a亦跨及第1光電轉換區域23L及第2光電轉換區域23R而延伸，且於俯視下橫穿2個像素內分離區域32(參考圖22)之間。因此，於該第14實施形態之固體攝像裝置1C中，亦可獲得與上述第1實施形態之固體攝像裝置1A同樣之效果。
[第15實施形態] 本技術之第15實施形態之固體攝像裝置1D基本上為與上述第13實施形態之固體攝像裝置1B同樣之構成，惟以下構成不同。
即，如圖28及圖29所示，該第15實施形態之固體攝像裝置1D中，配線63f 1、配線63f 2、配線63f 3及配線63f 4之接線形態不同。其他構成與上述第1實施形態同樣。
於圖28及圖29所示之2×2排列之4個像素3a、3b、3c、3d中之於Y方向上互相對向之像素3a及像素3c中，像素3a之第1光電轉換區域23L、與像素3c之第1光電轉換區域23L於俯視下斜對向。且，如圖29所示，配線63f 1將像素3a之第1光電轉換區域23L之電荷保持區域FD1、與像素3c之第1光電轉換區域23L之電荷保持區域FD1電性連接。又，配線63f 2將像素3a之第2光電轉換區域23R之電荷保持區域FD2、與像素3c之第2光電轉換區域23R之電荷保持區域FD2電性連接。且，配線63f 1與配線63f 2於二維平面內以X字狀交叉，並與像素3a及3c各者之電荷保持區域FD1、FD2電性連接。
又，圖28及圖29所示之2×2排列之4個像素3a、3b、3c、3d中之於Y方向上互相向之像素3b及像素3d中，像素3b之第1光電轉換區域23L、與像素3d之第1光電轉換區域23L於俯視下斜對向。且，如圖29所示，配線63f 3將像素3b之第1光電轉換區域23L之電荷保持區域FD1、與像素3d之第1光電轉換區域23L之電荷保持區域FD1電性連接。又，配線63f 4將像素3a之第2光電轉換區域23R之電荷保持區域FD2、與像素3d之第2光電轉換區域23R之電荷保持區域FD2電性連接。且，配線63f 3與配線63f 4於二維平面內以X字狀交叉，並與像素3b及3d各者之電荷保持區域FD1、FT2電性連接。
如此，藉由使配線63f 1與配線63f 2交叉，而可以最短之配線長度將Y方向上彼此相鄰之像素3a及像素3c各者之電荷保持區域FD1、FD2電性連接，且可減少傳送電晶體TR1、TR2與電荷保持區域FD1、FD2之間之寄生電容。又，藉由使配線63f 3與配線63f 4交叉，而可以最短之配線長度將Y方向上彼此相鄰之像素3b及像素3d各者之電荷保持區域FD1、FD2電性連接，且可減少傳送電晶體TR1、TR2與電荷保持區域FD1、FD2之間之寄生電容。藉此，可提高光電轉換效率。
另，於該實施形態中，已對像素3a包含圖21A所示之光電轉換胞22M 1之情形進行說明，但使該等配線63f 1、63f 3與配線63f 2、63f 4交叉之技術亦可應用於如上述第14實施形態般像素3a包含圖21B所示之光電轉換胞22M 2之情形。
[第16實施形態] 本技術之第16實施形態之固體攝像裝置1E基本上為與上述第14實施形態之固體攝像裝置1C同樣之構成，惟像素區塊及讀出電路之構成不同。
即，該第16實施形態之固體攝像裝置1E代替上述第14實施形態之圖25所示之像素區塊61C、讀出電路15C及電路區塊62C，而具備圖30及圖31所示之像素區塊61E、讀出電路15E及電路區塊62E。
如圖31所示，該第16實施形態之像素區塊61E包含沿Y方向排列之3個像素3(3e、3f、3g)。於圖31中，例示出1個像素區塊61E，但若參考圖2進行說明，則像素區塊61E於像素區域2A中，重複配置於X方向及Y方向之各個方向上。
如圖31所示，像素3e包含光電轉換胞22N 1，像素3f包含光電轉換胞22N 2，像素3g包含光電轉換胞22N 3。該等光電轉換胞22N 1、22N 2、22N 3各者基本上為與上述第14實施形態之圖27所示之光電轉換胞22M 5同樣之構成，惟配置於元件形成區域21a之像素電晶體之種類、或配置之朝向不同。
如圖31所示，像素3e之光電轉換胞22N 1包含配置於元件形成區域21a之第1光電轉換區域23L側之放大電晶體AMP、與配置於元件形成區域21a之第2光電轉換區域23R側之選擇電晶體SEL，作為像素電晶體。
如圖31所示，像素3f之光電轉換胞22N 2包含配置於元件形成區域21a之第1光電轉換區域23L側之選擇電晶體SEL、與配置於元件形成區域21a之第2光電轉換區域23R側之放大電晶體AMP，作為像素電晶體。
如圖31所示，像素3g之光電轉換胞22N 3包含配置於元件形成區域21a之第1光電轉換區域23L側之切換電晶體FDG、與配置於元件形成區域21a之第2光電轉換區域23R側之重設電晶體RST，作為像素電晶體。
像素3e之光電轉換胞22N 1、與像素3f之光電轉換胞22N 2中，於Y方向上，於俯視下放大電晶體AMP彼此、及選擇電晶體SEL彼此以彼此相向之朝向配置。
像素3f之光電轉換胞22N 2、與像素3g之光電轉換胞22N 3中，於Y方向上，像素3f之第1光電轉換區域23L與像素3g之第2光電轉換區域23R彼此相鄰，且像素3f之第2光電轉換區域23R與像素3g之第1光電轉換區域23L彼此相鄰。即，像素3f之電荷保持區域FD1、FD2及2個接觸區域48、與像素3g之電荷保持區域FD1、FD2及2個接觸區域48於Y方向上，分別彼此相鄰。
＜讀出電路＞ 如圖30所示，於3個像素3e、3f、3g各者之電荷保持區域FD1、FD2，經由導電路徑63連接有讀出電路15E之輸入段。讀出電路15E讀出保持於3個像素3e、3f、3g各者之電荷保持區域FD1、FD2之信號電荷，並輸出基於信號電荷之像素信號。讀出電路15E由3個像素3e、3f、3g(6個光電轉換區域)共用，且設置於每個像素區塊61E。
讀出電路15E不限定於此，但具備切換電晶體FDG、重設電晶體RST、及2個放大段胞Pc 1及Pc 2。該讀出電路15E基本上為與上述第14實施形態之圖25所示之讀出電路15C同樣之構成，惟放大段胞之個數不同。
讀出電路15E由圖31所示之電路區塊62E中包含之像素電晶體構成。電路區塊62E與上述第14實施形態之圖26所示之電路區塊62C不同，包含配置於1個像素區塊61E內之像素3e、3f、3g之切換電晶體FDG、重設電晶體RST、2個放大電晶體AMP及2個選擇電晶體SEL。
＜接線狀態＞ 接著，對像素區塊之接線狀態，使用圖32進行說明。 如圖32所示，於像素3f之光電轉換胞22N 2之2個電荷保持區域FD1、FD2、與像素3g之光電轉換胞22N 3之2個電荷保持區域FD1、FD2，電性連接有配線63f 5。又，於像素3e之光電轉換胞22N 2之2個電荷保持區域FD1、FD2電性連接有配線63f 6。該等配線63f 5及配線63f 6各者例如設置於多層配線層之第1金屬配線層，由層間絕緣膜覆蓋。
配線63f 5與配線63f 6例如經由設置於多層配線層之第2層金屬配線層之64f電性連接。於微細之像素3中，由於共用區域之二維平面之寬度較窄，難以引繞配線，故較佳為使用第2層配線64f將Y方向上分開之配線64f 5與配線64f 6電性連接。
如圖32所示，於像素區塊61E，配置有配線63g 1、配線63g 2、及升壓配線63s。配線63g 1與像素3e之放大電晶體AMP之閘極電極45電性連接。配線63g 2與像素3f之放大電晶體AMP之閘極電極45電性連接。雖未詳細地圖示，但升壓配線63s與配線63f 5及配線63f 6電性連接。且，配線63g 1、配線63g 2、及升壓配線63s例如並排地設置於多層配線層之第1金屬配線層。且，該等配線63g 1、配線63g 2、及升壓配線63s由層間絕緣膜覆蓋。因此，附加於圖30所示之導電路徑63之電容增加，可實現電荷保持區域FD1、FD2之升壓。
如圖32所示，於該實施形態中，亦設置有配線63vs 1、63vs 2。雖未詳細地圖示，但該等配線63vs 1、63vs 2於X方向上彼此相鄰之像素區塊61E之間，配置於一像素區塊61E之電荷保持區域FD1、FD2、與另一像素區塊61E之電荷保持區域FD1、FD2之間。因此，可於X方向上彼此相鄰之像素區塊61E之間，以配線63vs 1、63vs 2將一像素區塊61E之電荷保持區域FD1、FD2、與另一像素區塊61E之電荷保持區域FD1、FD2之間屏蔽。
於該第16實施形態之固體攝像裝置1E中，光電轉換胞22N 1、22N 2、22N 3各者之元件形成區域21a亦跨及第1光電轉換區域23L及第2光電轉換區域23R而延伸，且於俯視下橫穿2個像素內分離區域32之間。因此，於該第16實施形態之固體攝像裝置1E中，亦可獲得與上述第1實施形態之固體攝像裝置1A同樣之效果。
[第17實施形態] 本技術之第17實施形態之固體攝像裝置1F基本上為與上述第13實施形態同樣之構成，惟像素之光電轉換胞之構成不同。
即，該第17實施形態之固體攝像裝置1F代替圖20所示之像素區塊61B，而具備圖33所示之像素區塊61F。
像素區塊62F例如包含俯視下在X方向及Y方向之各個方向上以2個為單位之2×2排列配置之4個像素3(3a 1、3b 1、3c 1、3d 1)。於圖33中主要圖示出1個像素區塊61F，但像素區塊61F重複配置於X方向及Y方向之各個方向上。
如圖33所示，4個像素3(3a 1、3b 1、3c 1、3d 1)中之像素3a 1包含光電轉換胞22P 1。像素3b 1包含光電轉換胞22P 2。像素3c包含光電轉換胞22P 3。像素3d包含光電轉換胞22P 4。光電轉換胞22P 1、22P 2、22P 3及22P 4各者基本上為與上述第6實施形態之圖12所示之光電轉換胞22F同樣之構成，惟配置於元件形成區域21d之像素電晶體之種類、或配置朝向不同。其他構成與上述第13實施形態同樣。
如圖33所示，像素3a 1之光電轉換胞22P 1包含配置於元件形成區域21d之第2光電轉換區域23R側之放大電晶體AMP，作為像素電晶體，於元件形成區域21d之第1光電轉換區域23L側未配置像素電晶體。
如圖33所示，像素3b 2之光電轉換胞22P 2包含配置於元件形成區域21d之第1光電轉換區域23L側之放大電晶體AMP、與配置於元件形成區域21d之第2光電轉換區域23R側之選擇電晶體SEL，作為像素電晶體。
如圖33所示，像素3c 1之光電轉換胞22P 3包含配置於元件形成區域21d之第1光電轉換區域23L側之放大電晶體AMP、與配置於元件形成區域21d之第2光電轉換區域23R側之選擇電晶體SEL，作為像素電晶體。
如圖33所示，像素3d 1之光電轉換胞22P 4包含配置於元件形成區域21d之第1光電轉換區域23L側之選擇電晶體SEL、與配置於元件形成區域21d之第2光電轉換區域23R側之放大電晶體AMP，作為像素電晶體。
如圖33所示，像素3a 1之光電轉換胞22P 1、與像素3b 1之光電轉換胞22P 2中，於X方向上，像素3a 1之第2光電轉換區域23R與像素3b 1之第1光電轉換區域23L彼此相鄰地配置。即，像素3a 1之重設電晶體RST、與像素3b 1之放大電晶體AMP於X方向上彼此相鄰。 又，如圖33所示，像素3c 1之光電轉換胞22P 3、與像素3d 1之光電轉換胞22P 4中，於X方向上，像素3c 1之第1光電轉換區域23L與像素3d 1之第2光電轉換區域23R彼此相鄰。即，像素3c 1之放大電晶體AMP、與像素3d 1之放大電晶體AMP於X方向上彼此相鄰。 又，像素3a 1之光電轉換胞22P 1、與像素3c 1之光電轉換胞22P 3中，於Y方向上，像素3a 1之第1光電轉換區域23L與像素3c 1之第2光電轉換區域23R彼此相鄰，且像素3a 1之第2光電轉換區域23R與像素3c 1之第1光電轉換區域23L彼此相鄰。即，如圖33所示，像素3a 1之電荷保持區域FD、與像素3c 1之電荷保持區域FD於Y方向上，分別彼此相鄰。 又，如圖33所示，像素3b 1之光電轉換胞22P 2、與像素3d 1之光電轉換胞22P 4中，於Y方向上，像素3b 1之第1光電轉換區域23L與像素3d 1之第2光電轉換區域23R彼此相鄰，且像素3a 1之第2光電轉換區域23R與像素3c 1之第1光電轉換區域23L彼此相鄰。即，如圖33所示，像素3b 1之電荷保持區域FD、與像素3d 1之電荷保持區域FD於Y方向上，分別介隔像素分離區域31彼此相鄰。
於該第17實施形態之固體攝像裝置1F中，光電轉換胞22P 1、22P 2、22P 3、22P 4各者之元件形成區域21d亦跨及第1光電轉換區域23L及第2光電轉換區域23R而延伸，且於俯視下橫穿像素分離區域31與像素內分離區域32之間。因此，於該第17實施形態之固體攝像裝置1F中，亦可獲得與上述第1實施形態之固體攝像裝置1A同樣之效果。
[第18實施形態] 本技術之第18實施形態之固體攝像裝置1G基本上為與上述第16實施形態之固體攝像裝置1E同樣之構成，惟像素之光電轉換胞之構成不同。
即，該第18實施形態之固體攝像裝置1G代替圖31所示之像素區塊61E，而具備圖34所示之像素區塊61G。
如圖34所示，該第18實施形態之像素區塊61G包含沿Y方向排列之3個像素3(3e 1、3f 1、3g 1)。於圖34中例示出1個像素區塊61G，但若參考圖2進行說明，則像素區塊61G於像素區域2A中，重複配置於X方向及Y方向之各個方向上。
如圖34所示，像素3e 1包含光電轉換胞22Q 1，像素3f 1包含光電轉換胞22Q 2，像素3g 1包含光電轉換胞22Q 3。該光電轉換胞22Q 1、22Q 2、22Q 3各者基本上為與上述第6實施形態之圖12所示之光電轉換胞22F同樣之構成，惟配置於元件形成區域21d之像素電晶體之種類、或配置之朝向不同。
如圖34所示，像素3e 1之光電轉換胞22Q 1包含配置於元件形成區域21d之第1光電轉換區域23L側之放大電晶體AMP、與配置於元件形成區域21d之第2光電轉換區域23R側之選擇電晶體SEL，作為像素電晶體。
如圖31所示，像素3f 1之光電轉換胞22Q 2包含配置於元件形成區域21d之第1光電轉換區域23L側之選擇電晶體SEL、與配置於元件形成區域21d之第2光電轉換區域23R側之放大電晶體AMP，作為像素電晶體。
如圖31所示，像素3g 1之光電轉換胞22Q 3包含配置於元件形成區域21d之第1光電轉換區域23L側之切換電晶體FDG、與配置於元件形成區域21d之第2光電轉換區域23R側之重設電晶體RST，作為像素電晶體。
像素3e 1之光電轉換胞22Q 1、與像素3f 1之光電轉換胞22Q 2中，於Y方向上，於俯視下放大電晶體AMP彼此、及選擇電晶體SEL彼此以彼此相向之朝向配置。
像素3f 1之光電轉換胞22Q 2、與像素3g 1之光電轉換胞22Q 3中，於Y方向上，像素3f 1之第1光電轉換區域23L與像素3g 1之第2光電轉換區域23R彼此相鄰，且像素3f 1之第2光電轉換區域23R與像素3g 1之第1光電轉換區域23L彼此相鄰。即，像素3f 1之電荷保持區域FD及2個傳送電晶體TR1、TR2、與像素3g 1之電荷保持區域FD及2個傳送電晶體TR1、TR2於Y方向上，分別彼此相鄰。
於該第18實施形態之固體攝像裝置1G中，光電轉換胞22Q 1、22Q 2、22Q 3、22Q 4各者之元件形成區域21d亦跨及第1光電轉換區域23L及第2光電轉換區域23R而延伸，且於俯視下橫穿像素分離區域31與像素內分離區域32之間。因此，於該第18實施形態之固體攝像裝置1G中，亦可獲得與上述第1實施形態之固體攝像裝置1A同樣之效果。
[第19實施形態] 本技術之第19實施形態之固體攝像裝置1H基本上為與上述第13實施形態之固體攝像裝置1B同樣之構成，惟以下構成不同。 即，本技術之第19實施形態之固體攝像裝置1H代替上述第13實施形態之圖19及圖20所示之像素區塊61B及電路區塊62B，而具備圖35及圖36所示之像素區塊61H及電路區塊62H。 又，本技術之第19實施形態之固體攝像裝置1H如圖36至圖39所示，具備中繼配線71、導電焊墊72、中繼配線73及導電焊墊74。
如圖35所示，像素區塊61H包含複數個像素3。於該第19實施形態中，像素區塊61H不限定於此，例如，包含於俯視下在X方向及Y方向之各個方向上以2個為單位之2×2排列配置之4個像素3(3a 2、3b 2、3c 2、3d 2)。於圖36中，主要圖示出1個像素區塊61H，但像素區塊61H重複配置於X方向及Y方向之各個方向上。
如圖36至圖39所示，4個像素3(3a 2、3b 2、3c 2、3d 2)中之像素3a 2包含光電轉換胞22R 1。像素3b 2包含光電轉換胞22R 2。像素3c 2包含光電轉換胞22R 3。像素3d 2包含光電轉換胞22R 4。該光電轉換胞22R 1、22R 2、22R 3及22R 4各者基本上為與上述第13實施形態之圖21A至圖21D所示之光電轉換胞22M 1、22M 2、22M 3及22M 4同樣之構成，惟元件形成區域21b 1、21b 2之平面圖案不同，且傳送電晶體TR1、TR2、電荷保持區域FD1、FD2及供電區域21z之配置不同。
如圖36、圖37及圖39所示，光電轉換胞22R 1、22R 2、22R 3及22R 4各者於俯視下於元件形成區域21a側，且像素內分離區域32之兩側，分別配置有供電區域21z。且，於各個供電區域21z設置有p型接觸區域48。即，光電轉換胞22R 1、22R 2、22R 3及22R 4各者於第1光電轉換區域23L及第2光電轉換區域23R各者，配置有供電區域21z及接觸區域48。
又，如圖36及圖38所示，光電轉換胞22R 1、22R 2、22R 3及22R 4各者於俯視下於傳送電晶體TR1、TR2之閘極電極43與像素內分離區域32之間配置有電荷保持區域FD1、FD2。
又，如圖36及圖38所示，光電轉換胞22R 1及22R 3各者之傳送電晶體TR1、TR2以於俯視下隔著光電轉換胞22R 1與光電轉換胞22R 3之間之像素分離區域31之方式彼此相鄰(相向)地配置。同樣地，於光電轉換胞22R 2及22R 4各者之傳送電晶體TR1、TR2中，亦以於俯視下隔著光電轉換胞22R 2與光電轉換胞22R 4之間之像素分離區域31之方式彼此相鄰(相向)地配置。
如圖37所示，像素3a 2之光電轉換胞22R 1不限定於此，例如於第2光電轉換區域23R側配置選擇電晶體SEL(Qt)，於第1光電轉換區域23L側中，省略像素電晶體之配置。 如圖37所示，像素3b 2之光電轉換胞22R 2不限定於此，例如，於第1光電轉換區域23L側配置有放大電晶體AMP，於第2光電轉換區域23R側配置有選擇電晶體SEL。 如圖39所示，像素3c 2之光電轉換胞22R 3不限定於此，例如，於第1光電轉換區域23L側配置有放大電晶體AMP，於第2光電轉換區域23R側配置有選擇電晶體SEL。 如圖39所示，像素3d 2之光電轉換胞22R 4不限定於此，例如，於第1光電轉換區域23L側配置有選擇電晶體SEL，於第2光電轉換區域23R側配置有放大電晶體AMP。
＜光電轉換胞之朝向＞ 如圖36及圖37所示，像素3a 2之光電轉換胞22R 1、與像素3b 2之光電轉換胞22R 2中，於X方向上，像素3a 2之第2光電轉換區域23R與像素3b 2之第1光電轉換區域23L彼此相鄰地配置。即，像素3a 2之重設電晶體RST、與像素3b 2之放大電晶體AMP於X方向上彼此相鄰。 又，如圖36及圖39所示，像素3c 2之光電轉換胞22R 3、與像素3d 2之光電轉換胞22R 4中，於X方向上，像素3c 2之第1光電轉換區域23L與像素3d 2之第2光電轉換區域23R彼此相鄰。即，像素3c 2之放大電晶體AMP、與像素3d 2之放大電晶體AMP於X方向上彼此相鄰。 又，如圖36及圖38所示，像素3a 2之光電轉換胞22R 1、與像素3c 2之光電轉換胞22R 3中，於Y方向上，像素3a 2之第1光電轉換區域23L與像素3c 2之第2光電轉換區域23R彼此相鄰，且像素3a 2之第2光電轉換區域23R與像素3c 2之第1光電轉換區域23L彼此相鄰。即，如圖38所示，像素3a 2之電荷保持區域FD1、FD2、與像素3c 2之電荷保持區域FD1、FD2於Y方向上，俯視下分別介隔像素分離區域31彼此相鄰。 又，如圖36及圖38所示，像素3b 2之光電轉換胞22R 2、與像素3d 2之光電轉換胞22R 4中，於Y方向上，像素3b 2之第1光電轉換區域23L與像素3d 2之第2光電轉換區域23R彼此相鄰，且像素3a 2之第2光電轉換區域23R與像素3c 2之第1光電轉換區域23L彼此相鄰。即，如圖38所示，像素3b 2之電荷保持區域FD1、FD2、與像素3d 2之電荷保持區域FD1、FD2於Y方向上，俯視下分別介隔像素分離區域31彼此相鄰。
另，雖未詳細地圖示，但若參考圖37及圖39進行說明，則於Y方向上排列之2個像素區塊61H中，於Y方向上彼此相鄰之像素3a 2之供電區域21z、與像素3c 2之供電區域21z俯視下分別介隔像素分離區域31彼此相鄰。又，於Y方向上排列之2個像素區塊61H中，於Y方向上彼此相鄰之像素3b 2之供電區域21z、與像素3d 2之供電區域21z俯視下分別介隔像素分離區域31彼此相鄰。於圖37及圖39中，圖示出於包圍像素分離區域31與像素內分離區域32交叉之交叉部之4個角部各者配置有供電區域21z之狀態。且，於該等4個供電區域21z各者設置有p型接觸區域48。即，以包圍像素分離區域31與像素內分離區域32之交叉部之方式配置有4個接觸區域48。
＜讀出電路＞ 如圖35所示，於4個像素3a 2、3b 2、3c 2、3d 2各者之電荷保持區域FD1、FD2，經由導電路徑63連接有讀出電路15B之輸入段。讀出電路15B讀出保持於4個像素3a 2、3b 2、3c 2、3d 2各者之電荷保持區域FD1、FD2之信號電荷，並輸出基於信號電荷之像素信號。讀出電路15B由4個像素3a 2、3b 2、3c 2、3d 2(8個光電轉換區域)共用，且依每個像素區塊61H設置。
讀出電路15B為與上述第13實施形態之圖19所示之讀出電路15B同樣之構成。該第19實施形態之讀出電路15B由圖35所示之電路區塊62E中包含之像素電晶體構成。電路區塊62H與上述第13實施形態之圖20所示之電路區塊62B不同，包含配置於1個像素區塊61H內之像素3a 2、3b 2、3c 2、3d 2之切換電晶體FDG、重設電晶體RST、2個放大電晶體AMP及2個選擇電晶體SEL。
如圖40及圖41所示，該第19實施形態之像素分離區域31不限定於此，與上述第1實施形態之圖5至圖7所示之像素分離區域31不同，於半導體層21之厚度方向(Z方向)上貫通元件分離區域33。又，該第19實施形態之像素分離區域31不限定於此，成為由絕緣膜隔著於半導體層21之深度方向延伸之導電膜之兩側之3層構造。雖未圖示，但於該第19實施形態之像素內分離區域32中，亦於半導體層21之厚度方向上貫通元件分離區域33。於該第19實施形態之像素內分離區域32中，不限定於此，亦可為由絕緣膜隔著於半導體層21之深度方向延伸之導電膜之兩側之3層構造。
另，如圖40及圖41所示，於該實施形態中，元件形成區域21a、21b 2、及供電區域21z於俯視下亦介隔p型半導體區域24與光電轉換部25重疊。又，雖未圖示，但於元件形成區域21b 1中，於俯視下亦介隔p型半導體區域24與光電轉換部25重疊。
＜中繼配線、導電焊墊＞ 如圖37所示，中繼配線71具備2個導電焊墊71a及71b、與將該等2個導電焊墊71a、71b連結之連結部71c。導電焊墊71a連結於連結部之一端側，導電焊墊71b連結於連結部71c之另一端側。該中繼配線71於俯視下與像素分離區域31重疊，沿X方向延伸。
如圖37所示，導電焊墊71a於俯視下於光電轉換胞22R 1(像素3a 2)之元件形成區域21a側，配置於像素分離區域31與像素內分離區域32相交之部分。且，導電焊墊71a於X方向上跨越像素內分離區域32，與配置於該像素內分離區域32之兩側之2個p型接觸區域48重疊，並電性及機械性連接。又，導電焊墊71a於與像素分離區域31之光電轉換胞22R 1側為相反側之光電轉換胞(於Y方向上相鄰之另一像素區塊之光電轉換胞22R 3)，跨越與光電轉換胞22R 1之像素內分離區域32相鄰之像素內分離區域32，與配置於該像素內分離區域32之兩側之2個p型接觸區域48重疊，並電性及機械性連接。即，導電焊墊71a於X方向及Y方向之各個方向上跨越包含像素分離區域31及像素內分離區域32之分離區域，與配置於該分離區域之兩側之複數個p型接觸區域48重疊，並電性及機械性連接。於該實施形態中，於以包圍於X方向延伸之像素分離區域31與於Y方向延伸之像素內分離區域32交叉之交叉部之方式配置之4個接觸區域48各者，跨越像素分離區域31及像素內分離區域32電性及機械性連接有導電焊墊71a。
如圖42A所示，導電焊墊71a具有位於像素分離區域31內之主體部71a 1、與自該主體部71a 1朝像素分離區域31之外側突出，且較主體部71a 1寬之頭部71a 2。主體部71a 1與接觸區域48之側壁接觸，並電性及機械性連接。頭部71a 2與接觸區域48之上表面(表層面)接觸，並電性及機械性連接。即，以具有主體部71a 1與較該主體部71a 1寬之頭部71a 2之形狀構成導電焊墊71a，並以主體部71a 1及頭部71a 2與接觸區域48接觸之方式將主體部71a 1配置於像素分離區域31內，藉此接觸區域48與導電焊墊71a之接觸面積變大。
如圖37所示，連結部71c跨及像素3a 2與像素3b 2於像素分離區域31上延伸。連結部71c如圖42B所示，於半導體層21之厚度方向上，跨及像素分離區域31之內外而延伸。且，連結部71c之位於像素分離區域31之內部之部分之寬度較像素分離區域31之寬度小，藉由像素分離區域31之絕緣膜與半導體層21之半導體絕緣分離。
如圖37所示，導電焊墊71b於俯視下於光電轉換胞22R 2(像素3a 2)之元件形成區域21a側，配置於像素分離區域31與像素內分離區域32相交之部分。且，導電焊墊71b於X方向上跨越像素內分離區域32，與配置於該像素內分離區域32之兩側之2個p型接觸區域48重疊，並電性及機械性連接。又，導電焊墊71b於與像素分離區域31之光電轉換胞22R 2側相反側之光電轉換胞(於Y方向上相鄰之另一像素區塊之光電轉換胞22R 4)，跨越與光電轉換胞22R 2之像素內分離區域32相鄰之像素內分離區域32，與配置於該像素內分離區域32之兩側之2個p型接觸區域48重疊，並電性及機械性連接。即，導電焊墊71b於X方向及Y方向之各個方向上包含像素分離區域31及像素內分離區域32之分離區域，與配置於該分離跨越區域之兩側之複數個p型接觸區域48重疊，並電性及機械性連接。於該實施形態中，於以包圍於X方向延伸之像素分離區域31與於Y方向延伸之像素內分離區域32交叉之交叉部之方式配置之4個接觸區域48之各者，跨越像素分離區域31及像素內分離區域32電性及機械性連接有導電焊墊71b。
如圖42C所示，導電焊墊71b具有位於像素分離區域31內之主體部71b 1、與自該主體部71b 1朝像素分離區域31之外側突出，且較主體部71b 1更寬之頭部71b 2。主體部71b 1與接觸區域48之側壁接觸，並電性及機械性連接。頭部71b 2與接觸區域48之上表面(表層面)接觸，並電性及機械性連接。即，於導電焊墊71b中，亦與上述導電焊墊71a同樣，以主體部71b 1及頭部71b 2與接觸區域48接觸之方式將主體部71b 1配置於像素分離區域31內，藉此接觸區域48與導電焊墊71b之接觸面積變大。
雖未圖示，但中繼配線71之導電焊墊71a及71b之至少任一者經由埋入上層之層間絕緣膜之接觸電極，與層間絕緣膜上之配線電性連接。且，對該配線，施加第1基準電位作為電源電位。且，自該配線經由導電插塞對中繼配線71供給第1基準電位，並將連接於中繼配線71之導電焊墊71a及71b各者之複數個接觸區域48(p型半導體區域)電位固定於第1基準電位。作為第1基準電位，例如施加0 V之Vss電位。
如圖37所示，導電焊墊72於X方向上跨越像素3a 2之光電轉換胞22R 1與像素3b 2之光電轉換胞22R 2之間之像素分離區域31，與配置於該像素分離區域31之兩側之半導體區域電性及機械性連接。具體而言，導電焊墊72與配置於像素分離區域31之光電轉換胞22R 1側之重設電晶體RST之主電極區域47、及配置於像素分離區域31之光電轉換胞22R 2側之放大電晶體AMP之主電極區域47重疊，並電性及機械性連接。
如圖42D所示，導電焊墊72具有位於像素分離區域31內之主體部72a、與自該主體部72a朝像素分離區域31之外側突出，且較主體部72a更寬之頭部72b。主體部72a與主電極區域47(n型半導體區域)之側壁接觸，並電性及機械性連接。頭部72b與主電極區域47之上表面(表層面)接觸，並電性及機械性連接。即，於導電焊墊72中，亦與上述導電焊墊71a同樣，以主體部72a及頭部72b與主電極區域47接觸之方式將主體部72a配置於像素分離區域31內，藉此主電極區域47與導電焊墊72之接觸面積變大。
雖未圖示，但導電焊墊72經由埋入上層之層間絕緣膜之接觸電極，與層間絕緣膜上之配線電性連接。且，對該配線施加與第1基準電位不同之第2基準電位，作為電源電位。且，自該配線經由導電插塞對導電焊墊72供給第2基準電位，並將連接於導電焊墊72之複數個主電極區域47(n型半導體區域)之電位固定於第2基準電位。作為第2基準電位，例如施加3.0 V之VDD電位。
如圖38所示，中繼配線73具備2個導電焊墊73a及73b、與連結該等2個導電焊墊73a、73b之連結部73c。導電焊墊73a連結於連結部73c之一端側，導電焊墊73b連結於連結部73c之另一端側。導電焊墊73a與導電焊墊73b經由連結部電性及機械性連接。該中繼配線73於俯視下與像素分離區域31重疊，並沿X方向延伸。
如圖38所示，導電焊墊73a於俯視下於光電轉換胞22R 1(像素3a 2)之元件形成區域21b 1、21b 2側，配置於像素分離區域31與像素內分離區域32相交之部分。且，導電焊墊73a於X方向上跨越像素內分離區域32，與配置於該像素內分離區域32之兩側之2個n型電荷保持區域FD1、FD2重疊而電性及機械性連接。又，導電焊墊73a於俯視下在光電轉換胞22R 3(像素3c 2)之元件形成區域21b 1、21b 2側，配置於像素分離區域31與像素內分離區域32相交之部分。且，導電焊墊73a於X方向上跨越像素內分離區域32，與配置於該像素內分離區域32之兩側之2個n型電荷保持區域FD1、FD2重疊，並電性及機械性連接。即，導電焊墊73a於X方向及Y方向之各個方向上跨越包含像素分離區域31及像素內分離區域32之分離區域，與配置於該分離區域之兩側之複數個n型電荷保持區域FD1、FD2重疊而電性及機械性連接。於該實施形態中，於以包圍於X方向延伸之像素分離區域31與於Y方向延伸之像素內分離區域32交叉之交叉部之方式配置之4個電荷保持區域FD1、FD2各者，跨越像素分離區域31及像素內分離區域32電性及機械性連接有導電焊墊73a。
如圖43A所示，導電焊墊73a具有位於像素分離區域31內之主體部73a 1、與自該主體部73a 1朝像素分離區域31之外側突出，且較主體部73a 1更寬之頭部73a 2。主體部73a 1與電荷保持區域FD1、FD2之側壁接觸，並電性及機械性連接。頭部73a 2與電荷保持區域FD1、FD2之上表面(表層面)接觸，並電性及機械性連接。即，於該導電焊墊73a中，亦與上述導電焊墊71a同樣，以主體部73a 1及頭部73a 2與電荷保持區域FD1、FD2接觸之方式將主體部73a 1配置於像素分離區域31內，藉此電荷保持區域FD1、FD2與導電焊墊73a之接觸面積變大。
如圖38所示，連結部73c跨及像素3a 2及3c 2與像素3b 2及3d 2於像素分離區域31上延伸。連結部73c如圖43B所示，於半導體層21之厚度方向上，跨及像素分離區域31之內外延伸。且，連結部73c之位於像素分離區域31之內部之部分之寬度較像素分離區域31之寬度小，藉由像素分離區域31之絕緣膜與半導體層21之半導體絕緣分離。
如圖38所示，導電焊墊73b於俯視下於光電轉換胞22R 2(像素3b 2)之元件形成區域21b 1、21b 2側，配置於像素分離區域31與像素內分離區域32相交之部分。且，導電焊墊73b於X方向上跨越像素內分離區域32，與配置於該像素內分離區域32之兩側之2個n型電荷保持區域FD1、FD2重疊，並電性及機械性連接。又，導電焊墊73b於俯視下於光電轉換胞22R 4(像素3d 2)之元件形成區域21b 1、21b 2側，配置於像素分離區域31與像素內分離區域32相交之部分。且，導電焊墊73b於X方向上跨越像素內分離區域32，與配置於該像素內分離區域32之兩側之2個n型電荷保持區域FD1、FD2重疊，並電性及機械性連接。即，導電焊墊73b於X方向及Y方向之各個方向上跨越包含像素分離區域31及像素內分離區域32之分離區域，與配置於該分離區域之兩側之複數個n型電荷保持區域FD1、FD2重疊，並電性及機械性連接。於該實施形態中，於以包圍於X方向延伸之像素分離區域31與於Y方向延伸之像素內分離區域32交叉之交叉部之方式配置之4個電荷保持區域FD1、FD2各者，跨越像素分離區域31及像素內分離區域32電性及機械性連接有導電焊墊73b。
如圖43C所示，導電焊墊73b具有位於像素分離區域31內之主體部73b 1、與自該主體部73b 1朝像素分離區域31之外側突出，且較主體部73b 1更寬之頭部73b 2。主體部73b 1與電荷保持區域FD1、FD2之側壁接觸，並電性及機械性連接。頭部73b 2與電荷保持區域FD1、FD2之上表面(表層面)接觸，並電性及機械性連接。即，於導電焊墊73b中，亦與上述導電焊墊71a同樣，以主體部73b 1及頭部73b 2與電荷保持區域FD1、FD2接觸之方式將主體部73b 1配置於像素分離區域31內，藉此電荷保持區域FD1、FD2與導電焊墊73a之接觸面積變大。
雖未圖示，但導電焊墊73a及73b之至少任一者經由埋入上層之層間絕緣膜之接觸電極，與層間絕緣膜上之配線電性連接。且，該接觸電極及配線、以及中繼配線73包含於圖35所示之導電路徑63。且，連接於中繼配線之導電焊墊73a及73b各者之複數個電荷保持區域FD1、FD2經由包含中繼配線73、接觸電極及配線之導電路徑63，與圖35所示之讀出電路15電性連接。
中繼配線71、導電焊墊72、中繼配線73及導電焊墊74各者不限定於此，例如，由導入有降低電阻值之雜質之多晶矽膜構成。
如圖39所示，導電焊墊74於X方向上跨越像素3c 2之光電轉換胞22R 3與像素3d 2之光電轉換胞22R 4之間之像素分離區域31，並與配置於該像素分離區域31之兩側之半導體區域電性及機械性連接。具體而言，導電焊墊74與配置於像素分離區域31之光電轉換胞22R 3側之放大電晶體AMP之主電極區域47、及配置於像素分離區域31之光電轉換胞22R 4側之放大電晶體AMP之主電極區域47重疊，並電性及機械性連接。
雖未圖示，但導電焊墊74為與上述導電焊墊72同樣之構成。且，導電焊墊74與導電焊墊72同樣，自上層配線經由接觸電極(導電插塞)對導電焊墊72供給第2基準電位，並將連接於導電焊墊72之複數個主電極區域47(n型半導體區域)電位固定於第2基準電位。於導電焊墊74中，亦與上述導電焊墊72同樣，主電極區域47與導電焊墊72之接觸面積變大。
如圖39所示，光電轉換胞22R 3(像素3c 2)之放大電晶體AMP、與光電轉換胞22 4(像素3d 2)之放大電晶體AMP於X方向上跨越光電轉換胞22R 3、與光電轉換胞22 4之間之像素分離區域31，共用跨及光電轉換胞22R 3及光電轉換胞22 4配置之閘極電極45a。
如圖44所示，閘極電極45a具有：主體部45a 1，其於像素分離區域31內介隔閘極絕緣膜44與p型半導體區域24相鄰；及頭部45a 2，其自該主體部45b 1朝像素分離區域31之外側突出，介隔閘極絕緣膜44與p型半導體區域24相鄰，且較主體部45a 1更寬。
＜第19實施形態之主要效果＞ 接著，對該第19實施形態之主要效果進行說明。 於該第19實施形態之固體攝像裝置1H中，光電轉換胞22R 1、22R 2、22R 3、22R 4各者之元件形成區域21a亦跨及第1光電轉換區域23L及第2光電轉換區域23R延伸，且於俯視下橫穿2個像素內分離區域32之間。因此，於該第19實施形態之固體攝像裝置1H中，亦可獲得與上述第1實施形態之固體攝像裝置1A同樣之效果。
又，該實施形態之固體攝像裝置1H中，導電焊墊71a、71b於X方向及Y方向之各個方向上跨越包含像素分離區域31及像素內分離區域32之分離區域，並與配置於該分離區域之兩側之複數個p型接觸區域(p型半導體區域)48連接。該情形時，可藉由於導電焊墊71a、71b連接1個接觸電極而對與導電焊墊71a、71b連接之複數個接觸區域48供給電位。藉此，與依複數個接觸區域48之每一者連接接觸電極之情形相比，由於無需對每個接觸區域48考慮接觸區域48與接觸電極之對準偏差，故可減小接觸區域48之平面尺寸(佔有面積)，且可提高包含像素電晶體Qt(AMP、SEL、RST)及傳送電晶體TR1、TR2之主動元件於光電轉換胞22R 1、22R 2、22R 3、22R 4(像素3a 2、3b 2、3c 2、3d 2)內之配置自由度。 又，由於可提高於光電轉換胞22R 1、R 2、R 3、R 4內之主動元件之配置自由度，故可謀求包含光電轉換胞22R 1、R 2、R 3、R 4之像素3a 2、3b 2、3c 2、3d 2之微細化。
又，導電焊墊71a以主體部71a 1及頭部71a 2與接觸區域48接觸之方式將主體部71a 1配置於像素分離區域31內，藉此接觸區域48與導電焊墊71a之接觸面積變大。因此，可降低接觸電極與導電焊墊71a之接觸電阻，並可確保接觸電極與導電焊墊71a之接觸電阻且減小接觸區域之平面尺寸。同樣地，於導電焊墊71b中，亦可確保接觸電極與導電焊墊71b之接觸電阻且減小接觸區域48之平面尺寸。
又，導電焊墊71a與導電焊墊71b經由連結部電性連接。因此，藉由於導電焊墊71a及導電焊墊71b之任一者連接接觸電極，而可對與導電焊墊71a連接之複數個接觸區域供給電位，且可對與導電焊墊71b連接之複數個導電焊墊供給電位。藉此，上層配線層中之配線之引繞自由度提高。
又，導電焊墊72於Y方向上跨越像素3a 2之光電轉換胞22R 1與像素3b 2之光電轉換胞22R 2之間之像素分離區域31，並與配置於該像素分離區域31之兩側之主電極區域(半導體區域)47連接。因此，於該導電焊墊72中，與對每個主電極區域47連接接觸電極之情形相比，亦無需對每個主電極區域47考慮主電極區域47與接觸電極之對準偏差，故可減小主電極區域47之平面尺寸(佔有面積)，且可提高包含像素電晶體Qt(AMP、SEL、RST)及傳送電晶體TR1、TR2之主動元件於光電轉換胞22R 1、R 2、R 3、R 4(像素3a 2、3b 2、3c 2、3d 2)內之配置自由度。
由於該導電焊墊72亦與上述導電焊墊71a及71b同樣，為具有主體部72a及寬幅之頭部72b之形狀，故以主體部72a及頭部72b與主電極區域47接觸之方式將主體部72a配置於像素分離區域31內，藉此主電極區域47與導電焊墊72之接觸面積變大。因此，可降低主電極區域47與導電焊墊72之接觸電阻，並可確保主電極區域47與導電焊墊72之接觸電阻且減小主電極區域47之平面尺寸。
又，導電焊墊73a、73b於X方向及Y方向之各個方向上跨越包含像素分離區域31及像素內分離區域32之分離區域，並與配置於該分離區域之兩側之複數個電荷保持區域(n型半導體區域)FD1、FD2連接。因此，於該導電焊墊73a、73b中，亦與上述導電焊墊71a、71b同樣，與對複數個電荷保持區域FD1、FD2各者連接接觸電極之情形相比，由於無需對每個電荷保持區域FD1、FD2考慮電荷保持區域FD1、FD2與接觸電極之對準偏差，故可減小電荷保持區域FD1、FD2之平面尺寸(佔有面積)，且可提高包含像素電晶體Qt(AMP、SEL、RST)及傳送電晶體TR1、TR2之主動元件於光電轉換胞22R 1、R 2、R 3、R 4(像素3a 2、3b 2、3c 2、3d 2)內之配置自由度。又，由於可提高光電轉換胞22R 1、R 2、R 3、R 4內之主動元件之配置自由度，故可謀求包含光電轉換胞22R 1、R 2、R 3、R 4之像素3a 2、3b 2、3c 2、3d 2之微細化。
由於在該導電焊墊73a中，亦與上述導電焊墊71a及71b同樣，為具有主體部73a 1及寬幅之頭部7a 2之形狀，故以主體部73a 1及頭部73a 2與電荷保持區域FD1、FD2接觸之方式將主體部73a 1配置於像素分離區域31內，藉此電荷保持區域FD1、FD2與導電焊墊73a之接觸面積變大。因此，可降低電荷保持區域FD1、FD2與導電焊墊73a之接觸電阻，並可確保接觸電極與導電焊墊73a之接觸電阻且減小電荷保持區域FD1、FD2之平面尺寸。同樣地，於導電焊墊73b中，亦可確保電荷保持區域FD1、FD2與導電焊墊73a之接觸電阻且減小接觸區域48之平面尺寸。
又，導電焊墊73a與導電焊墊73b經由連結部73c電性連接。因此，藉由於導電焊墊73a及導電焊墊73b之任一者連接接觸電極，而可對與導電焊墊73a連接之複數個電荷保持區域FD1、FD2供給電位，且可對與導電焊墊73b連接之複數個電荷保持區域FD1、FD2供給電位。藉此，上層之配線層之配線中之引繞自由度提高。
又，光電轉換胞22R 3(像素3c 2)之放大電晶體AMP、與光電轉換胞22 4(像素3d 2)之放大電晶體AMP於X方向上跨越像素分離區域31，共用閘極電極45a。因此，可於像素分離區域31上，於閘極電極45a連接接觸電極，上層之配線層中之配線之引繞自由度提高。
又，由於閘極電極45a為具有主體部72a及寬幅之頭部72b之形狀，故以主體部72a及頭部72b介隔閘極絕緣膜與p型半導體區域相向之方式，將主體部72a配置於像素分離區域31內，藉此可加長放大電晶體AMP之閘極寬度Wg，可不增大放大電晶體AMP之平面尺寸，而謀求低雜訊化。
又，藉由組合元件形成區域21a之配置、與導電焊墊71a、71b、72、73a、73b之任一者之連接狀態，可進一步提高主動元件之配置自由度，且可進一步謀求包含光電轉換胞之像素3之微細化。
又，藉由光電轉換胞內之主動元件之配置自由度提高，而可於同一像素3之平面尺寸中增大光電轉換部之體積，從而可改善飽和信號量Qs。
另，於上述實施形態19中，像素3a 2之光電轉換胞22R 1省略了第1光電轉換區域23L側之像素電晶體之配置，但為確保佈局之對稱性，而如變化例之圖45所示，可於光電轉換胞22R 1之第1光電轉換區域23L側設置虛設之閘極電極45b。
又，亦可根據讀出電路之元件構成，於光電轉換胞22R 1之第1光電轉換區域23L側，配置切換電晶體。
[第20實施形態] 於該第20實施形態中，對第1層配線層之配線與導電焊墊之連接狀態進行說明。 圖46係於X方向上排列有2個圖36所示之像素區塊61H之圖。另，於2個像素區塊61H中之一像素區塊61H 1，設置有中繼配線73，於另一像素區塊51H 2，分別獨立設置有導電焊墊73a及73b，而非作為中繼配線73。
如圖46所示，於2個像素區塊61H 1、61H 2引繞有配線77、配線78及配線79。配線77如圖47所示，設置於層間絕緣膜75上之第1配線層。雖未圖示，但同樣地，配線78及配線79亦設置於第1層配線層。
如圖46所示，配線77於像素區塊61H 1與像素區塊61H 2之間之像素分離區域31上沿Y方向延伸。又，配線77於隔著2個像素區塊61H(61H 1、61H 2)於X方向延伸之像素分離區域31上沿X方向延伸。
且，如圖47所示，配線77於像素分離區域31上，經由埋入層間絕緣膜75之接觸電極(導電插塞)76與導電焊墊71b電性及機械性連接。又，雖未詳細地圖示，但配線77於像素分離區域31上，經由埋入層間絕緣膜75之接觸電極76與導電焊墊71b電性連接。接觸電極76如圖47所示，較佳為於在平面中至少一部分與像素分離區域31重疊之位置處與導電焊墊71b連接。如此，於原本為無效空間之像素分離區域31上，於導電焊墊71b經由接觸電極76連接配線77，藉此配線之引繞自由度提高。
如圖46所示，配線78配置於一像素區塊61H 1。配線78俯視下沿Y方向於導電焊墊73b上橫穿，並於沿Y方向排列之2個光電轉換胞22R 2及22R 4上(像素3b 2及3d 2上)延伸。且，雖未詳細地圖示，但配線78與導電焊墊71b同樣，於像素分離區域31上經由接觸電極76與導電焊墊73b電性連接。且，配線78自於Y方向延伸之部分之光電轉換胞22R 2側之一端向光電轉換胞22R 1側彎曲，於光電轉換胞22R 2中，於放大電晶體AMP之閘極電極45上延伸。且，雖未詳細地圖示，但配線78經由接觸電極，與配置於光電轉換胞22R 2之放大電晶體AMP之閘極電極45電性連接。又，配線78自於Y方向延伸之部分之光電轉換胞22R 4側之另一端向光電轉換胞22R 3側彎曲，於光電轉換胞22R 4中，於放大電晶體AMP之閘極電極45上延伸。且，雖未詳細地圖示，但配線78經由接觸電極，與配置於光電轉換胞22R 4之放大電晶體AMP之閘極電極45電性連接。
如此，於原本為無效空間之像素分離區域31上，於導電焊墊73b經由接觸電極連接配線78，藉此配線78之引繞自由度提高。
如圖46所示，配線79配置於另一像素區塊61H 2。配線79俯視下沿Y方向於導電焊墊73b上橫穿，並於排列於Y方向上之2個光電轉換胞22R 2及22R 4上(像素3b 2及3d 2上)延伸。且，雖未詳細地圖示，但配線79與導電焊墊71b同樣，於像素分離區域31上經由接觸電極76與導電焊墊73b電性及機械性連接。且，配線79自於Y方向延伸之部分之光電轉換胞22R 2側之一端向光電轉換胞22R 1側彎曲，並於光電轉換胞22R 2中，於放大電晶體AMP之閘極電極45上延伸。且，雖未詳細地圖示，但配線79經由接觸電極，與配置於光電轉換胞22R 2之放大電晶體AMP之閘極電極45電性連接。又，配線79自於Y方向延伸之部分之光電轉換胞22R 4側之另一端向光電轉換胞22R 3側彎曲，並於光電轉換胞22R 4及22R 3各者之放大電晶體AMP之閘極電極45上延伸。且，雖未詳細地圖示，但配線79經由接觸電極，分別與配置於光電轉換胞22R 4及22R 3各者之放大電晶體AMP之閘極電極45電性連接。
又，配線79自跨及光電轉換胞22R 3及22R 4延伸之部分之光電轉換胞22R 3側之一端向光電轉換胞22R 1側彎曲，並於導電焊墊73a上終止。且，雖未詳細地圖示，但配線79與導電焊墊71b同樣，於像素分離區域31上經由接觸電極76與導電焊墊73a電性連接。
如此，於原本為無效空間之像素分離區域31上，於導電焊墊73b經由接觸電極連接配線79，於像素分離區域31上，於導電焊墊73a經由接觸電極連接配線79，藉此配線79之引繞自由度提高。
[第21實施形態] 本技術之第21實施形態之固體攝像裝置1J具備圖48及圖49所示之像素區塊61J及讀出電路15J。 如圖49所示，像素區塊61J包含複數個像素3。於該第21實施形態中，像素區塊61J不限定於此，例如，包含於俯視下在X方向及Y方向之各個方向上以2個為單位之2×2排列配置之4個像素3(3a 3、3b 3、3c 3、3d 3)。於49中主要圖示出1個像素區塊61J，但像素區塊61J重複配置於X方向及Y方向之各個方向上。
如圖48所示，4個像素3a 3、3b 3、3c 3、3 d3各自包含光電轉換胞22S。光電轉換胞22S具備：光電轉換元件PD；電荷保持區域(浮動擴散區：Floating Diffusion)FD，其保持(累積)由該光電轉換元件PD光電轉換後之信號電荷；及傳送電晶體TR，其將由該光電轉換元件PD光電轉換後之信號電荷傳送至電荷保持區域FD。該實施形態之光電轉換胞22S與上述第1實施形態之光電轉換胞22A不同，具備1個光電轉換區域22S。
光電轉換元件PD產生與受光量相應之信號電荷。光電轉換元件PD之陰極側與傳送電晶體TR之源極區域電性連接，陽極側與基準電位線(例如接地)電性連接。作為光電轉換元件PD，例如使用光電二極體。
傳送電晶體TR之汲極區域與電荷累積區域FD電性連接。傳送電晶體TR之閘極電極與像素驅動線10(參考圖2)中之傳送電晶體驅動線電性連接。電荷累積區域FD暫時累積並保持自光電轉換元件PD經由傳送電晶體TR傳送之信號電荷。
如圖48所示，於4個像素3a 3、3b 3、3c 3、3d 3各者之電荷保持區域FD，連接有讀出電路15J之輸入段。讀出電路15J讀出保持於4個像素3a 3、3b 3、3c 3、3d 3各者之電荷保持區域FD之信號電荷，並輸出基於信號電荷之像素信號。讀出電路15J由包含於1個像素區塊61J之4個像素3a 3、3b 3、3c 3、3d 3(4個光電轉換胞22S)共用，且依每個像素區塊61J設置。
讀出電路15J不限定於此，具備切換電晶體FDG、重設電晶體RST、及1個放大段胞Pc 1。該讀出電路15J基本上為與上述第14實施形態之圖25所示之讀出電路15C同樣之構成，惟放大段胞之個數不同。
讀出電路15J由圖50所示之電路區塊62J中包含之像素電晶體構成。電路區塊62J與上述第14實施形態之圖25所示之電路區塊62C不同，包含設置於每1個像素區塊61J之切換電晶體FDG、重設電晶體RST、放大電晶體AMP及選擇電晶體SEL。且，該等像素電晶體(FDG、RST、AMP、SEL)將於下文進行詳細說明，設置於介隔絕緣層130積層於具有光電轉換元件PD及傳送電晶體TR之半導體層101之半導體層140。
《固體攝像裝置之具體構成》 接著，對該實施形態之固體攝像裝置1J之具體構成進行說明。 如圖52所示，固體攝像裝置1J具備：半導體層101，其具有於厚度方向上相互位於相反側之第1面S1及第2面S2；及光電轉換胞22S，其由分離區域110劃分地設置於該半導體層101。 又，固體攝像裝置1J具備介隔絕緣層130積層於半導體層101之第1面S1側之半導體層140。又，固體攝像裝置1J於半導體層101之第2面S2側，具備自該第2面S2側起依序積層之平坦化膜161、遮光膜162、彩色濾光片163及微透鏡164。
平坦化膜161以覆蓋半導體層101之第2面S2之方式設置於半導體層101之第2面S2側，並將半導體層101之第2面S2側平坦化。遮光膜162為了將相鄰之像素3隔開，俯視下之平面圖案為格柵狀平面圖案。 彩色濾光片163及微透鏡164分別依每個像素3設置。彩色濾光片163對自半導體層101之光入射面側入射之入射光進行顏色分離。微透鏡164將照射光聚光，使聚光之光效率良好地入射至像素3。
此處，有時亦將半導體層101之第1面S1稱為元件形成面或主面，將第2面S2側稱為光入射面或背面。該實施形態之固體攝像裝置1J以設置於半導體層101之光電轉換部103(光電轉換元件PD)，將自半導體層101之第2面(光入射面、背面)S2側入射之光進行光電轉換。半導體層101例如由包含單晶矽之p型半導體基板構成。
＜分離區域＞ 如圖52所示，分離區域110自半導體層101之第1面S1側向第2面S2側延伸，將二維平面中彼此相鄰之像素3之間電性及光學性分離。分離區域110不限定於此，例如，為於自半導體層101之第1面S1向第2面S2側延伸之槽部內埋入有絕緣膜之溝槽分離構造。於該實施形態中，分離區域110不限定於此，例如跨及半導體層101之第1面S1及第2面S2而延伸。
如圖49所示，與1個像素3(1個光電轉換胞22S)對應之分離區域110為俯視下之平面形狀為方形狀之環狀平面圖案(環狀平面圖案)。且，與像素區塊61J之4個像素3(3a 3、3b 3、3c 3、3d 3)對應之分離區域110為俯視下於包圍4個像素3之周圍之方形狀之環狀平面圖案中具有格柵狀平面圖案之複合平面圖案。
如圖52所示，光電轉換胞22S依每個像素3設置。於圖52中，圖示出圖49所示之1個像素區塊61J中包含之4個像素3a 3、3b 3、3c 3、3d 3中之2個像素3a 3、3b 3。 如圖52所示，光電轉換胞22S具有p型半導體區域102。又，光電轉換胞22S於半導體層101之第1面S1側具有傳送電晶體TR、電荷保持區域FD及接觸區域121，且於半導體層101之第2面S2側具有光電轉換部103。又，光電轉換胞22S具有p型半導體區域105及釘扎膜106。
＜光電轉換部＞ 光電轉換部103之周圍由p型半導體區域102包圍。光電轉換部103包含n型半導體區域104。且，該光電轉換部103構成上述光電轉換元件PD。
＜p型半導體區域＞ 如圖52所示，p型半導體區域102分別設置於光電轉換部103與半導體層101之第1面S1之間、及光電轉換部103與半導體層101之第2面S2之間。又，p型半導體區域102亦設置於光電轉換部103與分離區域110之間。
＜傳送電晶體＞ 如圖52所示，傳送電晶體TR包含：閘極電極124，其介隔閘極絕緣膜設置於半導體層101之第1面S1側；通道形成區域，其於閘極電極124之正下方之p型半導體區域102形成通道；光電轉換部103，其作為源極區域發揮功能；及電荷保持區域FD，其作為汲極區域發揮功能。閘極絕緣膜例如由氧化矽膜構成。閘極電極124例如由導入有降低電阻值之雜質之多晶矽膜構成。傳送電晶體TR為場效電晶體，例如由MOSFET構成。傳送電晶體TR亦可由MISFET(Metal Insulator Semiconductor Field Effect Transistor，金屬絕緣半導體場效應電晶體)構成。
如圖49所示，像素區塊61J中包含之4個光電轉換胞22S(像素3a 3、3b 3、3c 3、3d 3)各者之傳送電晶體TR於俯視下自各個光電轉換胞22S(像素3a 3、3b 3、3c 3、3d 3)之中心偏向角部側而配置。且，該等4個光電轉換胞22S各者之傳送電晶體TR偏向由2×2排列之4個光電轉換胞22S(4個像素3a 3、3b 3、3c 3、3d 3)包圍之中央部側而配置。即，4個像素3(4個像素3a 3、3b 3、3c 3、3d 3)各者之傳送電晶體TR之閘極電極124於X方向及Y方向之各個方向上彼此相鄰。
＜電荷保持區域＞ 如圖52所示，電荷保持區域FD於半導體層101之第1面S1側設置於p型半導體區域102內，並經由p型半導體區域102與光電轉換部103隔開。電荷保持區域FD例如由雜質濃度較光電轉換部103高之n型半導體區域構成。電荷保持區域FD保持電荷，且降低與後述之導電焊墊122之歐姆接觸電阻。
如圖51所示，電荷保持區域FD與第1交叉部111a相接而設置，該第1交叉部111為於X方向延伸之分離區域110、與於Y方向延伸之分離區域110交叉之交叉部中位於以4個像素3(4個光電轉換胞22S)為一單位之像素區塊61J之中央部者。即，像素區塊61J中包含之4個像素3各者之電荷保持區域FD以包圍第1交叉部111a之方式配置，且於俯視下介隔分離區域110彼此相鄰。
＜接觸區域＞ 如圖52所示，p型接觸區域121於半導體層101之第1面S1側設置於p型半導體區域102內，並與p型半導體區域102電性連接。接觸區域121由雜質濃度較p型半導體區域102高之p型半導體區域構成，降低與後述之導電焊墊123之歐姆接觸電阻。
如圖51所示，p型接觸區域121與第2交叉部111b相接而設置，該第2交叉部111b為於X方向延伸之分離區域110、與於Y方向延伸之分離區域110交叉之交叉部中位於以4個像素3(4個光電轉換胞22S)為一單位之像素區塊61J之角部者。即，像素區塊61J中包含之4個像素3各者之接觸區域121以包圍第2交叉部111b之方式配置，且於俯視下介隔分離區域110彼此相鄰。
如圖49及圖52所示，於像素區塊61J中，於介隔分離區域110之第1交叉部111a配置之4個光電轉換胞22S各者之電荷保持區域FD，跨越分離區域110之第1交叉部111a電性及機械性連接有上述導電焊墊122。又，於像素區塊61J之角部，於介隔分離區域110之第2交叉部111b配置之4個光電轉換胞22S各者之接觸區域121，跨越分離區域110之第2交叉部111b電性及機械性連接有上述導電焊墊123。導電焊墊122及123各者例如由導入有降低電阻值之雜質之多晶矽膜構成。
如圖51所示，分離區域110具有：第1部分110a，其於俯視下包含與電荷保持區域FD之接觸；及第2部分110b，其包含與接觸區域121之接觸，且寬度W2較第1部分110a之寬度W1窄。分離區域110之第1部分110a構成為俯視下較與電荷保持區域FD相接之部分長，且較電荷保持區域FD接觸之部分更朝延伸方向突出。該分離區域110之第1部分110a與第2部分110b之比例係於包圍1個光電轉換胞22S之循環平面圖案中，第2部分110b較大。
如圖53所示，分離區域110之第1部分110a包含：頭部(表面部)110a 1，其設置於半導體層101之第1面S1側；主體部(深層部)110a 2，其於半導體層101之厚度方向(Z方向)上較頭部110a 1深之位置，與頭部110a 1相接而設置，且寬度較頭部110a 1窄。頭部110a 1於半導體層101之深度方向上較電荷保持區域FD長，即更深。
如圖52所示，p型半導體區域105於半導體層101之深度方向上沿分離區域110之側壁延伸，並與p型半導體區域102相接。且，p型半導體區域105於分離區域110之第1部分110a中，自頭部110a 1與主體部110a 2之階差部向半導體層101之第2面S2側延伸，於第2部分110b中，與接觸區域121接觸，自接觸區域121向半導體層101之第2面S2側延伸。即，p型半導體區域105與第1部分110a之主體部110a 2及第2部分110b各者相鄰而於半導體層101之深度方向延伸。該p型半導體區域105於俯視下包圍光電轉換部103之周圍，作為控制暗電流之產生之釘扎層發揮功能。p型半導體區域105之雜質濃度較p型半導體區域102高，且雜質濃度較p型接觸區域121低。
如圖52及53所示，釘扎膜106介存於分離區域110與p型半導體區域及p型接觸區域之間，控制暗電流之產生。作為釘扎膜106，例如，可使用氧化鉿(HfO 2)、或氧化鉭(Ta 2O 5)等。 另，雖於該實施形態中設置有釘扎膜106，但於未設置釘扎膜106之情形時，p型半導體區域105與分離區域110之第1部分110a之主體部110a 2及第2部分110b各者相接而於半導體層101之厚度方向延伸。
如圖52所示，絕緣層130覆蓋導電焊墊122及123、以及傳送電晶體TR之閘極電極124。絕緣層130例如由積層有氧化矽(SiO)膜、氮化矽(SiN)膜或碳氮化矽(SiCN)中之1者、或該等中之2個以上之積層膜構成。
如圖52所示，半導體層140包含：島狀之元件形成區域142a及142b，其等包含半導體；絕緣膜143，其以埋入該元件形成區域142a與元件形成區域142b之間之方式設置；及絕緣膜141，其設置於元件形成區域142a及142b各者之絕緣層130側。該元件形成區域142a及142b依每個像素區塊61J設置。
如圖50及圖52所示，於元件形成區域142a，以串聯連接配置有放大電晶體AMP及選擇電晶體SEL。於元件形成區域142b，以串聯連接配置有切換電晶體FDG及重設電晶體RST。放大電晶體AMP及選擇電晶體SEL共用作為源極區域及汲極區域發揮功能之一對主電極區域中之一者。又，於切換電晶體FDG及重設電晶體RST中，亦共用作為源極區域及汲極區域發揮功能之一對主電極區域中之一者。另，於圖50中，圖示出放大電晶體AMP、選擇電晶體SEL、切換電晶體FDG及重設電晶體RST各者之閘極電極145a、145s、145f及145r。又，於圖52中，圖示出放大電晶體AMP及重設電晶體RST各者之閘極電極145a及145r。
如圖52所示，半導體層140由絕緣層146覆蓋。 於導電焊墊122，電性及機械性連接有埋入自絕緣層146之表面到達導電焊墊122之表面之連接孔之接觸電極147a。於導電焊墊123，電性及機械性連接有埋入自絕緣層146之表面到達導電焊墊123之表面之連接孔之接觸電極147b。於傳送電晶體TR之閘極電極124，電性及機械性連接有埋入自絕緣層146之表面到達導電焊墊122之表面之連接孔之接觸電極147a。
如圖52所示，於放大電晶體AMP之閘極電極145a，連接有埋入自絕緣層146之表面到達閘極電極145a之連接孔之接觸電極。於重設電晶體RST之閘極電極145r，連接有埋入自絕緣層146之表面到達閘極電極145r之連接孔之接觸電極147e。雖未圖示，但同樣地，於選擇電晶體SEL及切換電晶體FDG各者之閘極電極，亦連接有埋入自絕緣層146之表面到達閘極電極之連接孔之接觸電極。
對接觸電極147b施加基準電位，作為電源電位。且，經由接觸電極147b、導電焊墊123及接觸區域121，將各像素3之p型半導體區域102電位固定為基準電位。於該第1實施形態中，例如施加0 V之Vss電位，作為基準電位。
＜第21實施形態之效果＞ 該第21實施形態之固體攝像裝置1J中，分離區域110具有：第1部分110a，其於俯視下包含與電荷保持區域之接觸；及第2部分110b，其包含與接觸區域121之接觸，且寬度W2較第1部分110a之寬度W1窄。藉此，抑制暗電流，且將光電轉換部103(光電轉換元件PD)之面積最大化。又，由於與以第1部分包圍光電轉換胞22S之情形相比，光電轉換胞22S之平面面積增加相當於俯視下之第2部分之長度之量，故可提高包含傳送電晶體TR之主動元件於光電轉換胞22S內之配置自由度。
於該實施形態中，已對將光電轉換胞及傳送電晶體、與構成讀出電路之像素電晶體設置於不同之半導體層之固體攝像裝置1J進行說明，但如上述實施形態般，由於在1個半導體層，設置光電轉換胞、傳送電晶體、及像素電晶體之固體攝像裝置中，主動元件密集，故如該實施形態般，使包含與接觸區域之接觸之第2部分之寬度較包含與電荷保持區域之接觸之第1部分窄，尤其有效。
又，可於同一平面尺寸中增大光電轉換部之體積，而可改善飽和信號量。 又，導電焊墊123與接觸區域121之接地面積變大，而可減小使用導電焊墊123之導電路徑之電阻。 又，由於分離區域110之第1部分110a於半導體層101之厚度方向上，將主體部110a 2之寬度設得較包含與電荷保持區域FD之接觸之頭部110a 1之寬度窄，故與以頭部110a 1之寬度於半導體層之厚度方向上構成分離區域之情形相比，可增大光電轉換部103之體積，且可進一步改善飽和信號量Qs。
[第22實施形態] 該第22實施形態之固體攝像裝置1K如圖54所示，像素3中包含之光電轉換胞22T被像素內分離區域劃分為2個區域。且，光電轉換胞22T與上述第21實施形態之圖51所示之光電轉換胞22S同樣，由具有第1部分及第2部分之分離區域110劃分。 於該第2實施形態之固體攝像裝置1K中，亦可獲得與上述第21實施形態同樣之效果。
[第23實施形態] 《對電子機器之應用例》 本技術(本揭示之技術)例如可應用於數位靜態相機、數位攝影機等攝像裝置、具備攝像功能之行動電話、或具備攝像功能之其他機器等各種電子機器。
圖55係顯示本技術之第23實施形態之電子機器(例如，相機)之概略構成之圖。 如圖55所示，電子機器200具備固體攝像裝置201、光學透鏡202、快門裝置203、驅動電路204、及信號處理電路205。該電子機器200顯示將本技術之第1實施形態至第22實施形態之固體攝像裝置1A、1B、1C、1D、1E、1F、1G、1H、1J、1K用於電子機器(例如相機)，作為固體攝像裝置201時之實施形態。
光學透鏡202使來自被攝體之像光(入射光206)成像於固體攝像裝置201之攝像面上。藉此，於固體攝像裝置201內遍歷一定期間累積信號電荷。快門裝置203控制對固體攝像裝置201之光照射期間及遮光期間。驅動電路204供給控制固體攝像裝置201之傳送動作及快門裝置203之快門動作之驅動信號。藉由自驅動電路204供給之驅動信號(時序信號)，進行固體攝像裝置201之信號傳送。信號處理電路205對自固體攝像裝置201輸出之信號(像素信號)進行各種信號處理。將已進行信號處理之影像信號記憶於記憶體等記憶媒體，或輸出至監視器。
藉由此種構成，於第23實施形態之電子機器200中，由於在固體攝像裝置201中藉由光反射抑制部，抑制於遮光膜、或與空氣層相接之絕緣膜之光反射，故可抑制抖動，可謀求畫質提高。
另，作為可應用固體攝像裝置1A～1J之電子機器200，並非限於相機者，亦可應用於其他電子機器。例如，亦可應用於專用於行動電話或平板終端等移動機器之相機模組等攝像裝置。
又，本技術除作為上述之影像感測器之固體攝像裝置外，還可應用於亦包含稱為ToF(Time Of Flight：飛行時間)感測器，並測定距離之測距感測器等所有光檢測裝置。測距感測器為向物體發出照射光，檢測該照射光由物體之表面反射而返回之反射光，基於發出照射光起至受光反射光為止之飛行時間，算出與物體相隔之距離之感測器。作為該測距感測器之元件分離區域之構造，可採用上述之元件分離區域之構造。
[第14實施形態之變化例] 如圖45所示，於上述第19實施形態之變化例中，於像素3a 2之元件形成區域21a設置虛設之閘極電極45b。當然設置該虛設之閘極電極45b，即虛設電晶體之技術亦可應用於圖25至圖27所示之上述第14實施形態中。
例如，作為上述第14實施形態之第1變化例，如圖56所示，可於像素3c之元件形成區域21a，代替圖26之選擇電晶體SEL而設置虛設電晶體DMT，且於像素3b之元件形成區域21a，代替圖26之放大電晶體AMP及選擇電晶體SEL，而設置2個虛設電晶體DMT。
又，作為上述第14實施形態之第2變化例，如圖57所示，可於像素3c之元件形成區域21a，代替圖26之放大電晶體AMP及選擇電晶體SEL，而設置2個虛設電晶體DMT，且於像素3b之元件形成區域21a，代替圖26之放大電晶體AMP及選擇電晶體SEL，而設置2個虛設電晶體DMT。
又，作為上述第14實施形態之第3變化例，如圖58所示，可於像素3c之元件形成區域21a，代替圖26之放大電晶體AMP，設置虛設電晶體DMT，且於像素3b之元件形成區域21a，代替圖26之放大電晶體AMP及選擇電晶體SEL，設置2個虛設電晶體DMT。
又，作為上述第14實施形態之第4變化例，如圖59所示，可於像素3d之元件形成區域21a，代替圖26之放大電晶體AMP及選擇電晶體SEL，設置2個虛設電晶體DMT，且於像素3b之元件形成區域21a，代替圖26之放大電晶體AMP及選擇電晶體SEL，設置2個虛設電晶體DMT。
即，電路區塊62C可具有作為像素電晶體之虛設電晶體DMT。虛設電晶體DMT之個數並非限定於第14實施形態之第1至第4變化例者，電路區塊62C只要至少包含各1個之放大電晶體AMP、選擇電晶體SEL、重設電晶體RST及切換電晶體FDG即可。
另，虛設電晶體DMT亦可應用於上述第13實施形態。 又，當然於該第14實施形態之第1至第4變化例之固體攝像裝置中，亦可應用於上述第23實施形態之電子機器。
另，本技術亦可採取如下構成。 (1) 一種光檢測裝置，其具備： 半導體層，其具有於厚度方向上相互位於相反側之第1面及第2面；及 光電轉換胞，其設置於上述半導體層，且由延伸於上述半導體層之厚度方向之第1分離區域劃分；且 上述光電轉換胞包含： 第1光電轉換區域及第2光電轉換區域，其等各自於俯視下彼此相鄰地設置於上述半導體層，且各自具有光電轉換部及傳送電晶體； 第2分離區域，其於俯視下配置於上述第1光電轉換區域與上述第2光電轉換區域之間，且於上述半導體層之厚度方向延伸；及 元件形成區域，其由第3分離區域劃分地設置於上述半導體層之上述第1面側，且設置有像素電晶體；且 上述元件形成區域於俯視下跨及上述第1及第2光電轉換區域而延伸。 (2) 如上述(1)記載之光檢測裝置，其中 上述光電轉換胞由方形狀之平面圖案構成； 上述第2分離區域於俯視下自隔著上述光電轉換胞相互位於相反側之2個上述第1分離區域各者向內側突出而設置； 上述元件形成區域於俯視下橫穿2個上述第2分離區域之間。 (3) 如上述(1)或(2)記載之光檢測裝置，其中 上述元件形成區域包含： 第1部分，其橫穿2個上述第2分離區域之間；及 一對第2部分，其等自上述第1部分之一端側及另一端側各者朝上述第1部分之與上述傳送電晶體側為相反側延伸。 (4) 如上述(1)至(3)中任一項記載之光檢測裝置，其中 上述光電轉換胞進而包含： 第1導電型之半導體區域，其跨及上述元件形成區域、上述第1及第2光電轉換區域各者而設置於上述半導體層；及 第1導電型之接觸區域，其設置於上述第1半導體區域內；且 上述接觸區域於俯視下配置於2個上述第2分離區域之間。 (5) 如上述(1)至(4)中任一項記載之光檢測裝置，其中 上述第1及第2光電轉換區域各者之上述傳送電晶體設置於上述元件形成區域。 (6) 如上述(1)至(5)中任一項記載之光檢測裝置，其進而包含： 第1導電型之半導體區域，其跨及上述元件形成區域、上述第1及上述第2光電轉換區域各者而設置於上述半導體層；及 第1導電型之接觸區域，其設置於上述第1半導體區域內；且 上述接觸區域於俯視下至少配置於上述一對第2部分之任一者與上述第1分離區域之間。 (7) 如上述(1)至(6)中任一項記載之光檢測裝置，其中 上述像素電晶體設置於上述第1及第2光電轉換區域各者。 (8) 如上述(1)至(7)中任一項記載之光檢測裝置，其中 上述第1分離區域及上述第2分離區域各者與上述第3分離區域一體化。 (9) 一種光檢測裝置，其具備： 半導體層，其具有於厚度方向上相互位於相反側之第1面及第2面；及 光電轉換胞，其設置於上述半導體層，且由延伸於上述半導體層之厚度方向之第1分離區域劃分；且 上述光電轉換胞包含： 第1光電轉換區域及第2光電轉換區域，其等各自於俯視下彼此相鄰地設置於上述半導體層，且各自具有光電轉換部及傳送電晶體； 第2分離區域，其於俯視下設置於上述第1光電轉換區域與上述第2光電轉換區域之間，且於上述半導體層之厚度方向延伸； 元件形成區域，其由第3分離區域劃分地設置於上述半導體層之上述第1面側，且設置有像素電晶體； 電荷保持區域，其設置於上述半導體層之第1面側； 第1導電型之半導體區域，其跨及上述元件形成區域、上述第1光電轉換區域及上述第2光電轉換區域而設置於上述半導體層；及 第1導電型之接觸區域，其設置於上述半導體區域內；且 上述電荷保持區域及上述接觸區域之至少任一者由上述第1及第2光電轉換區域共用，且於俯視下配置於上述第1光電轉換區域與上述第2光電轉換區域之間。 (10) 如上述(9)記載之光檢測裝置，其中 上述光電轉換胞之俯視下之平面圖案以方形狀構成； 上述第2分離區域於俯視下與隔著上述光電轉換胞相互位於相反側之2個上述第1分離區域各者隔開設置。 (11) 如上述(9)或(10)記載之光檢測裝置，其中 上述電荷保持區域於俯視下配置於2個上述第1分離區域之一者與上述第2分離區域之間； 上述接觸區域於俯視下配置於2個上述第1分離區域之另一者與上述第2分離區域之間。 (12) 如上述(9)至(11)中任一項記載之光檢測裝置，其中 上述元件形成區域及上述像素電晶體個別地設置於上述第1及第2光電轉換區域各者。 (13) 如上述(9)至(12)中任一項記載之光檢測裝置，其中 上述電荷保持區域設置於2個上述第1分離區域中之一者與上述第2分離區域之間； 上述元件形成區域於俯視下橫穿2個上述第1分離區域中之另一者與上述第2分離區域之間，且跨及上述第1及第2光電轉換區域延伸。 (14) 如上述(10)記載之光檢測裝置，其中 上述元件形成區域包含： 第1部分，其橫穿上述另一第1分離區域與上述第2分離區域之間；及 一對第2部分，其等自上述第1部分之一端側及另一端側各者朝上述第1部分之與上述另一第1分離區域側為相反側延伸。 (15) 如上述(9)至(14)中任一項記載之光檢測裝置，其中 上述像素電晶體設置於上述第1及第2光電轉換區域各者。 (16) 一種光檢測裝置，其具備： 半導體層，其具有複數個光電轉換胞，該等光電轉換胞於俯視下介隔分離區域彼此相鄰地配置，且各自設置有光電轉換部及傳送電晶體； 半導體區域，其於俯視下分別設置於上述複數個光電轉換胞各者之上述分離區域側；及 導電焊墊，其一部分埋入上述分離區域，且於俯視下跨越上述分離區域而連接於上述複數個光電轉換胞各者之上述半導體區域。 (17) 如上述(16)記載之光檢測裝置，其中 上述導電焊墊包含：主體部，其位於上述分離區域內；及頭部，其自上述主體部朝上述元件分離區域之外側突出，且構成為較上述主體部寬；且 上述半導體區域與上述主體部及上述頭部各者連接。 (18) 如上述(16)或(17)記載之光檢測裝置，其中 上述半導體區域為電荷保持區域、被施加第1基準電位之第1接觸區域、及被施加與上述第1基準電位不同之第2基準電位之第2接觸區域之任一者。 (19) 如上述(16)至(18)中任一項記載之光檢測裝置，其進而具備： 中繼配線，其包含2個上述導電焊墊、及連結2個上述導電焊墊之連結部。 (20) 如上述(16)至(19)中任一項記載之光檢測裝置，其中 上述複數個光電轉換胞各者進而具有像素電晶體，該像素電晶體共用跨越上述分離區域而配置於各個上述光電轉換胞內之閘極電極。 (21) 如上述(20)記載之光檢測裝置，其中 上述閘極電極具有：主體部，其於上述分離區域內介隔閘極絕緣膜與上述半導體層相鄰；及頭部，其自上述主體部朝上述分離區域之外側突出，介隔上述閘極絕緣膜與上述半導體層相鄰，且較上述主體部寬。 (22) 一種光檢測裝置，其具備： 半導體層，其具有於厚度方向上相互位於相反側之第1面及第2面；及 光電轉換胞，其由元件分離區域劃分地設置於上述半導體層；且 上述光電轉換胞於上述半導體層之上述第1面側具有傳送電晶體、電荷保持區域及接觸區域，且於上述第2面側具有光電轉換部； 上述分離區域具有：第1部分，其於俯視下與上述電荷保持區域接觸；及第2部分，其與上述接觸區域接觸，且寬度較上述第1部分窄。 (23) 如上述(22)記載之光檢測裝置，其中 上述分離區域之俯視下之上述第1部分與上述第2部分之比例，以上述第2部分較大。 (24) 如上述(22)或(23)記載之光檢測裝置，其中 上述分離區域之上述第1部分包含：表面部，其設置於上述半導體層之第1面側；及深層部，其於上述半導體層之厚度方向上較上述表面部深之位置，與上述表面部相接而設置，且寬度較上述表面部窄。 (25) 如上述(22)至(24)中任一項記載之光檢測裝置，其中 上述光電轉換部包含第1半導體區域； 上述光電轉換胞進而具有：第2半導體區域，其與上述第1部分之上述深層部及上述第2部分各者相鄰，於上述半導體層之厚度方向延伸，且與上述第1半導體區域為相反導電型。 (26) 如上述(22)至(25)中任一項記載之光檢測裝置，其中 上述光電轉換胞於上述第1部分之上述深層部及上述第2部分各者、與上述第2半導體區域之間進而具有釘扎膜。 (27) 一種光檢測裝置，其具備： 像素單位，其具有4個像素，該等像素各自具有2個光電轉換區域、2個傳送電晶體及2個電荷保持區域；且 上述像素單位之各像素之電荷保持區域相互電性連接。 (28) 如上述(27)記載之光檢測裝置，其中 上述像素單位之8個電荷保持區域電性連接。 (29) 如上述(27)或(28)記載之光檢測裝置，其中 上述8個電荷保持區域連接於第1放大電晶體。 (30) 如上述(27)至(29)中任一項記載之光檢測裝置，其中 上述8個電荷保持區域連接於上述第1放大電晶體及第2放大電晶體。 (31) 如上述(27)至(30)中任一項記載之光檢測裝置，其中 上述8個電荷保持區域連接於切換電晶體，並經由上述切換電晶體而連接於重設電晶體。 (32) 如上述(31)記載之光檢測裝置，其具有： 電容，其連接於上述切換電晶體與上述重設電晶體之間。 (33) 如上述(27)至(32)中任一項記載之光檢測裝置，其中 上述像素單位之4個像素具有第1像素、第2像素、第3像素及第4像素； 上述第1像素包含第1及第2電荷保持區域； 上述第2像素包含第3及第4電荷保持區域； 上述第3像素包含第5及第6電荷保持區域； 上述第4像素包含第7及第8電荷保持區域； 連結上述第1電荷保持區域與上述第5電荷保持區域之第1線、與連結上述第2電荷保持區域與上述第6電荷保持區域之第2線並行； 連結上述第1電荷保持區域與上述第2電荷保持區域之第3線、與連結上述第5電荷保持區域與上述第6電荷保持區域之第4線並行。 (34) 一種光檢測裝置，其具有： 複數個像素，其等2維狀設置；且 於上述複數個像素之各個像素內，具有由元件分離區域劃分之5個半導體區域。 (35) 如上述(34)記載之光檢測裝置，其中 上述5個半導體區域之2個區域為設置有傳送電晶體之區域。 (36) 如上述(34)或(35)記載之光檢測裝置，其中 上述5個半導體區域之2個區域為設置有像素電晶體之區域。 (37) 如上述(36)記載之光檢測裝置，其中 上述像素電晶體包含選擇電晶體、放大電晶體、重置電晶體之任一者。 (38) 如上述(35)至(37)中任一項記載之光檢測裝置，其中 上述5個半導體區域之1個區域為p型半導體區域。 (39) 如上述(38)記載之光檢測裝置，其中 對上述p型半導體區域施加基準電位作為電源電位。 (40) 如上述(39)記載之光檢測裝置，其中 上述基準電位為0 V。 (41) 如上述(38)記載之光檢測裝置，其中 上述5個半導體區域之2個區域為設置有像素電晶體之區域； 上述p型半導體區域設置於設置有上述像素電晶體之區域之間。 (42) 如上述(34)至(41)中任一項記載之光檢測裝置，其中 上述元件分離區域為STI。 (43) 一種光檢測裝置，其具有2維狀設置之複數個像素；且 於上述像素內，具有由元件分離區域劃分之5個半導體區域； 上述5個半導體區域具有： 第1半導體區域，其設置有第1傳送電晶體； 第2半導體區域，其設置有第2傳送電晶體； 第3半導體區域，其設置有上述第1及第2傳送電晶體以外之第1像素電晶體； 第4半導體區域，其設置有上述第1及第2傳送電晶體以外之第2像素電晶體；及 p型半導體區域。 (44) 如上述(43)記載之光檢測裝置，其中 上述第1或第2像素電晶體為選擇電晶體、放大電晶體、重置電晶體之任一者。 (45) 如上述(43)或(44)記載之光檢測裝置，其中 對上述p型半導體區域施加基準電位，作為電源電位。 (46) 如上述(45)記載之光檢測裝置，其中 上述基準電位為0 V。 (47) 如上述(43)至(46)中任一項記載之光檢測裝置，其中 上述p型半導體區域設置於上述第3半導體區域與上述第4半導體區域之間。 (48) 如上述(43)至(47)中任一項記載之光檢測裝置，其中 上述元件分離區域為STI。 (49) 一種光檢測裝置，其具有： 第1像素，其設置於半導體基板；及 溝槽，其包含：第1區域，該第1區域將上述第1像素與相鄰之像素分離；及第2區域，該第2區域於俯視下遮蔽設置於上述第1像素內之光電轉換部；且 於俯視下，上述第2區域在設置於上述第1像素之第1浮動擴散區域與第2浮動擴散區域之間具有第1部分； 於上述俯視下，上述第2區域在設置於上述第1像素之第1電晶體與第2電晶體之間具有第2部分； 於上述俯視下，於上述第1部分與上述第2部分之間設置有接觸區域。 (50) 如上述(49)記載之光檢測裝置，其中 於上述俯視下，上述第1部分、上述接觸區域、及上述第2部分依序沿第1方向排列。 (51) 如上述(50)記載之光檢測裝置，其中 第1電晶體之第1接觸器、閘極電極、第2接觸器依序沿上述第1方向排列。 (52) 如上述(51)記載之光檢測裝置，其中 第2電晶體之第3接觸器、閘極電極、第4接觸器依序沿上述第1方向排列。 (53) 如上述(49)至(52)中任一項記載之光檢測裝置，其中 上述溝槽貫通上述半導體基板。 (54) 如上述(49)至(53)中任一項記載之光檢測裝置，其中 於上述第1像素之中心設置有上述接觸區域。 (55) 如上述(49)至(54)中任一項記載之光檢測裝置，其中 上述接觸區域為p型雜質區域。 (56) 一種光檢測裝置，其具有： 第1像素，其設置於半導體基板；及 分離區域，其將上述第1像素與相鄰之像素分離； 於俯視下，上述第1像素由上述分離區域之第1至第4部分包圍； 上述分離區域於上述俯視下具有設置於上述第1部分與上述第3部分之間之第5部分及第6部分； 於上述俯視下，於上述第5部分與上述第6部分之間設置有接觸區域； 上述第5部分與上述第1部分相接，上述第6部分與上述第3部分相接。 (57) 如上述(56)記載之光檢測裝置，其中 上述第1部分與上述第5部分所成之角為垂直。 (58) 如上述(56)或(57)記載之光檢測裝置，其中 上述第1部分與上述第3部分對向。 (59) 如上述(56)至(58)中任一項記載之光檢測裝置，其中 於上述俯視下，上述第5部分、上述接觸區域、及上述第6部分依序沿第1方向排列。 (60) 如上述(59)記載之光檢測裝置，其中 上述第1像素具有設置於上述第6部分之兩側之第1電晶體與第2電晶體； 上述第1電晶體之第1接觸器、閘極電極、第2接觸器依序沿上述第1方向排列。 (61) 如上述(60)記載之光檢測裝置，其中 上述第2電晶體之第3接觸器、閘極電極、第4接觸器依序沿上述第1方向排列。 (62) 如上述(56)至(61)中任一項記載之光檢測裝置，其中 上述溝槽貫通上述半導體基板。 (63) 如上述(56)至(62)中任一項記載之光檢測裝置，其中 於上述第1像素之中心設置有上述接觸區域。 (64) 如上述(56)至(63)中任一項記載之光檢測裝置，其中 上述接觸區域為p型雜質區域。 (65) 一種電子機器，其具備：如上述(1)、(9)、(16)、(22)、(27)、(34)、(43)、(49)及(56)中任一項記載之光檢測裝置；光學透鏡，其使來自被攝體之像光於上述光檢測裝置之攝像面上成像；及信號處理電路，其對自上述光檢測裝置輸出之信號進行信號處理。
本技術之範圍並非限定於圖示記載之例示性之實施形態者，亦包含獲得與本技術之目標效果均等之效果之所有實施形態。再者，本技術之範圍並非限定於由技術方案劃定之發明特徵之組合者，可藉由所有揭示之各種特徵中之特定特徵之所有期望之組合劃定。
1:固體攝像裝置 1A,1B,1C,1D,1E,1F,1G,1H,1J:固體攝像裝置 2:半導體晶片 2A:像素區域 2B:周邊區域 3,3a,3b,3c,3d:像素 3a 1,3b 1,3c 1,3d 1:像素 3a 2,3b 2,3c 2,3d 2:像素 3a 3,3b 3,3c 3,3d 3:像素 3e,3f,3g:像素 3e 1:像素 4:垂直驅動電路 5:行信號處理電路 6:水平驅動電路 7:輸出電路 8:控制電路 10:像素驅動線 11:垂直信號線 12:水平信號線 13:邏輯電路 14:接合墊 15:讀出電路 15B,15C,15E,15J:讀出電路 21:半導體層 21a,21b 1,21b 2,21c,21d:元件形成區域(活性區域) 21a 1 ,21c 1 ,21d 1 ,21e 1,21h 1:第1部分 21a 2,21c 2,21d 2,21e 2:第2部分 21c 3:第3部分 21e,21f,21g,21h:元件形成區域 21z:供電區域 22,22L:光電轉換胞 22A,22B,22C,22D,22E,22F,22G,22H,22I,22J,22K,22L,22M 1,22M 2,22M 3,22M 4,22M 5:光電轉換胞 22N 1,22N 2,22N 3:光電轉換胞 22P 1,22P 2,22P 3,22P 4:光電轉換胞 22Q 1,22Q 2,22Q 3:光電轉換胞 22R:第2光電轉換區域 22R 1,22R 2,22R 3,22R 4:光電轉換胞 22S,22T:光電轉換胞 23L:第1光電轉換區域 23R:第2光電轉換區域 24:p型半導體區域 25:光電轉換部 26:n型半導體區域 31:像素分離區域(第1分離區域) 31a,31b,31c,31d:像素分離區域 32:像素內分離區域(第2分離區域) 33:元件分離區域(第3分離區域) 34:像素內分離區域 41:閘極槽部 42:閘極絕緣膜 43:閘極電極 44:閘極絕緣膜 45:閘極電極 45a,45b:閘極電極 45a 1,71a 1,71b 1,72a,73a 1,73b 1:主體部 45a 2,71a 2,71b 2,72b,73a 2,73b 2:頭部 46,47:主電極區域 48:接觸區域 51:彩色濾光片 52:微透鏡 61B,61C,61E,61F,61G,61H,61H 1,61H 2,61J:像素區塊 62B,62C,62E,62H,62J:電路區塊 62F:像素區塊 63:導電路徑 63a,63s 1,63s 2:配線 63a 1,63a 2,63a 3:幹線部 63f 1,63f 2,63f 3,63f 4,63f 5,63f 6:配線 63g,63g 1,63g 2:配線 63s:升壓配線 63s 11,63s 12:幹線部 63vs 1,63vs 2:配線 64f:配線 71,73:中繼配線 71a,72,73a,73b:導電焊墊 71b:導電焊墊 71c,73c:連結部 74:導電焊墊 75:層間絕緣膜 76:接觸電極 77:配線 78,79:配線 101:半導體層 102:p型半導體區域 103:光電轉換部 104:n型半導體區域 105:p型半導體區域 106:釘扎膜 110:分離區域 110a:第1部分 110a 1:頭部 110a 2:主體部 110b:第2部分 111a:第1交叉部 111b:第2交叉部 121:接觸區域 122,123:導電焊墊 124:閘極電極 130:絕緣層 140:半導體層 141,143:絕緣膜 142a,142b:元件形成區域 145a,145f,145r,145s:閘極電極 146:絕緣層 147a,147b,147e:接觸電極 161:平坦化膜 162:遮光膜 163:彩色濾光片 164:微透鏡 200:電子機器 201:固體攝像裝置 202:光學透鏡 203:快門裝置 204:驅動電路 205:信號處理電路 206:入射光 AMP:放大電晶體 Ce:電容 DMT:虛設電晶體 FD,FD1,FD2:電荷保持區域(浮動擴散區) FDG:切換電晶體 Pc 1,Pc 2,Pc 3:放大段胞 PD,PD1,PD2:光電轉換元件 Qt,Qt2:像素電晶體 RST:重設電晶體 S1:第1面 S2:第2面 SEL:選擇電晶體 TR:傳送電晶體 TR1,TR2:傳送電晶體 VDD:電源線 VSL:垂直信號線 Vss:電位 W1,W2:寬度
圖1係顯示本技術之第1實施形態之固體攝像裝置之一構成例之晶片佈局圖。 圖2係顯示本技術之第1實施形態之固體攝像裝置之一構成例之方塊圖。 圖3係顯示本技術之第1實施形態之像素及讀出電路之一構成例之等效電路圖。 圖4係顯示本技術之第1實施形態之像素之一構成例之模式性俯視圖。 圖5係顯示沿圖4之A3-A3切斷線之剖面構造之模式性剖視圖。 圖6係顯示沿圖4之B3-B3切斷線之剖面構造之模式性剖視圖。 圖7係顯示沿圖4之C3-C3切斷線之剖面構造之模式性剖視圖。 圖8係顯示本技術之第2實施形態之像素之一構成例之模式性俯視圖。 圖9係顯示本技術之第3實施形態之像素之一構成例之模式性俯視圖。 圖10係顯示本技術之第4實施形態之像素之一構成例之模式性俯視圖。 圖11係顯示本技術之第5實施形態之像素之一構成例之模式性俯視圖。 圖12係顯示本技術之第6實施形態之像素之一構成例之模式性俯視圖。 圖13係顯示本技術之第7實施形態之像素之一構成例之模式性俯視圖。 圖14係顯示本技術之第8實施形態之像素之一構成例之模式性俯視圖。 圖15係顯示本技術之第9實施形態之像素之一構成例之模式性俯視圖。 圖16係顯示本技術之第10實施形態之像素之一構成例之模式性俯視圖。 圖17係顯示本技術之第11實施形態之像素之一構成例之模式性俯視圖。 圖18係顯示本技術之第12實施形態之像素之一構成例之模式性俯視圖。 圖19係顯示本技術之第13實施形態之固體攝像裝置之像素區塊及讀出電路之一構成例之等效電路圖。 圖20係本技術之第13實施形態之固體攝像裝置之像素區塊之模式性俯視圖。 圖21A係圖20所示之像素區塊中包含之像素之模式性俯視圖。 圖21B係圖20所示之像素區塊中包含之像素之模式性俯視圖。 圖21C係圖20所示之像素區塊中包含之像素之模式性俯視圖。 圖21D係圖20所示之像素區塊中包含之像素之模式性俯視圖。 圖22係顯示圖20所示之像素區塊之接線狀態之模式性俯視圖。 圖23係將圖22之一部分放大之模式性俯視圖。 圖24係將圖22之一部分放大之模式性俯視圖。 圖25係顯示本技術之第14實施形態之固體攝像裝置之像素區塊及讀出電路之一構成例之等效電路圖。 圖26係本技術之第14實施形態之固體攝像裝置之像素區塊之模式性俯視圖。 圖27係圖26所示之像素區塊中包含之像素之模式性俯視圖。 圖28係顯示本技術之第15實施形態之固體攝像裝置之像素區塊之接線狀態之模式性俯視圖。 圖29係將圖28之一部分放大之模式性俯視圖。 圖30係顯示本技術之第16實施形態之固體攝像裝置之像素區塊及讀出電路之一構成例之等效電路圖。 圖31係本技術之第16實施形態之固體攝像裝置之像素區塊之模式性俯視圖。 圖32係顯示本技術之第16實施形態之固體攝像裝置之像素區塊之接線狀態之模式性俯視圖。 圖33係顯示本技術之第17實施形態之固體攝像裝置之像素區塊之一構成例之模式性俯視圖。 圖34係顯示本技術之第18實施形態之固體攝像裝置之像素區塊之一構成例之模式性俯視圖。 圖35係顯示本技術之第19實施形態之固體攝像裝置之像素區塊及讀出電路之一構成例之等效電路圖。 圖36係顯示本技術之第19實施形態之固體攝像裝置之像素區塊之一構成例之模式性俯視圖。 圖37係將圖35之第1部分放大之模式性俯視圖。 圖38係將圖35之第2部分放大之模式性俯視圖。 圖39係將圖35之第3部分放大之模式性俯視圖。 圖40係顯示沿圖36之A36-A36切斷線之剖面構造之模式性剖視圖。 圖41係顯示沿圖36之B36-B36切斷線之剖面構造之模式性剖視圖。 圖42A係顯示沿圖37之A37-A37切斷線之剖面構造之模式性剖視圖。 圖42B係顯示沿圖37之B37-B37切斷線之剖面構造之模式性剖視圖。 圖42C係顯示沿圖37之C37-C37切斷線之剖面構造之模式性剖視圖。 圖42D係顯示沿圖37之D37-D37切斷線之剖面構造之模式性剖視圖。 圖43A係顯示沿圖38之A38-A38切斷線之剖面構造之模式性剖視圖。 圖43B係顯示沿圖38之B38-B38切斷線之剖面構造之模式性剖視圖。 圖43C係顯示沿圖38之C38-C38切斷線之剖面構造之模式性剖視圖。 圖44係顯示沿圖39之A39-A39切斷線之剖面構造之模式性剖視圖。 圖45係顯示本技術之第19實施形態之變化例之像素區塊之模式性俯視圖。 圖46係本技術之第20實施形態之固體攝像裝置之像素區塊之模式性俯視圖。 圖47係顯示沿圖46之A46-A46切斷線之剖面構造之模式性剖視圖。 圖48係顯示本技術之第21實施形態之固體攝像裝置之像素區塊及讀出電路之一構成例之等效電路圖。 圖49係本技術之第21實施形態之固體攝像裝置之像素區塊之模式性俯視圖。 圖50係本技術之第21實施形態之固體攝像裝置之電路區塊之模式性俯視圖。 圖51係顯示本技術之第21實施形態之固體攝像裝置之電路區塊之電荷保持區域及接觸區域之配置之模式性俯視圖。 圖52係顯示沿圖49之A49-A49切斷線之剖面構造之模式性剖視圖。 圖53係將圖52之一部分放大之模式性剖視圖。 圖54係顯示本技術之第22實施形態之固體攝像裝置之像素區塊之一構成例之模式性俯視圖。 圖55係顯示本技術之第23實施形態之電子機器之概略構成之圖。 圖56係顯示本技術之第14實施形態之第1變化例之像素區塊之模式性俯視圖。 圖57係顯示本技術之第14實施形態之第2變化例之像素區塊之模式性俯視圖。 圖58係顯示本技術之第14實施形態之第3變化例之像素區塊之模式性俯視圖。 圖59係顯示本技術之第14實施形態之第4變化例之像素區塊之模式性俯視圖。
1A:固體攝像裝置
2:半導體晶片
3:像素
21a,21b1,21b2:元件形成區域(活性區域)
21a1:第1部分
21a2:第2部分
21z:供電區域
22A:光電轉換胞
23L:第1光電轉換區域
23R:第2光電轉換區域
24:p型半導體區域
31:像素分離區域(第1分離區域)
31a,31b,31c,31d:像素分離區域
32:像素內分離區域(第2分離區域)
33:元件分離區域(第3分離區域)
43:閘極電極
45:閘極電極
46,47:主電極區域
48:接觸區域
FD1,FD2:電荷保持區域(浮動擴散區)
Qt:像素電晶體
TR1,TR2:傳送電晶體

Claims (65)

  1. 一種光檢測裝置，其具備： 半導體層，其具有於厚度方向上相互位於相反側之第1面及第2面；及 光電轉換胞，其設置於上述半導體層，且由延伸於上述半導體層之厚度方向之第1分離區域劃分；且 上述光電轉換胞包含： 第1光電轉換區域及第2光電轉換區域，其等各自於俯視下彼此相鄰地設置於上述半導體層，且各自具有光電轉換部及傳送電晶體； 第2分離區域，其於俯視下配置於上述第1光電轉換區域與上述第2光電轉換區域之間，且於上述半導體層之厚度方向延伸；及 元件形成區域，其由第3分離區域劃分地設置於上述半導體層之上述第1面側，且設置有像素電晶體；且 上述元件形成區域於俯視下跨及上述第1及第2光電轉換區域而延伸。
  2. 如請求項1之光檢測裝置，其中 上述光電轉換胞由方形狀之平面圖案構成； 上述第2分離區域於俯視下自隔著上述光電轉換胞相互位於相反側之2個上述第1分離區域各者向內側突出而設置； 上述元件形成區域於俯視下橫穿2個上述第2分離區域之間。
  3. 如請求項2之光檢測裝置，其中 上述元件形成區域包含： 第1部分，其橫穿2個上述第2分離區域之間；及 一對第2部分，其自上述第1部分之一端側及另一端側各者朝上述第1部分之與上述傳送電晶體側為相反側延伸。
  4. 如請求項2之光檢測裝置，其中 上述光電轉換胞進而包含： 第1導電型之半導體區域，其跨及上述元件形成區域、上述第1及第2光電轉換區域各者而設置於上述半導體層；及 第1導電型之接觸區域，其設置於上述第1半導體區域內；且 上述接觸區域於俯視下配置於2個上述第2分離區域之間。
  5. 如請求項4之光檢測裝置，其中 上述第1及第2光電轉換區域各者之上述傳送電晶體設置於上述元件形成區域。
  6. 如請求項3之光檢測裝置，其中 上述光電轉換胞進而包含： 第1導電型之半導體區域，其跨及上述元件形成區域、上述第1及上述第2光電轉換區域各者而設置於上述半導體層；及 第1導電型之接觸區域，其設置於上述第1半導體區域內；且 上述接觸區域於俯視下至少配置於上述一對第2部分之任一者與上述第1分離區域之間。
  7. 如請求項1之光檢測裝置，其中 上述像素電晶體設置於上述第1及第2光電轉換區域各者。
  8. 如請求項1之光檢測裝置，其中 上述第1分離區域及上述第2分離區域各者與上述第3分離區域一體化。
  9. 一種光檢測裝置，其具備： 半導體層，其具有於厚度方向上相互位於相反側之第1面及第2面；及 光電轉換胞，其設置於上述半導體層，且由延伸於上述半導體層之厚度方向之第1分離區域劃分；且 上述光電轉換胞包含： 第1光電轉換區域及第2光電轉換區域，其等各自於俯視下彼此相鄰地設置於上述半導體層，且各自具有光電轉換部及傳送電晶體； 第2分離區域，其於俯視下設置於上述第1光電轉換區域與上述第2光電轉換區域之間，且於上述半導體層之厚度方向延伸； 元件形成區域，其由第3分離區域劃分地設置於上述半導體層之上述第1面側，且設置有像素電晶體； 電荷保持區域，其設置於上述半導體層之第1面側； 第1導電型之半導體區域，其跨及上述元件形成區域、上述第1光電轉換區域及上述第2光電轉換區域而設置於上述半導體層；及 第1導電型之接觸區域，其設置於上述半導體區域內；且 上述電荷保持區域及上述接觸區域之至少任一者由上述第1及第2光電轉換區域共用，且於俯視下配置於上述第1光電轉換區域與上述第2光電轉換區域之間。
  10. 如請求項9之光檢測裝置，其中 上述光電轉換胞之俯視下之平面圖案以方形狀構成； 上述第2分離區域於俯視下與隔著上述光電轉換胞相互位於相反側之2個上述第1分離區域各者隔開設置。
  11. 如請求項10之光檢測裝置，其中上述電荷保持區域於俯視下配置於2個上述第1分離區域之一者與上述第2分離區域之間； 上述接觸區域於俯視下配置於2個上述第1分離區域之另一者與上述第2分離區域之間。
  12. 如請求項10之光檢測裝置，其中上述元件形成區域及上述像素電晶體個別地設置於上述第1及第2光電轉換區域各者。
  13. 如請求項10之光檢測裝置，其中上述電荷保持區域設置於2個上述第1分離區域中之一者與上述第2分離區域之間； 上述元件形成區域於俯視下橫穿2個上述第1分離區域中之另一者與上述第2分離區域之間，且跨及上述第1及第2光電轉換區域而延伸。
  14. 如請求項10之光檢測裝置，其中 上述元件形成區域包含： 第1部分，其橫穿上述另一第1分離區域與上述第2分離區域之間；及 一對第2部分，其自上述第1部分之一端側及另一端側各者朝上述第1部分之與上述另一第1分離區域側為相反側延伸。
  15. 如請求項9之光檢測裝置，其中上述像素電晶體設置於上述第1及第2光電轉換區域各者。
  16. 一種光檢測裝置，其具備： 半導體層，其具有複數個光電轉換胞，該等光電轉換胞於俯視下介隔分離區域彼此相鄰地配置，且各自設置有光電轉換部及傳送電晶體； 半導體區域，其於俯視下分別設置於上述複數個光電轉換胞各者之上述分離區域側；及 導電焊墊，其一部分埋入上述分離區域，且於俯視下跨越上述分離區域而連接於上述複數個光電轉換胞各者之上述半導體區域。
  17. 如請求項16之光檢測裝置，其中上述導電焊墊包含：主體部，其位於上述分離區域內；及頭部，其自上述主體部朝上述元件分離區域之外側突出，且構成為較上述主體部寬；且 上述半導體區域與上述主體部及上述頭部各者連接。
  18. 如請求項16之光檢測裝置，其中上述半導體區域為電荷保持區域、被施加第1基準電位之第1接觸區域、及被施加與上述第1基準電位不同之第2基準電位之第2接觸區域之任一者。
  19. 如請求項16之光檢測裝置，其進而具備：中繼配線，該中繼配線包含2個上述導電焊墊、與連結2個上述導電焊墊之連結部。
  20. 如請求項16之光檢測裝置，其中 上述複數個光電轉換胞各者進而具有像素電晶體，該像素電晶體共用跨越上述分離區域而配置於各個上述光電轉換胞內之閘極電極。
  21. 如請求項20之光檢測裝置，其中 上述閘極電極具有：主體部，其於上述分離區域內介隔閘極絕緣膜與上述半導體層相鄰；及頭部，其自上述主體部朝上述分離區域之外側突出，介隔上述閘極絕緣膜與上述半導體層相鄰，且較上述主體部寬。
  22. 一種光檢測裝置，其具備： 半導體層，其具有於厚度方向上相互位於相反側之第1面及第2面；及 光電轉換胞，其由元件分離區域劃分地設置於上述半導體層；且 上述光電轉換胞於上述半導體層之上述第1面側具有傳送電晶體、電荷保持區域及接觸區域，且於上述第2面側具有光電轉換部； 上述分離區域具有：第1部分，其於俯視下包含與上述電荷保持區域之接觸；及第2部分，其包含與上述接觸區域之接觸，且寬度較上述第1部分窄。
  23. 如請求項22之光檢測裝置，其中上述分離區域之俯視下之上述第1部分與上述第2部分之比例，以上述第2部分較大。
  24. 如請求項22之光檢測裝置，其中上述分離區域之上述第1部分包含：表面部，其設置於上述半導體層之第1面側；及深層部，其於上述半導體層之厚度方向上較上述表面部深之位置，與上述表面部相接而設置，且寬度較上述表面部窄。
  25. 如請求項22之光檢測裝置，其中上述光電轉換部包含第1半導體區域； 上述光電轉換胞進而具有：第2半導體區域，其與上述第1部分之上述深層部及上述第2部分各者相鄰，於上述半導體層之厚度方向延伸，且與上述第1半導體區域為相反導電型。
  26. 如請求項25之光檢測裝置，其中上述光電轉換胞於上述第1部分之上述深層部及上述第2部分各者、與上述第2半導體區域之間進而具有釘扎膜。
  27. 一種光檢測裝置，其具備： 像素單位，其具有4個像素，該等像素各自具有2個光電轉換區域、2個傳送電晶體及2個電荷保持區域；且 上述像素單位之各像素之電荷保持區域相互電性連接。
  28. 如請求項27之光檢測裝置，其中上述像素單位之8個電荷保持區域電性連接。
  29. 如請求項27之光檢測裝置，其中上述8個電荷保持區域連接於第1放大電晶體。
  30. 如請求項27之光檢測裝置，其中上述8個電荷保持區域連接於上述第1放大電晶體及第2放大電晶體。
  31. 如請求項27之光檢測裝置，其中上述8個電荷保持區域連接於切換電晶體，並經由上述切換電晶體而連接於重設電晶體。
  32. 如請求項31之光檢測裝置，其具有連接於上述切換電晶體與上述重設電晶體之間的電容。
  33. 如請求項27之光檢測裝置，其中 上述像素單位之4個像素具有第1像素、第2像素、第3像素及第4像素； 上述第1像素包含第1及第2電荷保持區域； 上述第2像素包含第3及第4電荷保持區域； 上述第3像素包含第5及第6電荷保持區域； 上述第4像素包含第7及第8電荷保持區域； 連結上述第1電荷保持區域與上述第5電荷保持區域之第1線、與連結上述第2電荷保持區域與上述第6電荷保持區域之第2線並行； 連結上述第1電荷保持區域與上述第2電荷保持區域之第3線、與連結上述第5電荷保持區域與上述第6電荷保持區域之第4線並行。
  34. 一種光檢測裝置，其具有：複數個像素，該等複數個像素2維狀設置；且 於上述複數個像素之各個像素內，具有由元件分離區域劃分之5個半導體區域。
  35. 如請求項34之光檢測裝置，其中上述5個半導體區域之2個區域為設置有傳送電晶體之區域。
  36. 如請求項34之光檢測裝置，其中上述5個半導體區域之2個區域為設置有像素電晶體之區域。
  37. 如請求項36之光檢測裝置，其中上述像素電晶體包含選擇電晶體、放大電晶體、重置電晶體之任一者。
  38. 如請求項34之光檢測裝置，其中上述5個半導體區域之1個區域為p型半導體區域。
  39. 如請求項38之光檢測裝置，其中對上述p型半導體區域施加基準電位作為電源電位。
  40. 如請求項39之光檢測裝置，其中上述基準電位為0 V。
  41. 如請求項38之光檢測裝置，其中上述5個半導體區域之2個區域為設置有像素電晶體之區域； 上述p型半導體區域設置於設置有上述像素電晶體之區域之間。
  42. 如請求項34之光檢測裝置，其中上述元件分離區域為STI。
  43. 一種光檢測裝置，其具有2維狀設置之複數個像素；且 於上述像素內，具有由元件分離區域劃分之5個半導體區域； 上述5個半導體區域具有： 第1半導體區域，其設置有第1傳送電晶體； 第2半導體區域，其設置有第2傳送電晶體； 第3半導體區域，其設置有上述第1及第2傳送電晶體以外之第1像素電晶體； 第4半導體區域，其設置有上述第1及第2傳送電晶體以外之第2像素電晶體；及 p型半導體區域。
  44. 如請求項43之光檢測裝置，其中上述第1或第2像素電晶體為選擇電晶體、放大電晶體、重置電晶體之任一者。
  45. 如請求項43之光檢測裝置，其中對上述p型半導體區域施加基準電位，作為電源電位。
  46. 如請求項45之光檢測裝置，其中上述基準電位為0 V。
  47. 如請求項43之光檢測裝置，其中上述p型半導體區域設置於上述第3半導體區域與上述第4半導體區域之間。
  48. 如請求項43之光檢測裝置，其中上述元件分離區域為STI。
  49. 一種光檢測裝置，其具有：設置於半導體基板之第1像素；及 溝槽，其包含：第1區域，其將上述第1像素與相鄰之像素分離；及第2區域，其於俯視下遮蔽設置於上述第1像素內之光電轉換部；且 於俯視下，上述第2區域在設置於上述第1像素之第1浮動擴散區域與第2浮動擴散區域之間具有第1部分； 於上述俯視下，上述第2區域在設置於上述第1像素之第1電晶體與第2電晶體之間具有第2部分； 於上述俯視下，於上述第1部分與上述第2部分之間設置有接觸區域。
  50. 如請求項49之光檢測裝置，其中於上述俯視下，上述第1部分、上述接觸區域及上述第2部分依序沿第1方向排列。
  51. 如請求項50之光檢測裝置，其中上述第1電晶體之第1接觸器、閘極電極、及第2接觸器依序沿上述第1方向排列。
  52. 如請求項51之光檢測裝置，其中上述第2電晶體之第3接觸器、閘極電極、及第4接觸器依序沿上述第1方向排列。
  53. 如請求項49之光檢測裝置，其中上述溝槽貫通上述半導體基板。
  54. 如請求項49之光檢測裝置，其中於上述第1像素之中心設置有上述接觸區域。
  55. 如請求項49之光檢測裝置，其中上述接觸區域為p型雜質區域。
  56. 一種光檢測裝置，其具有：設置於半導體基板之第1像素；及 分離區域，其將上述第1像素與相鄰之像素分離；且 於俯視下，上述第1像素由上述分離區域之第1至第4部分包圍； 上述分離區域於上述俯視下具有設置於上述第1部分與上述第3部分之間之第5部分與第6部分； 於上述俯視下，於上述第5部分與上述第6部分之間設置有接觸區域； 上述第5部分與上述第1部分相接，上述第6部分與上述第3部分相接。
  57. 如請求項56之光檢測裝置，其中上述第1部分與上述第5部分所成之角為垂直。
  58. 如請求項56之光檢測裝置，其中上述第1部分與上述第3部分對向。
  59. 如請求項56之光檢測裝置，其中於上述俯視下，上述第5部分、上述接觸區域、及上述第6部分依序沿第1方向排列。
  60. 如請求項59之光檢測裝置，其中上述第1像素具有設置於上述第6部分之兩側之第1電晶體與第2電晶體； 上述第1電晶體之第1接觸器、閘極電極、及第2接觸器依序沿上述第1方向排列。
  61. 如請求項60之光檢測裝置，其中上述第2電晶體之第3接觸器、閘極電極、及第4接觸器依序沿上述第1方向排列。
  62. 如請求項56之光檢測裝置，其中上述溝槽貫通上述半導體基板。
  63. 如請求項56之光檢測裝置，其中於上述第1像素之中心設置有上述接觸區域。
  64. 如請求項56之光檢測裝置，其中上述接觸區域為p型雜質區域。
  65. 一種電子機器，其具備：光檢測裝置；光學透鏡，其使來自被攝體之像光於上述光檢測裝置之攝像面上成像；及信號處理電路，其對自上述光檢測裝置輸出之信號進行信號處理；且 上述光檢測裝置具備： 半導體層，其具有於厚度方向上相互位於相反側之第1面及第2面；及 光電轉換胞，其設置於上述半導體層，且由延伸於上述半導體層之厚度方向之第1分離區域劃分；且 上述光電轉換胞包含： 第1光電轉換區域及第2光電轉換區域，其等各自於俯視下彼此相鄰地設置於上述半導體層，且各自具有光電轉換部及傳送電晶體； 第2分離區域，其於俯視下設置於上述第1光電轉換區域與上述第2光電轉換區域之間，且於上述半導體層之厚度方向延伸；及 元件形成區域，其由第3分離區域劃分地設置於上述半導體層之上述第1面側，且設置有像素電晶體；且 上述元件形成區域於俯視下跨及上述第1及第2光電轉換區域而延伸。
TW111110986A 2021-03-31 2022-03-24 光檢測裝置及電子機器 TW202247443A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2021062418A JP2021101491A (ja) 2021-03-31 2021-03-31 光検出装置及び電子機器
JP2021-062418 2021-03-31

Publications (1)

Publication Number Publication Date
TW202247443A true TW202247443A (zh) 2022-12-01

Family

ID=76651396

Family Applications (1)

Application Number Title Priority Date Filing Date
TW111110986A TW202247443A (zh) 2021-03-31 2022-03-24 光檢測裝置及電子機器

Country Status (7)

Country Link
US (1) US20240038815A1 (zh)
EP (1) EP4318592A1 (zh)
JP (4) JP2021101491A (zh)
KR (3) KR20230160810A (zh)
CN (1) CN117121206A (zh)
TW (1) TW202247443A (zh)
WO (1) WO2022209681A1 (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117999653A (zh) * 2021-09-30 2024-05-07 索尼半导体解决方案公司 固态摄像装置和电子设备
TW202341454A (zh) * 2021-12-08 2023-10-16 日商索尼半導體解決方案公司 光檢測裝置及電子機器
WO2023106215A1 (ja) * 2021-12-09 2023-06-15 ソニーセミコンダクタソリューションズ株式会社 光検出装置及び電子機器
WO2023153245A1 (ja) * 2022-02-08 2023-08-17 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置及び電子機器
WO2023189882A1 (ja) * 2022-03-31 2023-10-05 ソニーセミコンダクタソリューションズ株式会社 撮像装置及び電子機器
JP2024076138A (ja) * 2022-11-24 2024-06-05 ソニーセミコンダクタソリューションズ株式会社 撮像装置

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61232667A (ja) * 1985-04-09 1986-10-16 Fuji Xerox Co Ltd 原稿読み取り装置
JP4967296B2 (ja) * 2005-10-03 2012-07-04 株式会社ニコン 撮像素子、焦点検出装置、および、撮像システム
JP6003291B2 (ja) * 2011-08-22 2016-10-05 ソニー株式会社 固体撮像装置及び電子機器
US8471316B2 (en) * 2011-09-07 2013-06-25 Omnivision Technologies, Inc. Isolation area between semiconductor devices having additional active area
JP2013157883A (ja) * 2012-01-31 2013-08-15 Sony Corp 固体撮像素子およびカメラシステム
JP6231741B2 (ja) * 2012-12-10 2017-11-15 キヤノン株式会社 固体撮像装置およびその製造方法
KR20170006520A (ko) 2015-07-08 2017-01-18 삼성전자주식회사 광전 변환 소자 내에 위치하는 변환 소자 분리막을 포함하는 이미지 센서
JP6738200B2 (ja) * 2016-05-26 2020-08-12 キヤノン株式会社 撮像装置
JP2018160558A (ja) * 2017-03-23 2018-10-11 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子、および電子機器
JP7316764B2 (ja) * 2017-05-29 2023-07-28 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置、及び電子機器
JP7171199B2 (ja) * 2017-08-03 2022-11-15 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置、及び電子機器
WO2019220810A1 (ja) * 2018-05-16 2019-11-21 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子および固体撮像装置
KR102574973B1 (ko) * 2018-09-17 2023-09-06 에스케이하이닉스 주식회사 P-형 분리 구조를 갖는 이미지 센서
KR102629334B1 (ko) * 2018-10-11 2024-01-26 에스케이하이닉스 주식회사 중앙에 배치된 p-형 웰-탭 영역을 갖는 활성 영역들을 포함하는 이미지 센서
JP7395502B2 (ja) * 2018-11-21 2023-12-11 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子

Also Published As

Publication number Publication date
JP2024041924A (ja) 2024-03-27
JP2024041925A (ja) 2024-03-27
JP2021101491A (ja) 2021-07-08
KR20240010547A (ko) 2024-01-23
CN117121206A (zh) 2023-11-24
US20240038815A1 (en) 2024-02-01
KR20230160810A (ko) 2023-11-24
EP4318592A1 (en) 2024-02-07
KR20240010546A (ko) 2024-01-23
WO2022209681A1 (ja) 2022-10-06
JPWO2022209681A1 (zh) 2022-10-06
JP7422943B2 (ja) 2024-01-26

Similar Documents

Publication Publication Date Title
US10700115B2 (en) Image sensors
TW202247443A (zh) 光檢測裝置及電子機器
KR102281407B1 (ko) 고체 촬상장치 및 광 검출 장치
KR101159036B1 (ko) 고체 촬상 장치
KR101640260B1 (ko) 고체 촬상 장치와 그 제조 방법, 및 전자기기
TWI495095B (zh) 固態攝像裝置及照相機
JP2011159757A (ja) 固体撮像装置とその製造方法、固体撮像装置の駆動方法、及び電子機器
US11412166B2 (en) Image sensor including photoelectric conversion layer with plural regions that extend under pixel transistors
JP5677238B2 (ja) 固体撮像装置
KR20230050330A (ko) 고체 촬상 소자 및 전자기기
KR20220087227A (ko) 이미지 센서
JP2021086851A (ja) 半導体装置および機器
WO2022030110A1 (ja) 半導体装置及び電子機器
US20240213286A1 (en) Light detecting device and electronic device
US20240213288A1 (en) Light detecting device and electronic device
WO2023188891A1 (ja) 光検出装置及び電子機器
KR20240095209A (ko) 광 검출 장치 및 전자 기기
WO2023084989A1 (ja) 光検出装置及び電子機器
WO2023286330A1 (ja) 光検出装置及び電子機器
TW202341454A (zh) 光檢測裝置及電子機器
JP2023116098A (ja) 半導体装置及び電子機器