TW202243109A - 半導體結構 - Google Patents

半導體結構 Download PDF

Info

Publication number
TW202243109A
TW202243109A TW110114840A TW110114840A TW202243109A TW 202243109 A TW202243109 A TW 202243109A TW 110114840 A TW110114840 A TW 110114840A TW 110114840 A TW110114840 A TW 110114840A TW 202243109 A TW202243109 A TW 202243109A
Authority
TW
Taiwan
Prior art keywords
structures
titanium
semiconductor structure
metal
reference power
Prior art date
Application number
TW110114840A
Other languages
English (en)
Inventor
劉奇青
陳修斌
溫松穎
洪佐樺
陳俞安
林銘哲
Original Assignee
華邦電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 華邦電子股份有限公司 filed Critical 華邦電子股份有限公司
Priority to TW110114840A priority Critical patent/TW202243109A/zh
Priority to US17/586,654 priority patent/US20220344283A1/en
Publication of TW202243109A publication Critical patent/TW202243109A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/57—Protection from inspection, reverse engineering or tampering
    • H01L23/573—Protection from inspection, reverse engineering or tampering using passive means
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09C—CIPHERING OR DECIPHERING APPARATUS FOR CRYPTOGRAPHIC OR OTHER PURPOSES INVOLVING THE NEED FOR SECRECY
    • G09C1/00—Apparatus or methods whereby a given sequence of signs, e.g. an intelligible text, is transformed into an unintelligible sequence of signs by transposing the signs or groups of signs or by replacing them by others according to a predetermined system
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53214—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being aluminium
    • H01L23/53223—Additional layers associated with aluminium layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53257—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being a refractory metal
    • H01L23/53266—Additional layers associated with refractory-metal layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/57—Protection from inspection, reverse engineering or tampering
    • H01L23/576—Protection from inspection, reverse engineering or tampering using active circuits
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/08—Key distribution or management, e.g. generation, sharing or updating, of cryptographic keys or passwords
    • H04L9/0861—Generation of secret information including derivation or calculation of cryptographic keys or passwords
    • H04L9/0866—Generation of secret information including derivation or calculation of cryptographic keys or passwords involving user or device identifiers, e.g. serial number, physical or biometrical information, DNA, hand-signature or measurable physical characteristics
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/32—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols including means for verifying the identity or authority of a user of the system or for message authentication, e.g. authorization, entity authentication, data integrity or data verification, non-repudiation, key authentication or verification of credentials
    • H04L9/3271—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols including means for verifying the identity or authority of a user of the system or for message authentication, e.g. authorization, entity authentication, data integrity or data verification, non-repudiation, key authentication or verification of credentials using challenge-response
    • H04L9/3278—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols including means for verifying the identity or authority of a user of the system or for message authentication, e.g. authorization, entity authentication, data integrity or data verification, non-repudiation, key authentication or verification of credentials using challenge-response using physically unclonable functions [PUF]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54413—Marks applied to semiconductor devices or parts comprising digital information, e.g. bar codes, data matrix
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54433—Marks applied to semiconductor devices or parts containing identification or tracking information
    • H01L2223/5444—Marks applied to semiconductor devices or parts containing identification or tracking information for electrical read out
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L2209/00—Additional information or applications relating to cryptographic mechanisms or cryptographic arrangements for secret or secure communication H04L9/00
    • H04L2209/12—Details relating to cryptographic hardware or logic circuitry

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Security & Cryptography (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Theoretical Computer Science (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Pressure Sensors (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

半導體結構用以產生物理不可仿製功能碼。半導體結構包括金屬層、N個鈦結構以及N個氮化鈦結構，N為正整數。金屬層形成N個金屬結構。鈦結構分別形成在金屬結構的一端上。氮化鈦結構分別形成在鈦結構的上方。其中金屬結構與分別對應的鈦結構以及氮化鈦結構分別形成多個柱狀體。柱狀體提供多個電阻值，上述電阻值用以產生物理不可仿製功能碼。

Description

半導體結構
本發明是有關於一種半導體結構，且特別是有關於一種用以產生物理不可仿製功能碼的半導體結構。
為了提升晶片使用的安全性，在晶片上設置物理不可仿製功能碼成為一種趨勢。物理不可仿製功能碼用來防止晶片的資料被外人竊取。其中，物理不可仿製功能碼透過每一個半導體元件獨有的指紋（fingerprint），來保護其加密金鑰，使其難以被有心人士複製。並可防止有心人士針對積體電路進行逆向工程或破壞。
物理不可仿製功能碼常應用晶片中的半導體結構來產生，並在通電中，所應用的半導體結構可被啟動，並隨機的產生數碼值。每個晶片所擁有的數碼值可以都是不相同的，也因此可以視為晶片的指紋，並可作為存取動作的認證資訊。
本發明提供一種半導體結構，用以產生物理不可仿製功能（Physical Unclonable Function, PUF）碼。
本發明的半導體結構，用以產生物理不可仿製功能碼。半導體結構包括金屬層、N個鈦結構以及N個第一氮化鈦結構，N為正整數。金屬層形成N個金屬結構。鈦結構分別形成在金屬結構的一端上。第一氮化鈦結構分別形成在鈦結構的上方。其中金屬結構與分別對應的鈦結構以及氮化鈦結構分別形成多個第一柱狀體。第一柱狀體提供多個電阻值，上述電阻值用以產生物理不可仿製功能碼。
基於上述，本發明在晶片上形成由金屬結構、鈦結構以及氮化鈦結構所構成的柱狀體，透過柱狀體所提供的電阻值所具有的亂數分佈效應，以依據柱狀體的電阻值來產生物理不可仿製功能碼，可有效達到晶片動作的保密功能。
請參照圖1，圖1繪示本發明一實施例的半導體結構的示意圖。半導體結構100可設置在晶片中，並用以提供物理不可仿製功能（Physical Unclonable Function, PUF）碼。半導體結構100包括金屬結構130、鈦結構120以及氮化鈦結構110。金屬結構130可以由晶片中的金屬層所形成，其中金屬層的材質可以為鋁。
另外，鈦結構120形成於金屬結構130的上方，例如，鈦結構120可形成在金屬結構130的一端S11上。而在金屬結構130上形成鈦結構120的過程中，在鈦結構120的上方可形成氮化鈦結構110。在半導體製程中，氮化鈦結構110可用來作為金屬結構130和矽基板中間的導電阻障層。氮化鈦結構110因為能阻擋金屬結構130向矽基板擴散，並且提供足夠的導電度以應用於電子傳遞。氮化鈦結構110可透過物理式真空鍍膜（PVD）、原子層沉積（ALD）或化學式真空鍍膜（CVD）沉積方式來形成在鈦結構120的上方，但沒有一定的限制。
在本實施例中，金屬結構130、鈦結構120氮化鈦結構110形成一柱狀體PI1。這個柱狀體PI1可以提供一電阻值。晶片可以依據柱狀體PI1所提供的電阻值來產生物理不可仿製功能碼，以作為認證的依據。
在本實施例中，柱狀體PI1的電阻值與鈦結構120以及氮化鈦結構110的厚度h1、柱狀體PI1的臨界尺寸（critical dimension, CD）以及金屬結構130的退火製程的時間以及溫度相關。進一步來說明，柱狀體PI1的電阻值可以與鈦結構120以及氮化鈦結構110的厚度h1正相關，柱狀體PI1的電阻值則可以與柱狀體PI1的臨界尺寸負相關。
值得一提的，金屬結構130可以由晶片中的第一金屬層（metal 1）所形成。在銅製程的晶片中，金屬結構130也可以由其中最上層的金屬層來形成。另外，在一晶片中，可以形成一個或多個半導體結構100。當單一晶片具有多個半導體結構100時，這些半導體結構100可以提供相對多位元的物理不可仿製功能碼。
在另一方面，在本發明實施例中，在金屬結構130的材料為鋁的條件下，金屬結構130與鈦結構120的之間上可具有氮化鋁的結構。在本實施例中，金屬結構130與鈦結構120之間所形成的氮化鋁的結構，其物理特性可具有隨機性，並可隨機提供不同的電阻值。
在此請注意，在一晶圓中的多個晶片上所設置的多個半導體結構100，其所可以提供的電阻值，可分佈於42千歐姆至50歐姆間。這些半導體結構100的電阻值並可形成亂數的分佈，並可作為各個晶片的指紋，並提供作為認證的依據。另外，在單一晶片中設置多個半導體結構100，更可以提升晶片指紋的複雜度，有效提升認證的安全程度。
以下請參照圖2，圖2繪示本發明另一實施例的半導體結構的示意圖。半導體結構200同樣用於晶片中，並透過所提供的電阻值以產生物理不可仿製功能碼。半導體結構200包括金屬結構230、鈦結構220以及氮化鈦結構210-1、210-2。與圖1實施例不相同的，鈦結構220與金屬結構230間另具有氮化鈦結構210-2。氮化鈦結構210-2的厚度可以小於氮化鈦結構210-1的厚度。在本發明其他實施例中，氮化鈦結構210-2的厚度可以不小於氮化鈦結構210-1。關於氮化鈦結構210-2與氮化鈦結構210-1的厚度，可以在沉積動作中（例如物理式真空鍍膜（PVD）），透過控制沉積的時間長度，並佐以厚度的量測進行回饋，來完成氮化鈦結構210-2與氮化鈦結構210-1的厚度控制。
另外，在金屬結構230為鋁的條件下，透過使氮化鈦結構210-2沉積在金屬結構230上，可使金屬結構230與氮化鈦結構210-2間不會形成氮化鋁結構。在本發明實施例中，氮化鈦結構210-2中另可包括其他金屬氮化物，如氮化鉭（TaN）等。
請參照圖3，圖3繪示本發明實施例的半導體結構的另一實施方式的示意圖。半導體結構300包括多個柱狀體311~31N，其中各柱狀體311~31N由金屬結構、鈦結構以及氮化鈦結構所形成。在本實施例中，柱狀體311~31N的金屬結構可以由相同的金屬層所形成，或也可以由不相同的金屬層所形成，沒有一定的限制。半導體結構300另包括多個電晶體T1~TN。電晶體T1~TN的第一端分別耦接至柱狀體311~31N；電晶體T1~TN的第二端可共同接收參考電源VG；電晶體T1~TN的控制端則分別接收掃描信號S1~SN。另外，本實施例中的柱狀體311~31N未耦接至電晶體T1~TN的端點，則可分別接收參考電源ES1~ESN。其中，參考電源VG可以為接地電源，參考電源ES1~ESN則可以為不同於參考電源VG的電壓源或電流源。
在進行物理不可仿製功能碼的讀取動作時，電晶體T1~TN可以依據掃描信號S1~SN同時或分時被導通。以柱狀體311為範例，當電晶體T1被導通時，若參考電源ES1為電壓源，可讀取流通柱狀體311的電流以獲得讀取資訊。若參考電源ES1為電流源，則可讀取柱狀體311的兩端電壓差以獲得上述的讀取資訊。另外，通過使電晶體T2~TN被導通，則可獲得多個讀取資訊。進一步的，結合對應柱狀體311~31N的多個讀取資訊，則可產生物理不可仿製功能碼。
在此請注意，上述的讀取資訊可以為多個類比的電流值或電壓值的總和。晶片可透過類比數位轉換動作來轉換類比的電流值或電壓值的總和，以產生數位的物理不可仿製功能碼。在本發明另一實施例中，晶片也可透過比較每一讀取資訊的電流值或電壓值有無大於一預設臨界值，並產生分別對應柱狀體311~31N的多個數位碼。晶片並透過結合這些數位碼來產生物理不可仿製功能碼。
當然，上述物理不可仿製功能碼的產生細節僅只是說明用的範例，本領域具通常知識者也可基於柱狀體311~31N分別提供的電阻值，透過不同的實施細節來獲得數位的物理不可仿製功能碼，沒有特定的限制。
本發明實施例中的電晶體T1~TN可以應用任意形式的電晶體來建構，沒有特殊的限制。
以下請參照圖4A以及圖4B，圖4A以及圖4B繪示本發明實施例的半導體結構的柱狀體的不同實施方式的示意圖。在圖4A以及圖4B中，柱狀體也可透過堆疊的結構來實施。在圖4A中，柱狀體401可以由兩個柱狀體410以及420相互交疊而成。其中柱狀體410以及420可以具有相同的構造。柱狀體410具有金屬結構412以及鈦及氮化鈦混合結構411。柱狀體420則具有金屬結構422以及鈦及氮化鈦混合結構421。其中，金屬結構412、422可以透過晶片中不同的金屬層來形成。在其他實施例中，當金屬結構412、422的材料為鋁，混合結構411、421還可具有氮化鋁的結構(圖未示)。混合結構411與421中的鈦結構的厚度可以相同或不相同，沒有一定的限制。混合結構411與421中的氮化鈦結構的厚度也可以相同或不相同，同樣沒有一定的限制。
在圖4B中，柱狀體402則由三個不同的柱狀體410、420以及430疊合而成。相較於圖4A的實施例，柱狀體402更包括柱狀體430。其中柱狀體430具有金屬結構432以及鈦及氮化鈦混合結構431。金屬結構432以及金屬結構412、422可以透過晶片中不同的金屬層來形成。
以下請參照圖5，圖5繪示本發明實施例的半導體結構的另一實施方式的示意圖。在圖5中，半導體結構500具有依據陣列排列的多個柱狀體511~555。另外，半導體結構500另包括多個行導線WR1~WR5以及多條列導線WC1~WC5。其中，柱狀體511~555的每一者，可耦接在行導線WR1~WR5的其中之一，以及列導線WC1~WC5的其中之一間。以柱狀體511為範例，柱狀體511可耦接在行導線WR1以及列導線WC1間。另外，柱狀體511~555的每一者可應用如圖1、2、4A或4B繪示的結構來實施，沒有一定的限制。
在本實施方式中，半導體結構500另包括電晶體T1~T5，電晶體T1~T5分別耦接至行導線WR1~WR5，並共同耦接至參考電源VG。在本實施例中，參考電源VG可以是接地電源。電晶體T1~T5的控制端分別接收掃描信號S1~S5。另外，本實施例中的列導線WC1~WC5分別接收多個參考電源ES1~ES5。
在動作細節上，電晶體T1~T5可分別依據掃描信號S1~S5分時被導通。以電晶體T1範例，當電晶體T1被導通時，參考電源ES1~ES5可分別通過列導線WC1~WC5與柱狀體511~515及電晶體T1產生通路。因此，當參考電源ES1~ES5為電壓源時，可透過量測流通柱狀體511~515的電流來獲得多個讀取資訊；當參考電源ES1~ES5為電流源時，可透過量測柱狀體511~515的兩端電壓差來獲得多個讀取資訊。依據上述可以得知，透過使電晶體T1~T5依據被導通，可以獲得與柱狀體511~555的電阻值相關聯的多個讀取資訊。並且，透過整合上述的讀取資訊，則可以獲得物理不可仿製功能碼。
在此請注意，上述參考電源ES1~ES5可以具有相同的量值。而在圖5的實施方式中，柱狀體511~555形成5X5的陣列。而在本發明其他實施方式中，柱狀體的數量可以更多或是更少，並沒有一定的限制。
綜上所述，本發明在晶片中設置由金屬結構、鈦結構以及氮化鈦結構所形成的一個或多個半導體結構，並利用一個或多個半導體結構所提供的電阻值來產生晶片的物理不可仿製功能碼。在這樣的條件下，可在不需佔去大量的不具面積的條件下，有效實現產生物理不可仿製功能碼的機制，確保晶片存取的安全性。
100、200、500:半導體結構 110、210-1、210-2:氮化鈦結構 120、220:鈦結構 130、230、412、422、432:金屬結構 411、421、431:混合結構 h1:厚度 T1~TN:電晶體 VG、ES1~ESN:參考電源 PI1、311~31N、410、420、430、511~555:柱狀體 S11:端 WR1~WR5:行導線 WC1~WC5:列導線 S1~SN:掃描信號
圖1繪示本發明一實施例的半導體結構的示意圖。 圖2繪示本發明另一實施例的半導體結構的示意圖。 圖3繪示本發明實施例的半導體結構的另一實施方式的示意圖。 圖4A以及圖4B繪示本發明實施例的半導體結構的柱狀體的不同實施方式的示意圖。 圖5繪示本發明實施例的半導體結構的另一實施方式的示意圖。
100:半導體結構
110:氮化鈦結構
120:鈦結構
130:金屬結構
h1:厚度
PI1:柱狀體
S11:端

Claims (10)

  1. 一種半導體結構，用以產生物理不可仿製功能碼，包括： 一金屬層，形成N個金屬結構； N個鈦結構，分別形成在該些金屬結構的上方；以及 N個第一氮化鈦結構，分別形成在該些鈦結構的上方， 其中該些金屬結構與分別對應的該些鈦結構以及該些氮化鈦結構分別形成N個第一柱狀體，該些第一柱狀體提供多個電阻值，該些電阻值用以產生該物理不可仿製功能碼，N為正整數。
  2. 如請求項1所述的半導體結構，更包括： N個第二氮化鈦結構，分別形成在該些鈦結構以及該些金屬結構間。
  3. 如請求項1所述的半導體結構，其中該些金屬結構與該些鈦結構之間，分別具有多個氮化鋁結構。
  4. 如請求項1所述的半導體結構，其中各該電阻值與對應的各該鈦結構以及各該第一氮化鈦結構的厚度、各該柱狀體的臨界尺寸以及對應的各該金屬結構的退火製程的時間以及溫度相關。
  5. 如請求項1所述的半導體結構，其中該些第一柱狀體依據一陣列形式進行排列，該半導體結構更包括多個行導線以及多條列導線，各該第一柱狀體耦接至該些行導線的其中之一，並耦接至該些列導線的其中之一。
  6. 如請求項5所述的半導體結構，更包括： 多個電晶體，該些電晶體的多個第一端分別耦接至該些行導線，該些電晶體的多個控制端分別接收多個掃描信號，該些電晶體的多個第二端共同接收一第一參考電源， 該些列導線接收一第二參考電源，其中該第一參考電源與該第二參考電源不相同。
  7. 如請求項6所述的半導體結構，其中該些電晶體依據該些掃描信號依序被導通。
  8. 如請求項1所述的半導體結構，更包括： N個電晶體，分別與該些第一柱狀體串接於一第一參考電源以及一第二參考電源間，其中該第一參考電源與該第二參考電源不相同，該些電晶體分別受控於多個掃描信號。
  9. 如請求項1所述的半導體結構，更包括： N個第二柱狀體，分別與該些第一柱狀體相疊，各該第二柱狀體與各該第一柱狀體具有相同的構造。
  10. 如請求項1所述的半導體結構，其中各該第一柱狀體結構的電阻值介於42千歐姆至50歐姆間。
TW110114840A 2021-04-26 2021-04-26 半導體結構 TW202243109A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW110114840A TW202243109A (zh) 2021-04-26 2021-04-26 半導體結構
US17/586,654 US20220344283A1 (en) 2021-04-26 2022-01-27 Semiconductor structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW110114840A TW202243109A (zh) 2021-04-26 2021-04-26 半導體結構

Publications (1)

Publication Number Publication Date
TW202243109A true TW202243109A (zh) 2022-11-01

Family

ID=83694466

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110114840A TW202243109A (zh) 2021-04-26 2021-04-26 半導體結構

Country Status (2)

Country Link
US (1) US20220344283A1 (zh)
TW (1) TW202243109A (zh)

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5439147B2 (ja) * 2009-12-04 2014-03-12 株式会社東芝 抵抗変化メモリ
US9548113B2 (en) * 2014-11-21 2017-01-17 Panasonic Intellectual Property Management Co., Ltd. Tamper-resistant non-volatile memory device
JP6794297B2 (ja) * 2016-05-25 2020-12-02 ヌヴォトンテクノロジージャパン株式会社 認証装置および認証方法
JP6831293B2 (ja) * 2016-05-26 2021-02-17 ヌヴォトンテクノロジージャパン株式会社 画像偽造防止装置
US9997244B1 (en) * 2016-11-29 2018-06-12 Taiwan Semiconductor Manufacturing Co., Ltd. RRAM-based authentication circuit
FR3101219B1 (fr) * 2019-09-23 2021-09-17 Commissariat Energie Atomique Procédé de fabrication d’un dispositif de microélectronique intégrant une fonction physique non clonable fournie par des mémoires résistives et ledit dispositif
US11545391B2 (en) * 2020-02-11 2023-01-03 Micron Technology, Inc. Conductive interconnects and methods of forming conductive interconnects

Also Published As

Publication number Publication date
US20220344283A1 (en) 2022-10-27

Similar Documents

Publication Publication Date Title
US11367730B2 (en) Cell disturb prevention using a leaker device to reduce excess charge from an electronic device
US9640755B2 (en) Magnetic memory device and method of manufacturing the same
CN104659050B (zh) Rram器件的顶电极阻挡层
TWI701771B (zh) 在包括ｃｍｏｓ基電晶體之積體電路產品上防護嵌入式ｍｒａｍ陣列的方法
TWI255036B (en) MRAM device and integrated circuit device
US20200350368A1 (en) Memory layout for reduced line loading
US20220311628A1 (en) Secure communication between server device and clients utilizing strong physical unclonable functions
CN106159081A (zh) 形成图案的方法、磁性存储器装置及其制造方法
US11239414B2 (en) Physical unclonable function for MRAM structures
US9680091B2 (en) Structure and method for a complimentary resistive switching random access memory for high density application
US20210296577A1 (en) Magnetoresistive random access memory (mram) device
CN115240735A (zh) 利用芯片上电阻存储器阵列的不可克隆特性的独特芯片标识符
CN109817620A (zh) 半导体器件
TW201316456A (zh) 形成具有電容器及通孔接觸之半導體設備的方法
Sadana et al. A highly reliable and unbiased PUF based on differential OTP memory
Kim et al. Physical unclonable functions using ferroelectric tunnel junctions
US11665986B2 (en) Memory device
US10957850B2 (en) Multi-layer encapsulation to enable endpoint-based process control for embedded memory fabrication
TW202243109A (zh) 半導體結構
TW202137579A (zh) 積體電路晶片及其形成方法
CN115332184A (zh) 半导体结构
US11522131B2 (en) Resistive memory device and methods of making such a resistive memory device
Adam et al. Utilizing IV non-linearity and analog state variations in ReRAM-based security primitives
US11856798B2 (en) Resistive random-access memory random number generator
Zhao et al. A CRP-space-extended RRAM PUF with in-cell zero-overhead salicide-blocked contact