TW202224225A - 閃爍減輕畫素陣列基板與其製造方法 - Google Patents

閃爍減輕畫素陣列基板與其製造方法 Download PDF

Info

Publication number
TW202224225A
TW202224225A TW110142413A TW110142413A TW202224225A TW 202224225 A TW202224225 A TW 202224225A TW 110142413 A TW110142413 A TW 110142413A TW 110142413 A TW110142413 A TW 110142413A TW 202224225 A TW202224225 A TW 202224225A
Authority
TW
Taiwan
Prior art keywords
region
photodiode
rear surface
pixel array
metal layer
Prior art date
Application number
TW110142413A
Other languages
English (en)
Inventor
劉遠良
輝 臧
Original Assignee
美商豪威科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商豪威科技股份有限公司 filed Critical 美商豪威科技股份有限公司
Publication of TW202224225A publication Critical patent/TW202224225A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H01L27/14605—Structural or functional details relating to the position of the pixel elements, e.g. smaller pixel elements in the center of the imager compared to pixel elements at the periphery
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H01L27/14607—Geometry of the photosensitive area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/1461—Pixel-elements with integrated switching, control, storage or amplification elements characterised by the photosensitive area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H01L27/14623—Optical shielding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1463—Pixel isolation structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N23/00—Cameras or camera modules comprising electronic image sensors; Control thereof
    • H04N23/70—Circuitry for compensating brightness variation in the scene
    • H04N23/745—Detection of flicker frequency or suppression of flicker wherein the flicker is caused by illumination, e.g. due to fluorescent tube illumination or pulsed LED illumination

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

一種閃爍減輕畫素陣列基板，包括半導體基板和金屬層。所述半導體基板包括小光電二極體區域。所述半導體基板的後表面形成溝槽包圍所述小光電二極體區域，在橫截面平面中，其與所述小光電二極體區域上方的所述後表面的第一後表面區域平行。所述金屬層覆蓋所述第一後表面區域，至少部分地填充所述溝槽，並在所述橫截面平面中包圍所述小光電二極體區域。一種用於製造閃爍減輕畫素陣列基板的方法，包括在半導體基板的後表面上形成溝槽，所述溝槽在與所述小光電二極體區域上方的所述後表面的第一後表面區域平行的橫截面平面中包圍所述半導體基板的小光電二極體區域。所述方法還包括在所述第一後表面區域上和所述溝槽中形成金屬層。

Description

閃爍減輕畫素陣列基板與其製造方法
本發明有關於影像像素陣列基板，更特別是一種閃爍減輕像素陣列基板及相關製造方法。
安裝在機動車輛上的相機包括具有畫素陣列的影像感測器。畫素陣列包括被配置用於強光偵測的第一組畫素和被配置用於弱光偵測的第二組畫素。由此類相機捕獲的影像和視頻常常包括由機動車輛的日間行車燈造成的閃爍偽影。日間行車燈的光生成元件是發光二極體，其以近似一百赫茲的頻率閃爍。
除了閃爍偽影之外，機動車輛相機常見的第二影像偽影被稱為花瓣光斑。第一組畫素和第二組畫素中的每一組都以二維週期性陣列佈置，畫素間距在入射到其上的光的波長的兩倍到三倍之間。許多影像感測器包括微透鏡陣列，其由多個微透鏡形成，每個微透鏡與相應的畫素對準，在畫素陣列上方具有二維週期性表面高度。影像感測器的畫素陣列和其上的微透鏡陣列的週期性導致影像感測器類似於反射式二維衍射光柵。入射在影像感測器上的光的部分朝著相機的成像透鏡衍射。相機的不同元件(例如，蓋玻璃、IR截止濾光片、成像透鏡的表面)將這種衍射光反射回影像感測器，這產生花瓣光斑。
本文公開的實施例通過對於第一組畫素中的每個畫素將位於畫素的光電二極體上方的金屬薄膜與填充包圍畫素的溝槽的金屬集成來減輕閃爍 偽影和花瓣光斑。
在本發明第一觀點，一種閃爍減輕畫素陣列基板包括半導體基板和金屬層。半導體基板包括小光電二極體區域。半導體基板的後表面，在與小光電二極體區域上方的後表面的第一後表面區域平行的橫截面平面中，形成包圍小光電二極體區域的溝槽。金屬層覆蓋第一後表面區域，至少部分地填充溝槽，並在橫截面平面中包圍小光電二極體區域。
在本發明第二觀點，一種用於製造閃爍減輕畫素陣列基板的方法，包括在半導體基板的後表面上形成溝槽，包圍半導體基板的小光電二極體區域於橫截面平面中，橫截面平面與小光電二極體區域上方的後表面的第一後表面區域平行。該方法還包括在第一後表面區域上和在溝槽中形成金屬層。
100:畫素陣列基板
112A:畫素陣列
192:車輛
190:相機
194:影像感測器
200:畫素陣列基板
210:半導體基板
211:前表面
212:小光電二極體區域
213:大光電二極體區域
216:第一厚度
217:第二厚度
220:後表面
221:溝槽
222:內側壁表面區域
223:寬度
224:底表面區域
225:深度
226:外側壁表面區域
227:表面區域
228:表面區域
230:鈍化層
239:頂表面
240:蝕刻停止層
242:厚度
249:頂表面
250:黏合層
251:底表面
252:厚度
259:頂表面
260:金屬層
262:厚度
264:寬度
269:頂表面
298X:正交軸
298Y:正交軸
298Z:正交軸
314(1):溝槽
314(2):溝槽
315(1):溝槽
315(2):溝槽
400:畫素陣列基板
410:半導體基板
412:小光電二極體區域
413:多個大光電二極體區域
416A:小畫素陣列
417A:大畫素陣列
500:閃爍減輕畫素陣列基板
510:半導體基板
512:小光電二極體區域
513:大光電二極體區域
516:厚度
517:厚度
520:後表面
521:溝槽
522、524和526:表面區域
530:鈍化層
532:厚度
540:蝕刻停止層
542:厚度
550:黏合層
552:厚度
560:金屬層
562:厚度
570:緩衝層
572:厚度
579:頂表面
580:金屬網格
582:金屬片段
584:厚度
600:閃爍減輕畫素陣列基板
610:半導體基板
612:小光電二極體區域
613:大光電二極體區域
616和617:厚度
620:後表面
621:溝槽
622、624和626:表面區域
630:鈍化層
639:頂表面
640:蝕刻停止層
649:頂表面
650:黏合層
651:底表面
660:金屬層
670:上方的緩衝層
672:厚度
673:厚度
700:畫素陣列基板
750:黏合層
760:金屬層
894:影像感測器
880:濾色器陣列
881:濾色器
885:微透鏡陣列
886:微透鏡
887:微透鏡
994:影像感測器
1000:製造閃爍減輕畫素陣列基板的方法
1010:步驟
1020:步驟
1022:步驟
1030:步驟
1040:步驟
1042:步驟
1044:步驟
1047:步驟
1050:步驟
圖1是車輛的示意圖，安裝在車輛上的相機包括影像感測器。
圖2和3分別是實施例中圖1的相機的閃爍減輕畫素陣列基板的示意圖。
圖4是實施例中的畫素陣列基板的示意圖，其是圖2的畫素陣列基板的示例。
圖5是圖4的閃爍減輕畫素陣列基板的第一實施例的示意圖。
圖6是圖4的閃爍減輕畫素陣列基板的第二實施例的示意圖。
圖7是實施例中在其上形成金屬層之前圖2的畫素陣列基板的前體的橫截面示意圖。
圖8是第一影像感測器的示意性橫截面視圖，其是圖1的影像感測器的示例。
圖9是第二影像感測器的示意性橫截面視圖，其是圖1的影像感測器的示例。
圖10是圖示實施例中用於製造閃爍減輕畫素陣列基板的方法的流程圖。
在整個說明書中對“一個示例”或“一個實施例”的引用是指結合該示例描述的特定特徵、結構或特點包括在本發明的至少一個示例中。因此，在整個說明書中各處出現的短語“在一個示例中”或“在一個實施例中”不一定都是指同一個示例。此外，在一個或多個示例中，可以以任何合適的方式組合特定的特徵、結構或特點。
為了便於描述，在本文中可以使用空間相對術語，諸如“在...之下”、“在...下方”、“下”、“在...下面”、“在...上方”、“上”等，以描述一個元件或特徵與另一個(多個)元件或特徵的關係，如圖所示。將理解的是，除了附圖中描繪的朝向之外，空間相對術語還意圖涵蓋設備在使用或操作中的不同朝向。例如，如果附圖中的設備被翻轉，那麼被描述為在其他元件或特徵“下方”或“之下”或“下面”的元件將被定向為在其他元件或特徵“上方”。因此，術語“在...下方”和“在...下面”可以涵蓋上方和下方兩個朝向。可以以其他方式將設備定向(旋轉九十度或以其他朝向)，並相應地解釋本文中使用的空間相對描述語。此外，還將理解的是，當一個層被稱為在兩個層“之間”時，它可以是這兩個層之間的唯一層，或者也可以存在一個或多個中間層。
術語半導體基板可以是指使用諸如矽、矽-鍺、鍺、砷化鎵及其 組合之類的半導體形成的基板。術語半導體基板也可以是指由一種或多種半導體形成的基板，該基板經歷了在基板中形成區域和/或結的先前製程步驟。半導體基板還可以包括各種特徵，諸如摻雜和未摻雜的半導體、矽的外延層以及在基板上形成的其他半導體結構。
在整個說明書中，使用了幾個技術術語。這些術語應具有其所屬領域中的普通含義，除非在本文專門定義或者它們的使用上下文明確地暗示為其他。應當注意的是，在本發明中，元素名稱和符號可以互換使用(例如，Si與矽)；但是，兩者具有完全相同的含義。
圖1是安裝在車輛192上的相機190的示意圖。相機190包括影像感測器194，其包括畫素陣列基板100。圖1是影像感測器194和畫素陣列基板100的示例使用場景，它們中的每一個都可以在不脫離本發明範圍的情況下用在其他高動態範圍成像應用中。畫素陣列基板100包括畫素陣列112A。畫素陣列基板100可以是晶片級封裝，或板上晶片(chip-on-board)封裝的一部分。
圖2和3分別是閃爍減輕畫素陣列基板200的橫截面示意圖，閃爍減輕畫素陣列基板200在下文中也稱為畫素陣列基板200。圖2中所示的橫截面平行於由正交軸298X和298Z形成的平面，下文中稱為x-z平面，正交軸298X和298Z各自正交於軸298Y。在本文中，x-y平面由正交軸298X和298Y形成，並且平行於x-y平面的平面被稱為橫向平面。除非另有說明，否則本文中物件的高度是指物件沿著軸298Z的範圍。在本文中，對軸x、y或z的引用分別是指軸298X、298Y和298Z。而且，在本文中，水平面平行於x-y平面，寬度是指物件沿著y軸的範圍，並且豎直是指沿著z軸的方向。圖3的橫截面視圖位於圖2中表示的橫截面平面3A中。
畫素陣列基板200是影像感測器194的畫素陣列基板100的示例，並且包括半導體基板210和金屬層260。半導體基板210的構成元素可以包括矽和鍺中的至少一種。半導體基板210包括前表面211、後表面220和小光電 二極體區域212。後表面220包括內側壁表面區域222、外側壁表面區域226和底表面區域224，它們形成包圍小光電二極體區域212的溝槽221。在實施例中，表面區域228形成溝槽221的底表面的一部分，使得溝槽221的一部分在光電二極體區域212上方，即，在表面區域228上方。圖2表示小光電二極體區域212上方的後表面220的表面區域228。在平行於後表面區域228的橫截面平面3A中，溝槽221包圍小光電二極體區域212並將小光電二極體區域212與相鄰的大光電二極體區域213隔離。在實施例中，畫素陣列基板200包括鈍化層230、蝕刻停止層240和黏合層250中的至少一個。在實施例中，黏合層250做為擴散阻擋層。在實施例中，畫素陣列基板缺少黏合層250。
金屬層260沉積在小光電二極體區域212上並且至少部分地填充溝槽221，以減少由小光電二極體區域212接收的光量。金屬層260的一部分在半導體基板210中形成，溝槽221中金屬層260的部分減少串擾，而表面區域228上方的金屬層部分減少到達小光電二極體區域212的入射光的光強度，從而防止小光電二極體區域212在累積期間飽和，並減少閃爍偽影。常規的畫素陣列基板採用分離的結構來解決串擾和閃爍偽影，而畫素陣列基板200包括一個結構-金屬層260-其執行這兩種功能，從而簡化與形成畫素陣列基板200相關聯的製程。
在實施例中，構成金屬層260的材料包括鎢和鋁中的至少一種，這兩種材料都非常適合於積體電路製程，並預期將光衰減大約在本發明揭露的金屬層260的厚度處。鎢和鋁在可見光和近IR波長處具有吸收性，因此通過吸收入射在其上的衍射光來減少花瓣光斑偽影。
在表面區域228上方，金屬層260具有厚度262，在實施例中，該厚度介於0.1微米的最小厚度和0.3微米的最大厚度之間。在溝槽221中，金屬層260具有寬度264，在實施例中，該寬度在20奈米的最小寬度和100奈米的最大寬度之間，基於與小光電二極體區域212相關聯的期待光敏度或量子效率(QE)來配置。
黏合層250可以設置在金屬層260和後表面220之間以提供金屬層260和下面的材料層之間的黏合，並防止金屬離子擴散到半導體基板210中。黏合層250覆蓋表面區域228(例如，小光電二極體區域的曝光區塊)，並延伸到(i)金屬層260與內側壁表面區域222之間以及(ii)金屬層260與外側壁表面區域226之間的溝槽221中。在實施例中，黏合層250從溝槽221的第一側跨過相應小光電二極體區域212上方的表面區域228延伸到溝槽221，與第一側相對的第二側。在實施例中，黏合層250不覆蓋大光電二極體區域213上方的表面區域。在實施例中，形成黏合層250的材料包括鈦和氮化鈦中的至少一種。黏合層250具有厚度252。在實施例中，厚度252在二十奈米和五十奈米之間，厚度252可以在豎直和/或水準方向上。
鈍化層230覆蓋後表面區域228，並且位於金屬層260和半導體基板210之間。在實施例中，鈍化層230鄰接後表面220。在實施例中，附加材料層位於鈍化層和後表面220之間。附加層可以比鈍化層230薄，並且可以由氧化物形成。
鈍化層230可以共形地覆蓋溝槽221的表面區域222、224和226。鈍化層230可以由高κ材料形成，高κ材料例如為介電常數κ大於或等於氮化矽的介電常數(κ
Figure 110142413-A0101-12-0006-11
7)的材料。鈍化層230可以具有固定的負電荷，從而在其與半導體基板210的表面介面處產生電洞累積層(hole accumulation layer)。在實施例中，形成鈍化層230的示例材料包括氧化鋁(Al2O3)、氧化鉿(HfO2)及其組合。鈍化層230具有厚度232，在實施例中，該厚度在十埃的最小厚度和五百埃的最大厚度之間。當厚度232小於最小厚度時，鈍化層230不再用作有效的鈍化層，因為材料層包含的固定的負電荷的量與其厚度相關。當厚度232超過最大厚度時，過多的厚度不會改善鈍化層230的功能，因此不必要地增加了畫素陣列基板200的整體厚度。
蝕刻停止層240位於金屬層260和鈍化層230之間。在實施例 中，蝕刻停止層240由氧化物材料或氮氧化物材料形成。蝕刻停止層240具有厚度242，在實施例中，該厚度242在五十奈米和三百奈米之間。
在實施例中，半導體基板210包括光電二極體區域212的二維陣列，其中該二維陣列的行和列的相應方向限定出軸298Y和298X的相應方向。相鄰的光電二極體區域212在x和y方向中的每一個上以畫素間距214隔開。在實施例中，每個光電二極體區域212是在半導體基板210中形成的小畫素陣列的相應畫素的一部分。
圖2表示相鄰光電二極體區域212之間的後表面220的表面區域227。半導體基板210在前表面211和表面區域228之間具有第一厚度216，並且在前表面211和表面區域227之間具有第二厚度217。在實施例中，第一厚度216小於或等於第二厚度217。例如，厚度217可以以層230、240、250和260的相應厚度232、242、252和262的總和超過厚度216。在實施例中，厚度262等於厚度217與厚度216之間的差。
鈍化層230、蝕刻停止層240和黏合層250以及金屬層260具有相應的頂表面239、249、259和269。在畫素陣列基板200的實施例中，當第一厚度216小於第二厚度217時，金屬層260的頂表面269(上表面)與頂表面239、249和259中的至少一個共面，如圖2中所示。在實施例中，金屬層260的頂表面269與蝕刻停止層240的頂表面249共面。黏合層250具有底表面251。在畫素陣列基板200的實施例中，當第一厚度216等於第二厚度217時，光電二極體區域212上方的底表面251的部分與頂表面239和249中的至少一個共面。
在實施例中，半導體基板210包括多個大光電二極體區域213，圖2和3中的每一個中示出了其中之一。每個大光電二極體區域213位於相應的一對相鄰的小光電二極體區域212之間。重申一下，每個小光電二極體區域212被佈置為被相鄰的大光電二極體區域213包圍。多個小光電二極體區域212 和大光電二極體區域213形成二維陣列。在實施例中，每個小光電二極體區域212和相鄰的大光電二極體區域213是在半導體基板210中形成的大畫素陣列的相應畫素的一部分，其中大畫素陣列與包括光電二極體區域212的二維陣列的小畫素陣列交錯。在實施例中，每個小光電二極體區域212具有比每個大光電二極體區域213更小的滿阱容量(full well capacity)。在實施例中，大光電二極體區域213被圖3的橫截面平面中的深溝槽隔離結構包圍。
溝槽221分別在水平和垂直方向上具有寬度223和深度225，寬度223可以在0.10微米和0.25微米之間，深度225相對於後表面區域227。在實施例中，厚度217以0.5微米和2.0微米之間，超過深度225以確保足夠的電隔離。在實施例中，溝槽221做為半導體基板210中的深溝槽隔離結構。
圖4是畫素陣列基板400的橫截面示意圖，畫素陣列基板400是畫素陣列基板200的示例。圖4的橫截面視圖位於圖2中所示的橫截面平面3A中，圖4表示橫截面2A，其是圖2的橫截面平面的示例。畫素陣列基板400包括多個小光電二極體區域412和多個大光電二極體區域413，它們分別是小光電二極體區域212和多個大光電二極體區域213的示例。每個小光電二極體區域位於大光電二極體區域413的相應二乘二陣列的中心。例如，小光電二極體區域412(1)位於大光電二極體區域413(1-4)的二乘二陣列的中心，而小光電二極體區域412(2)位於大光電二極體區域413(3-6)的二乘二陣列的中心。
在實施例中，大光電二極體區域413中的每一個都定位為與小光電二極體區域412相鄰並且包圍相應的小光電二極體區域412。例如，小光電二極體區域412(2)被大光電二極體區域413(3)、413(4)、413(5)和413(6)包圍。每個小光電二極體區域412透過深溝槽隔離結構與其相鄰的大光電二極體區域413形成電和光隔離，其中深溝槽隔離結構包括鈍化層230、蝕刻停止層240、黏合層250和金屬層260。
在實施例中，每個小光電二極體區域412是在半導體基板410中形成的小畫素陣列416A的相應畫素的一部分，並且每個大光電二極體區域413是在半導體基板410中形成的大畫素陣列417A的相應畫素的一部分。畫素陣列基板400是畫素陣列基板100的示例，使得在實施例中，畫素陣列112A包括小畫素陣列416A和大畫素陣列417A，半導體基板410是半導體基板210的示例。
圖5是閃爍減輕畫素陣列基板500的橫截面示意圖，閃爍減輕畫素陣列基板500是畫素陣列基板400的示例。畫素陣列基板500包括具有厚度516和517的半導體基板510。半導體基板510以及厚度516和517分別是圖2的半導體基板210以及畫素陣列基板200的厚度216和217的示例，厚度517超過厚度516。半導體基板510包括多個小光電二極體區域512和包圍每個小光電二極體區域512的多個大光電二極體區域513，它們分別是小光電二極體區域212和大光電二極體區域213的示例。半導體基板510具有後表面520，後表面520是後表面220的示例，因此包括表面區域522、524和526，它們分別是表面區域222、224和226的示例。表面區域522、524和526限定出溝槽521，溝槽521是溝槽221的示例。後表面520還包括後表面220的其他表面區域(諸如表面區域227和228)的類似物。
在實施例中，畫素陣列基板500包括在每個小光電二極體區域512和每個大光電二極體區域513上方的緩衝層570。緩衝層570具有均勻的厚度572並且可以由氧化物形成。在實施例中，厚度572在0.1微米和0.3微米之間。
在實施例中，畫素陣列基板500包括多個深溝槽隔離結構，這些深溝槽隔離結構形成在相應溝槽521中彼此互連形成網格形式，以包圍每個小光電二極體區域512和每個大光電二極體區域513，以在它們之間提供隔離。
在實施例中，畫素陣列基板500包括鈍化層530、蝕刻停止層540 和黏合層550中的至少一個，它們是鈍化層230、蝕刻停止層240和黏合層250的相應示例。每個深溝槽隔離結構包括鈍化層530、蝕刻停止層540和黏合層550，以及沉積的金屬層560。層530、540、550、560具有相應的厚度532、542、552和562，它們是厚度232、242、252和262的相應示例。厚度517以相應厚度532、542、552和562的總和超過厚度516。
在實施例中，畫素陣列基板500包括在緩衝層570的頂表面579上的金屬網格580。金屬網格580包括以網格形式互連的多個金屬片段582，使得每個金屬片段582在相應的深溝槽隔離結構上方對準，並且包圍光電二極體區域212、213，限定出光電二極體區域212、213上方的孔。金屬網格580可以吸收和/或反射入射光，使得例如通過微透鏡引導到光電二極體區域212或213的入射光停留在相應的光電二極體區域212或213內，從而減少相鄰光電二極體區域212、213之間的光學串擾。金屬網格580可以由金屬(諸如鎢)形成。在實施例中，金屬網格580可以由電介質和金屬材料的堆疊形成。在實施例中，畫素陣列基板包括在金屬網格580上方的層中的多個微透鏡。
在方向298Z上，每個金屬片段582具有厚度584，在實施例中，該厚度超過自由空間電磁波長λ0處的強度穿透深度δ，δ=λ0/(π ni)，其中ni是金屬片段582在波長λ0處的折射率的虛部。波長λ0可以在0.4微米和1.0微米之間。在實施例中，厚度584在75和125奈米之間。
圖6是閃爍減輕畫素陣列基板600的截面示意圖，閃爍減輕畫素陣列基板600是畫素陣列基板400的示例。在實施例中，畫素陣列基板包括在每個小光電二極體區域612和每個大光電二極體區域613上方的緩衝層670。半導體基板610具有後表面620，後表面620是後表面220的示例，並且因此包括表面區域622、624和626，它們分別是表面區域222、224和226的示例並且形成溝槽621，溝槽621是溝槽221的示例。後表面620還包括後表面220的類似其他表面區域(諸如表面區域227和228)。
畫素陣列基板600包括半導體基板610和金屬層660，它們分別是圖2的畫素陣列基板200的半導體基板210和金屬層260的示例。半導體基板610包括多個小光電二極體區域612和多個大光電二極體區域613，它們分別是小光電二極體區域212和大光電二極體區域213的示例。如圖6中所示，金屬層660在半導體基板610的後表面620上方形成並且完全覆蓋小光電二極體區域612的曝光區塊。金屬層660嵌入緩衝層670中。金屬層660可以具有在0.1微米至0.3微米之間的材料厚度，這取決於所選擇的材料和所需的透光量。
半導體基板610具有厚度616和617，它們分別是圖2的畫素陣列基板200的厚度216和217的示例。在實施例中，厚度617等於厚度616。在實施例中，畫素陣列基板600包括鈍化層630、蝕刻停止層640和黏合層650中的至少一個，它們分別是鈍化層230、蝕刻停止層240和黏合層250的示例。
半導體基板610包括形成在其中的多個深溝槽隔離結構，其中多個深溝槽隔離結構彼此互連並以包圍每個小光電二極體區域612的網格形式形成，從而在每個小光電二極體區域612與相鄰的大光電二極體區域613之間提供隔離。每個深溝槽隔離結構包括分別沉積有鈍化層630、蝕刻停止層640和黏合層650以及金屬層660的溝槽621。
鈍化層630和蝕刻停止層640具有相應的頂表面639和649，它們分別是頂表面239和249的示例。黏合層650具有底表面651，其是黏合層250的底表面251的示例。當畫素陣列基板600包括蝕刻停止層640時，底表面651可以與頂表面649共面。當畫素陣列基板600包括鈍化層630並且不包括蝕刻停止層640時，底表面651可以與頂表面639共面。黏合層650覆蓋位於小光電二極體區域612上方的表面區域(例如，曝光區塊)，而不覆蓋大光電二極體區域613上方的表面區域(例如，曝光區塊)。
在實施例中，畫素陣列基板600包括形成在緩衝層670上的金屬網格580。金屬網格580的每個金屬片段582與相應的溝槽621對準，並且被構 造為在小光電二極體區域612和/或大光電二極體區域613上方限定出孔或開口。在實施例中，每個金屬片段582與包圍相應小光電二極體區域612的相應溝槽621對準。在實施例中，鈍化層630、蝕刻停止層640和黏合層650以及金屬層660在溝槽621中形成深溝槽隔離結構。
緩衝層670具有在光電二極體區域212上方的厚度672和在光電二極體區域213上方的厚度673。厚度673超過厚度672。在實施例中，厚度672在0.1微米和0.3微米之間。緩衝層670可以由氧化物材料形成。
圖7是畫素陣列基板700的橫截面示意圖，畫素陣列基板700是在其上形成金屬層260之前的畫素陣列基板200的前體。畫素陣列基板700包括半導體基板210和層230、240及黏合層750中的至少一個黏合。黏合層750是在光電二極體區域212和213上方的黏合層250的示例。畫素陣列基板700還包括在多個光電二極體區域212和213中的每一個上方的金屬層760。在實施例中，金屬層760被沉積到位於小光電二極體區域612上方的溝槽621的區域中。在實施例中，金屬層760被平坦化以產生金屬層560。在實施例中，蝕刻金屬層760以產生金屬層660。
圖8是影像感測器894的示意性橫截面圖，影像感測器894是圖1的相機190的影像感測器194的示例。影像感測器894包括畫素陣列基板200、緩衝層570、濾色器陣列880、金屬網格580和微透鏡陣列885。金屬網格580在緩衝層570的頂表面579上並且嵌入到濾色器陣列880中。
微透鏡陣列885包括(i)多個微透鏡886，每個微透鏡886與相應的光電二極體區域212對準以將光引導到其上，以及(ii)多個微透鏡887，每個微透鏡887與相應的光電二極體區域213對準，以將光引導到其上。在實施例中，微透鏡887比微透鏡886更厚。濾色器陣列880位於微透鏡陣列885和後表面220之間，並且包括多個濾色器881。每個濾色器881設置在金屬網格580上，並進入由金屬網格580限定出的孔中。每個濾色器881與相應的光電二 極體區域212或213對準，用於對透射通過與其對準的微透鏡886或微透鏡887的光進行光譜過濾。
因而，到達小光電二極體區域212的入射光已經透射穿過第一後表面區域上的相應金屬層260，而到達大光電二極體區域213的入射光不穿過金屬層260。照此，被引導到小光電二極體區域212的入射光的強度被衰減以獲得期望的量子效率，並減少小光電二極體區域212和相鄰的大光電二極體部分213之間的串擾，而不影響被引導到大光電二極體區域213的入射光的光強度。
圖9是影像感測器994的示意性橫截面視圖，影像感測器994是圖1的相機190的影像感測器194的示例。影像感測器994包括其上具有濾色器陣列880和微透鏡陣列885的畫素陣列基板900。每個濾色器881與相應的光電二極體區域612或613對準，用於對透射通過與其對準的微透鏡886或微透鏡887的光進行光譜過濾。每個微透鏡886與相應的光電二極體區域612對準以將光引導到其上。每個微透鏡887與相應的光電二極體區域613對準以將光引導到其上。
圖10是圖示用於製造閃爍減輕畫素陣列基板的方法1000的流程圖。方法1000包括步驟1040。在實施例中，方法1000還包括步驟1010、1020、1030和1050中的至少一個。
步驟1010包括從位於在半導體基板中形成的小光電二極體區域上方的半導體基板的後表面開始減小半導體基板的一個區段的厚度。在實施例中，步驟1010和後續步驟應用於半導體基板的與在半導體基板中形成的多個小光電二極體區域中的相應一個對應的附加區段。
在步驟1010的示例中，圖5的半導體基板510的前體基板具有均勻的厚度517，因此沒有任何溝槽，並且沒有表面區域522、524和526。在實施例中，這個前體基板是例如在可以包括形成多個大和小光電二極體區域、 電晶體閘極以及相關聯的源極和汲極的前端製程之後半製造的。這個前體基板被掩蔽和蝕刻，使得其包括小光電二極體區域512的區域具有小於厚度517的厚度516。
步驟1020包括在半導體基板的後表面上形成溝槽，其包圍小光電二極體區域於一橫截面平面中，橫截面平面與小光電二極體區域上方的後表面的第一後表面區域平行。在步驟1020的第一示例中，在圖2的半導體基板210的後表面220上形成溝槽221。在步驟1020的第二示例中，圖3的溝槽314(1)、314(2)、315(1)和315(2)在後表面220上形成。
在實施例中，步驟1020包括步驟1022，其包括蝕刻後表面以產生限定出溝槽的後表面的內側壁區域、外側壁區域和底部區域。在步驟1022的示例中，蝕刻半導體基板210的後表面220以產生限定出溝槽221的後表面220的內側壁表面區域222、外側壁表面區域226和底表面區域224。步驟1022還可以包括蝕刻後表面，以在小光電二極體區域上方產生表面區域(諸如表面區域228)。
步驟1030包括在(i)第一後表面區域和(ii)限定出溝槽的後表面的內側壁區域、外側壁區域和底部區域上沉積黏合層205、鈍化層230和蝕刻停止層240中的至少一個。步驟1030還可以包括在小光電二極體區域上方的表面區域上沉積黏合層、鈍化層和蝕刻停止層中的至少一個。在步驟1030的示例中，鈍化層230、蝕刻停止層240和黏合層250中的至少一個沉積在後表面220上。在1030的示例中，黏合層250的沉積在蝕刻停止層240的沉積之後，蝕刻停止層240的沉積在鈍化層230的沉積之後。
步驟1040包括在第一後表面區域上和在溝槽中形成金屬層。在實施例中，形成在第一後表面區域上的金屬層，與沉積在相鄰的大光電二極體區域上方的後表面上的蝕刻停止層的頂表面共面。在步驟1040的示例中，金屬層260形成在後表面區域228上和溝槽221中。在實施例中，金屬層260的頂 表面269與蝕刻停止層240的頂表面249共面。
步驟1040可以包括步驟1042。步驟1042包括在第一後表面區域、與小光電二極體區域相鄰的大光電二極體區域上方的第二後表面區域上以及在溝槽中沉積初始金屬層。在步驟1042的示例中，金屬層760沉積在圖7的畫素陣列基板700的後表面區域227和228上以及溝槽221中。
當方法1000產生畫素陣列基板500時，步驟1040可以包括步驟1044。當半導體基板具有(i)在第一後表面區域和與該後表面相對的平坦前表面之間的第一厚度以及(ii)在平坦前表面和第二後表面區域之間的超過第一厚度的第二厚度時，步驟1040可以包括步驟1044。這種半導體基板的示例是當厚度217超過厚度216時的半導體基板210，如圖5中的半導體基板510。
步驟1044包括通過平坦化金屬層來移除位於第二後表面區域上的初始金屬層的區域。在實施例中，平坦化是經由蝕刻或化學機械研磨(CMP)製程實現的。平坦化製程在蝕刻停止層處自行停止。照此，在每個大光電二極體區域上方的第二後表面區域上的金屬層760的部分被移除，而在每個小光電二極體區域上方的第一後表面區域上的金屬層760的部分被留下，其中金屬層760的剩餘部分覆蓋每個小光電二極體區域的曝光區域。在步驟1044的示例中，位於大光電二極體區域213上方的金屬層760的部分通過平坦化金屬層760而被移除，而位於小光電二極體區域212上方的金屬層760的部分保留。步驟1044還可以包括移除大光電二極體區域上方的黏合層的部分。例如，步驟1044可以包括移除大光電二極體區域213上方的黏合層750的部分以產生至少一個黏合層250。
當半導體基板具有均勻厚度時，例如，當厚度216和217相等時，如圖6中的半導體基板610，步驟1040可以包括步驟1047。因而，在實施例中，方法1000包括步驟1047而不包括步驟1010。步驟1047包括通過經由光罩使金屬層曝光並蝕刻，經曝光的金屬層以移除位於第二後表面區域上方的初始金屬 層的區域。在步驟1047的示例中，通過經由圖案化的光罩使金屬層760曝光，然後相應地蝕刻金屬層760，移除位於後表面區域227上方的金屬層760的區域。
步驟1050包括在金屬層上和在與小光電二極體區域相鄰的大光電二極體區域上方沉積緩衝層。在步驟1050的第一示例中，緩衝層570沉積在圖5中的金屬層560上和大光電二極體區域513上方。在步驟1050的第二示例中，緩衝層670沉積在圖6中的金屬層660上和大光電二極體區域613上方，這導致金屬層660嵌入緩衝層670中。
在實施例中，在步驟1050之後，方法1000包括金屬沉積、圖案化和蝕刻以形成多個互連金屬片段的步驟，從而在封住相應的大和小光電二極體區域的曝光區域的緩衝層上形成金屬網格。之後可以在金屬片段之間沉積濾色器材料以形成用於大和小光電二極體區域中的每一個的多個濾色器。可以在形成濾色器之後執行用於形成微透鏡陣列的工藝。
特徵的組合
上面描述的特徵以及下面要求保護的各個特徵，可以在不脫離本發明的範圍的情況下以各種方式組合。以下列舉的示例說明了一些可能、非限制性的組合。
(A1)一種閃爍減輕畫素陣列基板，包括半導體基板和金屬層。半導體基板包括小光電二極體區域。半導體基板的後表面形成溝槽，其包圍小光電二極體區域於一橫截面平面中，橫截面平面與小光電二極體區域上方的後表面的第一後表面區域平行。金屬層覆蓋第一後表面區域，至少部分地填充溝槽，並在該橫截面平面中包圍小光電二極體區域。
(A2)在畫素陣列基板(A1)的實施例中，第一後表面區域上方的金屬層的厚度在0.1微米和0.3微米之間。
(A3)在畫素陣列基板(A1)和(A2)中的任一項的實施例中，形成金屬層的材料包括鎢和鋁中的至少一種。
(A4)畫素陣列基板(A1)-(A3)中的任何一項的實施例，還包括黏合層，該黏合層覆蓋第一後表面區域並延伸到(i)金屬層和後表面的內側壁區域之間以及(ii)金屬層和後表面的外側壁區域之間的溝槽中。
(A5)在畫素陣列基板(A4)的實施例中，第一後表面區域上方的黏合層的厚度在二十奈米和五十奈米之間。
(A6)在畫素陣列基板(A1)-(A5)中的任何一項的實施例中，半導體基板還包括形成二乘二陣列的四個大光電二極體區域。小光電二極體區域位於該二乘二陣列的中心。
(A7)在畫素陣列基板(A6)的實施例中，四個大光電二極體區域包括第一、第二、第三和第四大光電二極體區域，半導體基板還包括附加的小光電二極體區域，半導體基板還包括第五大光電二極體區域和第六大光電二極體區域，它們與第三大光電二極體區域和第四大光電二極體區域形成附加的二乘二陣列。附加的小光電二極體區域位於附加的二乘二陣列的中心。
(A8)在畫素陣列基板(A6)和(A7)的實施例中，半導體基板具有(i)在第一後表面區域和與後表面相對的平坦前表面之間的第一厚度，以及(ii)在平坦前表面和四個大光電二極體區域之一上方的第二後表面區域之間的超過第一厚度的第二厚度。
(A9)在畫素陣列基板(A6)-(A8)中的任何一項的實施例中，半導體基板的後表面包括四個共面的表面區域，每個表面區域位於四個大光電二極體區域中相應一個的上方。小光電二極體區域上方的金屬層的頂表面與(i)四個共面的表面區域、(ii)在四個共面的表面區域中的每一個上形成的 鈍化層以及(iii)在四個共面的表面區域中的每一個上形成的蝕刻停止層之一共面。
(A10)畫素陣列基板(A6)-(A9)中的任何一項的實施例，還包括鈍化層，該鈍化層位於金屬層和半導體基板之間並且覆蓋第一後表面區域和四個大光電二極體區域中的每一個上方的後表面。
(A11)畫素陣列基板(A10)的實施例，還包括在金屬層和鈍化層之間的蝕刻停止層。蝕刻停止層可以覆蓋四個大光電二極體區域中的每一個上方的鈍化層。小光電二極體區域上方的金屬層的頂表面可以與位於四個大光電二極體區域中的每一個上方的蝕刻停止層的頂表面共面。
(A12)畫素陣列基板(A11)的實施例，還包括位於第一後表面區域和四個大光電二極體區域中的每一個上方的緩衝層。金屬層位於第一後表面區域與緩衝層之間。
(A13)在畫素陣列基板(A12)的實施例中，緩衝層具有(i)在小光電二極體區域上方的第一厚度，以及(ii)在四個大光電二極體區域中的每一個上方的超過第一厚度的第二厚度。
(A14)在畫素陣列基板(A12)的實施例中，緩衝層具有(i)在小光電二極體區域上方的第一厚度，以及(ii)在四個大光電二極體區域中的每一個上方的等於第一厚度的第二厚度。
(A15)畫素陣列基板(A12)-(A14)中的任何一項的實施例，還包括在緩衝層上的金屬網格，該金屬網格與溝槽對準，並且在小光電二極體區域上方形成孔。
(B1)一種用於製造閃爍減輕畫素陣列基板的方法，包括(i) 在與小光電二極體區域上方的後表面的第一後表面區域平行的橫截面平面中包圍半導體基板的小光電二極體區域的溝槽中和(ii)第一後表面區域上形成金屬層。
(B2)在方法(B1)的實施例中，形成溝槽包括蝕刻後表面以產生限定出溝槽的後表面的內側壁區域、外側壁區域和底部區域。
(B3)方法(B1)和(B2)中的任一項的實施例，還包括，在形成金屬層之前，在(i)第一後表面區域和(ii)限定出溝槽的後表面的內側壁區域、外側壁區域和底部區域上沉積黏合層、鈍化層和蝕刻停止層中的至少一個。
(B4)方法(B1)-(B3)中的任何一項的實施例，還包括在金屬層上和在與小光電二極體區域相鄰的大光電二極體區域上方沉積緩衝層。沉積緩衝層可以包括將金屬層嵌入緩衝層中。
(B5)在方法(B1)-(B4)中的任何一項的實施例中，半導體基板具有(i)在第一後表面區域和與該後表面相對的平坦前表面之間的第一厚度和(ii)在平坦前表面和與小光電二極體區域相鄰的大光電二極體區域上方的第二後表面區域之間的超過第一厚度的第二厚度。在此類實施例中，形成金屬層可以包括在第一和第二後表面區域上以及在溝槽中沉積初始金屬層；並且通過平坦化金屬層來移除位於第二後表面區域上方的初始金屬層的區域。
(B6)在方法(B1)-(B4)中的任何一項的實施例中，形成金屬層包括：在第一後表面區域、在與小光電二極體區域相鄰的大光電二極體區域上方的第二後表面區域上以及在溝槽中沉積初始金屬層；並且通過經由光掩模曝光金屬層並蝕刻經曝光的金屬層來移除位於第二後表面區域上方的初始金屬層的區域。
(B7)方法(B1)-(B6)中的任何一項的實施例，還包括形成溝槽。
(B8)在方法(B7)的實施例中，形成溝槽包括蝕刻後表面以產生限定出溝槽的後表面的內側壁區域、外側壁區域和底部區域。
在不脫離本實施例的範圍的情況下，可以在以上方法和系統中進行改變。因此應當注意的是，以上描述中包含或附圖中所示的內容應當被解釋為說明性，而非限制性。在本文中，並且除非另外指出，否則詞組“在實施例中”等同於詞組“在某些實施例中”，並且並不是指所有實施例。以下申請專利範圍旨在覆蓋本文描述的所有一般和具體特徵，以及本方法和系統的範圍的所有陳述，就語言而言，可以認為其介於兩者之間。
1000:製造閃爍減輕畫素陣列基板的方法
1010:步驟
1020:步驟
1022:步驟
1030:步驟
1040:步驟
1042:步驟
1044:步驟
1047:步驟
1050:步驟

Claims (20)

  1. 一種閃爍減輕畫素陣列基板，包括：
    半導體基板，所述半導體基板包括小光電二極體區域，所述半導體基板的後表面形成溝槽，包圍所述小光電二極體區域於橫截面平面中，該橫截面平面在與所述小光電二極體區域上方的所述後表面的第一後表面區域平行的；以及
    金屬層，所述金屬層覆蓋所述第一後表面區域，至少部分地填充所述溝槽，
    並在所述橫截面平面中包圍所述小光電二極體區域。
  2. 如權利要求1所述的畫素陣列基板，其中所述第一後表面區域上方的所述金屬層的厚度在0.1微米和0.3微米之間。
  3. 如權利要求1所述的畫素陣列基板，其中還包括黏合層，所述黏合層覆蓋所述第一後表面區域，並延伸到(i)所述金屬層和所述後表面的內側壁區域之間，以及(ii)所述金屬層和所述後表面的外側壁區域之間的溝槽中。
  4. 如權利要求3所述的畫素陣列基板，其中所述第一後表面區域上方的所述黏合層的厚度在二十奈米和五十奈米之間。
  5. 如權利要求1所述的畫素陣列基板，其中所述半導體基板還包括形成二乘二陣列的四個大光電二極體區域，所述小光電二極體區域位於所述二乘二陣列的中心。
  6. 如權利要求5所述的畫素陣列基板，其中所述半導體基板的所述後表面包括四個共面的表面區域，每個表面區域位於所述四個大光電二極體區域中相應一個的上方，所述小光電二極體區域上方的所述金屬層的頂表面與(i)所述四個共面的表面區域、(ii)在所述四個共面的表面區域中的每一個上形成的鈍化層，以及(iii)在所述四個共面的表面區域中的每一個上形成的蝕刻停止層之一共面。
  7. 如權利要求5所述的畫素陣列基板，其中所述四個大光電二極體區域包括，第一大光電二極體區域、第二大光電二極體區域、第三大光電二極體區域和第四大光電二極體區域，所述半導體基板還包括附加的小光電二極體區域，所述半導體基板還包括，第五大光電二極體區域和第六大光電二極體區域，所述第五大光電二極體區域和所述第六大光電二極體區域與所述第三大光電二極體區域和所述第四大光電二極體區域形成附加的二乘二陣列，所述附加的小光電二極體區域位於所述附加的二乘二陣列的中心。
  8. 如權利要求5所述的畫素陣列基板，其中所述半導體基板具有(i)在所述第一後表面區域和與所述後表面相對的平坦前表面之間的第一厚度，以及(ii)在所述平坦前表面和所述四個大光電二極體區域之一上方的第二後表面區域之間，超過所述第一厚度的第二厚度。
  9. 如權利要求5所述的畫素陣列基板，其中還包括鈍化層，所述鈍化層位於所述金屬層和所述半導體基板之間，並且覆蓋所述第一後表面區域和所述四個大光電二極體區域中的每一個上方的所述後表面。
  10. 如權利要求9所述的畫素陣列基板，其中還包括位於所述金屬層和所述鈍化層之間的蝕刻停止層。
  11. 如權利要求10所述的畫素陣列，其中所述蝕刻停止層覆蓋所述四個大光電二極體區域中的每一個上方的所述鈍化層，所述小光電二極體區域上方的所述金屬層的頂表面與位於所述四個大光電二極體區域中的每一個上方的所述蝕刻停止層的頂表面共面。
  12. 如權利要求5所述的畫素陣列基板，還包括位於所述第一後表面區域和所述四個大光電二極體區域中的每一個上方的緩衝層，所述金屬層位於所述第一後表面區域與所述緩衝層之間。
  13. 如權利要求12所述的畫素陣列基板，其中所述緩衝層在所述小光電二極體區域上方具有第一厚度，並且在所述四個大光電二極體區域中的每一個上方具有超過所述第一厚度的第二厚度。
  14. 如權利要求12所述的畫素陣列基板，其中還包括：
    在所述緩衝層上的金屬網格，所述金屬網格與所述溝槽對準，並且在所述小光電二極體區域上方形成孔。
  15. 一種用於製造閃爍減輕畫素陣列基板的方法，包括：
    形成金屬層於(i)在與小光電二極體區域上方的後表面的第一後表面區域 平行的橫截面平面中，包圍半導體基板的所述小光電二極體區域的溝槽中，和(ii)所述第一後表面區域上。
  16. 如權利要求15所述的用於製造閃爍減輕畫素陣列基板的方法，還包括，在形成所述金屬層之前，在(i)所述第一後表面區域和(ii)限定出所述溝槽的所述後表面的內側壁區域、外側壁區域和底部區域上沉積黏合層、鈍化層和蝕刻停止層中的至少一個。
  17. 如權利要求15所述的用於製造閃爍減輕畫素陣列基板的方法，還包括：沉積緩衝層，在所述金屬層上，和在與所述小光電二極體區域相鄰的大光電二極體區域上。
  18. 如權利要求17所述的用於製造閃爍減輕畫素陣列基板的方法，其中沉積所述緩衝層，包括將所述金屬層嵌入所述緩衝層中。
  19. 如權利要求15所述的用於製造閃爍減輕畫素陣列基板的方法，其中所述半導體基板具有(i)在所述第一後表面區域和與所述後表面相對的平坦前表面之間的第一厚度，和(ii)在所述平坦前表面和與所述小光電二極體區域相鄰的大光電二極體區域上方的第二後表面區域之間，超過所述第一厚度的第二厚度，形成所述金屬層包括：
    在所述第一後表面區域和所述第二後表面區域上，以及在所述溝槽中沉積初始金屬層；以及
    通過平坦化所述金屬層，移除位於所述第二後表面區域上方的所述初始金屬 層的區域。
  20. 如權利要求15所述的用於製造閃爍減輕畫素陣列基板的方法，其中形成所述金屬層包括：
    在所述第一後表面區域、在與所述小光電二極體區域相鄰的大光電二極體區域上方的第二後表面區域上，以及在所述溝槽中沉積初始金屬層；以及
    通過經由光罩曝光所述金屬層，並蝕刻經曝光的金屬層，移除位於所述第二後表面區域上方的所述初始金屬層的區域。
TW110142413A 2020-12-10 2021-11-15 閃爍減輕畫素陣列基板與其製造方法 TW202224225A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/118,230 US11670648B2 (en) 2020-12-10 2020-12-10 Flicker-mitigating pixel-array substrate
US17/118,230 2020-12-10

Publications (1)

Publication Number Publication Date
TW202224225A true TW202224225A (zh) 2022-06-16

Family

ID=81896984

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110142413A TW202224225A (zh) 2020-12-10 2021-11-15 閃爍減輕畫素陣列基板與其製造方法

Country Status (3)

Country Link
US (1) US11670648B2 (zh)
CN (1) CN114628419A (zh)
TW (1) TW202224225A (zh)

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014022448A (ja) 2012-07-13 2014-02-03 Toshiba Corp 固体撮像装置
CN103985725B (zh) * 2014-06-03 2017-03-08 豪威科技(上海)有限公司 半导体结构及其制备方法
JP6812963B2 (ja) * 2015-02-27 2021-01-13 ソニー株式会社 固体撮像装置及び電子機器
US9564468B2 (en) 2015-03-20 2017-02-07 Taiwan Semiconductor Manufacturing Co., Ltd. Composite grid structure to reduce crosstalk in back side illumination image sensors
JP6754157B2 (ja) 2015-10-26 2020-09-09 ソニーセミコンダクタソリューションズ株式会社 撮像装置
US9443899B1 (en) 2015-11-04 2016-09-13 Omnivision Technologies, Inc. BSI CMOS image sensor with improved phase detecting pixel
JP2017163010A (ja) 2016-03-10 2017-09-14 ソニー株式会社 撮像装置、電子機器
US9659989B1 (en) 2016-04-19 2017-05-23 Omnivision Technologies, Inc. Image sensor with semiconductor trench isolation
JP6661506B2 (ja) * 2016-09-23 2020-03-11 サムスン エレクトロニクス カンパニー リミテッド 固体撮像装置
JP6971722B2 (ja) 2017-09-01 2021-11-24 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置および電子機器
KR102523851B1 (ko) 2018-07-31 2023-04-21 에스케이하이닉스 주식회사 더미 픽셀들을 포함하는 이미지 센싱 장치
US11664403B2 (en) 2020-06-12 2023-05-30 Taiwan Semiconductor Manufacturing Co., Ltd. Manufacturing method of image sensor device having metal grid partially embedded in buffer layer

Also Published As

Publication number Publication date
CN114628419A (zh) 2022-06-14
US20220190009A1 (en) 2022-06-16
US11670648B2 (en) 2023-06-06

Similar Documents

Publication Publication Date Title
TWI805980B (zh) 改良影像感測器串擾之方法及結構
EP1916714B1 (en) Method for fabricating an image sensor having curved micro-mirrors over the sensing photodiode
CN110838499B (zh) 图像传感器及其形成方法
US9691809B2 (en) Backside illuminated image sensor device having an oxide film and method of forming an oxide film of a backside illuminated image sensor device
US9947714B2 (en) Methods of manufacturing image sensors
US20190198536A1 (en) Image Sensor and Forming Method Thereof
TW202226451A (zh) 具有鈍化全深溝槽隔離的半導體基板及相關聯的製造方法
US20160300877A1 (en) Cmos image sensor structure with crosstalk improvement
JP6083572B2 (ja) 固体撮像装置及びその製造方法
CN1929145A (zh) Cmos图像传感器及其制造方法
JP2012186396A (ja) 固体撮像装置およびその製造方法
TW202224225A (zh) 閃爍減輕畫素陣列基板與其製造方法
US9269733B2 (en) Image sensor device with improved quantum efficiency
TW202240873A (zh) 閃爍減輕像素陣列基板
TW202238972A (zh) 背照式影像感測器及其製造方法
US20230223416A1 (en) Suppressed cross-talk pixel-array substrate and fabrication method
US9721983B2 (en) Semiconductor device and manufacturing method thereof
US11695030B2 (en) Reduced cross-talk pixel-array substrate and fabrication method
US20220359596A1 (en) Image sensor
CN116364733A (zh) 钝化增强的图像传感器和表面钝化方法
TW202410431A (zh) 影像感測器裝置及其製造方法