TW202223137A - Hdp犧牲碳隙填充 - Google Patents

Hdp犧牲碳隙填充 Download PDF

Info

Publication number
TW202223137A
TW202223137A TW110139167A TW110139167A TW202223137A TW 202223137 A TW202223137 A TW 202223137A TW 110139167 A TW110139167 A TW 110139167A TW 110139167 A TW110139167 A TW 110139167A TW 202223137 A TW202223137 A TW 202223137A
Authority
TW
Taiwan
Prior art keywords
substrate
film
feature
carbon
carbon film
Prior art date
Application number
TW110139167A
Other languages
English (en)
Inventor
沈澤清
波 戚
亞伯希吉特巴蘇 馬禮克
Original Assignee
美商應用材料股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商應用材料股份有限公司 filed Critical 美商應用材料股份有限公司
Publication of TW202223137A publication Critical patent/TW202223137A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02115—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material being carbon, e.g. alpha-C, diamond or hydrogen doped carbon
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/04—Coating on selected surface areas, e.g. using masks
    • C23C16/045—Coating cavities or hollow spaces, e.g. interior of tubes; Infiltration of porous substrates
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/26—Deposition of carbon only
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/34—Nitrides
    • C23C16/345—Silicon nitride
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/401—Oxides containing silicon
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45561—Gas plumbing upstream of the reaction chamber
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45563—Gas nozzles
    • C23C16/45576—Coaxial inlets for each gas
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45563—Gas nozzles
    • C23C16/4558—Perforated rings
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/458—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for supporting substrates in the reaction chamber
    • C23C16/4582—Rigid and flat substrates, e.g. plates or discs
    • C23C16/4583—Rigid and flat substrates, e.g. plates or discs the substrate being supported substantially horizontally
    • C23C16/4586—Elements in the interior of the support, e.g. electrodes, heating or cooling devices
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/50—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/50—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges
    • C23C16/505—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges using radio frequency discharges
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/50—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges
    • C23C16/505—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges using radio frequency discharges
    • C23C16/509—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges using radio frequency discharges using internal electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/332—Coating
    • H01J2237/3321—CVD [Chemical Vapor Deposition]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76837—Filling up the space between adjacent conductive structures; Gap-filling properties of dielectrics
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B41/23—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B41/27—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Mechanical Engineering (AREA)
  • Materials Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Plasma & Fusion (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Vapour Deposition (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)
  • Carbon And Carbon Compounds (AREA)

Abstract

本申請描述了用碳隙填充法來填充基板特徵，與此同時留有孔隙的方法。該等方法包括以下步驟：使製程氣體流入高密度電漿化學氣相沉積(HDP-CVD)腔室，該腔室容納具有至少一個特徵的基板，該製程氣體包含烴反應物；生成電漿；以及沉積碳膜。

Description

HDP犧牲碳隙填充
本揭露之實施例大體而言係關於填充基板特徵的方法。更特定而言，本揭露之實施例係關於使用高密度電漿化學氣相沉積(high density plasma chemical vapor deposition; HDP CVD)腔室用碳填充特徵的方法。
在微電子元件製造中，對於許多應用需要填充深寬比(aspect ratios; AR)大於10:1且無孔隙的窄溝槽。一種應用為用於淺溝槽隔離(shallow trench isolation; STI)。對於此應用，膜需要在整個溝槽中具有高品質（例如，具有小於2的濕蝕刻速率比），並且具有非常低的洩漏。一種過去已經成功的方法為可流動CVD。在此方法中，使寡聚物以氣相小心形成，該氣相在表面上冷凝，隨後「流動」到溝槽中。然而，所沉積膜的品質非常差，並且需要諸如蒸氣退火及UV固化的處理步驟。
超高密度儲存裝置可以使用三維(three-dimensional;3D)堆疊記憶體結構生產。例如，3D NAND堆疊記憶體裝置可以由交替導電層及介電層的陣列形成。穿過記憶體層形成記憶體孔，並且藉由用適當的材料填充記憶體孔來形成NAND串。隨著結構尺寸的減小及深寬比的增大，所沉積膜的後固化方法變得困難。
邏輯及記憶體應用都需要碳間隙填充製程。碳材料可以使用電漿蝕刻移除，而不會影響底層材料。在多層3D NAND生產中，需要犧牲記憶體孔塞製程來保護底層記憶體孔，並在底層的頂部沉積上層。此類製程需要滿足輸送量、乾蝕刻可移除性及高溫(約850℃)穩定性的要求。當前的非晶矽(amorphous silicon; aSi)犧牲填充方法存在多個整合問題。因此，需要提供在高溫下穩定的非晶碳材料的間隙填充製程。
本揭露之一或多個實施例係關於一種形成膜之方法。該方法包括以下步驟：使製程氣體流入高密度電漿化學氣相沉積(HDP-CVD)腔室，該腔室容納具有至少一個特徵的基板，該製程氣體包含氫碳比(H:C)小於或等於2:1的烴反應物及氫(H 2)、氦(He)及氬(Ar)中的一或多者，此基板在約400℃至約650℃的溫度及小於約50 mTorr的壓力下處理；藉由源RF生成電漿；藉由偏置RF使離子加速，並在至少一個特徵中沉積碳膜，好碳膜在至少一個特徵中具有孔隙。RF能量經由線圈感應耦合到腔室中，並產生高密度電漿。
本揭露之另一實施例係關於一種形成膜之方法。方法包括以下步驟：使製程氣體流入高密度電漿化學氣相沉積(HDP-CVD)腔室，該腔室容納具有基板表面的基板，該製程氣體包含氫碳比(H:C)小於或等於2:1的烴反應物及氫(H 2)、氦(He)及氬(Ar)中的一或多者；由源RF生成電漿；藉由偏置RF使離子加速；以及在基板表面上沉積碳膜，該基板表面上具有至少一個特徵，該至少一個特徵延伸從基板表面至底表面的特徵深度，該至少一個特徵具有由第一側壁及第二側壁限定的寬度，其中第一膜沉積在基板表面及該至少一個特徵的第一側壁、第二側壁及底表面上，碳膜具有孔隙，該孔隙位於特徵之寬度內距離該特徵之底表面第一距離處。
本揭露之其他實施例係關於一種製造記憶體裝置之方法。在一或多個實施例中，方法包括以下步驟：在基板上形成膜堆疊，該膜堆疊包括複數個交替的第一材料層及第二材料層，並且該膜堆疊具有堆疊厚度；蝕刻該膜堆疊以形成記憶體孔開口，該記憶體孔開口延伸從該膜堆疊之頂表面至底表面的深度，該記憶體孔開口具有由第一側壁及第二側壁限定的寬度；將基板裝入高密度電漿化學氣相沉積(HDP-CVD)腔室；使製程氣體流入高密度電漿化學氣相沉積(HDP-CVD)腔室，該製程氣體包含氫碳比(H:C)小於或等於2:1的烴反應物及氫(H 2)、氦(He)及氬(Ar)中的一或多者，該膜堆疊在約400℃至約650℃的溫度及小於約50 mTorr的壓力下；以及在膜堆疊表面上及記憶體孔開口之第一側壁、第二側壁及底表面上沉積碳膜，該碳膜具有孔隙，該孔隙位於記憶體孔開口之寬度內距離記憶體孔開口之底表面第一距離處的。
在描述本揭示案之若干示例性實施例之前，應理解，本揭示案不限於構造詳圖或在以下具體實施方式中闡述的製程步驟。本揭示案能夠用於其他實施例，並且能夠以各種方式實踐或進行。
本文中使用的術語「大約」是指大約或接近，在數值或範圍的上下文中，是指數值±15%或更小的變化。例如，相差±14%、±10%、±5%、±2%或±1%的值將滿足約的定義。
如在本說明書及所附申請專利範圍中所使用的，術語「基板」及「晶圓」可交換使用，指製程作用於其上的表面及表面的一部分。本領域技術人員亦將理解，除非上下文另外明確指出，否則對基板的引用亦僅指基板的部分。另外，對在基板上沉積的引用可意謂光基板及具有在其上沉積或形成一或多個膜或特徵的基板兩者。
如本文使用的「基板」，指任意基板或在基板上形成的材料表面，在製造製程中在所述基板或材料表面上執行膜處理。例如，在其上可執行處理的基板表面根據應用包括材料，諸如矽、二氧化矽、應變矽、絕緣體上矽(SOI)、碳摻雜氧化矽、四氮化三矽、摻雜矽、鍺、砷化鎵、玻璃、藍寶石，以及任意其他材料，諸如金屬、金屬氮化物、金屬合金，以及其他導電材料。基板包括但不限於半導體晶圓。基板可暴露於預處理製程中以研磨、蝕刻、還原、氧化、羥基化（或以其他方式生成或接枝目標化學部分以賦予化學功能）、退火及/或烘烤基板表面。除了直接在基板本身的表面上的膜處理外，在本揭露中，所揭示之膜處理步驟的任一步亦可在基板上形成的下層上執行，如下文更詳細地說明，以及術語「基板表面」意欲包括如上下文指出的此種下層。因此，例如，在膜/層或部分膜/層已經沉積在基板表面上的情況下，新沉積的膜/層的暴露表面變成基板表面。給定基板表面包含什麼將取決於將沉積的什麼膜，以及使用的特定化學作用。
V-NAND或3D-NAND結構用於快閃記憶體應用。V-NAND裝置為豎直堆疊的NAND結構，該等豎直堆疊的NAND結構具有以塊形式佈置的大量單元。如本文所使用的，術語「3D-NAND」係指一種電子（固態）非揮發性電腦存儲記憶體，其中記憶體單元以多層堆疊。3D NAND記憶體通常包括包括浮閘電晶體的複數個記憶體單元。傳統上，3D NAND記憶體單元包括圍繞位元線以三維方式佈置的複數個NAND記憶體結構。
3D NAND技術中的一個關鍵步驟是能夠豎直沉積額外的層以提高能力。在多層3D NAND生產中，需要犧牲記憶體孔塞製程來保護底層記憶體孔。在後續製程之前，記憶體孔需要用特定的材料填充並平坦化。此類製程需要滿足輸送量、乾蝕刻可移除性及高溫（例如，850℃）穩定性的要求。
其他方法包括基於非晶矽的製程或其他基於非晶碳的製程。非晶矽材料需要濕法移除製程，此會對氧化物/氮化物堆產生有害影響。其他非晶碳材料的沉積速率低，輸送量慢，在高溫下不穩定。
本揭露之實施例提供了使用高密度電漿化學氣相沉積(HDP-CVD)腔室在具有小尺寸的高深寬比(Ar)特徵中沉積膜（例如，非晶碳(a-C)）的方法。一些實施例有利地提供犧牲碳膜，以填充具有小尺寸的高AR溝槽，與此同時在溝槽/特徵中留下孔隙。一或多個實施例的犧牲碳膜在退火溫度下具有高熱穩定性。
本文提供了使用高密度電漿化學氣相沉積(HDP CVD)填充間隙的方法。根據各種實施方式，藉由HDP CVD將含碳膜（諸如非晶碳膜）沉積到基板上的間隙中以填充間隙。在一或多個實施例中，方法可包括在HDP CVD沉積期間使用低氫含量製程氣體以提供間隙填充。一或多個實施例的非晶碳材料可經由氧(O 2)電漿容易地移除，從而消除對氧化物/氮化物堆疊的影響。
在一或多個實施例中，特徵選自溝槽、通孔、字線狹縫及記憶體孔。在特定實施例中，特徵為記憶體孔。在非常特定的實施例中，特徵為NAND裝置中的記憶體孔。在一或多個實施例中，填充特徵，亦即間隙填充。在一些實施例中，藉由HDP CVD執行間隙填充。
高密度電漿化學氣相沉積(HDP CVD)係一種定向CVD製程，其包括將帶電前體物物質導向基板的步驟。本文使用的高密度電漿化學氣相沉積(HDP-CVD)不同於電漿增強化學氣相沉積技術，亦稱為PECVD。HDP-CVD反應器通常採用感應耦合電漿，而PECVD反應器通常採用電容耦合電漿。HDP-CVD製程條件及得到的膜為不同的PECVD製程。例如，本文描述的各種HDP反應器在小於約50 MTORR的壓力下操作，其中電漿密度大於10 17個離子/M 3，例如10 17個離子/M 3至10 19個離子/M 3。相反，PECVD製程在更高的壓力及更低的電漿密度下運行，例如10 14個離子/M 3至10 16個離子/M 3。
對於線圈，HDP反應器可以2 MHZ的電漿頻率點燃電漿，對於放置晶圓的基座，HDP反應器可以13.56 MHZ的頻率點燃電漿。相反，在電容耦合電漿反應器中，13.56 MHZ的電漿頻率用於產生應用於噴淋頭或基座的電漿，2 MHZ應用於噴淋頭或基座。HDP反應器中的離子能量可能大於PECVD反應器中的離子能量。因此，在HDP-CVD反應器中沉積的膜的組成及特性不同於在PECVD反應器中沉積的膜的組成及特性。對於碳基間隙填充，PECVD中較低的電漿密度通常無法產生足夠的離解以實現高通量。
在一或多個實施例中，處理期間的基板溫度可在約400℃至約650℃的範圍內，或在約510℃至約650℃的範圍內。在一或多個實施例中，腔室壓力保持在低於50 mTorr、或低於40 mTorr、或低於30 mTorr、或低於20 mTorr，或低於10 mTorr的的值。在一或多個實施例中，基板溫度由離子物質的密度、壓力及偏置功率控制。
在一或多個實施例中，高頻RF電源或其他電源可用於偏置基板。在沉積操作期間，基板通常偏向於將帶電物質向下引導到特徵的底部，例如，記憶體孔。在一或多個實施例中，HDP-CVD期間的偏置功率在約0到9500W的範圍內，偏置功率隨基板表面積而縮放。在一或多個實施例中，偏壓功率及壓力對於設計孔隙尺寸及位置至關重要。
第1A圖圖示了根據一或多個實施例的電子裝置100的部分剖視圖。在一些實施例中，提供具有特徵106的基板102以用於在HDP-CVD處理腔室101中進行處理。如在本說明書及所附申請專利範圍中所使用的，術語「提供」意味著可以對基板進行處理（例如，放置在處理腔室內）。為說明目的，圖式圖示了具有單一特徵之基板；然而，熟習本領域之技術者應理解可存在多於一個特徵。特徵106之形狀可為任何適當的形狀，包括但不限於尖峰、溝槽及圓柱形通孔。如此方面使用，術語「特徵」意謂任何故意的表面不規則。特徵的合適實例包括但不限於溝槽、字線狹縫及記憶體孔，其具有頂部、兩個側壁及底部，峰值具有頂部及兩個側壁。特徵可具有任何適當的深寬比（特徵之深度與特徵之寬度的比值）。在一些實施例中，深寬比大於或等於約5:1、10:1、15:1、20:1、25:1、30:1、35:1、40:1、或45:1、或50:1、或55:1、或60:1、或65:1、或70:1、或75:1、或80:1、或85:1、或90:1、或95:1、或100:1。
在一或多個實施例中，基板102具有基板表面120。至少一個特徵106在基板表面120中形成開口。至少一個特徵106從基板表面120至底表面112延伸特徵深度Df。在一或多個實施例中，至少一個特徵的深度Df在約50 nm至約10000 nm的範圍內。
至少一個特徵106具有第一側壁114及第二側壁116，其定義了至少一個特徵106的寬度W。由側壁114、116及底表面112形成的開口區域亦稱為間隙。在一或多個實施例中，寬度W沿至少一個特徵106的深度Df為均勻的。在其他實施例中，至少一個特徵106頂部的寬度W大於至少一個特徵106之底表面112的寬度W。
在一或多個實施例中，至少一個特徵106包括記憶體孔或字線狹縫。因此，在一或多個實施例中，基板102包括記憶體裝置或邏輯裝置，例如NAND、VNAND、DRAM等。
參考第1B圖至第1D圖，在一或多個實施例中，在基板表面120、及至少一個特徵106的壁114、116及底部112上形成碳膜108。如第1B圖至第1D圖所示，在一或多個實施例中，碳膜108具有位於至少一個特徵106的寬度W內的孔隙122。
在一些實施例中，碳膜108為連續膜。如本文使用，術語「連續的」指覆蓋沒有間隙或裸點的整個暴露表面的層，所述間隙或裸點露出了在沉積層下面的材料。連續層可能具有間隙或裸點，所述間隙或裸點具有少於約1%的膜的總體表面積的表面積。
在一或多個實施例中，具有形成在其上的至少一個特徵106的基板102放置在HDP-CVD腔室101中以進行處理。參考第1B圖，在一或多個實施例中，在基板表面120、及至少一個特徵106的壁114、116及底部112上形成碳膜108。
在一或多個實施例中，碳膜108藉由將製程氣體流入高密度電漿化學氣相沉積(HDP-CVD)腔室101而形成。在一或多個實施例中，製程氣體包含氫碳比(H:C)小於或等於2:1的烴反應物以及氫(H 2)、氦(He)及氬(Ar)中的一或多種。在一些實施例中，製程氣體包含氫碳比(H:C)小於或等於1:1的烴反應物。
在一些實施例中，烴反應物包含烯烴及炔烴中的一或多種。如本文所用，術語「烯烴」指含有碳-碳雙鍵的烴。烯烴為一種只有一個雙鍵的無環烴。如本文所用，術語「炔烴」指包含至少一個碳-碳三鍵的不飽和烴。在一或多個實施例中，烴反應物選自由以下組成之群組：乙炔(C 2H 2)、丙烯(C 3H 6)、乙烯(C 2H 4)、及甲基乙炔(C 3H 4)。
用於沉積碳膜的烴製程氣體的非限制性實例包括乙炔(C 2H 2)/氫(H 2)/氦(He)/氬(Ar)、丙烯(C 3H 6)/氫(H 2)/氦(He)/氬(Ar)、乙烯(C 2H 4)/氫(H 2)/氦(He)/氬(Ar)及甲基乙炔(C 3H 4)/氫(H 2)/氦(He)/氬(Ar)。
隨後將碳膜108沉積到特徵106中，並在側壁114、116及底部112上形成，但在至少一個特徵106中留下孔隙122。根據各種實施例，填充間隙可以單個沉積或多個沉積中執行。
在一或多個實施例中，藉由在HDP CVD沉積中使用烴製程氣體，可提供間隙填充步驟。這在第1A圖至第1D圖中示意性地表示，其描繪了在沉積階段使用碳膜108填充的特徵106的剖視圖。隨著沉積的進行，再沉積及優先生長形成尖峰110。這導致特徵106頂部關閉，進而導致孔隙122。
孔隙122被圖示為碳膜108中的矩形開口。然而，熟習本領域者將理解，這僅僅是為了說明目的。孔隙122的形狀及尺寸可以變化。
在一或多個實施例中，烴製程氣體以約10 sccm至約150 sccm（包括約15 sccm至約135 sccm）範圍內的流速流入HDP-CVD處理腔室。標準立方釐米/分鐘(sccm)為一種流量測量單位，表示在給定流體（通常為氣體）的溫度及壓力標準條件下的立方釐米/分鐘(cm^/min)。
在一或多個實施例中，氬氣(Ar)以約40 sccm至約60 sccm的流速引入/流入HDP-CVD腔室。在一或多個實施例中，氫氣(H2)以約0 sccm至約500 sccm（包括約0 sccm至約300 sccm，及約0 sccm至約200 sccm）範圍內的流速引入/流入HDP-CVD腔室。在一或多個實施例中，氦氣(He)以約0 sccm至約500 sccm範圍內以及約0 sccm至約300 sccm範圍內的流速引入/流入HDP-CVD腔室。
在一或多個實施例中，在約400℃至約650℃範圍內的溫度及小於約50 mTorr的壓力下處理基板。在一些實施例中，壓力小於約40 mTorr，或小於約30 mTorr，或小於約20 mTorr，或小於約10 mTorr。
在製程氣體流入HDP-CVD腔室後，產生電漿以在至少一個特徵106及基板表面122上形成碳膜108。
在一或多個實施例中，碳膜108具有優異的熱穩定性。碳膜108在大於或等於800℃的溫度下退火1小時後，碳膜108的收縮率小於15%。在一些實施例中，碳膜108的收縮率小於10%。
第2A圖至第2E圖圖示了根據一或多個實施例的記憶體裝置200（例如，NAND裝置）的部分剖視圖。在一些實施例中，提供具有特徵214的基板202以用於在HDP-CVD處理腔室201中進行處理。特徵214之形狀可為任何適當的形狀，包括但不限於尖峰、溝槽及圓柱形通孔。如此方面使用，術語「特徵」意謂任何故意的表面不規則。特徵的合適實例包括但不限於溝槽、字線狹縫及記憶體孔，其具有頂部、兩個側壁及底部，峰值具有頂部及兩個側壁。特徵可具有任何適當的深寬比（特徵之深度與特徵之寬度的比值）。在一些實施例中，深寬比大於或等於約5:1、10:1、15:1、20:1、25:1、30:1、35:1、40:1、45:1、50:1、55:1、60:1、65:1、70:1、75:1、80:1、85:1、90:1、95:1、或100:1。在一或多個實施例中，特徵214包括記憶體孔。
在一或多個實施例中，基板202具有基板表面222。至少一個特徵214在基板表面222中形成開口。至少一個特徵214從基板表面222至底表面220延伸特徵深度Dm。至少一個特徵214具有第一側壁216及第二側壁218，其定義了至少一個特徵214的寬度Wm。在一或多個實施例中，寬度Wm沿至少一個特徵214的深度Dm為均勻的。在其他實施例中，至少一個特徵214頂部的寬度Wm大於至少一個特徵214之底表面220的寬度Wm。
在一或多個實施例中，至少一個特徵214包括記憶體孔或字線狹縫。因此，在一或多個實施例中，裝置200包括記憶體裝置或邏輯裝置，例如NAND、VNAND、DRAM等。
在一或多個實施例中，裝置200包括一膜堆疊，包括沉積在半導體基板202上的複數個交替的第一材料210層及第二材料212層。在一或多個實施例中，第一材料210及第二材料212獨立地包括氧化物材料、氮化物材料及多晶矽材料中的一或多種。在特定實施例中，第一材料210為氮化物材料，以及第二材料212為沉積在半導體基板202上的氧化物材料212。
半導體基板202可以為任何合適的基板材料。在一或多個實施例中，半導體基板202包括半導體材料，例如矽(Si)、碳(C)、鍺(Ge)、矽鍺(SiGe)、砷化鎵(GaAs)、磷酸銦(InP)、砷化銦鎵(InGaAs)、銦鋁砷化物(InAlAs)、鍺(Ge)、矽鍺(SiGe)、銅銦硒化鎵(CIGS)、其他半導體材料或其任何組合。在一或多個實施例中，半導體基板102包含矽(Si)、鍺(Ge)、鎵(Ga)、砷(As)、銦(In)、磷(P)、銅(Cu)、或硒(Se)中的一或多個。儘管本文描述了可以形成基板202的材料的一些實例，但是可以用作可上其上構造無源及有源電子裝置（例如，電晶體、記憶體、電容器、電感器、電阻器、開關、積體電路、放大器、光電子元件或任何其他電子元件）的底座的任何材料落在本發明的精神及範圍內。
第2A圖至第2C圖圖示了根據一或多個實施例的方法處理記憶體裝置200的部分剖視圖。第3圖圖示了根據本揭示之一或多個實施例的處理方法300的製程流程圖。參考第2A圖至第2C圖及第3圖，在一或多個實施例中，在基板202上形成至少一個特徵214。在一些實施例中，基板202用於在操作302之前進行處理。在一或多個實施例中，基板202上已經形成至少一個特徵214。在其他實施例中，在操作302，在基板202上形成至少一個特徵214。在一或多個實施例中，至少一個特徵從基板表面222延伸特徵深度Dm至底表面220，至少一個特徵具有由第一側壁216及第二側壁218定義的寬度Wm。
在一或多個實施例中，在操作304，將具有形成在其上的膜堆疊204的基板202放置在HDP-CVD腔室201中進行處理。參考第2B圖，在一或多個實施例中，在基板表面222、及至少一個特徵214的壁216、218及底部220上形成碳膜208。
在一或多個實施例中，碳膜208藉由將製程氣體流入高密度電漿化學氣相沉積(HDP-CVD)腔室101而形成。在一或多個實施例中，製程氣體包含氫碳比(H:C)小於或等於2:1的烴反應物以及氫(H 2)、氦(He)及氬(Ar)中的一或多種。在一些實施例中，製程氣體包含氫碳比(H:C)小於或等於1:1的烴反應物。
在一些實施例中，烴反應物包含烯烴及炔烴中的一或多種。如本文所用，術語「烯烴」指含有碳-碳雙鍵的烴。烯烴為一種只有一個雙鍵的無環烴。如本文所用，術語「炔烴」指包含至少一個碳-碳三鍵的不飽和烴。在一或多個實施例中，烴反應物選自由以下組成之群組：乙炔(C 2H 2)、丙烯(C 3H 6)、乙烯(C 2H 4)、及甲基乙炔(C 3H 4)。
用於沉積碳膜的烴製程氣體的非限制性實例包括乙炔(C 2H 2)/氫(H 2)/氦(He)/氬(Ar)、丙烯(C 3H 6)/氫(H 2)/氦(He)/氬(Ar)、乙烯(C 2H 4)/氫(H 2)/氦(He)/氬(Ar)及甲基乙炔(C 3H 4)/氫(H 2)/氦(He)/氬(Ar)。
隨後將碳膜208沉積在記憶體孔214中，並在側壁216、218及底部220上形成，但在記憶體孔214中留下孔隙240。根據各種實施例，填充間隙可以單個沉積或多個沉積中執行。
孔隙240在第2C圖中被圖示為碳膜208中的矩形開口。然而，熟習本領域者將理解，這僅僅是為了說明目的。孔隙240的形狀及尺寸可以變化。
在一或多個實施例中，藉由在HDP CVD沉積中使用烴製程氣體，可提供間隙填充步驟。這在第2A圖至第2C圖中示意性地表示，第2A圖至第2C圖描繪了在使用HDP-CVD的沉積階段填充有碳膜208的特徵214的剖視圖。隨著沉積的進行，參考第2B圖，尖端206形成。這導致記憶體孔214頂部關閉，進而導致孔隙240。在不打算受理論約束的情況下，填充記憶體孔214並有意形成孔隙240，以便在以後製造NAND元件時更容易移除碳膜208。記憶體孔為高深寬比結構，其中深度遠大於其寬度。若記憶體孔214完全填充有碳膜208，則移除膜將花費非常長的時間，並且在移除期間可能損壞元件。若碳膜208僅位於記憶體保持器214的頂部，則在其下有孔隙240，溶劑或電漿可滲透到孔隙240中以使碳膜208更容易移除。
在一或多個實施例中，烴以約10 sccm至約150 sccm（包括約15 sccm至約135 sccm）範圍內的流速流入HDP-CVD處理腔室。標準立方釐米每分鐘(sccm)為一流量測量單位，其指示在給定流體（通常為氣體）的溫度及壓力的標準條件下的立方釐米每分鐘(cm3/min)。
在一或多個實施例中，氬氣(Ar)以約40 sccm至約60 sccm的流速引入/流入HDP-CVD腔室。在一或多個實施例中，氫氣(H 2)以約0 sccm至約500 sccm（包括約0 sccm至約300 sccm，及約0 sccm至約200 sccm）範圍內的流速引入/流入HDP-CVD腔室。在一或多個實施例中，氦氣(He)以約0 sccm至約500 sccm範圍內以及約0 sccm至約300 sccm範圍內的流速引入/流入HDP-CVD腔室。
在一或多個實施例中，在約400℃至約650℃範圍內的溫度及小於約50 mTorr的壓力下處理裝置200。在一些實施例中，壓力小於約40 mTorr，或小於約30 mTorr，或小於約20 mTorr，或小於約10 mTorr。
在一或多個實施例中，碳膜208具有優異的熱穩定性。碳膜208在大於或等於800℃的溫度下退火1小時後，碳膜208的收縮率小於20%。在一些實施例中，碳膜208的收縮率小於15%。在一些實施例中，碳膜208的收縮率小於10%。
如第2C圖所示，在一或多個實施例中，碳膜208具有位於至少一個特徵214的寬度Wm內的孔隙240。
在判定點310處，確定是否已實現碳膜208的所需膜特性。若已實現所需特性，則在操作312處提供裝置200以進行進一步處理。若未實現所需特性，則製程返回到操作306，其中將基板再次暴露於烴處理氣體。
第2D圖及第2E圖圖示了根據一或多個實施例的記憶體裝置200的部分剖視圖。在操作312處，裝置200可經受各種後處理方法。例如，參考第2D圖，對碳膜208進行蝕刻或平坦化，使得碳膜208與裝置200的頂表面222實質上共面。碳膜208可藉由實習本領域者已知的任何合適製程進行蝕刻或平坦化，包括但不限於化學機械研磨(chemical mechanical polishing; CMP)、濕法蝕刻、基於電漿的濺射蝕刻、化學蝕刻、SICONI®蝕刻、反應離子蝕刻(reactive ion etching; RIE)、高密度電漿(HDP)蝕刻等。在一些實施例中，蝕刻碳膜208的步驟包括將碳膜208暴露於包含NF 3、CL 2、HBR、C 4F 6、C 2F 4、H 2、Ar、He或N 2中的一或多種的蝕刻化學物。在一或多個實施例中，碳膜208藉由化學機械研磨(CMP)平坦化。
參考第2E圖，在頂表面222及碳膜208的頂表面上沉積膜232。在一或多個實施例中，膜232可以由任何合適的材料組成。在一些實施例中，膜232包括氮化矽(SIN)或氧化矽(SIO X)中的一或多種。在一或多個實施例中，膜232藉由原子層沉積或電漿增強化學氣相沉積(PECVD)形成。在一或多個實施例中，膜232覆蓋間隙填充碳膜208，並在退火期間減少底層間隙填充碳膜208的收縮。在一或多個實施例中，膜232可在退火後移除。
根據一或多個實施例，裝置200在形成層之前及/或之後進行處理。此處理可在相同腔室中或一或多個分隔處理腔室中執行。
一或多個實施例的方法可在HDP-CVD反應器中實施。此類反應器可採用多種不同形式。通常，設備將包括一或多個腔室或「反應器」（有時包括多個站），以容納一或多個基板且適合基板處理。每個腔室可容納一或多個基板進行處理。一或多個腔室將基板保持在一或多個限定位置（在此位置內有或沒有運動，例如旋轉、振動或其他攪動）.在製程中，每個基板都由基座、真空卡盤及/或靜電卡盤固定到位。對於要加熱基板的某些操作，設備可能包括加熱器，如加熱板。合適的反應器實例為CENTURA ULTIMA®HDP-CVD腔室/系統，可從加利福尼亞州聖克拉拉市北卡羅來納州的應用材料公司獲得。
結合下面的第4A圖及第4B圖提供HDP-CVD腔室/系統的概述。第4A圖示意性地圖示了一個實施例中的此類HDP-CVD系統610的結構。系統610包括腔室613、真空系統670、源電漿系統680A、基板偏置電漿系統680B、氣體輸送系統633及遠端電漿清洗系統650。
腔室613的上部包括圓頂614，圓頂614由陶瓷介電材料（諸如氧化鋁或氮化鋁）製成。圓頂614限定電漿處理區域616的上邊界。電漿處理區域616在底部由基板617的上表面及基板支撐構件618限定。
加熱板623及冷板624位於圓頂614上方，並與圓頂614熱耦合。加熱板623及冷板624允許將圓頂溫度控制在約400℃至約650℃的範圍內的約±10℃範圍內。這允許優化各種製程的圓頂溫度。例如，與沉積製程相比，在清洗或蝕刻製程中期望將圓頂維持在更高的溫度。對圓頂溫度的精確控制亦可以減少腔室中的薄片或顆粒數量，並提高沉積層與基板之間的附著力。
腔室613的下部包括主體構件622，此主體構件將腔室連接至真空系統。基板支撐構件的底部621安裝在主體構件622上，並與主體構件622形成一個連續的內表面。基板藉由機器人葉片（未圖示）穿過腔室613側面的插入物/拆卸開口（未圖示）來移入及移出腔室613。升舉銷（未圖示）在電機（亦未圖示）的控制下升高隨後降低，以將基板從上載入位置657處的機器人葉片移動到下處理位置656，其中基板放置在基板支撐構件618的基板接收部分上。基板接收部分619包括靜電卡盤620，其在基板處理期間將基板固定到基板支撐構件618。在特定實施例中，基板支撐構件618由氧化鋁或鋁陶瓷材料製成。
真空系統670包括節氣門體625，節氣門體625內有雙葉節流閥626，並附接至閘閥627及渦輪分子泵628。應注意的是，節氣門體625對氣流的阻力最小，並允許對稱泵送。閘閥627可將泵628與節氣門體625隔離，亦可藉由在節流閥626完全打開時，限制排氣流量來控制壓力。節流閥、閘閥及渦輪分子泵的佈置允許精確穩定地控制高達約1毫托至約2毫托的腔室壓力。
源電漿系統680A包括頂部線圈629及側面線圈630，安裝在圓頂614上。對稱接地遮罩件（未圖示）減少了線圈之間的電耦合。頂部線圈629由頂部源RF (SRF)發生器631A供電，而側線圈630由側SRF發生器631B供電，允許每個線圈的獨立功率級及工作頻率。這種雙線圈系統允許控制腔室613中的徑向離子密度，從而改善電漿均勻性。側線圈630及頂部線圈629通常為感應驅動的，不需要輔助電極。在特定實施例中，頂源RF發生器631A在標稱2 MHz下提供高達10000瓦的RF功率，側源RF 60發生器631B在標稱2 MHz下提供高達10500瓦的RF功率。頂部及側面RF發生器的工作頻率可偏離標稱工作頻率（例如，分別為1.7-1.9 MHz及1.9-2.1 MHz），以提高電漿生成效率。
基板偏置電漿系統680B包括偏置RF (bias RF; 「BRF」)發生器631C及偏置匹配網路632C。偏置電漿系統680B電容性地將基板部分617耦合到主體構件622，主體構件622用作互補電極。偏置電漿系統680B用於增強源電漿系統680A產生的電漿物質（例如離子）到基板表面的傳輸。在特定實施例中，基板偏置RF發生器以約13.56 MHz的頻率提供高達10000瓦的RF功率。
RF發生器631A及631B包括數位控制合成器。每個發生器包括RF控制電路（未圖示），其測量從腔室及線圈返回到發生器的反射功率，並調整操作頻率以獲得最低反射功率，如熟習本領域者所理解。RF發生器通常設計為在特性阻抗為50歐姆的負載下工作。RF功率可從具有不同於發生器之特性阻抗的負載反射。這可以減少傳輸到負載的功率。此外，負載反射回發生器的功率可能會超載並損壞發發生器。由於電漿的阻抗可能在小於5歐姆到大於900歐姆的範圍內，這取決於電漿離子密度等因素，而且反射功率可能為頻率的函數，根據反射功率調整發生器頻率可增加從RF發生器傳輸到電漿的功率，並保護發生器。另一種降低反射功率及提高效率的方法為使用匹配網路。
匹配網路632A及632B將發生器631A及631B的輸出阻抗與其各自的線圈629及630匹配。RF控制電路可藉由改變匹配網路內電容器的值來調諧兩個匹配網路，以隨著負載的變化使發生器與負載匹配。當從負載反射回發生器的功率超過一定限制時，RF控制電路可調諧匹配網路。提供恆定匹配並有效禁止RF控制電路調諧匹配網路的一種方法，為將反射功率限制設置為高於反射功率的任何預期值。這可能藉由將匹配網路在其最近的狀態保持穩定，而有助於在某些條件下穩定電漿。
其他措施亦可能有助於穩定電漿。例如，RF控制電路可用於確定傳送到負載（電漿）的功率，並可增加或減少發生器輸出功率，以在層沉積期間保持傳送功率基本恆定。
氣體輸送系統633藉由氣體輸送管線638（僅圖示其中一些）將來自若干來源634A~634E的氣體輸送至用於處理基板的腔室。如熟習本領域者所理解的，用於來源634A~634E的實際源以及輸送管線638到腔室613的實際連接根據在腔室613內執行的沉積及清理製程而變化。氣體穿過氣環637及/或頂部噴嘴645引入腔室613。第4B圖為腔室613的簡化部分剖視圖，圖示了氣環637的額外細節。
在一個實施例中，第一及第二氣源634A及634B，以及第一及第二氣體流量控制器635A'及635B'藉由氣體輸送管線638（僅圖示了其中的一些）向氣環637中的環形增壓腔室636提供氣體。氣環637具有複數個源氣體噴嘴639（僅為說明目的圖示其中一個），其在基板上提供均勻的氣流。可改變噴嘴長度及噴嘴角度，以允許在單個腔室內針對特定製程修整均勻性輪廓及氣體利用效率。在特定實施例中，氣環637具有由氧化鋁陶瓷製成的12個源氣體噴嘴。
氣環637亦具有複數個氧化劑氣體噴嘴640（僅圖示其中一個），在一個實施例中，其與源氣體噴嘴639共面且短於源氣體噴嘴639，並且在一個實施例中，從主體增壓腔室641接收氣體。在一些實施例中，期望在將氣體注入腔室613之前不要混合源氣體及氧化劑氣體。在其他實施例中，在將氣體注入腔室613之前，可藉由在主體增壓腔室641及氣環增壓腔室636之間提供孔口（未圖示）來混合氧化劑氣體及源氣體。在一個實施例中，第三、第四及第五氣體源634C、634D及634D'，以及第三及第四氣體流量控制器635C及635D'，藉由氣體輸送管線638向主體增壓腔室提供氣體。其他閥，諸如643B（未圖示其他閥），可能會切斷從流量控制器到腔室的氣體。在實施本發明的某些實施例中，源634A包括烴源，源634B包括分子氫(H 2)源，源634C包括氦(He)源，以及源634D包括氬(Ar)源。
在使用易燃、有毒或腐蝕性氣體的實施例中，可能需要消除沉積後氣體輸送管線中殘留的氣體。例如，可使用三通閥（如閥643B）將腔室613與輸送管線638A隔離，並將輸送管線638A通風至真空前管線644來實現這一點。如第4A圖所示，其他類似閥，諸如643A及643C，可安裝在其他氣體輸送管線上。此類三通閥可儘可能靠近腔室613放置，以最小化未排氣的氣體輸送管線（三通閥及腔室之間）的體積。此外，雙向（開關閥）（未圖示）可置於質量流量控制器(mass flow controller; 「MFC」)與腔室之間或氣源與MFC之間。
再次參考第4A圖，腔室613亦具有頂部噴嘴645及頂部通風口646。頂部噴嘴645及頂部通風口646允許獨立控制氣體的頂部及側面流動，這提高了膜的均勻性，並允許微調膜的沉積及摻雜參數。頂部通風口646為頂部噴嘴645周圍的環形開口。在一個實施例中，第一氣源634A供應源氣體噴嘴639及頂部噴嘴645。源噴嘴MFC 635A'控制輸送至源氣體噴嘴639的氣體量，頂部噴嘴MFC 635A控制輸送至頂部氣體噴嘴645的氣體量。類似地，兩個MFC 635B及635B'可用於控制從單一氧氣源（諸如，源634B）流向頂部通風口646及氧化劑氣體噴嘴640的氧氣流量。在一些實施例中，不從任何側噴嘴向腔室供應氧氣。供應至頂部噴嘴645及頂部通風口646的氣體在流入腔室613之前可以保持分離，或者在流入腔室613之前可以在頂部增壓腔室648中混合氣體。相同氣體的單獨來源可用於供應腔室的不同部分。
提供產生遠端微波的電漿清洗系統650，用於定期清洗腔室部件上的沉積殘留物。清洗系統包括遠端微波發生器651，其從反應器腔體653中的清洗氣源634E（例如，分子氟、三氟化氮、其他氟碳化合物或等效物）產生電漿。電漿產生的反應性物質藉由塗敷器管655通過清洗氣體進料口654輸送至腔室613。用於容納清洗電漿的材料（例如腔體653及塗敷器管655）必須能夠抵抗電漿的侵蝕。反應器腔體653及進料口654之間的距離應儘可能短，因為理想電漿物質的濃度可能會隨著與反應器腔體653的距離而下降。在遠端腔體中產生清洗電漿允許使用高效微波發生器，並且不會使腔室元件受到溫度、輻射或輝光放電的轟擊，輝光放電可能存在於原位形成的電漿中。因此，相對敏感的元件，諸如靜電卡盤620，不需要如原位電漿清洗製程所要求的那樣用虛設晶圓覆蓋或以其他方式保護。在第4A圖中，電漿清洗系統650佈置在腔室613上方，儘管亦可以使用其他位置。
可在靠近頂部噴嘴的位置設置擋板661，以將經由頂部噴嘴供應的源氣體流引導至腔室，並引導遠端產生的電漿流。經由頂部噴嘴645提供的源氣體通過中央通道662導入腔室，而經由清洗氣體進料口654提供的遠端產生的電漿物質藉由擋板661導入腔室613的側面。
實例
實例1：
將具有帶記憶體孔的氧/氮化物膜堆疊的基板放置在HDP CVD處理腔室中。製程氣體He/Ar/C 2H 2流入處理腔室。基板保持在500℃的溫度及3 mtorr的壓力下。使用RF源生成電漿。在基板上的記憶體孔中形成非晶碳(a-C)層。記憶體孔中留有孔隙。基板在800℃的溫度下退火1小時。碳膜經受住800℃退火，其中收縮率＞25%。
實例2：
將具有帶記憶體孔的氧/氮化物膜堆疊的基板放置在HDP CVD處理腔室中。製程氣體He/Ar/C 2H 2流入處理腔室。基板保持在550℃的溫度及10 mtorr的壓力下。使用RF源生成電漿。在基板上的記憶體孔中形成非晶碳(a-C)層。記憶體孔中留有孔隙。基板在800℃的溫度下退火1小時。碳膜經受住800℃退火，其中收縮率15.5%。
實例3：
將具有帶記憶體孔的氧/氮化物膜堆疊的基板放置在HDP CVD處理腔室中。製程氣體H 2/He/Ar/C 2H 2流入處理腔室。基板保持在592℃的溫度及4.2 mtorr的壓力下。使用RF源生成電漿。在記憶體孔的基板上形成一層非晶碳(a-C)。記憶體孔中留有孔隙。基板在800℃的溫度下退火1小時。碳膜經受住800℃退火，其中收縮率＜10%。
就應力、間隙填充及熱穩定性而言，實例3的製程比實例1及實例2的製程具有更多的製程餘量。實例3中形成的碳膜在800℃下退火1h後顯示＜10%的收縮率。
空間相對用語，諸如「之下」、「下方」、「下部」、「上方」、「上部」及類似者，在此為便於描述可用於描述諸圖中所圖示一個元件或特徵與另一（些）元件或（多個）特徵之關係。應理解，除圖形中描繪的取向外，空間相對術語意欲包含元件在使用或操作中的不同取向。例如，若圖式中的裝置被翻轉，則被描述為「低於」或「在……下方」其他元素或特徵的元素將被定向為「高於」其他元素或特徵。因此，示例性術語「低於」可以包括高於及低於兩者的方向。裝置可為不同朝向（旋轉90度或在其他的方向）及在此使用的空間相對的描述詞可因此同樣地解釋。
在描述本文所論述的材料及方法的上下文中（尤其在以下申請專利範圍的上下文中）使用術語「一」及「一」以及「該」及類似參考物應被解釋為包括單數及複數，除非本文中另有說明或與上下文明確矛盾。除非本文另有說明，否則本文中對數值範圍的敘述僅旨在作為單獨引用此範圍內的每個單獨數值的簡寫方法，並且每個單獨數值併入本說明書中，如同其在本文中單獨敘述一樣。除非本文另有說明或上下文另有明確矛盾，否則本文的所有方法均可按任何適當循序執行。使用本文提供的任何及所有實例或示例性語言（例如，「諸如」）僅旨在更好地說明材料及方法，並且不構成對範圍的限制，除非另有聲明。說明書中的任何語言都不應被解釋為表明任何未主張保護的元素對於所揭示的材料及方法的實踐至關重要。
在本說明書中對「一個實施例」、「某些實施例」、「一或多個實施例」或「實施例」的引用意味著結合實施例描述的特定特徵、結構、材料或特性包括在本發明的至少一個實施例中。因此，在本說明書的各個地方出現諸如「在一或多個實施例中」、「在某些實施例中」、「在一個實施例中」或「在實施例中」之類的短語不一定指本發明的同一實施例。在一或多個實施例中，以任何合適的方式組合特定特徵、結構、材料或特性。
儘管已經參考特定實施例描述了本文揭示內容，但應理解，此等實施例僅為說明本揭示案之原理及應用。對於熟習此項技術者而言顯而易見地為，在不脫離本揭示案之精神及範疇的情況下，可對本揭示案之方法及設備進行各種修改及變化。因此，本揭示案意欲覆蓋此種修改及變化，只要它們落入所附申請專利範圍及其等同物之範圍內。
100:電子裝置 101:HDP-CVD處理腔室 102:基板 106:特徵 108:碳膜 110:尖峰 112:底表面 114:第一側壁 116:壁 120:基板表面 122:孔隙 200:記憶體裝置 201:HDP-CVD處理腔室 202:基板 204:膜堆疊 206:尖端 208:碳膜 210:第一材料 212:第二材料 214:特徵 216:壁 218:壁 220:底部 222:頂表面 232:膜 240:孔隙 300:處理方法 302:操作 304:操作 306:操作 308:操作 310:操作 312:操作 610:系統 613:腔室 614:圓頂 616:電漿處理區域 617:基板 618:基板支撐構件 619:基板接收部分 620:靜電卡盤 621:底部 622:主體構件 623:加熱板 624:冷板 625:節氣門體 626:雙葉節流閥 627:閘閥 628:泵 629:頂部線圈 630:側線圈 631A:頂部源RF (SRF)發生器 631B:側SRF發生器 631C:偏置RF發生器 632A:匹配網路 632B:匹配網路 632C:偏置匹配網路 633:氣體輸送系統 634A:氣體源 634B:氣體源 634C:氣體源 634D:氣體源 634D':氣體源 634E:氣體源 635A:質量流量控制器 635A':氣體流量控制器 635B:氣體流量控制器 635B':氣體流量控制器 635C:氣體流量控制器 635D:氣體流量控制器 635D':氣體流量控制器 636:環形增壓腔室/氣環增壓腔室 637:氣環 638:氣體輸送管線 638A:輸送管線 639:源氣體噴嘴 640:氧化劑氣體噴嘴 641:主體增壓腔室 643A:閥 643B:閥 643C:閥 644:真空前管線 645:頂部氣體噴嘴 646:頂部通風口 648:頂部增壓腔室 650:的電漿清洗系統 651:遠端微波發生器 653:反應器腔體 654:進料口 655:塗敷器管 656:下處理位置 657:上載入位置 661:擋板 662:中央通道 670:真空系統 680A:源電漿系統 680B:基板偏置電漿系統 Df:深度 Dm:深度 W:寬度 Wm:寬度
為了能夠詳細理解本揭示案之上述特徵的方式，可以藉由參考實施例來獲得上文簡要概述的本揭示案之更特定描述，其中一些實施例在附圖中圖示。然而，應注意，附圖僅圖示本揭露的典型實施方式並因此不應視為對本揭露範圍的限制，因為本揭露可承認其他同等有效的實施方式。
第1A圖至第1D圖圖示了根據本揭露之一或多個實施例的基板的剖視圖；
第2A圖至第2E圖圖示了根據本揭露之一或多個實施例的基板的剖視圖；
第3圖圖示了根據本揭露之實施例的製程流程。
第4A圖圖示了根據一或多個實施例的高密度電漿化學氣相沉積(HDP-CVD)系統；並且
第4B圖圖示了可用於第4B圖中的高密度電漿化學氣相沉積(HDP-CVD)中的氣環的剖視圖。
202:基板
208:碳膜
210:第一材料
212:第二材料
222:頂表面
232:膜
240:孔隙
Wm:寬度

Claims (20)

  1. 一種形成一膜之方法，該方法包括以下步驟： 使一製程氣體流入一高密度電漿化學氣相沉積(HDP-CVD)腔室，該腔室容納一具有至少一個特徵的基板，該製程氣體包含氫碳比(H:C)小於或等於2:1的一烴反應物及氫(H 2)、氦(He)及氬(Ar)中的一或多者，該基板在約400℃至約650℃的範圍內的一溫度及小於約50 mTorr的一壓力下處理； 生成一電漿；以及 在該至少一個特徵中沉積一碳膜，該碳膜在該至少一個特徵中具有一孔隙。
  2. 如請求項1所述之方法，其中該烴反應物包含一烯烴及一炔烴中的一或多者。
  3. 如請求項2所述之方法，其中該烴反應物選自由以下組成之群組：乙炔(C 2H 2)、丙烯(C 3H 6)、乙烯(C 2H 4)、及甲基乙炔(C 3H 4)。
  4. 如請求項1所述之方法，其中該碳膜包含一非晶碳(a-C)膜。
  5. 如請求項1所述之方法，其中該至少一個特徵選自一溝槽、一通孔、一字線狹縫及一記憶體孔中的一或多者。
  6. 如請求項5所述之方法，其中該至少一個特徵具有一大於或等於約50:1的深寬比。
  7. 如請求項5所述之方法，其中該至少一個特徵延伸從該基板之一頂表面至一底表面的一特徵深度，並具有由一第一側壁及一第二側壁限定的一寬度，並且其中該碳膜沉積在該頂表面、該第一側壁、該第二側壁、及該底表面上，並且該孔隙位於該至少一個特徵的該寬度內距離該特徵之該底表面一第一距離處。
  8. 一種形成一膜之方法，該方法包括以下步驟： 使一製程氣體流入一高密度電漿化學氣相沉積(HDP-CVD)腔室，該腔室容納一具有一基板表面的基板，該製程氣體包含一氫碳比(H:C)小於或等於2:1的一烴反應物及氫(H 2)、氦(He)及氬(Ar)中的一或多者； 生成一電漿；以及 在該基板表面上沉積一碳膜，該基板表面上具有至少一個特徵，該至少一個特徵延伸從該基板表面至一底表面的一深度，該至少一個特徵具有由一第一側壁及一第二側壁限定的一寬度，其中該碳膜沉積在該至少一個特徵的該基板表面、該第一側壁、該第二側壁及該底表面上，該碳膜具有一孔隙，該孔隙位於該特徵的該寬度內距離該特徵之該底表面一第一距離處。
  9. 如請求項8所述之方法，進一步包括蝕刻或平坦化該碳膜，使得該碳膜基本上與該基板表面共面，以及在該基板表面及該碳膜之一頂表面上沉積一第二膜，該第二膜包含氮化矽(SIN)或氧化矽(SIO X)中的一或多者。
  10. 如請求項8所述之方法，其中該基板在約400℃至約640℃之一溫度及小於約50 mTorr之一壓力下處理。
  11. 如請求項8所述之方法，其中該烴反應物選自由以下組成之群組：乙炔(C 2H 2)、丙烯(C 3H 6)、乙烯(C 2H 4)、及甲基乙炔(C 3H 4)。
  12. 如請求項8所述之方法，其中該碳膜包含一非晶碳(a-C)膜。
  13. 如請求項9所述之方法，進一步包括對該基板進行退火，其中該第二膜減少了在退火期間碳膜的收縮。
  14. 如請求項8所述之方法，其中該特徵具有一大於或等於約10:1之深寬比。
  15. 如請求項8所述之方法，其中該至少一個特徵的該深度在約50 nm至約10000 nm之一範圍內。
  16. 一種製造一記憶體裝置之方法，該方法包括以下步驟： 在一基板上形成一膜堆疊，該膜堆疊包括複數個交替的第一材料層及第二材料層，並且該膜堆疊具有一堆疊厚度； 蝕刻該膜堆疊以形成一記憶體孔開口，該記憶體孔開口延伸從該膜堆疊之一頂表面至一底表面的一深度，該記憶體孔開口具有由一第一側壁及一第二側壁限定的一寬度； 將該基板裝入一高密度電漿化學氣相沉積(HDP-CVD)腔室； 使一製程氣體流入該高密度電漿化學氣相沉積(HDP-CVD)腔室，該製程氣體包含一氫碳比(H:C)小於或等於2:1的一烴反應物及氫(H 2)、氦(He)及氬(Ar)中的一或多者，該膜堆疊在約400℃至約650℃的一溫度及小於約50 mTorr的一壓力下；以及 將一碳膜沉積在該膜堆疊的該頂表面上，以及該記憶體孔開口之該第一側壁、該第二側壁及該底表面上，該碳膜具有一孔隙，該孔隙位於該記憶體孔之該寬度內距離該記憶體孔開口的該底表面一第一距離處。
  17. 如請求項16所述之方法，進一步包括蝕刻或平坦化該碳膜，使得該碳膜基本上與該基板表面共面，以及在該基板表面及該碳膜之一頂表面上沉積一第二膜。
  18. 如請求項16所述之方法，其中該烴反應物選自由以下組成之群組：乙炔(C 2H 2)、丙烯(C 3H 6)、乙烯(C 2H 4)、及甲基乙炔(C 3H 4)。
  19. 如請求項17所述之方法，其中該第二膜包含氮化矽(SIN)或氧化矽(SIO X)中的一或多者。
  20. 如請求項16所述之方法，其中該第一材料及該第二材料獨立地包含一氧化物材料、一氮化物材料及一多晶矽材料中的一或多者。
TW110139167A 2020-10-26 2021-10-22 Hdp犧牲碳隙填充 TW202223137A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/079,630 2020-10-26
US17/079,630 US11655537B2 (en) 2020-10-26 2020-10-26 HDP sacrificial carbon gapfill

Publications (1)

Publication Number Publication Date
TW202223137A true TW202223137A (zh) 2022-06-16

Family

ID=81258043

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110139167A TW202223137A (zh) 2020-10-26 2021-10-22 Hdp犧牲碳隙填充

Country Status (6)

Country Link
US (1) US11655537B2 (zh)
JP (1) JP2023546967A (zh)
KR (1) KR20230096041A (zh)
CN (1) CN116348999A (zh)
TW (1) TW202223137A (zh)
WO (1) WO2022093546A1 (zh)

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5872058A (en) 1997-06-17 1999-02-16 Novellus Systems, Inc. High aspect ratio gapfill process by using HDP
US6218288B1 (en) * 1998-05-11 2001-04-17 Micron Technology, Inc. Multiple step methods for forming conformal layers
US6297554B1 (en) 2000-03-10 2001-10-02 United Microelectronics Corp. Dual damascene interconnect structure with reduced parasitic capacitance
US6559052B2 (en) 2000-07-07 2003-05-06 Applied Materials, Inc. Deposition of amorphous silicon films by high density plasma HDP-CVD at low temperatures
US6380106B1 (en) 2000-11-27 2002-04-30 Chartered Semiconductor Manufacturing Inc. Method for fabricating an air gap metallization scheme that reduces inter-metal capacitance of interconnect structures
US6759297B1 (en) * 2003-02-28 2004-07-06 Union Semiconductor Technology Corporatin Low temperature deposition of dielectric materials in magnetoresistive random access memory devices
US20070264819A1 (en) 2005-10-07 2007-11-15 Dirk Offenberg Method of forming an electrical isolation associated with a wiring level on a semiconductor wafer
CN101079391B (zh) 2006-05-26 2012-01-25 中芯国际集成电路制造(上海)有限公司 用于半导体器件的具有高间隙填充能力的方法
US7541297B2 (en) 2007-10-22 2009-06-02 Applied Materials, Inc. Method and system for improving dielectric film quality for void free gap fill
US7704897B2 (en) 2008-02-22 2010-04-27 Applied Materials, Inc. HDP-CVD SiON films for gap-fill
US8557712B1 (en) 2008-12-15 2013-10-15 Novellus Systems, Inc. PECVD flowable dielectric gap fill
US8741788B2 (en) 2009-08-06 2014-06-03 Applied Materials, Inc. Formation of silicon oxide using non-carbon flowable CVD processes
TWI579916B (zh) 2009-12-09 2017-04-21 諾菲勒斯系統公司 整合可流動氧化物及頂蓋氧化物之新穎間隙填充
US20110159213A1 (en) 2009-12-30 2011-06-30 Applied Materials, Inc. Chemical vapor deposition improvements through radical-component modification
SG195494A1 (en) * 2012-05-18 2013-12-30 Novellus Systems Inc Carbon deposition-etch-ash gap fill process
US9514932B2 (en) 2012-08-08 2016-12-06 Applied Materials, Inc. Flowable carbon for semiconductor processing
SG2013083241A (en) 2012-11-08 2014-06-27 Novellus Systems Inc Conformal film deposition for gapfill
US9515080B2 (en) 2013-03-12 2016-12-06 Sandisk Technologies Llc Vertical NAND and method of making thereof using sequential stack etching and landing pad
US9460931B2 (en) * 2013-09-17 2016-10-04 Sandisk Technologies Llc High aspect ratio memory hole channel contact formation
US9177966B1 (en) 2014-07-08 2015-11-03 Sandisk Technologies Inc. Three dimensional NAND devices with air gap or low-k core
US20160314964A1 (en) 2015-04-21 2016-10-27 Lam Research Corporation Gap fill using carbon-based films
WO2017161236A1 (en) 2016-03-17 2017-09-21 Applied Materials, Inc. Methods for gapfill in high aspect ratio structures
US10903109B2 (en) * 2017-12-29 2021-01-26 Micron Technology, Inc. Methods of forming high aspect ratio openings and methods of forming high aspect ratio features
US10381366B1 (en) 2018-02-17 2019-08-13 Sandisk Technologies Llc Air gap three-dimensional cross rail memory device and method of making thereof

Also Published As

Publication number Publication date
CN116348999A (zh) 2023-06-27
WO2022093546A1 (en) 2022-05-05
KR20230096041A (ko) 2023-06-29
JP2023546967A (ja) 2023-11-08
US11655537B2 (en) 2023-05-23
US20220127718A1 (en) 2022-04-28

Similar Documents

Publication Publication Date Title
US7972968B2 (en) High density plasma gapfill deposition-etch-deposition process etchant
US7097886B2 (en) Deposition process for high aspect ratio trenches
US20190185996A1 (en) Plasma enhanced chemical vapor deposition of films for improved vertical etch performance in 3d nand memory devices
US6908862B2 (en) HDP-CVD dep/etch/dep process for improved deposition into high aspect ratio features
KR101289795B1 (ko) 개선된 갭필 애플리케이션들을 위한 고-수율 hdp-cvd 프로세스들
JP5405004B2 (ja) 総合プロセスモジュレーション（ｉｐｍ）ｈｄｐ−ｃｖｄによるギャップ充填のための新規な解決法
US6802944B2 (en) High density plasma CVD process for gapfill into high aspect ratio features
US20140187045A1 (en) Silicon nitride gapfill implementing high density plasma
Lee et al. Low temperature silicon nitride and silicon dioxide film processing by inductively coupled plasma chemical vapor deposition
WO2007001878A2 (en) Gapfill using deposition-etch sequence
KR20210043746A (ko) 유전체 재료를 증착하기 위한 방법들
US7064077B2 (en) Method for high aspect ratio HDP CVD gapfill
US11319630B2 (en) Deposition apparatus and deposition method
KR20220059967A (ko) 유전체 재료를 증착하기 위한 방법들 및 장치
TW202223137A (zh) Hdp犧牲碳隙填充
JP7331236B2 (ja) 誘電体材料を硬化させる方法及び装置
WO2008150900A1 (en) Gapfill extension of hdp-cvd integrated process modulation sio2 process
US11538677B2 (en) Systems and methods for depositing high density and high tensile stress films
US20230343598A1 (en) Method For Improving Etch Rate And Critical Dimension Uniformity When Etching High Aspect Ratio Features Within A Hard Mask Layer
TW202225442A (zh) 間隙填充的非晶碳