TW202221912A - 像素陣列 - Google Patents

像素陣列 Download PDF

Info

Publication number
TW202221912A
TW202221912A TW110102797A TW110102797A TW202221912A TW 202221912 A TW202221912 A TW 202221912A TW 110102797 A TW110102797 A TW 110102797A TW 110102797 A TW110102797 A TW 110102797A TW 202221912 A TW202221912 A TW 202221912A
Authority
TW
Taiwan
Prior art keywords
pixel
light blocking
pixel region
blocking layer
layer
Prior art date
Application number
TW110102797A
Other languages
English (en)
Inventor
方俊霖
林炳豪
李國政
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW202221912A publication Critical patent/TW202221912A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14625—Optical elements or arrangements associated with the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H01L27/14623—Optical shielding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14632—Wafer-level processed structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14685—Process for coatings or optical elements

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

一種像素陣列可包含複數個像素區域，該些像素區域包含第一像素區域及第二像素區域。像素陣列可包含在該些像素區域上方的金屬格柵結構。像素陣列可包含光阻擋層。光阻擋層的第一部分可以在第一像素區域上方並且在金屬格柵結構下方。第一部分可具有第一厚度。光阻擋層的第二部分可以在第二像素區域上方並且在金屬格柵結構下方。第二部分可具有不同於第一厚度的第二厚度。

Description

像素陣列及其製造方法
無
影像感測器，像是互補性金屬氧化半導體(complementary metal oxide semiconductor; CMOS)影像感測器，包含像素區域及支持邏輯陣列。陣列的像素區域為用於量測入射光(即，朝向像素區域的光)的半導體元件，並且支持邏輯促進讀出量測結果。
無
以下揭露提供了用於實現提供之主體的不同特徵的許多不同的實施例或示例。以下描述組件及佈置的特定示例用以簡化本揭露。當然，該些僅為示例，並不旨在進行限制。例如，在下面的描述中在第二特徵上方或之上形成第一特徵可包含其中第一及第二特徵直接接觸形成的實施例，並且亦可包含其中在第一與第二特徵之間形成附加特徵的實施例，以使得第一及第二特徵可以不直接接觸。此外，本揭露可以在各個示例中重複元件符號及/或字母。此重複係出於簡單及清楚的目的，其本身並不指定所討論之各種實施例或組態之間的關係。
此外，為了便於描述，本文中可以使用像是「在...下方」、「在...下」、「下方」、「在...之上」、「上面」、「前」、「後」、「上方」之類的空間相對術語，來描述如圖中所示的一個元件或特徵與另一個元件或特徵的關係。除了在附圖中示出的方向之外，空間相對術語意在涵蓋元件在使用或操作中的不同方向。設備可以其他方式定向(旋轉90度或以其他方向)，並且在此使用的空間相對描述語亦可被相應地解釋。
通常，像是電荷耦合元件(charge coupled device; CCD)及CMOS影像感測器之類的影像感測器具有大約70分貝(decibel; dB)的動態範圍。在某些應用中可能需要具有高動態範圍(例如100 dB或更高)的影像感測器。例如，在汽車應用中可能需要動態範圍為100 dB或更高的影像感測器，以能夠處理不同的極端照明條件，像是自黑暗隧道駛入明亮的日光。汽車環境中的極端照明條件的另一實例發生在影像感測器需要對以例如脈衝頻率為90-300赫茲(Hertz; Hz)的高峰值光強度的發光二極體(light emitting diode; LED)照明光源(例如，車燈、交通燈號、標誌及/或類似物)進行成像時。在此LED照明情況下，由LED光源引起的輸出影像中經常會出現閃爍，這可能會導致影像檢測不可靠或不準確。因此，除了需要高動態範圍之外，影像感測器可能還需要採用LED閃爍減少(LED flicker reduction; LFR)技術。
一種用於提供減少LED閃爍的技術為在陣列中包含具有低量子效率(quantum efficiency; QE)的像素區域(例如，相比於陣列的「標準」像素區域的QE)。低QE像素區域具有更長的積分時間而不會被過度曝光，這有利於LED光的捕獲，因此可用於減少LED閃爍。在一些情況下，透過部分地阻擋由像素區域接收的光，在像素區域中實現低QE。可以透過在像素區域上方形成光阻擋層來實現部分光阻擋。光阻擋層可以為例如金屬層，像是鈦(titanium; Ti)層或氮化鈦(titanium nitride; TiN)層。光阻擋層形成在像素陣列的金屬格柵結構上方，其中金屬格柵結構為被設計為提供陣列中像素區域的隔離並且引導入射光(例如，朝向像素區域)的結構。
實務上，對光阻擋層的厚度及均勻性的嚴格控制對於提供低QE像素區域至關重要。然而，光阻擋層的厚度及均勻性受到金屬格柵結構的設計的影響。因此，隨著金屬格柵結構的尺寸越來越小，光阻擋層受到影響。例如，隨著像素陣列的小型化，金屬格柵結構的柱的寬度變得更小，這意味著光阻擋層的形成使得光阻擋層位於柱上變得具有挑戰性甚至不可能的。作為另一實例，金屬格柵結構的柱之間的距離隨著像素陣列的小型化而減小，這意味著控制柱之間的光阻擋層的厚度及均勻性變得具有挑戰性甚至不可能的。
本文描述的一些實施方式提供了用於提供LFR並改善動態範圍的像素陣列的技術及設備。在一些實施方式中，像素陣列包含複數個像素區域及位於該些像素區域上方的金屬格柵結構。在一些實施方式中，像素陣列包含光阻擋層，該光阻擋層的第一部分在第一像素區域上方並且在金屬格柵結構下方，並且該光阻擋層的第二部分在第二像素區域上方並且在金屬格柵結構下方。在此，光阻擋層的第一部分具有第一厚度，並且光阻擋層的第二部分具有不同於(例如，大於或小於)第一厚度的第二厚度。在一些實施方式中，像素陣列包含第三像素區域，並且光阻擋層實質上不存在於第三像素區域上方。
值得注意的是，光阻擋層形成在金屬格柵結構之前，這意味著光阻擋層在金屬格柵結構之下(例如，不形成在金屬格柵結構之上或上方)。透過形成光阻擋層使得光阻擋層在金屬格柵結構之下，金屬格柵結構的尺寸不會影響光阻擋層的均勻性及厚度。因此，即使在小型化金屬格柵結構的情況下，亦可嚴格控制光阻擋層的均勻性及厚度，而不會影響像素陣列的效能。
此外，光阻擋層的厚度在像素陣列的不同像素區域上可不同。例如，如上所述，光阻擋層在第一像素區域上方可具有第一厚度、在第二像素區域上方可具有第二(不同)厚度，並且可以不存在於第三像素區域上方。因此，QE在像素陣列的像素區域之間變化。例如，第一像素區域可以為低QE區域(例如，當第一厚度大於第二厚度時)，第二像素區域可以為中等QE區域，並且第三像素區域可以為正常QE區域(例如，由於在第三像素區域上方沒有形成光阻擋層)。此多QE像素陣列改善了像素陣列的動態範圍。此外，在一些實施方式中，光阻擋層可用於減少像素陣列的像素區域之間的串擾。下面提供了更多細節。
第1圖為例示性環境100的示意圖，其中可以實現本文所述的系統及/或方法。如第1圖所示，環境100可包含複數個半導體處理工具102-114及晶圓/晶片處理裝置116。該些半導體處理工具102-114可包含沉積工具102、曝光工具104、顯影工具106、蝕刻工具108、光阻劑移除工具110、平坦化工具112、佈植工具114及/或另一類型的半導體處理工具。例示性環境100中包含的工具可以被包含在半導體潔淨室、半導體鑄造廠、半導體處理及/或製造設施及/或類似設施中。
沉積工具102為包含半導體處理室及能夠將各種類型的材料沉積至基材上的一或多個裝置的半導體處理工具。在一些實施方式中，沉積工具102包含能夠將光阻劑層沉積在像是晶圓的基材上的旋塗工具。在一些實施方式中，沉積工具102可以沉積金屬材料以形成一或多個導體或導電層並可以沉積絕緣材料以形成介電質或絕緣層，及/或本文所述的類似物。在一些實施方式中，沉積工具102包含化學氣相沉積(chemical vapor deposition; CVD)工具，像是電漿增強CVD (plasma-enhanced CVD; PECVD)工具、高密度電漿CVD (high-density plasma CVD; HDP-CVD)工具、次常壓CVD (sub-atmospheric CVD; SACVD)工具、電漿增強原子層沉積(plasma-enhanced atomic layer deposition; PEALD)工具或另一類型的CVD工具。在一些實施方式中，沉積工具102包含物理氣相沉積(physical vapor deposition; PVD)工具，像是濺射工具或另一類型的PVD工具。在一些實施方式中，例示性環境100包含複數種類型的沉積工具102。
曝光工具104為能夠將光阻劑層曝光於輻射源，像是紫外線(ultraviolet light; UV)源(例如，深UV光源、極UV光源及/或類似光源)、X射線源及/或類似源的半導體處理工具。曝光工具104可將光阻劑層曝光於輻射源以將圖案自光罩轉移至光阻劑層。圖案可包含用於形成一或多個半導體元件的一或多個半導體元件層圖案，可包含用於形成半導體元件的一或多個結構的圖案，並且可包含用於蝕刻半導體元件的各個部分的圖案等等。在一些實施方式中，曝光工具104包含掃描器、步進器或類似類型的曝光工具。
顯影工具106為能夠顯影已經曝光於輻射源的光阻劑層，以顯影自曝光工具104轉移至光阻劑層的圖案的半導體處理工具。在一些實施方式中，顯影工具106透過移除光阻劑層的未曝光部分來顯影圖案。在一些實施方式中，顯影工具106透過移除光阻劑層的曝光部分來顯影圖案。在一些實施方式中，顯影工具106透過使用化學顯影劑溶解光阻劑層的曝光或未曝光部分來顯影圖案。
蝕刻工具108為能夠蝕刻基材、晶圓或半導體元件的各種類型的材料的半導體處理工具。例如，蝕刻工具108可包含濕式蝕刻工具、乾式蝕刻工具及/或類似物。在一些實施方式中，蝕刻工具108包含填充有蝕刻劑的腔室，並且基材在腔室中放置特定的時間段以移除基材的一或多個部分的特定量。在一些實施方式中，蝕刻工具108可使用電漿蝕刻或電漿輔助蝕刻來蝕刻基材的一或多個部分，這可涉及使用電離氣體來同位素地或方向性蝕刻該一或多個部分。
光阻劑移除工具110為能夠移除沉積在基材上的光阻劑層的一部分的半導體處理工具。例如，在蝕刻工具108蝕刻基材202之後，光阻劑移除工具110可(例如，使用化學剝除器及/或另一技術)移除光阻劑層的剩餘部分。
平坦化工具112為能夠對晶圓或半導體元件的各個層進行研磨或平坦化的半導體處理工具。例如，研磨裝置可包含化學機械研磨(chemical mechanical polishing; CMP)裝置及/或另一類型的研磨裝置。在一些實施方式中，研磨裝置可研磨或平坦化沉積或鍍覆材料層。CMP製程可包含將漿料(或研磨劑)沉積至研磨墊上之步驟。可將晶圓安裝至可在將晶圓按壓在研磨墊上時使晶圓旋轉的載體。漿料及研磨墊充當在旋轉時研磨或平坦化晶圓的一或多層的研磨料。研磨墊亦可旋轉以確保將連續漿料供應施加至研磨墊上。
佈植工具114為用於將離子佈植至半導體晶圓的基材中的半導體處理工具。在一些實施方式中，佈植工具114在電弧室內由像是氣體或固體的源材料產生離子。將源材料提供至電弧室中，並在陰極與電極之間釋放電弧電壓以產生含有源材料的離子的電漿。一或多個引出電極用於自電弧室中的電漿引出離子並使離子加速形成離子束。在一些實施方式中，佈植工具114可以用於在基材中形成SPAD，如本文所述。
晶圓/晶片處理裝置116包含移動機器人、機械臂、電車或軌道車及/或用於處理晶圓及/或晶片及/或在半導體處理工具102-114之間及/或其他位置(像是晶圓架、儲存室及/或類似物)之間運輸晶圓及/或晶片的另一類型的裝置。在一些實施方式中，晶圓/晶片處理裝置116可為經編程裝置用以行進特定路徑及/或可以半自主地或自主地操作。
作為一或多個實例，提供了第1圖所示的裝置的數量及佈置。實務上，與第1圖所示的裝置相比，可能存在附加裝置、更少的裝置、不同的裝置或佈置不同的裝置。此外，可以在單一裝置內實現第1圖所示的兩個或更多個裝置，或者可以將第1圖所示的單一裝置實現為複數個分佈式裝置。另外或替代地，環境100的一組裝置(例如，一或多個裝置)可以執行被描述為由環境100的另一組裝置執行的一或多個功能。
第2A圖至第2N圖為形成能夠實現LFR及改善的動態範圍的像素陣列200(或其一部分)的實例的示意圖。像素陣列200可以被包含在影像感測器中，像是CMOS影像感測器或另一類型的影像感測器。
如第2A圖所示，作為與形成像素陣列200相關的製程的一部分，提供了基材202。基材202可包含半導體晶片基材、半導體晶圓或半導體像素可形成於其中的另一類型的基材。在一些實施方式中，基材202由矽、包含矽的材料、III-V族化合物半導體材料(例如砷化鎵(gallium arsenide; GaAs)、絕緣體上矽(silicon on insulator; SOI))或能夠實現由入射光的光子產生電荷的另一類型的半導體材料形成。如第2A圖所示，基材202包含第一表面202a及第二表面202b。
如第2B圖所示，像素陣列200的複數個像素區域203可形成於基材202中。例如，像素區域203a可透過摻雜基材202的一部分形成，像素區域203b可透過摻雜基材202的另一部分形成，像素區域203c可透過摻雜基材202的另一部分形成，等等。一些像素區域203可以為相鄰的像素區域(例如，彼此相鄰及/或彼此共用一側的像素區域)，並且一些像素區域203可以為不相鄰的像素區域。
在一些實施方式中，半導體處理工具(例如，佈植工具114)使用離子佈植技術來摻雜基材202的部分，以在每一像素區域203中形成光電二極體204 (例如，在像素區域203a中形成光電二極體204a、在像素區域203b中形成光電二極體204b、在像素區域203c中形成光電二極體204c，等等)。在該些實例中，半導體處理工具可以在電弧室中由像是氣體或固體的源材料產生離子。可以將源材料提供至電弧室中，並且在陰極與電極之間釋放電弧電壓以產生含有源材料的離子的電漿。一或多個引出電極可用於自電弧室中的電漿引出離子並使離子加速形成離子束。在一些實施方式中，其他技術及/或其他類型的離子佈植工具被用於形成離子束。離子束可被引導至像素區域203以在基材202中佈植離子，進而摻雜基材202以在每一像素區域203中形成光電二極體204。在一些實施方式中，基材202可以摻雜有複數種類型的離子以形成用於每一光電二極體204的p-n接面。例如，基材202可以摻雜有n型摻雜劑以形成光電二極體204的第一部分(例如，n型部分)並摻雜有p型摻雜物以形成光電二極體204的第二部分(例如，p型部分)。
如第2C圖至第2E圖所示，在基材202的像素區域203的側面(例如，邊界處)形成一或多個深溝渠隔離(deep trench isolation; DTI)元件208，其中在基材202的第一表面202a上一或多個開口205中形成一或多個DTI元件208。在一些實施方式中，像素區域203的邊界由在像素區域203側面的DTI元件208的近邊緣、在像素區域203側面的DTI元件208的遠邊緣、靠近像素區域203的DTI裝置的大致中間位置，或者相對於像素區域203側面的DTI元件208的另一點界定。在一些實例中，給定像素區域203的邊界可以與相鄰像素區域203的邊界部分重疊。例如，若像素區域203a的邊界由像素區域203a與像素區域203b之間的DTI元件208的遠邊緣界定，並且像素區域203b的邊界由像素區域203a與像素區域203b之間的DTI元件208的遠邊緣界定，則像素區域203a的邊界與像素區域203b的邊界部分重疊。
DTI元件208為用於向像素陣列200的光電二極體204提供隔離(例如，以減少像素陣列200的相鄰光電二極體204之間的光學串擾)的裝置。特別地，DTI元件208可以形成在基材202的像素區域203的邊界處或邊界內。
在一些實施方式中，可以使用一或多個半導體處理工具在基材202中形成一或多個DTI元件208。例如，沉積工具102可以在基材的第一表面202a上形成光阻劑層，曝光工具104可將光阻劑層曝光於輻射源以圖案化光阻劑層，顯影工具106可顯影並移除光阻劑層的部分以曝光圖案，並且蝕刻工具108可蝕刻基材202的一或多個部分以形成一或多個開口205，如第2C圖所示。在一些實施方式中，在蝕刻工具108蝕刻基材202之後，光阻劑移除工具110 (例如，使用化學剝除器及/或另一技術)移除光阻劑層的剩餘部分。接著，沉積工具102可在第一表面202a及開口205的表面上沉積介電質襯層206 (例如，由具有相對高的介電常數(κ)的材料(像是氮化矽、氧化矽、氧氮化物)或另一類型的高κ材料形成的層)，如第2D圖所示。接著，沉積工具102可以用提供光學隔離的材料(例如，像是氧化矽(silicon oxide; SiO x)的氧化物材料或另一介電質材料)填充開口205的剩餘部分，並且平坦化工具112可以使用CMP技術移除過量的介電質材料。第2E圖示出了在填充開口205及平坦化之後的像素陣列200。在一些實施方式中，一或多個DTI元件208可以格線佈局形成，其中一或多個DTI元件208在基材202上橫向延伸並在各個位置處相交。
如第2F圖所示，緩衝層210的第一部分可以形成在基材202的第一表面202a上方(例如，在介電質襯層206及DTI元件208上)。緩衝層210可以用作光電二極體204與像素陣列200的上層之間的鈍化層。在一些實施方式中，緩衝層210包含像是氧化矽(silicon oxide; SiO x)的氧化物材料。在一些實施方式中，用氮化矽(silicon nitride; SiN x)、碳化矽(silicon carbide; SiC x)或其混合物，像是氮化矽碳(silicon carbon nitride; SiCN)、氮氧化矽(silicon oxynitride; SiON)或另一介電質材料代替緩衝層210作為鈍化層。在一些實施方式中，半導體處理工具(例如，沉積工具102)可將材料沉積在基材202上方以形成緩衝層210的第一部分。
如第2G圖至第2J圖所示，形成光阻擋層212。如本文中所述，光阻擋層212為與使像素陣列200的LFR及/或改善像素陣列200的動態範圍相關聯的，至少部分地阻擋像素陣列200的一或多個像素區域203上的光的層。在一些實施方式中，光阻擋層212可以由例如鈦(titanium; Ti)、氮化鈦(titanium nitride; TiN)或至少部分地阻擋入射光的另一類型的材料形成。在一些實施方式中，光阻擋層212的部分存在於像素陣列200的一或多個像素區域203上方，而光阻擋層212的任何部分實質上均不存在於像素陣列200的一或多個其他像素區域203上方。例如，如第2J圖所示，光阻擋層212的第一部分可以在像素區域203a上方，並且光阻擋層212的第二部分可以在像素區域203c上方，但光阻擋層212的任何部分實質上可不在像素區域203b上方(例如，光阻擋層212的任何部分不直接存在於像素區域203b中的光電二極體204b上方，光阻擋層212的任何部分均不存在於像素區域203b側面的DTI元件208之間的區域上方，等等)。在一些實施方式中，如下所述，厚度在形成在像素區域203上方的光阻擋層212的各部分之間變化。在一些實施方式中，光阻擋層212的給定部分具有小於或等於大約1000埃的厚度。在一些實施方式中，光阻擋層212在像素陣列200的金屬格柵結構214下方(即，在形成金屬格柵結構214之前形成光阻擋層212)。
在一些實施方式中，可以使用一或多個半導體處理工具形成光阻擋層212。例如，沉積工具102可在像素陣列200的像素區域203上方沉積第一光阻擋材料層(例如，Ti、TiN及/或類似物)，如第2G圖所示。沉積工具102可以在第一光阻擋材料層上形成光阻劑層，曝光工具104可以將光阻劑層曝光於輻射源以圖案化光阻劑層，顯影工具106可以顯影並移除光阻劑層的部分以曝光圖案，並且蝕刻工具108可以蝕刻第一光阻擋材料層的一或多個部分，以在像素區域203a上方形成光阻擋層212的一部分的第一層，如第2H圖所示。在一些實施方式中，在蝕刻工具108蝕刻第一光阻擋材料層之後，光阻劑移除工具110 (例如，使用化學剝除器及/或另一技術)移除光阻劑層的剩餘部分。沉積工具102可以在像素陣列200的像素區域203上方沉積第二光阻擋材料層，如第2I圖所示。沉積工具102可以在第二光阻擋材料層上形成光阻劑層，曝光工具104可以將光阻劑層曝光於輻射源以圖案化光阻劑層，顯影工具106可以顯影並移除光阻劑層的部分以曝光圖案，並且蝕刻工具108可以蝕刻第二光阻擋材料層的一或多個部分，以在像素區域203a上方形成光阻擋層212的一部分的第二層並在像素區域203c上方形成光阻擋層212的一部分，如第2J圖所示。在一些實施方式中，在蝕刻工具108蝕刻第二光阻擋材料層之後，光阻劑移除工具110(例如，使用化學剝除器及/或另一技術)移除光阻劑層的剩餘部分。
在一些實施方式中，給定像素區域203上方存在或不存在光阻擋層212的一部分以及給定像素區域203上方的光阻擋層212的一部分的厚度(當存在時)可用於控制給定像素區域203的QE。例如，在第2J圖所示的像素陣列200中，像素區域203a上方的光阻擋層212的第一部分具有第一厚度，像素區域203c上方的光阻擋層212的第二部分具有小於第一厚度的第二厚度，並且光阻擋層212的任何部分不直接存在於像素區域203b中的光電二極體204b之上，使得光阻擋層212實質上不在像素區域203b上方。在此，第一厚度大於第二厚度導致像素區域203a的QE低於像素區域203c的QE。此外，光阻擋層212的任何部分實質上不在像素區域203b上方導致像素區域203b具有比像素區域203a及像素區域203c更高的QE。因此，在此實例中，(例如，由於像素區域203b的QE未被光阻擋層212修改)像素區域203a可具有低QE區域，像素區域203c可具有中等QE區域，並且像素區域203b可具有標準QE區域。在一些實施方式中，如第2J圖所示，低QE像素區域203a及中等QE像素區域203c可以為不相鄰像素區域203 (例如，標準QE像素區域203b可以在像素陣列200中的低QE像素區域203a與中等QE像素區域203c之間)。
在一些實施方式中，光阻擋層212的給定部分可至少延伸至像素區域203與相鄰像素區域203之間的邊界。例如，如第2J圖所示，像素區域203a上方的光阻擋層212的第一部分可以至少延伸至像素區域203a與像素區域203b之間的邊界(例如，由在像素區域203a及像素區域203b之間的DTI元件208的遠邊緣界定的邊界，或在像素區域203a與像素區域203b之間的DTI元件208大致中間位置之間的點)。類似地，在像素區域203c上方的光阻擋層212的第二部分可以至少延伸至像素區域203c與像素區域203b之間的邊界(例如，由在像素區域203c與像素區域203b之間的DTI元件208的遠邊緣界定的邊界，或在像素區域203c與像素區域203b之間的DTI元件208大致中間位置之間的點)。在一些實施方式中，以此方式形成光阻擋層212的一部分減少像素陣列200的像素區域203之間的串擾。
在一些實施方式中，光阻擋層212的一或多個部分形成在緩衝層210的下面、頂部及/或內部。在一些實施方式中，可形成光阻擋層212的一或多個部分，使得光阻擋層212的一或多個部分在緩衝層210的底部(例如，沉積在基材202的第一表面202a上，像是在介電質襯層206及DTI元件208上)。在一些實施方式中，可形成光阻擋層212的一或多個部分，使得光阻擋層212的一或多個部分在緩衝層210的頂部(例如，沉積在緩衝層210上)。在一些實施方式中，可形成光阻擋層212的一或多個部分，使得光阻擋層212的一或多個部分在緩衝層210內(例如，沉積在緩衝層210上，其中附加緩衝層210沉積在光阻擋層212的一或多個部分上，如第2Κ圖所示)。
如第2K圖所示，緩衝層210的第二部分可形成在基材202的第一表面202a上方(例如，在光阻擋層212及緩衝層210的第一部分上)。在一些實施方式中，半導體處理工具(例如，沉積工具102)可在基材202上方沉積材料以形成緩衝層210的第二部分，且平坦化工具112可使用CMP技術移除過量的材料。在一些實施方式中，緩衝層210的總厚度可在自大約500埃至大約3000埃的範圍內。
如第2L圖及第2M圖所示，可在該些像素區域203上方(例如，在緩衝層210上)形成金屬格柵結構214。金屬格柵結構214為用於改善像素陣列200的光電二極體204之間的隔離的結構。例如，金屬格柵結構214可以在給定光電二極體204與相鄰光電二極體204之間引導光，進而減少光學串擾及/或提高光電二極體204的光敏度。在一些實施方式中，金屬格柵結構214包含金屬材料，像是鎢或具有反射特性的另一類型的金屬材料。在一些實施方式中，金屬格柵結構214以格線佈局形成，其中金屬格柵結構214橫向延伸穿過基材202並且在各個位置處相交。在一些實施方式中，金屬格柵結構214的元件的高度可在自大約1500埃至大約3000埃的範圍內。在一些實施方式中，金屬格柵結構214的元件的寬度可在自大約190奈米至大約500奈米的範圍內。
在一些實施方式中，可使用一或多個半導體處理工具形成金屬格柵結構214。例如，沉積工具102可以沉積形成金屬格柵結構214的金屬材料層，如第2L圖所示。沉積工具102可在金屬材料層上形成光阻劑層，曝光工具104可將光阻劑層曝光於輻射源以圖案化光阻劑層，顯影工具106可顯影並移除光阻劑層的部分以曝光圖案，並且蝕刻工具108可蝕刻金屬材料層的一或多個部分形成金屬格柵結構214的金屬格柵元件，如第2M圖所示。在一些實施方式中，在蝕刻工具108蝕刻金屬材料層之後，光阻劑移除工具110(例如，使用化學剝除器及/或另一技術)移除光阻劑層的剩餘部分。
如第2N圖所示，可在基材202的第一表面202a上方(例如，在金屬格柵結構214及緩衝層210上)形成氧化層216。在一些實施方式中，氧化層216可以起到為像素陣列200的其他層提供保護的作用。在一些實施方式中，氧化層216包含像是氧化矽(silicon oxide; SiO x)的氧化物材料。在一些實施方式中，半導體處理工具(例如，沉積工具102)可將材料沉積在基材202上方以形成氧化層216。
如第2A圖至第2N圖中所示的組件、結構及/或層的數量及佈置提供作為一或多個實例。實務上，可能存在其他組件、結構及/或層；更少的組件、結構及/或層；不同的組件、結構及/或層；及/或與第2A圖至第2N圖中所示不同地佈置的組件、結構及/或層。亦即，如上所述，提供第2A圖至第2N圖作為實例，並且其他實例可不同於參照第2A圖至第2N圖描述的實例。
第3圖為實現LFR及改善的動態範圍的像素陣列200的示意圖。如第3圖所示，像素陣列200包含結合第2A圖至第2N圖描述的組件。
在像素陣列200中，參照第3圖並且對比第2A圖至第2N圖，光阻擋層212的給定部分的長度比第2A圖至第2N圖的像素陣列200的光阻擋層212的長度短。例如，如第3圖所示，像素區域203a上方的光阻擋層212的第一部分可以至少延伸至像素區域203a與像素區域203b之間的邊界(例如，由像素區域203a與像素區域203b之間的DTI元件208的近邊緣界定的邊界)。類似地，像素區域203c上方的光阻擋層212的第二部分可以至少延伸至像素區域203c與像素區域203b之間的邊界(例如，由像素區域203c與像素區域203b之間的DTI元件208的近邊緣界定的邊界)。在一些實施方式中，對於給定的像素區域203，光阻擋層212的一部分具有較短的長度，減少了對像素陣列200的相鄰像素區域203的操作的干擾。
如上所述，提供了第3圖作為實例。其他實例可能與參照第3圖所描述的實例不同。
第4圖為裝置400的例示性組件的示意圖。在一些實施方式中，半導體處理工具102-114及/或晶圓/晶片處理裝置116中的一或多者可包含一或多個裝置400及/或裝置400的一或多個組件。如第4圖所示，裝置400可包含匯流排410、處理器420、記憶體430、儲存組件440、輸入組件450、輸出組件460及通訊組件470。
匯流排410包含使得能夠在裝置400的組件之間進行有線及/或無線通訊的組件。處理器420包含中央處理單元、圖形處理單元、微處理器、控制器、微控制器、數位訊號處理器、場可程式邏輯閘陣列、特殊應用積體電路及/或另一類型的處理組件。處理器420以硬體、韌體或硬體及軟體的組合來實現。在一些實施方式中，處理器420包含能夠程式化以執行功能的一或多個處理器。記憶體430包含隨機存取記憶體、唯讀記憶體及/或另一類型的記憶體(例如，快閃記憶體、磁記憶體及/或光記憶體)。
儲存組件440存儲與裝置400的操作有關的資訊及/或軟體。例如，儲存組件440可包含硬碟驅動器、磁碟驅動器、光碟驅動器、固態磁碟驅動器、光碟、數位多功光碟及/或另一類型的非暫時性電腦可讀媒體。輸入組件450使裝置400能夠接收輸入，像是用戶輸入及/或感測輸入。例如，輸入組件450可包含觸控螢幕、鍵盤、小鍵盤、滑鼠、按鈕、麥克風、開關、感測器、全球定位系統組件、加速計、陀螺儀、致動器及/或類似物。輸出組件460使裝置400能夠像是經由顯示器、揚聲器及/或一或多個發光二極體來提供輸出。通訊組件470使裝置400能夠像是經由有線連接及/或無線連接與其他裝置通訊。例如，通訊組件470可包含接收器、發射器、收發器、調制解調器、網路介面卡、天線及/或類似物。
裝置400可執行本文描述的一或多個製程。例如，非暫時性電腦可讀媒體(例如，記憶體430及/或儲存組件440)可存儲指令集(例如，一或多個指令、碼、軟體碼、程序碼等)由處理器420執行。處理器420可執行該指令集以執行本文所述的一或多個製程。在一些實施方式中，由一或多個處理器420執行指令集使一或多個處理器420及/或裝置400執行本文所述的一或多個製程。在一些實施方式中，可以代替或與指令結合使用固線式電路來執行本文所述的一或多個製程。因此，本文描述的實施不限於硬體電路及軟體的任何特定組合。
第4圖所示的組件的數量及佈置提供作為實例。與第4圖中所示相比，裝置400可包含附加組件、更少的組件、不同的組件或不同佈置的組件。另外或替代地，裝置400的一組組件(例如，一或多個組件)可執行被描述為由裝置400的另一組組件執行的一或多個功能。
第5圖為與形成能夠實現LFR及改善的動態範圍的像素陣列200有關的例示性製程500的流程圖。在一些實施方式中，第5圖的一或多個處理方塊可由半導體處理工具(例如，上文描述的半導體處理工具102-114中的一或多者)執行。另外或替代地，第5圖的一或多個處理方塊可由裝置400的一或多個組件執行，像是處理器420、記憶體430、儲存組件440、輸入組件450、輸出組件460及/或通訊組件470。
如第5圖所示，製程500可包含在像素陣列的第一像素區域中形成第一光電二極體之步驟(方塊510)。例如，如上所述，一或多個半導體處理工具(例如，佈植工具114)可在像素陣列200的第一像素區域203a中形成第一光電二極體204a。
如第5圖所示，製程500可包含在像素陣列的第二像素區域中形成第二光電二極體之步驟(方塊520)。例如，如上所述，一或多個半導體處理工具(例如，佈植工具114)可在像素陣列200的第二像素區域203c中形成第二光電二極體204c。
如第5圖進一步所示，製程500可包含在至少第一像素區域及第二像素區域上方形成光阻擋層之步驟，光阻擋層包含第一像素區域上方的第一部分，第一部分具有第一厚度，並且光阻擋層包含第二像素區域上方的第二部分，第二部分具有不同於第一厚度的第二厚度(方塊530)。例如，一或多個半導體處理工具(例如，沉積工具102、蝕刻工具108等等)可在至少第一像素區域203a及第二像素區域203c上方形成光阻擋層212，光阻擋層212包含第一像素區域203a上方的第一部分，第一部分具有第一厚度，並且光阻擋層212包含第二像素區域203c上方的第二部分，第二部分具有不同於第一厚度的第二厚度，如上所述。
如第5圖進一步所示，製程500可包含在光阻擋層的第一部分及光阻擋層的第二部分上方形成金屬格柵結構之步驟(方塊540)。例如，一或多個半導體處理工具(例如，沉積工具102、蝕刻工具108等等)可在光阻擋層212的第一部分及光阻擋層212的第二部分上方形成金屬格柵結構214，如上所述。
製程500可包含附加實施方式，像是以下描述的及/或結合本文其他各處描述的一或多個其他製程的任何單一實施方式或實施方式的任何組合。
在第一實施方式中，第二厚度不同於第一厚度導致第二像素區域203c的QE不同於第一像素區域203a的QE。
在第二實施方式中，單獨地或與第一實施方式組合，製程500包含在像素陣列200的第三像素區域203b中形成第三光電二極體204b之步驟，其中實質上並未在第三像素區域203b上方形成光阻擋層212的任何部分。
在第三實施方式中，單獨地或與第一及第二實施方式中的一或多者組合，形成光阻擋層212之步驟包含以下步驟：在至少第一像素區域203a及第二像素區域203c上方沉積第一光阻擋材料層；蝕刻第一光阻擋材料層，使得第一光阻擋材料層的一部分在第一像素區域203a上方，並且使得第一光阻擋材料層的任何部分均不在第二像素區域203c上方；在至少第一像素區域203a及第二像素區域203c上沉積第二光阻擋材料層；及蝕刻第二光阻擋材料層，使得第二光阻擋材料層的一部分在第一像素區域203a上方，並且使得第二光阻擋材料層的一部分在第二像素區域203c上方。
在第四實施方式中，單獨地或與第一至第三實施方式中的一或多者組合，製程500包含在沉積第一光阻擋材料層之前沉積緩衝層210的至少一部分之步驟。
在第五實施方式中，單獨地或與第一至第四實施方式中的一或多者組合，製程500包含在沉積第二光阻擋材料層之前沉積緩衝層210的至少一部分之步驟。
在第六實施方式中，單獨地或與第一至第五實施方式中的一或多者組合，至少以下之一：光阻擋層212的第一部分形成為至少延伸至該第一像素區域203a與相鄰於該第一像素區域203a的像素區域之間的邊界，或者光阻擋層的第二部分形成為至少延伸至第二像素區域203c與相鄰於第二像素區域203c的像素區域之間的邊界。
儘管第5圖示出了製程500的例示性方塊，但在一些實施方式中，製程500可包含比第5圖所示的方塊更多的方塊、更少的方塊、不同的方塊或不同佈置的方塊。另外或替代地，可並行執行製程500的兩個或更多個方塊。
以此方式，像素陣列可包含實現LFR並改善動態範圍的光阻擋層。在一些實施方式中，在金屬格柵結構之前形成光阻擋層，此意味著光阻擋層在金屬格柵結構下方(例如，而非形成在金屬格柵結構之上或上方)。藉由形成光阻擋層使得光阻擋層在金屬格柵結構下方，金屬格柵結構的尺寸不會影響光阻擋層的均勻性及厚度。因此，即使在小型化金屬格柵結構的情況下，亦可以嚴格控制光阻擋層的均勻性及厚度，而不影響像素陣列的效能。此外，光阻擋層的厚度在像素陣列的不同像素區域上可不同，此意味著像素陣列可為能夠改善動態範圍的多QE像素陣列。另外，在一些實施方式中，光阻擋層可用於減少像素陣列的像素區域之間的串擾。
如以上更詳細描述，本文描述的一些實施方式提供了一種像素陣列。像素陣列包含複數個像素區域，該些像素區域包含第一像素區域及第二像素區域。像素陣列包含位於該些像素區域上方的金屬格柵結構。像素陣列包含光阻擋層，光阻擋層的第一部分在第一像素區域上方並且在金屬格柵結構下方，第一部分具有第一厚度，並且光阻擋層的第二部分在第二像素區域上方並且在金屬格柵結構下方，第二部分具有不同於第一厚度的第二厚度。
如以上更詳細描述，本文描述的一些實施方式提供了一種像素陣列的製造方法。像素陣列的製造方法包含在像素陣列的第一像素區域中形成第一光電二極體之步驟。方法包含在像素陣列的第二像素區域中形成第二光電二極體之步驟。方法包含在至少第一像素區域及第二像素區域上方形成光阻擋層之步驟，該光阻擋層包含在第一像素區域上方的具有第一厚度的第一部分，並且光阻擋層包含在第二像素區域上方的具有與第一厚度不同的第二厚度的第二部分。方法包含在光阻擋層的第一部分及光阻擋層的第二部分上方形成金屬格柵結構之步驟。
如以上更詳細描述，本文描述的一些實施方式提供了一種像素陣列。像素陣列包含複數個像素區域，該些像素區域包含第一像素區域、第二像素區域及第三像素區域。像素陣列包含金屬格柵結構，金屬格柵結構包含第一金屬格柵裝置及第二金屬格柵裝置，第一金屬格柵裝置在第一像素區域與第三像素區域之間的邊界上方，並且第二金屬格柵裝置在第二像素區域與第三像素區域之間的邊界上方。像素陣列包含在該些像素區域上方並在金屬格柵結構下方的光阻擋層，光阻擋層包含第一部分及第二部分，第一部分具有第一厚度並且在第一像素區域上方並且至少延伸至第一像素區域與第三像素區域之間的邊界，第二部分具有第二厚度並且在第二像素區域上方並且至少延伸至第二像素區域與第三像素區域或第四像素區域之間的邊界，第二厚度不同於第一厚度。
上文概述了數個實施例的特徵，使得本領域具有通常知識者可以更好地理解本揭露的各態樣。本領域具有通常知識者應理解，本領域具有通常知識者可以容易地將本揭露用作設計或修改其他製程及結構的基礎，以實現與本文介紹的實施例相同的目的及/或實現相同的優點。本領域具有通常知識者亦應認識到，該些等效構造不脫離本揭露的精神及範疇，並且在不脫離本揭露的精神及範疇的情況下，該些等效構造可以進行各種改變、替代及變更。
100:環境 102:沉積工具 104:曝光工具 106:顯影工具 108:蝕刻工具 110:光阻劑移除工具 112:平坦化工具 114:佈植工具 116:晶圓/晶片處理裝置 200:像素陣列 202:基材 202a:第一表面 202b:第二表面 203,203a,203b,203c:像素區域 204,204a,204b,204c:光電二極體 205:開口 206:介電質襯層 208:DTI元件 210:緩衝層 212:光阻擋層 214:金屬格柵結構 216:氧化層 400:裝置 410:匯流排 420:處理器 430:記憶體 440:儲存組件 450:輸入組件 460:輸出組件 470:通訊組件 500:製程 510,520,530,540:方塊
結合附圖，根據以下詳細描述可以最好地理解本揭露的各態樣。注意，根據行業中的標準實踐，各種特徵未按比例繪製。實際上，為了清楚敘述，各種特徵的尺寸可任意增加或減小。 第1圖為其中可以實現本文描述的系統及/或方法的例示性環境的示意圖。 第2A圖至第2N圖為如本文所述的形成使發光二極體(light emitting diode; LED)閃爍減少並改善動態範圍的像素陣列的實例的示意圖。 第3圖為如本文所述的使LED閃爍減少並改善動態範圍的另一例示性像素陣列的示意圖。 第4圖為第1圖的一或多個裝置的例示性組件的示意圖。 第5圖為與形成使LED閃爍減少並改善動態範圍的像素陣列有關的例示性製程的流程圖。
國內寄存資訊(請依寄存機構、日期、號碼順序註記) 無 國外寄存資訊(請依寄存國家、機構、日期、號碼順序註記) 無
200:像素陣列
202:基材
202a:第一表面
202b:第二表面
203a,203b,203c:像素區域
204a,204b,204c:光電二極體
206:介電質襯層
208:深溝渠隔離裝置
210:緩衝層
212:光阻擋層
214:金屬格柵結構
216:氧化層

Claims (20)

  1. 一種像素陣列，包含： 複數個像素區域，包含一第一像素區域及一第二像素區域； 一金屬格柵結構，位於該些像素區域上方；及 一光阻擋層； 該光阻擋層的一第一部分在該第一像素區域上方並且在該金屬格柵結構下方，該第一部分具有一第一厚度；並且 該光阻擋層的一第二部分在該第二像素區域上方並且在該金屬格柵結構下方，該第二部分具有不同於該第一厚度的一第二厚度。
  2. 如請求項1所述之像素陣列，其中該第一厚度大於該第二厚度，該第一厚度大於該第二厚度導致該第一像素區域的一量子效率(QE)低於該第二像素區域的一QE。
  3. 如請求項1所述之像素陣列，其中該些像素區域包含一第三像素區域，其中該光阻擋層不在該第三像素區域上方，該光阻擋層不在該第三像素區域上方導致該第三像素區域的一量子效率(QE)高於該第一像素區域的一QE並高於該第二像素區域的一QE。
  4. 如請求項3所述之像素陣列，其中該第三像素區域在該第一像素區域與該第二像素區域之間。
  5. 如請求項1所述之像素陣列，其中該光阻擋層的該第一部分或該光阻擋層的該第二部分中的至少一者位於該金屬格柵結構與該第一像素區域及該第二像素區域之間的一緩衝層內。
  6. 如請求項1所述之像素陣列，其中該光阻擋層的該第一部分或該光阻擋層的該第二部分中的至少一者位於該金屬格柵結構與該第一像素區域及該第二像素區域之間的一緩衝層的一表面上。
  7. 如請求項1所述之像素陣列，其中該第一像素區域及該第二像素區域為該像素陣列的不相鄰像素區域。
  8. 如請求項1所述之像素陣列，其中該光阻擋層的該第一部分至少延伸至該第一像素區域與相鄰於該第一像素區域的一像素區域之間的一邊界。
  9. 如請求項1所述之像素陣列，其中該光阻擋層的該第二部分至少延伸至該第二像素區域與相鄰於該第二像素區域的一像素區域之間的一邊界。
  10. 一種像素陣列的製造方法，包含以下步驟： 在一像素陣列的一第一像素區域中形成一第一光電二極體； 在該像素陣列的一第二像素區域中形成一第二光電二極體； 在至少該第一像素區域及該第二像素區域上方形成一光阻擋層， 該光阻擋層包含該第一像素區域上方的一第一部分，該第一部分具有一第一厚度，並且 該光阻擋層包含該第二像素區域上方的一第二部分，該第二部分具有不同於該第一厚度的一第二厚度；及 在該光阻擋層的該第一部分及該光阻擋層的該第二部分上方形成一金屬格柵結構。
  11. 如請求項10所述之方法，其中該第二厚度不同於該第一厚度導致該第二像素區域的一量子效率(QE)不同於該第一像素區域的一QE。
  12. 請求項10所述之方法，進一步包含以下步驟：在該像素陣列的一第三像素區域中形成一第三光電二極體，其中實質上並未在該第三像素區域上方形成該光阻擋層的任何部分。
  13. 如請求項10所述之方法，其中形成該光阻擋層之步驟包含以下步驟： 在至少該第一像素區域及該第二像素區域上方沉積一第一光阻擋材料層； 蝕刻該第一光阻擋材料層，使得該第一光阻擋材料層的一部分在該第一像素區域上方，並且使得該第一光阻擋材料層的任何部分均不在該第二像素區域上方； 在至少該第一像素區域及該第二像素區域上沉積一第二光阻擋材料層；及 蝕刻該第二光阻擋材料層，使得該第二光阻擋材料層的一部分在該第一像素區域上方，並且使得該第二光阻擋材料層的一部分在該第二像素區域上方。
  14. 如請求項13所述之方法，進一步包含以下步驟：在沉積該第一光阻擋材料層之前沉積一緩衝層的至少一部分。
  15. 如請求項13所述之方法，進一步包含以下步驟：在蝕刻該第二光阻擋材料層之後沉積一緩衝層的至少一部分。
  16. 如請求項10所述之方法，其中至少以下之一： 該光阻擋層的該第一部分形成為至少延伸至該第一像素區域與相鄰於該第一像素區域的一像素區域之間的一邊界，或者 該光阻擋層的該第二部分形成為至少延伸至該第二像素區域與相鄰於該第二像素區域的一像素區域之間的一邊界。
  17. 一種像素陣列，包含： 複數個像素區域，包含一第一像素區域、一第二像素區域及一第三像素區域； 一金屬格柵結構，包含一第一金屬格柵裝置及一第二金屬格柵裝置， 該第一金屬格柵裝置位於該第一像素區域與該第三像素區域之間的一邊界上方，並且 該第二金屬格柵裝置位於該第二像素區域與該第三像素區域之間的一邊界上方；及 一光阻擋層，位於該些像素區域上方並且位於該金屬格柵結構下方，該光阻擋層包含一第一部分及一第二部分， 該第一部分具有一第一厚度並且位於該第一像素區域上方並且至少延伸至該第一像素區域與該第三像素區域之間的一邊界，並且 該第二部分具有一第二厚度並且位於該第二像素區域上方並且至少延伸至該第二像素區域與該第三像素區域或一第四像素區域之間的一邊界，該第二厚度不同於該第一厚度。
  18. 如請求項17所述之像素陣列，其中該第一像素區域的一量子效率(quantum efficiency; QE)不同於該第二像素區域的一QE及該第三像素區域的一QE，並且該第二像素區域的該QE不同於該第三像素區域的該QE。
  19. 如請求項17所述之像素陣列，其中該光阻擋層的任何部分實質上不在該第三像素區域上方。
  20. 如請求項19所述之像素陣列，其中該第三像素區域的一量子效率(QE)高於該第一像素區域的一QE及該第二像素區域的一QE。
TW110102797A 2020-11-20 2021-01-26 像素陣列 TW202221912A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/949,928 US20220165771A1 (en) 2020-11-20 2020-11-20 Pixel array and method for manufacturing the same
US16/949,928 2020-11-20

Publications (1)

Publication Number Publication Date
TW202221912A true TW202221912A (zh) 2022-06-01

Family

ID=79232541

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110102797A TW202221912A (zh) 2020-11-20 2021-01-26 像素陣列

Country Status (3)

Country Link
US (1) US20220165771A1 (zh)
CN (1) CN113921543A (zh)
TW (1) TW202221912A (zh)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5736755B2 (ja) * 2010-12-09 2015-06-17 ソニー株式会社 固体撮像装置とその製造方法、及び電子機器
JP2014175553A (ja) * 2013-03-11 2014-09-22 Canon Inc 固体撮像装置およびカメラ
JP2019080305A (ja) * 2017-10-20 2019-05-23 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子、固体撮像素子の駆動方法および電子機器
US11217613B2 (en) * 2019-11-18 2022-01-04 Omnivision Technologies, Inc. Image sensor with split pixel structure and method of manufacturing thereof

Also Published As

Publication number Publication date
US20220165771A1 (en) 2022-05-26
CN113921543A (zh) 2022-01-11

Similar Documents

Publication Publication Date Title
US20220231065A1 (en) Metal shielding structure to reduce crosstalk in a pixel array
US20230387153A1 (en) Pixel sensor including a layer stack
US20230387152A1 (en) Pixel sensor including a transfer finfet
US20230268367A1 (en) Isolation structure having an air gap to reduce pixel crosstalk
US20230290637A1 (en) Implantation mask formation
TW202221912A (zh) 像素陣列
TW202243116A (zh) 像素感測器
US20230067986A1 (en) Single-photon avalanche diode semiconductor device
TWI776640B (zh) 形成半導體裝置的方法
US11670651B2 (en) Pixel array including octagon pixel sensors
US11978751B1 (en) Pixel sensors and methods of forming the same
US12021105B2 (en) Pixel array including octagon pixel sensors
US20240234460A1 (en) Pixel sensors and methods of forming the same
US20230369369A1 (en) Stacked image sensors and methods of formation
US20220310686A1 (en) Fluorine passivation in a pixel sensor
US20230067395A1 (en) Pixel array including octagon pixel sensors
US20240021635A1 (en) Grid structure with at least partially angled sidewalls
US20240120363A1 (en) Pixel sensor isolation structures and methods of forming the same
TW202234688A (zh) 包括折射結構的像素感測器
TW202349458A (zh) 半導體裝置
CN118335757A (zh) 像素感测器和其形成方法