TW202217921A - 接合型半導體晶圓之製造方法及接合型半導體元件之製造方法 - Google Patents

接合型半導體晶圓之製造方法及接合型半導體元件之製造方法 Download PDF

Info

Publication number
TW202217921A
TW202217921A TW110122010A TW110122010A TW202217921A TW 202217921 A TW202217921 A TW 202217921A TW 110122010 A TW110122010 A TW 110122010A TW 110122010 A TW110122010 A TW 110122010A TW 202217921 A TW202217921 A TW 202217921A
Authority
TW
Taiwan
Prior art keywords
layer
manufacturing
sacrificial layer
compound semiconductor
bonding
Prior art date
Application number
TW110122010A
Other languages
English (en)
Inventor
石崎順也
Original Assignee
日商信越半導體股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商信越半導體股份有限公司 filed Critical 日商信越半導體股份有限公司
Publication of TW202217921A publication Critical patent/TW202217921A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
    • H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by potential barriers, e.g. phototransistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Electromagnetism (AREA)
  • Light Receiving Elements (AREA)
  • Led Devices (AREA)

Abstract

本發明係一種接合型半導體晶圓的製造方法，其特徵為包含：在起始基板上令犧牲層磊晶成長的步驟；在犧牲層上令化合物半導體功能層磊晶成長的步驟；用選擇蝕刻法，於化合物半導體功能層的一部分區域，以犧牲層露出的方式形成溝槽的步驟；於溝槽的表面以及犧牲層的露出部形成保護膜的步驟；令覆蓋犧牲層的保護膜的一部分開口，而於保護膜形成開口部的步驟；將與化合物半導體功能層為相異材料的支持基板，透過接合材料接合於化合物半導體功能層的步驟；以及從保護膜的開口部供給蝕刻液，對犧牲層進行蝕刻，以將起始基板與化合物半導體功能層分離的步驟。藉此，提供一種可降低製造成本的接合型半導體晶圓的製造方法，以及可降低製造成本的接合型半導體元件的製造方法。

Description

接合型半導體晶圓之製造方法及接合型半導體元件之製造方法
本發明係關於一種接合型半導體晶圓的製造方法以及接合型半導體元件的製造方法。
吾人提出各種將化合物半導體具有的特性與其他功能性基板接合所得到的作為新穎功能性基板的接合型半導體元件。
在IoT（（internet of things，物聯網）用感測器中，係在具有驅動基板的矽基板上，安裝太陽能電池（photovoltaic cell，PV）作為接收電源，安裝光電二極體（photodiode，PD）作為信號接收部，安裝雷射二極體（laser diode，LD）或發光二極體（light-emitting diode，LED）作為信號發送部，便可實現功能性晶片。
在發光二極體中，吾人提出了一種於矽基板用金屬接合方式接合發光層的LED，或是於透明藍寶石基板用透明接合劑接合發光層的LED。
無論何等構造，均存在「將具有相異物性（線膨脹係數或折射率等）的各材料互相接合以實現之」的特徵。
當欲將各異種材料互相接合時，由於物性相異的關係，在熱設計、光學設計上，會造成很大的限制。當係製作光學元件時，支持基板與半導體層的物性差異，會體現在折射率的差異上，在接合界面，會出現較大的全反射角，而徒增光學設計上的限制。
為了縮小全反射角，雖可變更成折射率差較小的材料，惟其結果，光吸收係數會變大，而變得無法透光，故會發生該材料變得無法進行光學設計的情況。
因此，吾人提出一種晶片構造，其在半導體與支持基板之間設置反射膜，無論支持基板為何等光學特性，均令光反射在接合界面發生，以增加光學設計自由度。
於接合界面設置金屬反射膜並實現接合的方法，具有「增加光學設計自由度，且藉由置換成機械強度較強的基板，以增加機械強度」此等優點。然而，另一方面，在接合之後，用以令半導體功能層磊晶成長的起始基板會全部被溶解、除去。
對起始基板進行蝕刻，就InP或GaAs等基板而言雖很容易，惟起始基板僅接合一次便會被蝕刻而失去。
作為起始基板使用的InP基板或GaAs基板比所移載的支持基板更昂貴，材料費占10～20%左右。因此，將起始基板全部溶解除去的對策，會有導致晶圓的製造成本增加此等問題存在。 ［先前技術文獻］ ［專利文獻］
［專利文獻1］日本特開平9-63951號公報 ［專利文獻2］日本特開2001-102668號公報 ［專利文獻3］日本特開2017-228569號公報 ［專利文獻4］日本特開2005-72422號公報
［發明所欲解決的問題］
為了解決上述問題，本發明之目的在於提供一種可降低製造成本的接合型半導體晶圓的製造方法，以及可降低製造成本的接合型半導體元件的製造方法。 ［解決問題的手段］
為了達成上述目的，本發明提供一種接合型半導體晶圓的製造方法，其特徵為包含：在起始基板上令犧牲層磊晶成長的步驟；在該犧牲層上令化合物半導體功能層磊晶成長的步驟；用選擇蝕刻法，於該化合物半導體功能層的一部分區域，以犧牲層露出的方式形成溝槽的步驟；於該溝槽的表面以及該犧牲層的露出部形成保護膜的步驟；令覆蓋該犧牲層的該保護膜的一部分開口，而於該保護膜形成開口部的步驟；將與該化合物半導體功能層為相異材料的支持基板，透過接合材料接合於該化合物半導體功能層的步驟；以及從該開口部供給蝕刻液，對該犧牲層進行蝕刻，以將該起始基板與該化合物半導體功能層分離的步驟。
若為該等製造方法，則由於係在化合物半導體功能層與支持基板接合之前，於化合物半導體功能層，以犧牲層露出的方式形成溝槽部，並於該溝槽的表面以及犧牲層的露出部形成保護膜，再令覆蓋犧牲層的保護膜的一部分開口，以形成可對犧牲層進行選擇蝕刻的開口部，然後從該開口部供給蝕刻液，對犧牲層進行蝕刻，藉此，便可在不蝕刻起始基板的情況下，將起始基板與化合物半導體功能層分離，故可將起始基板再利用，因此可大幅降低製造成本。
例如，可使用由InP所構成的基板作為該起始基板；可令包含厚度0.1μm以上的In x（Ga yAl 1-y） 1-xAs（0.4≦x≦0.6，0≦y≦1）的膜層以及厚度0.1μm以上的由InP所構成的膜層在內者磊晶成長，以作為該化合物半導體功能層。
若為該等製造方法，便可將較昂貴的InP基板再利用，故可更進一步降低製造成本。
例如，可使用從AlN、Al 2O 3、Cu、GaAs、GaN、GaP、InP、Si、SiC以及SiO 2構成之群組所選出的至少1種材料且係具有結晶或非晶質構造的材料，作為該支持基板。
可適當地使用上述材料作為支持基板。
例如，可使用包含從Au、Ag、Al、Ga、In、Ni、Pt以及Ti構成之群組所選出的至少一種以上的金屬在內者，作為該接合材料。
可適當地使用上述金屬作為接合材料。
另外，本發明提供一種接合型半導體元件的製造方法，其特徵為：利用本發明之接合型半導體晶圓的製造方法，製造接合型半導體晶圓，並將該接合型半導體晶圓沿著該溝槽分割，以製得接合型半導體元件。
若為該等製造方法，則係利用本發明之接合型半導體晶圓的製造方法，製造接合型半導體晶圓，並將其沿著溝槽分割，以製得接合型半導體元件，故可將起始基板再利用，因此可大幅降低接合型半導體元件的製造成本。 ［發明的功效］
如以上所述的，若為本發明之接合型半導體晶圓的製造方法，便可將昂貴而在製造成本中所占比例較大的起始基板再利用，故可大幅降低製造成本，並製造出接合型半導體晶圓。
另外，若為本發明之接合型半導體元件的製造方法，便可將昂貴而在製造成本中所占比例較大的起始基板再利用，故可大幅降低製造成本，並製造出接合型半導體元件。
如上所述的，吾人期望開發出一種可降低製造成本的接合型半導體晶圓的製造方法，以及可降低製造成本的接合型半導體元件的製造方法。
本發明人，針對上述問題反覆專注檢討，結果發現，在化合物半導體功能層與支持基板接合之前，於磊晶晶圓的化合物半導體功能層，以犧牲層露出的方式形成溝槽部，並於該溝槽的表面以及犧牲層的露出部形成保護膜，再令覆蓋犧牲層的保護膜的一部分開口，以形成可對犧牲層進行選擇蝕刻的開口部，然後從該開口部供給蝕刻液，以對犧牲層進行蝕刻，便可在不蝕刻起始基板的情況下，將起始基板與化合物半導體功能層分離，並可將起始基板再利用，進而完成本發明。
亦即，本發明係一種接合型半導體晶圓的製造方法，其特徵為包含：在起始基板上令犧牲層磊晶成長的步驟；在該犧牲層上令化合物半導體功能層磊晶成長的步驟；用選擇蝕刻法，於該化合物半導體功能層的一部分區域，以犧牲層露出的方式形成溝槽的步驟；於該溝槽的表面以及該犧牲層的露出部形成保護膜的步驟；令覆蓋該犧牲層的該保護膜的一部分開口，而於該保護膜形成開口部的步驟；將與該化合物半導體功能層為相異材料的支持基板，透過接合材料接合於該化合物半導體功能層的步驟；以及從該開口部供給蝕刻液，對該犧牲層進行蝕刻，以將該起始基板與該化合物半導體功能層分離的步驟。
另外，本發明係一種接合型半導體元件的製造方法，其特徵為：利用本發明之接合型半導體晶圓的製造方法，製造接合型半導體晶圓，並將該接合型半導體晶圓沿著該溝槽分割，以製得接合型半導體元件。
另外，於專利文獻1，揭示了一種半導體基板的製造方法，其在化合物半導體基板上形成蝕刻除去層，並在其上形成化合物半導體接合層，然後將該化合物半導體接合層接合在矽基板上，之後，利用蝕刻將蝕刻除去層除去，接著，在化合物半導體接合層上形成裝置形成層。然而，於專利文獻1，並未揭示於裝置形成層形成溝槽。另外，在專利文獻1中，係在將蝕刻除去層除去之後，形成裝置形成層。然後，在專利文獻1中，係將化合物半導體（化合物半導體接合層）直接接合於矽基板。
另外，於專利文獻2，揭示了一種在將磊晶成長所得到的各膜層接合之後，對設置在其中一方的膜層之下的Al yGa 1-yAs層進行蝕刻，以將磊晶層與起始基板分離的方法。然而，在專利文獻2中，係將磊晶層與作為支持基板的矽基板直接接合。
另外，於專利文獻3，揭示了具有散熱功能的基板透過接合層接合於崩光二極體（avalanche photodiode，APD）台面的崩光二極體。然而，在專利文獻3中，係令APD的台面形成在上的基板（亦即起始基板）留置。
另外，於專利文獻4，記載了一種半導體元件的磊晶層分離方法，其從在基材部與磊晶層之間具有蝕刻停止層的半導體元件將基材部與磊晶層分離。然而，在專利文獻4所揭示的方法中，並非對磊晶層，而係將基材部的一部分從背面側選擇性地蝕刻到達蝕刻停止層為止，進而開出至少1個蝕刻窗。
以下，針對本發明詳細進行說明，惟本發明並非僅限於此。
＜接合型半導體晶圓的製造方法＞ 本發明之接合型半導體晶圓的製造方法，其特徵為包含：在起始基板上令犧牲層磊晶成長的步驟；在犧牲層上令化合物半導體功能層磊晶成長的步驟；用選擇蝕刻法，於化合物半導體功能層的一部分區域，以犧牲層露出的方式形成溝槽的步驟；於溝槽的表面以及犧牲層的露出部形成保護膜的步驟；令覆蓋犧牲層的保護膜的一部分開口，而於保護膜形成開口部的步驟；將與化合物半導體功能層為相異材料的支持基板，透過接合材料接合於化合物半導體功能層的步驟；以及從保護膜的開口部供給蝕刻液，對犧牲層進行蝕刻，以將起始基板與化合物半導體功能層分離的步驟。
以下，依序說明各步驟。
［在起始基板上令犧牲層磊晶成長的步驟］ 首先，在起始基板上令犧牲層磊晶成長。作為起始基板，只要是可令犧牲層以及化合物半導體功能層在其上磊晶成長者，便無特別限定。
在本發明之接合型半導體晶圓的製造方法中，可將起始基板再利用，故即便使用更昂貴的高品質InP基板作為支持基板，仍可更進一步降低製造成本。
作為犧牲層，可使用能夠被不會蝕刻起始基板的蝕刻液所蝕刻者。作為犧牲層，例如，可使用厚度0.3μm的i-In xGa 1-xAs zP 1-z（0.4≦x≦0.6，0.8≦z≦1）的膜層。
［在犧牲層上令化合物半導體功能層磊晶成長的步驟］ 接著，在犧牲層上令化合物半導體功能層磊晶成長。所磊晶成長的化合物半導體功能層，只要係在半導體元件中實現目的功能者，便無特別限定。例如，可令包含厚度0.1μm以上的In x（Ga yAl 1-y） 1-xAs（0.4≦x≦0.6，0≦y≦1）的膜層以及厚度0.1μm以上的由InP所構成的膜層在內者磊晶成長，以作為化合物半導體功能層。In x（Ga yAl 1-y） 1-xAs的膜層的厚度的上限以及由InP所構成的膜層的厚度的上限並無特別限定，例如，各自可在5μm以下。
［形成溝槽的步驟］ 接著，用選擇蝕刻法，於該化合物半導體功能層的一部分區域，以犧牲層露出的方式形成溝槽。在此所形成的溝槽，可沿著裝置預定區域的尺寸形成。若像這樣形成了溝槽，在之後的步驟中，藉由將所製造的接合型半導體晶圓沿著溝槽分割，便可輕易地製造出接合型半導體元件。
形成溝槽，用濕蝕刻、乾蝕刻哪一種方法都可以。
當為濕蝕刻時，係在利用微影形成光阻圖案之後，沿著光阻圖案對構成化合物半導體功能層的各膜層進行選擇蝕刻，便可形成溝槽。具體例，在後段的實施態樣中說明之。
當為乾蝕刻時，藉由在將Cl 2等氯系氣體與Ar等電漿穩定化氣體混合的氣體環境下進行氣體蝕刻，便可對其進行蝕刻。選擇乾蝕刻時，雖具有「於溝槽側壁形狀不會產生凹凸」此等優點，惟由於蝕刻選擇性較低，故難以在犧牲層自動地停止蝕刻，因此，犧牲層的厚度有必要比濕蝕刻時更厚，而宜在0.3μm以上。
［形成保護膜的步驟］ 接著，於溝槽的表面以及犧牲層的露出部形成保護膜。形成保護膜，可使用溶凝膠法、浸塗法、RF-EB（radio frequency- electron beam coating，射頻-電子束鍍膜）、濺鍍、CVD（chemical vapor deposition，化學氣相沉積）等，只要可形成保護膜，無論何等方法均可選擇之，例如，TEOS（tetraethoxysilane，四乙氧基矽烷）與O 2組合的材料可用p-CVD法形成SiO 2膜。TEOS系SiO 2涵蓋範圍被覆性較良好，即使於溝槽側壁部存在凹凸也能夠良好地被覆，故適合作為保護膜形成方法。SiO 2保護膜的厚度例如可為0.3μm。
［於保護膜形成開口部的步驟］ 接著，令覆蓋犧牲層的保護膜的一部分開口，而於保護膜形成開口部。保護膜的開口部，例如，可利用微影法，於保護層的表面形成光阻圖案作為光阻遮罩，並用該光阻遮罩令覆蓋犧牲層的保護膜的一部分開口，以形成開口部（開口圖案）。
於開口圖案蝕刻，例如可使用氟酸系蝕刻劑。然而，開口蝕刻不限於濕蝕刻。當為乾蝕刻時，使用氟系氣體（NF 3、SF 6等）亦可獲得同樣的結果。
［接合步驟］ 接著，將與化合物半導體功能層為相異材料的支持基板，透過接合材料接合於化合物半導體功能層。
接合的支持基板，並無特別限定。作為支持基板，可使用從AlN、Al 2O 3、Cu、GaAs、GaN、GaP、InP、Si、SiC以及SiO 2構成之群組所選出的至少1種材料且係具有結晶或非晶質構造的材料。在本發明中，可適當地使用上述材料作為支持基板。
宜使用機械強度比起始基板更優異的支持基板。
所使用的接合材料，並無特別限定。例如，可使用包含從Au、Ag、Al、Ga、In、Ni、Pt以及Ti構成之群組所選出的至少一種以上的金屬在內者，作為接合材料。亦即，可利用包含上述一種以上的金屬在內的接合材料層，將化合物半導體功能層與支持基板接合。
接合材料層，亦可由複數層接合金屬層所構成。例如，亦可於化合物半導體功能層側以及支持基板側各自設置接合金屬層，並將該等接合金屬層熱壓合以接合之。
接合溫度宜在350℃以上。另外，接合壓力部以50N/cm 2以上的壓力接合，為較佳態樣。該條件係為了充分獲得接合強度的較佳條件，惟並非僅限於該條件。
藉由以上所述的接合，便可製得支持基板與化合物半導體功能層透過接合材料接合的接合晶圓。
［對犧牲層進行蝕刻以將起始基板與化合物半導體功能層分離的步驟］ 接著，從保護膜的開口部供給蝕刻液，對犧牲層進行蝕刻，以將起始基板與化合物半導體功能層分離。
所使用的蝕刻液，只要是可對犧牲層進行選擇蝕刻者，便無特別限定。另外，從保護膜的開口部供給蝕刻液的具體方法，並無特別限定。
藉由該選擇蝕刻，便可從接合晶圓將起始基板分離。所分離的起始基板，可再利用於製作其他磊晶晶圓。
［其他的步驟］ 本發明之接合型半導體晶圓的製造方法，亦可包含以上的步驟以外的步驟。具體例，請參照後段所示的實施態樣。
＜接合型半導體元件的製造方法＞ 本發明之接合型半導體元件的製造方法，其特徵為：利用本發明之接合型半導體晶圓的製造方法，製造接合型半導體晶圓，並將接合型半導體晶圓沿著上述溝槽分割，以製得接合型半導體元件。
分割的具體方法並無特別限定，例如可利用切割或劃線/折斷法等，將接合型半導體晶圓分割。
接著，一邊參照圖1～圖11，一邊對本發明之接合型半導體晶圓的製造方法以及接合型半導體元件的製造方法的1個實施態樣，詳細進行說明。然而，本發明並非僅限於以下的實施態樣。
（實施態樣） 在本實施態樣中，係對圖10所示的接合型半導體晶圓1000的製造方法，以及圖11所示的接合型半導體元件2000的製造方法，進行說明，以作為本發明的一例。
首先，準備圖1所示的磊晶晶圓100。在此，一開始，先在半絕緣性InP基板上形成例如厚度0.5μm的i-InP緩衝層，以準備起始基板1。接著，在該起始基板1上，利用磊晶成長，形成例如厚度0.3μm的i-In xGa 1-xAs（0.4≦x≦0.6）犧牲層（以下稱為i-InGaAs犧牲層或犧牲層）2。接著，在犧牲層2上，形成例如厚度0.3μm的i-InP蝕刻停止層3；接著，利用磊晶成長，形成例如厚度0.1μm的i-In xGa 1-xAs（0.4≦x≦0.6）接觸層（以下稱為i-InGaAs接觸層）11；接著，利用磊晶成長，形成例如厚度0.1μm的i-InP帽蓋層12；接著，利用磊晶成長，形成例如厚度3.0μm的i-In xGa 1-xAs（0.4≦x≦0.6）吸收層（以下稱為i-InGaAs吸收層）13；接著，利用磊晶成長，形成例如厚度1.0μm的n-InP層14。藉此，製得「在犧牲層2上，令蝕刻停止層3與包含i-InGaAs接觸層11、i-InP帽蓋層12、i-InGaAs吸收層13以及n-InP層14在內的化合物半導體功能層10磊晶成長」的磊晶晶圓100。
接著，如圖2所示的，沿著裝置預定區域、尺寸，於化合物半導體功能層10形成溝槽4。溝槽4的形成手段，如先前所述的，用濕蝕刻、乾蝕刻哪一種方法都可以。
當為濕蝕刻時，例如，可依照以下的工序形成溝槽4。首先，利用微影法，於化合物半導體功能層10的表面，亦即n-InP層14的表面，形成光阻圖案。接著，以光阻圖案為遮罩，對n-InP層14用氯系蝕刻劑進行選擇蝕刻。在對n-InP層14進行過選擇蝕刻之後，更換成硫酸-過氧化氫水溶液系蝕刻劑，對i-InGaAs吸收層13進行選擇蝕刻。接著，更換成氯系蝕刻劑，對i-InP帽蓋層12進行選擇蝕刻。接著，更換成硫酸-過氧化氫水溶液系蝕刻劑，對i-InGaAs接觸層11進行選擇蝕刻。接著，更換成氯系蝕刻劑，對i-InP蝕刻停止層3進行選擇蝕刻。經過以上的步驟，便可形成i-InGaAs犧牲層2的一部分在底部露出的溝槽4。
另外，當為乾蝕刻時，如先前所述的，藉由在將Cl 2等氯系氣體與Ar等電漿穩定化氣體混合的氣體環境下進行氣體蝕刻，便可對其進行蝕刻。當選擇乾蝕刻時，雖具有於溝槽4的側壁形狀不會產生凹凸此等優點，惟由於蝕刻選擇性較低，故難以在犧牲層2自動地停止蝕刻，因此，犧牲層2的厚度有必要比濕蝕刻時更厚，而宜在0.3μm以上。
接著，如圖3所示的，於溝槽4的表面以及犧牲層2的露出部形成保護膜5。保護膜5的形成，如先前所述的，例如可使用溶凝膠法、浸塗法、RF-EB、濺鍍、CVD等，只要可形成保護膜5，無論何等方法均可選擇之；例如，TEOS與O 2組合的材料可用p-CVD法形成SiO 2膜。TEOS系SiO 2涵蓋範圍被覆性較良好，即使於溝槽4的側壁部存在凹凸也能夠良好地被覆，故適合作為保護膜5的形成方法。SiO 2保護膜的厚度例如可為0.3μm。
接著，利用微影法，於覆蓋犧牲層2的保護膜5的一部分表面形成光阻圖案，並以所形成的光阻圖案作為光阻遮罩使用，令覆蓋犧牲層2的保護膜5的一部分開口，形成圖3所示的開口部（開口圖案）5A。
如先前所述的，可於開口圖案蝕刻使用氟酸系蝕刻劑。然而，開口蝕刻不限於濕蝕刻。當為乾蝕刻時，使用氟系氣體（NF 3、SF 6等）亦可獲得同樣的結果。
另一方面，準備Si基板作為支持基板30，如圖4所示的，於Si基板30的表面形成接合金屬層21。
另外，作為支持基板30，並非僅限於Si基板，選擇機械強度比InP基板更優異的材料，例如Al 2O 3、AlN或GaAs等，亦可獲得同樣的功效。
接合金屬層21，於與支持基板30接觸之層，除了Pt以外，亦可選擇Al或Ti。於接合界面層，除了Au以外，亦可選擇Al、Ag、Ga、In等。另外，接合金屬層21的厚度，例如，可將Pt層設為0.1μm，將Au層設為1μm。
接著，如圖5所示的，在磊晶晶圓100的非溝槽部15所包含的n-InP層14上形成接合金屬層22。
接合金屬層22，可於與化合物半導體功能層10接觸之層配置Pt，於接合界面配置Au。於與化合物半導體功能層10接觸之層，除了Pt以外，亦可選擇Al、Ti、Ni或Au等。接合金屬層22，只要係可在下一步驟接合的構造且係對之後的犧牲層蝕刻步驟具有耐性的材料，則無論係何等材料的組合，均可選擇之。另外，接合金屬層22的厚度，例如，可將Pt層設為0.1μm，將Au層設為1μm。
接著，如圖6所示的，將支持基板30與磊晶晶圓100，以將接合金屬層21與22互相熱壓合的方式接合，而形成接合晶圓200。接合金屬層21與22，彼此壓合，而成為接合材料層20。
如先前已述的，接合溫度宜在350℃以上。另外，接合壓力部以50N/cm 2以上的壓力接合，為較佳態樣。該條件係為了充分獲得接合強度的較佳條件，惟並非僅限於該條件。
接著，將接合晶圓200浸漬於蝕刻液（例如硫酸-過氧化氫水溶液系蝕刻劑）中。藉此，蝕刻液，例如從相對於圖6的紙面為垂直的方向進入溝槽4並通過該溝槽4，而從保護層5的開口部5A供給到犧牲層2。i-InGaAs犧牲層2被InP層（i-InP蝕刻停止層3，以及起始基板1的i-InP緩衝層）所夾持，由於硫酸-過氧化氫水溶液相對於InP具有蝕刻選擇性（不會蝕刻InP），且保護層5被覆溝槽4的表面，故僅i-InGaAs犧牲層2受到蝕刻，如圖7所示的，InP起始基板1與化合物半導體功能層10便分離。
分離後，如圖7所示的，化合物半導體功能層10以孤立之島狀圖案的方式殘留在支持基板30上。另一方面，分離的起始基板1，可再利用於其他接合晶圓的製作。
接著，用氯系蝕刻劑對i-InP蝕刻停止層3進行選擇蝕刻。藉由將i-InP蝕刻停止層3除去，保護層5的一部分形成突出於化合物半導體功能層10的表面的形態，其在下一步驟之後容易剝離，而為良品率降低的主要原因，故會用水流等將保護層5的突出部部分地剝離。藉此，如圖8所示的，i-InGaAs接觸層11的一側主面露出，保護層5的端部亦形成與i-InGaAs接觸層11的露出主面對齊的狀態。在剝離之後，令Zn在i-InGaAs接觸層11的表面上擴散，而於i-InGaAs接觸層11的表面形成p型層。
接著，於i-InGaAs接觸層11的表面再度形成保護膜5。保護膜5的形成，可適用與對溝槽4以及犧牲層2所形成之保護膜5同樣的步驟。之後，如圖9所示的，於所形成之保護膜5的一部分形成開口圖案5B。再令Zn擴散於開口圖案5B。
接著，如圖10所示的，於開口圖案5B，以與i-InGaAs接觸層11接觸的方式，形成電極6，於支持基板30的背面側亦形成電極7。在電極6以及7形成之後，同樣如圖10所示的，將i-InGaAs接觸層11的一部分除去，形成口孔部11A。在口孔部11A形成之後，形成SiN x（0＜x≦2）等保護層，並將保護層之中的對應電極部以及切割部的部分除去。
藉由經過以上的步驟，製得圖10所示的接合型半導體晶圓1000。
接著，將接合型半導體晶圓1000，例如利用切割或劃線/折斷法，沿著溝槽4分割，以形成圖11所示的個別元件，亦即接合型半導體元件2000。
圖11所示的接合型半導體元件2000，係受光元件，惟本發明之接合型半導體元件2000的製造方法可製造的接合型半導體元件，不限於受光元件。
另外，上述實施態樣所使用的i-InGaAs接觸層11以及i-InGaAs吸收層13，亦可取代i-In xGa 1-xAs（0.4≦x≦0.6），而為包含Al在內的i-In x（Ga yAl 1-y） 1-xAs（0.4≦x≦0.6，0＜y≦1）。另外，上述實施態樣所使用的i-InGaAs犧牲層2，亦可取代i-In xGa 1-xAs（0.4≦x≦0.6），而為包含P在內的i-In xGa 1-xAs zP 1-z（0.4≦x≦0.6，0.8≦z＜1）的膜層。 ［實施例］
以下，用實施例以及比較例具體說明本發明，惟本發明並非僅限於此。
（實施例） 在實施例中，依照以下的工序，製造與圖10所示者具有同樣構造的接合型半導體晶圓1000，以及與圖11所示者具有同樣構造的接合型半導體元件2000。
首先，依照以下的工序，準備圖1所示的磊晶晶圓100。一開始，在半絕緣性InP基板上形成厚度0.5μm的i-InP緩衝層，以準備起始基板1。接著，在該起始基板1上，利用磊晶成長，形成厚度0.3μm的i-InGaAs犧牲層2。接著，在犧牲層2上，依序利用磊晶成長，形成厚度0.3μm的i-InP蝕刻停止層3、厚度0.1μm的i-InGaAs接觸層11、厚度0.1μm的i-InP帽蓋層12、厚度3.0μm的i-InGaAs吸收層13，以及厚度1.0μm的n-InP層14。藉此，製造出「在犧牲層2上，令蝕刻停止層3與包含i-InGaAs接觸層11、i-InP帽蓋層12、i-InGaAs吸收層13以及n-InP層14在內的化合物半導體功能層10磊晶成長」的磊晶晶圓100。
接著，如圖2所示的，沿著裝置預定區域、尺寸，以犧牲層2的一部分露出的方式，於化合物半導體功能層10形成溝槽。溝槽形成，係藉由依照以下工序的濕蝕刻而實行之。首先，利用微影法於化合物半導體功能層10的表面形成光阻圖案。接著，以光阻圖案作為遮罩使用，用氯系蝕刻劑對n-InP層14進行選擇蝕刻。在對n-InP層14進行過選擇蝕刻之後，更換成硫酸-過氧化氫水溶液系蝕刻劑，對i-InGaAs吸收層13進行選擇蝕刻。接著，更換成氯系蝕刻劑，對i-InP帽蓋層12進行選擇蝕刻。接著，更換成硫酸-過氧化氫水溶液系蝕刻劑，對i-InGaAs接觸層11進行選擇蝕刻。接著，更換成氯系蝕刻劑，對i-InP蝕刻停止層3進行選擇蝕刻。藉由經過以上的步驟，便形成了i-InGaAs犧牲層2的一部分在底部露出的溝槽4。
接著，於溝槽4的表面以及犧牲層2的露出部形成保護膜。具體而言，係TEOS與O 2組合的材料用p-CVD法形成厚度0.3μm的SiO 2膜作為保護膜5。
接著，利用微影法，於覆蓋犧牲層2的保護膜5的一部分表面形成光阻圖案，以所形成的光阻圖案作為光阻遮罩使用，利用氟酸，令覆蓋犧牲層2的保護膜5的一部分開口，形成圖3所示的開口部（開口圖案）5A。
另一方面，準備與圖4所示者同樣的於表面形成了由Pt（0.1μm）與Au（1μm）所構成的接合金屬層21的作為支持基板30的Si基板。
接著，如圖5所示的，在磊晶晶圓100的非溝槽部15所包含的n-InP層14上形成由Pt（0.1μm）與Au（1μm）所構成的接合金屬層22。
接著，將支持基板30與磊晶晶圓100，以將接合金屬層21與22用溫度400℃以及壓力100N/cm 2互相熱壓合的方式接合，製得圖6所示的接合晶圓200。接合金屬層21與22，壓合成為接合層20。
接著，將接合晶圓200浸漬於作為蝕刻液的硫酸-過氧化氫水溶液系蝕刻劑中。藉此，令蝕刻液通過溝槽4從保護層5的開口部5A供給到犧牲層2。藉此，蝕刻液對犧牲層2進行選擇蝕刻，如圖7所示的，將InP起始基板1與化合物半導體功能層10分離。
所分離的InP起始基板1，會在其他磊晶晶圓的製作中再利用。
接著，用氯系蝕刻劑對InP蝕刻停止層3進行選擇蝕刻，如圖8所示的，令i-InGaAs接觸層11的一側主面露出。接著，令Zn在i-InGaAs接觸層11的露出表面上擴散，而於該表面形成p型層。
接著，於i-InGaAs接觸層11的表面再度形成保護膜5，並於所形成之保護膜5的一部分，如圖9所示的，形成開口圖案5B。再令Zn擴散於開口圖案5B。
接著，如圖10所示的，於開口圖案5B，以與i-InGaAs接觸層11接觸的方式形成電極6，於支持基板30的背面側亦形成電極7。在電極6以及7形成之後，同樣如圖10所示的，將i-InGaAs接觸層11的一部分除去，形成口孔部11A。在口孔部11A形成之後，形成SiN x（0＜x≦2）等保護層，並將保護層之中的對應電極部以及切割部的部分除去。
藉此，製得圖10所示的接合型半導體晶圓1000。
接著，將接合型半導體晶圓1000，以切割方式沿著溝槽4分割，而形成圖11所示的個別元件，亦即接合型半導體元件（受光元件）2000。
（比較例） 在比較例中，依照以下的工序，製造圖12所示的受光元件2000’。
首先，在包含N型InP基板在內的起始基板30’上形成化合物半導體功能層（磊晶功能層）10’。化合物半導體功能層10’，依照以下的工序堆疊。
在N型InP基板上，形成厚度0.5μm的i-InP緩衝層，作為起始基板30’。在該起始基板30’上，依序利用磊晶成長，形成厚度1.0μm的n-InP被覆層14’、厚度3.0μm的i-InGaAs吸收層13’、厚度0.1μm的i-InP帽蓋層12’，以及厚度0.1μm的i-InGaAs接觸層11’。藉此，製造出「在起始基板30’上，令包含n-InP被覆層14’、i-InGaAs吸收層13’、i-InP帽蓋層12’以及i-InGaAs接觸層11’在內的化合物半導體功能層10’磊晶成長」的磊晶晶圓100’。
接著，於i-InGaAs接觸層11’的表面形成保護膜5’。接著，利用微影法，於保護膜5’的表面形成光阻圖案，以該光阻圖案作為光阻遮罩使用，於保護膜5’形成開口圖案。
接著，通過保護膜5’的開口圖案，令Zn在i-InGaAs接觸層11’表面上擴散，而於表面形成p型層。
接著，於開口圖案部，形成由0.1μm的Ti層、1.0μm的Au層所構成的電極6’。
在電極6’形成之後，形成SiN x（0＜x≦2）的保護層，並將對應電極部以及切割部的部分除去。
之後，於起始基板30’的N型InP基板的化合物半導體功能層10’的相反側的表面，以與前述同樣的構造、材料形成背面接觸電極7’。
在背面接觸電極7’形成之後，利用切割分離成個別元件，形成圖12所示的受光元件2000’。
（評價） 於圖13，揭示了以比較例為基準（100%）的實施例的材料費降低效果。由圖13可知，在實施例中，相對於並未將起始基板分離的比較例，材料成本降低到一半左右。此係「藉由將起始基板再利用，便可降低到實質上能夠忽略起始基板材料費之程度」所致的功效。此係本發明之製造方法所能率先達成的功效，本發明之製造方法包含以下步驟：在與支持基板接合之前，於化合物半導體功能層形成溝槽；在將溝槽的表面用保護膜被覆之後，將支持基板與化合物半導體功能層接合；接著，通過與犧牲層連通的保護膜的開口部供給蝕刻液，對犧牲層進行選擇蝕刻，以將起始基板與化合物半導體功能層分離。尤其，欲以InP/InGaAs材料達成本功效，除了本發明之製造方法以外，極為困難。
於圖14揭示實施例以及比較例的晶片破損不良率的相關資料。由圖14可知，相較於將起始基板作為支持基板就這樣利用的比較例，在實施例中破損不良情況獲得改善。這是因為「從脆弱的InP基板置換成Si基板，藉此，晶片相對於包裝加工步驟中的熱以及應力的強度提高，故機械強度獲得改善」的關係。
另外，本發明並非僅限於上述實施態樣。上述實施態樣僅為例示，與本發明之專利請求範圍所記載的技術思想具有實質上相同的構成，而發揮同樣的作用、功效者，無論何等態樣，均為本發明之技術範圍所包含。
1:起始基板 2:犧牲層 3:蝕刻停止層 4:溝槽 5:保護層 5A:開口部 5B:開口圖案 5’:保護膜 6,6’,7,7’:電極 10,10’:化合物半導體功能層 11A:口孔部 11,11’:接觸層 12,12’:帽蓋層 13,13’:吸收層 14:磷化銦(InP)層 14’:被覆層 15:非溝槽部 20:接合材料層 21,22:接合金屬層 30:支持基板 30’:起始基板 100,100’:磊晶晶圓 200:接合晶圓 1000:接合型半導體晶圓 2000:接合型半導體元件 2000’:受光元件
［圖1］係表示本發明之接合型半導體晶圓的製造方法的一例的一個步驟的概略剖面圖。 ［圖2］係表示本發明之接合型半導體晶圓的製造方法的一例的一個步驟的概略剖面圖。 ［圖3］係表示本發明之接合型半導體晶圓的製造方法的一例的一個步驟的概略剖面圖。 ［圖4］係表示本發明之接合型半導體晶圓的製造方法的一例的一個步驟的概略剖面圖。 ［圖5］係表示本發明之接合型半導體晶圓的製造方法的一例的一個步驟的概略剖面圖。 ［圖6］係表示本發明之接合型半導體晶圓的製造方法的一例的一個步驟的概略剖面圖。 ［圖7］係表示本發明之接合型半導體晶圓的製造方法的一例的一個步驟的概略剖面圖。 ［圖8］係表示本發明之接合型半導體晶圓的製造方法的一例的一個步驟的概略剖面圖。 ［圖9］係表示本發明之接合型半導體晶圓的製造方法的一例的一個步驟的概略剖面圖。 ［圖10］係表示本發明之接合型半導體晶圓的製造方法的一例所得到的接合型半導體晶圓的概略剖面圖。 ［圖11］係表示本發明之接合型半導體元件的製造方法所得到的接合型半導體元件的概略剖面圖。 ［圖12］係表示比較例所得到的受光元件的概略剖面圖。 ［圖13］係表示以比較例為基準的實施例的相對材料費的圖式。 ［圖14］係表示實施例以及比較例的不良率的圖式。
1:起始基板
2:犧牲層
3:蝕刻停止層
4:溝槽
5:保護層
5A:開口部
10:化合物半導體功能層
11:接觸層
12:帽蓋層
13:吸收層
14:磷化銦(InP)層
20:接合材料層
30:支持基板
100:磊晶晶圓
200:接合晶圓

Claims (6)

  1. 一種接合型半導體晶圓的製造方法，其特徵為包含： 在起始基板上令犧牲層磊晶成長的步驟； 在該犧牲層上令化合物半導體功能層磊晶成長的步驟； 用選擇蝕刻法，於該化合物半導體功能層的一部分區域，以犧牲層露出的方式形成溝槽的步驟； 於該溝槽的表面以及該犧牲層的露出部形成保護膜的步驟； 令覆蓋該犧牲層的該保護膜的一部分開口，而於該保護膜形成開口部的步驟； 將與該化合物半導體功能層為相異材料的支持基板，透過接合材料接合於該化合物半導體功能層的步驟；以及 從該開口部供給蝕刻液，對該犧牲層進行蝕刻，以將該起始基板與該化合物半導體功能層分離的步驟。
  2. 如請求項1之接合型半導體晶圓的製造方法，其中， 使用由InP所構成的基板，作為該起始基板； 令包含厚度0.1μm以上的In x（Ga yAl 1-y） 1-xAs（0.4≦x≦0.6，0≦y≦1）的膜層以及厚度0.1μm以上的由InP所構成的膜層在內者磊晶成長，以作為該化合物半導體功能層。
  3. 如請求項1之接合型半導體晶圓的製造方法，其中， 使用從AlN、Al 2O 3、Cu、GaAs、GaN、GaP、InP、Si、SiC以及SiO 2構成之群組所選出的至少1種材料且係具有結晶或非晶質構造的材料，作為該支持基板。
  4. 如請求項2之接合型半導體晶圓的製造方法，其中， 使用從AlN、Al 2O 3、Cu、GaAs、GaN、GaP、InP、Si、SiC以及SiO 2構成之群組所選出的至少1種材料且係具有結晶或非晶質構造的材料，作為該支持基板。
  5. 如請求項1至請求項4中任一項之接合型半導體晶圓的製造方法，其中， 使用包含從Au、Ag、Al、Ga、In、Ni、Pt以及Ti構成之群組所選出的至少一種以上的金屬在內者，作為該接合材料。
  6. 一種接合型半導體元件的製造方法，其特徵為： 利用如請求項1至5項中任一項所記載的接合型半導體晶圓的製造方法，製造接合型半導體晶圓，並將該接合型半導體晶圓沿著該溝槽分割，以製得接合型半導體元件。
TW110122010A 2020-07-03 2021-06-17 接合型半導體晶圓之製造方法及接合型半導體元件之製造方法 TW202217921A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2020115681A JP2022013255A (ja) 2020-07-03 2020-07-03 接合型半導体ウェーハの製造方法及び接合型半導体素子の製造方法
JP2020-115681 2020-07-03

Publications (1)

Publication Number Publication Date
TW202217921A true TW202217921A (zh) 2022-05-01

Family

ID=79315210

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110122010A TW202217921A (zh) 2020-07-03 2021-06-17 接合型半導體晶圓之製造方法及接合型半導體元件之製造方法

Country Status (3)

Country Link
JP (1) JP2022013255A (zh)
TW (1) TW202217921A (zh)
WO (1) WO2022004294A1 (zh)

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4303379B2 (ja) * 1999-09-28 2009-07-29 京セラ株式会社 半導体基板の製造方法
JP5182189B2 (ja) * 2009-03-27 2013-04-10 富士通株式会社 半導体装置の製造方法
AU2010325106B2 (en) * 2009-09-10 2015-04-09 The Regents Of The University Of Michigan Methods of preparing flexible photovoltaic devices using epitaxial liftoff, and preserving the integrity of growth substrates used in epitaxial growth
WO2012153370A1 (ja) * 2011-05-12 2012-11-15 ウェーブスクエア，インコーポレイテッド Iii族窒化物半導体縦型構造ｌｅｄチップおよびその製造方法
JPWO2014017063A1 (ja) * 2012-07-24 2016-07-07 住友化学株式会社 半導体基板、半導体基板の製造方法及び複合基板の製造方法
JP6785331B2 (ja) * 2018-03-30 2020-11-18 Ｄｏｗａエレクトロニクス株式会社 半導体光デバイスの製造方法及び半導体光デバイスの中間体

Also Published As

Publication number Publication date
WO2022004294A1 (ja) 2022-01-06
JP2022013255A (ja) 2022-01-18

Similar Documents

Publication Publication Date Title
US7858414B2 (en) Nitride semiconductor device and manufacturing method thereof
US8680548B2 (en) Semiconductor light emitting device and method of fabricating semiconductor light emitting device
WO2018192322A1 (zh) 微型发光二极管器件及其制作方法
JP6452651B2 (ja) 半導体光デバイスの製造方法および半導体光デバイス
US7625778B2 (en) Method of manufacturing a substrate-free flip chip light emitting diode
KR102108196B1 (ko) 성장 기판이 분리된 자외선 발광소자 및 그 제조 방법
KR20070042214A (ko) 질화물 반도체 발광 다이오드 및 그 제조방법
JP2013528325A (ja) 半導体発光デバイスのパッシベーション
US20020070125A1 (en) Method for lift-off of epitaxially grown semiconductors by electrochemical anodic etching
KR101161264B1 (ko) 기판 재사용을 위한 반도체 소자 제조 방법
JP2011171327A (ja) 発光素子およびその製造方法、並びに発光装置
KR20140083357A (ko) 기판 분리 방법 및 이를 이용한 반도체 소자 제조 방법
US8618562B2 (en) Light emitting device and method for manufacturing same
US20230215817A1 (en) Bonded semiconductor light-receiving device and method for manufacturing bonded semiconductor light-receiving device
KR100576317B1 (ko) 질화물계 반도체 발광다이오드 및 그의 제조방법
US8253175B2 (en) Sealed semiconductor device
TW202217921A (zh) 接合型半導體晶圓之製造方法及接合型半導體元件之製造方法
KR101745263B1 (ko) 투명필름을 구비한 ｌｅｄ 모듈의 제조방법
KR100497338B1 (ko) 발광 다이오드 및 그 제조 방법
KR100663321B1 (ko) 수직전극형 발광 다이오드 및 그 제조 방법
KR100629210B1 (ko) 수직형 발광 다이오드 및 그 제조 방법
KR100638351B1 (ko) 반도체 기판 및 그 제조방법
CN110581207A (zh) 发光组件及其制造方法
KR100813561B1 (ko) 반도체 기판 및 그 제조방법
KR20110113311A (ko) 기판 분리 기술을 이용한 발광 다이오드 제조방법