TW202217331A - 電源偵測電路、元件及偵測電路電源的方法 - Google Patents

電源偵測電路、元件及偵測電路電源的方法 Download PDF

Info

Publication number
TW202217331A
TW202217331A TW110100247A TW110100247A TW202217331A TW 202217331 A TW202217331 A TW 202217331A TW 110100247 A TW110100247 A TW 110100247A TW 110100247 A TW110100247 A TW 110100247A TW 202217331 A TW202217331 A TW 202217331A
Authority
TW
Taiwan
Prior art keywords
transistor
circuit
threshold value
power detection
detection circuit
Prior art date
Application number
TW110100247A
Other languages
English (en)
Other versions
TWI778488B (zh
Inventor
郭家辰
謝維哲
林洋緒
鄭基廷
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW202217331A publication Critical patent/TW202217331A/zh
Application granted granted Critical
Publication of TWI778488B publication Critical patent/TWI778488B/zh

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
    • G01R19/165—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values
    • G01R19/16504—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values characterised by the components employed
    • G01R19/16519—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values characterised by the components employed using FET's
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
    • G01R19/165—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values
    • G01R19/16533—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values characterised by the application
    • G01R19/16538—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values characterised by the application in AC or DC supplies
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/22—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
    • G01R19/145—Indicating the presence of current or voltage
    • G01R19/155—Indicating the presence of voltage
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
    • G01R19/165—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values
    • G01R19/16566—Circuits and arrangements for comparing voltage or current with one or several thresholds and for indicating the result not covered by subgroups G01R19/16504, G01R19/16528, G01R19/16533
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H1/00—Details of emergency protective circuit arrangements
    • H02H1/0007—Details of emergency protective circuit arrangements concerning the detecting means
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H9/00—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
    • H02H9/02—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess current

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Nonlinear Science (AREA)
  • Measurement Of Current Or Voltage (AREA)
  • Logic Circuits (AREA)
  • Control Of Voltage And Current In General (AREA)

Abstract

本發明提供一種電源偵測電路。電源偵測電路包含可回應於輸入訊號而產生輸出訊號的比較器電路。輸出訊號經組態以回應於達到第一臨限值的輸入訊號而自第一值改變為第二值。輸出訊號經組態以回應於隨後達到第二臨限值的輸入訊號而自第二值改變為第一值。限流電路連接至比較器電路且可限制比較器電路的漏電流。

Description

電源偵測電路、元件及偵測電路電源的方法
在雙電源系統中，通常需要偵測電源的變化（諸如晶片上電源）並做出應對以減小或防止介面漏電流（interface leakage）。舉例而言，電源偵測器可經組態以偵測輸入電源的電壓位準。當電壓位準高於某一臨限值時，電源偵測器輸出特定邏輯狀態以指示通電。當電壓低於某一臨限值時，電源偵測器輸出另一邏輯狀態以指示斷電。
以下揭露內容提供用於實施所提供主題的不同特徵的許多不同實施例或實例。下文描述組件及配置的特定實例用以簡化本揭露內容。當然，此等實例僅為實例且不意欲為限制性的。舉例而言，在以下描述中，第一特徵在第二特徵上方或上的形成可包含第一特徵及第二特徵直接接觸地形成的實施例，且亦可包含額外特徵可在第一特徵與第二特徵之間形成使得第一特徵與第二特徵可不直接接觸的實施例。另外，本揭露內容可在各種實例中重複附圖標號及/或字母。此重複是出於簡單及清楚的目的，且本身並不指示所論述的各種實施例及/或組態之間的關係。
應理解，儘管在本文中可使用術語「第一」、「第二」、「第三」等以描述各種部件、組件、區、層及/或區段，但此等部件、組件、區、層及/或區段不應受此等術語限制。此等術語用以區分一個部件、組件、區、層及/或區段與另一部件、組件、區、層及/或區段。因此，在不脫離本發明的精神及範疇的情況下，下文所描述的第一部件、組件、區、層或區段可被稱為第二部件、組件、區、層或區段。
應理解，當部件或層稱作「在」另一部件或層「上」、「連接至」另一部件或層或「耦接至」另一部件或層」時，所述部件或層可直接在另一部件或層上、直接連接至另一部件或層或直接耦接至另一部件或層，或可存在一或多個介入部件或介入層。另外，亦將理解當部件或層稱作「在」兩個部件或層「之間」時，所述部件或層可為在兩個部件或層之間的唯一部件或層，或亦可存在一或多個介入部件或介入層。
存在用於偵測至電路的電源流的已知技術。然而，此等已知技術具有諸如電源的較高洩漏的缺點。漏電流導致低效且增加電路的功率消耗。圖1為根據一些實施例的電源偵測電路的方塊圖。電源偵測電路100可與元件或電路相關聯，且可判定輸入至相關聯的元件或電路的輸入電壓或輸入電源的狀態。舉例而言，電源偵測電路100可連續地將輸入電壓或輸入電源的值與第一臨限值及第二臨限值進行比較。基於比較，電源偵測電路100可提供具有指示輸入電壓或輸入電源是否在第一臨限值及第二臨限值之上或在第一臨限值及第二臨限值之下的預判定值的輸出訊號。舉例而言，電源偵測電路100可回應於判定輸入至相關聯的電路或元件的輸入電壓大於（或已達到）第一臨限值，而提供具有第一邏輯值的輸出訊號。另外，電源偵測電路100可回應於判定輸入至相關聯的電路或元件的輸入電壓低於（或已達到）在達到第一臨限值之後的第二臨限值，而隨後提供具有第二邏輯值的輸出訊號。亦即，電源偵測電路100可回應於輸入電壓下降至在達到第一臨限值之後的第二臨限值之下，而將輸出訊號的值自第一邏輯值改變為第二邏輯值。
如圖1中所繪示，電源偵測電路100包含第一輸入102（亦稱作PWR_IN 102）。另外，電源偵測電路100包含第二輸入104（亦稱作PWR_REF 104）。第一輸入102（亦即，PWR_IN 102）可接收輸入訊號且第二輸入104（亦即，PWR_REF 104）可接收參考訊號。輸入訊號表示提供至相關聯的元件或電路的輸入電壓或輸入電源。參考訊號表示施加至相關聯的元件或電路的供電電壓（亦稱作供應電源或參考電壓）。在一些實施例中，輸入訊號亦稱作PWR_IN訊號且輸出訊號稱作PWR_RDY訊號。儘管圖1的電源偵測電路100繪示為僅包含一個供電電壓輸入（亦即，PWR_REF 104），所屬技術領域中具有通常知識者將顯而易見的是，電源偵測電路100可包含大於一個供電電壓輸入。
繼續圖1，電源偵測電路100進一步包含比較器電路108、限流電路（current limiting circuit）110以及回饋電路112。比較器電路108可回應於輸入訊號（亦即，PWR_IN訊號）而產生輸出訊號（亦即，PWR_RDY訊號）。舉例而言，比較器電路108可連續地將輸入訊號的值與第一臨限值及第二臨限值進行比較。在實例實施例中，第一臨限值及第二臨限值中的每一者可基於PWR_REF訊號。舉例而言，第一臨限值可為PWR_REF訊號的電壓的0.5倍，且第二臨限值可為PWR_REF訊號的值的0.3倍。
比較器電路108進一步可基於比較，回應於達到第一臨限值的輸入訊號而產生具有第一邏輯值（亦即，邏輯值1或邏輯值0）的輸出訊號，且當輸入訊號隨後達到第二臨限值時，提供具有第二邏輯值（亦即，邏輯值0或邏輯值1）的輸出訊號。比較器電路108包含一或多個電晶體。在實例實施例中，比較器電路108的電晶體可各自包含金屬氧化物半導體場效電晶體、n通道金屬氧化物半導體電晶體、p通道金屬氧化物半導體電晶體或互補金屬氧化物半導體電晶體。然而，其他類型的電晶體在本揭露內容的範疇內。
限流電路110連接在比較器電路108與供電電壓之間。另外，限流電路110亦可連接在比較器電路108與接地之間。限流電路110可限制比較器電路108的漏電流。舉例而言，限流電路110可限制比較器電路108的一或多個電晶體的漏電流。限流電路110包含一或多個電阻器或電晶體。在實例實施例中，限流電路110的電晶體可包含金屬氧化物半導體場效電晶體、n通道金屬氧化物半導體電晶體、p通道金屬氧化物半導體電晶體以及互補金屬氧化物半導體電晶體。另外，所屬技術領域中具有通常知識者在閱讀本揭露內容之後將顯而易見的是，其他類型的電晶體在本揭露內容的範疇內。
回饋電路112連接至比較器電路108。在一些實例中，回饋電路並聯連接至限流電路110。回饋電路112可控制與比較器電路108相關聯的第一臨限值及第二臨限值中的一者或兩者。回饋電路112包含一或多個電晶體。在實例實施例中，回饋電路112的電晶體可包含金屬氧化物半導體場效電晶體、n通道金屬氧化物半導體電晶體、p通道金屬氧化物半導體電晶體以及互補金屬氧化物半導體電晶體。然而，其他類型的電晶體在本揭露內容的範疇內。
圖2為示出根據一些實施例的電源偵測電路100的輸入訊號及輸出訊號的曲線的圖200。如圖2中所繪示，圖200包含表示輸入訊號（亦即，PWR_IN訊號）的第一曲線202、表示參考訊號（亦即，PWR_REF訊號）的第二曲線204以及表示輸出訊號（亦即，PWR_RDY訊號）的第三曲線206。
如圖200的第一曲線202及第三曲線206中所繪示，當輸入訊號（亦即，PWR_IN訊號）的值超出第一臨限值（亦稱作vtripr 208）時，輸出訊號（亦即，PWR_RDY訊號）的值自第一邏輯值改變為第二邏輯值（亦即，自邏輯值0改變為邏輯值1），且保持在第二邏輯處，只要PWR_IN訊號的值保持在第二臨限值（亦稱作vtripf 210）之上即可。然而，當PWR_IN訊號的值隨後達到第二臨限值（亦即，vtripf 210）（或下降至第二臨限值之下）時，PWR_RDY訊號的值自第二邏輯值改變為第一邏輯值（亦即，自邏輯值1改變為邏輯值0）。
在一些實施例中，預判定第一臨限值（亦即，vtripr 208）及第二臨限值（亦即，vtripf 210）。舉例而言，第一臨限值（亦即，vtripr 208）及第二臨限值（亦即，vtripf 210）中的每一者由使用者或由電源偵測電路100的設計預判定。此外，第一臨限值（亦即，vtripr 208）可不同於第二臨限值（亦即，vtripf 210）。舉例而言，第一臨限值（亦即，vtripr 208）高於第二臨限值（亦即，vtripf 210）。在實施例中，第一臨限值可為接通與電源偵測電路100相關聯的元件或電路的組件的所需的最小電壓。另外，第二臨限值可為與電源偵測電路100相關聯的元件或電路的組件保持接通所需的最小電壓。在一些實施例中，動態地組態第一臨限值（亦即，vtripr 208）及第二臨限值（亦即，vtripf 210）中的每一者。
圖3為根據一些實施例的電源偵測電路100的部分方塊圖及部分電路圖。如圖3中所繪示，電源偵測電路100包含比較器電路108、第一限流電路110A、第二限流電路110B以及回饋電路112。儘管圖3的電源偵測電路100繪示為包含兩個限流電路（亦即，第一限流電路110A及第二限流電路110B），所屬技術領域中具有通常知識者在閱讀本揭露內容之後將顯而易見的是，電源偵測電路100可僅包含一個限流電路110或大於兩個限流電路。另外，電源偵測電路100包含第一輸入102（亦即，PWR_IN 102）及第二輸入104（亦即，PWR_REF 104）。
比較器電路108可藉由將已判定的值與多個臨限值（例如第一臨限值（亦即，vtripr 208）及第二臨限值（亦即，vtripf 210））進行比較，判定輸入訊號（亦即，PWR_IN訊號）的值且提供輸出訊號（亦即，PWR_RDY訊號）。如圖3中所繪示，比較器電路108包含第一電晶體M1 302、第二電晶體M2 304以及反相器306。第一電晶體M1 302可為PMOS電晶體且第二電晶體M2 304可為NMOS電晶體。然而，所屬技術領域中具有通常知識者在閱讀本揭露內容之後將顯而易見的是，其他類型的電晶體在本揭露內容的範疇內。
反相器306為NOT邏輯閘。然而，所屬技術領域中具有通常知識者在閱讀本揭露內容之後將顯而易見的是，其他類型的反相器在本揭露內容的範疇內。回饋電路112包含第三電晶體M3 308。第三電晶體M3 308可為NMOS電晶體。然而，所屬技術領域中具有通常知識者在閱讀本揭露內容之後將顯而易見的是，其他類型的電晶體在本揭露內容的範疇內。
第一電晶體M1 302的汲極/源極在第一節點312處連接至第二電晶體M2 304的源極/汲極。另外，反相器306的輸入連接至第一節點312。反相器306的輸出連接至第二節點314。反相器306的輸出亦為比較器電路108及電源偵測電路100的輸出。比較器電路108的輸出作為輸出訊號在PWR_RDY 106處提供。
繼續圖3，第二電晶體M2 304的汲極/源極連接至第三節點316。此外，第三電晶體M3 308的源極/汲極亦連接至第三節點316。另外，第二限流電路110B的第一端子連接至第三節點316。第二限流電路110B的第二端子連接至接地。另外，第三電晶體M3 308的汲極/源極亦連接至接地。因此，第三電晶體M3 308並聯連接至第二限流電路110B。因此，第二限流電路110B並聯連接至回饋電路112。
仍然繼續圖3，第一電晶體302的源極/汲極連接至第四節點318。另外，第一限流電路110A的第二端子連接至第四節點318。此外，第一限流電路110A的第一端子連接至供電電壓（亦即，PWR_REF 104）。因此，第一限流電路110A連接在供電電壓與比較器電路108之間。如將在下文進一步論述，第一限流電路110A可經由PWR_REF 104控制或限制比較器電路108的漏電流。
第二限流電路110B的第一端子連接至第三節點316且第二限流電路110B的第二端子連接至接地。因此，第二限流電路110B連接在比較器電路108與接地之間。因此，第二限流電路110B可控制或限制比較器電路108至接地的漏電流。
圖4為根據一些實施例的電源偵測電路100的實例電路圖。如圖4中所繪示，第一限流電路110A包含第四電晶體M4 402A且第二限流電路110B包含第五電晶體M5 402B。第一限流電路110A的第四電晶體M4 402A及第二限流電路110B的第五電晶體M5 402B中的每一者為NMOS電晶體。然而，所屬技術領域中具有通常知識者在閱讀本揭露內容之後將顯而易見的是，其他類型的電晶體在本揭露內容的範疇內。
繼續圖4，第一限流電路110A的第四電晶體M4 402A的源極/汲極連接至PWR_REF 104（亦即，供電電壓）。此外，第四電晶體M4 402A的閘極亦連接至PWR_REF 104（亦即，供電電壓）。另外，第四電晶體M4 402A的汲極/源極連接至第四節點318。因此，第四電晶體M4 402A連接在供電電壓與比較器電路108之間。在操作中，第四電晶體M4 402A可經由PWR_REF 104控制或限制比較器電路108的漏電流。
第五電晶體M5 402B的源極/汲極連接第三節點316。此外，第五電晶體M5 402B的閘極亦連接至第三節點316。另外，第五電晶體M5 402B的汲極/源極連接至接地。因此，第五電晶體M5 402B連接在比較器電路108與接地之間。在操作中。第五電晶體M5 402B可控制或限制比較器電路108至接地的漏電流。
圖5A及圖5B示出根據一些實施例的通電偵測。輸入訊號的通電區502繪示於圖5A中。如圖5A中所繪示，通電區502顯示處於表示輸入訊號（亦即，輸入電壓或輸入電源）的第一曲線202的第一臨限值（亦即，vtripr 208）的附近的區。在實施例中，通電區502中的輸入訊號（由第一曲線202表示）的值小於第一臨限值（亦即，vtripr 208），但是足以接通比較器電路108的第一電晶體M1 302及第二電晶體M2 304。
在實施例中，由於通電區502中的輸入訊號（由第一曲線202表示）的值小於第一臨限值（亦即，vtripr 208），故電源偵測電路100的輸出訊號的值處於邏輯值0。因此，電源偵測電路100的第二節點314處於邏輯值0。由於第二節點314處於邏輯值0，故電源偵測電路100的第一節點312處於邏輯值1。另外，在通電區502中，輸入訊號的值仍然不足以接通比較器電路108的第二電晶體M2 304。因此，仍然關斷比較器電路108的第二電晶體M2 304。然而，在通電區502中，接通比較器電路108的第一電晶體M1 302。另外，由於第二節點314處於邏輯值0，故電源偵測電路100的回饋電路112的第三電晶體M3 308與電源偵測電路100斷開（斷開由虛線表示）。
此外，在通電區502中，由於關斷比較器電路108的第二電晶體M2 304，故亦關斷第二限流電路110B的第五電晶體M5 402B，因此限制自比較器電路108至接地的漏電流。另外，儘管接通第一限流電路110A的第四電晶體M4 402A，但第四電晶體M4 402A的第一端子連接至高於輸入電壓的供電電壓，因此限制自比較器電路108至供電電壓的漏電流。因此，第一臨限值由第一電晶體M1 302、第二電晶體M2 304、第四電晶體M4 402A以及第五電晶體402B中的一或多者來判定。舉例而言，第一臨限值由第一電晶體M1 302、第二電晶體M2 304、第四電晶體M4 402A以及第五電晶體M5 402B中的一或多者的寬度、材料類型或其他本質性質來判定。
舉例而言，經由第四電晶體M4 402A的電流提供為： I M4= 1/2K 4(V PWR_REF-V x-V t4) 2(1+ʎ 4(V PWR_REF-V x))….（1） 類似地，經由第一電晶體M1 302的電流提供為： I M1= 1/2K 1(Vx-V tripr-V t1) 2(1+ʎ 1(V x-V 0))….（2） 另外，經由第二電晶體M2 304的電流提供為： I M2= 1/2K 2(V tripr-V y-V t2) 2(1+ʎ 2(V 0-V y))….（3） 此外，經由第五電晶體M5 402B的電流提供為： I M5= 1/2K 5(V y-V t5) 2(1+ʎ 5(V y))….（4） 其中V x為第四節點318的電壓，V y為第一節點312的電壓，且V 0為第三節點316的電壓。
在圖5B中，I M4等於I M1，I M1等於I M2，I M2等於I M5。亦即： I M4= I M1= I M2= I M5….（5） 另外，為了簡化計算，若假定與第一電晶體M1 302、第二電晶體M2 304、第四電晶體M4 402A以及第五電晶體M5 402B中的每一者的K、Vt以及ʎ相同。另外，假定V 0等於0.5(VPWR_REF)。因此，根據等式（1）、（2）、（3）、（4）以及（5）： V x=0.75(V PWR_REF) V y=0.25(V PWR_REF) V tripr=0.50 (V PWR_REF) 因此，在實例實施例中，第一臨限值Vtripr藉由使第一電晶體M1 302、第二電晶體M2 304、第四電晶體M4 402A以及第五電晶體M5 402B中的每一者的K、Vt以及ʎ變化而變化。
圖6A及6B示出根據一些實施例的斷電偵測。輸入訊號的斷電區602在圖6A中繪示。如圖6A中所繪示，斷電區602表示處於表示輸入訊號（亦即，輸入電壓或輸入電源）的第一曲線202的第二臨限值（亦即，vtripf 210）的附近的區。在實例實施例中，斷電區602中的輸入訊號（由第一曲線202表示）的值大於第二臨限值（亦即，vtripf 210）且小於第一臨限值（亦即，vtripr 208），但是不足以關斷比較器電路108的第二電晶體M2 304。
在實例實施例中，即使低於第一臨限值，斷電區602中的輸入訊號（由第一曲線202表示）的值亦仍然大於第二臨限值（亦即，vtripf 210），電源偵測電路100的輸出訊號的值仍然處於邏輯值1。因此，電源偵測電路100的第二節點314仍然處於邏輯值1。由於第二節點314處於邏輯值1，故電源偵測電路100的第一節點312處於邏輯值0。另外，儘管低於第一臨限值（vtripr 208），關斷區602中的輸入訊號的值仍然不夠低以關斷比較器電路108的第二電晶體M2 304。因此，在斷電區602中，關斷比較器電路108的第一電晶體M1 302且接通比較器電路108的第二電晶體M2 304。另外，亦關斷第一限流電路110A的第四電晶體M4 402A，因此經由PWR_REF 104限制比較器電路108的漏電流。舉例而言，當輸入訊號（由第一曲線202表示）接近電源偵測電路100的臨限值時，第一電晶體M1 302及第二電晶體M2 304可同步接通，因此產生漏電流路徑。藉由增加限流電路110，第一電晶體M1 302的偏壓電壓（Vgs）及第二電晶體M2 304的偏壓電壓（Vgs）歸因於由限流電路110所產生的電壓降而減小。因此，漏電流根據飽和電流等式Id = 1/2 K(Vgs-Vt)^2減小，其中Vt為用於第一電晶體M1 302及第二電晶體M2 304的臨限電壓。
另外，在斷電區602中，由於第二節點314處於邏輯值1，故接通電源偵測電路100的回饋電路112的第三電晶體M3 308。此外，由於接通第三電晶體M3 308，故第三節點316處於邏輯值0。因此，第二限流電路110B的第五電晶體M5 402B與電源偵測電路100斷開（斷開由虛線表示）。另外，第二臨限值（亦即，vtripf 210）由第一電晶體M1 302、第二電晶體M2 304、第三電晶體M3 308以及第四電晶體M4 402A中的一或多者來判定。舉例而言，第二臨限值由第一電晶體M1 302、第二電晶體M2 304、第三電晶體M3 308以及第四電晶體M4 402A中的一或多者的寬度、材料類型或其他本質性質來判定。
舉例而言，經由第四電晶體M4 402A的電流提供為： I M4= 1/2K 4(V PWR_REF-V x-V t4) 2(1+ʎ 4(V PWR_REF-V x))….（6） 類似地，經由第一電晶體M1 302的電流提供為： I M1= 1/2K 1(Vx-V tripf-V t1) 2(1+ʎ 1(V x-V 0))….（7） 另外，經由第二電晶體M2 304的電流提供為： I M2= 1/2K 2(V tripf-V y-V t2) 2(1+ʎ 2(V 0-V y))….（8） 此外，經由第三電晶體M3 308（可假定其以線性模式操作）的電流提供為： I M3= K 3(V PWR_REF-V t3)V y….（9）
在圖6B中，I M4等於I M1，I M1等於I M2，I M2等於I M5。亦即： I M4= I M1= I M2= I M3….（10） 另外，為了簡化計算，若假定第一電晶體M1 302、第二電晶體M2 304、第四電晶體M4 402A以及第三電晶體M3 308中的每一者的K、Vt以及ʎ相同。另外，假定V 0等於0.5(VPWR_REF)且V y等於0。因此，根據等式（6）、（7）、（8）、（9）以及（10）： V x=2/3(V PWR_REF) V tripf=1/3(V PWR_REF) 因此，在實例實施例中，第二臨限值Vtripf藉由使第一電晶體M1 302、第二電晶體M2 304、第四電晶體M4 402A以及第三電晶體M3 308中的每一者的K、Vt以及ʎ變化而變化。
圖7為示出本揭露內容的一些實施例中的電源偵測電路100的漏電流的圖700。如圖7中所繪示，圖700包含表示輸入訊號的第一曲線702、表示參考訊號的第二曲線704、表示PWR_RDY訊號的第三曲線706（由虛線表示）、表示漏電流的第四曲線708（由虛線表示）、表示習知電源偵測電路的PWR_RDY訊號的第五曲線710（由實線表示）以及表示習知電源偵測電路中的漏電流的第六曲線712（由實線表示）。如由圖700的第一曲線702及第三曲線706所繪示，當輸入訊號達到第一臨限值（表示為vtripr 208）時，PWR_RDY訊號自第一邏輯值（例如邏輯值0）改變為第二邏輯值（例如邏輯值1）。另外，且如由第一曲線702及第三曲線706圖700所繪示，當輸入訊號下降至在達到第一臨限值之後的第二臨限值（表示為vtripf 210）之下時，PWR_RDY訊號自第二邏輯值（例如邏輯值1）改變為第一邏輯值（例如邏輯值0）。
繼續圖7，相較於習知電源偵測電路的漏電流（由第六曲線712表示）的急劇增加，本發明之漏電流（由第四曲線708表示）保持恆定且不隨輸入電壓的改變而變化。另外，且如第四曲線708中所繪示，漏電流的增加僅存在於通電區502及斷電區602附近。儘管如此，相較於習知電源偵測電路的急劇增加（如第六曲線712中所繪示），本發明之漏電流是受到限制的。
圖8為根據一些實施例的第一替代性電源偵測電路100'的部分方塊圖及部分電路圖。如圖8中所繪示，第一替代性電源偵測電路100'包含第一限流電路110A。另外，第一替代性電源偵測電路100'包含第一電晶體M1 302、第二電晶體M2 304、第三電晶體M3 308以及反相器306。第一電晶體M1 302、第二電晶體M2 304以及反相器306形成比較器電路108。第三電晶體M3 308形成並聯連接至第一限流電路110A的回饋電路112。舉例而言，第三電晶體M3 308的閘極連接至第二節點314，第三電晶體M3 308的源極/汲極連接至PWR_REF 104，且第三電晶體M3 308的汲極/源極連接至第四節點318。第一限流電路110A連接在第四節點318與PWR_REF 104之間，且可經由PWR_REF 104限制比較器電路108的漏電流。
在操作期間，當輸入訊號的值小於第一臨限值（亦即，vtripr 208）時，比較器電路108的輸出訊號的值處於邏輯值0。另外，當輸入訊號的值小於第一臨限值（亦即，vtripr 208）時，接通第三電晶體M3 308且繞過第一限流電路110A。然而，當輸入訊號的值大於第二臨限值（亦即，vtripf 210）時，關斷第三電晶體M3 308，且漏電流由第一限流電路110A限制。因此，且根據實例實施例，當輸入訊號的值大於第二臨限值（亦即，vtripf 210）時，參考圖8所描述的第一替代性電源偵測電路100'可限制漏電流。
圖9為根據一些實施例的第二替代性電源偵測電路100''的部分方塊圖及部分電路圖。如圖9中所繪示，第二替代性電源偵測電路100''包含第二限流電路110B。另外，第二替代性電源偵測電路100''包含第一電晶體M1 302、第二電晶體M2 304、第三電晶體M3 308以及反相器306。第一電晶體M1 302、第二電晶體M2 304以及反相器306形成比較器電路108。第三電晶體M3 308形成並聯連接至第二限流電路110B的回饋電路112。舉例而言，第三電晶體M3 308的閘極連接至第二節點314，第三電晶體M3 308的源極/汲極連接至第三節點316，且第三電晶體M3 308的汲極/源極連接至接地。第二限流電路110B連接在第三節點316與接地之間，且可經由接地限制比較器電路108的漏電流。
在操作期間，當輸入訊號的值小於第一臨限值（亦即，vtripr 208）時，比較器電路108的輸出訊號的值處於邏輯值0。另外，當輸入訊號的值小於第一臨限值（亦即，vtripr 208）時，關斷第三電晶體M3 308。因此，漏電流由第二限流電路110B限制。然而，當輸入訊號的值大於第二臨限值（亦即，vtripf 210）時，接通第三電晶體M3 308且繞過第二限流電路110B。因此，且根據實施例，當輸入訊號的值小於第一臨限值（亦即，vtripr 208）時，參考圖9所描述的第二替代性電源偵測電路100''可限制漏電流。
圖10為示出根據一些實施例的用於偵測電路中的輸入電源的方法1000的流程圖。舉例而言，方法1000可實施於參考圖1、圖3、圖4、圖5B、圖6B、圖8以及圖9中所描述的電源偵測電路100、電源偵測電路100'以及電源偵測電路100''。方法1000可由處理器執行。另外，方法1000可在記憶體元件上儲存為指令，當由處理器執行時，所述指令可使處理器執行方法1000。
在方法1000的方塊1010處，回應於輸入訊號經由比較器電路提供輸出訊號。舉例而言，PWR_IN訊號在電源偵測電路100的比較器108處接收，且與第一臨限值（亦即，vtripr 208）進行比較。PWR_RDY訊號回應於將PWR_IN訊號與第一臨限值（亦即，vtripr 208）進行比較而由比較器電路108提供。舉例而言，回應於輸入訊號而提供輸出訊號包含回應於達到第一臨限值（亦即，vtripr 208）的PWR_IN訊號而提供具有第一邏輯值（亦即，邏輯值1）的PWR_RDY訊號且當PWR_IN訊號在達到第一臨限值（亦即，vtripr 208）之後達到第二臨限值（亦即，vtripf 210）時，提供包括第二邏輯值（亦即，邏輯值0）的PWR_RDY訊號。第二邏輯值不同於第一邏輯值。
在方法1000的方塊1020處，控制第一臨限值（亦即，vtripr 208）及第二臨限值（亦即，vtripf 210）。舉例而言，第一臨限值（亦即，vtripr 208）及第二臨限值（亦即，vtripf 210）中的每一者藉由控制第一電晶體M1 302、第二電晶體M2 304、第三電晶體M3 308、第四電晶體M4 402A以及第五電晶體M5 402B中的一或多者的寬度、材料類型或其他本質性質來控制。
在方法1000的方塊1030處，比較器電路的漏電流經由限流電路限制。舉例而言，比較器電路108的漏電流經由限流電路110（亦即，第一限流電路110A及第二限流電路110B中的一或兩者）限制。限流電路110連接至比較器108且亦並聯連接至回饋電路112。
在實施例中，本文中所描述的電源偵測電路100可用於管理相關聯的元件或電路中的電源。此外，電源偵測電路100防止或限制電源自相關聯的元件或電路漏電流。舉例而言，當輸入電壓接近跳脫點（亦即第一臨限值及第二臨限值）時，電源偵測電路100可限制或減小待用電源漏電流。另外，電源偵測電路100的回饋電路112提供跳脫點控制，亦即，第一臨限值及第二臨限值的控制。因此，電源偵測電路100提供用於通電及斷電偵測的不同臨限值。此外，第一臨限值及第二臨限值中的每一者可藉由更改回饋電路112來更改。舉例而言，第一臨限值及第二臨限值可藉由更改第三電晶體M3 306的特性來更改。
根據實施例，一種電源偵測電路，包括：比較器電路，可回應於輸入訊號而產生輸出訊號，其中輸出訊號經組態以回應於達到第一臨限值的輸入訊號而自第一值改變為第二值，且其中輸出訊號經組態以回應於隨後達到第二臨限值的輸入訊號而自第二值改變為第一值；以及限流電路，可限制比較器電路的漏電流。於一些實施例中，電源偵測電路更包括回饋電路，所述回饋電路連接至所述比較器電路且可控制所述第一臨限值及所述第二臨限值。於一些實施例中，所述比較器電路包括第一電晶體、第二電晶體以及反相器，其中所述第一電晶體及所述第二電晶體中的每一者的閘極連接至所述輸入訊號，其中所述第一電晶體的汲極/源極在第一節點處連接至所述第二電晶體的源極/汲極，其中所述反相器的輸入連接至所述第一節點，且其中所述反相器的輸出可在第二節點處提供所述輸出訊號。於一些實施例中，所述第一電晶體為n通道金屬氧化物半導體電晶體，且其中所述第二電晶體為p通道金屬氧化物半導體電晶體。於一些實施例中，所述回饋電路連接至所述第二節點。於一些實施例中，所述回饋電路包括第三電晶體，其中所述第三電晶體的閘極連接至所述第二節點，其中所述第三電晶體上的源極/汲極連接至第三節點，且其中所述第三電晶體的汲極/源極連接至接地。於一些實施例中，所述限流電路包括第四電晶體，其中所述第四電晶體的閘極連接至所述第三節點，其中所述第四電晶體上的源極/汲極連接至所述第三節點，且其中所述第四電晶體的汲極/源極連接至所述接地。於一些實施例中，所述限流電路更包括第五電晶體，其中所述第五電晶體的閘極連接至供電電壓，其中所述第五電晶體上的源極/汲極連接至所述供電電壓，且其中所述第五電晶體的汲極/源極連接至第四節點。於一些實施例中，所述第一電晶體的源極/汲極連接至所述第四節點。於一些實施例中，所述第二電晶體的汲極/源極連接至所述第三節點。
在實施例中，一種元件包括電源偵測電路，其中電源偵測電路包括：比較器電路，可回應於輸入訊號而產生輸出訊號，其中比較器電路可產生輸出訊號包括比較器電路可進行以下操作：回應於達到第一臨限值的輸入訊號而提供包括第一邏輯值的輸出訊號，以及當輸入訊號隨後達到第二臨限值時，提供包括第二邏輯值的輸出訊號，第二邏輯值不同於第一邏輯值；限流電路，可限制比較器電路的漏電流；以及回饋電路，可控制第一預判定臨限值及第二預判定臨限值。於一些實施例中，所述第二臨限值不同於所述第一臨限值。於一些實施例中，所述第二臨限值低於所述第一臨限值。於一些實施例中，所述限流電路包括第一限流電路及第二限流電路，所述第一限流電路並聯連接至所述回饋電路，且所述第二限流電路連接在參考電壓與所述比較器電路之間。於一些實施例中，所述比較器電路包括第一電晶體及第二電晶體，其中所述回饋電路包括第三電晶體，且其中所述限流電路包括第四電晶體及第五電晶體。於一些實施例中，當所述輸入訊號小於所述第一臨限值時，關斷所述第三電晶體，且其中所述第一臨限值基於所述第一電晶體、所述第二電晶體、所述第四電晶體以及所述第五電晶體來判定。於一些實施例中，當所述輸入訊號大於所述第二臨限值時，關斷所述第四電晶體，且其中所述第二臨限值基於所述第一電晶體、所述第二電晶體、所述第三電晶體以及所述第五電晶體來判定。於一些實施例中，所述限流電路並聯連接至所述回饋電路。於一些實施例中，所述限流電路包括以下各者中的至少一者：電阻器及電晶體，且其中所述電晶體包括以下各者中的至少一者：金屬氧化物半導體場效電晶體、n通道金屬氧化物半導體電晶體、p通道金屬氧化物半導體電晶體以及互補金屬氧化物半導體電晶體。
根據實施例，一種偵測電路中的電源的方法包括：在比較器電路處接收輸入訊號；由比較器電路將輸入訊號與第一臨限值進行比較；由比較器電路基於將輸入訊號與第一臨限值進行比較而提供輸出訊號，其中基於將輸入訊號與第一臨限值進行比較而提供輸出訊號包括回應於達到第一臨限值的輸入訊號而提供包括第一邏輯值的輸出訊號；由比較器電路將輸入訊號與在達到第一臨限值的輸入訊號之後的第二臨限值進行比較；由比較器電路回應於達到在達到第一臨限值之後的第二臨限值的輸入訊號而提供包括第二值的輸出訊號；經由回饋電路控制第一臨限值及第二臨限值，其中回饋電路連接至比較器電路；以及經由限流電路限制比較器電路的漏電流，其中限流電路並聯連接至回饋電路。
前文概述若干實施例的特徵，使得所屬技術領域中具有通常知識者可更佳地理解本揭露內容的態樣。所屬技術領域中具有通常知識者應瞭解，其可容易地使用本揭露內容作為設計或修改用於實現本文中所引入的實施例的相同目的及/或達成相同優點的其他製程及結構的基礎。所屬技術領域中具有通常知識者亦應認識到，此類等效構造不脫離本揭露內容的精神及範疇，且所屬技術領域中具有通常知識者可在不脫離本揭露內容的精神及範疇的情況下在本文中作出各種改變、替代以及更改。
100:電源偵測電路 100':第一替代性電源偵測電路 100'':第二替代性電源偵測電路 102、PWR_IN:第一輸入 104、PWR_REF:第二輸入 106、PWR_RDY:輸出訊號 108:比較器電路 110:限流電路 110A:第一限流電路 110B:第二限流電路 112:回饋電路 200、700:圖 202、702:第一曲線 204、704:第二曲線 206、706:第三曲線 208:vtripr/第一臨限值 210:vtripf/第二臨限值 302、M1:第一電晶體 304、M2:第二電晶體 306:反相器 308、M3:第三電晶體 312:第一節點 314:第二節點 316:第三節點 318:第四節點 402A、M4:第四電晶體 402B、M5:第五電晶體 502:通電區 602:斷電區 708:第四曲線 710:第五曲線 712:第六曲線 1000:方法 1010、1020、1030:方塊
當結合隨附圖式閱讀時，根據以下詳細描述最佳地理解本揭露內容的態樣。應注意，根據業界中的標準慣例，各種特徵未按比例繪製。實際上，為論述清楚起見，可任意增加或減小各種特徵的尺寸。 圖1為根據一些實施例的電源偵測電路的示意圖。 圖2為根據一些實施例的電源偵測電路的訊號的圖。 圖3為根據一些實施例的電源偵測電路的部分方塊圖及部分電路圖。 圖4為根據一些實施例的電源偵測電路的實例電路圖。 圖5A及圖5B示出根據一些實施例的通電偵測。 圖6A及6B示出根據一些實施例的斷電偵測。 圖7為示出本揭露內容的一些實施例中的電源偵測電路的漏電流的圖。 圖8為根據一些實施例的第一替代性電源偵測電路的部分方塊圖及部分電路圖。 圖9為根據一些實施例的第二替代性電源偵測電路的部分方塊圖及部分電路圖。 圖10為示出根據一些實施例的用於偵測電路中的輸入電源的方法的流程圖。
200:圖
202:第一曲線
204:第二曲線
206:第三曲線
208:vtripr/第一臨限值
210:vtripf/第二臨限值
PER_IN:第一輸入
PWR_REF:第二輸入
PWR_RDY:輸出訊號

Claims (20)

  1. 一種電源偵測電路，包括： 比較器電路，可回應於輸入訊號而產生輸出訊號，其中所述輸出訊號經組態以回應於達到第一臨限值的所述輸入訊號而自第一值改變為第二值，且其中所述輸出訊號經組態以回應於隨後達到第二臨限值的所述輸入訊號而自所述第二值改變為所述第一值；以及 限流電路（current limiting circuit），連接至所述比較器電路且可限制所述比較器電路的漏電流。
  2. 如請求項1之電源偵測電路，更包括回饋電路，所述回饋電路連接至所述比較器電路且可控制所述第一臨限值及所述第二臨限值。
  3. 如請求項2之電源偵測電路，其中所述比較器電路包括第一電晶體、第二電晶體以及反相器，其中所述第一電晶體及所述第二電晶體中的每一者的閘極連接至所述輸入訊號，其中所述第一電晶體的汲極/源極在第一節點處連接至所述第二電晶體的源極/汲極，其中所述反相器的輸入連接至所述第一節點，且其中所述反相器的輸出可在第二節點處提供所述輸出訊號。
  4. 如請求項3之電源偵測電路，其中所述第一電晶體為n通道金屬氧化物半導體電晶體，且其中所述第二電晶體為p通道金屬氧化物半導體電晶體。
  5. 如請求項3之電源偵測電路，其中所述回饋電路連接至所述第二節點。
  6. 如請求項3之電源偵測電路，其中所述回饋電路包括第三電晶體，其中所述第三電晶體的閘極連接至所述第二節點，其中所述第三電晶體上的源極/汲極連接至第三節點，且其中所述第三電晶體的汲極/源極連接至接地。
  7. 如請求項6所述之電源偵測電路，其中所述限流電路包括第四電晶體，其中所述第四電晶體的閘極連接至所述第三節點，其中所述第四電晶體上的源極/汲極連接至所述第三節點，且其中所述第四電晶體的汲極/源極連接至所述接地。
  8. 如請求項7之電源偵測電路，其中所述限流電路更包括第五電晶體，其中所述第五電晶體的閘極連接至供電電壓，其中所述第五電晶體上的源極/汲極連接至所述供電電壓，且其中所述第五電晶體的汲極/源極連接至第四節點。
  9. 如請求項7之電源偵測電路，其中所述第一電晶體的源極/汲極連接至所述第四節點。
  10. 如請求項7之電源偵測電路，其中所述第二電晶體的汲極/源極連接至所述第三節點。
  11. 一種包括電源偵測電路的元件，其中所述電源偵測電路包括： 比較器電路，可回應於輸入訊號而產生輸出訊號，其中所述比較器電路可產生所述輸出訊號包括可進行以下操作的所述比較器電路： 回應於達到第一臨限值的所述輸入訊號而提供包括第一邏輯值的所述輸出訊號，以及 當所述輸入訊號隨後達到第二臨限值時，提供包括第二邏輯值的所述輸出訊號，所述第二邏輯值不同於所述第一邏輯值； 限流電路，連接至所述比較器電路且可限制所述比較器電路的漏電流；以及 回饋電路，連接至所述比較器電路且可控制第一預判定臨限值及第二預判定臨限值。
  12. 如請求項11之包括電源偵測電路的元件，其中所述第二臨限值不同於所述第一臨限值。
  13. 如請求項11之包括電源偵測電路的元件，其中所述第二臨限值低於所述第一臨限值。
  14. 如請求項11之包括電源偵測電路的元件，其中所述限流電路包括第一限流電路及第二限流電路，所述第一限流電路並聯連接至所述回饋電路，且所述第二限流電路連接在參考電壓與所述比較器電路之間。
  15. 如請求項11之包括電源偵測電路的元件，其中所述比較器電路包括第一電晶體及第二電晶體，其中所述回饋電路包括第三電晶體，且其中所述限流電路包括第四電晶體及第五電晶體。
  16. 如請求項15之包括電源偵測電路的元件，其中當所述輸入訊號小於所述第一臨限值時，關斷所述第三電晶體，且其中所述第一臨限值基於所述第一電晶體、所述第二電晶體、所述第四電晶體以及所述第五電晶體來判定。
  17. 如請求項15之包括電源偵測電路的元件，其中當所述輸入訊號大於所述第二臨限值時，關斷所述第四電晶體，且其中所述第二臨限值基於所述第一電晶體、所述第二電晶體、所述第三電晶體以及所述第五電晶體來判定。
  18. 如請求項11之包括電源偵測電路的元件，其中所述限流電路並聯連接至所述回饋電路。
  19. 如請求項11之包括電源偵測電路的元件，其中所述限流電路包括以下各者中的至少一者：電阻器及電晶體，且其中所述電晶體包括以下各者中的至少一者：金屬氧化物半導體場效電晶體、n通道金屬氧化物半導體電晶體、p通道金屬氧化物半導體電晶體以及互補金屬氧化物半導體電晶體。
  20. 一種偵測電路電源的方法，所述方法包括： 在比較器電路處接收輸入訊號； 由所述比較器電路將所述輸入訊號與第一臨限值進行比較； 由所述比較器電路基於將所述輸入訊號與所述第一臨限值進行比較來提供輸出訊號，其中基於將所述輸入訊號與所述第一臨限值進行比較來提供所述輸出訊號包括回應於達到所述第一臨限值的所述輸入訊號而提供包括第一邏輯值的所述輸出訊號； 由所述比較器電路將所述輸入訊號與在達到所述第一臨限值之後的第二臨限值進行比較； 由所述比較器電路回應於達到在達到所述第一臨限值之後的所述第二臨限值的所述輸入訊號而提供包括第二值的所述輸出訊號； 經由回饋電路控制所述第一臨限值及所述第二臨限值，其中所述回饋電路連接至所述比較器電路；以及 經由限流電路限制所述比較器電路的漏電流，其中所述限流電路並聯連接至所述回饋電路。
TW110100247A 2020-07-22 2021-01-05 電源偵測電路、元件及偵測電路電源的方法 TWI778488B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/935,608 US11598794B2 (en) 2020-07-22 2020-07-22 Power detection circuit
US16/935,608 2020-07-22

Publications (2)

Publication Number Publication Date
TW202217331A true TW202217331A (zh) 2022-05-01
TWI778488B TWI778488B (zh) 2022-09-21

Family

ID=77021082

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110100247A TWI778488B (zh) 2020-07-22 2021-01-05 電源偵測電路、元件及偵測電路電源的方法

Country Status (5)

Country Link
US (2) US11598794B2 (zh)
EP (1) EP3943953A1 (zh)
JP (1) JP2022022176A (zh)
CN (1) CN113630109A (zh)
TW (1) TWI778488B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11451310B1 (en) * 2021-03-19 2022-09-20 Qualcomm Incorporated RF power detector

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004077081A1 (en) 2003-02-20 2004-09-10 International Business Machines Corporation Integrated circuit testing methods using well bias modification
US7075373B2 (en) * 2004-11-02 2006-07-11 Micrel, Inc. Overcurrent protection circuit with fast current limiting control
US8692593B1 (en) * 2012-09-14 2014-04-08 Nxp B.V. Zero or ultra-low DC current consumption power-on and brown-out detector
CN106026619B (zh) * 2016-06-24 2019-03-22 成都芯源系统有限公司 限流峰值调整电路、限流单元、控制电路及功率变换器
CN106712513B (zh) * 2017-01-11 2023-10-13 北京集创北方科技股份有限公司 峰值电流检测电路及功率变换装置
US10804691B2 (en) * 2018-03-06 2020-10-13 Texas Instruments Incorporated Circuit providing reverse current protection for high-side driver
US10620676B1 (en) * 2018-10-11 2020-04-14 Analog Devices Global Unlimited Company Wake-up control circuit for power-gated integrated circuits
TWI684770B (zh) 2019-03-28 2020-02-11 高苑科技大學 直流供電洩漏電流偵測裝置

Also Published As

Publication number Publication date
CN113630109A (zh) 2021-11-09
US20230204634A1 (en) 2023-06-29
JP2022022176A (ja) 2022-02-03
US11598794B2 (en) 2023-03-07
EP3943953A1 (en) 2022-01-26
US11913980B2 (en) 2024-02-27
US20220026475A1 (en) 2022-01-27
TWI778488B (zh) 2022-09-21

Similar Documents

Publication Publication Date Title
JP2508697B2 (ja) 半導体集積回路
KR101832258B1 (ko) 저전력 파워-온-리셋 회로
US9917513B1 (en) Integrated circuit voltage regulator with adaptive current bleeder circuit
KR20040065013A (ko) 파워 검출부를 구비하여 누설 전류 경로를 차단하는 레벨쉬프터
US8319548B2 (en) Integrated circuit having low power mode voltage regulator
US11913980B2 (en) Power detection circuit
JP2006146868A (ja) 半導体装置用の内部電圧発生器
US8581560B2 (en) Voltage regulator circuit for generating a supply voltage in different modes
US9479171B2 (en) Methods, circuits, devices and systems for integrated circuit voltage level shifting
US7692442B2 (en) Apparatus for detecting a current and temperature for an integrated circuit
US7576575B2 (en) Reset signal generator in semiconductor device
US6992489B2 (en) Multiple voltage level detection circuit
JPH05129922A (ja) 半導体集積回路装置
US20090102289A1 (en) Techniques for Selecting a Voltage Source From Multiple Voltage Sources
KR950010047B1 (ko) 반도체기판용 임피던스제어회로
KR100554840B1 (ko) 파워 업 신호 발생 회로
JP2020025342A (ja) 半導体回路、電圧検出回路、及び電圧判定回路
KR100690991B1 (ko) 내부전원을 사용하는 디램의 파워-업 회로
JP6369272B2 (ja) 電源制御回路と半導体装置
US7015731B2 (en) CMOS output buffer circuit
US20080304192A1 (en) Low Voltage Head Room Detection For Reliable Start-Up Of Self-Biased Analog Circuits
JP2003174099A (ja) 電源電圧レベル検出器
KR100974210B1 (ko) 벌크 전압 디텍터
KR100390993B1 (ko) 파워 업 발생장치
KR20080051834A (ko) 파워 업 신호 생성 회로

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent