TW202205805A - 匹配電路 - Google Patents

匹配電路 Download PDF

Info

Publication number
TW202205805A
TW202205805A TW109125409A TW109125409A TW202205805A TW 202205805 A TW202205805 A TW 202205805A TW 109125409 A TW109125409 A TW 109125409A TW 109125409 A TW109125409 A TW 109125409A TW 202205805 A TW202205805 A TW 202205805A
Authority
TW
Taiwan
Prior art keywords
switching devices
group
matching circuit
transistors
capacitor
Prior art date
Application number
TW109125409A
Other languages
English (en)
Other versions
TWI724954B (zh
Inventor
陳智聖
賴畇茿
Original Assignee
立積電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 立積電子股份有限公司 filed Critical 立積電子股份有限公司
Priority to TW109125409A priority Critical patent/TWI724954B/zh
Priority to CN202010938802.2A priority patent/CN114006623A/zh
Priority to US17/219,902 priority patent/US11757416B2/en
Priority to CN202110354069.4A priority patent/CN114006591A/zh
Application granted granted Critical
Publication of TWI724954B publication Critical patent/TWI724954B/zh
Publication of TW202205805A publication Critical patent/TW202205805A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/56—Modifications of input or output impedances, not otherwise provided for
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/02—Transmitters
    • H04B1/04—Circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H03F3/195—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only in integrated circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H11/00—Networks using active elements
    • H03H11/02—Multiple-port networks
    • H03H11/28—Impedance matching networks
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/38—Impedance-matching networks
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/54—Modifications of networks to reduce influence of variations of temperature
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/02—Transmitters
    • H04B1/04—Circuits
    • H04B1/0458—Arrangements for matching and coupling between power amplifier and antenna or between amplifying stages
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/105—A non-specified detector of the power of a signal being used in an amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/294—Indexing scheme relating to amplifiers the amplifier being a low noise amplifier [LNA]
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/318—A matching circuit being used as coupling element between two amplifying stages
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/451—Indexing scheme relating to amplifiers the amplifier being a radio frequency amplifier
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/02—Transmitters
    • H04B1/04—Circuits
    • H04B2001/0408—Circuits with power amplifiers

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Amplifiers (AREA)

Abstract

一種匹配電路包含輸入端、輸出端、第一電容、第一組開關裝置、第二電容及第二組開關裝置。第一電容包含第一端，耦接於輸入端及輸出端之間，及第二端。第一組開關裝置包含第一端，耦接於第一電容之第二端，及第二端，耦接於參考端。第二電容包含第一端，耦接於第一電容之第二端與第一組開關裝置之第一端之間，及第二端。第二組開關裝置包含第一端，耦接於第二電容之第二端，及第二端，耦接於參考端。第一組開關裝置包含複數個彼此串聯的第一電晶體，第二組開關裝置包含複數個彼此串聯的第二電晶體。

Description

匹配電路
本發明關於匹配電路，特別是一種用於射頻通訊系統的匹配電路。
在通訊系統中，資料會被載於射頻訊號以進行無線傳輸。然而在進行無線傳輸前，從訊號源至負載的傳輸中，由於訊號源的輸出阻抗及負載的輸入阻抗可能不同，射頻訊號會因為阻抗失配而引起訊號反射，導致功率的損耗。因此匹配電路會安插於訊號源及負載之間以減少射頻訊號的訊號反射及達成最大功率傳輸。
習知的匹配電路中使用多條並聯的電容分支，及藉由從多條並聯的電容分支中選擇一或多條電容分支來提供多個阻抗。然而為了有效隔絕未選擇的電容分支，習知的匹配電路在某條電容分支中使用多個具有相同數目的疊接電晶體，因此難以減小匹配電路的面積，且增加製造成本。
本發明實施例提供一種匹配電路，包含輸入端、輸出端、第一電容、第一組開關裝置、第二電容及第二組開關裝置。第一電容包含第一端，耦接於輸入端及輸出端之間，及第二端。第一組開關裝置包含第一端，耦接於第一電容之第二端，及第二端，耦接於參考端。第二電容包含第一端，耦接於第一電容之第二端與第一組開關裝置之第一端之間，及第二端。第二組開關裝置包含第一端，耦接於第二電容之第二端，及第二端，耦接於參考端。第一組開關裝置包含複數個彼此串聯的第一電晶體，第二組開關裝置包含複數個彼此串聯的第二電晶體，複數個第一電晶體之數量與複數個第二電晶體之數量不同。
本發明實施例提供一種匹配電路，包含輸入端、輸出端、第一阻抗性元件、第一組開關裝置、第二阻抗性元件及第二組開關裝置。第一阻抗性元件包含第一端，耦接於輸入端及輸出端之間，及第二端。第一組開關裝置包含第一端，耦接於第一阻抗性元件之第二端，及第二端，耦接於參考端。第二阻抗性元件包含第一端，耦接於第一阻抗性元件之第二端與第一組開關裝置之第一端之間，及第二端。第二組開關裝置包含第一端，耦接於第二阻抗性元件之第二端，及第二端，耦接於參考端。第一組開關裝置包含複數個彼此串聯的第一電晶體，第二組開關裝置包含複數個彼此串聯的第二電晶體，複數個第一電晶體之數量與複數個第二電晶體之數量不同。
第1圖係為本發明實施例中一種匹配電路1之電路圖。匹配電路1可提供多個電容值，及可選擇其中一個電容值以進行訊號源及負載之間的阻抗匹配，使射頻訊號Srf的功率能在訊號源及負載之間得以有效傳遞。訊號源可為前級電路，例如是功率放大器、低雜訊放大器、天線或其他射頻電路，及負載可為後級電路，例如是功率放大器、低雜訊放大器、天線或其他射頻電路。射頻訊號Srf例如可具有4V之振幅及2.3-2.5GHz之頻率。
匹配電路1可包含輸入端N1、輸出端N2、電容10、第一組開關裝置12、電容14及第二組開關裝置16。輸入端N1可耦接於訊號源，及輸出端N2可耦接於負載。電容10包含第一端，耦接於輸入端N1及輸出端N2之間，及第二端。第一組開關裝置12包含第一端，耦接於電容10之第二端，及第二端，耦接於參考端N3。參考端N3可提供參考電壓GND，參考電壓GND可為0V或其他固定電壓。電容14包含第一端，耦接於電容10之第二端與第一組開關裝置12之第一端之間，及第二端。第二組開關裝置16包含第一端，耦接於電容14之第二端，及第二端，耦接於參考端N3。
電容10可具有電容值C1，電容14可具有電容值C2。電容值C1及C2可相同或不同。例如，電容值C1可為a，電容值C2可為2a。
第一組開關裝置12包含複數個彼此串聯的第一電晶體M11至M1i，i為第一電晶體M11至M1i之數量，且i為正整數。第一組開關裝置12可依據開關控制訊號SW1而控制電容10之第二端至參考端N3之間的耦接。控制訊號SW1可被設為致能準位或失能準位。當控制訊號SW1被設為致能準位時，第一電晶體M11至M1i可導通以將電容10之第二端耦接至參考端N3；當控制訊號SW1被設為失能準位時，第一電晶體M11至M1i可截止以將電容10之第二端從參考端N3隔絕。致能準位可為高準位，例如0.7V；失能準位可為低準位，例如0V。第二組開關裝置16包含複數個彼此串聯的第二電晶體M21至M2j，j為第二電晶體M21至M2j之數量，且j為正整數。第二組開關裝置16可依據開關控制訊號SW2而控制電容14之第二端至參考端N3之間的耦接。控制訊號SW2可被設為致能準位或失能準位。當控制訊號SW2被設為致能準位時，第二電晶體M21至M2j可導通以將電容14之第二端耦接至參考端N3；當控制訊號SW1被設為失能準位時，第二電晶體M21至M2j可截止以將電容14之第二端從參考端N3隔絕。第一電晶體M11至M1i及第二電晶體M21至M2j可為大小相同的N型金屬氧化物半導體場效電晶體(metal-oxide-semiconductor field-effect transistor, MOSFET)。在一些實施例中，第一電晶體M11至M1i及第二電晶體M21至M2j可為大小相同的P型MOSFETs，致能準位可為低準位，失能準位可為高準位。
由於每個第一電晶體M11至M1i的汲極至閘級之間具有汲極至閘級寄生電容Cdg，且閘極至源級之間具有閘極至源級寄生電容Cgs，就算控制訊號SW1被設為失能準位，射頻訊號Srf的電壓仍可經由電容10及第一電晶體M11至M1i各自的汲極至閘級寄生電容Cdg及閘極至源級寄生電容Cgs耦合至參考端N3。若第一電晶體M11至M1i之數量i不足及/或射頻訊號Srf的電壓振幅過大，導致電壓經由電容10及第一電晶體M11至M1i各自的汲極至閘級寄生電容Cdg及閘極至源級寄生電容Cgs耦合至參考端N時，第一電晶體M11至M1i之閘極及源級之間的各自壓差可能會超出臨界電壓，使得第一電晶體M11至M1i無法實質上被截止，且電容10之第二端無法與參考端N3實質上隔絕。因此第一電晶體M11至M1i之數量i可設置為足以使電容10之第二端實質上與參考端N3隔絕，舉例而言，當射頻訊號Srf的功率為36dBm時，數量i可設置為12，以使當控制訊號SW1被設為失能準位時，電容10之第二端實質上與參考端N3隔絕。數量i可與匹配電路1運作時電容10之第二端至參考端N3之間之最大跨壓成正相關，舉例而言，當最大跨壓為4V時，數量i可為12，當最大跨壓為(4/3)V時，數量i可為4(=12/3)。第一電晶體M11至M1i之數量i與第二電晶體M21至M2j之數量j可不同。在一些實施例中，第一電晶體M11至M1i之數量i可大於第二電晶體M21至M2j之數量j。舉例而言，當電容值C1為a及電容值C2為2a時，數量i可為4，數量j可為1。在一些實施例中，第二組開關裝置16可用來提供更準確的匹配阻抗。而在另一些實施例中，第二組開關裝置16可選擇性地從匹配電路1移除而使電容14耦接於參考端N3，以更進一步縮小匹配電路1的面積。
依據第一組開關裝置12及第二組開關裝置16之狀態，匹配電路1可設置於第一模式或第二模式，分別提供相應的等效電容值，如表1所示:
表1
  第一組開關裝置12 第二組開關裝置16 等效電容值
第一模式 截止 導通 (1/C1+1/C2)-1
第二模式 導通 導通/截止 C1
在第一模式時，第一組開關裝置12可被截止及第二組開關裝置16可被導通，以將電容10及14設置為串聯，及使匹配電路1提供第一模式之等效電容值(1/C1+1/C2)-1 。第一模式之等效電容值可依據電容值C1及C2導出。舉例而言，當電容值C1為a及電容值C2為2a時，第一模式之等效電容值可為(2/3)a。
在第二模式時，第一組開關裝置12可被導通，及第二組開關裝置16可被導通或截止，以將電容10之第二端耦接至參考端N3，及使匹配電路1提供第二模式之等效電容值C1。舉例而言，當電容值C1為a時，第二模式之等效電容值可為a。第二模式之等效電容值(a)大於第一模式之等效電容值((2/3)a)。
在一些實施例中，第一模式可對應第一頻率，第二模式可對應第二頻率，及/或第二頻率大於第一頻率。舉例而言，第一頻率可為2.3GHz，第二頻率可為2.4GHz。當射頻訊號Srf為2.3GHz時，匹配電路1可被設置於第一模式以針對2.3GHz的射頻訊號Srf進行阻抗匹配；當射頻訊號Srf為2.4GHz時，匹配電路1可被設置於第二模式以針對2.4GHz的射頻訊號Srf進行阻抗匹配。在另一些實施例中，可針對匹配電路1的前級電路之輸出阻抗而分別設定匹配電路1的運作模式。舉例而言，前級電路之輸出阻抗可為開啟阻抗或關閉阻抗。當前級電路之輸出阻抗為開啟阻抗時，可被設置於第一模式以針對開啟阻抗進行阻抗匹配；當前級電路之輸出阻抗為關閉阻抗時，可被設置於第二模式以針對關閉阻抗進行阻抗匹配。又一實施例中，亦可針對匹配電路1的後級電路之輸入阻抗而分別設定匹配電路1的運作模式。
匹配電路1藉由第一電晶體M11至M1i控制電容10之第二端與參考端N3的隔絕，藉由第二電晶體M21至M2j控制電容14之第二端與參考端N3的隔絕，由於電容14之第二端與參考端N3之間之最大跨壓小於電容10之第二端與參考端N3之間之最大跨壓，第二電晶體M21至M2j之數量j小於第一電晶體M11至M1i之數量i。與相關技術中從多條並聯電容分支中進行選擇以產生不同匹配阻抗之方式相比，匹配電路1中使用的總共電晶體數量(i+j)較少，因此可縮小匹配電路1的面積，減低製造成本。此外，與相關技術的匹配電路相比，由於匹配電路1的總共電晶體數量(i+j)減少，在達到與相關技術的匹配電路相等的等效電阻值的情況下，第一電晶體M11至M1i及第二電晶體M21至M2j的電晶體大小可縮小，進一步縮小匹配電路1的面積。
第2圖係為本發明實施例中另一種匹配電路2之電路圖。匹配電路2與匹配電路1的主要差異在於另包含電容20、電容22及第三組開關裝置24。以下針對電容20、電容22及第三組開關裝置24進行解釋。
電容20包含第一端，耦接於輸入端N1，及第二端，耦接於參考端N3。電容22包含第一端，耦接於14電容之第二端與第二組開關裝置16之第一端之間，及第二端。第三組開關裝置24包含第一端，耦接於電容22之第二端，及第二端，耦接於參考端N3。
電容20可具有電容值b，電容22可具有電容值C3。電容值b可大於電容值C1至C3。電容值C1至C3可相同或不同。例如，電容值C1可為a，電容值C2可為2a，電容值C3可為(2/3)a。
第三組開關裝置24包含第三電晶體M31。在一些實施例中，第三組開關裝置24包含第三電晶體M31至M3k，k為第三電晶體M31至M3k之數量，且k為正整數。第一電晶體M11至M1i之數量i及/或第二電晶體M21至M2j之數量j可大於第三電晶體M31至M3k之數量k。在一些實施例中，第三組開關裝置24可用來提供更準確的匹配阻抗。 而在另一些實施例中，第三組開關裝置24可選擇性地從匹配電路2移除而使電容22之第二端耦接於參考端N3，以更進一步縮小匹配電路1的面積。以第2圖為例，第三組開關裝置24包含一個第三電晶體M31，第三組開關裝置24可依據開關控制訊號SW3而控制電容22之第二端至參考端N3之間的耦接。控制訊號SW3可被設為致能準位或失能準位。當控制訊號SW3被設為致能準位時，第三電晶體M31可導通以將控制電容22之第二端耦接至參考端N3；當控制訊號SW3被設為失能準位時，第三電晶體M31可截止以將電容22之第二端從參考端N3隔絕。第三電晶體M31、第一電晶體M11至M1i及第二電晶體M21至M2j可為大小相同的N型MOSFETs。在一些實施例中，第三電晶體M31、第一電晶體M11至M1i及第二電晶體M21至M2j可為大小相同的P型MOSFETs。
依據第一組開關裝置12、第二組開關裝置16及第三組開關裝置24之狀態，匹配電路2可設置於第四模式、第五模式或第六模式，分別提供相應的等效電容值，如表2所示:
表2
  第一組開關裝置12 第二組開關裝置16 第三組開關裝置24 等效電容值
第四模式 截止 截止 導通 b+(1/C1+1/C2+1/C3)-1
第五模式 截止 導通 導通/截止 b+(1/C1+1/C2)-1
第六模式 導通 導通/截止 導通/截止 b+C1
在第四模式時，第一組開關裝置12可被截止、第二組開關裝置16可被截止及第三組開關裝置24可被導通，以將電容10、14及22設置為串聯，及使匹配電路2提供第四模式之等效電容值b+(1/C1+1/C2+1/C3)-1 。第四模式之等效電容值可依據電容值b、C1、C2及C3導出。舉例而言，當電容值C1為a、電容值C2為2a及電容值C3為(2/3)a時，第四模式之等效電容值可為b+(1/3)a。
在第五模式時，第一組開關裝置12可被截止，第二組開關裝置16可被導通，及第三組開關裝置24可被導通或截止，以將電容10及14設置為串聯，及以使匹配電路2提供第五模式之等效電容值b+(1/C1+1/C2)-1 。第五模式之等效電容值可依據電容值b、C1及C2導出。舉例而言，當電容值C1為a及電容值C2為2a時，第五模式之等效電容值可為b+(2/3)a。第五模式之等效電容值(b+(2/3)a)大於第四模式之等效電容值(b+(1/3)a)。
在第六模式時，第一組開關裝置12可被導通，第二組開關裝置16可被導通或截止，第三組開關裝置24可被導通或截止，以使匹配電路2提供第六模式之等效電容值b+C1。舉例而言，當電容值C1為a時，第六模式之等效電容值可為(b+a)。第六模式之等效電容值(b+a)大於第五模式之等效電容值(b+(2/3)a)。當第一組開關裝置12可被導通時，無論第二組開關裝置14及第三組開關裝置24被導通或截止，匹配電路2都可產生等效電容值(b+a)。
在一些實施例中，第三模式對應第三頻率，及/或第三頻率大於第二頻率。舉例而言，第一頻率可為2.3GHz，第二頻率可為2.4GHz，第三頻率可為2.5GHz。當射頻訊號Srf為2.3GHz時，匹配電路2可被設置於第四模式以針對2.3GHz的射頻訊號Srf進行阻抗匹配；當射頻訊號Srf為2.4GHz時，匹配電路2可被設置於第五模式以針對2.4GHz的射頻訊號Srf進行阻抗匹配；當射頻訊號Srf為2.5GHz時，匹配電路2可被設置於第六模式以針對2.5GHz的射頻訊號Srf進行阻抗匹配。在另一些實施例中，亦可針對匹配電路2的前級電路之輸出阻抗而分別設定匹配電路2的運作模式。
雖然匹配電路2從電容10及第一組開關裝置12、電容14及第二組開關裝置16、及電容22及第三組開關裝置24三個阻抗分支中選擇以提供三個等效電容值，在本發明的其他實施例中也可依據相同原則包含更多阻抗分支，及從所有阻抗分支中選擇以提供更多個等效電容值。
與相關技術中從多條並聯電容分支中進行選擇以產生不同匹配阻抗之方式相比，匹配電路2中使用的總共電晶體數量(i+j+1)較少，因此可縮小電晶體大小，縮小匹配電路1的面積，及/或減低製造成本。
雖然上述實施例的匹配電路1與匹配電路2是以電容10、14、20與22作為說明，但在本發明的其他實施例中也可用其他的阻抗性元件代替電容，例如是電阻或電感。第3圖係為本發明實施例中另一種匹配電路2之電路圖。匹配電路3與匹配電路1的主要差異在於電容10、電容14分別以阻抗性元件30、阻抗性元件34取代。匹配電路1可包含輸入端N1、輸出端N2、阻抗性元件30、第一組開關裝置12、阻抗性元件34及第二組開關裝置16。輸入端N1可耦接於訊號源，及輸出端N2可耦接於負載。阻抗性元件30包含第一端，耦接於輸入端N1及輸出端N2之間，及第二端。第一組開關裝置12包含第一端，耦接於阻抗性元件30之第二端，及第二端，耦接於參考端N3。參考端N3可提供參考電壓GND。阻抗性元件34包含第一端，耦接於阻抗性元件30之第二端與第一組開關裝置12之第一端之間，及第二端。第二組開關裝置16包含第一端，耦接於阻抗性元件34之第二端，及第二端，耦接於參考端N3。第一組開關裝置12包含複數個彼此串聯的第一電晶體M11至M1i，第二組開關裝置16包含複數個彼此串聯的第二電晶體M21至M2j，複數個第一電晶體之數量i與該複數個第二電晶體之數量j不同。在第一模式時，第一組開關裝置12被截止以使匹配電路3提供一第一等效匹配阻抗；在第二模式時，第一組開關裝置12被導通以使匹配電路3提供一第二等效匹配阻抗。第二等效匹配阻抗與第一等效匹配阻抗不同。匹配電路4與匹配電路2的主要差異在於電容10、電容14、電容22、電容20分別以阻抗性元件30、阻抗性元件34、阻抗性元件42、阻抗性元件50取代。阻抗性元件50包含第一端，耦接於輸入端N1，及第二端，耦接於參考端N3。阻抗性元件42包含第一端，耦接於14阻抗性元件之第二端與第二組開關裝置16之第一端之間，及第二端。第三組開關裝置24包含第一端，耦接於阻抗性元件42之第二端，及第二端，耦接於參考端N3。第三組開關裝置24包含至少一個第三電晶體M31或複數個彼此串聯的第三電晶體M31至M3k，複數個第一電晶體之數量i、複數個第二電晶體之數量j與第三電晶體之數量k皆不同。在第四模式時，第一組開關裝置12被截止及第二組開關裝置16被截止以使匹配電路4提供第一等效匹配阻抗；在第五模式時，第一組開關裝置12被截止及第二組開關裝置16被導通以使匹配電路4提供第二等效匹配阻抗。在第六模式時，第一組開關裝置12被導通以使匹配電路4提供第三等效匹配阻抗。第一等效匹配阻抗、第二等效匹配阻抗與第三等效匹配阻抗皆不同。阻抗性元件例如可為電容性元件、電阻性元件、或電感性元件及其組合，亦可達到前述實施例的功效。 以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。
1, 2, 3, 4:匹配電路 10, 14, 20, 22:電容 30, 34, 42, 50:阻抗性元件 12:第一組開關裝置 16:第二組開關裝置 24:第三組開關裝置 Cdg:汲極至閘級寄生電容 Cgs:閘極至源級寄生電容 N1:輸入端 N2:輸出端 N3:參考端 M11至M1i:第一電晶體 M21至M2j:第二電晶體 M31至M3k:第三電晶體 GND:參考電壓 Srf:射頻訊號 SW1, SW2, SW3:控制訊號
第1圖係為本發明實施例中一種匹配電路之電路圖。 第2圖係為本發明實施例中另一種匹配電路之電路圖。 第3圖係為本發明實施例中另一種匹配電路之電路圖。 第4圖係為本發明實施例中另一種匹配電路之電路圖。
1:匹配電路
10,14:電容
12:第一組開關裝置
16:第二組開關裝置
Cdg:汲極至閘級寄生電容
Cgs:閘極至源級寄生電容
N1:輸入端
N2:輸出端
N3:參考端
M11至M1i:第一電晶體
M21至M2j:第二電晶體
GND:參考電壓
Srf:射頻訊號
SW1,SW2:控制訊號

Claims (20)

  1. 一種匹配電路，包含: 一輸入端及一輸出端； 一第一電容，包含一第一端，耦接於該輸入端及該輸出端之間，及一第二端； 一第一組開關裝置，包含一第一端，耦接於該第一電容之該第二端，及一第二端，耦接於一參考端； 一第二電容，包含一第一端，耦接於該第一電容之該第二端與該第一組開關裝置之該第一端之間，及一第二端；及 一第二組開關裝置，包含一第一端，耦接於該第二電容之該第二端，及一第二端，耦接於該參考端； 其中該第一組開關裝置包含複數個彼此串聯的第一電晶體，該第二組開關裝置包含複數個彼此串聯的第二電晶體，該複數個第一電晶體之一數量與該複數個第二電晶體之一數量不同。
  2. 如請求項1所述之匹配電路，其中該複數個第一電晶體之該數量大於該複數個第二電晶體之該數量。
  3. 如請求項1所述之匹配電路，另包含: 一第三電容，包含一第一端，耦接於該輸入端，及一第二端，耦接於該參考端。
  4. 如請求項1所述之匹配電路，其中: 在一第一模式時，該第一組開關裝置被截止以使該匹配電路提供一第一等效電容值；及 在一第二模式時，該第一組開關裝置被導通以使該匹配電路提供一第二等效電容值，該第二等效電容值大於該第一等效電容值。
  5. 如請求項4所述之匹配電路，其中該第一模式對應一第一頻率，該第二模式對應一第二頻率，該第二頻率與該第一頻率不同。
  6. 如請求項1所述之匹配電路，另包含一第四電容，包含一第一端，耦接於該第二電容之該第二端與該第二組開關裝置之該第一端之間，及一第二端。
  7. 如請求項6所述之匹配電路，其中: 在一第四模式時，該第一組開關裝置被截止及該第二組開關裝置被截止以使該匹配電路提供一第一等效電容值； 在一第五模式時，該第一組開關裝置被截止及該第二組開關裝置被導通以使該匹配電路提供一第二等效電容值，該第二等效電容值大於該第一等效電容值；及 在一第六模式時，該第一組開關裝置被導通以使該匹配電路提供一第三等效電容值，該第三等效電容值大於該第二等效電容值。
  8. 如請求項7所述之匹配電路，其中: 在該第六模式時，該第一組開關裝置被導通及該第二組開關裝置被截止以使該匹配電路提供該第三等效電容值。
  9. 如請求項7所述之匹配電路，其中: 在該第六模式時，該第一組開關裝置被導通及該第二組開關裝置被導通以使該匹配電路提供該第三等效電容值。
  10. 如請求項7所述之匹配電路，其中該第四模式對應一第一頻率，該第五模式對應一第二頻率，該第六模式對應一第三頻率，該第三頻率與該第二頻率不同，該第二頻率與該第一頻率不同。
  11. 如請求項6所述之匹配電路，其中: 該第四電容之該第二端耦接於該參考端。
  12. 如請求項6所述之匹配電路，其中: 該第四電容之該第二端耦接於一第三組開關裝置。
  13. 如請求項12所述之匹配電路，其中該第一組開關裝置包含複數個彼此串聯的第一電晶體，該第二組開關裝置包含複數個彼此串聯的第二電晶體，該第三組開關裝置包含至少一個第三電晶體，其中該複數個第一電晶體之該數量或該複數個第二電晶體之該數量大於該至少一個第三電晶體之一數量。
  14. 如請求項12所述之匹配電路，其中該第一組開關裝置包含複數個彼此串聯的第一電晶體，該第二組開關裝置包含複數個彼此串聯的第二電晶體，該第三組開關裝置包含至少一個第三電晶體，其中該複數個第一電晶體之該數量與該複數個第二電晶體之該數量皆大於該至少一個第三電晶體之一數量。
  15. 一種匹配電路，包含: 一輸入端及一輸出端； 一第一阻抗性元件，包含一第一端，耦接於該輸入端及該輸出端之間，及一第二端； 一第一組開關裝置，包含一第一端，耦接於該第一阻抗性元件之該第二端，及一第二端，耦接於一參考端； 一第二阻抗性元件，包含一第一端，耦接於該第一阻抗性元件之該第二端與該第一組開關裝置之該第一端之間，及一第二端；及 一第二組開關裝置，包含一第一端，耦接於該第二阻抗性元件之該第二端，及一第二端，耦接於該參考端； 其中該第一組開關裝置包含複數個彼此串聯的第一電晶體，該第二組開關裝置包含複數個彼此串聯的第二電晶體，該複數個第一電晶體之該數量與該複數個第二電晶體之該數量不同。
  16. 如請求項15所述之匹配電路，另包含: 一第三阻抗性元件，包含一第一端，耦接於該輸入端，及一第二端，耦接於該參考端。
  17. 如請求項15所述之匹配電路，其中: 在一第一模式時，該第一組開關裝置被截止以使該匹配電路提供一第一等效匹配阻抗；及 在一第二模式時，該第一組開關裝置被導通以使該匹配電路提供一第二等效匹配阻抗，該第二等效匹配阻抗與該第一等效匹配阻抗不同。
  18. 如請求項15所述之匹配電路，另包含一第四阻抗性元件，包含一第一端，耦接於該第二阻抗性元件之該第二端與該第二組開關裝置之該第一端之間，及一第二端。
  19. 如請求項18所述之匹配電路，其中: 該第四阻抗性元件之該第二端耦接於該參考端、或該第四阻抗性元件之該第二端耦接於一第三組開關裝置。
  20. 如請求項19所述之匹配電路，其中該第一組開關裝置包含複數個彼此串聯的第一電晶體，該第二組開關裝置包含複數個彼此串聯的第二電晶體，該第三組開關裝置包含至少一個第三電晶體，其中該複數個第一電晶體之該數量、該複數個第二電晶體之該數量與該至少一個第三電晶體之該數量皆不同。
TW109125409A 2020-07-28 2020-07-28 匹配電路 TWI724954B (zh)

Priority Applications (4)

Application Number Priority Date Filing Date Title
TW109125409A TWI724954B (zh) 2020-07-28 2020-07-28 匹配電路
CN202010938802.2A CN114006623A (zh) 2020-07-28 2020-09-09 匹配电路
US17/219,902 US11757416B2 (en) 2020-07-28 2021-04-01 Matching circuit
CN202110354069.4A CN114006591A (zh) 2020-07-28 2021-04-01 匹配电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW109125409A TWI724954B (zh) 2020-07-28 2020-07-28 匹配電路

Publications (2)

Publication Number Publication Date
TWI724954B TWI724954B (zh) 2021-04-11
TW202205805A true TW202205805A (zh) 2022-02-01

Family

ID=76604908

Family Applications (1)

Application Number Title Priority Date Filing Date
TW109125409A TWI724954B (zh) 2020-07-28 2020-07-28 匹配電路

Country Status (3)

Country Link
US (1) US11757416B2 (zh)
CN (2) CN114006623A (zh)
TW (1) TWI724954B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7002340B2 (ja) * 2018-01-12 2022-01-20 株式会社ヨコオ 車載用アンテナ装置
TWI784739B (zh) 2021-10-06 2022-11-21 立積電子股份有限公司 開關裝置

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8072272B2 (en) * 2009-08-19 2011-12-06 Qualcomm, Incorporated Digital tunable inter-stage matching circuit
US8207798B1 (en) * 2009-09-09 2012-06-26 Triquint Semiconductor, Inc. Matching network with switchable capacitor bank
JP5590215B2 (ja) * 2011-03-16 2014-09-17 富士通株式会社 終端回路、半導体装置および試験システム
US8803615B2 (en) * 2012-01-23 2014-08-12 Qualcomm Incorporated Impedance matching circuit with tunable notch filters for power amplifier
US9166640B2 (en) * 2012-02-10 2015-10-20 Infineon Technologies Ag Adjustable impedance matching network
US9312820B2 (en) * 2012-09-23 2016-04-12 Dsp Group Ltd. CMOS based TX/RX switch
US9270248B2 (en) * 2012-10-12 2016-02-23 Infineon Technologies Ag Impedance matching network with improved quality factor and method for matching an impedance
WO2014203346A1 (ja) * 2013-06-19 2014-12-24 ルネサスエレクトロニクス株式会社 送電装置、非接触給電システム、及び制御方法
US10340704B2 (en) * 2015-02-13 2019-07-02 Richwave Technology Corp. Switch device with a wide bandwidth
TWI544678B (zh) * 2015-02-13 2016-08-01 立積電子股份有限公司 單刀多擲開關
US9729122B2 (en) * 2015-02-18 2017-08-08 Reno Technologies, Inc. Switching circuit
US9627882B2 (en) * 2015-03-30 2017-04-18 Infineon Technologies Ag Serial capacitance tuner
US10644650B2 (en) * 2017-09-22 2020-05-05 Qualcomm Incorporated Amplifier configuration for load-line enhancement

Also Published As

Publication number Publication date
CN114006591A (zh) 2022-02-01
CN114006623A (zh) 2022-02-01
US11757416B2 (en) 2023-09-12
US20220038063A1 (en) 2022-02-03
TWI724954B (zh) 2021-04-11

Similar Documents

Publication Publication Date Title
US10498332B2 (en) System and method for a driving a radio frequency switch
US9787286B2 (en) Low phase shift, high frequency attenuator
US7560994B1 (en) Systems and methods for cascode switching power amplifiers
US8288895B2 (en) High-power tunable capacitor
US8212604B2 (en) T switch with high off state isolation
US7928794B2 (en) Method and apparatus for a dynamically self-bootstrapped switch
US5945867A (en) Switch circuit device
US8970278B2 (en) High power FET switch
US11264984B2 (en) Single supply RF switch driver
TWI724954B (zh) 匹配電路
US20190044509A1 (en) Radio frequency switch apparatus with integrated shunt and bias
US10469121B2 (en) Non-linear shunt circuit for third order harmonic reduction in RF switches
WO2022088445A1 (zh) 一种应用于射频集成电路的耦合式单刀双掷开关
US10469124B2 (en) Communications device with receiver chain of reduced size
TW202011693A (zh) 具有旁通功能之控制電路
US11575373B2 (en) Switch circuitry
TWI764660B (zh) 匹配電路
US9374047B2 (en) Buffer circuit
US10763856B1 (en) High voltage tolerant receiver
Salimath et al. Harmonic Performance Evaluation of CMOS SOI SPDT Switch with Embedded Lateral Substrate Model
KR101539909B1 (ko) 고주파 스위치