TWI764660B - 匹配電路 - Google Patents
匹配電路Info
- Publication number
- TWI764660B TWI764660B TW110112027A TW110112027A TWI764660B TW I764660 B TWI764660 B TW I764660B TW 110112027 A TW110112027 A TW 110112027A TW 110112027 A TW110112027 A TW 110112027A TW I764660 B TWI764660 B TW I764660B
- Authority
- TW
- Taiwan
- Prior art keywords
- group
- switching devices
- matching circuit
- coupled
- capacitance value
- Prior art date
Links
Images
Landscapes
- Amplifiers (AREA)
- Networks Using Active Elements (AREA)
- Electronic Switches (AREA)
Abstract
一種匹配電路包含輸入端、輸出端、第一阻抗性元件、第一組開關裝置、第二阻抗性元件、第二組開關裝置及控制器。第一阻抗性元件包含第一端,耦接於輸入端及輸出端之間,及第二端。第一組開關裝置包含第一端,耦接於第一阻抗性元件之第二端,及第二端,耦接於參考端。第二阻抗性元件包含第一端,耦接於第一阻抗性元件之第二端與第一組開關裝置之第一端之間,及第二端。第二組開關裝置包含第一端,耦接於第二阻抗性元件之第二端,及第二端,耦接於參考端。控制器用以依據偵測訊號控制第一組開關裝置和第二組開關裝置。
Description
本發明關於匹配電路,特別是一種用於射頻通訊系統的匹配電路。
在通訊系統中,資料會被載於射頻訊號以進行無線傳輸。然而在進行無線傳輸前,從訊號源至負載的傳輸中,由於訊號源的輸出阻抗及負載的輸入阻抗可能不同,射頻訊號會因為阻抗失配而引起訊號反射,導致功率的損耗。因此匹配電路會安插於訊號源及負載之間以減少射頻訊號的訊號反射及達成最大功率傳輸。
習知的匹配電路中使用多條並聯的電容分支,及藉由從多條並聯的電容分支中選擇一或多條電容分支來提供複數個阻抗。然而為了有效隔絕未選擇的電容分支,習知的匹配電路在某條電容分支中使用複數個具有相同數目的疊接電晶體,因此難以減小匹配電路的面積,且增加製造成本。
本發明實施例提供一種匹配電路,包含輸入端、輸出端、第一阻抗性元件、第一組開關裝置、第二阻抗性元件、第二組開關裝置及控制器。第一阻抗性元件包含第一端,耦接於輸入端及輸出端之間,及第二端。第一組開關裝置包含第一端,耦接於第一阻抗性元件之第二端,第二端,耦接於參考端,及複數個控制端。第二阻抗性元件包含第一端,耦接於第一阻抗性元件之第二端與第一組開關裝置之第一端之間,及第二端。第二組開關裝置包含第一端,
耦接於第二阻抗性元件之第二端,第二端,耦接於參考端,及複數個控制端。控制器耦接於第一組開關裝置的該些控制端和第二組開關裝置的該些控制端,用以依據偵測訊號控制第一組開關裝置和第二組開關裝置。第一組開關裝置包含複數個彼此串聯的第一電晶體,第二組開關裝置包含複數個彼此串聯的第二電晶體,複數個第一電晶體之數量與複數個第二電晶體之數量不同。
1:射頻電路
10:前級電路
12:匹配電路
120:偵測器
122:控制器
14:後級電路
20,24,30,32:電容
40,44,50,52:阻抗性元件
22:第一組開關裝置
26:第二組開關裝置
34:第三組開關裝置
Cdg:汲極至閘極寄生電容
Cgs:閘極至源極寄生電容
N1:輸入端
N2:輸出端
N3:參考端
M11至M1i:第一電晶體
M21至M2j:第二電晶體
M31至M3k:第三電晶體
GND:參考電壓
Sd:偵測訊號
Srf:輸入訊號
Srf’:輸出訊號
SW1,SW2,SW3:控制訊號
第1圖係為本發明實施例中一種射頻電路之方塊圖。
第2圖係為第1圖中一種匹配電路之電路圖。
第3圖係為第1圖中另一種匹配電路之電路圖。
第4圖係為第1圖中另一種匹配電路之電路圖。
第5圖係為第1圖中另一種匹配電路之電路圖。
第1圖係為本發明實施例中一種射頻(radio frequency,RF)電路1之方塊圖。RF電路1可操作RF訊號,且可包含前級電路10、匹配電路12及後級電路14。匹配電路12可耦接於前級電路10及後級電路14之間。
前級電路10及後級電路14可以是功率放大器、低雜訊放大器、天線或其他射頻電路。例如,若RF電路1是傳送器,則前級電路10可以是功率放大器,且後級電路14可以是天線,若RF電路1是接收器,則前級電路10可以是天線,且後級電路14可以是低雜訊放大器。前級電路10可將輸入訊號Srf輸出至匹配電路
12,並且匹配電路12可將輸出訊號Srf'輸出至後級電路14。輸入訊號Srf及輸出訊號Srf'可具有射頻頻率。
匹配電路12可依據從輸入訊號Srf、前級電路10及/或後級電路14測量取得的電特性而調整至不同模式,藉以提供複數個可能的阻抗。電特性可以是輸入訊號Srf的頻率、輸入訊號Srf的功率、輸入訊號Srf的相位、前級電路10的輸出阻抗及/或前級電路10的溫度。
匹配電路12可包含偵測器120及與耦接於偵測器120的控制器122。偵測器120可偵測電特性以產生偵測訊號Sd。控制器122可依據偵測訊號Sd控制匹配電路12提供合適的阻抗,藉以依據輸入訊號Srf產生輸出訊號Srf',並將輸出訊號Srf'傳送到後級電路14。
第2圖係為一種匹配電路12之電路圖。匹配電路12可提供幾種電容值,並可從中選擇一電容值。匹配電路12可包含偵測器120、控制器122、輸入端N1、輸出端N2、電容20、第一組開關裝置22、電容24及第二組開關裝置26。輸入端N1可耦接於前級電路10,且輸出端N2可耦接於後級電路14。電容20可包含第一端,耦接於輸入端N1及輸出端N2之間;及第二端。第一組開關裝置22可包含第一端,耦接於電容20的第二端;第二端耦接於參考端N3;及複數個控制端。參考端N3可提供參考電壓GND,例如0V或其他固定電壓。電容24可包含第一端,耦接於電容20的第二端及第一組開關裝置22的第一端;及第二端。第二組開關裝置26可包含第一端,耦接於電容24的第二端;第二端,耦接於參考端N3;及複數個控制端。控制器122可耦接於第一組開關裝置22的複數個控制端及第二組開關裝置26的複數個控制端。
電容20可具有電容值C1,電容24可具有電容值C2。電容值C1及C2可相同或不同。例如,電容值C1可為a,電容值C2可為2a。
第一組開關裝置22包含複數個彼此串聯的第一電晶體M11至M1i,i為第一電晶體M11至M1i之數量,且i為正整數。第一組開關裝置22可依據開關控制訊號SW1而控制電容20之第二端至參考端N3之間的耦接。控制訊號SW1可被設為致能準位或失能準位。當控制訊號SW1被設為致能準位時,第一電晶體M11至M1i可導通以將電容20之第二端耦接至參考端N3;當控制訊號SW1被設為失能準位時,第一電晶體M11至M1i可截止以將電容20之第二端從參考端N3隔絕。致能準位可為高準位,例如0.7V;失能準位可為低準位,例如0V。第二組開關裝置26包含複數個彼此串聯的第二電晶體M21至M2j,j為第二電晶體M21至M2j之數量,且j為正整數。第二組開關裝置26可依據開關控制訊號SW2而控制電容24之第二端至參考端N3之間的耦接。控制訊號SW2可被設為致能準位或失能準位。當控制訊號SW2被設為致能準位時,第二電晶體M21至M2j可導通以將電容24之第二端耦接至參考端N3;當控制訊號SW1被設為失能準位時,第二電晶體M21至M2j可截止以將電容24之第二端從參考端N3隔絕。第一電晶體M11至M1i及第二電晶體M21至M2j可為大小相同的N型金屬氧化物半導體場效電晶體(metal-oxide-semiconductor field-effect transistor,MOSFET)。在一些實施例中,第一電晶體M11至M1i及第二電晶體M21至M2j可為大小相同的P型MOSFETs,致能準位可為低準位,失能準位可為高準位。
由於每個第一電晶體M11至M1i的汲極至閘極之間具有汲極至閘極寄生電容Cdg,且閘極至源極之間具有閘極至源極寄生電容Cgs,就算控制訊號
SW1被設為失能準位,輸入訊號Srf的電壓仍可經由電容20及第一電晶體M11至M1i各自的閘極寄生電容Cdg及第一電晶體M11至M1i各自的源極寄生電容Cgs耦接於參考端N3。若第一電晶體M11至M1i之數量i不足及/或輸入訊號Srf的電壓振幅過大,導致電壓經由電容20及第一電晶體M11至M1i各自的寄生電容Cdg及寄生電容Cgs耦接於參考端N3時,第一電晶體M11至M1i之閘極及源極之間的各自壓差可能會超出臨界電壓,使得第一電晶體M11至M1i無法實質上被截止,且電容20之第二端無法與參考端N3實質上隔絕。因此第一電晶體M11至M1i之數量i可設置為足以使電容20之第二端實質上與參考端N3隔絕,舉例而言,當輸入訊號Srf的功率為36dBm時,數量i可設置為12,以使當控制訊號SW1被設為失能準位時,電容20之第二端實質上與參考端N3隔絕。數量i可與匹配電路12運作時電容20之第二端至參考端N3之間之最大跨壓成正相關,舉例而言,當最大跨壓為4V時,數量i可為12,當最大跨壓為(4/3)V時,數量i可為4(=12/3)。舉例來說,第一電晶體M11至M1i之數量i與第二電晶體M21至M2j之數量j可相同或可不同。在一些實施例中,當電容24之電容值C2係大於電容20之電容值C1一定程度,例如電容值C2是電容值C1的10倍,則可以設計第一電晶體M11至M1i之數量i與第二電晶體M21至M2j之數量j可相同。在其他實施例中,第一電晶體M11至M1i之數量i可大於第二電晶體M21至M2j之數量j。舉例而言,當電容值C1為a及電容值C2為2a時,數量i可為4,數量j可為1。在一些實施例中,第二組開關裝置26可用來提供更準確的匹配阻抗。而在另一些實施例中,第二組開關裝置26可選擇性地從匹配電路12移除而使電容24耦接於參考端N3,以更進一步縮小匹配電路12的面積。
在第一模式時,控制器122可截止第一組開關裝置22及導通第二組開關裝置26,以將電容20及24設置為串聯,及使匹配電路12提供等效電容值(1/C1+1/C2)-1。第一模式之等效電容值可依據電容值C1及C2導出。舉例而言,當電容值C1為a及電容值C2為2a時,第一模式之等效電容值可為(2/3)a。
在第二模式時,控制器122可導通第一組開關裝置22可被導通,及導通或截止第二組開關裝置26,以將電容20之第二端耦接至參考端N3,及使匹配電路12提供第二模式之等效電容值C1。舉例而言,當電容值C1為a時,第二模式之等效電容值可為a。第二模式之等效電容值(a)大於第一模式之等效電容值((2/3)a)。
偵測訊號Sd可對應至不同的模式,例如第一模式或第二模式。控制器122可依據偵測訊號Sd產生控制訊號SW1及控制訊號SW2,使用控制訊號SW1控制第一組開關裝置22,及使用控制訊號SW2控制第二組開關裝置26。
在一些實施例中,偵測器120可偵測輸入訊號Srf的頻率,並依據輸入訊號Srf的頻率產生偵測訊號Sd。在一些實施例中,控制器122可為輸入訊號Srf的較高頻率選擇較高的等效電容值,及為輸入訊號Srf的較低頻率選擇較低的等
效電容值。若偵測訊號Sd顯示輸入訊號Srf的頻率低於頻率臨界值,則控制器122可控制第一組開關裝置22及第二組開關裝置26以第一模式操作。若偵測訊號Sd顯示輸入訊號Srf的頻率高於頻率臨界值,則控制器122可控制第一組開關裝置22及第二組開關裝置26以第二模式操作。第二模式下的等效電容值大於第一模式下的等效電容值。對於給定的頻率(f),由於電容的阻抗(Z)與電容的電容值(C)成反比,即Z=1/(j*2 π f*C),因此第二模式下的匹配電路12的等效阻抗小於第一模式下的等效阻抗,且第二模式下的操作頻率高於第一模式。匹配電路12可用作可變諧振器,使輸入訊號Srf中的操作頻率附近的頻率成分通過且使遠離輸入訊號Srf中的操作頻率的頻率成分衰減而產生輸出訊號Srf'。因此,後級電路14無需進一步處理輸出訊號Srf',藉以降低後級電路14的電路複雜度。頻率成分的衰減程度可隨頻率成分與操作頻率的距離增加。比方說,在某些實施例中,需要被衰減的頻率可大於操作頻率或是低於操作頻率。例如,在第二模式下,諧振頻率可以是5GHz,及可衰減6GHz及2.5GHz的頻率成分,並且可使5GHz的頻率成分通過匹配電路12,以致輸出訊號Srf'包含5GHz但不包含2.5GHz及6GHz的頻率成分。相似地,在第一模式下,諧振頻率可以是4.5GHz,及可衰減6GHz及2.5GHz的頻率成分,並且可使4.5GHz的頻率成分通過匹配電路12,以致輸出訊號Srf'包含4.5GHz但不包含2.5GHz及6GHz的頻率成分。
在其他實施例中,控制器122可為較低頻率的輸入訊號Srf選擇較高的等效電容值,及為較高頻率的輸入訊號Srf選擇較低的等效電容值。若偵測訊號Sd顯示輸入訊號Srf的頻率高於頻率臨界值,則控制器122可控制第一組開關裝置22及第二組開關裝置26以第一模式操作。若偵測訊號Sd顯示輸入訊號Srf的頻率低於頻率臨界值,則控制器122可控制第一組開關裝置22及第二組開關裝置26以第二模式操作。由於電容的阻抗(Z)與電容的電容值(C)與訊號頻率(f)的
乘積成反比,即Z=1/(j*2 π f*C),因此對高頻輸入訊號Srf選擇較低之等效電容值及對低頻輸入訊號Srf選擇較高之等效電容值可確保匹配電路12的阻抗實質上上保持恆定而與輸入訊號Srf的頻率無關,適用於在前級電路10及後級電路14之間傳送寬頻的輸入訊號Srf,因此在此實施例中使用匹配電路12可應用於較大的頻寬範圍。
在一些實施例中,輸入訊號Srf可在頻率保持實質上恆定,且偵測器120可偵測輸入訊號Srf的功率,並依據輸入訊號Srf的功率產生偵測訊號Sd。控制器122可為較高功率的輸入訊號Srf選擇較高的等效電容值,及為較低功率的輸入訊號Srf選擇較低的等效電容值。若偵測訊號Sd顯示輸入訊號Srf的功率低於功率臨界值,則控制器122可控制第一組開關裝置22及第二組開關裝置26以第一模式操作。若偵測訊號Sd顯示輸入訊號Srf的功率高於功率臨界值,則控制器122可控制第一組開關裝置22及第二組開關裝置26以第二模式操作。對於輸入訊號Srf的較高功率,第二模式的較低等效阻抗可對輸入訊號Srf提供較強的衰減效果;對於輸入訊號Srf的較低功率,第一模式的較高等效阻抗可對輸入訊號Srf提供較弱的衰減效果,進而使輸出訊號Srf'的功率維持實質上恆定。
在一些實施例中,輸入訊號Srf可在頻率保持實質上恆定,且偵測器120可偵測輸入訊號Srf的相位,並依據輸入訊號Srf的相位產生偵測訊號Sd。控制器122可為輸入訊號Srf的超前相位選擇較高的等效電容值,及為輸入訊號Srf的滯後相位選擇較低的等效電容值。若偵測訊號Sd顯示輸入訊號Srf的相位超前參考訊號,則控制器122可控制第一組開關裝置22及第二組開關裝置26以第二模式操作。若偵測訊號Sd顯示輸入訊號Srf的相位滯後於參考訊號,則控制器122可控制第一組開關裝置22及第二組開關裝置26以第一模式操作。參考訊號可由
內部或外部電路產生,舉例來說,可以使用振盪器來產生。對於輸入訊號Srf的超前相位,第二模式的較低等效阻抗可抵消輸入訊號Srf中的過量相位超前;對於輸入訊號Srf的滯後相位,第一模式的較高等效阻抗可抵消輸入訊號Srf中的過量相位滯後,進而使輸出訊號Srf'的相位維持實質上恆定。
在一些實施例中,輸入訊號Srf可在頻率保持實質上恆定,偵測器120可偵測前級電路10的輸出阻抗,且依據前級電路10的輸出阻抗來產生偵測訊號Sd。控制器122可為前級電路10的較低的輸出阻抗選擇較高的等效電容值,及為前級電路10的較高的輸出阻抗選擇較低的等效電容值。若偵測訊號Sd顯示前級電路10的輸出阻抗低於阻抗臨界值,則控制器122可控制第一組開關裝置22及第二組開關裝置26以第二模式操作。若偵測訊號Sd顯示前級電路10的輸出阻抗高於阻抗臨界值,則控制器122可控制第一組開關裝置22及第二組開關裝置26以第一模式操作。對於前級電路10的較低輸出阻抗(R1),在第二模式下匹配電路12的較高等效電容值(Ch)可產生匹配電路12的時間常數(τ=Rl*Ch),且對於前級電路10的較高的輸出阻抗(Rh),在第一模式下的匹配電路12的較低的等效阻抗值(Cl)可保持匹配電路12的時間常數實質上上不變(τ=Rh*Cl),藉以使輸出訊號Srf’的延遲維持實質上恆定。
在一些實施例中,輸入訊號Srf可在頻率保持實質上恆定,且偵測器120可偵測前級電路10的溫度,並且依據前級電路10的溫度來產生偵測訊號Sd。前級電路10可以是功率放大器,並且功率放大器的增益隨著溫度的升高而減小,即溫度越高增益會越低。因此,控制器122可為前級電路10的較低溫度選擇較高的等效電容值,及為前級電路10的較高溫度選擇較低的等效電容值。若偵測訊號Sd顯示前級電路10的溫度低於溫度臨界值,則控制器122可控制第一組開
關裝置22及第二組開關裝置26以第二模式操作。若偵測訊號Sd顯示前級電路10的溫度高於溫度臨界值,則控制器122可控制第一組開關裝置22及第二組開關裝置26以第一模式操作。對於前級電路10的較低溫度,第二模式的較低等效阻抗可對輸入訊號Srf提供較強的衰減效果;對於在先電路10的較高溫度,第一模式的較高等效阻抗可對輸入訊號Srf提供較弱的衰減效果,進而使輸出訊號Srf'的功率維持實質上恆定。
在一些實施例中,第一模式可對應第一頻率,第二模式可對應第二頻率,及/或第二頻率大於第一頻率。舉例而言,第一頻率可為2.3GHz,第二頻率可為2.4GHz。當輸入訊號Srf為2.3GHz時,匹配電路12可被設置於第一模式以針對2.3GHz的輸入訊號Srf進行阻抗匹配;當輸入訊號Srf為2.4GHz時,匹配電路12可被設置於第二模式以針對2.4GHz的輸入訊號Srf進行阻抗匹配。在另一些實施例中,可針對匹配電路12的前級電路之輸出阻抗而分別設定匹配電路12的運作模式。舉例而言,前級電路之輸出阻抗可為開啟阻抗或關閉阻抗。當前級電路之輸出阻抗為開啟阻抗時,可被設置於第一模式以針對開啟阻抗進行阻抗匹配;當前級電路之輸出阻抗為關閉阻抗時,可被設置於第二模式以針對關閉阻抗進行阻抗匹配。又一實施例中,亦可針對匹配電路12的後級電路之輸入阻抗而分別設定匹配電路12的運作模式。
匹配電路12藉由第一電晶體M11至M1i控制電容20之第二端與參考端N3的隔絕,藉由第二電晶體M21至M2j控制電容24之第二端與參考端N3的隔絕,由於電容24之第二端與參考端N3之間之最大跨壓小於電容20之第二端與參考端N3之間之最大跨壓,第二電晶體M21至M2j之數量j小於第一電晶體M11至M1i之數量i。與相關技術中從多條並聯電容分支中進行選擇以產生不同匹配阻抗之方
式相比,匹配電路12中使用的總共電晶體數量(i+j)較少,因此可縮小匹配電路12的面積,減低製造成本。此外,與相關技術的匹配電路相比,由於匹配電路12的總共電晶體數量(i+j)減少,在達到與相關技術的匹配電路相等的等效電阻值的情況下,第一電晶體M11至M1i及第二電晶體M21至M2j的電晶體大小可縮小,進一步縮小匹配電路12的面積。
第3圖係為本發明實施例中另一種匹配電路12之電路圖。第3圖及第2圖中的匹配電路12的主要差異在於另包含電容30、電容32及第三組開關裝置34。以下針對電容30、電容32及第三組開關裝置34進行解釋。
電容30包含第一端,耦接於輸入端N1,及第二端,耦接於參考端N3。電容32包含第一端,耦接於24電容之第二端與第二組開關裝置26之第一端之間,及第二端。第三組開關裝置34包含第一端,耦接於電容32之第二端,及第二端,耦接於參考端N3。
電容30可具有電容值b,電容32可具有電容值C3。電容值b可大於電容值C1至C3。電容值C1至C3可相同或不同。例如,電容值C1可為a,電容值C2可為2a,電容值C3可為(2/3)a。
第三組開關裝置34包含第三電晶體M31。在一些實施例中,第三組開關裝置34包含第三電晶體M31至M3k,k為第三電晶體M31至M3k之數量,且k為正整數。第一電晶體M11至M1i之數量i及/或第二電晶體M21至M2j之數量j可大於第三電晶體M31至M3k之數量k。在一些實施例中,第三組開關裝置34可用來提供更準確的匹配阻抗。而在另一些實施例中,第三組開關裝置34可選擇性地從
匹配電路12移除而使電容32之第二端耦接於參考端N3,以更進一步縮小匹配電路1的面積。以第3圖為例,第三組開關裝置34包含一個第三電晶體M31,第三組開關裝置34可依據開關控制訊號SW3而控制電容32之第二端至參考端N3之間的耦接。控制訊號SW3可被設為致能準位或失能準位。當控制訊號SW3被設為致能準位時,第三電晶體M31可導通以將控制電容32之第二端耦接至參考端N3;當控制訊號SW3被設為失能準位時,第三電晶體M31可截止以將電容32之第二端從參考端N3隔絕。第三電晶體M31、第一電晶體M11至M1i及第二電晶體M21至M2j可為大小相同的N型MOSFETs。在一些實施例中,第三電晶體M31、第一電晶體M11至M1i及第二電晶體M21至M2j可為大小相同的P型MOSFETs。
在第三模式時,控制器122可截止第一組開關裝置22、截止第二組開關裝置26及導通第三組開關裝置34,以將電容20、24及32設置為串聯,及使匹配電路12提供第三模式之等效電容值b+(1/C1+1/C2+1/C3)-1。第三模式之等效電容值
可依據電容值b、C1、C2及C3導出。舉例而言,當電容值C1為a、電容值C2為2a及電容值C3為(2/3)a時,第三模式之等效電容值可為b+(1/3)a。
在第四模式時,控制器122可截止第一組開關裝置22,導通第二組開關裝置26,及導通或截止第三組開關裝置34,以將電容20及24設置為串聯,及以使匹配電路12提供第四模式之等效電容值b+(1/C1+1/C2)-1。第四模式之等效電容值可依據電容值b、C1及C2導出。舉例而言,當電容值C1為a及電容值C2為2a時,第四模式之等效電容值可為b+(2/3)a。第四模式之等效電容值(b+(2/3)a)大於第三模式之等效電容值(b+(1/3)a)。
在第五模式時,控制器122可導通第一組開關裝置22,導通或截止第二組開關裝置26,導通或截止第三組開關裝置34,以使匹配電路12提供第五模式之等效電容值(b+C1)。舉例而言,當電容值C1為a時,第五模式之等效電容值可為(b+a)。第五模式之等效電容值(b+a)大於第四模式之等效電容值(b+(2/3)a)。當第一組開關裝置22可被導通時,無論第二組開關裝置26及第三組開關裝置34被導通或截止,匹配電路12都可產生等效電容值(b+a)。
在一些實施例中,電容值C1、C2及C3為依次減小的值(C1>C2>C3),且匹配電路12可提供比電容值C1、C2及C3依次增加(C1<C2<C3)時更大的等效電容範圍。在電容值C1、C2及C3依次減小的情況下,第三模式的等效電容值小於且最接近電容值C3,換言之,第三模式的等效電容值由電容值C3主導。在一個例子中,電容值C1可以是10pF,電容值C2可以是4pF,電容值C3可以是1pF,則第五模式的等效電容值可以是10pF,第四模式的等效電容值可以是2.8pF,而第三模式的等效電容值可以是0.74pF,匹配電路12可提供0.74pF至10pF之間的等
效電容值的範圍。相比之下,在電容值C1、C2及C3依次增加的情況下,電容值C1可以是1pF,電容值C2可以是4pF,且電容值C3可以是10pF,匹配電路12僅可提供在0.74至1pF之間的等效電容值的範圍。
偵測訊號Sd可對應至不同的模式,例如第三模式、第四模式或第五模式。控制器122可依據偵測訊號Sd產生控制訊號SW3,並使用控制訊號SW3控制第三組開關裝置34。相似於第2圖中的匹配電路12,第3圖中的匹配電路12可依據電特性而被調整為不同的模式。
在一些實施例中,偵測器120可偵測輸入訊號Srf的頻率,並依據輸入訊號Srf的頻率產生偵測訊號Sd。在一些實施例中,控制器122可為輸入訊號Srf的較高頻率選擇較高的等效電容值,為輸入訊號Srf的中頻選擇中等的等效電容值,及為輸入訊號Srf的較低頻率選擇較低的等效電容值。若偵測訊號Sd顯示輸入訊號Srf的頻率低於低頻臨界值,則控制器122可控制第一組開關裝置22、第二組開關裝置26及第三組開關裝置34以第三模式操作。若偵測訊號Sd顯示輸入訊號Srf的頻率介於低頻臨界值及高頻臨界值之間,則控制器122可控制第一組開關裝置22、第二組開關裝置26及第三組開關裝置34以第四模式操作。高頻率臨界值高於低頻臨界值。若偵測訊號Sd顯示輸入訊號Srf的頻率高於高頻臨界值,則控制器122可控制第一組開關裝置22、第二組開關裝置26及第三組開關裝置34以第五模式操作。匹配電路12的第五模式的等效阻抗小於第四模式的等效阻抗,且匹配電路12的第四模式的等效阻抗小於第三模式的等效阻抗,因此,第五模式的操作頻率高於第四模式的操作頻率,且第四模式的操作頻率高於第三模式的操作頻率。例如,第五模式的操作頻率可以是5GHz,第四模式的操作頻率可以是4.5GHz,第三模式的操作頻率可以是4GHz。匹配電路12可傳送所選模式的
操作頻率附近的頻率成分,且濾除遠離所選模式的操作頻率的頻率成分。因此,後級電路14無需進一步處理輸出訊號Srf',藉以降低後級電路14的電路複雜度。
在其他實施例中,控制器122可為輸入訊號Srf的較低頻率選擇較高的等效電容值,為輸入訊號Srf的中頻率選擇中等的等效電容值,及為輸入訊號Srf的較高頻率選擇較低的等效電容值。若偵測訊號Sd顯示輸入訊號Srf的頻率高於較高的頻率臨界值,則控制器122可控制第一組開關裝置22、第二組開關裝置26及第三組開關裝置34以第三模式操作。若偵測訊號Sd顯示輸入訊號Srf的頻率介於高頻臨界值及低頻臨界值之間,則控制器122可控制第一組開關裝置22、第二組開關裝置26及第三組開關裝置34以第四模式操作。高頻率臨界值高於低頻臨界值。若偵測訊號Sd顯示輸入訊號Srf的頻率低於低頻臨界值,則控制器122可控制第一組開關裝置22、第二組開關裝置26及第三組開關裝置34以第五模式操作。由於電容的阻抗(Z)與電容的電容值(C)與訊號頻率(f)的乘積成反比,即Z=1/(j*2 π f*C),因此對高頻輸入訊號Srf選擇較低的等效電容值及對低頻輸入訊號Srf選擇較高的等效電容值可確保匹配電路12的阻抗實質上上保持恆定而與輸入頻率Srf的頻率無關,適用於在前級電路10及後級電路14之間傳送寬頻的輸入訊號Srf。
在一些實施例中,輸入訊號Srf可在頻率保持實質上恆定,且偵測器120可偵測輸入訊號Srf的功率,並依據輸入訊號Srf的功率產生偵測訊號Sd。控制器122可為較高功率的輸入訊號Srf選擇較高的等效電容值,及為較低功率的輸入訊號Srf選擇較低的等效電容值。若偵測訊號Sd顯示輸入訊號Srf的功率低於低功率臨界值,則控制器122可控制第一組開關裝置22、第二組開關裝置26及第三組開關裝置34以第三模式操作。若偵測訊號Sd顯示輸入訊號Srf的功率介於低功
率臨界值及高功率臨界值之間,則控制器122可控制第一組開關裝置22、第二組開關裝置26及第三組開關裝置34中以第四模式操作。高功率臨界值高於低功率臨界值。若偵測訊號Sd顯示輸入訊號Srf的功率高於高功率臨界值,則控制器122可控制第一組開關裝置22、第二組開關裝置26及第三組開關裝置34以第五模式操作。對於輸入訊號Srf的較高功率,第五模式的較低等效阻抗可對輸入訊號Srf提供較強的衰減效果;對於輸入訊號Srf的較低功率,第三模式的較高等效阻抗可對輸入訊號Srf提供較弱的衰減效果,進而使輸出訊號Srf'的功率維持實質上恆定。
在一些實施例中,輸入訊號Srf可在頻率保持實質上恆定,且偵測器120可偵測輸入訊號Srf的相位,並依據輸入訊號Srf的相位產生偵測訊號Sd。控制器122可為輸入訊號Srf的超前相位選擇較高的等效電容值,及為輸入訊號Srf的滯後相位選擇較低的等效電容值。若偵測訊號Sd顯示輸入訊號Srf的相位領先參考訊號的量超過第一相位角,則控制器122可控制第一組開關裝置22、第二組開關裝置26及第三組開關裝置34以第五模式操作。若偵測訊號Sd顯示輸入訊號Srf的相位領先參考訊號的量少於第一相位角或滯後於參考訊號的量少於第二相位角,則控制器122可控制第一組開關裝置22、第二組開關裝置26及第三組開關裝置34以第四模式操作。若偵測訊號Sd顯示輸入訊號Srf的相位比參考訊號滯後的量超過第二相位角,則控制器122可控制第一組開關裝置22、第二組開關裝置26及第三組開關裝置34以第三模式操作。參考訊號可由內部或外部電路產生,舉例來說可以使用振盪器來產生。對於輸入訊號Srf的超前相位,第五模式的較低等效阻抗可抵消輸入訊號Srf中的過量相位超前;對於輸入訊號Srf的滯後相位,第三模式的較高等效阻抗可抵消輸入訊號Srf中的過量相位滯後,進而使輸出訊號Srf'的相位維持實質上恆定。
在一些實施例中,輸入訊號Srf可在頻率保持實質上恆定,偵測器120可偵測前級電路10的輸出阻抗,且依據前級電路10的輸出阻抗來產生偵測訊號Sd。控制器122可為前級電路10的較低輸出阻抗選擇較高的等效電容值,為前級電路10的中間輸出阻抗選擇中等的等效電容值,及為前級電路10的較高輸出阻抗選擇較低的等效電容值。若偵測訊號Sd顯示前級電路10的輸出阻抗低於低阻抗臨界值,則控制器122可控制第一組開關裝置22、第二組開關裝置26及第三組開關裝置34以第五模式操作。若偵測訊號Sd顯示前級電路10的輸出阻抗介於低阻抗臨界值及高阻抗臨界值之間,則控制器122可控制第一組開關裝置22、第二組開關裝置26及第三組開關裝置34以第四模式操作。高阻抗臨界值高於低阻抗臨界值。若偵測訊號Sd顯示前級電路10的輸出阻抗高於高阻抗臨界值,則控制器122可控制第一組開關裝置22、第二組開關裝置26及第三組開關裝置34以第三模式操作。對於前級電路10的較低輸出阻抗(R1),在第五模式下匹配電路12的較高等效電容值(Ch)可產生匹配電路12的時間常數(τ=Rl*Ch),且對於前級電路10的較高的輸出阻抗(Rh),在第三模式下的匹配電路12的較低的等效阻抗值(Cl)可保持匹配電路12的時間常數實質上上不變(τ=Rh*Cl),藉以使輸出訊號Srf’的延遲維持實質上恆定。
在一些實施例中,輸入訊號Srf可在頻率保持實質上恆定,且偵測器120可偵測前級電路10的溫度,並且依據前級電路10的溫度來產生偵測訊號Sd。前級電路10可以是功率放大器,且功率放大器的增益隨著溫度的升高而減小,即溫度越高,增益會越低。因此,控制器122可為前級電路10的較低溫度選擇較高的等效電容值,為前級電路10的中間溫度選擇中等的等效電容值,及為前級電路10的較高溫度選擇較低的等效電容值。若偵測訊號Sd顯示前級電路10的溫
度低於低溫臨界值,則控制器122可控制第一組開關裝置22、第二組開關裝置26及第三組開關裝置34以第五模式操作。若偵測訊號Sd顯示前級電路10的溫度介於低溫臨界值及高溫臨界值之間,則控制器122可控制第一組開關裝置22、第二組開關裝置26及第三組開關裝置34以第四模式操作。高溫臨界值高於低溫臨界值。若偵測訊號Sd顯示前級電路10的溫度高於高溫臨界值,則控制器122可控制第一組開關裝置22、第二組開關裝置26及第三組開關裝置34以第三模式操作。對於前級電路10的較低溫度,第五模式的較低等效阻抗可對輸入訊號Srf提供較強的衰減效果;對於在先電路10的較高溫度,第三模式的較高等效阻抗可可對輸入訊號Srf提供較弱的衰減效果,進而使輸出訊號Srf'的功率維持實質上恆定。
在一些實施例中,第三模式對應第一頻率,第四模式對應第二頻率,且第五模式對應第三頻率。第三頻率可與第二頻率不同,例如第三頻率大於第二頻率。第二頻率可與第一頻率不同。舉例而言,第一頻率可為2.3GHz,第二頻率可為2.4GHz,第三頻率可為2.5GHz。當輸入訊號Srf為2.3GHz時,匹配電路12可被設置於第三模式以針對2.3GHz的輸入訊號Srf進行阻抗匹配;當輸入訊號Srf為2.4GHz時,匹配電路12可被設置於第四模式以針對2.4GHz的輸入訊號Srf進行阻抗匹配;當輸入訊號Srf為2.5GHz時,匹配電路12可被設置於第五模式以針對2.5GHz的輸入訊號Srf進行阻抗匹配。在另一些實施例中,亦可針對匹配電路12的前級電路之輸出阻抗而分別設定匹配電路12的運作模式。
雖然匹配電路12從電容20及第一組開關裝置22、電容24及第二組開關裝置26、及電容32及第三組開關裝置34三個阻抗分支中選擇以提供三個等效電容值,在本發明的其他實施例中也可依據相同原則包含更多阻抗分支,及從所有阻抗分支中選擇以提供更複數個等效電容值。
與相關技術中從多條並聯電容分支中進行選擇以產生不同匹配阻抗之方式相比,匹配電路12中使用的總共電晶體數量(i+j+1)較少,因此可縮小電晶體大小,縮小匹配電路12的面積,及/或減低製造成本。
雖然上述實施例的匹配電路12是以電容20、24、30與32作為說明,但在本發明的其他實施例中也可用其他的阻抗性元件代替電容,例如是電阻或電感。第4圖係為本發明實施例中另一種匹配電路12之電路圖。第4圖及第2圖中的匹配電路12的主要差異在於電容20、電容24分別以阻抗性元件40、阻抗性元件44取代。匹配電路12可包含輸入端N1、輸出端N2、阻抗性元件40、第一組開關裝置22、阻抗性元件44及第二組開關裝置26。輸入端N1可耦接於訊號源,及輸出端N2可耦接於負載。阻抗性元件40包含第一端,耦接於輸入端N1及輸出端N2之間,及第二端。第一組開關裝置22包含第一端,耦接於阻抗性元件40之第二端,及第二端,耦接於參考端N3。參考端N3可提供參考電壓GND。阻抗性元件44包含第一端,耦接於阻抗性元件40之第二端與第一組開關裝置22之第一端之間,及第二端。第二組開關裝置26包含第一端,耦接於阻抗性元件44之第二端,及第二端,耦接於參考端N3。第一組開關裝置22包含複數個彼此串聯的第一電晶體M11至M1i,第二組開關裝置26包含複數個彼此串聯的第二電晶體M21至M2j,複數個第一電晶體之數量i與該複數個第二電晶體之數量j不同。在第一模式時,第一組開關裝置22被截止以使第4圖之匹配電路12提供一第一等效匹配阻抗;在第二模式時,第一組開關裝置22被導通以使第4圖之匹配電路12提供一第二等效匹配阻抗。第二等效匹配阻抗與第一等效匹配阻抗不同。
第5圖係為本發明實施例中另一種匹配電路12之電路圖。第5圖及第3圖中的匹配電路12的主要差異在於電容20、電容24、電容32、電容30分別以阻抗
性元件40、阻抗性元件44、阻抗性元件52、阻抗性元件50取代。阻抗性元件50包含第一端,耦接於輸入端N1,及第二端,耦接於參考端N3。阻抗性元件52包含第一端,耦接於阻抗性元件44之第二端與第二組開關裝置26之第一端之間,及第二端。第三組開關裝置34包含第一端,耦接於阻抗性元件52之第二端,及第二端,耦接於參考端N3。第三組開關裝置34包含至少一個第三電晶體M31或複數個彼此串聯的第三電晶體M31至M3k,複數個第一電晶體之數量i、複數個第二電晶體之數量j與第三電晶體之數量k皆不同。在第三模式時,第一組開關裝置22被截止、第二組開關裝置26被截止及第三組開關裝置34被導通以使第5圖之匹配電路12提供第一等效匹配阻抗;在第四模式時,第一組開關裝置22被截止及第二組開關裝置26被導通以使第5圖之匹配電路12提供第二等效匹配阻抗。在第五模式時,第一組開關裝置22被導通以使第5圖之匹配電路12提供第三等效匹配阻抗。第一等效匹配阻抗、第二等效匹配阻抗與第三等效匹配阻抗皆不同。阻抗性元件例如可為電容性元件、電阻性元件、或電感性元件及其組合,亦可達到前述實施例的功效。
第2圖至第5圖的匹配電路12可測量電路的電特性,依據電路的電特性提供合適的阻抗,進而濾除輸入訊號Srf不需要的頻率成分、提供寬頻傳輸、維持輸出功率的實質上恆定、維持輸出相位的實質上恆定、及/或維持輸出延遲的實質上恆定。
以上該僅為本發明之較佳實施例,凡依本發明申請專利範圍所做之均等變化與修飾,皆應屬本發明之涵蓋範圍。
12:匹配電路
120:偵測器
122:控制器
20,24:電容
22:第一組開關裝置
26:第二組開關裝置
Cdg:汲極至閘極寄生電容
Cgs:閘極至源極寄生電容
N1:輸入端
N2:輸出端
N3:參考端
M11至M1i:第一電晶體
M21至M2j:第二電晶體
GND:參考電壓
Sd:偵測訊號
Srf:輸入訊號
Srf’:輸出訊號
SW1,SW2:控制訊號
Claims (17)
- 一種匹配電路,包含:一輸入端及一輸出端;一第一阻抗性元件,包含一第一端,耦接於該輸入端及該輸出端之間,及一第二端;一第一組開關裝置,包含一第一端,耦接於該第一阻抗性元件之該第二端,一第二端,耦接於一參考端,及複數個控制端;一第二阻抗性元件,包含一第一端,耦接於該第一阻抗性元件之該第二端與該第一組開關裝置之該第一端之間,及一第二端;一第二組開關裝置,包含一第一端,耦接於該第二阻抗性元件之該第二端,一第二端,耦接於該參考端,及複數個控制端;一偵測器,用以偵測一輸入訊號的一功率,並依據該輸入訊號的該功率來產生一偵測訊號;及一控制器,耦接於該偵測器、該第一組開關裝置的該些控制端和該第二組開關裝置的該些控制端,用以依據該偵測訊號控制該第一組開關裝置和該第二組開關裝置;其中該第一組開關裝置包含複數個彼此串聯的第一電晶體,該第二組開關裝置包含複數個彼此串聯的第二電晶體,該複數個第一電晶體之一數量與該複數個第二電晶體之一數量不同。
- 一種匹配電路,包含:一輸入端及一輸出端;一第一阻抗性元件,包含一第一端,耦接於該輸入端及該輸出端之間,及一第二端; 一第一組開關裝置,包含一第一端,耦接於該第一阻抗性元件之該第二端,一第二端,耦接於一參考端,及複數個控制端;一第二阻抗性元件,包含一第一端,耦接於該第一阻抗性元件之該第二端與該第一組開關裝置之該第一端之間,及一第二端;一第二組開關裝置,包含一第一端,耦接於該第二阻抗性元件之該第二端,一第二端,耦接於該參考端,及複數個控制端;一偵測器,用以偵測一前級電路的一輸出阻抗,並依據該前級電路的該輸出阻抗產生一偵測訊號;及一控制器,耦接於該偵測器、該第一組開關裝置的該些控制端和該第二組開關裝置的該些控制端,用以依據該偵測訊號控制該第一組開關裝置和該第二組開關裝置;其中該第一組開關裝置包含複數個彼此串聯的第一電晶體,該第二組開關裝置包含複數個彼此串聯的第二電晶體,該複數個第一電晶體之一數量與該複數個第二電晶體之一數量不同。
- 一種匹配電路,包含:一輸入端及一輸出端;一第一阻抗性元件,包含一第一端,耦接於該輸入端及該輸出端之間,及一第二端;一第一組開關裝置,包含一第一端,耦接於該第一阻抗性元件之該第二端,一第二端,耦接於一參考端,及複數個控制端;一第二阻抗性元件,包含一第一端,耦接於該第一阻抗性元件之該第二端與該第一組開關裝置之該第一端之間,及一第二端;一第二組開關裝置,包含一第一端,耦接於該第二阻抗性元件之該第二端, 一第二端,耦接於該參考端,及複數個控制端;一偵測器,用以偵測一前級電路的一溫度,並依據該前級電路的該溫度產生一偵測訊號;及一控制器,耦接於該偵測器、該第一組開關裝置的該些控制端和該第二組開關裝置的該些控制端,用以依據該偵測訊號控制該第一組開關裝置和該第二組開關裝置;其中該第一組開關裝置包含複數個彼此串聯的第一電晶體,該第二組開關裝置包含複數個彼此串聯的第二電晶體,該複數個第一電晶體之一數量與該複數個第二電晶體之一數量不同。
- 如請求項1至3之任一項所述之匹配電路,其中該第一阻抗性元件及該第二阻抗性元件係電容。
- 如請求項4所述之匹配電路,其中,該偵測訊號係對應至一第一模式或一第二模式,在第一模式下,該控制器用以截止該第一組開關裝置以使該匹配電路提供一第一等效電容值;及在第二模式下,該控制器用以導通該第一組開關裝置以使該匹配電路提供一第二等效電容值,該第二等效電容值高於該第一等效電容值。
- 如請求項1至3之任一項所述之匹配電路,其中該複數個第一電晶體之該數量大於該複數個第二電晶體之該數量。
- 如請求項1至3之任一項所述之匹配電路,另包含: 一第三阻抗性元件,包含一第一端,耦接於該輸入端,及一第二端,耦接於該參考端。
- 如請求項7所述之匹配電路,其中該第三阻抗性元件係一電容。
- 如請求項1至3之任一項所述之匹配電路,另包含一第三阻抗性元件,包含一第一端,耦接於該第二阻抗性元件之該第二端與該第二組開關裝置之該第一端之間,及一第二端。
- 如請求項9所述之匹配電路,其中該第一阻抗性元件、該第二阻抗性元件及該第三阻抗性元件係電容。
- 如請求項10所述之匹配電路,其中:在一第三模式時,該控制器用以截止該第一組開關裝置及該第二組開關裝置以使該匹配電路提供一第一等效電容值;在一第四模式時,該控制器用以截止該第一組開關裝置被截止及導通該第二組開關裝置以使該匹配電路提供一第二等效電容值,該第二等效電容值大於該第一等效電容值;及在一第五模式時,該控制器用以導通該第一組開關裝置以使該匹配電路提供一第三等效電容值,該第三等效電容值大於該第二等效電容值。
- 如請求項11所述之匹配電路,其中:在該第五模式時,該控制器另用以導通該第一組開關裝置及截止該第二組開關裝置以使該匹配電路提供該第三等效電容值。
- 如請求項11所述之匹配電路,其中:在該第五模式時,該控制器另用以導通該第一組開關裝置及該第二組開關裝置以使該匹配電路提供該第三等效電容值。
- 如請求項9所述之匹配電路,其中:該第三阻抗性元件之該第二端耦接於該參考端。
- 如請求項9所述之匹配電路,其中:該第三阻抗性元件之該第二端耦接於一第三組開關裝置。
- 如請求項15所述之匹配電路,其中該第一組開關裝置包含複數個彼此串聯的第一電晶體,該第二組開關裝置包含複數個彼此串聯的第二電晶體,該第三組開關裝置包含至少一個第三電晶體,其中該複數個第一電晶體之該數量或該複數個第二電晶體之該數量大於該至少一個第三電晶體之一數量。
- 如請求項15所述之匹配電路,其中該第一組開關裝置包含複數個彼此串聯的第一電晶體,該第二組開關裝置包含複數個彼此串聯的第二電晶體,該第三組開關裝置包含至少一個第三電晶體,其中該複數個第一電晶體之該數量與該複數個第二電晶體之該數量皆大於該至少一個第三電晶體之一數量。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW110112027A TWI764660B (zh) | 2021-04-01 | 2021-04-01 | 匹配電路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW110112027A TWI764660B (zh) | 2021-04-01 | 2021-04-01 | 匹配電路 |
Publications (2)
Publication Number | Publication Date |
---|---|
TWI764660B true TWI764660B (zh) | 2022-05-11 |
TW202241056A TW202241056A (zh) | 2022-10-16 |
Family
ID=82594249
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW110112027A TWI764660B (zh) | 2021-04-01 | 2021-04-01 | 匹配電路 |
Country Status (1)
Country | Link |
---|---|
TW (1) | TWI764660B (zh) |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0973270A2 (en) * | 1998-07-14 | 2000-01-19 | Ace Technology | Variable impedance matching circuit and portable phone employing the same |
US20110316636A1 (en) * | 2009-08-19 | 2011-12-29 | Qualcomm Incorporated | Digital tunable inter-stage matching circuit |
US8207798B1 (en) * | 2009-09-09 | 2012-06-26 | Triquint Semiconductor, Inc. | Matching network with switchable capacitor bank |
US20140104132A1 (en) * | 2012-10-12 | 2014-04-17 | Infineon Technologies Ag | Impedance Matching Network with Improved Quality Factor and Method for Matching an Impedance |
WO2018062109A1 (ja) * | 2016-09-29 | 2018-04-05 | 株式会社ダイヘン | インピーダンス整合装置 |
US20180159220A1 (en) * | 2015-07-31 | 2018-06-07 | Murata Manufacturing Co., Ltd. | Antenna matching circuit, antenna circuit, front-end circuit, and communication apparatus |
US20200373127A1 (en) * | 2019-05-21 | 2020-11-26 | Reno Technologies, Inc. | Impedance matching network and method with reduced memory requirements |
-
2021
- 2021-04-01 TW TW110112027A patent/TWI764660B/zh active
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0973270A2 (en) * | 1998-07-14 | 2000-01-19 | Ace Technology | Variable impedance matching circuit and portable phone employing the same |
US20110316636A1 (en) * | 2009-08-19 | 2011-12-29 | Qualcomm Incorporated | Digital tunable inter-stage matching circuit |
US8207798B1 (en) * | 2009-09-09 | 2012-06-26 | Triquint Semiconductor, Inc. | Matching network with switchable capacitor bank |
US20140104132A1 (en) * | 2012-10-12 | 2014-04-17 | Infineon Technologies Ag | Impedance Matching Network with Improved Quality Factor and Method for Matching an Impedance |
US20180159220A1 (en) * | 2015-07-31 | 2018-06-07 | Murata Manufacturing Co., Ltd. | Antenna matching circuit, antenna circuit, front-end circuit, and communication apparatus |
WO2018062109A1 (ja) * | 2016-09-29 | 2018-04-05 | 株式会社ダイヘン | インピーダンス整合装置 |
US20200373127A1 (en) * | 2019-05-21 | 2020-11-26 | Reno Technologies, Inc. | Impedance matching network and method with reduced memory requirements |
Also Published As
Publication number | Publication date |
---|---|
TW202241056A (zh) | 2022-10-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8988127B2 (en) | Temperature compensation attenuator | |
US20070207746A1 (en) | Apparatus for controlling impedance | |
US10263576B2 (en) | Semiconductor integrated circuit, communication module, and smart meter | |
US7567126B2 (en) | Variable gain amplifier and control method thereof | |
US8140027B2 (en) | Automatic frequency tuning system and method for an FM-band transmit power amplifier | |
US20060071712A1 (en) | Variable gain amplifier | |
US9219447B2 (en) | Wideband bias circuits and methods | |
US7999608B1 (en) | Integrated RF notch filters | |
US7084707B2 (en) | Low noise amplifier and related method | |
US10715113B2 (en) | Transmission line with device for limiting losses through impedance mismatch | |
US20230104189A1 (en) | Dual-frequency low-noise amplifier circuit | |
US11757416B2 (en) | Matching circuit | |
US7324790B2 (en) | Wireless transceiver and method of operating the same | |
TWI764660B (zh) | 匹配電路 | |
WO2020063566A1 (en) | Composite right-hand left-hand distributed attenuator | |
WO2022088445A1 (zh) | 一种应用于射频集成电路的耦合式单刀双掷开关 | |
KR200308685Y1 (ko) | 저잡음증폭기 | |
US20170257128A1 (en) | Receiving circuit | |
US9374065B2 (en) | Variable inductor circuit and high frequency circuit | |
US20140354360A1 (en) | High frequency module and portable terminal using same | |
TW202301806A (zh) | 衰減器電路、電子裝置及相關方法 | |
Taunk et al. | Design of low noise amplifier using BFP 540 and BFP 640 | |
JPH0865003A (ja) | 半導体高周波スイッチ回路 | |
Mahersi et al. | Novel Control Techniques of Input-Match and Output-Match for an Inductively Degenerated Low Noise Amplifier |