TW202205579A - 用於鍵合半導體結構及其半導體元件的方法 - Google Patents

用於鍵合半導體結構及其半導體元件的方法 Download PDF

Info

Publication number
TW202205579A
TW202205579A TW109129432A TW109129432A TW202205579A TW 202205579 A TW202205579 A TW 202205579A TW 109129432 A TW109129432 A TW 109129432A TW 109129432 A TW109129432 A TW 109129432A TW 202205579 A TW202205579 A TW 202205579A
Authority
TW
Taiwan
Prior art keywords
contact
dielectric layer
layer
bonding
contact structures
Prior art date
Application number
TW109129432A
Other languages
English (en)
Other versions
TWI750787B (zh
Inventor
王迪
夏志良
Original Assignee
大陸商長江存儲科技有限責任公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 大陸商長江存儲科技有限責任公司 filed Critical 大陸商長江存儲科技有限責任公司
Application granted granted Critical
Publication of TWI750787B publication Critical patent/TWI750787B/zh
Publication of TW202205579A publication Critical patent/TW202205579A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B41/23—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B41/27—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H10B41/35—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
    • H10B41/41—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region of a memory region comprising a cell select transistor, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/50—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the boundary region between the core region and the peripheral circuit region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H10B43/35—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region with cell select transistors, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/40—EEPROM devices comprising charge-trapping gate insulators characterised by the peripheral circuit region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/50—EEPROM devices comprising charge-trapping gate insulators characterised by the boundary region between the core and peripheral circuit regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
    • H01L2224/03444—Manufacturing methods by blanket deposition of the material of the bonding area in gaseous form
    • H01L2224/0345—Physical vapour deposition [PVD], e.g. evaporation, or sputtering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
    • H01L2224/03444—Manufacturing methods by blanket deposition of the material of the bonding area in gaseous form
    • H01L2224/03452—Chemical vapour deposition [CVD], e.g. laser CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
    • H01L2224/0346—Plating
    • H01L2224/03462—Electroplating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/0347—Manufacturing methods using a lift-off mask
    • H01L2224/0348—Permanent masks, i.e. masks left in the finished device, e.g. passivation layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/036—Manufacturing methods by patterning a pre-deposited material
    • H01L2224/0361—Physical or chemical etching
    • H01L2224/03616—Chemical mechanical polishing [CMP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/038—Post-treatment of the bonding area
    • H01L2224/0383—Reworking, e.g. shaping
    • H01L2224/0384—Reworking, e.g. shaping involving a mechanical process, e.g. planarising the bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H01L2224/05558—Shape in side view conformal layer on a patterned surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05567—Disposition the external layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05657—Cobalt [Co] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05684—Tungsten [W] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/0805—Shape
    • H01L2224/08057—Shape in side view
    • H01L2224/08058—Shape in side view being non uniform along the bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08135—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/08145—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/08147—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked the bonding area connecting to a bonding area disposed in a recess of the surface of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08135—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/08145—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/08148—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked the bonding area connecting to a bonding area protruding from the surface of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/8012—Aligning
    • H01L2224/80136—Aligning involving guiding structures, e.g. spacers or supporting members
    • H01L2224/80138—Aligning involving guiding structures, e.g. spacers or supporting members the guiding structures being at least partially left in the finished device
    • H01L2224/80141—Guiding structures both on and outside the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/802—Applying energy for connecting
    • H01L2224/80201—Compression bonding
    • H01L2224/80203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/8034—Bonding interfaces of the bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/8036—Bonding interfaces of the semiconductor or solid state body
    • H01L2224/80365—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/8036—Bonding interfaces of the semiconductor or solid state body
    • H01L2224/80379—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/808—Bonding techniques
    • H01L2224/80801—Soldering or alloying
    • H01L2224/8082—Diffusion bonding
    • H01L2224/8083—Solid-solid interdiffusion
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/808—Bonding techniques
    • H01L2224/80894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H01L2224/80895—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces between electrically conductive surfaces, e.g. copper-copper direct bonding, surface activated bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/808—Bonding techniques
    • H01L2224/80894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H01L2224/80896—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces between electrically insulating surfaces, e.g. oxide or nitride layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

公開了半導體元件及其製造方法的實施例。在一個示例中，提供了一種用於形成半導體元件的方法。該方法包括以下操作步驟。在第一半導體結構中形成具有第一介電層和多個突出接觸結構的第一鍵合層。在第二半導體結構中形成具有第二介電層和多個凹陷接觸結構的第二鍵合層。多個突出接觸結構與多個凹陷接觸結構鍵合，使得多個突出接觸結構中的各個與相應的凹陷接觸結構接觸。

Description

用於鍵合半導體結構及其半導體元件的方法
本發明的實施例涉及鍵合的半導體元件及其製造方法。
透過改善製程技術、電路設計、程式設計演算法、和製造製程，將例如儲存單元的平面半導體元件縮放到較小的尺寸。然而，隨著半導體元件的特徵尺寸接近下限，平面製程和製造技術變得具有挑戰性且昂貴。立體（3D）元件架構可以解決一些平面半導體元件（例如快閃記憶體元件）中的密度限制。
可以透過堆疊半導體晶圓或裸晶（die）並使用例如穿矽孔（TSV）或銅-銅（Cu-Cu）連接部，將它們垂直互連來形成3D半導體元件，進而與常規平面製程相比，所得到的結構作為單個元件以減少的功率和更小的佔用面積來實現性能改善。在用於堆疊半導體基底的各種技術中，混合鍵合由於其形成高密度互連的能力而被認為是有前途的技術之一。
公開了用於鍵合半導體結構及其半導體元件的方法的實施例。
在一個示例中，本發明的實施例包括用於形成半導體元件的方法。該方法包括以下操作步驟。在第一半導體結構中，形成具有第一介電層和多個突出接觸結構的第一鍵合層。在第二半導體結構中，形成具有第二介電層和多個凹陷接觸結構的第二鍵合層。將多個突出接觸結構與多個凹陷接觸結構鍵合，使得多個突出接觸結構中的各個與相應的凹陷接觸結構接觸。
在另一個示例中，本發明的實施例包括用於形成另一個半導體元件的方法。該方法包括以下操作步驟。在第一半導體結構中，形成具有第一介電層、多個第一突出接觸結構、和多個第一凹陷接觸結構的第一鍵合層。在第二半導體結構中，形成具有第二介電層、多個第二凹陷接觸結構、和多個第二突出接觸結構的第二鍵合層。多個第一突出接觸結構與多個第二凹陷接觸結構鍵合，並且多個第一凹陷接觸結構與多個第二突出接觸結構鍵合。多個第一突出接觸結構中的各個與相應的第二凹陷接觸結構接觸，並且多個第一凹陷接觸結構中的各個與相應的第二突出接觸結構接觸。
在又一個示例中，本發明的實施例提供了具有第一半導體結構和第二半導體結構的半導體元件。第一半導體結構包括具有第一介電層和接觸結構的在第一介電層中的第一部分的第一鍵合層。第二半導體結構包括具有第二介電層和接觸結構的在第二介電層中的第二部分的第二鍵合層。半導體元件還包括在第一半導體結構和第二半導體結構之間的鍵合介面。接觸結構的第一部分和第二部分彼此接觸。鍵合介面的第一部分在接觸結構外部、並且在第一介電層和第二介電層之間延伸。鍵合介面的第二部分在接觸結構內部延伸，並且與鍵合介面的第一部分不共面。
雖然討論了特定的構造和佈置，但是應當理解，這樣做僅出於說明性目的。相關領域中的技術人員將認識到，在不脫離本發明的精神和範圍的情況下，可以使用其他構造和佈置。對於相關領域中的技術人員將顯而易見的是，本發明也可以用於各種其他應用中。
注意，本說明書中對“一個實施例”、“實施例”、“示例性實施例”、“一些實施例”等的引用指示所描述的實施例可以包括特定的特徵、結構、或特性，但每一個實施例不一定都包括特定的特徵、結構、或特性。而且，這樣的短語不一定指相同的實施例。此外，當結合實施例來描述特定的特徵、結構或特性時，無論是否明確描述，結合其他實施例來實現這樣的特徵、結構或特性在相關領域中的技術人員的知識範圍內。
通常，可以至少部分地根據上下文的使用來理解術語。例如，至少部分地取決於上下文，本文所使用的術語“一個或多個”可以用於描述單數意義上的任何特徵、結構、或特性，或者可以用於描述複數意義上的特徵、結構、或特性的組合。類似地，至少部分地取決於上下文，例如“一”或“所述”的術語可以同樣被理解為傳達單數用法或傳達複數用法。另外，同樣至少部分地取決於上下文，術語“基於”可以被理解為不一定旨在傳達一組排他的要素，並且可以代替地允許存在不一定明確描述的附加因素。
應該容易理解，本發明中“上”、“上方”和“之上”的含義應該以最廣義的方式解釋，使得“上”不僅意味著“直接在某物上”，而且還包括“在某物上”並且其間具有中間特徵或層的含義，並且“上方”或“之上”不僅意味著在某物“上方”或“之上”的含義，而且還包括在某物“上方”或“之上”並且其間沒有中間特徵或層（即，直接在某物上）的含義。
此外，為了便於描述，本文中可以使用例如“之下”、“下方”、“下部”、“上方”、“上部”等空間相對術語來描述一個元件或特徵與另一個（一個或多個）元件或（一個或多個）特徵的如圖中所示的關係。除了在圖中描述的取向以外，空間相對術語還旨在涵蓋元件在使用或操作步驟中的不同取向。裝置可以以其他方式定向（旋轉90度或以其他取向），並且本文使用的空間相對描述語可以以類似方式被相應地解釋。
如本文所使用的，術語“基底”是指在其上添加後續材料層的材料。基底本身可以被圖案化。添加在基底頂部上的材料可以被圖案化或可以保持未被圖案化。此外，基底可以包括各種各樣的半導體材料，例如矽、鍺、砷化鎵、磷化銦等。替代地，基底可以由非導電材料製成，例如玻璃、塑膠、或藍寶石晶圓。
如本文所使用的，術語“層”是指包括具有厚度的區域的材料部分。層可以在整個下層結構或上覆結構之上延伸，或者可以具有小於下層結構或上覆結構的範圍。此外，層可以是均質或不均質連續結構的區域，所述區域具有的厚度小於連續結構的厚度。例如，層可以位於在連續結構的頂表面和底表面之間或在連續結構的頂表面和底表面處的任何一對水平平面之間。層可以水平地、垂直地和/或沿著錐形表面延伸。基底可以是一層、可以在其中包括一個或多個層，和/或可以在其上、其上方和/或其下方具有一個或多個層。層可以包括多層。例如，互連層可以包括一個或多個導體和接觸層（在其中形成互連線和/或過孔接觸）和一個或多個介電層。
如本文所使用的，術語“標稱的/標稱地”是指在產品或製程的設計階段期間設置的用於部件或製程操作步驟的特性或參數的期望值或目標值，以及高於和/或低於期望值的值的範圍。值的範圍可以歸因於製造製程或公差的微小變化。如本文所使用的，術語“約”指示可以基於與主題半導體元件相關聯的特定技術節點而變化的給定量的值。基於特定技術節點，術語“約”可以指示在例如該值的10%–30%（例如，該值的±10%、±20%或±30%）內變化的給定量的值。
如本文所使用的，術語“立體（3D）NAND儲存串”是指在橫向定向的基底上串聯連接的垂直定向的儲存單元電晶體串，使得該儲存單元電晶體串相對於基底在垂直方向上延伸。如本文所使用的，術語“垂直的/垂直地”意味著標稱地垂直於基底的橫向表面。
如本文中所使用的，術語“頂表面”是指結構的最遠離在其上/其中的形成該結構的基底的表面，並且術語“底表面”是指結構的最靠近在其上/其中形成該結構的基底的表面。在本發明中，頂表面和底表面的相對位置不隨著物體的取向改變而改變。
在本發明中，物體表面的高度被定義為該表面與在其上/其中形成該物體的基底之間的距離。在本發明中，兩個表面的相對位置是基於兩個表面的高度來定義的，並且不隨著物體的取向改變而改變。
隨著3D NAND記憶體元件持續垂直地按比例擴大（例如，具有96層或更多層），對於乾式蝕刻的挑戰，透過僅有一次蝕刻來實現高深寬比結構（例如通道孔和閘極線縫隙（GLS））是不可行的。尤其是對於通道孔之類的小尺寸的圖案，控制和進一步減小關鍵尺寸（CD）將有利於單元密度的增加。
目前已經提出透過接合在不同基底上的週邊元件和儲存陣列，來製造一些3D NAND記憶體元件（例如，具有96層或更多層）的直接鍵合技術。然而，由於例如平坦表面接觸、晶圓翹曲、和/或應力的各種原因，直接鍵合製程可能具有例如鍵合強度不足的限制。
根據本發明的各種實施例，提供了透過將一對半導體結構與多個接觸結構接合來形成的半導體元件，例如3D NAND記憶體元件。半導體中的一個可以包括與接觸結構導電性連接的多個邏輯製程相容元件，並且半導體結構中的另一個可以包括與接觸結構導電性連接的NAND儲存單元的陣列。接觸結構（例如，金屬材料）是透過兩個鍵合層的鍵合來形成的。鍵合層之間的鍵合介面可以包括接觸結構外部的第一部分和接觸結構中的第二部分。鍵合介面的第二部分可以與第一部分不共面。在本發明的其中一些實施例中，鍵合介面的第二部分可以包括彎曲的或成角度的輪廓/邊界。各個接觸結構的頂表面和底表面的橫向尺寸是不同的。
與常規的鍵合接觸不同，本發明的接觸結構均透過“突出接觸結構和凹陷接觸結構的鍵合”來形成。與常規的平坦表面接觸相比，突出接觸結構和凹陷接觸結構可以橫向地和垂直地彼此接觸，進而增加了接觸面積。鍵合製程可能引起突出接觸結構和凹陷接觸結構之間的原子的摩擦和擴散，進而增加了鍵合介面處的鍵合強度。具體地說，與常規的平坦表面鍵合相比，在突出接觸結構和凹陷接觸結構的側表面之間的摩擦可以提供附加的橫向鍵合強度。
在本發明中，突出接觸結構可以形成在相應的半導體結構中，並且具有在相應的介電層的頂表面上方（例如，高於相應的介電層的頂表面）的頂表面。匹配突出接觸結構的凹陷接觸結構可以形成在相應的半導體結構上，並且具有在相應的介電層的頂表面下方（例如，低於相應的介電層的頂表面）的頂表面。突出接觸結構和凹陷接觸結構的形狀和尺寸可以被設計和製造為導致半導體結構之間的最佳的鍵合強度。因此可以改善半導體結構之間的鍵合強度。
圖1A示出了根據一些實施例的示例性半導體元件100的截面的示意圖。半導體元件100代表透過對一對半導體結構102和半導體結構104的鍵合來形成的半導體元件的示例。半導體元件100的元件（例如，邏輯製程相容元件和NAND記憶體）可以單獨地形成在不同的晶圓上，並且然後被接合以形成鍵合的晶片/元件。如圖1A中所示，半導體結構102和半導體結構104可以透過鍵合結構106被鍵合。資料/電信號可以透過鍵合結構106在半導體結構102和半導體結構104之間傳輸。作為示例，半導體結構102包括多個邏輯製程相容元件，並且半導體結構104包括NAND儲存單元的陣列。
在本發明的其中一些實施例中，半導體結構102中的邏輯製程相容元件包括可以以與用於邏輯元件的製造製程相當的方式製造的任何半導體元件。例如，邏輯製程相容元件可以包括記憶體元件的週邊電路。在本發明的其中一些實施例中，邏輯製程相容元件還包括處理器、控制器、隨機存取記憶體（RAM）（例如，動態隨機存取記憶體（DRAM）和/或靜態隨機存取記憶體（SRAM））。在本發明的其中一些實施例中，邏輯製程相容元件包括處理器、隨機存取記憶體單元的陣列、以及用於NAND儲存單元陣列（例如，被包括在半導體結構104中）的週邊電路。在本發明的其中一些實施例中，邏輯製程相容元件使用互補金屬氧化物半導體（CMOS）技術來形成。處理器和隨機存取記憶體單元陣列兩者（如果有的話）可以用高級邏輯製程（例如90 奈米、65 奈米、45 奈米、32 奈米、28 奈米、20 奈米、16 奈米、14 奈米、10 奈米、7 奈米、5 奈米、3 奈米等）來實施以實現高速效能。處理器可以包括任何適當的通用或專用處理器。控制器可以包括處理半導體元件100的特定操作步驟的任何適當的軟體和/或硬體。隨機存取記憶體可以包括適當的DRAM和/或SRAM。
在本發明的其中一些實施例中，半導體元件100的半導體結構102還包括半導體結構104的NAND記憶體的週邊電路中的全部或一部分。週邊電路（也稱為控制電路和感測電路）可以包括用於促進NAND記憶體的操作步驟的任何適當的數位、類比、和/或混合信號電路。例如，週邊電路可以包括以下中的一個或多個：頁面緩衝器、解碼器（例如，行解碼器和列解碼器）、感測放大器、驅動器（例如，字元線驅動器）、電荷泵、電流或電壓參考、或電路的任何主動或被動部件（例如，電晶體、二極體、電阻器、或電容器）。
半導體結構104可以包括NAND儲存單元的陣列。即，半導體結構104可以是NAND快閃記憶體記憶體元件，其中儲存單元以3D NAND儲存串陣列和/或二維（2D）NAND儲存單元陣列的形式提供。NAND儲存單元可以被組織成頁，然後被組織成塊，其中各個NAND儲存單元電性連接到稱作位元線（BL）的單獨的線。在NAND儲存單元中具有相同垂直位置的所有單元可以透過字元線（WL）來透過控制閘極電性連接。在本發明的其中一些實施例中，平面包含透過相同的位元線電性連接的一定數量的塊。半導體結構104可以包括一個或多個平面，並且執行所有讀取/寫入/擦除操作步驟所需的週邊電路可以包括在半導體結構102和/或半導體結構104中。在本發明的其中一些實施例中，NAND儲存單元的陣列是平面（2D）NAND儲存單元的陣列，2D NAND儲存單元的陣列中的各個包括浮置閘極電晶體。根據一些實施例，2D NAND儲存單元的陣列包括多個2D NAND儲存串，多個2D NAND儲存串中的各個包括串聯連接的多個儲存單元（例如32至128個儲存單元）（類似NAND閘極）和兩個選擇電晶體。在本發明的其中一些實施例中，NAND儲存單元的陣列是3D NAND儲存串的陣列，3D NAND儲存串的陣列中的各個透過儲存堆疊層在基底上方（在3D上）垂直延伸。取決於3D NAND技術（例如，儲存堆疊層中的層/台階的數量），3D NAND儲存串通常包括32到256個NAND儲存單元，NAND儲存單元中的各個包括浮置閘極電晶體或電荷捕獲電晶體。
如圖1A中所示，半導體元件100可以包括與半導體結構102和半導體結構104導電性連接的鍵合結構106。在圖1B-圖1D中示出了鍵合結構106的部分108的詳細結構。在如圖1B中所示的一個示例中，可以透過第一鍵合層106-1和第二鍵合層106-2的鍵合來形成鍵合結構106。包括第一介電層116-1的第一鍵合層106-1可以是半導體結構102的一部分。包括第二介電層116-2的第二鍵合層106-2可以是半導體結構104的一部分。鍵合結構106可以包括鍵合介面112，在鍵合介面112處鍵合第一鍵合層106-1和第二鍵合層106-2。多個接觸結構110可以設置在與半導體結構102和半導體結構104中的相應部分導電性連接的鍵合結構106中（例如，在第一介電層116-1和第二介電層116-2中）。鍵合介面112可以包括接觸結構110外部的第一介面部分112-1和接觸結構110內部的第二介面部分112-2。在本發明的其中一些實施例中，沿著z方向，第一介電層116-1和第二介電層116-2中的各個具有的厚度在約150 奈米至約300 奈米的範圍內（例如150 奈米、180 奈米、200 奈米、250 奈米、280 奈米、300 奈米、320 奈米、350 奈米）。在本發明的其中一些實施例中，第一介電層116-1和第二介電層116-2中的各個的厚度為約200 奈米。
第一介面部分112-1可以包括第一介電層116-1和第二介電層116-2被鍵合為彼此接觸的區域。第二介面部分112-2可以包括接觸結構110的部分被鍵合為彼此接觸的接觸區域。如下面將詳細描述的，各個接觸結構110可以透過突出接觸結構和凹陷接觸結構的鍵合來形成。因為突出接觸結構和凹陷接觸結構的接觸區域均包括具有角度的表面，所以這些具有角度的表面引起第二介面部分112-2偏離第一介面部分112-1的平面。因此，突出接觸結構和凹陷接觸結構之間的接觸區域與第一介面部分112-1不共面。即，第二介面部分112-2可以與第一介面部分112-1不共面。
例如，如圖1B中所示，突出接觸結構可以是第一鍵合層106-1的一部分，並且凹陷接觸結構可以是第二鍵合層106-2的一部分。沿著z方向，第二介面部分112-2可以在第一介面部分112-1下方延伸。在本發明的其中一些實施例中，第二介面部分112-2通常跟隨突出接觸結構和凹陷接觸結構之間的接觸區域的輪廓。在本發明的其中一些實施例中，由於例如鍵合製程引起的變形和/或原子擴散，第二介面部分112-2偏離了突出接觸結構和凹陷接觸結構之間的接觸區域的（例如，在鍵合之前的）原始輪廓。在本發明的其中一些實施例中，鍵合製程引起突出接觸結構和凹陷接觸結構合併，使得第二介面部分112-2的部分與周圍的材料變得難以區分。應當注意的是，本發明中所述的鍵合介面的外形（例如112）僅是為了說明第二介面部分112-2與第一介面部分112-1之間的相對位置的目的，並且不代表鍵合介面112的實際輪廓。
為了便於說明，接觸結構110位在第一介電層116-1中、並且在與第一介面部分112-1共面的平面（如圖1B中的虛線所示）上方的部分稱為第一接觸部分110-1；並且接觸結構110位在第二介電層116-2中、並且在該平面下方的部分稱為第二接觸部分110-2。接觸結構110可以被視為在平面中彼此接觸的第一接觸部分110-1和第二接觸部分110-2。例如，如圖1B中所示，第二介面部分112-2可以位於第二接觸部分110-2中，而不是在常規鍵合製程中位於第一接觸部分和第二接觸部分之間。
第一接觸部分110-1的截面可以具有梯形形狀，並且第二接觸部分110-2的截面可以具有倒梯形形狀。第一接觸部分110-1和第二接觸部分110-2中的各個的橫向尺寸可以朝向該平面逐漸增加。如圖1B中所示，第一接觸部分110-1的頂表面（例如，沿著x方向或y方向）的橫向尺寸L11可以小於第一接觸部分110-1的底表面的橫向尺寸L13，並且第二接觸部分110-2的頂表面的橫向尺寸L14可以大於第二接觸部分110-2的底表面的橫向尺寸L12。在本發明的其中一些實施例中，橫向尺寸L11和橫向尺寸L13均可以在約200 奈米至約350 奈米的範圍內（例如，200 奈米、250 奈米、280 奈米、300 奈米、320 奈米、350 奈米）。在本發明的其中一些實施例中，橫向尺寸L14和橫向尺寸L12均可以在約300 奈米至約450 奈米的範圍內（例如，300 奈米、350 奈米、380 奈米、400 奈米、420 奈米、450 奈米）。在本發明的其中一些實施例中，橫向尺寸L11小於橫向尺寸L12。在本發明的其中一些實施例中，橫向尺寸L13小於橫向尺寸L14，其中L13小於300 奈米並且L14為約400 奈米。
圖1C示出了根據一些實施例的鍵合結構106的另一個示例。鍵合結構106可以包括鍵合介面113，在鍵合介面113處第一鍵合層106-1和第二鍵合層106-2被鍵合為彼此接觸。鍵合結構106可以包括多個接觸結構111，多個接觸結構111中的各個包括第一介電層116-1中的第一接觸部分111-1和第二介電層116-2中的第二接觸部分111-2。第一接觸部分111-1的頂表面（例如，沿著x方向或y方向）的橫向尺寸L21可以小於第一接觸部分111-1的底表面的橫向尺寸L23，並且第二接觸部分111-2的頂表面的橫向尺寸L24可以大於第二接觸部分111-2的底表面的橫向尺寸L22。在本發明的其中一些實施例中，橫向尺寸L21和L23均可以在約300 奈米至約450 奈米的範圍內（例如，300 奈米、350 奈米、380 奈米、400 奈米、420 奈米、450 奈米）。在本發明的其中一些實施例中，橫向尺寸L24和L22均可以在約200 奈米至約350 奈米的範圍內（例如200 奈米、250 奈米、280 奈米、300 奈米、320 奈米、350 奈米）。不同於圖1B中所示的鍵合結構106，橫向尺寸L21大於橫向尺寸L22。在本發明的其中一些實施例中，橫向尺寸L23大於橫向尺寸L24，其中L23為約400 奈米並且L24小於300 奈米。
此外，如圖1C中所示，鍵合介面113可以包括第一介面部分113-1和第二介面部分113-2。在本發明的其中一些實施例中，第一介面部分113-1代表第一介電層116-1和第二介電層116-2被鍵合為彼此接觸的區域/表面，並且第二介面部分113-2代表突出接觸結構和凹陷接觸結構被鍵合為彼此接觸的區域/表面。不同於圖1B中的鍵合介面112，突出接觸結構可以是第二鍵合層106-2的一部分，並且凹陷接觸結構可以是第一鍵合層106-1的一部分。第二介面部分113-2可以在第一介面部分113-1上方，並且可以位於第一接觸部分111-1中。
圖1D示出了根據一些實施例的鍵合結構106的另一個示例。鍵合結構106可以包括鍵合介面122，在鍵合介面122處第一鍵合層106-1和第二鍵合層106-2被鍵合為彼此接觸。不同於圖1B和圖1C中所示的鍵合結構106，在圖1D中，鍵合結構106可以包括多個接觸結構123和接觸結構124。各個接觸結構123包括第一介電層116-1中的第一接觸部分123-1和第二介電層116-2中的第二接觸部分123-2。各個接觸結構124包括第一介電層116-1中的第一接觸部分124-1和第二介電層116-2中的第二接觸部分124-2。在本發明的其中一些實施例中，接觸結構123類似於接觸結構111，並且接觸結構124類似於接觸結構110。例如，第一接觸部分123-1的頂表面的橫向尺寸L31可以大於第二接觸部分123-2的底表面的橫向尺寸L32，並且第一接觸部分124-1的頂表面的橫向尺寸L33可以小於第二接觸部分124-2的底表面的橫向尺寸L34。接觸結構123和124的結構和材料可以分別類似於接觸結構111和110的結構和材料，並且在本文中不再重複詳細描述。取決於設計和製造製程，接觸結構123和124可以形成在鍵合結構106中的任何適當的位置中。
不同於圖1B和圖1C中所示的鍵合結構106，在圖1D中，可以透過將具有多個第一突出接觸結構和多個第一凹陷接觸結構的第一鍵合層106-1鍵合到具有多個第二凹陷接觸結構和多個第二突出接觸結構的第二鍵合層106-2來形成鍵合結構106。各個第一突出接觸結構可以被鍵合為與相應的（例如，匹配的）第二凹陷接觸結構接觸，並且各個第一凹陷接觸結構可以被鍵合為與相應的第二突出接觸結構接觸。如圖1D中所示，鍵合介面122可以包括第一介面部分122-1、第二介面部分122-2、和第三介面部分122-3。在本發明的其中一些實施例中，第一介面部分122-1代表第一介電層116-1和第二介電層116-2被鍵合為彼此接觸的區域/表面，第二介面部分122-2代表第一凹陷接觸結構和第二突出接觸結構被鍵合為彼此接觸的區域/表面，並且第三介面部分122-3代表第一突出接觸結構和第二凹陷接觸結構被鍵合為彼此接觸的區域/表面。第二介面部分122-2和第三介面部分122-3均可以與第一介面部分122-1不共面。在本發明的其中一些實施例中，第二介面部分122-2可以在第一介面部分122-1上方，並且可以位於第一接觸部分123-1中。在本發明的其中一些實施例中，第三介面部分122-3可以在第一介面部分122-1下方，並且可以位於第二接觸部分124-2中。
圖1B-圖1D中所示的接觸結構（例如接觸結構110、接觸結構111、接觸結構123和接觸結構124）均可以包括任何適當的（一種或多種）導電材料，例如銅、鎢、鋁、鈷、多晶矽、摻雜的矽、和/或矽化物。在本發明的其中一些實施例中，接觸結構可以包括例如銅的金屬材料。各個突出接觸結構和相應的凹陷接觸結構可以包括相同的（一種或多種）材料。第一和第二介電層116-1和116-2均可以包括適當的（一種或多種）介電材料，例如氧化矽、氮化矽、和/或氮氧化矽。
在圖1B-圖1D中所示的各個鍵合結構106中，第一鍵合層106-1和第二鍵合層106-2之間的鍵合可以包括適當的鍵合方法，例如混合鍵合（也稱為“金屬/介電混合鍵合”），混合鍵合是直接鍵合技術（例如，在不使用例如焊料或黏合劑的中間層的情況下在表面之間形成鍵合），並且可以同時獲得金屬-金屬鍵合和介電-介電鍵合。可以在各個突出接觸結構和相應的凹陷接觸結構之間形成金屬-金屬鍵合，並且可以在第一介電層116-1和第二介電層1 116-2之間形成介電-介電鍵合。
應當理解，在本發明中不限制堆疊的半導體結構的相對位置和數量。在本發明的其中一些實施例中，NAND儲存單元的陣列沿著z方向在邏輯製程相容元件上方。在本發明的其中一些實施例中，NAND儲存單元的陣列沿著z方向在邏輯製程相容元件下方。至少兩個半導體結構可以與圖1B-圖1D中所示的鍵合結構（或鍵合層）鍵合。可以跨鍵合結構106透過接觸結構來執行NAND記憶體與邏輯製程相容元件（例如，處理器和RAM）之間的資料傳輸。
圖2示出了根據一些實施例，具有用鍵合結構鍵合的一對半導體結構的半導體元件200。鍵合結構可以與圖1B-圖1D中所示的鍵合結構106中的任何一個類似或相同。例如，在半導體元件200中，邏輯製程相容元件沿著z方向放置在NAND儲存單元的陣列上方。應當注意，為了便於說明，基於兩個半導體結構描述了本發明的實施例。在許多其他實施例中，可以使用多於一個的鍵合結構垂直地堆疊多於兩個的半導體結構。取決於半導體結構上的設計和/或鍵合接觸，各個鍵合結構中的接觸結構的類型和/或位置/佈局可以相同或類似。還應當注意，在整個本發明中，附圖中描述的半導體元件的結構和半導體元件中的導電性連接僅出於說明性目的，並且不意味著代表半導體元件的實際結構或導電性連接。
如圖2中所示，半導體元件200包括鍵合的晶片，該鍵合的晶片包括第二半導體結構204-2和堆疊在第二半導體結構204-2之上的第一半導體結構204-1。第一半導體結構204-1和第二半導體結構204-2透過其間的鍵合結構232接合，鍵合結構232可以透過第一半導體結構204-1中的第一鍵合層232-1和第二半導體結構204-2中的第二鍵合層232-2的鍵合來形成。如圖2中所示，第二半導體結構204-2可以包括基底202，基底202可以包括矽（例如，單晶矽、c-Si）、矽鍺（SiGe）、砷化鎵（GaAs）、鍺（Ge）、絕緣體上矽（SOI）、或任何其他適當的材料。
半導體元件200的第二半導體結構204-2可以包括在基底202上方的儲存堆疊層206。要注意的是，在圖2中增加了z方向和x/y方向，以進一步說明半導體元件200中的部件的空間關係。基底202包括在x方向和y方向（橫向方向或寬度方向）上橫向延伸的兩個橫向表面（例如，頂表面和底表面）。如本文所使用的，當半導體元件（例如，半導體元件200）的基底（例如，基底202）在z方向（垂直方向或厚度方向）上放置在半導體元件的最低平面中時，半導體元件的一個部件（例如，層或元件）是在另一個部件（例如，層或元件）“上”、“上方”還是“下方”，是在z方向上相對於半導體元件的基底來確定的。在整個本發明中，應用了用於描述空間關係的相同概念。
在本發明的其中一些實施例中，第二半導體結構204-2包括NAND快閃記憶體記憶體元件，其中以3D NAND儲存串208的陣列的形式提供儲存單元。根據一些實施例，各個3D NAND儲存串208穿過均包括導體層和介電層的多個對而垂直延伸。堆疊和交錯的導體層和介電層在本文中也稱為儲存堆疊層206。根據一些實施例，儲存堆疊層206中的交錯的導體層和介電層在垂直方向上交替。換句話說，除了在儲存堆疊層206的頂部或底部的那些層之外，各個導體層可以在兩側上被兩個介電層鄰接，並且各個介電層可以在兩側上被兩個導體層鄰接。導體層均可以具有相同的厚度或不同的厚度。類似地，介電層均可以具有相同的厚度或不同的厚度。導體層可以包括導體材料，包括但不限於W、Co、Cu、Al、摻雜的矽、矽化物、或其任何組合。介電層可以包括介電材料，包括但不限於氧化矽、氮化矽、氮氧化矽、或其任何組合。
在本發明的其中一些實施例中，各個3D NAND儲存串208是包括半導體通道和儲存膜的“電荷捕獲”型NAND儲存串。在本發明的其中一些實施例中，半導體通道包括矽，例如非晶矽、多晶矽、或單晶矽。在本發明的其中一些實施例中，儲存膜是包括穿隧層、儲存層（也稱為“電荷捕獲/儲存層”）、和阻隔層的複合介電層。各個3D NAND儲存串208可以具有圓柱形狀（例如，柱形形狀）。根據一些實施例，半導體通道、儲存膜的穿隧層、儲存層、和阻隔層沿著從柱的中心朝向柱的外表面的方向按此順序佈置。穿隧層可以包括氧化矽、氮氧化矽、或其任何組合。儲存層可以包括氮化矽、氮氧化矽、矽、或其任何組合。阻隔層可以包括氧化矽、氮氧化矽、高介電常數（高k）介電或其任何組合。在一個示例中，阻隔層可以包括氧化矽/氮氧化矽/氧化矽（ONO）的複合層。在另一個示例中，阻隔層可以包括高k介電層，例如，氧化鋁（Al2 O3 ）、氧化鉿（HfO2 ）或氧化鉭（Ta2 O5 ）層等。
在本發明的其中一些實施例中，3D NAND儲存串還包括多個控制閘極（均是字元線的一部分）。儲存堆疊層206中的各個導體層可以充當用於3D NAND儲存串208的各個儲存單元的控制閘極。在本發明的其中一些實施例中，各個3D NAND儲存串208包括在z方向上的相應端處的兩個插塞。如本文中所使用的，當基底202放置在半導體元件200的最低平面中時，部件（例如3D NAND儲存串208）的“上端”是在z方向上更遠離基底202的一端，並且部件（例如3D NAND儲存串208）的“下端”是在z方向上更靠近基底202的一端。下端處的插塞可以與半導體通道接觸並且包括從基底202磊晶生長的半導體材料，例如單晶矽。下端處的插塞可以充當由3D NAND儲存串208的源選擇閘極控制的通道。上端處的插塞可以包括半導體材料（例如，多晶矽）。透過在第二半導體結構204-2的製造期間覆蓋3D NAND儲存串208的上端，上端的插塞可以充當蝕刻停止層，以阻止蝕刻填充在3D NAND儲存串208中的介電材料，例如氧化矽和氮化矽。在本發明的其中一些實施例中，上端處的插塞充當3D NAND儲存串208的汲極。
應當理解，3D NAND儲存串208不限於“電荷捕獲”型的3D NAND儲存串，並且在其他實施例中可以是“浮置閘極”型的3D NAND儲存串。基底202可以包括作為“浮置閘極”型的3D NAND儲存串的源極板的多晶矽。
在本發明的其中一些實施例中，第二半導體結構204-2還包括在儲存堆疊層206上方的互連層210以傳輸電信號。互連層210可以包括多個互連（在本文中也稱為“接觸”），包括橫向互連線和垂直互連接入（VIA）接觸。如本文中所使用的，術語“互連”可以廣泛地包括任何適當類型的互連，例如中端製程（MEOL）互連和後端製程（BEOL）互連。在本發明的其中一些實施例中，互連層210中的互連還包括局部互連，例如與3D NAND儲存串208導電性連接的位元線接觸和與儲存堆疊層206的導體層導電性連接的字元線接觸。互連層210還可以包括在其中可以形成互連線和VIA接觸的一個或多個層間介電（ILD）層（也稱為“金屬間介電（IMD）層”）。互連層210中的互連線和過孔接觸可以包括導電材料，包括但不限於W、Co、Cu、Al、矽化物、或其任何組合。互連層210中的ILD層可以包括介電材料，包括但不限於氧化矽、氮化矽、氮氧化矽、低k介電、或其任何組合。
在本發明的其中一些實施例中，半導體元件200的第一半導體結構204-1包括元件層216，元件層216包括週邊電路220。例如，週邊電路220可以是用於控制和感測半導體元件200的NAND記憶體的週邊電路中的一部分或全部。在本發明的其中一些實施例中，電晶體230進一步形成週邊電路220，即，用於促進NAND記憶體的操作步驟的任何適當的數位、類比、和/或混合信號控制和感測電路，包括但不限於頁面緩衝器、解碼器（例如，行解碼器和列解碼器）、感測放大器、驅動器（例如，字元線驅動器）、電荷泵、電流或電壓參考、或電路的任何主動或被動部件（例如，電晶體、二極體、電阻器、或電容器）。在本發明的其中一些實施例中，元件層216還包括在週邊電路220的外部的處理器和/或RAM單元的陣列。
在本發明的其中一些實施例中，第一半導體結構204-1包括在元件層216之下並與元件層216接觸的互連層214，以和週邊電路220來往傳輸電信號。互連層214可以包括多個互連，包括橫向互連線和VIA接觸，例如中段（MEOL）互連和後段（BEOL）互連。互連層214還可以包括在其中可以形成互連線和過孔接觸的一個或多個ILD層。即，互連層214可以包括多個ILD層中的互連線和VIA接觸。互連層214中的互連線和過孔接觸可以包括導電材料，包括但不限於鎢（W）、鈷（Co）、銅（Cu）、鋁（Al）、矽化物、或其任何組合。互連層214中的ILD層可以包括介電材料，包括但不限於氧化矽、氮化矽、氮氧化矽、低介電常數（低k）介電、或其任何組合。在本發明的其中一些實施例中，元件層216中的元件透過互連層214中的互連彼此電性連接。例如，RAM單元的陣列可以透過互連層214電性連接到處理器。
在本發明的其中一些實施例中，第一半導體結構204-1包括在元件層216上方並與元件層216接觸的半導體層234。半導體層234可以是在其上形成元件層216（例如，電晶體230）的減薄基底。在本發明的其中一些實施例中，半導體層234包括單晶矽。在本發明的其中一些實施例中，半導體層234可以包括多晶矽、非晶矽、SiGe、GaAs、Ge、或任何其他適當的材料。半導體層234還可以包括隔離區和摻雜區。
電晶體230可以形成在半導體層234“上”，其中，電晶體230中的全部或一部分形成在半導體層234中（例如，在半導體層234的底表面上方）和/或直接形成在半導體層234上。隔離區（例如，淺溝槽隔離（STI））和摻雜區（例如，電晶體230的源極區和汲極區）也可以形成在半導體層234中。根據一些實施例，具有先進的邏輯製程（例如，90 奈米、65 奈米、45 奈米、32 奈米、28 奈米、20 奈米、16 奈米、14 奈米、10 奈米、7 奈米、5 奈米、3 奈米等的技術節點）的電晶體230具有高速效能。
第一半導體結構204-1還可以包括在半導體層234上方的襯墊引出互連層236。襯墊引出互連層236可以包括在一個或多個ILD層中的互連，例如接觸襯墊238。在本發明的其中一些實施例中，例如，出於襯墊引出目的，襯墊引出互連層236中的互連可以在半導體元件200與外部電路之間傳輸電信號。襯墊引出互連層236和互連層214可以形成在半導體層234的相對側處。
在本發明的其中一些實施例中，第一半導體結構204-1還包括一個或多個接觸240，一個或多個接觸240延伸穿過半導體層234，以電性連接襯墊引出互連層236以及互連層214和互連層210。結果，週邊電路220可以透過互連層214和互連層210以及鍵合結構232電性連接到3D NAND儲存串208的陣列。此外，週邊電路220（和處理器和/或RAM單元，如果有的話）和3D NAND儲存串208的陣列可以透過接觸結構218和襯墊引出互連層236電性連接到外部電路。
如圖2中所示，第一半導體結構204-1可以包括第一鍵合層232-1，並且第二半導體結構204-2還可以包括第二鍵合層232-2。第一鍵合層232-1和第二鍵合層232-2可以在鍵合介面212處鍵合，進而形成鍵合結構232。沿著z方向，第一鍵合層232-1可以在互連層214下方，並且在鍵合介面212上方，並且第二鍵合層232-2可以在互連層210上方，並且在鍵合介面212下方。第一鍵合層232-1可以與互連層214接觸，並且導電性連接到互連層214，並且第二鍵合層232-2可以與互連層210接觸，並且導電性連接到互連層210。半導體元件200可以包括設置在鍵合結構232中的多個接觸結構218（例如，鍵合接觸），多個接觸結構218導電性連接到互連層210和互連層214，使得元件層216可以導電性連接到儲存堆疊層206（或3D NAND儲存串208）。沿著z方向，接觸結構218可以跨鍵合介面212延伸，以在互連層210和互連層214之間傳輸電信號。接觸結構218可以設置在鍵合結構232中的任何適當的位置處，以提供第一半導體結構204-1和第二半導體結構204-2之間的導電性連接。例如，接觸結構218可以與互連接觸並且導電性連接到互連，所述互連導電性連接到儲存堆疊層206中的3D NAND儲存串208和導體層。
透過第一鍵合層232-1和第二鍵合層232-2的鍵合而形成的鍵合結構232，可以包括接觸結構218和電性絕緣接觸結構218的介電材料。接觸結構218可以包括導電材料，包括但不限於W、Co、Cu、Al、矽化物、或其任何組合。在本發明的其中一些實施例中，接觸結構218包括Cu。第一鍵合層232-1和第二鍵合層232-2的剩餘區域可以用介電材料形成，所述介電材料包括但不限於氧化矽、氮化矽、氮氧化矽、低k介電、或其任何組合。鍵合結構232可以類似於圖1B-圖1D中所示的鍵合結構106中的任何一個。鍵合結構232（例如，接觸結構218、鍵合介面212、以及第一鍵合層232-1和第二鍵合層232-2）的結構和組成可以類似於圖1B-圖1D中所示的鍵合結構106的結構和組成，並且在本文中不再重複詳細描述。
圖3A-圖3E示出了根據一些實施例的用於在半導體結構中形成具有多個突出接觸結構的鍵合層的示例性鍵合方法300。圖7A示出了圖3A-圖3E中所示的鍵合方法300的流程圖700。圖4A-圖4D示出了根據一些實施例的用於在半導體結構中形成具有多個凹陷接觸結構的鍵合層的示例性鍵合方法400。圖7B示出了圖4A-圖4D中所示的鍵合方法400的流程圖701。圖5A-圖5C示出了根據一些實施例的用於鍵合一對半導體結構的示例性鍵合方法500。圖6A示出了根據一些實施例的在一對半導體結構上採用的鍵合方法500的流程圖600。圖6B示出了根據一些實施例的在另一對半導體結構上採用的鍵合方法500的流程圖601。為了便於描述，一起描述圖3A-圖3E、圖4A-圖4D、和圖5A-圖5C中所示的方法。應當理解，鍵合方法300、鍵合方法400和鍵合方法500中所示的操作步驟不具有排他性，並且在任何所示的操作步驟之前、之後、或之間也可以執行其他操作步驟。此外，可以同時或者以與圖3A-圖3E、圖4A-圖4D、和圖5A-圖5C中所示的不同的循序執行一些操作步驟。可以採用流程圖600來形成具有與圖1B或圖1C中所示的鍵合結構106類似的鍵合結構的半導體元件。
參考圖6A，流程圖600開始於操作步驟602和操作步驟604，其中分別形成第一半導體結構和第二半導體結構。第一半導體結構包括具有第一介電層、和在第一介電層中的多個突出接觸結構的第一鍵合層。第二半導體結構包括具有第二介電層、和在第二介電層中的多個凹陷接觸結構的第二鍵合層。圖5A示出了對應的結構。在各種實施例中，可以在相同的時間或在不同的時間執行操作步驟602和操作步驟604。
如圖5A中所示，分別形成第一半導體結構502和第二半導體結構504。第一半導體結構502可以包括形成在第一晶圓302上的第一鍵合層506-1，第一鍵合層506-1具有第一介電層316和在第一介電層316中的多個突出接觸結構314。第二半導體結構504可以包括形成在第二晶圓402上的第二鍵合層506-2，第二鍵合層506-2具有第二介電層416和在第二介電層416中的多個凹陷接觸結構414。各個突出接觸結構314在後續操作步驟中可以被鍵合為與相應的凹陷接觸結構414接觸。在本發明的其中一些實施例中，突出接觸結構314和凹陷接觸結構414的底表面均可以與相應的晶圓接觸並且導電性連接到相應的晶圓。
如圖5A中所示，突出接觸結構314的頂表面可以在第一介電層316的頂表面上方，而凹陷接觸結構414的頂表面可以在第二介電層416的頂表面下方。在本發明的其中一些實施例中，各個突出接觸結構314和相應的凹陷接觸結構414的位置和尺寸（例如，橫向和垂直尺寸）允許突出接觸結構314在鍵合時垂直和橫向地與相應的凹陷接觸結構414接觸。在本發明的其中一些實施例中，突出接觸結構314的頂表面的橫向尺寸L51可以大於或等於底表面的橫向尺寸L52。在本發明的其中一些實施例中，凹陷接觸結構414的頂部開口的橫向尺寸L53可以大於或等於底表面的橫向尺寸L54。在本發明的其中一些實施例中，橫向尺寸L51可以大於或等於橫向尺寸L54。橫向尺寸L51可以大於、等於、或小於橫向尺寸L53。在本發明的其中一些實施例中，橫向尺寸L51等於或小於橫向尺寸L53。在本發明的其中一些實施例中，突出接觸結構314的頂表面與第一介電層316的頂表面之間的距離D51可以大於或等於第二介電層416的頂表面與凹陷接觸結構414的底表面之間的距離D52（例如，凹陷接觸結構414的深度）。
在本發明的其中一些實施例中，橫向尺寸L51和橫向尺寸L52均可以在約200 奈米至約350 奈米的範圍內（例如，200 奈米、250 奈米、280 奈米、300 奈米、320 奈米、350 奈米）。在本發明的其中一些實施例中，橫向尺寸L53和L54均可以在約300 奈米至約450 奈米的範圍內（例如，300 奈米、350 奈米、380 奈米、400 奈米、420 奈米、450 奈米）。在本發明的其中一些實施例中，橫向尺寸L52小於橫向尺寸L53。在本發明的其中一些實施例中，沿著z方向，第一介電層316和第二介電層416中的各個具有在約150 奈米至約300 奈米的範圍內（例如150 奈米、180 奈米、200 奈米、250 奈米、280 奈米、300 奈米、320 奈米、350 奈米）的厚度。在本發明的其中一些實施例中，第一和第二介電層316和416中的各個的厚度為約200 奈米。
在本發明的其中一些實施例中，突出接觸結構314和凹陷接觸結構414均可以包括導電材料，包括但不限於W、Co、Cu、Al、矽化物、或其任何組合。在本發明的其中一些實施例中，突出接觸結構314和凹陷接觸結構414均包括Cu。第一和第二介電層316和416均可以包括但不限於氧化矽、氮化矽、氮氧化矽、低k介電、或其任何組合。
如前所述，可以在鍵合的時間之前在相同的時間、或不同的時間形成第一半導體結構502和第二半導體結構504。圖3A-圖3E示出了根據一些實施例的用於形成第一半導體結構502的方法300。圖7A示出了方法300的流程圖700。
參考圖7A，流程圖700開始於操作步驟702，其中在第一晶圓上形成圖案化的介電層，和在圖案化的介電層中的多個開口。圖3A和圖3B示出了對應的結構。
如圖3B中所示，在第一晶圓302上形成圖案化的介電層308和在圖案化的介電層308中的多個開口310。在本發明的其中一些實施例中，圖案化的介電層308的厚度T01大於200 奈米。在本發明的其中一些實施例中，開口310（例如，在與圖案化的介電層308的頂表面共面的表面處）的橫向尺寸D1在約200 奈米至約350 奈米的範圍內（例如，200 奈米、250 奈米、280 奈米、300 奈米、320 奈米、350 奈米）。在本發明的其中一些實施例中，橫向尺寸D1為約300 奈米。在各種實施例中，第一晶圓302可以包括多個邏輯製程相容元件或NAND儲存單元的陣列。可以在形成圖案化的介電層308和開口310之前形成第一晶圓302。
下面描述根據一些實施例的形成具有NAND儲存單元陣列的第一晶圓302的示例性製程。第一晶圓302可以包括NAND儲存單元陣列、和導電性連接到NAND儲存單元陣列的互連層。在本發明的其中一些實施例中，在基底上方形成儲存堆疊層，並且形成穿過儲存堆疊層垂直延伸的NAND儲存串的陣列。首先，在基底（例如，矽基底）上方形成多個交錯的犧牲層和介電層。交錯的犧牲層和介電層可以形成介電堆疊層。在本發明的其中一些實施例中，各個犧牲層包括氮化矽層，並且各個介電層包括氧化矽層。可以透過一種或多種薄膜沉積製程來形成交錯的犧牲層和介電層，所述薄膜沉積製程包括但不限於化學氣相沉積（CVD）、物理氣相沉積（PVD）、原子層沉積（ALD）、或其任何組合。在本發明的其中一些實施例中，可以透過閘極替換製程來形成儲存堆疊層，例如，使用相對於介電層有選擇性的對犧牲層的濕式/乾式蝕刻並用導體層填充所得到的凹陷，進而用多個導體層替換犧牲層。結果，儲存堆疊層可以包括交錯的導體層和介電層。在本發明的其中一些實施例中，各個導體層包括金屬層，例如鎢層。應該理解，在其他實施例中，可以透過交替地沉積導體層（例如，摻雜的多晶矽層）和介電層（例如，氧化矽層）來形成儲存堆疊層，而無需閘極替換製程。在本發明的其中一些實施例中，在儲存堆疊層和基底之間形成包括氧化矽的襯墊氧化物層。
然後，可以在基底上方形成3D NAND儲存串。儲存串中的各個穿過儲存堆疊層的交錯的導體層和介電層垂直延伸。在本發明的其中一些實施例中，形成3D NAND儲存串的製造製程包括使用乾式蝕刻和/或濕式蝕刻（例如深反應離子蝕刻（DRIE））形成穿過儲存堆疊層進入基底的通道孔，然後從基底在該通道孔的下部部分中磊晶生長插塞。在本發明的其中一些實施例中，形成3D NAND儲存串的製造製程還包括隨後使用例如原子層沉積（ALD）、化學氣相沉積（CVD）、物理氣相沉積（PVD）、或其任何組合的薄膜沉積製程，用例如儲存膜（例如，穿隧層、儲存層、和阻隔層）和半導體層的多個層來填充通道孔。在本發明的其中一些實施例中，形成3D NAND儲存串的製造製程還包括透過在3D NAND儲存串的上端處蝕刻出凹陷，然後使用例如原子層沉積（ALD）、化學氣相沉積（CVD）、物理氣相沉積（PVD）、或其任何組合的薄膜沉積製程用半導體材料填充該凹陷，在通道孔的上部部分中形成另一個插塞。在本發明的其中一些實施例中，代替3D NAND儲存單元的陣列，在基底上形成平面（2D）NAND儲存單元的陣列。在本發明的其中一些實施例中，2D NAND儲存單元包括“浮置閘極”型的2D NAND儲存單元和/或“電荷捕獲”型的2D NAND儲存單元。
在本發明的其中一些實施例中，在3D NAND儲存單元的陣列上方形成互連層。互連層可以包括在一個或多個ILD層中的多個互連。互連層可以包括在多個ILD層中的中段（MEOL）互連和/或後段（BEOL）互連的互連，以與3D NAND儲存串的陣列進行電性連接。在本發明的其中一些實施例中，互連層包括多個ILD層和其中的以多種製程形成的互連。例如，互連層中的互連可以包括透過一種或多種薄膜沉積製程沉積的導電材料，所述薄膜沉積製程包括但不限於化學氣相沉積（CVD）、物理氣相沉積（PVD）、原子層沉積（ALD）、電鍍、化學鍍、或其任何組合。形成互連的製造製程還可以包括微影、化學機械拋光（CMP）、濕式/乾式蝕刻、或任何其他適當的製程。ILD層可以包括透過一種或多種薄膜沉積製程沉積的介電材料，所述薄膜沉積製程包括但不限於化學氣相沉積（CVD）、物理氣相沉積（PVD）、原子層沉積（ALD）、或其任何組合。所示的ILD層和互連可以統稱為互連層。在本發明的其中一些實施例中，互連層形成在2D NAND儲存單元的陣列上方。
下面描述根據一些實施例的形成具有多個邏輯製程相容元件的第一晶圓302的示例性製程。第一晶圓302可以包括邏輯製程相容元件和導電性連接到該邏輯製程相容元件的互連層。邏輯製程相容元件可以至少包括處理器、RAM單元的陣列、和週邊電路。在本發明的其中一些實施例中，在基底（例如，矽基底）上形成多個電晶體。可以透過多種製程來形成電晶體，所述製程包括但不限於微影、乾式/濕式蝕刻、薄膜沉積、熱生長、注入、化學機械拋光（CMP）、以及任何其他適當的製程。在本發明的其中一些實施例中，透過離子注入和/或熱擴散在基底中形成摻雜區，摻雜區例如作為電晶體的源極區和/或汲極區。在本發明的其中一些實施例中，還透過濕式/乾式蝕刻和薄膜沉積在基底中形成隔離區（例如，淺溝槽隔離（STI））。電晶體可以在基底上形成元件層。在本發明的其中一些實施例中，元件層包括處理器、RAM單元的陣列、和週邊電路。
然後，可以在處理器和RAM單元的陣列上方形成互連層。互連層可以包括在一個或多個ILD層中的多個互連。互連層可以包括在多個ILD層中的中段（MEOL）互連和/或後段（BEOL）互連的互連，以與元件層進行電性連接。在本發明的其中一些實施例中，互連層包括多個ILD層和其中的以多種製程形成的互連。例如，互連層中的互連可以包括透過一種或多種薄膜沉積製程沉積的導電材料，所述薄膜沉積製程包括但不限於化學氣相沉積（CVD）、物理氣相沉積（PVD）、原子層沉積（ALD）、電鍍、化學鍍、或其任何組合。形成互連的製造製程還可以包括微影、化學機械拋光（CMP）、濕式/乾式蝕刻、或任何其他適當的製程。ILD層可以包括透過一種或多種薄膜沉積製程沉積的介電材料，所述薄膜沉積製程包括但不限於化學氣相沉積（CVD）、物理氣相沉積（PVD）、原子層沉積（ALD）、或其任何組合。ILD層和互連可以統稱為互連層。
返回參考圖3A，在形成第一晶圓302之後，可以在第一晶圓302之上形成介電材料層304，並且可以在介電材料層304之上形成遮罩層306。在本發明的其中一些實施例中，介電材料層304形成在第一晶圓302的互連層的頂表面上方，例如，形成在第一晶圓302的互連層的頂表面上。介電材料層304可以包括適當的介電材料（例如，氧化矽），並且可以透過一種或多種薄膜沉積製程形成，所述薄膜沉積製程包括但不限於化學氣相沉積（CVD）、物理氣相沉積（PVD）、原子層沉積（ALD）、或其任何組合。遮罩層306可以包括可以被圖案化、以用於對介電材料層304進行圖案化的蝕刻遮罩的任何適當的軟材料和/或硬材料。在本發明的其中一些實施例中，遮罩層306可以是單層結構或多層結構，並且包括微影膠層。然後可以使用微影製程對遮罩層306進行圖案化，以形成具有與開口310的位置和尺寸相對應的開口的蝕刻遮罩。蝕刻遮罩中的開口可以曝露介電材料層304。可以執行適當的蝕刻製程（例如，乾式蝕刻和/或濕式蝕刻）來去除介電材料層304的部分，進而形成開口310。在本發明的其中一些實施例中，採用同向性蝕刻製程（例如濕式蝕刻）來形成開口310。在本發明的其中一些實施例中，開口310的橫向尺寸朝向第一晶圓302逐漸減小。在本發明的其中一些實施例中，開口310可以曝露第一晶圓302中的互連層中的接觸和/或VIA。然後可以去除蝕刻遮罩。返回參考圖3B，可以形成具有曝露第一晶圓302的開口310的圖案化的介電層308。
返回參考圖7A，流程圖700進行到操作步驟704，其中形成導電層以至少部分地填充開口。圖3C示出了對應的結構。
如圖3C中所示，在圖案化的介電層308和開口310之上形成導電層312，以至少部分地填充開口310。在本發明的其中一些實施例中，導電層312完全填充各個開口310。導電層312可以透過任何適當的沉積方法形成，所述沉積方法例如電鍍、化學氣相沉積（CVD）、物理氣相沉積（PVD）、原子層沉積（ALD）、或其任何組合。在本發明的其中一些實施例中，導電層312包括銅，並且導電層312的沉積包括電鍍。在本發明的其中一些實施例中，填充開口310包括在沉積導電層312之前沉積黏合（膠）層、阻擋層、和/或種子層。
返回參考圖7A，流程圖700進行到操作步驟706，其中對導電層和圖案化的介電層進行平坦化。圖3D示出了對應的結構。
如圖3D中所示，可以對導電層312和圖案化的介電層308進行平坦化，以在圖案化的介電層308中形成多個突出接觸結構314。突出接觸結構314可以與第一晶圓302中的互連層中所曝露的接觸結構和/或VIA相互接觸，並且導電性連接到第一晶圓302中的互連層中所曝露的接觸結構和VIA。平坦化製程可以包括任何適當的方法，例如化學機械拋光（CMP）、和/或凹陷蝕刻。取決於導電層312的厚度，平坦化製程可以去除或可以不去除圖案化的介電層308的頂部部分。在平坦化製程之後，突出接觸結構314的頂表面可以與圖案化的介電層308的頂表面共面。
返回參考圖7A，流程圖700進行到操作步驟708，其中選擇性地去除圖案化的介電層的頂部部分，以形成第一介電層和在第一介電層中的多個突出接觸結構。圖3E示出了對應的結構。
如圖3E中所示，可以去除圖案化的介電層308的頂部部分以曝露各個突出接觸結構314的側壁，進而形成第一介電層316。突出接觸結構314和第一介電層316可以形成第一鍵合層506-1。圖案化的介電層308的被去除的部分的厚度T2，可以允許突出接觸結構314足夠的部分，以與相應的凹陷接觸結構鍵合。在本發明的其中一些實施例中，第一介電層的厚度T1可以是約200 奈米。在本發明的其中一些實施例中，可以執行選擇性蝕刻製程，以去除圖案化的介電層308的頂部部分，並保留突出接觸結構314。選擇性蝕刻製程對圖案化的介電層308的蝕刻速率可以比對突出接觸結構314的蝕刻速率更高。在本發明的其中一些實施例中，選擇性蝕刻製程包括適當的濕式蝕刻。突出接觸結構314的頂表面的橫向尺寸可以等於D1（即，等於L51）。可以形成具有第一介電層316和突出接觸結構314的第一鍵合層506-1。
圖4A-圖4D示出了根據一些實施例的用於形成第二半導體結構504的方法400。圖7B示出了方法400的流程圖701。
參考圖7B，流程圖701開始於操作步驟703，其中在第二晶圓上形成圖案化的介電層和在圖案化的介電層中的多個開口。圖4A和圖4B示出了對應的結構。
如圖4B中所示，在第二晶圓402上形成圖案化的介電層408，和在圖案化的介電層408中的多個開口410。在本發明的其中一些實施例中，圖案化的介電層408的厚度T02等於或大於200 奈米。在本發明的其中一些實施例中，開口410（例如，在與圖案化的介電層408的頂表面共面的表面處）的橫向尺寸D2在約300 奈米至約450 奈米的範圍內（例如，300 奈米、350 奈米、380 奈米、400 奈米、420 奈米、450 奈米）。在本發明的其中一些實施例中，D2為約400 奈米。
第二晶圓402可以是不同於第一晶圓302的晶圓。例如，如果第一晶圓302包括多個邏輯製程相容元件，則第二晶圓402可以包括NAND儲存單元的陣列，並且反之亦然。應當注意，在各種實施例中，當多於兩個的半導體結構被鍵合在一起時，取決於半導體元件的設計，第二晶圓402也可以與第一晶圓302相同或者可以包括其他元件。第一和第二半導體結構的實際部件和功能不應當被本發明的實施例限制。可以在形成圖案化的介電層408和開口410之前形成第二晶圓402。第二晶圓402的形成的具體實施方式可以被稱為第一晶圓302（例如，包括3D NAND儲存單元或邏輯製程相容元件）的形成，並且在本文中不再重複。
圖案化的介電層408和開口410的形成方法，可以類似於圖案化的介電層308和開口310的形成方法。如圖4A中所示，可以在第二晶圓402之上形成介電材料層404，並且可以在介電材料層404之上形成遮罩層406。然後可以對遮罩層406進行圖案化，以用於對介電材料層404的圖案化。遮罩層406和介電層404的材料，以及所執行的形成圖案化的介電層408和開口410的製造製程可以類似於圖3A和圖3B中所述的操作步驟，並且在本文中不再重複詳細描述。
返回參考圖7B，流程圖701進行到操作步驟705，其中形成導電層以部分地填充開口。圖4C示出了對應的結構。
如圖4C中所示，在圖案化的介電層408和開口410之上形成導電層412，以部分地填充開口410。導電層412的材料和沉積製程可以類似於導電層312的材料和沉積製程，並且在本文中不再重複詳細描述。然而，不同於導電層312，導電層412部分地填充各個開口410，使得開口410中的導電層412的頂表面可以在圖案化的介電層408的頂表面下方。
返回參考圖7B，流程圖701進行到操作步驟707，其中對導電層和圖案化的介電層進行平坦化，以形成第二介電層和在第二介電層中的多個凹陷接觸結構。圖4D示出了對應的結構。
如圖4D中所示，可以對導電層412和圖案化的介電層408進行平坦化，以在第二介電層416中形成多個凹陷接觸結構414。在本發明的其中一些實施例中，凹陷接觸結構414可以部分或完全覆蓋相應的開口410的底表面和側表面。凹陷接觸結構414可以與第二晶圓402中的互連層中所曝露的接觸結構和/或VIA相互接觸，並且導電性連接到第二晶圓402中的互連層中所曝露的接觸結構和VIA。平坦化製程可以包括任何適當的方法，例如化學機械拋光（CMP）和/或凹陷蝕刻。取決於導電層412的厚度，平坦化製程可以去除或可以不去除圖案化的介電層408的頂部部分。在平坦化製程之後，凹陷接觸結構414的頂表面可以與第二介電層416的頂表面共面。可以形成具有第二介電層416和凹陷接觸結構414的第二鍵合層506-2。
如圖4D中所示，凹陷接觸結構414的深度T3可以是第二介電層416的頂表面和凹陷接觸結構414的底表面之間的距離。橫向尺寸D3（例如，等於L54）代表凹陷接觸結構414的底表面的橫向尺寸（例如，寬度/直徑）。在本發明的其中一些實施例中，凹陷接觸結構414的深度T3等於或大於突出接觸結構314在第一介電層316上方的部分的厚度T2，並且凹陷接觸結構414的橫向尺寸D3小於或等於突出接觸結構314的橫向尺寸D1。
返回參考圖6A，流程圖600進行到操作步驟606，其中將各個突出接觸結構與相應的凹陷接觸結構以面對面的方式對準。圖5B示出了對應的結構。
如圖5B中所示，第一半導體結構502和第二半導體結構504中的一個被翻轉，使得各個突出接觸結構314與相應的（例如，匹配的）凹陷接觸結構414沿著z方向以面對面的方式對準。例如，第一半導體結構502被翻轉以與第二半導體結構504對準。
返回參考圖6A，流程圖600進行到操作步驟608，其中將第一半導體結構和第二半導體結構鍵合，使得各個突出接觸結構與相應的凹陷接觸結構接觸。圖5C示出了對應的結構。
如圖5C中所示，將第一半導體結構502和第二半導體結構504鍵合在一起，使得第一鍵合層506-1和第二鍵合層506-2彼此鍵合。各個突出接觸結構314可以與相應的凹陷接觸結構414接觸，並且第一介電層316可以與第二介電層416接觸。在第一鍵合層506-1和第二鍵合層506-2之間形成鍵合介面508。鍵合的第一鍵合層506-1和第二鍵合層506-2可以形成鍵合結構506。
鍵合製程可以包括混合鍵合，如果必要的話，其中可以使用適當的熱壓縮。因為突出接觸結構314和相應的凹陷接觸結構414之間沿著橫向方向的接觸，所以與常規的平坦表面混合鍵合相比，第一鍵合層506-1和第二鍵合層506-2的形狀和尺寸可以達成更高的鍵合強度。在鍵合製程期間，突出接觸結構314和凹陷接觸結構414中的至少一個可以受到變形，進而在突出接觸結構314和凹陷接觸結構414之間的接觸區域（例如，側表面）中產生熱量。例如，因為如前所述的突出接觸結構314和相應的凹陷接觸結構414的形狀和尺寸，所以在鍵合製程期間沿著突出接觸結構314和相應的凹陷接觸結構414的側表面可以發生摩擦，進而改變了側表面中的原子佈置。由於變形而產生的機械能可以轉化為熱量，增加了原子在側表面之間的擴散。而且，變形可以創造更多的空邊界，使吸收了來自摩擦的熱能的原子更易於在側表面之間擴散。擴散因此可以改善突出接觸結構314和相應的凹陷接觸結構414之間的鍵合強度。因此，即使在低溫下，本發明的混合鍵合也可以提供改善的鍵合強度。
圖6B示出了根據一些實施例的方法500的另一個流程圖601。不同於流程圖600中所示的操作步驟，流程圖601包括用於形成和鍵合均具有突出接觸結構和凹陷接觸結構的半導體結構的操作步驟。所形成的半導體元件可以具有與圖1D中所示的鍵合結構106類似的鍵合結構。
參考圖6B，流程圖601開始於操作步驟603，其中形成第一半導體結構，所述第一半導體結構具有第一介電層、以及在第一介電層中的多個第一突出接觸結構和多個第一凹陷接觸結構。第一突出接觸結構和第一凹陷接觸結構可以例如使用單獨的製造製程來單獨地形成。在本發明的其中一些實施例中，第一突出接觸結構和第一凹陷接觸結構中的一些結構可以在同一製造製程中形成。例如，可以透過同一製造製程，來形成在第一突出接觸結構和第一凹陷接觸結構中的導電層和圖案化的介電層。形成第一半導體結構的製造製程可以被稱為如圖3A-圖3E和圖4A-圖4D中所示的形成突出接觸結構314和凹陷接觸結構414的製造製程，並且在本文中不再重複詳細描述。
流程圖601進行到操作步驟605，其中形成第二半導體結構，所述第二半導體結構具有第二介電層、以及在第二介電層中的多個第二突出接觸結構和多個第二凹陷接觸結構。第二半導體結構可以透過與形成第一半導體結構的製造製程相同的製造製程來形成，或者可以透過不同的製造製程來形成。在各種實施例中，操作步驟603和操作步驟605可以在相同的時間或在不同的時間執行。形成第二半導體結構的製造製程可以被稱為如圖3A-圖3E和圖4A-圖4D中所示的形成突出接觸結構314和凹陷接觸結構414的製造製程，並且在本文中不再重複詳細描述。
流程圖601進行到操作步驟607，其中將各個突出接觸結構與相應的凹陷接觸結構以面對面的方式對準。具體地，各個第一突出接觸結構與相應的（例如，匹配的）第二凹陷接觸結構對準，並且各個第一凹陷接觸結構與相應的（例如，匹配的）第二突出接觸結構對準。
流程圖601進行到操作步驟609，其中使用混合鍵合將第一半導體結構與第二半導體結構鍵合，使得各個第一突出接觸結構與相應的第二凹陷接觸結構接觸，並且各個第一凹陷接觸結構與相應的第二突出接觸結構接觸。
應當注意，雖然在本發明中，採用3D記憶體元件及其形成製程作為示例來解釋鍵合結構和用於形成該鍵合結構的方法，但是所公開的鍵合結構和用於形成該鍵合結構的方法可以用在任何適當的元件和/或場景中，其中例如具有改善的鍵合強度的鍵合結構用於在兩個結構之間形成鍵合。
在本發明的其中一些實施例中，在形成鍵合的半導體結構之後，可以將第一半導體結構的基底（例如，在鍵合層上方的半導體）減薄，使得減薄的頂部基底可以用作半導體層，例如，單晶矽層或多晶矽層。可以透過包括但不限於如下製程的製程來將基底減薄：晶圓研磨、乾式蝕刻、濕式蝕刻、化學機械拋光（CMP）、任何其他適當的製程、或其任何組合。襯墊引出互連層形成在半導體層上方。襯墊引出互連層可以包括形成在一個或多個ILD層中的互連，例如襯墊接觸。襯墊接觸可以包括導電材料，包括但不限於W、Co、Cu、Al、摻雜的矽、矽化物、或其任何組合。ILD層可以包括介電材料，包括但不限於氧化矽、氮化矽、氮氧化矽、低k介電、或其任何組合。
本發明的實施例提供了用於形成半導體元件的方法。該方法包括以下操作步驟。在第一半導體結構中，形成具有第一介電層和多個突出接觸結構的第一鍵合層。在第二半導體結構中，形成具有第二介電層和多個凹陷接觸結構的第二鍵合層。將多個突出接觸結構與多個凹陷接觸結構鍵合，使得多個突出接觸結構中的各個與相應的凹陷接觸結構接觸。
在本發明的其中一些實施例中，多個突出接觸結構中的各個與相應的凹陷接觸結構接觸，使得多個突出接觸結構中的各個的頂表面與相應的凹陷接觸結構的底表面接觸，並且多個突出接觸結構中的各個的側表面與相應的凹陷接觸結構的側表面接觸。
在本發明的其中一些實施例中，第一介電層與第二介電層接觸，並且多個突出接觸結構與多個凹陷接觸結構的鍵合包括混合鍵合製程。
在本發明的其中一些實施例中，形成第一介電層和多個突出接觸結構包括：在第一晶圓之上形成第一介電層；以及在第一介電層中形成多個突出接觸結構。多個突出接觸結構中的各個的頂表面在第一介電層的頂表面上方。
在本發明的其中一些實施例中，形成第一介電層和多個突出接觸結構包括：在第一晶圓上形成圖案化的介電層並在圖案化的介電層中形成多個開口；形成導電層以至少部分地填充開口；以及對導電層和圖案化的介電層的頂表面進行平坦化。形成第一介電層和多個突出接觸結構還可以包括選擇性地去除平坦化的圖案化的介電層的頂部部分，以形成第一介電層和多個突出接觸結構。
在本發明的其中一些實施例中，形成導電層包括執行電鍍、化學氣相沉積（CVD）、物理氣相沉積（PVD）、或原子層沉積（ALD）中的至少一種。
在本發明的其中一些實施例中，平坦化的導電層的頂表面與平坦化的圖案化的介電層的頂表面共面，並且對導電層和圖案化的介電層的頂表面進行平坦化包括在導電層和圖案化的介電層的頂表面上執行化學機械拋光或凹陷蝕刻中的至少一種。
在本發明的其中一些實施例中，該方法還包括當去除平坦化的圖案化的介電層的頂部部分時，保留平坦化的導電層。
在本發明的其中一些實施例中，形成第二介電層和多個凹陷接觸結構包括：在第二晶圓之上形成第二介電層；以及在第二介電層中形成多個凹陷接觸結構。多個凹陷接觸結構中的各個的頂表面在第二介電層的頂表面下方。
在本發明的其中一些實施例中，形成第二介電層和多個凹陷接觸結構包括：在第二晶圓上形成另一圖案化的介電層並在另一圖案化的介電層中形成多個其他開口；形成另一導電層以部分地填充其他開口；以及對另一圖案化的介電層和另一導電層的頂表面進行平坦化。
在本發明的其中一些實施例中，形成另一導電層包括執行電鍍、化學氣相沉積（CVD）、物理氣相沉積（PVD）、或原子層沉積（ALD）中的至少一種。
在本發明的其中一些實施例中，對另一圖案化的介電層和另一導電層的頂表面進行平坦化包括在另一圖案化的介電層和另一導電層的頂表面上執行化學機械拋光或凹陷蝕刻中的至少一種。
在本發明的其中一些實施例中，部分地填充其他開口包括形成另一導電層以覆蓋其他開口中的各個的底表面和側表面，使得另一導電層的頂表面在另一圖案化的介電層的頂表面下方。
在本發明的其中一些實施例中，其他開口中的各個的頂部橫向尺寸大於相應的開口的頂部橫向尺寸。
在本發明的其中一些實施例中，突出接觸結構中的各個的頂表面的橫向尺寸大於或等於相應的凹陷接觸結構的底表面的橫向尺寸。
在本發明的其中一些實施例中，突出接觸結構中的各個的頂表面與第一介電層的頂表面之間的距離大於或等於第二介電層的厚度。
在本發明的其中一些實施例中，該方法包括在第一半導體結構和第二半導體結構中的一個中形成導電性連接到相應的鍵合層的多個邏輯製程相容元件。該方法還可以包括在第一半導體結構和第二半導體結構中的另一個中形成導電性連接到相應的鍵合層的NAND儲存單元的陣列。
在本發明的其中一些實施例中，在第一晶圓中形成NAND儲存單元的陣列，並且在第二晶圓中形成多個邏輯製程相容元件。
本發明的實施例包括用於形成半導體元件的方法。該方法包括以下操作步驟。在第一半導體結構中，形成具有第一介電層、多個第一突出接觸結構、和多個第一凹陷接觸結構的第一鍵合層。在第二半導體結構中，形成具有第二介電層、多個第二凹陷接觸結構、和多個第二突出接觸結構的第二鍵合層。多個第一突出接觸結構與多個第二凹陷接觸結構鍵合，並且多個第一凹陷接觸結構與多個第二突出接觸結構鍵合。多個第一突出接觸結構中的各個與相應的第二凹陷接觸結構接觸，並且多個第一凹陷接觸結構中的各個與相應的第二突出接觸結構接觸。
在本發明的其中一些實施例中，多個第一突出接觸結構中的各個與相應的第二凹陷接觸結構接觸，使得多個第一突出接觸結構中的各個的頂表面與相應的第二凹陷接觸結構的底表面接觸；並且多個第一突出接觸結構中的各個的側表面與相應的第二凹陷接觸結構的側表面接觸。
在本發明的其中一些實施例中，多個第一凹陷接觸結構中的各個與相應的第二突出接觸結構接觸，使得多個第二突出接觸結構中的各個的頂表面與相應的第一凹陷接觸結構的底表面接觸；並且多個第二突出接觸結構中的各個的側表面與相應的第一凹陷接觸結構的側表面接觸。
在本發明的其中一些實施例中，第一介電層與第二介電層接觸；並且多個第一突出接觸結構與多個第二凹陷接觸結構的鍵合以及多個第一凹陷接觸結構與多個第二突出接觸結構的鍵合包括混合鍵合製程。
在本發明的其中一些實施例中，形成第一介電層、多個第一突出接觸結構和多個第一凹陷接觸結構包括在第一晶圓之上形成第一介電層，以及在第一介電層中形成多個第一突出接觸結構和多個第一凹陷接觸結構。
在本發明的其中一些實施例中，多個第一突出接觸結構中的各個的頂表面在第一介電層的頂表面上方，並且多個第一凹陷接觸結構中的各個的頂表面在第一介電層的頂表面下方。
在本發明的其中一些實施例中，形成第二介電層、多個第二凹陷接觸結構、和多個第二突出接觸結構包括在第一晶圓之上形成第二介電層，以及在第二介電層中形成多個第二凹陷接觸結構和多個第二突出接觸結構。
在本發明的其中一些實施例中，多個第二凹陷接觸結構中的各個的頂表面在第二介電層的頂表面下方，並且多個第二突出接觸結構中的各個的頂表面在第二介電層的頂表面上方。
本發明的實施例提供了具有第一半導體結構和第二半導體結構的半導體元件。第一半導體結構包括具有第一介電層和接觸結構的在第一介電層中的第一部分的第一鍵合層。第二半導體結構包括具有第二介電層和接觸結構的在第二介電層中的第二部分的第二鍵合層。半導體元件還包括在第一半導體結構和第二半導體結構之間的鍵合介面。接觸結構的第一部分和第二部分彼此接觸。鍵合介面的第一部分在接觸結構外部、並且在第一和第二介電層之間延伸。鍵合介面的第二部分在接觸結構內部延伸，並且與鍵合介面的第一部分不共面。
在本發明的其中一些實施例中，鍵合介面的第二部分在接觸結構的第一部分或第二部分中的至少一個中延伸。
在本發明的其中一些實施例中，接觸結構的頂表面的橫向尺寸不同於接觸結構的底表面的橫向尺寸。
在本發明的其中一些實施例中，接觸結構的頂表面和底表面的橫向尺寸中的一個在約200 奈米至約350 奈米的範圍內。在本發明的其中一些實施例中，接觸結構的頂表面和底表面的橫向尺寸中的另一個在約300 奈米至約450 奈米的範圍內。
在本發明的其中一些實施例中，第一介電層和第二介電層均具有在約150 奈米至約300 奈米範圍內的厚度。
在本發明的其中一些實施例中，接觸結構包括銅、鎢、鋁、鈷、多晶矽、或矽化物中的至少一種。
在本發明的其中一些實施例中，接觸結構包括銅。
在本發明的其中一些實施例中，第一半導體結構包括導電性連接到接觸結構的多個邏輯製程相容元件，並且第二半導體結構包括導電性連接到接觸結構的NAND儲存單元的陣列。
在本發明的其中一個方面，提供了一種形成半導體元件的方法，包括在一第一半導體結構中形成包括一第一介電層和多個突出接觸結構的一第一鍵合層，在一第二半導體結構中形成包括一第二介電層和多個凹陷接觸結構的一第二鍵合層，以及將所述多個突出接觸結構與所述多個凹陷接觸結構彼此鍵合，使得各個所述多個突出接觸結構與相應的凹陷接觸結構相互接觸。
在本發明的其中一些實施例中，各個所述多個突出接觸結構與所述相應的凹陷接觸結構相接觸，使得所述多個突出接觸結構中的各個的一頂表面與所述相應的凹陷接觸結構的一底表面接觸，並且所述多個突出接觸結構中的各個的一側表面與所述相應的凹陷接觸結構的一側表面接觸。
在本發明的其中一些實施例中，所述第一介電層與所述第二介電層接觸；並且所述多個突出接觸結構與所述多個凹陷接觸結構的鍵合包括一混合鍵合製程。
在本發明的其中一些實施例中，形成所述第一介電層和所述多個突出接觸結構包括在一第一晶圓之上形成所述第一介電層，以及在所述第一介電層中形成所述多個突出接觸結構，其中，所述多個突出接觸結構中的各個的一頂表面在所述第一介電層的一頂表面上方。
在本發明的其中一些實施例中，形成所述第一介電層和所述多個突出接觸結構包括在所述第一晶圓上形成一圖案化的介電層，並在所述圖案化的介電層中形成多個開口，形成一導電層以至少部分地填充所述開口，對所述導電層和所述圖案化的介電層的一頂表面進行平坦化，以及選擇性地去除平坦化後的所述圖案化的介電層的一頂部部分，以形成所述第一介電層和所述多個突出接觸結構。
在本發明的其中一些實施例中，形成所述導電層包括執行電鍍、化學氣相沉積（CVD）、物理氣相沉積（PVD）、或原子層沉積（ALD）中的至少一種。
在本發明的其中一些實施例中，所述平坦化的導電層的一頂表面與所述平坦化後的圖案化的介電層的一頂表面共平面，並且對所述導電層和所述圖案化的介電層的所述頂表面進行平坦化包括在所述導電層和所述圖案化的介電層的所述頂表面上，執行一化學機械拋光製程或一凹陷蝕刻製程中的至少一種。
在本發明的其中一些實施例中，還包括：當去除所述平坦化的圖案化的介電層的所述頂部部分時，保留平坦化後的所述導電層。
在本發明的其中一些實施例中，形成所述第二介電層和所述多個凹陷接觸結構包括在一第二晶圓之上形成所述第二介電層，以及在所述第二介電層中形成所述多個凹陷接觸結構，其中，所述多個凹陷接觸結構中的各個的一頂表面在所述第二介電層的一頂表面下方。
在本發明的其中一些實施例中，形成所述第二介電層和所述多個凹陷接觸結構包括在所述第二晶圓上形成另一圖案化的介電層，並在所述另一圖案化的介電層中形成多個其他開口，形成另一導電層以部分地填充所述其他開口，以及對所述另一導電層和所述另一圖案化的介電層的一頂表面進行平坦化。
在本發明的其中一些實施例中，部分地填充所述其他開口包括：形成所述另一導電層以覆蓋各個所述其他開口的一底表面和一側表面，使得所述另一導電層的一頂表面在所述另一圖案化的介電層的一頂表面下方。
在本發明的其中一些實施例中，還包括在所述第一半導體結構和所述第二半導體結構中的其中一個中，形成電性連接到相應的鍵合層的多個邏輯製程相容元件，以及在所述第一半導體結構和所述第二半導體結構中的另一個中，形成電性連接到所述相應的鍵合層的一NAND儲存單元的陣列。
在本發明的其中一個方面，提供了一種形成半導體元件的方法，包括在一第一半導體結構中形成一第一鍵合層，所述第一鍵合層包括一第一介電層、多個第一突出接觸結構、和多個第一凹陷接觸結構，在一第二半導體結構中形成一第二鍵合層，所述第二鍵合層包括一第二介電層、多個第二凹陷接觸結構、和多個第二突出接觸結構，以及將所述多個第一突出接觸結構與所述多個第二凹陷接觸結構鍵合（i），以及將所述多個第一凹陷接觸結構與所述多個第二突出接觸結構鍵合（ii），使得各個所述多個第一突出接觸結構與相應的各個第二凹陷接觸結構接觸，並且各個所述多個第一凹陷接觸結構與各個相應的第二突出接觸結構接觸。
在本發明的其中一些實施例中，各個所述多個第一突出接觸結構與所述相應的各個第二凹陷接觸結構接觸，使得各個所述多個第一突出接觸結構的一頂表面與所述相應的第二凹陷接觸結構的一底表面接觸，並且各個所述多個第一突出接觸結構的一側表面與所述相應的第二凹陷接觸結構的一側表面接觸。
在本發明的其中一些實施例中，各個所述多個第一凹陷接觸結構與所述相應的第二突出接觸結構接觸，使得各個所述多個第二突出接觸結構的一頂表面與所述相應的第一凹陷接觸結構的一底表面接觸，並且各個所述多個第二突出接觸結構的一側表面與所述相應的第一凹陷接觸結構的一側表面接觸。
在本發明的其中一個方面，提供了一種半導體元件，包括包括一第一鍵合層的一第一半導體結構，所述第一鍵合層包括一第一介電層，和位在所述第一介電層中的一第一部分的一接觸結構，包括一第二鍵合層的一第二半導體結構，所述第二鍵合層包括一第二介電層，和位在所述第二介電層中的一第二部分的所述接觸結構，以及在所述第一半導體結構和所述第二半導體結構之間的一鍵合介面，其中，所述接觸結構所位於的的所述第一部分和所述第二部分彼此相互接觸，所述鍵合介面的一第一部分在所述接觸結構外部、並且在所述第一介電層和所述第二介電層之間延伸，並且所述鍵合介面的一第二部分在所述接觸結構內部延伸，並且與所述鍵合介面的所述第一部分不共面。
在本發明的其中一些實施例中，所述鍵合介面的所述第二部分在所述接觸結構的所述第一部分或所述第二部分中的至少一個中延伸；並且所述接觸結構的一頂表面的一橫向尺寸不同於所述接觸結構的一底表面的一橫向尺寸。
在本發明的其中一些實施例中，所述接觸結構的所述頂表面和所述底表面的所述橫向尺寸中的一個，在200 奈米至350 奈米的範圍內，並且所述接觸結構的所述頂表面和所述底表面的橫向尺寸中的另一個，在300 奈米至450 奈米的範圍內。
在本發明的其中一些實施例中，所述接觸結構包括銅、鎢、鋁、鈷、多晶矽、或矽化物中的至少一種。
在本發明的其中一些實施例中，所述第一半導體結構包括電性連接到所述接觸結構的多個邏輯製程相容元件，並且所述第二半導體結構包括導電性連接到所述接觸結構的一NAND儲存單元的陣列。
對特定實施例的前述描述將因此揭示本發明的一般性質，使得其他人在不脫離本發明的一般概念的情況下，可以透過應用本領域的技術內的知識而容易地修改和/或適應於例如特定實施例的各種應用，而無需過度實驗。因此，基於本文提出的教導和指導，這樣的改編和修改旨在在所公開的實施例的等同形式的含義和範圍內。應當理解，本文中的措詞或術語是出於描述而非限制的目的，使得本說明書的術語或措辭將由技術人員根據教導和指導來解釋。
上面已經借助示出特定功能及其關係的實施方式的功能構建塊描述了本發明的實施例。為了便於描述，本文已經任意定義了這些功能構建塊的邊界。只要恰當地執行特定功能及其關係，就可以定義替代性的邊界。
發明內容部分和摘要部分可以闡述由（一個或多個）發明人所設想的本發明的一個或多個但不是全部的示例性實施例，因此，不旨在以任何方式限制本發明和所附申請專利範圍。
本發明的廣度和範圍不應當由任何上述示例性實施例限制，而應當僅根據所附申請專利範圍及其等同物來限定。 以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。
100:半導體元件 102:半導體結構 104:半導體結構 106:鍵合結構 106-1:第一鍵合層 106-2:第二鍵合層 108:部分 110:接觸結構 110-1:第一接觸部分 110-2:第二接觸部分 111:接觸結構 111-1:第一接觸部分 111-2:第二接觸部分 112:鍵合介面 112-1:第一介面部分 112-2:第二介面部分 113:鍵合介面 113-1:第一介面部分 113-2:第二介面部分 116-1:第一介電層 116-2:第二介電層 122:鍵合介面 122-1:第一介面部分 122-2:第二介面部分 122-3:第三介面部分 123:接觸結構 123-1:第一接觸部分 123-2:第二接觸部分 124:接觸結構 124-1:第一接觸部分 124-2:第二接觸部分 200:半導體元件 202:基底 204-1:第一半導體結構 204-2:第二半導體結構 206:儲存堆疊層 208:3D NAND儲存串 210:互連層 212:鍵合介面 214:互連層 216:元件層 218:接觸結構 220:週邊電路 230:電晶體 232:鍵合結構 232-1:第一鍵合層 232-2:第二鍵合層 234:半導體層 236:襯墊引出互連層 238:接觸襯墊 240:接觸 300:鍵合方法 302:第一晶圓 304:介電材料層 306:遮罩層 308:圖案化的介電層 310:開口 312:導電層 314:突出接觸結構 316:第一介電層 400:鍵合方法 402:第二晶圓 404:介電材料層 406:遮罩層 408:圖案化的介電層 410:開口 412:導電層 414:凹陷接觸結構 416:第二介電層 500:鍵合方法 502:第一半導體結構 504:第二半導體結構 506-1:第一鍵合層 506-2:第二鍵合層 508:鍵合介面 600:流程圖 601:流程圖 602:操作步驟 603:操作步驟 604:操作步驟 605:操作步驟 606:操作步驟 607:操作步驟 608:操作步驟 609:操作步驟 700:流程圖 701:流程圖 702:操作步驟 703:操作步驟 704:操作步驟 705:操作步驟 706:操作步驟 707:操作步驟 708:操作步驟 D1:橫向尺寸 D2:橫向尺寸 D3:橫向尺寸 D51:距離 D52:距離 L11:橫向尺寸 L12:橫向尺寸 L13:橫向尺寸 L14:橫向尺寸 L21:橫向尺寸 L22:橫向尺寸 L23:橫向尺寸 L24:橫向尺寸 L31:橫向尺寸 L32:橫向尺寸 L33:橫向尺寸 L34:橫向尺寸 L51:橫向尺寸 L52:橫向尺寸 L53:橫向尺寸 L54:橫向尺寸 T01:厚度 T02:厚度 T1:厚度 T2:厚度 T3:深度
被併入到本文中並形成說明書一部分的附圖示出了本發明的實施例，並且附圖與說明書一起進一步用於解釋本發明的原理並使相關領域中的技術人員能夠製作和使用本發明。 圖1A示出了根據一些實施例的示例性半導體元件的截面的示意圖。 圖1B、圖1C和圖1D均示出了根據一些實施例的示例性半導體元件中的部分鍵合結構的截面圖。 圖2示出了根據一些實施例的示例性半導體元件的截面的詳細示意圖。 圖3A-圖3E示出了根據一些實施例的用於形成圖2中的半導體元件中的半導體結構的示例性製造製程。 圖4A-圖4D示出了根據一些實施例的用於形成圖2中的半導體元件中的另一個半導體結構的示例性製造製程。 圖5A-圖5C示出了根據一些實施例的用於鍵合半導體結構以用於形成示例性半導體元件的製造製程。 圖6A和圖6B均示出了根據一些實施例的用於形成半導體元件的示例性方法的流程圖。 圖7A和圖7B均示出了根據一些實施例的用於形成半導體結構的示例性方法的流程圖。 將參考附圖描述本發明的實施例。
106:鍵合結構
106-1:第一鍵合層
106-2:第二鍵合層
108:部分
110:接觸結構
110-1:第一接觸部分
110-2:第二接觸部分
112:鍵合介面
112-1:第一介面部分
112-2:第二介面部分
116-1:第一介電層
116-2:第二介電層
L11:橫向尺寸
L12:橫向尺寸
L13:橫向尺寸
L14:橫向尺寸

Claims (20)

  1. 一種形成半導體元件的方法，包括： 在一第一半導體結構中形成包括一第一介電層和多個突出接觸結構的一第一鍵合層； 在一第二半導體結構中形成包括一第二介電層和多個凹陷接觸結構的一第二鍵合層；以及 將所述多個突出接觸結構與所述多個凹陷接觸結構彼此鍵合，使得各個所述多個突出接觸結構與相應的凹陷接觸結構相互接觸。
  2. 根據請求項1所述的方法，其中，各個所述多個突出接觸結構與所述相應的凹陷接觸結構相接觸，使得： 所述多個突出接觸結構中的各個的一頂表面與所述相應的凹陷接觸結構的一底表面接觸；並且 所述多個突出接觸結構中的各個的一側表面與所述相應的凹陷接觸結構的一側表面接觸。
  3. 根據請求項1所述的方法，其中， 所述第一介電層與所述第二介電層接觸；並且 所述多個突出接觸結構與所述多個凹陷接觸結構的鍵合包括一混合鍵合製程。
  4. 根據請求項1所述的方法，其中，形成所述第一介電層和所述多個突出接觸結構包括： 在一第一晶圓之上形成所述第一介電層；以及 在所述第一介電層中形成所述多個突出接觸結構，其中，所述多個突出接觸結構中的各個的一頂表面在所述第一介電層的一頂表面上方。
  5. 根據請求項4所述的方法，其中，形成所述第一介電層和所述多個突出接觸結構包括： 在所述第一晶圓上形成一圖案化的介電層，並在所述圖案化的介電層中形成多個開口； 形成一導電層以至少部分地填充所述開口； 對所述導電層和所述圖案化的介電層的一頂表面進行平坦化；以及 選擇性地去除平坦化後的所述圖案化的介電層的一頂部部分，以形成所述第一介電層和所述多個突出接觸結構。
  6. 根據請求項5所述的方法，其中，形成所述導電層包括執行電鍍、化學氣相沉積（CVD）、物理氣相沉積（PVD）、或原子層沉積（ALD）中的至少一種。
  7. 根據請求項5所述的方法，其中，所述平坦化的導電層的一頂表面與所述平坦化後的圖案化的介電層的一頂表面共平面，並且對所述導電層和所述圖案化的介電層的所述頂表面進行平坦化包括： 在所述導電層和所述圖案化的介電層的所述頂表面上，執行一化學機械拋光製程或一凹陷蝕刻製程中的至少一種。
  8. 根據請求項5所述的方法，還包括：當去除所述平坦化的圖案化的介電層的所述頂部部分時，保留平坦化後的所述導電層。
  9. 根據請求項1所述的方法，其中，形成所述第二介電層和所述多個凹陷接觸結構包括： 在一第二晶圓之上形成所述第二介電層；以及 在所述第二介電層中形成所述多個凹陷接觸結構，其中，所述多個凹陷接觸結構中的各個的一頂表面在所述第二介電層的一頂表面下方。
  10. 根據請求項9所述的方法，其中，形成所述第二介電層和所述多個凹陷接觸結構包括： 在所述第二晶圓上形成另一圖案化的介電層，並在所述另一圖案化的介電層中形成多個其他開口； 形成另一導電層以部分地填充所述其他開口；以及 對所述另一導電層和所述另一圖案化的介電層的一頂表面進行平坦化。
  11. 根據請求項10所述的方法，其中，部分地填充所述其他開口包括：形成所述另一導電層以覆蓋各個所述其他開口的一底表面和一側表面，使得所述另一導電層的一頂表面在所述另一圖案化的介電層的一頂表面下方。
  12. 根據請求項1所述的方法，包括： 在所述第一半導體結構和所述第二半導體結構中的其中一個中，形成電性連接到相應的鍵合層的多個邏輯製程相容元件；以及 在所述第一半導體結構和所述第二半導體結構中的另一個中，形成電性連接到所述相應的鍵合層的一NAND儲存單元的陣列。
  13. 一種形成半導體元件的方法，包括： 在一第一半導體結構中形成一第一鍵合層，所述第一鍵合層包括一第一介電層、多個第一突出接觸結構、和多個第一凹陷接觸結構； 在一第二半導體結構中形成一第二鍵合層，所述第二鍵合層包括一第二介電層、多個第二凹陷接觸結構、和多個第二突出接觸結構；以及 將所述多個第一突出接觸結構與所述多個第二凹陷接觸結構鍵合（i），以及將所述多個第一凹陷接觸結構與所述多個第二突出接觸結構鍵合（ii），使得各個所述多個第一突出接觸結構與相應的各個第二凹陷接觸結構接觸，並且各個所述多個第一凹陷接觸結構與各個相應的第二突出接觸結構接觸。
  14. 根據請求項13所述的方法，其中，各個所述多個第一突出接觸結構與所述相應的各個第二凹陷接觸結構接觸，使得： 各個所述多個第一突出接觸結構的一頂表面與所述相應的第二凹陷接觸結構的一底表面接觸；並且 各個所述多個第一突出接觸結構的一側表面與所述相應的第二凹陷接觸結構的一側表面接觸。
  15. 根據請求項13所述的方法，其中，各個所述多個第一凹陷接觸結構與所述相應的第二突出接觸結構接觸，使得： 各個所述多個第二突出接觸結構的一頂表面與所述相應的第一凹陷接觸結構的一底表面接觸；並且 各個所述多個第二突出接觸結構的一側表面與所述相應的第一凹陷接觸結構的一側表面接觸。
  16. 一種半導體元件，包括： 包括一第一鍵合層的一第一半導體結構，所述第一鍵合層包括一第一介電層，和位在所述第一介電層中的一第一部分的一接觸結構； 包括一第二鍵合層的一第二半導體結構，所述第二鍵合層包括一第二介電層，和位在所述第二介電層中的一第二部分的所述接觸結構；以及 在所述第一半導體結構和所述第二半導體結構之間的一鍵合介面，其中， 所述接觸結構所位於的的所述第一部分和所述第二部分彼此相互接觸， 所述鍵合介面的一第一部分在所述接觸結構外部、並且在所述第一介電層和所述第二介電層之間延伸；並且 所述鍵合介面的一第二部分在所述接觸結構內部延伸，並且與所述鍵合介面的所述第一部分不共面。
  17. 根據請求項16所述的半導體元件，其中，所述鍵合介面的所述第二部分在所述接觸結構的所述第一部分或所述第二部分中的至少一個中延伸；並且所述接觸結構的一頂表面的一橫向尺寸不同於所述接觸結構的一底表面的一橫向尺寸。
  18. 根據請求項17所述的半導體元件，其中， 所述接觸結構的所述頂表面和所述底表面的所述橫向尺寸中的一個，在200 奈米至350 奈米的範圍內；並且 所述接觸結構的所述頂表面和所述底表面的橫向尺寸中的另一個，在300 奈米至450 奈米的範圍內。
  19. 根據請求項16所述的半導體元件，其中，所述接觸結構包括銅、鎢、鋁、鈷、多晶矽、或矽化物中的至少一種。
  20. 根據請求項16所述的半導體元件，其中， 所述第一半導體結構包括電性連接到所述接觸結構的多個邏輯製程相容元件；並且 所述第二半導體結構包括導電性連接到所述接觸結構的一NAND儲存單元的陣列。
TW109129432A 2020-07-16 2020-08-28 用於鍵合半導體結構及其半導體元件的方法 TWI750787B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
WOPCT/CN2020/102239 2020-07-16
PCT/CN2020/102239 WO2022011622A1 (en) 2020-07-16 2020-07-16 Methods for bonding semiconductor structures and semiconductor devices thereof

Publications (2)

Publication Number Publication Date
TWI750787B TWI750787B (zh) 2021-12-21
TW202205579A true TW202205579A (zh) 2022-02-01

Family

ID=73334616

Family Applications (1)

Application Number Title Priority Date Filing Date
TW109129432A TWI750787B (zh) 2020-07-16 2020-08-28 用於鍵合半導體結構及其半導體元件的方法

Country Status (4)

Country Link
US (1) US11450637B2 (zh)
CN (1) CN111937149B (zh)
TW (1) TWI750787B (zh)
WO (1) WO2022011622A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113519055B (zh) * 2021-06-07 2023-07-21 长江存储科技有限责任公司 三维存储装置及其形成方法
US11911839B2 (en) * 2021-12-28 2024-02-27 Advanced Micro Devices, Inc. Low temperature hybrid bonding

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6507119B2 (en) 2000-11-30 2003-01-14 Siliconware Precision Industries Co., Ltd. Direct-downset flip-chip package assembly and method of fabricating the same
US7875529B2 (en) * 2007-10-05 2011-01-25 Micron Technology, Inc. Semiconductor devices
US8183673B2 (en) * 2008-10-21 2012-05-22 Samsung Electronics Co., Ltd. Through-silicon via structures providing reduced solder spreading and methods of fabricating the same
WO2011139619A1 (en) * 2010-04-26 2011-11-10 Hsio Technologies, Llc Semiconductor device package adapter
US8076177B2 (en) * 2010-05-14 2011-12-13 International Business Machines Corporation Scalable transfer-join bonding lock-and-key structures
US10319701B2 (en) * 2015-01-07 2019-06-11 Taiwan Semiconductor Manufacturing Company, Ltd. Bonded 3D integrated circuit (3DIC) structure
US10290611B2 (en) * 2017-07-27 2019-05-14 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor packages and methods of forming same
US10269672B2 (en) * 2017-08-24 2019-04-23 Advanced Semiconductor Engineering, Inc. Semiconductor package device and method of manufacturing the same
US11699651B2 (en) * 2017-10-23 2023-07-11 Applied Materials, Inc. Fan-out interconnect integration processes and structures
US10622324B2 (en) * 2018-02-08 2020-04-14 Sensors Unlimited, Inc. Bump structures for high density flip chip interconnection
US10340249B1 (en) * 2018-06-25 2019-07-02 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method
CN109727848B (zh) * 2018-12-29 2020-09-01 长江存储科技有限责任公司 一种三维存储器的制造方法
CN109979833A (zh) * 2019-03-10 2019-07-05 复旦大学 一种基于嵌套结构和退火的快速常温微凸点键合方法
JP7330357B2 (ja) * 2019-10-12 2023-08-21 長江存儲科技有限責任公司 水素ブロッキング層を有する３次元メモリデバイスおよびその製作方法
CN111162041A (zh) * 2020-01-09 2020-05-15 长江存储科技有限责任公司 半导体结构及其形成方法

Also Published As

Publication number Publication date
CN111937149A (zh) 2020-11-13
WO2022011622A1 (en) 2022-01-20
TWI750787B (zh) 2021-12-21
US11450637B2 (en) 2022-09-20
CN111937149B (zh) 2021-07-09
US20220020712A1 (en) 2022-01-20

Similar Documents

Publication Publication Date Title
JP7329601B2 (ja) 半導体デバイス、接合構造および半導体デバイスを形成するための方法
US11430756B2 (en) Bonded semiconductor structures having bonding contacts made of indiffusible conductive materials and methods for forming the same
JP7331119B2 (ja) 複数の機能性チップを伴う三次元ｎａｎｄメモリデバイスの集積
US11715718B2 (en) Bonding contacts having capping layer and method for forming the same
CN109075170B (zh) 具有使用内插器的堆叠器件芯片的三维存储器件
TWI734319B (zh) 鍵合的三維記憶體元件及其製作方法
TWI804314B (zh) 半導體裝置與三維記憶體裝置
JP7214871B2 (ja) 半導体デバイス、接合構造および半導体デバイスを形成するための方法
TW202008568A (zh) 三維記憶體裝置
TWI750787B (zh) 用於鍵合半導體結構及其半導體元件的方法