TW202205446A - 具有氧化側壁的垂直鰭片的半導體結構及其製備方法 - Google Patents

具有氧化側壁的垂直鰭片的半導體結構及其製備方法 Download PDF

Info

Publication number
TW202205446A
TW202205446A TW110119876A TW110119876A TW202205446A TW 202205446 A TW202205446 A TW 202205446A TW 110119876 A TW110119876 A TW 110119876A TW 110119876 A TW110119876 A TW 110119876A TW 202205446 A TW202205446 A TW 202205446A
Authority
TW
Taiwan
Prior art keywords
drain
anode
source
cathode
semiconductor structure
Prior art date
Application number
TW110119876A
Other languages
English (en)
Other versions
TWI779637B (zh
Inventor
黃慶玲
Original Assignee
南亞科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 南亞科技股份有限公司 filed Critical 南亞科技股份有限公司
Publication of TW202205446A publication Critical patent/TW202205446A/zh
Application granted granted Critical
Publication of TWI779637B publication Critical patent/TWI779637B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H01L23/5256—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41741—Source or drain electrodes for field effect devices for vertical or pseudo-vertical devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66666—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78642—Vertical transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Thin Film Transistor (AREA)
  • Element Separation (AREA)

Abstract

本揭露提供了一種具有氧化側壁的垂直鰭片的半導體結構以及該半導體結構的製備方法。該半導體結構包括一基底、一頂部源極/汲極、一通道鰭片、一閘極結構、一頂部陰極/陽極和一垂直鰭片。該基底具有一底部源極/汲極和一底部陰極/陽極。該頂部源極/汲極設置在該基底的底部源極/汲極上方，並且該通道鰭片將該頂部源極/汲極連接到該基底的底部源極/汲極。該閘極結構設置在該通道鰭片上。該頂部陰極/陽極設置在該基底的底部陰極/陽極上方，並且該垂直鰭片將該頂部陰極/陽極連接到該基底的底部陰極/陽極，其中該垂直鰭片具有一氧化側壁。

Description

具有氧化側壁的垂直鰭片的半導體結構及其製備方法
本申請案主張2020年7月21日申請之美國正式申請案第16/934,831號的優先權及益處，該美國正式申請案之內容以全文引用之方式併入本文中。
本揭露係關於一種半導體結構及其製備方法。更具體地，一種具有氧化側壁的垂直鰭片的半導體結構及其製備方法。
可程式化電熔絲(e-fuses)可實現動態實時地重新修改積體電路晶片。藉由不同電熔絲組態，可於實現於晶片作動時改變其內部電路。此技術應用於具有冗餘電路之記憶體，可提升製造產率、製造後電路編程、預防裝置韌體降級與封裝識別。儘管有這些優點，但電熔絲仍會佔用寶貴晶片的空間。
上文之「先前技術」說明僅係提供背景技術，並未承認上文之「先前技術」說明揭示本揭露之標的，不構成本揭露之先前技術，且上文之「先前技術」之任何說明均不應作為本案之任一部分。
本揭露的一個方面提供了一種半導體結構。在本揭露的一個實施例中，半導體結構包括一基底，該基底具有底部源極/汲極和底部陰極/陽極。基底的底部源極/汲極上方的頂部源極/汲極；通道鰭片，其將襯底的頂部源極/漏極連接到底部源極/漏極；閘極結構，設置在通道鰭片上；襯底的底部陰極/陽極上方的頂部陰極/陽極;垂直鰭片，其將頂部陰極/陽極連接到襯底的底部陰極/陽極，其中，垂直鰭片具有氧化的側壁。
本揭露的一個方面提供了一種半導體結構。在本揭露的一個實施例中，半導體結構包括基底，該基底具有該基底的底部源極/汲極和底部陰極/陽極。頂部源極/汲極在底部源極/汲極上方；通道鰭片，其將基底的頂部源極/汲極連接到底部源極/漏極；閘極結構，設置於通道鰭片；頂部陰極/陽極位於基底之底部陰極/陽極上方；熔絲鰭片，將頂部陰極/陽極連接到襯底的底部陰極/陽極，其中，熔絲鰭的寬度小於通道鰭的寬度。
本揭露的一個方面提供了一種半導體結構。在本揭露的一個實施例中，半導體結構的製備方法包括以下步驟：提供具有底部源極/汲極和底部陰極/陽極的基底；以及形成基底的步驟。在基底的底部源極/汲極上形成通道鰭片，並在襯底的陰極/陽極上形成垂直鰭；在通道鰭片上形成頂部源極/汲極，在垂直鰭片上形成頂部陰極/陽極；在通道鰭片上形成閘極結構；在垂直鰭上形成氧化的側壁。
在本揭露所揭露的半導體結構中，連接頂部陰極/陽極和底部陰極/陽極的垂直鰭片被氧化以產生氧化的側壁，可藉鰭片去除側壁以減小垂直鰭的寬度。而且，垂直鰭片可以被矽化以與頂部陰極/陽極和底部陰極/陽極形成電熔絲。垂直鰭片/電熔絲的尺寸減小，並且可以節省寶貴的晶片空間，因此減小了半導體結構的面積。因此可以生產成本更低、功能更多的半導體晶片。
上文已相當廣泛地概述本揭露之技術特徵及優點，俾使下文之本揭露詳細描述得以獲得較佳瞭解。構成本揭露之申請專利範圍標的之其它技術特徵及優點將描述於下文。本揭露所屬技術領域中具有通常知識者應瞭解，可相當容易地利用下文揭示之概念與特定實施例可作為修改或設計其它結構或製程而實現與本揭露相同之目的。本揭露所屬技術領域中具有通常知識者亦應瞭解，這類等效建構無法脫離後附之申請專利範圍所界定之本揭露的精神和範圍。
本揭露之以下說明伴隨併入且組成說明書之一部分的圖式，說明本揭露之實施例，然而本揭露並不受限於該實施例。此外，以下的實施例可適當整合以下實施例以完成另一實施例。
「一實施例」、「實施例」、「例示實施例」、「其他實施例」、「另一實施例」等係指本揭露所描述之實施例可包含特定特徵、結構或是特性，然而並非每一實施例必須包含該特定特徵、結構或是特性。再者，重複使用「在實施例中」一語並非必須指相同實施例，然而可為相同實施例。
為了使得本揭露可被完全理解，以下說明提供詳細的步驟與結構。顯然，本揭露的實施不會限制該技藝中的技術人士已知的特定細節。此外，已知的結構與步驟不再詳述，以免不必要地限制本揭露。本揭露的較佳實施例詳述如下。然而，除了詳細說明之外，本揭露亦可廣泛實施於其他實施例中。本揭露的範圍不限於詳細說明的內容，而是由申請專利範圍定義。
圖1例示本揭露的一些實施例的半導體結構100的截面圖。參照圖1，本揭露之半導體結構100包括基底110、頂部源極/汲極、通道鰭片130、閘極結構、頂部陰極/陽極和垂直鰭片140。基底110具有底部源極/汲極114a和底部陰極/陽極114b。頂部源極/汲極設置在基底110的底部源極/汲極114a上方，並且通道鰭片130將頂部源極/汲極連接到基底110的底部源極/汲極114a。閘極結構設置在通道鰭片130上。頂部陰極/陽極設置在基底110的底部陰極/陽極114b上方，並且垂直鰭片140將頂部陰極/陽極連接到基底110的底部陰極/陽極114b，其中垂直鰭片140具有氧化的側壁。
下文將結合附圖詳細說明半導體結構的製備方法。圖2例示本揭露的一些實施例的半導體結構的製備方法的流程圖。圖3至圖10例示本揭露的一些實施例的半導體結構的製備方法的步驟的截面圖。參照圖2及圖3，該製備方法從步驟S11開始，包括提供具有底部源極/汲極114a和底部陰極/陽極114b的基底110。
在一些實施例中，基底110可以基本上是（即，除了污染物之外）單個元素（例如，矽），主要是單個元素（即，具有摻雜），例如，矽（Si）或鍺（Ge）或者，基底110可以是化合物半導體，例如，諸如砷化鎵（GaAs），碳化矽（SiC）或矽鍺（SiGe）之類的III-V族化合物半導體。
在一個或多個實施例中，基底110具有基層112和摻雜層114，並且可以通過在基底110上形成摻雜層114來形成基底110的底部源極/汲極114a和底部陰極/陽極114b。110。摻雜層114可以是n摻雜或p摻雜。基底110的摻雜層114的一部分形成底部源極/汲極114a，基底110的摻雜層114的另一部分形成底部陰極/陽極114b。在各種實施例中，可以在基底110上或基底110內形成反摻雜層（未示出），以電隔離摻雜層114。反摻雜層可以是n摻雜或p摻雜的。在一或多個實施例中，摻雜層114可以形成在反摻雜層上。在各種實施例中，可將摻雜劑以離子植入到反摻雜層和/或摻雜層114中。反摻雜層可以包括與摻雜層114相反的摻雜劑類型。在一些實施例中，基底110可以是單晶基底110，並且可以在磊晶生長期間原位摻雜反摻雜層和摻雜層114。
參照圖2、圖4和圖5，下一步驟S13包括在基底110的底部源極/汲極114a上形成通道鰭片130，並且在基底110的底部陰極/陽極114b上形成垂直鰭片140。在一些實施例中，形成通道鰭片130和垂直鰭片140的步驟可以包括在摻雜層114上形成底部間隔層120，在底部間隔層120上形成第一犧牲層122，在第一犧牲層122上形成頂部間隔層124，並在頂部間隔層124上形成第二犧牲層126。在各種實施例中，頂部間隔層124可以是與底部間隔層120相同的材料，其可以是介電質材料，例如氮化硼（BN）、氮化矽（SiN）、氧化矽（SiO）或氮氧化物（SiON）。在一個或多個實施例中，第二犧牲層126可以是氧化層，例如，氧化層。在一些實施例中，第二犧牲層126可以是與頂部間隔層124和底部間隔層120不同的材料。在各種實施例中，第一犧牲層122可以是多晶矽（p-Si）或非晶矽（a-Si）。在一些實施例中，底部間隔層120，頂部間隔層124，第一犧牲層122和第二犧牲層126可以通過化學氣相沉積（CVD）或物理氣相沉積（PVD）形成。
在一個或多個實施例中，底部間隔層120，頂部間隔層124，第一犧牲層122和第二犧牲層126可以被圖案化以形成鰭狀溝渠，如圖4所示。在一些實施例中，鰭狀溝渠128的形成可以透過微影製程。例如，在第二犧牲層126上形成硬遮罩層（未示出），並且在硬遮罩層上形成用於定義鰭狀溝渠128的光阻劑圖案（未示出）。然後，使用光阻劑圖案作為蝕刻遮罩來蝕刻硬遮罩層，從而形成圖案（未示出）。隨後，去除光阻劑圖案，並且使用硬遮罩圖案作為蝕刻遮罩來蝕刻底部間隔層120、頂部間隔層124、第一犧牲層122和第二犧牲層126。該蝕刻可以是異向蝕刻製程，例如反應離子蝕刻（RIE）或深反應離子蝕刻（DRIE），例如波希製程(Bosch process)。然後去除硬遮罩圖案。
在一些實施例中，在鰭狀溝渠中形成通道鰭片130和垂直鰭片140，其中通道鰭片130形成在底部源極/汲極114a上，而垂直鰭鰭片140形成在底部陰極/陽極114b上。在各種實施例中，垂直鰭片140和通道鰭片130可以分別從底部陰極/陽極114b和底部源極/汲極114a磊晶生長。在一些實施例中，垂直鰭片140和通道鰭片130可以通過單晶磊晶生長形成。在各種實施例中，通道鰭片130和垂直鰭片140具有與底部源極/汲極114a和底部陰極/陽極114b（摻雜層）相同的晶向。在一個或多個實施例中，通道鰭片130和垂直鰭片140可以是諸如Si、Ge的單元素，或者可以是諸如砷化鎵（GaAs），矽鍺 （SiGe），砷化銦鋁（InAlAs），砷化銦鎵（InGaAs），砷化銦（InAs）的半導體化合物。
在各種實施例中，鰭狀溝渠128中的第一犧牲層122的部分可以被氧化以形成氧化物層襯墊（未示出）。氧化物層襯墊防止第一犧牲層122的晶體結構干擾垂直鰭片140和通道鰭片130的磊晶生長。在一些實施例中，可以通過在第一犧牲層122的鰭狀溝槽內的部分上執行熱氧化或電漿氧化反應來形成氧化物層襯墊。在一個或多個實施例中，溫度在800℃至1200℃的範圍內，並且氧化性氣體可以是氧氣或蒸汽。在所述實施例中，氧化物層襯墊可以是二氧化矽（SiO2 ）。
在一些實施例中，可以去除暴露於鰭狀溝渠128之通道鰭片130和垂直鰭片140的頂部。在所述實施例中，可以執行對通道鰭片130和垂直鰭片140的材料具有選擇性蝕刻製程。在一些其他實施例中，RIE被用於去除。通道鰭片130和垂直鰭片140的頂表面可以在第二犧牲層126的頂表面之下但是在頂部間隔層124的頂表面之上。在一些實施例中，可以在部分去除的通道鰭片130和垂直鰭片140的頂部上的鰭狀溝渠中形成介電帽蓋150，如圖5所示。形成的介電帽蓋150可以在第二犧牲層126的頂表面上方，並且可以執行化學機械拋光（CMP）製程以平坦化介電帽蓋150。在一些其他實施例中，介電帽蓋150可以通過蝕刻被平坦化。
隨後，在步驟S15中，在通道鰭片130上形成頂部源極/汲極132，並且在垂直鰭片140上形成頂部陰極/陽極142。參照圖6，在一個或多個實施例中，可以使用濕蝕刻或RIE去除第二犧牲層126。通過選擇性地蝕刻通過去除第二犧牲層126而暴露的側表面，來減小通道鰭片130和垂直鰭片140的頂部的寬度。
在一些實施例中，然後在通道鰭片130上形成頂部源極/汲極132，並且在垂直鰭片140上形成頂部陰極/陽極142。在各種實施例中，頂部源極/汲極132和頂部陰極/陽極142可以是摻雜的半導體材料，其可以是n摻雜的或p摻雜的。在一實施例中，頂部源極/汲極132和頂部陰極/陽極142可以在通道鰭片130和垂直鰭片140的寬度減小部分的暴露表面上磊晶生長。在一個或多個實施例中，頂部源極/汲極132和頂部陰極/陽極142可以在頂部源極/汲極132和頂部陰極/陽極142的形成期間被原位摻雜，如圖6所示。
參照圖7，在各種實施例中，可以在介電帽蓋150、頂部源極/汲極132、頂部陰極/陽極142和頂部間隔層124上形成遮罩層160。遮罩層160可以用作遮罩以圖案化頂部間隔層124和第一犧牲層122。在一或多個實施例中，可通過CMP或蝕刻來調整遮罩層160的厚度。在一個實施例中，可以通過異向性RIE來圖案化頂部間隔層124和第一犧牲層122。然後通過濕蝕刻去除剩餘的第一犧牲層122，如圖7所示。在各種實施例中，還通過濕蝕刻或RIE去除氧化物層襯墊，以暴露通道鰭片130和垂直鰭片140。
參照圖2及圖8，在下一步驟S17中，在通道鰭片130上形成閘極結構134。在一些實施例中，閘極結構134的形成可以進一步包括幾個步驟。例如，參照圖8，首先，在通道鰭片130上形成閘極絕緣層134a。例如，可以形成閘極絕緣層134a以覆蓋通道鰭片130的暴露部分。閘極絕緣層134a可以由高介電材料形成，例如氧化鉿（例如，HfO2 ），氧化鑭（例如，La2 O3 ），氧化鋯矽（例如，ZrSiO4 ），氧化鈦鋇（例如，BaTiO3 ），氧化鋁（例如Al2 O3 ）和鉭酸鉛（Pb（Scx Ta1-x ）O3 ）。在一些實施例中，可以通過諸如原子層沉積（ALD）和/或化學氣相沈積沉積（CVD）之類的沉積來實現閘極絕緣層134a的形成。在閘極絕緣層134a上形成有閘極導體134b。在一些實施例中，閘極導體134b可以包括金屬層（未示出）。在這種情況下，金屬層可以例如包括鎳（Ni）層，鉭（Ta），氮化鈦（TiN）層，氮化鉭（TaN）層，鎢（W）層，鋁（Al）等通過PVD或CVD進行。閘極電極134c可以形成在閘極導體134b上。在一些實施例中，閘極電極134c可以包括鎢（W）。在各種實施例中，可以通過選擇性RIE形成閘極絕緣層134a、閘極導體134b、閘極電極134c。閘極結構134、通道鰭片130、頂部源極/汲極132和底部源極/汲極114a形成晶體管。在一些實施例中，底部源極/汲極114a上方的空間可以填充有介電填充物170，該介電填充物170可以是例如氧化物。
請參考圖1與圖2。隨後，在步驟S19中，垂直鰭片140被氧化以形成氧化側壁140b。在各種實施例中，可以使用氧化氣體（例如，O2 、O3 等）來完成熱氧化。垂直鰭片140（例如，a-Si）的氧化將形成SiO2 。在一些實施例中，然後可以去除氧化側壁140b以減小垂直鰭片140的寬度。垂直鰭片140與電晶體一體形成並且具有縮減尺寸，這將節省晶片空間。在一些實施例中，垂直鰭片140可以被矽化以形成熔絲鰭片。
形成熔絲鰭片過程包括以下步驟。參照圖9，去除垂直鰭片140的氧化側壁140b，並且保留寬度小於通道鰭片130的寬度之縮減垂直鰭片140a。在一個或多個實施例中，可以通過濕蝕刻或RIE去除氧化側壁140b，其中濕蝕刻或RIE可以選擇性地去除氧化物。參照圖10，在縮減垂直鰭片140a上形成金屬層180。在一些實施例中，金屬層180可以包括鉑或鎳或可與縮減垂直鰭片140a形成矽化物的其他材料。可以通過CVD、ALD或其他合適的沉積製程來沉積金屬層180。圖11例示本揭露的一些實施例的另一半導體結構的截面圖。參照圖11，執行退火製程，使得縮減垂直鰭片140a可以與金屬層180反應以形成矽化熔絲鰭片140c。半導體結構100a的頂部陰極/陽極142、底部陰極/陽極114b和矽化熔絲鰭片140c形成與電晶體集成的電熔絲。在矽化之後，底部陰極/陽極114b上方的空間可以被介電填充物170填充。
在一或多個實施例中，半導體結構可具有連接至閘極結構134、頂部源極/汲極132和頂部陰極/陽極142的接觸插塞。圖12例示本揭露的一些實施例的半導體結構的製備方法的步驟之截面圖。圖13例示本揭露的一些實施例的另一半導體結構100b的截面圖。參照圖12和圖13，半導體結構100b具有連接至閘極結構134的閘極接觸插塞210，連接至頂部源極/汲極132的源極/汲極接觸插塞220以及連接至頂部陰極/陽極142的陰極/陽極接觸插塞230。在各種實施例中，可以通過首先形成接觸插塞溝渠來形成閘極接觸插塞210、源極/漏極接觸插塞220和陰極/陽極接觸插塞230。在一或多個實施例中，閘極接觸插塞溝渠210a形成在介電填充物170中，從而暴露出閘極電極134c。源極/汲極接觸插塞溝渠220a形成在頂部源極/汲極132上的介電電容150中，從而暴露頂部源極/汲極132。陰極/陽極接觸插塞溝渠230a形成在頂部陰極/陽極142上的介電帽蓋150中，從而暴露頂部陰極/陽極142。在各種實施例中，可以通過異向性RIE形成閘極接觸插塞溝渠210a、源極/汲極接觸插塞溝渠220a以及陰極/陽極接觸插塞溝渠230a。然後，分別在閘極接觸插塞溝渠210a、源極/汲極接觸插塞溝渠220a和陰極/陽極接觸插塞溝渠230a中形成閘極接觸插塞210、源極/汲極接觸插塞220和陰極/陽極接觸插塞230。在一實施例中，閘極接觸插塞210可以是與閘極電極134c相同的材料。
圖14例示本揭露的一些實施例的另一半導體結構100c的截面圖。參照圖14，半導體結構100c在底部源極/汲極114a與底部陰極/陽極114b之間還具有淺溝渠隔離結構（STI）190。STI溝渠（未示出）可以形成在介電填充物170和基底110上並且被填充以形成淺溝渠隔離結構190。在一些實施例中，可以通過選擇性蝕刻來形成STI溝渠。接下來，為了形成淺溝渠隔離結構190，可以執行在介電填充物170和STI溝渠上方形成絕緣層的步驟。在一些實施例中，可以基於流體氧化物層通過單間隙填充製程來形成絕緣層。在一些其他實施例中，絕緣層可以以流體氧化物層和沈積氧化物層的組合（例如，堆疊形式）的形式配置。例如，流體氧化物層可以包括旋塗介電質（SOD），並且沉積氧化物層可以包括高密度電漿（HDP）氧化層。然後通過CMP拋光絕緣層以去除介電填充物170上的絕緣層。保留在STI溝渠中的絕緣層形成淺溝槽隔離結構190，如圖14所示。
本揭露中公開的半導體結構具有與通道鰭片130同時形成的垂直鰭片140，這將簡化製造程序。然後將垂直鰭片140氧化以減小寬度，以節省寶貴的晶片空間。垂直鰭片140可以被矽化以形成矽化熔絲鰭片140c，矽化熔絲鰭片140c與頂部陰極/陽極142和底部陰極/陽極114b一起形成電熔絲。因此，利用本揭露的製法製造的電熔絲具有製程更簡單，面積更小的優點。因此，本揭露可以促進具有較低成本和更多功能的晶片的生產。
在一個實施例中，本揭露提供了一種半導體結構。半導體結構包括基底、頂部源極/汲極、通道鰭片、閘極結構、頂部陰極/陽極和垂直鰭片。基底具有底部源極/汲極和底部陰極/陽極。頂部源極/汲極設置在基底的底部源極/汲極上方，並且通道鰭片將頂部源極/汲極連接到基底的底部源極/汲極。閘極結構設置在通道鰭片上。頂部陰極/陽極設置在基底的底部陰極/陽極上方，並且垂直鰭片將頂部陰極/陽極連接到基底的底部陰極/陽極，其中垂直鰭片具有氧化側壁。
在一個實施例中，本揭露提供了另一種半導體結構。半導體結構包括基底、頂部源極/汲極、通道鰭片、閘極結構、頂部陰極/陽極和熔絲鰭片。基底具有底部源極/汲極和底部陰極/陽極。頂部源極/汲極設置在基底的底部源極/汲極上方，並且通道鰭片將頂部源極/汲極連接到基底的底部源極/汲極。閘極結構設置在通道鰭片上。頂部陰極/陽極設置在基底的底部陰極/陽極上方，並且熔絲鰭片將頂部陰極/陽極連接到基底的底部陰極/陽極，其中，熔絲鰭片的寬度小於通道鰭片。
在另一個實施例中，本揭露提供一種半導體結構的製備方法。半導體結構的製備方法開始於提供基底的步驟。基底具有底部源極/汲極和底部陰極/陽極。接下來，在基底的底部源極/汲極上形成通道鰭片，並且在基底的陰極/陽極上形成垂直鰭片。接續的步驟是在通道鰭片上形成頂部源極/汲極，並在垂直鰭片上形成頂部陰極/陽極。在下一步中，在通道鰭片上形成閘極結構。最後，在垂直鰭片上形成氧化側壁。
雖然已詳述本揭露及其優點，然而應理解可進行各種變化、取代與替代而不脫離申請專利範圍所定義之本揭露的精神與範圍。例如，可用不同的方法實施上述的許多製程，並且以其他製程或其組合替代上述的許多製程。
再者，本申請案的範圍並不受限於說明書中所述之製程、機械、製造、物質組成物、手段、方法與步驟之特定實施例。該技藝之技術人士可自本揭露的揭示內容理解可根據本揭露而使用與本文所述之對應實施例具有相同功能或是達到實質上相同結果之現存或是未來發展之製程、機械、製造、物質組成物、手段、方法、或步驟。據此，此等製程、機械、製造、物質組成物、手段、方法、或步驟係包含於本申請案之申請專利範圍內。
100:半導體結構 100a:半導體結構 100b:半導體結構 110c:半導體結構 110:基底 112:基層 114:摻雜層 114a:底部源極/汲極 114b:底部陰極/陽極 120:底部間隔層 122:第一犧牲層 124:頂部間隔層 126:第二犧牲層 128:鰭狀溝渠 130:通道鰭片 132:頂部源極/汲極 134:閘極結構 134a:閘極絕緣層 134b閘極導體 134c:閘極電極 140:垂直鰭片 140a:縮減垂直鰭片 140b:氧化側壁 140c:矽化熔絲鰭片 142:頂部陰極/陽極 150:介電帽蓋 160:遮罩層 170:介電填充物 180:金屬層 190:淺溝渠隔離結構 210:閘極接觸插塞 210a:閘極接觸插塞溝渠 220:源極/汲極接觸插塞 220a:源極/汲極接觸插塞溝渠 230a:陰極/陽極接觸插塞溝渠 230:陰極/陽極接觸插塞
參閱實施方式與申請專利範圍合併考量圖式時，可得以更全面了解本申請案之揭示內容，圖式中相同的元件符號係指相同的元件。 圖1例示本揭露的一些實施例的半導體結構的截面圖。 圖2例示本揭露的一些實施例的半導體結構的製備方法的流程圖。 圖3至圖10與圖12例示本揭露的一些實施例的半導體結構的製備方法的步驟的截面圖。 圖11例示本揭露的一些實施例的另一半導體結構的截面圖。 圖13例示本揭露的一些實施例的另一半導體結構的截面圖。 圖14例示本揭露的一些實施例的另一半導體結構的截面圖。
100:半導體結構
110:基底
112:基層
114:摻雜層
114a:底部源極/汲極
114b:底部陰極/陽極
120:底部間隔層
124:頂部間隔層
130:通道鰭片
132:頂部源極/汲極
134:閘極結構
134a:閘極絕緣層
134b:閘極導體
134c:閘極電極
140:垂直鰭片
140a:縮減垂直鰭片
140b:氧化側壁
142:頂部陰極/陽極
150:介電帽蓋
170:介電填充物

Claims (20)

  1. 一種半導體結構，包括： 一基底，具有一底部源極/汲極和一底部陰極/陽極； 一頂部源極/汲極，位於該基底的底部源極/汲極的上方； 一通道鰭片，其將該頂部源極/汲極連接到該基底的底部源極/汲極； 一閘極結構，設置在該通道鰭片上； 一頂部陰極/陽極，位於該基底的底部陰極/陽極的上方；和 一垂直鰭片，其將該頂部陰極/陽極連接到該基底的底部陰極/陽極，其中，該垂直鰭片具有一氧化側壁。
  2. 如請求項1所述的半導體結構，還包括一淺溝渠隔離結構，其設置在該底部源極/汲極與該底部陰極/陽極之間。
  3. 如請求項1所述的半導體結構，其中該閘極結構包括一閘極絕緣層、一閘極導體和一閘極電極。
  4. 如請求項3所述的半導體結構，還包括一閘極接觸插塞，其中該閘極接觸插塞連接到該閘極電極。
  5. 如請求項1所述的半導體結構，其中該閘極結構圍繞該通道鰭片。
  6. 如請求項1所述的半導體結構，還包括一源極/汲極接觸插塞，其中該源極/汲極接觸插塞連接到該頂部源極/汲極。
  7. 一種半導體結構，包括： 一基底，其具有一底部源極/汲極和一底部陰極/陽極； 一頂部源極/汲極，在該底部源極/汲極的上方； 一通道鰭片，其將該頂部源極/汲極連接到該基底的底部源極/汲極； 一閘極結構，設置於該通道鰭片上； 一頂部陰極/陽極，位於該基底的底部陰極/陽極的上方；和 一熔絲鰭片，將該頂部陰極/陽極連接到該基底的底部陰極/陽極，其中該熔絲鰭片的寬度小於該通道鰭片的寬度。
  8. 如請求項7所述的半導體結構，還包括一淺溝渠隔離結構，設置在該源極/汲極與該熔絲鰭片之間。
  9. 如請求項7所述的半導體結構，其中該閘極結構包括一閘極絕緣體和一閘極電極。
  10. 如請求項9所述的半導體結構，還包括一閘極接觸插塞，其中該閘極接觸插塞連接到該閘極電極。
  11. 如請求項7所述的半導體結構，其中該閘極結構圍繞該通道鰭片。
  12. 如請求項7所述的半導體結構，還包括一源極/汲極接觸插塞，其中該源極/汲極接觸插塞連接到該頂部源極/汲極。
  13. 一種半導體結構的製備方法，包括以下步驟： 提供一基底，其具有一底部源極/汲極和一底部陰極/陽極； 在該基底的底部源極/汲極上形成一通道鰭片，在該基底的陰極/陽極上形成一垂直鰭片； 在該通道鰭片上形成一頂部源極/汲極，在該垂直鰭片上形成一頂部陰極/陽極； 在該通道鰭片上形成一閘極結構；和 在該垂直鰭片上形成一氧化側壁。
  14. 如請求項13所述的半導體結構的製備方法，其中所述方法還包括以下步驟： 矽化該垂直鰭片，從而形成一熔絲鰭片。
  15. 如請求項14所述的半導體結構的製備方法，所述形成該熔絲鰭片的步驟還包括以下步驟： 去除該垂直鰭片的氧化側壁； 在該垂直鰭片上形成一金屬層；和 將該垂直鰭片與設置在該垂直鰭片上的該金屬層退火。
  16. 如請求項13所述的半導體結構的製備方法，其中所述方法還包括以下步驟： 在該基底的底部源極/汲極與該底部陰極/陽極之間形成一淺溝渠隔離結構。
  17. 如請求項13所述的半導體結構的製備方法，其中提供該基底的步驟還包括以下步驟： 在該基底上形成一摻雜層。
  18. 如請求項13所述的半導體結構的製備方法，其中所述方法還包括以下步驟： 形成連接到該閘極結構的一閘極接觸插塞。
  19. 如請求項13所述的半導體結構的製備方法，還包括以下步驟： 形成連接到該頂部源極/汲極的一源極/汲極接觸插塞。
  20. 如請求項13所述的半導體結構的製備方法，還包括以下步驟： 形成連接到該頂部陰極/陽極的一陰極/陽極接觸插塞。
TW110119876A 2020-07-21 2021-06-01 具有氧化側壁的垂直鰭片的半導體結構及其製備方法 TWI779637B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/934,831 US11417737B2 (en) 2020-07-21 2020-07-21 Semiconductor structure having vertical fin with oxidized sidewall and method of manufacturing the same
US16/934,831 2020-07-21

Publications (2)

Publication Number Publication Date
TW202205446A true TW202205446A (zh) 2022-02-01
TWI779637B TWI779637B (zh) 2022-10-01

Family

ID=79460349

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110119876A TWI779637B (zh) 2020-07-21 2021-06-01 具有氧化側壁的垂直鰭片的半導體結構及其製備方法

Country Status (3)

Country Link
US (2) US11417737B2 (zh)
CN (1) CN113964201B (zh)
TW (1) TWI779637B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116230765B (zh) * 2022-03-30 2024-03-15 北京超弦存储器研究院 Mos管、存储器及其制备方法

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9443982B1 (en) * 2016-02-08 2016-09-13 International Business Machines Corporation Vertical transistor with air gap spacers
US9780088B1 (en) * 2016-03-31 2017-10-03 International Business Machines Corporation Co-fabrication of vertical diodes and fin field effect transistors on the same substrate
US9773913B1 (en) * 2016-05-06 2017-09-26 International Business Machines Corporation Vertical field effect transistor with wrap around metallic bottom contact to improve contact resistance
US9640667B1 (en) * 2016-05-17 2017-05-02 International Business Machines Corporation III-V vertical field effect transistors with tunable bandgap source/drain regions
US9728542B1 (en) * 2016-05-25 2017-08-08 International Business Machines Corporation High density programmable e-fuse co-integrated with vertical FETs
US9793401B1 (en) * 2016-05-25 2017-10-17 International Business Machines Corporation Vertical field effect transistor including extension and stressors
US9647112B1 (en) * 2016-09-22 2017-05-09 International Business Machines Corporation Fabrication of strained vertical P-type field effect transistors by bottom condensation
US9947675B1 (en) * 2016-09-29 2018-04-17 International Business Machines Corporation Mask-programmable ROM using a vertical FET integration process
US9799777B1 (en) * 2016-10-07 2017-10-24 International Business Machines Corporation Floating gate memory in a channel last vertical FET flow
US9647123B1 (en) * 2016-10-14 2017-05-09 International Business Machines Corporation Self-aligned sigma extension regions for vertical transistors
US10439031B2 (en) * 2016-10-31 2019-10-08 Globalfoundries Inc. Integration of vertical-transport transistors and electrical fuses
US10312151B1 (en) * 2017-11-20 2019-06-04 International Business Machines Corporation Monolithic co-integration of MOSFET and JFET for neuromorphic/cognitive circuit applications
US10332983B1 (en) * 2018-03-26 2019-06-25 International Business Machines Corporation Vertical field-effect transistors including uniform gate lengths
US11329138B2 (en) 2018-04-02 2022-05-10 Intel Corporation Self-aligned gate endcap (SAGE) architecture having endcap plugs
US11043598B2 (en) * 2018-11-30 2021-06-22 International Business Machines Corporation Vertical field effect transistor with low-resistance bottom source-drain contact
US11164791B2 (en) * 2019-02-25 2021-11-02 International Business Machines Corporation Contact formation for stacked vertical transport field-effect transistors
US10777468B1 (en) * 2019-03-21 2020-09-15 International Business Machines Corporation Stacked vertical field-effect transistors with sacrificial layer patterning
US20200312849A1 (en) * 2019-03-25 2020-10-01 International Business Machines Corporation Gate recess uniformity in vertical field effect transistor
US10964603B2 (en) * 2019-04-15 2021-03-30 International Business Machines Corporation Hybrid gate stack integration for stacked vertical transport field-effect transistors
US11069679B2 (en) * 2019-04-26 2021-07-20 International Business Machines Corporation Reducing gate resistance in stacked vertical transport field effect transistors
US11683941B2 (en) * 2019-12-03 2023-06-20 International Business Machines Corporation Resistive random access memory integrated with vertical transport field effect transistors
US11355553B2 (en) * 2019-12-05 2022-06-07 International Business Machines Corporation Resistive random access memory integrated under a vertical field effect transistor
US11222922B2 (en) * 2019-12-20 2022-01-11 International Business Machines Corporation Resistive random access memory cells integrated with shared-gate vertical field effect transistors

Also Published As

Publication number Publication date
CN113964201B (zh) 2024-03-29
US20220028987A1 (en) 2022-01-27
US11588029B2 (en) 2023-02-21
US20220085178A1 (en) 2022-03-17
CN113964201A (zh) 2022-01-21
US11417737B2 (en) 2022-08-16
TWI779637B (zh) 2022-10-01

Similar Documents

Publication Publication Date Title
TWI701830B (zh) 半導體裝置及其形成方法
KR102030725B1 (ko) 반도체 디바이스 및 방법
US9716158B1 (en) Air gap spacer between contact and gate region
KR101637679B1 (ko) Ｆⅰｎｆｅｔ을 형성하기 위한 메커니즘들을 포함하는 반도체 디바이스및 그 형성 방법
US8703552B2 (en) Method and structure for forming capacitors and memory devices on semiconductor-on-insulator (SOI) substrates
US8790991B2 (en) Method and structure for shallow trench isolation to mitigate active shorts
TWI664697B (zh) 積體電路構造及其製造方法
CN110556424B (zh) 半导体器件和制造半导体器件的方法
US8569816B2 (en) Isolated capacitors within shallow trench isolation
US9437714B1 (en) Selective gate contact fill metallization
US8318576B2 (en) Decoupling capacitors recessed in shallow trench isolation
TW202127662A (zh) 半導體裝置
US20220376079A1 (en) Semiconductor device structure
TW202018953A (zh) 在閘極與源極／汲極接觸之間具有絕緣層的ｆｉｎｆｅｔ
TWI735958B (zh) 半導體裝置及其形成方法
TW202117818A (zh) 半導體裝置
KR20120047537A (ko) 게이트 형성 방법 및 이를 이용한 반도체 소자의 제조 방법
TWI779637B (zh) 具有氧化側壁的垂直鰭片的半導體結構及其製備方法
US11069680B2 (en) FinFET-based integrated circuits with reduced parasitic capacitance
TW202314868A (zh) 製造半導體元件的方法
TWI789725B (zh) 半導體晶片
TW202141636A (zh) 半導體裝置的形成方法
TW202117815A (zh) 半導體裝置結構的形成方法
US11387109B1 (en) CMP process and methods thereof
US20220328640A1 (en) Source/drains in semiconductor devices and methods of forming thereof

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent