CN113964201A - 半导体结构及其制备方法 - Google Patents
半导体结构及其制备方法 Download PDFInfo
- Publication number
- CN113964201A CN113964201A CN202110792619.0A CN202110792619A CN113964201A CN 113964201 A CN113964201 A CN 113964201A CN 202110792619 A CN202110792619 A CN 202110792619A CN 113964201 A CN113964201 A CN 113964201A
- Authority
- CN
- China
- Prior art keywords
- drain
- anode
- source
- cathode
- fin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 69
- 238000002360 preparation method Methods 0.000 title description 2
- 239000000758 substrate Substances 0.000 claims abstract description 68
- 238000004519 manufacturing process Methods 0.000 claims abstract description 25
- 238000000034 method Methods 0.000 claims description 25
- 229910052751 metal Inorganic materials 0.000 claims description 9
- 239000002184 metal Substances 0.000 claims description 9
- 238000002955 isolation Methods 0.000 claims description 8
- 239000004020 conductor Substances 0.000 claims description 6
- 238000009413 insulation Methods 0.000 claims 1
- 239000012212 insulator Substances 0.000 claims 1
- 125000006850 spacer group Chemical group 0.000 description 20
- 238000001020 plasma etching Methods 0.000 description 9
- 238000005229 chemical vapour deposition Methods 0.000 description 6
- 238000005530 etching Methods 0.000 description 6
- 239000000463 material Substances 0.000 description 6
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 5
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 4
- 238000007254 oxidation reaction Methods 0.000 description 4
- 229910021417 amorphous silicon Inorganic materials 0.000 description 3
- 238000000231 atomic layer deposition Methods 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 150000001875 compounds Chemical class 0.000 description 3
- 239000013078 crystal Substances 0.000 description 3
- 239000000945 filler Substances 0.000 description 3
- 239000012530 fluid Substances 0.000 description 3
- 230000000873 masking effect Effects 0.000 description 3
- 239000000203 mixture Substances 0.000 description 3
- 230000003647 oxidation Effects 0.000 description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- 238000005240 physical vapour deposition Methods 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 238000001039 wet etching Methods 0.000 description 3
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 2
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- KXNLCSXBJCPWGL-UHFFFAOYSA-N [Ga].[As].[In] Chemical compound [Ga].[As].[In] KXNLCSXBJCPWGL-UHFFFAOYSA-N 0.000 description 2
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 2
- 238000000708 deep reactive-ion etching Methods 0.000 description 2
- 239000003989 dielectric material Substances 0.000 description 2
- 239000002019 doping agent Substances 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 229910052732 germanium Inorganic materials 0.000 description 2
- 238000011065 in-situ storage Methods 0.000 description 2
- MRELNEQAGSRDBK-UHFFFAOYSA-N lanthanum(3+);oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[La+3].[La+3] MRELNEQAGSRDBK-UHFFFAOYSA-N 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 230000001590 oxidative effect Effects 0.000 description 2
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- PZNSFCLAULLKQX-UHFFFAOYSA-N Boron nitride Chemical compound N#B PZNSFCLAULLKQX-UHFFFAOYSA-N 0.000 description 1
- 238000009623 Bosch process Methods 0.000 description 1
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 1
- 229910006501 ZrSiO Inorganic materials 0.000 description 1
- 230000004075 alteration Effects 0.000 description 1
- AUCDRFABNLOFRE-UHFFFAOYSA-N alumane;indium Chemical compound [AlH3].[In] AUCDRFABNLOFRE-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- VKJLWXGJGDEGSO-UHFFFAOYSA-N barium(2+);oxygen(2-);titanium(4+) Chemical compound [O-2].[O-2].[O-2].[Ti+4].[Ba+2] VKJLWXGJGDEGSO-UHFFFAOYSA-N 0.000 description 1
- 229910001423 beryllium ion Inorganic materials 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 229910052681 coesite Inorganic materials 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 239000000356 contaminant Substances 0.000 description 1
- 229910052906 cristobalite Inorganic materials 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 229910000449 hafnium oxide Inorganic materials 0.000 description 1
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 description 1
- RPQDHPTXJYYUPQ-UHFFFAOYSA-N indium arsenide Chemical compound [In]#[As] RPQDHPTXJYYUPQ-UHFFFAOYSA-N 0.000 description 1
- 230000002452 interceptive effect Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 1
- 229910052682 stishovite Inorganic materials 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 1
- 229910052905 tridymite Inorganic materials 0.000 description 1
- GFQYVLUOOAAOGM-UHFFFAOYSA-N zirconium(iv) silicate Chemical compound [Zr+4].[O-][Si]([O-])([O-])[O-] GFQYVLUOOAAOGM-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
- H01L23/5256—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
- H01L29/41725—Source or drain electrodes for field effect devices
- H01L29/41741—Source or drain electrodes for field effect devices for vertical or pseudo-vertical devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42356—Disposition, e.g. buried gate electrode
- H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66666—Vertical transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
- H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7827—Vertical transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78642—Vertical transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Thin Film Transistor (AREA)
- Element Separation (AREA)
Abstract
本公开提供了一种半导体结构以及该半导体结构的制备方法。该半导体结构包括一基底、一顶部源极/漏极、一通道鳍片、一栅极结构、一顶部阴极/阳极和一垂直鳍片。该基底具有一底部源极/漏极和一底部阴极/阳极。该顶部源极/漏极设置在该基底的底部源极/漏极上方，并且该通道鳍片将该顶部源极/漏极连接到该基底的底部源极/漏极。该栅极结构设置在该通道鳍片上。该顶部阴极/阳极设置在该基底的底部阴极/阳极上方，并且该垂直鳍片将该顶部阴极/阳极连接到该基底的底部阴极/阳极，其中该垂直鳍片具有一氧化侧壁。
Description
技术领域
本申请案主张2020年7月21日申请的美国正式申请案第16/934,831号的优先权及益处，该美国正式申请案的内容以全文引用的方式并入本文中。
本公开是关于一种半导体结构及其制备方法。更具体地，一种具有氧化侧壁的垂直鳍片的半导体结构及其制备方法。
背景技术
可编程电熔丝(e-fuses)可实现动态实时地重新修改集成电路芯片。通过不同电熔丝组态，可于实现于芯片作动时改变其内部电路。此技术应用于具有冗余电路的存储器，可提升制造产率、制造后电路编程、预防装置固件降级与封装识别。尽管有这些优点，但电熔丝仍会占用宝贵芯片的空间。
上文的「先前技术」说明仅是提供背景技术，并未承认上文的「先前技术」说明揭示本公开的标的，不构成本公开的先前技术，且上文的「先前技术」的任何说明均不应作为本案的任一部分。
发明内容
本公开的一个方面提供了一种半导体结构。在本公开的一个实施例中，半导体结构包括一基底，该基底具有底部源极/漏极和底部阴极/阳极。基底的底部源极/漏极上方的顶部源极/漏极；通道鳍片，其将衬底的顶部源极/漏极连接到底部源极/漏极；栅极结构，设置在通道鳍片上；衬底的底部阴极/阳极上方的顶部阴极/阳极；垂直鳍片，其将顶部阴极/阳极连接到衬底的底部阴极/阳极，其中，垂直鳍片具有氧化的侧壁。
本公开的一个方面提供了一种半导体结构。在本公开的一个实施例中，半导体结构包括基底，该基底具有该基底的底部源极/漏极和底部阴极/阳极。顶部源极/漏极在底部源极/漏极上方；通道鳍片，其将基底的顶部源极/漏极连接到底部源极/漏极；栅极结构，设置于通道鳍片；顶部阴极/阳极位于基底的底部阴极/阳极上方；熔丝鳍片，将顶部阴极/阳极连接到衬底的底部阴极/阳极，其中，熔丝鳍的宽度小于通道鳍的宽度。
本公开的一个方面提供了一种半导体结构。在本公开的一个实施例中，半导体结构的制备方法包括以下步骤：提供具有底部源极/漏极和底部阴极/阳极的基底；以及形成基底的步骤。在基底的底部源极/漏极上形成通道鳍片，并在衬底的阴极/阳极上形成垂直鳍；在通道鳍片上形成顶部源极/漏极，在垂直鳍片上形成顶部阴极/阳极；在通道鳍片上形成栅极结构；在垂直鳍上形成氧化的侧壁。
在本公开所公开的半导体结构中，连接顶部阴极/阳极和底部阴极/阳极的垂直鳍片被氧化以产生氧化的侧壁，可借鳍片去除侧壁以减小垂直鳍的宽度。而且，垂直鳍片可以被硅化以与顶部阴极/阳极和底部阴极/阳极形成电熔丝。垂直鳍片/电熔丝的尺寸减小，并且可以节省宝贵的芯片空间，因此减小了半导体结构的面积。因此可以生产成本更低、功能更多的半导体芯片。
上文已相当广泛地概述本公开的技术特征及优点，而使下文的本公开详细描述得以获得较佳了解。构成本公开的权利要求标的的其它技术特征及优点将描述于下文。本公开所属技术领域中具有通常知识者应了解，可相当容易地利用下文揭示的概念与特定实施例可作为修改或设计其它结构或制程而实现与本公开相同的目的。本公开所属技术领域中具有通常知识者亦应了解，这类等效建构无法脱离后附的权利要求所界定的本公开的精神和范围。
附图说明
参阅实施方式与权利要求合并考量图式时，可得以更全面了解本申请案的揭示内容，图式中相同的元件符号是指相同的元件。
图1例示本公开的一些实施例的半导体结构的截面图。
图2例示本公开的一些实施例的半导体结构的制备方法的流程图。
图3至图10与图12例示本公开的一些实施例的半导体结构的制备方法的步骤的截面图。
图11例示本公开的一些实施例的另一半导体结构的截面图。
图13例示本公开的一些实施例的另一半导体结构的截面图。
图14例示本公开的一些实施例的另一半导体结构的截面图。
其中，附图标记说明如下：
100：半导体结构
100a：半导体结构
100b：半导体结构
110c：半导体结构
110：基底
112：基层
114：掺杂层
114a：底部源极/漏极
114b：底部阴极/阳极
120：底部间隔层
122：第一牺牲层
124：顶部间隔层
126：第二牺牲层
128：鳍状沟渠
130：通道鳍片
132：顶部源极/漏极
134：栅极结构
134a：栅极绝缘层
134b栅极导体
134c：栅极电极
140：垂直鳍片
140a：缩减垂直鳍片
140b：氧化侧壁
140c：硅化熔丝鳍片
142：顶部阴极/阳极
150：介电帽盖
160：遮罩层
170：介电填充物
180：金属层
190：浅沟渠隔离结构
210：栅极接触插塞
210a：栅极接触插塞沟渠
220：源极/漏极接触插塞
220a：源极/漏极接触插塞沟渠
230a：阴极/阳极接触插塞沟渠
230：阴极/阳极接触插塞
具体实施方式
本公开的以下说明伴随并入且组成说明书的一部分的图式，说明本公开的实施例，然而本公开并不受限于该实施例。此外，以下的实施例可适当整合以下实施例以完成另一实施例。
「一实施例」、「实施例」、「例示实施例」、「其他实施例」、「另一实施例」等是指本公开所描述的实施例可包含特定特征、结构或是特性，然而并非每一实施例必须包含该特定特征、结构或是特性。再者，重复使用「在实施例中」一语并非必须指相同实施例，然而可为相同实施例。
为了使得本公开可被完全理解，以下说明提供详细的步骤与结构。显然，本公开的实施不会限制该技艺中的技术人士已知的特定细节。此外，已知的结构与步骤不再详述，以免不必要地限制本公开。本公开的较佳实施例详述如下。然而，除了详细说明之外，本公开亦可广泛实施于其他实施例中。本公开的范围不限于详细说明的内容，而是由权利要求定义。
图1例示本公开的一些实施例的半导体结构100的截面图。参照图1，本公开的半导体结构100包括基底110、顶部源极/漏极、通道鳍片130、栅极结构、顶部阴极/阳极和垂直鳍片140。基底110具有底部源极/漏极114a和底部阴极/阳极114b。顶部源极/漏极设置在基底110的底部源极/漏极114a上方，并且通道鳍片130将顶部源极/漏极连接到基底110的底部源极/漏极114a。栅极结构设置在通道鳍片130上。顶部阴极/阳极设置在基底110的底部阴极/阳极114b上方，并且垂直鳍片140将顶部阴极/阳极连接到基底110的底部阴极/阳极114b，其中垂直鳍片140具有氧化的侧壁。
下文将结合附图详细说明半导体结构的制备方法。图2例示本公开的一些实施例的半导体结构的制备方法的流程图。图3至图10例示本公开的一些实施例的半导体结构的制备方法的步骤的截面图。参照图2及图3，该制备方法从步骤S11开始，包括提供具有底部源极/漏极114a和底部阴极/阳极114b的基底110。
在一些实施例中，基底110可以基本上是(即，除了污染物之外)单个元素(例如，硅)，主要是单个元素(即，具有掺杂)，例如，硅(Si)或锗(Ge)或者，基底110可以是化合物半导体，例如，诸如砷化镓(GaAs)，碳化硅(SiC)或硅锗(SiGe)之类的III-V族化合物半导体。
在一个或多个实施例中，基底110具有基层112和掺杂层114，并且可以通过在基底110上形成掺杂层114来形成基底110的底部源极/漏极114a和底部阴极/阳极114b。110。掺杂层114可以是n掺杂或p掺杂。基底110的掺杂层114的一部分形成底部源极/漏极114a，基底110的掺杂层114的另一部分形成底部阴极/阳极114b。在各种实施例中，可以在基底110上或基底110内形成反掺杂层(未示出)，以电隔离掺杂层114。反掺杂层可以是n掺杂或p掺杂的。在一或多个实施例中，掺杂层114可以形成在反掺杂层上。在各种实施例中，可将掺杂剂以离子植入到反掺杂层和/或掺杂层114中。反掺杂层可以包括与掺杂层114相反的掺杂剂类型。在一些实施例中，基底110可以是单晶基底110，并且可以在外延生长期间原位掺杂反掺杂层和掺杂层114。
参照图2、图4和图5，下一步骤S13包括在基底110的底部源极/漏极114a上形成通道鳍片130，并且在基底110的底部阴极/阳极114b上形成垂直鳍片140。在一些实施例中，形成通道鳍片130和垂直鳍片140的步骤可以包括在掺杂层114上形成底部间隔层120，在底部间隔层120上形成第一牺牲层122，在第一牺牲层122上形成顶部间隔层124，并在顶部间隔层124上形成第二牺牲层126。在各种实施例中，顶部间隔层124可以是与底部间隔层120相同的材料，其可以是介电质材料，例如氮化硼(BN)、氮化硅(SiN)、氧化硅(SiO)或氮氧化物(SiON)。在一个或多个实施例中，第二牺牲层126可以是氧化层，例如，氧化层。在一些实施例中，第二牺牲层126可以是与顶部间隔层124和底部间隔层120不同的材料。在各种实施例中，第一牺牲层122可以是多晶硅(p-Si)或非晶硅(a-Si)。在一些实施例中，底部间隔层120，顶部间隔层124，第一牺牲层122和第二牺牲层126可以通过化学气相沉积(CVD)或物理气相沉积(PVD)形成。
在一个或多个实施例中，底部间隔层120，顶部间隔层124，第一牺牲层122和第二牺牲层126可以被图案化以形成鳍状沟渠，如图4所示。在一些实施例中，鳍状沟渠128的形成可以透过微影制程。例如，在第二牺牲层126上形成硬遮罩层(未示出)，并且在硬遮罩层上形成用于定义鳍状沟渠128的光阻剂图案(未示出)。然后，使用光阻剂图案作为蚀刻遮罩来蚀刻硬遮罩层，从而形成图案(未示出)。随后，去除光阻剂图案，并且使用硬遮罩图案作为蚀刻遮罩来蚀刻底部间隔层120、顶部间隔层124、第一牺牲层122和第二牺牲层126。该蚀刻可以是异向蚀刻制程，例如反应离子蚀刻(RIE)或深反应离子蚀刻(DRIE)，例如波希制程(Bosch process)。然后去除硬遮罩图案。
在一些实施例中，在鳍状沟渠中形成通道鳍片130和垂直鳍片140，其中通道鳍片130形成在底部源极/漏极114a上，而垂直鳍片140形成在底部阴极/阳极114b上。在各种实施例中，垂直鳍片140和通道鳍片130可以分别从底部阴极/阳极114b和底部源极/漏极114a外延生长。在一些实施例中，垂直鳍片140和通道鳍片130可以通过单晶外延生长形成。在各种实施例中，通道鳍片130和垂直鳍片140具有与底部源极/漏极114a和底部阴极/阳极114b(掺杂层)相同的晶向。在一个或多个实施例中，通道鳍片130和垂直鳍片140可以是诸如Si、Ge的单元素，或者可以是诸如砷化镓(GaAs)，硅锗(SiGe)，砷化铟铝(InAlAs)，砷化铟镓(InGaAs)，砷化铟(InAs)的半导体化合物。
在各种实施例中，鳍状沟渠128中的第一牺牲层122的部分可以被氧化以形成氧化物层衬垫(未示出)。氧化物层衬垫防止第一牺牲层122的晶体结构干扰垂直鳍片140和通道鳍片130的外延生长。在一些实施例中，可以通过在第一牺牲层122的鳍状沟槽内的部分上执行热氧化或等离子体氧化反应来形成氧化物层衬垫。在一个或多个实施例中，温度在800℃至1200℃的范围内，并且氧化性气体可以是氧气或蒸汽。在所述实施例中，氧化物层衬垫可以是二氧化硅(SiO2)。
在一些实施例中，可以去除暴露于鳍状沟渠128的通道鳍片130和垂直鳍片140的顶部。在所述实施例中，可以执行对通道鳍片130和垂直鳍片140的材料具有选择性蚀刻制程。在一些其他实施例中，RIE被用于去除。通道鳍片130和垂直鳍片140的顶表面可以在第二牺牲层126的顶表面之下但是在顶部间隔层124的顶表面之上。在一些实施例中，可以在部分去除的通道鳍片130和垂直鳍片140的顶部上的鳍状沟渠中形成介电帽盖150，如图5所示。形成的介电帽盖150可以在第二牺牲层126的顶表面上方，并且可以执行化学机械抛光(CMP)制程以平坦化介电帽盖150。在一些其他实施例中，介电帽盖150可以通过蚀刻被平坦化。
随后，在步骤S15中，在通道鳍片130上形成顶部源极/漏极132，并且在垂直鳍片140上形成顶部阴极/阳极142。参照图6，在一个或多个实施例中，可以使用湿蚀刻或RIE去除第二牺牲层126。通过选择性地蚀刻通过去除第二牺牲层126而暴露的侧表面，来减小通道鳍片130和垂直鳍片140的顶部的宽度。
在一些实施例中，然后在通道鳍片130上形成顶部源极/漏极132，并且在垂直鳍片140上形成顶部阴极/阳极142。在各种实施例中，顶部源极/漏极132和顶部阴极/阳极142可以是掺杂的半导体材料，其可以是n掺杂的或p掺杂的。在一实施例中，顶部源极/漏极132和顶部阴极/阳极142可以在通道鳍片130和垂直鳍片140的宽度减小部分的暴露表面上外延生长。在一个或多个实施例中，顶部源极/漏极132和顶部阴极/阳极142可以在顶部源极/漏极132和顶部阴极/阳极142的形成期间被原位掺杂，如图6所示。
参照图7，在各种实施例中，可以在介电帽盖150、顶部源极/漏极132、顶部阴极/阳极142和顶部间隔层124上形成遮罩层160。遮罩层160可以用作遮罩以图案化顶部间隔层124和第一牺牲层122。在一或多个实施例中，可通过CMP或蚀刻来调整遮罩层160的厚度。在一个实施例中，可以通过异向性RIE来图案化顶部间隔层124和第一牺牲层122。然后通过湿蚀刻去除剩余的第一牺牲层122，如图7所示。在各种实施例中，还通过湿蚀刻或RIE去除氧化物层衬垫，以暴露通道鳍片130和垂直鳍片140。
参照图2及图8，在下一步骤S17中，在通道鳍片130上形成栅极结构134。在一些实施例中，栅极结构134的形成可以进一步包括几个步骤。例如，参照图8，首先，在通道鳍片130上形成栅极绝缘层134a。例如，可以形成栅极绝缘层134a以覆盖通道鳍片130的暴露部分。栅极绝缘层134a可以由高介电材料形成，例如氧化铪(例如，HfO2)，氧化镧(例如，La2O3)，氧化锆硅(例如，ZrSiO4)，氧化钛钡(例如，BaTiO3)，氧化铝(例如Al2O3)和钽酸铅(Pb(ScxTa1-x)O3)。在一些实施例中，可以通过诸如原子层沉积(ALD)和/或化学气相沈积沉积(CVD)之类的沉积来实现栅极绝缘层134a的形成。在栅极绝缘层134a上形成有栅极导体134b。在一些实施例中，栅极导体134b可以包括金属层(未示出)。在这种情况下，金属层可以例如包括镍(Ni)层，钽(Ta)，氮化钛(TiN)层，氮化钽(TaN)层，钨(W)层，铝(Al)等通过PVD或CVD进行。栅极电极134c可以形成在栅极导体134b上。在一些实施例中，栅极电极134c可以包括钨(W)。在各种实施例中，可以通过选择性RIE形成栅极绝缘层134a、栅极导体134b、栅极电极134c。栅极结构134、通道鳍片130、顶部源极/漏极132和底部源极/漏极114a形成晶体管。在一些实施例中，底部源极/漏极114a上方的空间可以填充有介电填充物170，该介电填充物170可以是例如氧化物。
请参考图1与图2。随后，在步骤S19中，垂直鳍片140被氧化以形成氧化侧壁140b。在各种实施例中，可以使用氧化气体(例如，O2、O3等)来完成热氧化。垂直鳍片140(例如，a-Si)的氧化将形成SiO2。在一些实施例中，然后可以去除氧化侧壁140b以减小垂直鳍片140的宽度。垂直鳍片140与电晶体一体形成并且具有缩减尺寸，这将节省芯片空间。在一些实施例中，垂直鳍片140可以被硅化以形成熔丝鳍片。
形成熔丝鳍片过程包括以下步骤。参照图9，去除垂直鳍片140的氧化侧壁140b，并且保留宽度小于通道鳍片130的宽度的缩减垂直鳍片140a。在一个或多个实施例中，可以通过湿蚀刻或RIE去除氧化侧壁140b，其中湿蚀刻或RIE可以选择性地去除氧化物。参照图10，在缩减垂直鳍片140a上形成金属层180。在一些实施例中，金属层180可以包括铂或镍或可与缩减垂直鳍片140a形成硅化物的其他材料。可以通过CVD、ALD或其他合适的沉积制程来沉积金属层180。图11例示本公开的一些实施例的另一半导体结构的截面图。参照图11，执行退火制程，使得缩减垂直鳍片140a可以与金属层180反应以形成硅化熔丝鳍片140c。半导体结构100a的顶部阴极/阳极142、底部阴极/阳极114b和硅化熔丝鳍片140c形成与电晶体集成的电熔丝。在硅化之后，底部阴极/阳极114b上方的空间可以被介电填充物170填充。
在一或多个实施例中，半导体结构可具有连接至栅极结构134、顶部源极/漏极132和顶部阴极/阳极142的接触插塞。图12例示本公开的一些实施例的半导体结构的制备方法的步骤的截面图。图13例示本公开的一些实施例的另一半导体结构100b的截面图。参照图12和图13，半导体结构100b具有连接至栅极结构134的栅极接触插塞210，连接至顶部源极/漏极132的源极/漏极接触插塞220以及连接至顶部阴极/阳极142的阴极/阳极接触插塞230。在各种实施例中，可以通过首先形成接触插塞沟渠来形成栅极接触插塞210、源极/漏极接触插塞220和阴极/阳极接触插塞230。在一或多个实施例中，栅极接触插塞沟渠210a形成在介电填充物170中，从而暴露出栅极电极134c。源极/漏极接触插塞沟渠220a形成在顶部源极/漏极132上的介电电容150中，从而暴露顶部源极/漏极132。阴极/阳极接触插塞沟渠230a形成在顶部阴极/阳极142上的介电帽盖150中，从而暴露顶部阴极/阳极142。在各种实施例中，可以通过异向性RIE形成栅极接触插塞沟渠210a、源极/漏极接触插塞沟渠220a以及阴极/阳极接触插塞沟渠230a。然后，分别在栅极接触插塞沟渠210a、源极/漏极接触插塞沟渠220a和阴极/阳极接触插塞沟渠230a中形成栅极接触插塞210、源极/漏极接触插塞220和阴极/阳极接触插塞230。在一实施例中，栅极接触插塞210可以是与栅极电极134c相同的材料。
图14例示本公开的一些实施例的另一半导体结构100c的截面图。参照图14，半导体结构100c在底部源极/漏极114a与底部阴极/阳极114b之间还具有浅沟渠隔离结构(STI)190。STI沟渠(未示出)可以形成在介电填充物170和基底110上并且被填充以形成浅沟渠隔离结构190。在一些实施例中，可以通过选择性蚀刻来形成STI沟渠。接下来，为了形成浅沟渠隔离结构190，可以执行在介电填充物170和STI沟渠上方形成绝缘层的步骤。在一些实施例中，可以基于流体氧化物层通过单间隙填充制程来形成绝缘层。在一些其他实施例中，绝缘层可以以流体氧化物层和沈积氧化物层的组合(例如，堆叠形式)的形式配置。例如，流体氧化物层可以包括旋涂介电质(SOD)，并且沉积氧化物层可以包括高密度等离子体(HDP)氧化层。然后通过CMP抛光绝缘层以去除介电填充物170上的绝缘层。保留在STI沟渠中的绝缘层形成浅沟槽隔离结构190，如图14所示。
本公开中公开的半导体结构具有与通道鳍片130同时形成的垂直鳍片140，这将简化制造程序。然后将垂直鳍片140氧化以减小宽度，以节省宝贵的芯片空间。垂直鳍片140可以被硅化以形成硅化熔丝鳍片140c，硅化熔丝鳍片140c与顶部阴极/阳极142和底部阴极/阳极114b一起形成电熔丝。因此，利用本公开的制法制造的电熔丝具有制程更简单，面积更小的优点。因此，本公开可以促进具有较低成本和更多功能的芯片的生产。
在一个实施例中，本公开提供了一种半导体结构。半导体结构包括基底、顶部源极/漏极、通道鳍片、栅极结构、顶部阴极/阳极和垂直鳍片。基底具有底部源极/漏极和底部阴极/阳极。顶部源极/漏极设置在基底的底部源极/漏极上方，并且通道鳍片将顶部源极/漏极连接到基底的底部源极/漏极。栅极结构设置在通道鳍片上。顶部阴极/阳极设置在基底的底部阴极/阳极上方，并且垂直鳍片将顶部阴极/阳极连接到基底的底部阴极/阳极，其中垂直鳍片具有氧化侧壁。
在一个实施例中，本公开提供了另一种半导体结构。半导体结构包括基底、顶部源极/漏极、通道鳍片、栅极结构、顶部阴极/阳极和熔丝鳍片。基底具有底部源极/漏极和底部阴极/阳极。顶部源极/漏极设置在基底的底部源极/漏极上方，并且通道鳍片将顶部源极/漏极连接到基底的底部源极/漏极。栅极结构设置在通道鳍片上。顶部阴极/阳极设置在基底的底部阴极/阳极上方，并且熔丝鳍片将顶部阴极/阳极连接到基底的底部阴极/阳极，其中，熔丝鳍片的宽度小于通道鳍片。
在另一个实施例中，本公开提供一种半导体结构的制备方法。半导体结构的制备方法开始于提供基底的步骤。基底具有底部源极/漏极和底部阴极/阳极。接下来，在基底的底部源极/漏极上形成通道鳍片，并且在基底的阴极/阳极上形成垂直鳍片。接续的步骤是在通道鳍片上形成顶部源极/漏极，并在垂直鳍片上形成顶部阴极/阳极。在下一步中，在通道鳍片上形成栅极结构。最后，在垂直鳍片上形成氧化侧壁。
虽然已详述本公开及其优点，然而应理解可进行各种变化、取代与替代而不脱离权利要求所定义的本公开的精神与范围。例如，可用不同的方法实施上述的许多制程，并且以其他制程或其组合替代上述的许多制程。
再者，本申请案的范围并不受限于说明书中所述的制程、机械、制造、物质组成物、手段、方法与步骤的特定实施例。该技艺的技术人士可自本公开的揭示内容理解可根据本公开而使用与本文所述的对应实施例具有相同功能或是达到实质上相同结果的现存或是未来发展的制程、机械、制造、物质组成物、手段、方法、或步骤。据此，此等制程、机械、制造、物质组成物、手段、方法、或步骤是包含于本申请案的权利要求内。
Claims (20)
1.一种半导体结构，包括：
一基底，具有一底部源极/漏极和一底部阴极/阳极；
一顶部源极/漏极，位于该基底的底部源极/漏极的上方；
一通道鳍片，其将该顶部源极/漏极连接到该基底的底部源极/漏极；
一栅极结构，设置在该通道鳍片上；
一顶部阴极/阳极，位于该基底的底部阴极/阳极的上方；和
一垂直鳍片，其将该顶部阴极/阳极连接到该基底的底部阴极/阳极，其中，该垂直鳍片具有一氧化侧壁。
2.如权利要求1所述的半导体结构，还包括一浅沟渠隔离结构，其设置在该底部源极/漏极与该底部阴极/阳极之间。
3.如权利要求1所述的半导体结构，其中该栅极结构包括一栅极绝缘层、一栅极导体和一栅极电极。
4.如权利要求3所述的半导体结构，还包括一栅极接触插塞，其中该栅极接触插塞连接到该栅极电极。
5.如权利要求1所述的半导体结构，其中该栅极结构围绕该通道鳍片。
6.如权利要求1所述的半导体结构，还包括一源极/漏极接触插塞，其中该源极/漏极接触插塞连接到该顶部源极/漏极。
7.一种半导体结构，包括：
一基底，其具有一底部源极/漏极和一底部阴极/阳极；
一顶部源极/漏极，在该底部源极/漏极的上方；
一通道鳍片，其将该顶部源极/漏极连接到该基底的底部源极/漏极；
一栅极结构，设置于该通道鳍片上；
一顶部阴极/阳极，位于该基底的底部阴极/阳极的上方；和
一熔丝鳍片，将该顶部阴极/阳极连接到该基底的底部阴极/阳极，其中该熔丝鳍片的宽度小于该通道鳍片的宽度。
8.如权利要求7所述的半导体结构，还包括一浅沟渠隔离结构，设置在该源极/漏极与该熔丝鳍片之间。
9.如权利要求7所述的半导体结构，其中该栅极结构包括一栅极绝缘体和一栅极电极。
10.如权利要求9所述的半导体结构，还包括一栅极接触插塞，其中该栅极接触插塞连接到该栅极电极。
11.如权利要求7所述的半导体结构，其中该栅极结构围绕该通道鳍片。
12.如权利要求7所述的半导体结构，还包括一源极/漏极接触插塞，其中该源极/漏极接触插塞连接到该顶部源极/漏极。
13.一种半导体结构的制备方法，包括以下步骤：
提供一基底，其具有一底部源极/漏极和一底部阴极/阳极；
在该基底的底部源极/漏极上形成一通道鳍片，在该基底的阴极/阳极上形成一垂直鳍片；
在该通道鳍片上形成一顶部源极/漏极，在该垂直鳍片上形成一顶部阴极/阳极；
在该通道鳍片上形成一栅极结构；和
在该垂直鳍片上形成一氧化侧壁。
14.如权利要求13所述的半导体结构的制备方法，其中所述方法还包括以下步骤：
硅化该垂直鳍片，从而形成一熔丝鳍片。
15.如权利要求14所述的半导体结构的制备方法，形成该熔丝鳍片的步骤还包括以下步骤：
去除该垂直鳍片的氧化侧壁；
在该垂直鳍片上形成一金属层；和
将该垂直鳍片与设置在该垂直鳍片上的该金属层退火。
16.如权利要求13所述的半导体结构的制备方法，其中所述方法还包括以下步骤：
在该基底的底部源极/漏极与该底部阴极/阳极之间形成一浅沟渠隔离结构。
17.如权利要求13所述的半导体结构的制备方法，其中提供该基底的步骤还包括以下步骤：
在该基底上形成一掺杂层。
18.如权利要求13所述的半导体结构的制备方法，其中所述方法还包括以下步骤：
形成连接到该栅极结构的一栅极接触插塞。
19.如权利要求13所述的半导体结构的制备方法，还包括以下步骤：
形成连接到该顶部源极/漏极的一源极/漏极接触插塞。
20.如权利要求13所述的半导体结构的制备方法，还包括以下步骤：
形成连接到该顶部阴极/阳极的一阴极/阳极接触插塞。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US16/934,831 US11417737B2 (en) | 2020-07-21 | 2020-07-21 | Semiconductor structure having vertical fin with oxidized sidewall and method of manufacturing the same |
| US16/934,831 | 2020-07-21 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN113964201A true CN113964201A (zh) | 2022-01-21 |
| CN113964201B CN113964201B (zh) | 2024-03-29 |
Family
ID=79460349
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110792619.0A Active CN113964201B (zh) | 2020-07-21 | 2021-07-14 | 半导体结构及其制备方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (2) | US11417737B2 (zh) |
| CN (1) | CN113964201B (zh) |
| TW (1) | TWI779637B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN116230765B (zh) * | 2022-03-30 | 2024-03-15 | 北京超弦存储器研究院 | Mos管、存储器及其制备方法 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9780088B1 (en) * | 2016-03-31 | 2017-10-03 | International Business Machines Corporation | Co-fabrication of vertical diodes and fin field effect transistors on the same substrate |
| US20170345829A1 (en) * | 2016-05-25 | 2017-11-30 | International Business Machines Corporation | High density programmable e-fuse co-integrated with vertical fets |
| US20180122913A1 (en) * | 2016-10-31 | 2018-05-03 | Globalfoundries Inc. | Integration of vertical-transport transistors and electrical fuses |
| US10332983B1 (en) * | 2018-03-26 | 2019-06-25 | International Business Machines Corporation | Vertical field-effect transistors including uniform gate lengths |
| US20200176611A1 (en) * | 2018-11-30 | 2020-06-04 | International Business Machines Corporation | Vertical field effect transistor with low-resistance bottom source-drain contact |
Family Cites Families (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9443982B1 (en) * | 2016-02-08 | 2016-09-13 | International Business Machines Corporation | Vertical transistor with air gap spacers |
| US9773913B1 (en) * | 2016-05-06 | 2017-09-26 | International Business Machines Corporation | Vertical field effect transistor with wrap around metallic bottom contact to improve contact resistance |
| US9640667B1 (en) * | 2016-05-17 | 2017-05-02 | International Business Machines Corporation | III-V vertical field effect transistors with tunable bandgap source/drain regions |
| US9793401B1 (en) * | 2016-05-25 | 2017-10-17 | International Business Machines Corporation | Vertical field effect transistor including extension and stressors |
| US9647112B1 (en) * | 2016-09-22 | 2017-05-09 | International Business Machines Corporation | Fabrication of strained vertical P-type field effect transistors by bottom condensation |
| US9947675B1 (en) * | 2016-09-29 | 2018-04-17 | International Business Machines Corporation | Mask-programmable ROM using a vertical FET integration process |
| US9799777B1 (en) * | 2016-10-07 | 2017-10-24 | International Business Machines Corporation | Floating gate memory in a channel last vertical FET flow |
| US9647123B1 (en) * | 2016-10-14 | 2017-05-09 | International Business Machines Corporation | Self-aligned sigma extension regions for vertical transistors |
| US10312151B1 (en) * | 2017-11-20 | 2019-06-04 | International Business Machines Corporation | Monolithic co-integration of MOSFET and JFET for neuromorphic/cognitive circuit applications |
| US11329138B2 (en) | 2018-04-02 | 2022-05-10 | Intel Corporation | Self-aligned gate endcap (SAGE) architecture having endcap plugs |
| US11164791B2 (en) * | 2019-02-25 | 2021-11-02 | International Business Machines Corporation | Contact formation for stacked vertical transport field-effect transistors |
| US10777468B1 (en) * | 2019-03-21 | 2020-09-15 | International Business Machines Corporation | Stacked vertical field-effect transistors with sacrificial layer patterning |
| US20200312849A1 (en) * | 2019-03-25 | 2020-10-01 | International Business Machines Corporation | Gate recess uniformity in vertical field effect transistor |
| US10964603B2 (en) * | 2019-04-15 | 2021-03-30 | International Business Machines Corporation | Hybrid gate stack integration for stacked vertical transport field-effect transistors |
| US11069679B2 (en) * | 2019-04-26 | 2021-07-20 | International Business Machines Corporation | Reducing gate resistance in stacked vertical transport field effect transistors |
| US11683941B2 (en) * | 2019-12-03 | 2023-06-20 | International Business Machines Corporation | Resistive random access memory integrated with vertical transport field effect transistors |
| US11355553B2 (en) * | 2019-12-05 | 2022-06-07 | International Business Machines Corporation | Resistive random access memory integrated under a vertical field effect transistor |
| US11222922B2 (en) * | 2019-12-20 | 2022-01-11 | International Business Machines Corporation | Resistive random access memory cells integrated with shared-gate vertical field effect transistors |
-
2020
- 2020-07-21 US US16/934,831 patent/US11417737B2/en active Active
-
2021
- 2021-06-01 TW TW110119876A patent/TWI779637B/zh active
- 2021-07-14 CN CN202110792619.0A patent/CN113964201B/zh active Active
- 2021-11-23 US US17/533,428 patent/US11588029B2/en active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9780088B1 (en) * | 2016-03-31 | 2017-10-03 | International Business Machines Corporation | Co-fabrication of vertical diodes and fin field effect transistors on the same substrate |
| US20170345829A1 (en) * | 2016-05-25 | 2017-11-30 | International Business Machines Corporation | High density programmable e-fuse co-integrated with vertical fets |
| US20180122913A1 (en) * | 2016-10-31 | 2018-05-03 | Globalfoundries Inc. | Integration of vertical-transport transistors and electrical fuses |
| US10332983B1 (en) * | 2018-03-26 | 2019-06-25 | International Business Machines Corporation | Vertical field-effect transistors including uniform gate lengths |
| US20200176611A1 (en) * | 2018-11-30 | 2020-06-04 | International Business Machines Corporation | Vertical field effect transistor with low-resistance bottom source-drain contact |
Also Published As
| Publication number | Publication date |
|---|---|
| CN113964201B (zh) | 2024-03-29 |
| US11417737B2 (en) | 2022-08-16 |
| TWI779637B (zh) | 2022-10-01 |
| US11588029B2 (en) | 2023-02-21 |
| US20220085178A1 (en) | 2022-03-17 |
| TW202205446A (zh) | 2022-02-01 |
| US20220028987A1 (en) | 2022-01-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN110634799B (zh) | 用于形成半导体器件的方法以及半导体器件 | |
| KR102030725B1 (ko) | 반도체 디바이스 및 방법 | |
| US9716158B1 (en) | Air gap spacer between contact and gate region | |
| CN109427898B (zh) | 形成半导体器件的方法 | |
| CN109585448B (zh) | 半导体器件及其制造方法 | |
| US20210118878A1 (en) | Single diffusion break isolation for gate-all-around field-effect transistor devices | |
| US8569816B2 (en) | Isolated capacitors within shallow trench isolation | |
| US10854514B2 (en) | Microelectronic devices including two contacts | |
| KR101770476B1 (ko) | 반도체 컴포넌트와 FinFET 디바이스의 제조 방법 | |
| US9437714B1 (en) | Selective gate contact fill metallization | |
| US11315837B2 (en) | Semiconductor device and method | |
| US8318576B2 (en) | Decoupling capacitors recessed in shallow trench isolation | |
| CN105428394B (zh) | 鳍部件的结构及其制造方法 | |
| TW202013729A (zh) | 形成具有多個矽化物層的環繞接點 | |
| TW201724215A (zh) | 半導體裝置及其製造方法 | |
| US20230387246A1 (en) | Methods of forming gate structures with uniform gate length | |
| CN112310081A (zh) | 半导体存储器结构及其制备方法 | |
| CN113964201B (zh) | 半导体结构及其制备方法 | |
| TW202314868A (zh) | 製造半導體元件的方法 | |
| CN107706110B (zh) | FinFET器件的制造方法 | |
| US11855186B2 (en) | Semiconductor device and manufacturing method thereof | |
| US20240074155A1 (en) | Semiconductor device | |
| US20230061323A1 (en) | Semiconductor devices and methods of manufacturing thereof | |
| TW202141636A (zh) | 半導體裝置的形成方法 | |
| TW202401751A (zh) | 積體電路及其形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |