TW202201493A - 半導體基板的製造方法、半導體基板以及成長層的形成方法 - Google Patents

半導體基板的製造方法、半導體基板以及成長層的形成方法 Download PDF

Info

Publication number
TW202201493A
TW202201493A TW110111476A TW110111476A TW202201493A TW 202201493 A TW202201493 A TW 202201493A TW 110111476 A TW110111476 A TW 110111476A TW 110111476 A TW110111476 A TW 110111476A TW 202201493 A TW202201493 A TW 202201493A
Authority
TW
Taiwan
Prior art keywords
base substrate
growth
semiconductor substrate
layer
hole
Prior art date
Application number
TW110111476A
Other languages
English (en)
Inventor
金子忠昭
堂島大地
Original Assignee
學校法人關西學院
日商豊田通商股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 學校法人關西學院, 日商豊田通商股份有限公司 filed Critical 學校法人關西學院
Publication of TW202201493A publication Critical patent/TW202201493A/zh

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B23/00—Single-crystal growth by condensing evaporated or sublimed materials
    • C30B23/02—Epitaxial-layer growth
    • C30B23/025—Epitaxial-layer growth characterised by the substrate
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B23/00—Single-crystal growth by condensing evaporated or sublimed materials
    • C30B23/02—Epitaxial-layer growth
    • C30B23/06—Heating of the deposition chamber, the substrate or the materials to be evaporated
    • C30B23/063—Heating of the substrate
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/186—Epitaxial-layer growth characterised by the substrate being specially pre-treated by, e.g. chemical or physical means
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • C30B33/08—Etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02378—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02647—Lateral overgrowth
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/36—Removing material
    • B23K26/38—Removing material by boring or cutting
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/36—Removing material
    • B23K26/40—Removing material taking account of the properties of the material involved
    • B23K26/402—Removing material taking account of the properties of the material involved involving non-metallic material, e.g. isolators

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Organic Chemistry (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

本發明的所欲解決之課題為提供一種新穎的技術，能夠製造大口徑的半導體基板。本發明是一種半導體基板的製造方法，係包含：結晶成長步驟S30，係在具有貫通孔11的基底基板10形成成長層20。又，本發明是成長層的形成方法，係用以形成成長層20，並包含：貫通孔形成步驟S10，係於在基底基板10的表面上形成成長層20之前，在基底基板10形成貫通孔11。

Description

半導體基板的製造方法、半導體基板以及成長層的形成方法
本發明係關於一種半導體基板的製造方法、半導體基板以及成長層的形成方法。
一般來說，在基底基板上使成長層結晶成長，藉此製造半導體基板。然而報告有以下問題：視結晶成長的半導體材料之組成，難以獲得大口徑的半導體基板。
例如，可舉出在氮化鋁(AlN)基板、碳化矽(SiC)基板等基底基板上藉由昇華法使氮化鋁結晶成長之情形。在單單以昇華法使氮化鋁結晶成長之情形下，有著氮化鋁結晶不會成長之區域存在，難以得到大口徑且結晶性佳的半導體基板之問題。
針對此種問題，於專利文獻1係記載有以下技術：「一種氮化鋁結晶的成長方法，係藉由氣相成長法使氮化鋁結晶在被配置於設在反應容器內的結晶成長容器內之結晶成長室內的種晶基板上成長的方法，其特徵在於：在結晶成長時，對前述結晶成長室內供給含碳氣體」。 [先前技術文獻] [專利文獻]
[專利文獻1]日本特開2007-55881號公報。
[發明所欲解決之課題]
本發明的所欲解決之課題為提供一種新穎的技術，能夠製造大口徑的半導體基板。 又，本發明的所欲解決之課題為提供一種新穎的技術，能夠製造大口徑且結晶性佳的半導體基板。 [用以解決課題之手段]
用以解決上述課題之本發明是一種半導體基板的製造方法，係包含：結晶成長步驟，係在具有貫通孔的基底基板形成成長層。
如此，藉由在具有貫通孔的基底基板形成成長層，能夠製造具有與基底基板之徑同等之徑的半導體基板。因此，藉由採用大的徑之基底基板，能夠得到大口徑的半導體基板。
另外，本說明書中的「大口徑」之用語係指以下情形：比起在不具有貫通孔之基底基板形成成長層之情形，能得到大面積的成長層。
在本發明之一較佳形態中，前述結晶成長步驟是以沿著前述基底基板的垂直方向形成有溫度梯度(temperature gradient)之方式進行加熱的步驟。
在本發明之一較佳形態中，前述結晶成長步驟是以下步驟：使前述基底基板與前述成長層的原料相對而進行配置，且以在前述基底基板與前述原料之間形成有溫度梯度之方式進行加熱。
在本發明之一較佳形態中，前述結晶成長步驟係具有：橫方向成長步驟，係前述成長層在前述基底基板的水平方向成長；以及縱方向成長步驟，係前述成長層在前述基底基板的垂直方向成長。
在本發明之一較佳形態中進一步包含：貫通孔形成步驟，係在前述基底基板形成貫通孔；以及應變層去除步驟，係將藉由前述貫通孔形成步驟所導入的應變層(strain layer)予以去除。
在本發明之一較佳形態中，前述貫通孔形成步驟是對前述基底基板照射雷射(laser)藉此形成貫通孔的步驟。
在本發明之一較佳形態中，前述應變層去除步驟是藉由進行熱處理將前述基底基板的應變層予以去除的步驟。
在本發明之一較佳形態中，前述基底基板是碳化矽；前述應變層去除步驟是在矽氛圍(silicon atmosphere)下蝕刻前述基底基板的步驟。
又，本發明也關於一種成長層的形成方法。亦即，用以解決上述課題之本發明是一種成長層的形成方法，係用以形成成長層，並包含：貫通孔形成步驟，係於在基底基板的表面上形成成長層之前，在前述基底基板形成貫通孔。
在本發明之一較佳形態中包含：應變層去除步驟，係將藉由前述貫通孔形成步驟所導入的應變層予以去除。
在本發明之一較佳形態中，前述應變層去除步驟是藉由進行熱處理將前述基底基板予以蝕刻的步驟。 [發明功效]
根據所揭示的技術，能夠提供一種新穎的技術，係能夠製造大口徑的半導體基板。 又，根據所揭示的技術，能夠提供一種新穎的技術，係能夠製造大口徑且結晶性佳的半導體基板。
在一併結合圖式及申請專利範圍時，藉由參酌以下所記載的用以實施發明的形態，能夠明瞭其他的課題、特徵及優點。
以下參照隨附圖式來詳細地說明本發明之半導體基板的製造方法之理想的實施形態。本發明的技術性範圍並非限定於隨附圖式所示的實施形態，在申請專利範圍所記載的範圍內能夠適宜變更。又，隨附的圖式為概念圖，各構件之相對的尺寸等並非限定本發明。又，在本說明書中，雖以說明發明為目的而有基於圖式的上下來指稱上或下之情形，但並非基於本發明之半導體基板的使用態樣等之間的關係將上下予以限定。另外，在以下之實施形態的說明以及隨附圖式中，對同樣的構成附加同一符號且省略重複的說明。
＜半導體基板的製造方法＞ 圖1至圖4是說明本發明的實施形態之半導體基板的製造方法之步驟的說明圖。 實施形態之半導體基板的製造方法係可以包含：貫通孔形成步驟S10，係在基底基板10形成貫通孔11；應變層去除步驟S20，係將藉由貫通孔形成步驟S10所導入的應變層12予以去除；以及結晶成長步驟S30，係在具有該貫通孔11的基底基板10形成成長層20。
又，能夠理解為：本實施形態是成長層的形成方法，係用以大面積地形成成長層20，並包含：貫通孔形成步驟S10，係於在基底基板10的表面上形成成長層20之前，在基底基板10形成貫通孔11。 以下，詳細地說明實施形態的各步驟。
＜貫通孔形成步驟＞ 貫通孔形成步驟S10是在基底基板10形成貫通孔11的步驟。該貫通孔形成步驟S10只要是能夠在基底基板10形成貫通孔11之手法則當然能夠採用。
作為例子，貫通孔11的形成手法係能夠採用雷射加工、聚焦離子束(Focused Ion Beam：FIB)、反應性離子蝕刻(Reactive Ion Etching：RIE)等電漿蝕刻(plasma etching)。另外，在表示了本實施形態之圖2中，例示了對基底基板10照射雷射L藉此形成貫通孔11之機構。
以基底基板10來說，只要是在製造半導體基板時一般所使用的材料則當然能夠採用。作為例子，基底基板10的材料是矽(Si)、鍺(Ge)、金剛石(diamond)(C)等已知的IV族材料。又，作為例子，基底基板10的材料是碳化矽(SiC)等已知的IV-IV族化合物材料。又，基底基板10的材料是氧化鋅(ZnO)、硫化鋅(ZnS)、硒化鋅(ZnSe)、硫化鎘(CdS)、碲化鎘(CdTe)等已知的II-VI族化合物材料。又，作為例子，基底基板10的材料是氮化硼(BN)、砷化鎵(GaAs)、氮化鎵(GaN)、氮化鋁(AlN)、氮化銦(InN)、磷化鎵(GaP)、磷化銦(InP)、銻化銦(InSb)等已知的III-V族化合物材料。又，作為例子，基底基板10的材料是氧化鋁(Al2 O3 )、氧化鎵(Ga2 O3 )等氧化物材料。又，作為例子，基底基板10的材料是銅(Cu)、鎳(Ni)等金屬材料。另外，基底基板10可以是適宜添加有因應該材料所使用的已知的添加原子之構成。
另外，基底基板10係可使用由體結晶(bulk crystal)加工而成的晶圓、基板，也可另行使用具有由上述半導體材料所構成的緩衝(buffer)層之基板。
貫通孔11採用適合於要成長的半導體材料之任意的形狀即可，也可形成單數或複數個。又，也可採用使複數個貫通孔11排列而成的貫通孔群(圖案(pattern))。
以下，詳細地說明使六方晶系的半導體材料成長時之圖案的一例。
圖3是說明實施形態之圖案100的說明圖。圖案100表示的線段是基底基板10。圖案100較佳為呈現屬於三重對稱(threefold symmetry)的正六角形位移形。配合圖3，以下詳細地說明本說明書中之說明裡的「正六角形位移形」。正六角形位移形是12角形。又，正六角形位移形係由呈現相等長度且為直線狀的12個線段所構成。呈現正六角形位移形的圖案100係內包：基準圖形101，是正三角形且具有預定的面積，且包含三個頂點104。該三個頂點104的各個係被包含於圖案100的頂點。能夠理解為：在此，有著該三個頂點104係位於構成圖案100之線段上的情形。圖案100係包含：線段102(相當於第一線段)，係從頂點104延伸且包含頂點104；以及線段103(相當於第二線段)，係不從頂點104延伸且不含頂點104，且與線段102鄰接。在此，圖案100中的兩個相鄰接的線段102所成的角度θ為固定，與圖案100中的兩個相鄰接的線段103所成的角度θ相等。另外能夠理解為：本說明書中的說明裡的「正六角形位移形」是正六角形基於表示凹凸之程度的角度θ一邊維持該正六角形的面積一邊位移(變形)而成的12角形。
角度θ較佳為大於60°，又較佳為66°以上，又較佳為80°以上，又較佳為83°以上，又較佳為120°以上，又較佳為150°以上，又較佳為155°以上。又，角度θ較佳為180°以下，又較佳為155°以下，又較佳為150°以下，又較佳為120°以下，又較佳為83°以下，又較佳為80°以下，又較佳為66°以下。
實施形態之圖案100可以是屬於六重對稱(sixfold symmetry)之正12角形位移形的構成，以取代屬於三重對稱之正六角形位移形。正12角形位移形是24角形。又，正12角形位移形係由呈現相等長度且為直線狀的24個線段所構成。呈現正12角形位移形的圖案100係內包：基準圖形101，是正六角形且具有預定的面積，且包含六個頂點104。該六個頂點104的各個係被包含於圖案100的頂點。另外，與正六角形位移形同樣地，圖案100中的兩個相鄰接的線段102所成的角度θ為固定，與圖案100中的兩個相鄰接的線段103所成的角度θ相等。也就是說能夠理解為：本說明書中的說明裡的「正12角形位移形」是正12角形基於表示凹凸之程度的角度θ一邊維持該正12角形的面積一邊位移(變形)而成的24角形。另外，圖案100可以是呈現以下的構成：正2n角形基於表示凹凸之程度的角度θ一邊維持該正2n角形的面積一邊位移(變形)而成的屬於4n角形之2n角形位移形。能夠理解為：此時，2n角形位移形係將正n角形(相當於基準圖形101)內包。能夠理解為：在此，基準圖形101係包含n個頂點。
實施形態之圖案100可以是包含正2n角形位移形(包含正六角形位移形、正12角形位移形)之構成。又，圖案100除了構成正2n角形位移形之線段以外，可以是進一步地包含至少一個以下線段之構成：連結正2n角形位移形中的相鄰接的兩個線段103之交點與基準圖形101之重心的線段(相當於第三線段)。又，圖案100除了構成正2n角形位移形之線段以外，可以是進一步地包含至少一個以下線段之構成：連結正2n角形位移形中的相鄰接的兩個線段103之交點與構成基準圖形101之頂點104的線段。又，圖案100除了構成正2n角形位移形之線段以外，可以是進一步地包含至少一個以下線段之構成：構成被包含於正2n角形位移形之基準圖形101的線段。
又，貫通孔形成步驟S10較佳為將基底基板10之有效面積的50%以上予以去除之步驟。又，更佳為將有效面積的60%以上予以去除之步驟，再更佳為將有效面積的70%以上予以去除之步驟，再更佳為將有效面積的80%以上予以去除之步驟。
另外，本說明書中的有效面積係指在結晶成長步驟S30中原料附著的基底基板10之表面。換言之，係指在基底基板10的成長面上由貫通孔11所去除的區域以外之殘留的區域。
另外，以基底基板10的有效面積、貫通孔11的形狀、圖案來說，較期望為考慮基底基板10與成長層20的晶格常數(lattice constant)差、熱膨脹係數差、成長層20的結晶構造、成長手法來設定。
＜應變層去除步驟＞ 應變層去除步驟S20是將藉由貫通孔形成步驟S10形成於基底基板10的應變層12予以去除的步驟。作為該應變層去除步驟S20來說能夠例示以下手段：將基底基板10熱處理，藉此蝕刻基底基板10。 又，只要是能夠去除應變層12之手段則當然能夠採用。
作為例子，去除應變層12之手法係能夠採用將氫氣用作蝕刻氣體的氫蝕刻法、在矽氛圍下加熱的矽蒸氣壓蝕刻(Si-Vapor Etching：SiVE)法、後述的實施例1所記載的蝕刻手法。
＜結晶成長步驟＞ 結晶成長步驟S30是在已形成有貫通孔11之基底基板10上形成成長層20的步驟。
成長層20的半導體材料可以是與基底基板10相同的半導體材料(同質磊晶成長(homo-epitaxial growth))，也可以是與基底基板10不同的半導體材料(異質磊晶成長(hetero-epitaxial growth))。
以作為成長層20的材料來說，只要是通常作為半導體材料進行磊晶成長的材料則當然能夠採用。成長層20的材料可以是基底基板10的材料，也可以是可作為基底基板10的材料而採用之已知的材料，也可以是可在基底基板10上磊晶成長之已知的材料。
作為例子，成長層20的材料係能夠採用Si、Ge、GaN、AlN、InN、ZnS、ZnSe、CdTe、GaP、GaAs、InP、InAs、InSb、SiC等。 基底基板10的材料與成長層20的材料之組合係能夠考慮兩素材的晶格常數、熱膨脹係數之差來適宜選擇。
結晶成長步驟S30係能夠採用物理氣相傳輸(Physical Vapor Transport：PVT)法、昇華再結晶法、改良雷利法(improved Lely method)、化學氣相傳輸法(Chemical Vapor Transport：CVT)、有機金屬氣相磊晶法(Metal-Organic Vapor Phase Epitaxy：MOVPE)、氫化物氣相磊晶法(Hydride Vapor Phase Epitaxy：HVPE)等已知的氣相成長法(相當於氣相磊晶法(vapor phase epitaxial method))作為成長層20的成長手法。另外，結晶成長步驟S30係能夠採用物理氣相沉積法(Physical Vapor Deposition：PVD)以取代PVT。另外，結晶成長步驟S30係能夠採用化學氣相沉積法(Chemical Vapor Deposition：CVD)以取代CVT。又，結晶成長步驟S30係能夠採用TSSG(Top-Seeded Solution Growth；頂部種晶溶液成長)法、準穩定溶媒磊晶法(Metastable Solvent Epitaxy：MSE)等已知的液相成長法(相當於液相磊晶法)作為成長層20的成長手法。又，結晶成長步驟S30係能夠採用CZ(Czochralski；柴可拉斯基)法作為成長層20的成長手法。結晶成長步驟S30係能夠因應基底基板10以及成長層20各自的材料來選擇採用適宜的成長手法。
圖3及圖4是說明實施形態之結晶成長步驟S30的說明圖。 實施形態之結晶成長步驟S30是使基底基板10與成為成長層20之原料的半導體材料40在具有準密閉空間的坩堝30內相對(對峙)而進行配置且加熱的步驟。另外，在本說明書中的「準密閉空間」係指以下空間：容器內能夠抽真空，也能夠將已在容器內產生的蒸氣之至少一部分封入。
又，結晶成長步驟S30是以沿基底基板10的垂直方向形成有溫度梯度之方式進行加熱的步驟。藉由在該溫度梯度中將坩堝30(基底基板10以及半導體材料40)加熱，原料經由原料輸送空間31從半導體材料40被往基底基板10上輸送。
作為輸送原料之驅動力來說，能夠採用上述的溫度梯度、基底基板10與半導體材料40之間的化學位能差(chemical potential difference)。
具體來說，在準密閉空間內，由已從半導體材料40昇華的元素所構成之蒸氣在原料輸送空間31中擴散，藉此被輸送，且在溫度被設定得比半導體材料40還低的基底基板10上成為過飽和而凝結。結果，在基底基板10上形成有成長層20。
又，結晶成長步驟S30係具有：橫方向成長步驟S31，係成長層20在基底基板10的水平方向成長；以及縱方向成長步驟S32，係成長層20在基底基板10的垂直方向成長。 另外，以橫方向成長步驟S31來說，往水平方向的成長成分比往垂直方向的成長成分還大即可，也可包含往垂直方向的成長成分(成長成分：水平方向＞垂直方向)。 又，以縱方向成長步驟S32來說，往垂直方向的成長成分比往水平方向的成長成分還大即可，也可包含往水平方向的成長成分(成長成分：垂直方向＞水平方向)。
亦即，如圖4所示，橫方向成長步驟S31是以下步驟：藉由熱從基底基板10的貫通孔11逸散，在基底基板10的表面上形成有水平方向的溫度梯度，藉此成長層20朝向貫通孔11成長。
之後，若藉由橫方向成長步驟S31在貫通孔11上形成有成長層20，則水平方向的溫度梯度會在基底基板10的表面上減少、消滅，自動地轉移到縱方向成長步驟S32。
另外，在該結晶成長步驟S30中，也可以將惰性氣體、摻雜氣體(doping gas)導入至原料輸送空間31，來控制成長層20的摻雜濃度、成長環境。
根據本發明，藉由在具有貫通孔11的基底基板10使成長層20結晶成長，能夠製造大口徑的半導體基板。亦即，藉由熱從已形成貫通孔11的區域逸散，成長驅動力會在基底基板10的水平方向作用。結果，成長層20之結合在已形成貫通孔11的區域上被促進，能夠形成具有與基底基板10之徑同等之徑的成長層20。因此，藉由採用大的徑之基底基板10，能夠得到大口徑的半導體基板。
又，根據本發明，藉由在已形成貫通孔11之區域上形成成長層20，能夠將成長層20的結晶性變佳。亦即，在已形成貫通孔11的區域上所形成的成長層20係不位於基底基板10的正上方。因此，不會繼承存在於基底基板10之貫通系的差排(dislocation)(例如貫通螺旋差排(penetration screw dislocation)、貫通刃狀差排(penetration edge dislocation)、微管(micropipe)等)，能夠減低成長層20中的貫通系的差排。
如以下的實施例所示，舉出使氮化鋁在碳化矽基板上成長的形態作為本發明之半導體基板的製造方法之一個形態。 又，舉出不含使氮化鋁在碳化矽基板上成長的形態之形態，以作為本發明之半導體基板的製造方法之一個形態。
[實施例] 舉出實施例1、比較例1來更具體地說明本發明。 另外，實施例1以及比較例1係在碳化矽的基底基板10之上使氮化鋁的成長層20成長，製造了半導體基板。
＜實施例1＞ ＜貫通孔形成步驟＞ 用以下的條件對基底基板10照射雷射且形成了貫通孔11。
(基底基板10) 半導體材料：4H-SiC(4H型碳化矽)。 基板尺寸：橫寬 11 mm × 縱寬 11 mm × 厚度 524 μm。 成長面：矽面(Si-face)。 偏離角(off-angle)：正軸(on-axis)。
(雷射加工條件) 種類：綠雷射(green laser)。 波長：532 nm。 點徑(spot diameter)：40 μm。 平均輸出：4W (30 kHz下)。
(圖案的詳細) 圖6是說明以實施例1之貫通孔形成步驟S10形成的貫通孔11之圖案的說明圖。圖6中的(a)是表示複數個貫通孔11排列的樣子之說明圖。在該圖6中的(a)中，黑色表示的區域係表示貫通孔11的部分，白色表示的區域係作為基底基板10而殘留。
圖6中的(b)是表示放大了圖6中的(a)之貫通孔11的樣子之說明圖。在該圖6中的(b)中，白色表示的區域係表示貫通孔11的部分，黑色表示的區域係作為基底基板10而殘留。 另外，在圖6的圖案中，將基底基板10的有效面積之80%以上予以去除來使基底基板10的強度降低。
＜應變層去除步驟S20＞ 圖7是說明實施例1之應變層去除步驟S20的說明圖。 將藉由貫通孔形成步驟S10形成了貫通孔11的基底基板10收容於碳化矽容器50內，進一步地將碳化矽容器50收容於碳化鉭容器60，用以下的條件進行了加熱。
(加熱條件) 加熱溫度：1800℃。 加熱時間：2h。 蝕刻量：8 μm。
(碳化矽容器50) 材料：多晶碳化矽。 容器尺寸：直徑60 mm × 高度4 mm。 基底基板10與碳化矽容器50的底面之間的距離：2 mm。
(碳化矽容器50的詳細) 如圖5所示，碳化矽容器50是具備能夠互相地嵌合的上容器51及下容器52之嵌合容器。於上容器51與下容器52的嵌合部係形成有微小的間隙53，且構成為能夠從該間隙53進行碳化矽容器50內的排氣(抽真空)。
碳化矽容器50係具有：蝕刻空間54，係在基底基板10被配置於溫度梯度之高溫側的狀態下，藉由使被配置於溫度梯度之低溫側的碳化矽容器50的一部分與基底基板10相對而形成。該蝕刻空間54是以下空間：將被設置於基底基板10與碳化矽容器50的底面之間的溫度差作為驅動力，將矽原子以及碳原子從基底基板10往碳化矽容器50輸送且進行蝕刻。
又，碳化矽容器50係具有：基板保持具55，係將基底基板10中空地保持來形成蝕刻空間54。另外，也可以視加熱爐之溫度梯度的方向而不設置該基板保持具55。例如，在加熱爐以溫度從下容器52朝向上容器51而降低的方式形成溫度梯度之情形下，也可以不設置基板保持具55地在下容器52的底面配置基底基板10。
(碳化鉭容器60) 材料：碳化鉭。 容器尺寸：直徑160 mm × 高度60 mm。 矽蒸氣供給源64(矽化合物)：TaSi2 。
(碳化鉭容器60的詳細) 碳化鉭容器60與碳化矽容器50同樣地是具備能夠互相地嵌合的上容器61與下容器62的嵌合容器，且構成為能夠收容碳化矽容器50。於上容器61與下容器62的嵌合部係形成有微小的間隙63，且構成為能夠從該間隙63進行碳化鉭容器60內的排氣(抽真空)。
碳化鉭容器60係具有：矽蒸氣供給源64，係能夠對碳化鉭容器60內供給包含矽元素之氣相種的蒸氣壓。矽蒸氣供給源64只要是在加熱處理時使包含矽元素之氣相種的蒸氣壓於碳化鉭容器60內產生之構成即可。
＜結晶成長步驟S30＞ 圖8是說明實施例1之結晶成長步驟S30的說明圖。 使藉由應變層去除步驟S20去除了應變層12的基底基板10與半導體材料40相對而收容於坩堝30內，用以下的條件進行了加熱。
(加熱條件) 加熱溫度：2040℃。 加熱時間：70h。 成長厚度：500 μm。 N2 氣體壓力：10 kPa。
(坩堝30) 材料：碳化鉭(TaC)及／或鎢(W)。 容器尺寸：10 mm × 10 mm × 1.5 mm。 基底基板10至半導體材料40之間的距離：1 mm。
(坩堝30的詳細) 坩堝30係在基底基板10與半導體材料40之間具有原料輸送空間31。將原料經由該原料輸送空間31從半導體材料40往基底基板10上輸送。
圖8中的(a)是在結晶成長步驟S30中使用的坩堝30之一例。該坩堝30係與碳化矽容器50以及碳化鉭容器60同樣地是具備能夠互相地嵌合的上容器32與下容器33的嵌合容器。於上容器32與下容器33的嵌合部係形成有微小的間隙34，且構成為能夠從該間隙34進行坩堝30內的排氣(抽真空)。
進一步地，坩堝30係具有：基板保持具35，係形成原料輸送空間31。該基板保持具35係被設置於基底基板10與半導體材料40之間，將半導體材料40配置於高溫側且將基底基板10配置於低溫側來形成原料輸送空間31。
圖8中的(b)以及圖8中的(c)是在結晶成長步驟S30中使用的坩堝30之其他例。該圖8中的(b)以及圖8中的(c)之溫度梯度係被設定成與圖8中的(a)之溫度梯度相反，基底基板10被配置於上側。亦即，與圖8中的(a)同樣地，將半導體材料40配置於高溫側且將基底基板10配置於低溫側來形成原料輸送空間31。
圖8中的(b)係表示藉由將基底基板10固定於上容器32側而在基底基板10與半導體材料40之間形成原料輸送空間31的例子。 圖8中的(c)係表示藉由在上容器32形成貫通窗且配置基底基板10而在基底基板10與半導體材料40之間形成原料輸送空間31的例子。又，如該圖8中的(c)所示，也可以在上容器32與下容器33之間設置中間構件36，藉此形成原料輸送空間31。
(半導體材料40) 材料：氮化鋁燒結體。 尺寸：橫寬20 mm × 縱寬20 mm × 厚度5mm。
(半導體材料40的詳細) 藉由以下的手續，燒結了半導體材料40的氮化鋁燒結體。 將氮化鋁粉末放入碳化鉭塊(TaC block)的框內，用適度的力按緊。之後，將已按緊至熱分解碳坩堝的氮化鋁粉末以及碳化鉭塊收納，用以下的條件進行了加熱。
加熱溫度：1850℃。 N2 氣體壓力：10 kPa。 加熱時間：3h。
圖9是表示實施例1之結晶成長步驟S30的示意圖。針對已形成貫通孔11的基底基板10使成長層20結晶成長，藉此能夠在基底基板10的水平方向形成溫度梯度並設成成長層20之橫方向成長的驅動力。亦即，就算是難以做到往水平方向之結晶成長的氮化鋁等半導體材料，也能夠在已形成貫通孔11之區域上形成成長層20，能夠製造大口徑的半導體基板。
另外，以藉由實施例1所製造的半導體基板來說，在已形成貫通孔11之區域上所形成的成長層20中，未觀察到貫通系的差排。
＜比較例1＞ 比較例1之基底基板10係形成了槽13以取代實施例1的貫通孔11。針對該基底基板10，以與實施例1同樣的條件施予了結晶成長步驟S30。亦即，比較例1係不進行貫通孔形成步驟S10地進行了結晶成長步驟S30。
圖10是表示比較例1之結晶成長步驟S30的示意圖。以藉由比較例1所製造的半導體基板來說，在槽13上形成了成長層20不會成長的區域。 亦即，在形成了槽13以取代貫通孔11之情形下，槽13之區域的溫度不會降低且於基底基板10的水平方向不形成有溫度梯度。結果，認定橫方向的成長驅動力不產生且於槽13的區域不形成成長層20。
根據實施例1以及比較例1的結果能夠理解為：藉由在具有貫通孔11的基底基板10形成成長層20，能夠製造大口徑的半導體基板。
10:基底基板 11:貫通孔 12:應變層 13:槽 20:成長層 30:坩堝 31:原料輸送空間 32:51,61:上容器 33:52,62:下容器 34:53,63:間隙 35,55:基板保持具 36:中間構件 40:半導體材料 50:碳化矽容器 54:蝕刻空間 60:碳化鉭容器 64:矽蒸氣供給源 100:圖案 101:基準圖形 102,103:線段 104:頂點 L:雷射 S10:貫通孔形成步驟 S20:應變層去除步驟 S30:結晶成長步驟 S31:橫方向成長步驟 S32:縱方向成長步驟 θ:角度
[圖1]是說明實施形態之半導體基板的製造方法之步驟的說明圖。 [圖2]是說明實施形態之貫通孔形成步驟以及應變層去除步驟的說明圖。 [圖3]是實施形態之貫通孔形成步驟的說明圖。 [圖4]是說明實施形態之結晶成長步驟的說明圖。 [圖5]是說明實施形態之結晶成長步驟的說明圖。 [圖6]是實施例1之貫通孔形成步驟的說明圖。 [圖7]是實施例1之應變層去除步驟的說明圖。 [圖8]是實施例1之結晶成長步驟的說明圖。 [圖9]是實施例1之結晶成長步驟的說明圖。 [圖10]是比較例1之結晶成長步驟的說明圖。
10:基底基板
11:貫通孔
20:成長層
S10:貫通孔形成步驟
S30:結晶成長步驟

Claims (12)

  1. 一種半導體基板的製造方法，係包含： 結晶成長步驟，係在具有貫通孔的基底基板形成成長層。
  2. 如請求項1所記載之半導體基板的製造方法，其中前述結晶成長步驟是以沿著前述基底基板的垂直方向形成有溫度梯度之方式進行加熱的步驟。
  3. 如請求項1或2所記載之半導體基板的製造方法，其中前述結晶成長步驟是以下步驟：使前述基底基板與前述成長層的原料相對而進行配置，且以在前述基底基板與前述原料之間形成有溫度梯度之方式進行加熱。
  4. 如請求項1或2所記載之半導體基板的製造方法，其中前述結晶成長步驟係具有： 橫方向成長步驟，係前述成長層在前述基底基板的水平方向成長；以及 縱方向成長步驟，係前述成長層在前述基底基板的垂直方向成長。
  5. 如請求項1或2所記載之半導體基板的製造方法，其中進一步包含： 貫通孔形成步驟，係在前述基底基板形成貫通孔；以及 應變層去除步驟，係將藉由前述貫通孔形成步驟所導入的應變層予以去除。
  6. 如請求項5所記載之半導體基板的製造方法，其中前述貫通孔形成步驟是對前述基底基板照射雷射藉此形成貫通孔的步驟。
  7. 如請求項5所記載之半導體基板的製造方法，其中前述應變層去除步驟是藉由進行熱處理將前述基底基板的應變層予以去除的步驟。
  8. 如請求項5所記載之半導體基板的製造方法，其中前述基底基板是碳化矽； 前述應變層去除步驟是在矽氛圍下蝕刻前述基底基板的步驟。
  9. 一種半導體基板，係由請求項1至8中任一項所記載之半導體基板的製造方法所製造。
  10. 一種成長層的形成方法，係用以形成成長層，並包含： 貫通孔形成步驟，係於在基底基板的表面上形成成長層之前，在前述基底基板形成貫通孔。
  11. 如請求項10所記載之成長層的形成方法，其中包含：應變層去除步驟，係將藉由前述貫通孔形成步驟所導入的應變層予以去除。
  12. 如請求項11所記載之成長層的形成方法，其中前述應變層去除步驟是藉由進行熱處理將前述基底基板予以蝕刻的步驟。
TW110111476A 2020-04-14 2021-03-30 半導體基板的製造方法、半導體基板以及成長層的形成方法 TW202201493A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2020-072549 2020-04-14
JP2020072549 2020-04-14

Publications (1)

Publication Number Publication Date
TW202201493A true TW202201493A (zh) 2022-01-01

Family

ID=78083983

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110111476A TW202201493A (zh) 2020-04-14 2021-03-30 半導體基板的製造方法、半導體基板以及成長層的形成方法

Country Status (6)

Country Link
US (1) US20230193507A1 (zh)
EP (1) EP4137615A4 (zh)
JP (1) JPWO2021210392A1 (zh)
CN (1) CN115461501A (zh)
TW (1) TW202201493A (zh)
WO (1) WO2021210392A1 (zh)

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6579359B1 (en) * 1999-06-02 2003-06-17 Technologies And Devices International, Inc. Method of crystal growth and resulted structures
JP4072352B2 (ja) * 2002-02-05 2008-04-09 住友電気工業株式会社 窒化物系化合物半導体素子及びその作製方法
JP5186733B2 (ja) 2005-07-29 2013-04-24 住友電気工業株式会社 ＡｌＮ結晶の成長方法
JP5374872B2 (ja) * 2006-03-29 2013-12-25 住友電気工業株式会社 Ｉｉｉ族窒化物単結晶の成長方法
JP6241286B2 (ja) * 2014-01-14 2017-12-06 住友電気工業株式会社 炭化珪素単結晶の製造方法
JP6384851B2 (ja) * 2014-03-03 2018-09-05 国立大学法人大阪大学 Ｉｉｉ族窒化物結晶の製造方法、ｉｉｉ族窒化物結晶、半導体装置およびｉｉｉ族窒化物結晶製造装置
CN105023991B (zh) * 2014-04-30 2018-02-23 环视先进数字显示无锡有限公司 一种基于无机物的led积层电路板的制造方法
JP6183317B2 (ja) * 2014-08-08 2017-08-23 豊田合成株式会社 Ｉｉｉ族窒化物半導体の製造方法及びｉｉｉ族窒化物半導体ウエハ
WO2016147786A1 (ja) * 2015-03-18 2016-09-22 住友化学株式会社 窒化物半導体成長用基板及びその製造方法、並びに半導体デバイス及びその製造方法
JP6949358B2 (ja) * 2017-07-28 2021-10-13 学校法人関西学院 単結晶ＳｉＣの製造方法、ＳｉＣインゴットの製造方法、及びＳｉＣウエハの製造方法
JP6455575B2 (ja) * 2017-09-12 2019-01-23 三菱ケミカル株式会社 第１３族金属窒化物基板の製造方法

Also Published As

Publication number Publication date
US20230193507A1 (en) 2023-06-22
EP4137615A1 (en) 2023-02-22
CN115461501A (zh) 2022-12-09
JPWO2021210392A1 (zh) 2021-10-21
WO2021210392A1 (ja) 2021-10-21
EP4137615A4 (en) 2024-05-29

Similar Documents

Publication Publication Date Title
JP5562641B2 (ja) マイクロパイプ・フリーの炭化ケイ素およびその製造方法
KR101060073B1 (ko) 템플레이트 타입의 기판 및 그 제조 방법
JP5130468B2 (ja) ＳｉＣエピタキシャル基板の製造方法
JP4647525B2 (ja) Ｉｉｉ族窒化物結晶の製造方法
JP4603386B2 (ja) 炭化珪素単結晶の製造方法
Kucharski et al. Ammonothermal and HVPE bulk growth of GaN
US20230203704A1 (en) Method for producing semiconductor substrate, semiconductor substrate, and method for preventing crack occurrence in growth layer
JP4850807B2 (ja) 炭化珪素単結晶育成用坩堝、及びこれを用いた炭化珪素単結晶の製造方法
TW202201493A (zh) 半導體基板的製造方法、半導體基板以及成長層的形成方法
US20230304186A1 (en) Method for manufacturing aluminum nitride substrate, aluminum nitride substrate, and method for forming aluminum nitride layer
US20230160100A1 (en) Method for manufacturing semiconductor substrate, semiconductor substrate, and method for suppressing introduction of displacement to growth layer
WO2021210398A1 (ja) 窒化アルミニウム基板の製造方法、窒化アルミニウム基板及び窒化アルミニウム成長層への転位の導入を抑制する方法
JP7046242B1 (ja) リン化インジウム単結晶インゴットの製造方法及びリン化インジウム基板の製造方法
JP3560180B2 (ja) ＺｎＳｅホモエピタキシャル単結晶膜の製造法
JP6457442B2 (ja) ＧａＮ結晶基板
KR20230149546A (ko) 질화갈륨 단결정 분리 방법
Boćkowski et al. Device advantage of the dislocation-free pressure grown GaN substrates