CN115461501A - 半导体衬底的制造方法、半导体衬底以及形成生长层的方法 - Google Patents

半导体衬底的制造方法、半导体衬底以及形成生长层的方法 Download PDF

Info

Publication number
CN115461501A
CN115461501A CN202180028149.9A CN202180028149A CN115461501A CN 115461501 A CN115461501 A CN 115461501A CN 202180028149 A CN202180028149 A CN 202180028149A CN 115461501 A CN115461501 A CN 115461501A
Authority
CN
China
Prior art keywords
base substrate
growth
hole
layer
semiconductor substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202180028149.9A
Other languages
English (en)
Inventor
金子忠昭
堂岛大地
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Tsusho Corp
Kwansei Gakuin Educational Foundation
Original Assignee
Toyota Tsusho Corp
Kwansei Gakuin Educational Foundation
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Tsusho Corp, Kwansei Gakuin Educational Foundation filed Critical Toyota Tsusho Corp
Publication of CN115461501A publication Critical patent/CN115461501A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B23/00—Single-crystal growth by condensing evaporated or sublimed materials
    • C30B23/02—Epitaxial-layer growth
    • C30B23/025—Epitaxial-layer growth characterised by the substrate
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B23/00—Single-crystal growth by condensing evaporated or sublimed materials
    • C30B23/02—Epitaxial-layer growth
    • C30B23/06—Heating of the deposition chamber, the substrate or the materials to be evaporated
    • C30B23/063—Heating of the substrate
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/186—Epitaxial-layer growth characterised by the substrate being specially pre-treated by, e.g. chemical or physical means
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • C30B33/08—Etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02378—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02647—Lateral overgrowth
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/36—Removing material
    • B23K26/38—Removing material by boring or cutting
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/36—Removing material
    • B23K26/40—Removing material taking account of the properties of the material involved
    • B23K26/402—Removing material taking account of the properties of the material involved involving non-metallic material, e.g. isolators

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Organic Chemistry (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

本发明要解决的问题在于提供一种能够制造大口径的半导体衬底的新颖技术。本发明是一种半导体衬底的制造方法，包括：在具有贯通孔(11)的基底衬底(10)上形成生长层(20)的晶体生长步骤(S30)。此外，本发明还是一种形成生长层(20)的方法，包括：在基底衬底(10)的表面上形成生长层(20)之前在基底衬底(10)上形成贯通孔(11)的贯通孔形成步骤(S10)。

Description

半导体衬底的制造方法、半导体衬底以及形成生长层的方法
技术领域
本发明涉及半导体衬底的制造方法、半导体衬底以及形成生长层的方法。
背景技术
通常，半导体衬底是通过在基底衬底上使生长层进行晶体生长来制造的。然而，报道了这样的问题，即，根据进行晶体生长的半导体材料的组成，难以获得大口径的半导体衬底。
例如，列举了在氮化铝(AlN)衬底或碳化硅(SiC)衬底等基底衬底上通过升华法使AlN晶体生长的情况。在仅通过升华法进行晶体生长的情况下，存在AlN晶体不生长的区域，存在难以得到大口径的晶体性良好的半导体衬底的问题。
针对这种问题，专利文献1记载了这样的技术，即，“一种AlN晶体的生长方法，通过气相生长法在设置于反应容器内的晶体生长容器内的晶体生长室内配置的晶种衬底上使AlN晶体生长，其特征在于，在晶体生长时，在所述晶体生长室内供给含碳的气体”。
现有技术文献
专利文献
专利文献1：日本特开2007-55881号公报
发明内容
发明要解决的问题
本发明要解决的问题是提供一种能够制造大口径的半导体衬底的新颖技术。
此外，本发明要解决的问题是提供一种能够制造大口径的晶体性良好的半导体衬底的新颖技术。
解决问题的手段
解决上述问题的本发明是一种半导体衬底的制造方法，包括在具有贯通孔的基底衬底上形成生长层的晶体生长步骤。
这样，通过在具有贯通孔的基底衬底上形成生长层，可以制造具有与基底衬底的直径相等直径的半导体衬底。因此，通过采用大直径的基底衬底，可以获得大口径的半导体衬底。
另外，本说明书中的术语“大口径”意味着与在不具有贯通孔的基底衬底上形成生长层的情况相比获得大面积的生长层。
在本发明的优选实施方式中，所述晶体生长步骤进行加热从而沿所述基底衬底的垂直方向形成温度梯度。
在本发明的优选实施方式中，所述晶体生长步骤使所述基底衬底和所述生长层的原料相对配置并进行加热而在所述基底衬底和所述原料之间形成温度梯度。
在本发明的优选实施方式中，所述晶体生长步骤具有使所述生长层在所述基底衬底的水平方向上生长的横向生长步骤和使所述生长层在所述基底衬底的垂直方向上生长的纵向生长步骤。
在本发明的优选实施方式中，还包括：
在所述基底衬底上形成贯通孔的贯通孔形成步骤；和
去除通过所述贯通孔形成步骤所引入的应变层的应变层去除步骤。
在本发明的优选实施方式中，所述贯通孔形成步骤通过对所述基底衬底照射激光而形成贯通孔。
在本发明的优选实施方式中，所述应变层去除步骤通过进行热处理而去除所述基底衬底的应变层。
在本发明的优选实施方式中，所述基底衬底是碳化硅；所述应变层去除步骤在硅气氛下蚀刻所述基底衬底。
此外，本发明还涉及形成生长层的方法。即，解决上述问题的本发明是一种形成生长层的方法，包括：在基底衬底的表面上形成生长层之前在所述基底衬底上形成贯通孔的贯通孔形成步骤。
在本发明的优选实施方式中，还包括：去除通过所述贯通孔形成步骤所引入的应变层的应变层去除步骤。
在本发明的优选实施方式中，所述应变层去除步骤通过进行热处理而蚀刻所述基底衬底。
发明的效果
根据所公开的技术，可以提供一种能够制造大口径的半导体衬底的新颖技术。
此外，根据所公开的技术，可以提供一种能够制造大口径的晶体性良好的半导体衬底的新颖技术。
其他问题、特征和优点将通过阅读下面描述的实施本发明的实施方式并结合附图和权利要求而变得显而易见。
附图说明
图1是说明根据实施方式的半导体衬底的制造方法的步骤的说明图。
图2是说明根据实施方式的贯通孔形成步骤和应变层去除步骤的说明图。
图3是根据实施方式的贯通孔形成步骤的说明图。
图4是说明根据实施方式的晶体生长步骤的说明图。
图5是说明根据实施方式的晶体生长步骤的说明图。
图6是根据实施例1的贯通孔形成步骤的说明图。
图7是根据实施例1的应变层去除步骤的说明图。
图8是根据实施例1的晶体生长步骤的说明图。
图9是根据实施例1的晶体生长步骤的说明图。
图10是根据比较例1的晶体生长步骤的说明图。
具体实施方式
以下参照附图对根据本发明的半导体衬底的制造方法的优选实施方式进行详细说明。本发明的技术范围不限于附图所示的实施方式，能够在权利要求书记载的范围内适当变更。此外，附图是概念图，各部件的相对尺寸等并不限定本发明。此外，在本说明书中，以说明本发明为目的，存在基于附图的上下而指称上下的情况，但在与本发明的半导体衬底的使用方式等关系方面不限定上下。另外，在以下实施方式的说明和附图中，对相同的结构附上相同的附图标记，并且省略重复的说明。
《半导体衬底的制造方法》
图1至图4示出了说明根据本发明的实施方式的半导体衬底的制造方法的说明图。
根据实施方式的半导体衬底的制造方法可以包括：在基底衬底10上形成贯通孔11的贯通孔形成步骤S10；去除通过贯通孔形成步骤S10所引入的应变层12的应变层去除步骤S20；以及在具有该贯通孔11的基底衬底10上形成生长层20的晶体生长步骤S30。
此外，本实施方式可以理解为一种大面积形成生长层20的方法，包括：在基底衬底10的表面上形成生长层20之前在基底衬底10上形成贯通孔11的贯通孔形成步骤S10。
以下，对实施方式的各步骤进行详细说明。
<贯通孔形成步骤>
贯通孔形成步骤S10是在基底衬底10上形成贯通孔11的步骤。该贯通孔形成步骤S10只要是能够在基底衬底10上形成贯通孔11的方法即可以采用。
贯通孔11的形成方法可以例如采用激光加工、聚焦离子束系统(Focused IonBeam System：FIB)、反应性离子蚀刻(Reactive Ion Etching：RIE)等等离子体蚀刻。另外，在示出了本实施方式的图2中例示了通过对基底衬底10照射激光L而形成贯通孔11的手段。
基底衬底10只要是在制造半导体衬底时通常使用的材料即可以采用。基底衬底10的材料例如是硅(Si)、锗(Ge)、金刚石(C)等已知的IV族材料。此外，基底衬底10的材料例如是碳化硅(SiC)等已知的IV-IV族化合物材料。此外，基底衬底10的材料是氧化锌(ZnO)、硫化锌(ZnS)、硒化锌(ZnSe)、硫化镉(CdS)、碲化镉(CdTe)等已知的II-VI族化合物材料。此外，基底衬底10的材料例如是氮化硼(BN)、砷化镓(GaAs)、氮化镓(GaN)、氮化铝(AlN)、氮化铟(InN)、磷化镓(GaP)、磷化铟(InP)、锑化铟(InSb)等已知的III-V族化合物材料。此外，基底衬底10的材料例如是氧化铝(Al2O3)、氧化镓(Ga2O3)等氧化物材料。此外，基底衬底10的材料例如是铜(Cu)、镍(Ni)等金属材料。另外，基底衬底10也可以是适当添加了根据其材料而使用的已知添加原子的结构。
另外，基底衬底10既可以使用由块状晶体加工而成的晶片或衬底，也可以使用单独具有由上述半导体材料制成的缓冲层的衬底。
贯通孔11只要采用适于进行生长的半导体材料的任意形状即可，并且也可以形成单个或多个贯通孔11。此外，也可以采用使多个贯通孔11排列而成的贯通孔组(图案)。
以下，对使六方晶系的半导体材料生长时的图案的一例进行详细说明。
图3是说明根据实施方式的图案100的说明图。图案100表示的线段是基底衬底10。图案100优选地呈现三次对称的正六边形位移形。以下参照图3对本说明书中的说明中的“正六边形位移形”进行详细说明。正六边形位移形是十二边形。此外，正六边形位移形由呈现相等长度且直线状的12个线段构成。呈现正六边形位移形的图案100包含作为正三角形的具有面积101a且包括3个顶点104的基准图形101。该3个顶点104中的每一个均包括在图案100的顶点中。这里，该三个顶点104可以理解为存在位于构成图案100的线段上的情况。图案100包括：从顶点104延伸且包括顶点104的线段102(相当于第一线段)，和不从顶点104延伸且不包括顶点104的与线段102邻接的线段103(相当于第二线段)。这里，图案100中的两个相邻的线段102所成的角度θ是恒定的，并且等于图案100中的两个相邻的线段103所成的角度θ。另外，本说明书中的说明中的“正六边形位移形”可以理解为，由正六边形基于表示凹凸程度的角度θ在保持该正六边形的面积的同时进行位移(变形)而成的十二边形。
角度θ优选为大于60°，更优选为66°以上，更优选为80°以上，更优选为83°以上，更优选为120°以上，更优选为150°以上，更优选为155°以上。此外，角度θ优选为180°以下，更优选为155°以下，更优选为150°以下，更优选为120°以下，更优选为83°以下，更优选为80°以下，更优选为66°以下。
根据实施方式的图案100也可以是六次对称的正十二边形位移形的结构，而取代三次对称的正六边形位移形。正十二边形位移形是二十四边形。此外，正十二边形位移形由呈现相等长度且直线状的24个线段构成。呈现正十二边形位移形的图案100包含作为正六边形的具有面积101a且包括6个顶点104的基准图形101。该6个顶点104中的每一个均包括在图案100的顶点中。另外，与正六边形位移形一样，图案100中的两个相邻的线段102所成的角度θ是恒定的，并且等于图案100中的两个相邻的线段103所成的角度θ。也就是说，本说明书中的说明中的“正十二边形位移形”可以理解为，由正十二边形基于表示凹凸程度的角度θ在保持该正十二边形的面积的同时进行位移(变形)而成的二十四边形。另外，图案100也可以是正2n边形呈现基于表示凹凸程度的角度θ在保持该正2n边形的面积的同时进行位移(变形)而成的4n边形即2n边形位移形的结构。此时，2n边形位移形可以理解为包含正n边形(相当于基准图形101)。这里，基准图形101可以理解为包括n个顶点。
根据实施方式的图案100也可以是包括正2n边形位移形(包括正六边形位移形和正12边形位移形)的结构。此外，图案100也可以是除了构成正2n边形位移形的线段之外还包括至少一个将正2n边形位移形中的相邻的两个线段103的交点和基准图形101的重心连接的线段(相当于第三线段)的结构。此外，图案100也可以是除了构成正2n边形位移形的线段之外还包括至少一个将正2n边形位移形中的相邻的两个线段103的交点和构成基准图形101的顶点104连接的线段的结构。此外，图案100也可以是除了构成正2n边形位移形的线段之外还包括至少一个构成正2n边形位移形中包括的构成基准图形101的线段的结构。
此外，贯通孔形成步骤S10优选地是去除基底衬底10的有效面积的50％以上的步骤。此外，更优选地是去除有效面积的60％以上的步骤，进一步优选地是去除有效面积的70％以上的步骤，进一步优选地是去除有效面积的80％以上的步骤。
另外，本说明书中的有效面积是指在晶体生长步骤S30中原料附着的基底衬底10的表面。换句话说，是指在基底衬底10的生长表面中除了由贯通孔11去除的区域以外的余留区域。
另外，期望的是，基底衬底10的有效面积或贯通孔11的形状/图案可以考虑基底衬底10和生长层20之间的晶格常数差或热膨胀系数差、生长层20的晶体结构、生长方法来设定。
<应变层去除步骤>
应变层去除步骤S20是去除通过贯通孔形成步骤S10形成在基底衬底10上的应变层12的步骤。作为该应变层去除步骤S20，可以例示出通过对基底衬底10进行热处理而蚀刻基底衬底10的手段。
此外，只要是能够去除应变层12的手段，就当然可以采用。
去除应变层12的方法可以例如采用：使用氢气作为蚀刻气体的氢蚀刻法，在Si气氛下进行加热的Si蒸气蚀刻(Si-Vapor Etching：SiVE)法，和后述的实施例1记载的蚀刻方法。
<晶体生长步骤>
晶体生长步骤S30是在形成有贯通孔11的基底衬底10上形成生长层20的步骤。
生长层20的半导体材料既可以是与基底衬底10相同的半导体材料(同质外延生长)，也可以是与基底衬底10不同的半导体材料(异质外延生长)。
作为生长层20的材料，只要是通常作为半导体材料进行外延生长的材料，就当然可以采用。生长层20的材料既可以是基底衬底10的材料，也可以是可作为基底衬底10的材料采用的已知材料，也可以是可在基底衬底10上进行外延生长的已知材料。
生长层20的材料可以例如采用Si、Ge、GaN、AlN、InN、ZnS、ZnSe、CdTe、GaP、GaAs、InP、InAs、InSb、SiC等。
基底衬底10的材料和生长层20的材料的组合可以考虑两种材料的晶格常数或热膨胀系数的差来适当选择。
作为生长层20的生长方法，晶体生长步骤S30可以采用物理气相输送法(PhysicalVapor Transport：PVT)、升华再结晶法、改良瑞利法、化学气相输送法(Chemical VaporTransport：CVT)、有机金属气相生长法(Molecular-Organic Vapor Phase Epitaxy：MOVPE)、氢化物气相生长法(Hydride Vapor Phase Epitaxy：HVPE)等已知的气相生长法(相当于气相外延法)。另外，晶体生长步骤S30可以采用物理气相生长法(Physical VaporDeposition：PVD)而取代PVT。另外，晶体生长步骤S30可以采用化学气相生长法(ChemicalVapor Deposition：CVD)而取代CVT。此外，作为生长层20的生长方法，晶体生长步骤S20可以采用TSSG法(Top-Seeded Solution Growth(顶部籽晶溶液生长法)、亚稳态溶剂外延法(Metastable Solvent Epitaxy：MSE)等已知的液相生长法(相当于液相外延法)。此外，作为生长层20的生长方法，晶体生长步骤S30可以采用CZ法(Czochralski法，提拉法)。晶体生长步骤S30可以根据基底衬底10和生长层20各自的材料合适选择并采用生长方法。
图3和图4是说明根据实施方式的晶体生长步骤S30的说明图。
根据实施方式的晶体生长步骤S30是将基底衬底10和成为生长层20的原料的半导体材料40相对(彼此面对)配置在具有准封闭空间的坩埚30内并进行加热的步骤。另外，本说明书中的“准封闭空间”是指虽然能够进行空间内的抽真空、但能够将在容器内产生的蒸气的至少一部分封入的空间。
此外，晶体生长步骤S30是加热成沿基底衬底10的垂直方向形成温度梯度的步骤。通过在该温度梯度中加热坩埚30(基底衬底10和半导体材料40)，将原料通过原料输送空间31从半导体材料40输送到基底衬底10上。
作为用于输送原料的驱动力，可以采用上述的温度梯度或基底衬底10和半导体材料40之间的化学势差。
具体地，在准封闭空间内，由从半导体材料40升华的元素构成的蒸气通过在原料输送空间31中扩散而被输送，并且在温度被设定成低于半导体材料40的基底衬底10上达到过饱和并凝结。结果，在基底衬底10上形成生长层20。
此外，晶体生长步骤S30具有使生长层20在基底衬底10的水平方向上生长的横向生长步骤S31和使生长层20在基底衬底10的垂直方向上生长的纵向生长步骤S32。
另外，在横向生长步骤S31中，只要朝水平方向的生长分量大于朝垂直方向的生长分量即可，并且也可以包括朝垂直方向的生长分量(生长分量：水平方向>垂直方向)。
此外，在纵向生长步骤S32中，只要朝垂直方向的生长分量大于朝水平方向的生长分量即可，并且也可以包括朝水平方向的生长分量(生长分量：垂直方向>水平方向)。
即，如图4所示，横向生长步骤S31是随着热量从基底衬底10的贯通孔11逸出而在基底衬底10的表面上形成水平方向的温度梯度使得生长层20朝向贯通孔11生长的步骤。
之后，当通过横向生长步骤S31在贯通孔11上形成生长层20时，在基底衬底10的表面上水平方向的温度梯度减少/消失，并且自动转到纵向生长步骤S32。
另外，在该晶体生长步骤S30中，也可以将惰性气体或掺杂气体引入到原料输送空间31中并控制生长层20的掺杂浓度或生长环境。
根据本发明，通过在具有贯通孔11的基底衬底10上使生长层20进行晶体生长，可以制造大口径的半导体衬底。即，随着热量从形成有贯通孔11的区域逸出，生长驱动力在基底衬底10的水平方向上起作用。结果，在形成有贯通孔11的区域上促进了生长层20的接合，并且可以形成具有与基底衬底10的直径相等直径的生长层20。因此，通过采用大直径的基底衬底10，可以得到大口径的半导体衬底。
此外，根据本发明，通过在形成有贯通孔11的区域上形成生长层20，可以提高生长层20的晶体性。即，在形成有贯通孔11的区域上形成的生长层20不位于基底衬底10的正上方。因此，不会延续基底衬底10处存在的贯通系的位错(例如，贯通螺旋位错、贯通刃型位错、微管等)，并且可以减少生长层20中的贯通系的位错。
作为根据本发明的半导体衬底的制造方法的一个实施方式，如以下实施例所示，列举了在SiC衬底上使AlN生长的实施方式。
此外，作为根据本发明的半导体衬底的制造方法的一个实施方式，列举了不包括在SiC衬底上使AlN生长的实施方式的实施方式。
实施例
列举实施例1和比较例1更具体地说明本发明。
另外，实施例1和比较例1在SiC的基底衬底10上使AlN的生长层20生长来制造半导体衬底。
《实施例1》
<贯通孔形成步骤>
在以下条件下，对基底衬底10照射激光并形成贯通孔11。
(基底衬底10)
半导体材料：4H-SiC
衬底尺寸：横宽11mm×纵长11mm×厚度524μm
生长表面：Si表面
偏移角：同轴
(激光加工条件)
种类：绿激光
波长：532nm
光斑直径：40μm
平均输出：4W(30kHz时)
(图案的细节)
图6是说明在根据实施例1的贯通孔形成步骤S10中所形成的贯通孔11的图案的说明图。图6的(a)是示出多个贯通孔11的排列状态的说明图。在该图6的(a)中，黑色显示的区域表示贯通孔11的部分，白色显示的区域保留作为基底衬底10。
图6的(b)是示出图6的(a)的贯通孔11的放大状态的说明图。在该图6的(b)中，白色显示的区域表示贯通孔11的部分，黑色显示的区域保留作为基底衬底10。
另外，在图6的图案中，去除基底衬底10的有效面积的80％以上，从而降低基底衬底10的强度。
(应变层去除步骤S20)
图7是说明根据实施例1的应变层去除步骤S20的说明图。
将通过贯通孔形成步骤S10形成了贯通孔11的基底衬底10收纳在SiC容器50内，进一步将SiC容器50收纳在TaC容器60内，并且在以下条件下进行加热。
(加热条件)
加热温度：1800℃
加热时间：2小时
蚀刻量：8μm
(SiC容器50)
材料：多晶SiC
容器尺寸：直径60mm×高度4mm
基底衬底10和SiC容器50的底面之间的距离：2mm
(SiC容器50的细节)
如图5所示，SiC容器50是包括能够相互嵌合的上容器51和下容器52的嵌合容器。在上容器51和下容器52的嵌合部处形成有微小的间隙53，构成为能够从该间隙53进行SiC容器50内的排气(抽真空)。
SiC容器50具有通过在基底衬底10配置在温度梯度的高温侧的状态下使配置在温度梯度的低温侧的SiC容器50的一部分和基底衬底10相对而形成的蚀刻空间54。该蚀刻空间54是用于以设置在基底衬底10和SiC容器50的底面之间的温度差作为驱动力将Si原子和C原子从基底衬底10输送到SiC容器50并进行蚀刻的空间。
此外，SiC容器50具有用于将基底衬底10保持在半空中并形成蚀刻空间54的衬底保持件55。另外，也可以根据加热炉的温度梯度的方向不设置该衬底保持件55。例如，在加热炉形成温度梯度以使温度从下容器52向上容器51下降的情况下，也可以在下容器52的底表面上配置基底衬底10，而不设置衬底保持件55。
(TaC容器60)
材料：TaC
容器尺寸：直径160mm×高度60mm
Si蒸气供给源64(Si化合物)：TaSi2
(TaC容器60的细节)
与SiC容器50一样，TaC容器60是包括能够相互嵌合的上容器61和下容器62的嵌合容器，并且构成为能够收纳SiC容器50。在上容器61和下容器62的嵌合部处形成有微小的间隙63，构成为能够从该间隙63进行TaC容器60内的排气(抽真空)。
TaC容器60具有能够在TaC容器60内供给包含Si元素的气相物种的蒸气压的Si蒸气供给源64。Si蒸气供应源64只要是用于在加热处理时在TaC容器60内产生包含Si元素的气相物种的蒸气压的结构即可。
<晶体生长步骤S30>
图8是说明根据实施例1的晶体生长步骤S30的说明图。
将通过应变层去除步骤S20去除了应变层12的基底衬底10以与半导体材料40相对的方式收纳在坩埚30内，并且在以下条件下进行加热。
(加热条件)
加热温度：2040℃
加热时间：70小时
生长厚度：500μm
N2气体压力：10kPa
(坩埚30)
材料：碳化钽(TaC)和/或钨(W)
容器尺寸：10mm×10mm×1.5mm
基底衬底10和半导体材料40之间的距离：1mm
(坩埚30的细节)
坩埚30在基底衬底10和半导体材料40之间具有原料输送空间31。将原料通过该原料输送空间31从半导体材料40输送到基底衬底10上。
图8的(a)是在晶体生长步骤S30中使用的坩埚30的一例。与SiC容器50和TaC容器60一样，该坩埚30是包括能够相互嵌合的上容器32和下容器33的嵌合容器。在上容器32和下容器33的嵌合部处形成有微小的间隙34，构成为能够从该间隙34进行坩埚30内的排气(抽真空)。
另外，坩埚30具有用于形成原料输送空间31的衬底保持件35。该衬底保持件35设置在基底衬底10和半导体材料40之间，并且将半导体材料40配置在高温侧而将基底衬底10配置在低温侧，形成原料输送空间31。
图8的(a)和图8的(c)是在晶体生长步骤S30中使用的坩埚30的另外的示例。该图8的(b)和图8的(c)的温度梯度设定为与图8的(a)的温度梯度相反，并且基底衬底10配置在上侧。即，与图8的(a)一样，将半导体材料40配置在高温侧而将基底衬底10配置在低温侧，形成原料输送空间31。
图8的(b)示出了通过将基底衬底10固定在上容器32侧而在与半导体材料40之间形成原料输送空间31的示例。
图8的(c)示出了通过在上容器32处形成贯通窗并配置基底衬底10而在与半导体材料40之间形成原料输送空间31的示例。此外，如该图8的(c)所示，也可以通过在上容器32和下容器33之间设置中间部件36而形成原料输送空间31。
(半导体材料40)
材料：AlN烧结体
尺寸：横宽20mm×纵长20mm×厚度5mm
(半导体材料40的细节)
半导体材料40的AlN烧结体通过以下顺序进行烧结。
将AlN粉末放入TaC块的框内，并且用适度的力进行压固。之后，将所压固的AlN粉末和TaC块收纳在热分解碳坩埚中，并且在以下条件下进行加热。
加热温度：1850℃
N2气体压力：10kPa
加热时间：3小时
图9是示出实施例1的晶体生长步骤S30的示意图。通过在形成有贯通孔11的基底衬底10上使生长层20进行晶体生长，可以在基底衬底10的水平方向上形成温度梯度，并将其用作生长层20的横向生长的驱动力。即，即使是难以进行朝水平方向的晶体生长的AlN等半导体材料，也可以在形成有贯通孔11的区域上形成生长层20，并且可以制造大口径的半导体衬底。
另外，在根据实施例1所制造的半导体衬底中，在形成在形成有贯通孔11的区域上的生长层20中没有发现贯通系的位错。
《比较例1》
根据比较例1的基底衬底10形成有槽13而取代实施例1的贯通孔11。针对该基底衬底10，在与实施例1相同的条件下实施晶体生长步骤S30。即，比较例1执行晶体生长步骤S30但不执行贯通孔形成步骤S10。
图10是示出比较例1的晶体生长步骤S30的示意图。根据比较例1所制造的半导体衬底在槽13上形成有生长层20未生长的区域。
即，在形成有槽13而取代贯通孔11的情况下，槽13的区域的温度不会降低，不会在基底衬底10的水平方向上形成温度梯度。结果认为，不产生横向的生长驱动力，并且在槽13的区域中未形成生长层20。
从实施例1和比较例1的结果可以理解，通过在具有贯通孔11的基底衬底10上形成生长层20，可以制造大口径的半导体衬底。
附图标记说明
10 基底衬底
11 贯通孔
12 应变层
13 槽
20 生长层
30 坩埚
31 原料输送空间
40 半导体材料
50 SiC容器
60 TaC容器
S10 贯通孔形成步骤
S20 应变层去除步骤
S30 晶体生长步骤
S31 横向生长步骤
S32 纵向生长步骤

Claims (12)

1.一种半导体衬底的制造方法，包括：在具有贯通孔的基底衬底上形成生长层的晶体生长步骤。
2.根据权利要求1所述的半导体衬底的制造方法，其中，所述晶体生长步骤进行加热从而沿所述基底衬底的垂直方向形成温度梯度。
3.根据权利要求1或2所述的半导体衬底的制造方法，其中，所述晶体生长步骤使所述基底衬底和所述生长层的原料相对配置并进行加热从而在所述基底衬底和所述原料之间形成温度梯度。
4.根据权利要求1至3中任一项所述的半导体衬底的制造方法，其中，所述晶体生长步骤具有使所述生长层在所述基底衬底的水平方向上生长的横向生长步骤，和使所述生长层在所述基底衬底的垂直方向上生长的纵向生长步骤。
5.根据权利要求1至4中任一项所述的半导体衬底的制造方法，还包括：
在所述基底衬底上形成贯通孔的贯通孔形成步骤；和
去除通过所述贯通孔形成步骤所引入的应变层的应变层去除步骤。
6.根据权利要求5所述的半导体衬底的制造方法，其中，所述贯通孔形成步骤通过对所述基底衬底照射激光而形成贯通孔。
7.根据权利要求5或6所述的半导体衬底的制造方法，其中，所述应变层去除步骤通过进行热处理而去除所述基底衬底的应变层。
8.根据权利要求5至7中任一项所述的半导体衬底的制造方法，其中，
所述基底衬底是碳化硅；
所述应变层去除步骤在硅气氛下蚀刻所述基底衬底。
9.一种半导体衬底，通过根据权利要求1至8中任一项所述的制造方法来制造。
10.一种形成生长层的方法，包括：在基底衬底的表面上形成生长层之前在所述基底衬底上形成贯通孔的贯通孔形成步骤。
11.根据权利要求10所述的方法，包括：去除通过所述贯通孔形成步骤所引入的应变层的应变层去除步骤。
12.根据权利要求11所述的方法，其中，所述应变层去除步骤通过进行热处理蚀刻所述基底衬底。
CN202180028149.9A 2020-04-14 2021-03-30 半导体衬底的制造方法、半导体衬底以及形成生长层的方法 Pending CN115461501A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2020-072549 2020-04-14
JP2020072549 2020-04-14
PCT/JP2021/013745 WO2021210392A1 (ja) 2020-04-14 2021-03-30 半導体基板の製造方法、半導体基板、及び、成長層を形成する方法

Publications (1)

Publication Number Publication Date
CN115461501A true CN115461501A (zh) 2022-12-09

Family

ID=78083983

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202180028149.9A Pending CN115461501A (zh) 2020-04-14 2021-03-30 半导体衬底的制造方法、半导体衬底以及形成生长层的方法

Country Status (6)

Country Link
US (1) US20230193507A1 (zh)
EP (1) EP4137615A4 (zh)
JP (1) JPWO2021210392A1 (zh)
CN (1) CN115461501A (zh)
TW (1) TW202201493A (zh)
WO (1) WO2021210392A1 (zh)

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6579359B1 (en) * 1999-06-02 2003-06-17 Technologies And Devices International, Inc. Method of crystal growth and resulted structures
JP4072352B2 (ja) * 2002-02-05 2008-04-09 住友電気工業株式会社 窒化物系化合物半導体素子及びその作製方法
JP5186733B2 (ja) 2005-07-29 2013-04-24 住友電気工業株式会社 ＡｌＮ結晶の成長方法
JP5374872B2 (ja) * 2006-03-29 2013-12-25 住友電気工業株式会社 Ｉｉｉ族窒化物単結晶の成長方法
JP6241286B2 (ja) * 2014-01-14 2017-12-06 住友電気工業株式会社 炭化珪素単結晶の製造方法
JP6384851B2 (ja) * 2014-03-03 2018-09-05 国立大学法人大阪大学 Ｉｉｉ族窒化物結晶の製造方法、ｉｉｉ族窒化物結晶、半導体装置およびｉｉｉ族窒化物結晶製造装置
CN105023991B (zh) * 2014-04-30 2018-02-23 环视先进数字显示无锡有限公司 一种基于无机物的led积层电路板的制造方法
JP6183317B2 (ja) * 2014-08-08 2017-08-23 豊田合成株式会社 Ｉｉｉ族窒化物半導体の製造方法及びｉｉｉ族窒化物半導体ウエハ
WO2016147786A1 (ja) * 2015-03-18 2016-09-22 住友化学株式会社 窒化物半導体成長用基板及びその製造方法、並びに半導体デバイス及びその製造方法
JP6949358B2 (ja) * 2017-07-28 2021-10-13 学校法人関西学院 単結晶ＳｉＣの製造方法、ＳｉＣインゴットの製造方法、及びＳｉＣウエハの製造方法
JP6455575B2 (ja) * 2017-09-12 2019-01-23 三菱ケミカル株式会社 第１３族金属窒化物基板の製造方法

Also Published As

Publication number Publication date
US20230193507A1 (en) 2023-06-22
EP4137615A1 (en) 2023-02-22
JPWO2021210392A1 (zh) 2021-10-21
WO2021210392A1 (ja) 2021-10-21
EP4137615A4 (en) 2024-05-29
TW202201493A (zh) 2022-01-01

Similar Documents

Publication Publication Date Title
JP5562641B2 (ja) マイクロパイプ・フリーの炭化ケイ素およびその製造方法
US9653554B2 (en) Reusable nitride wafer, method of making, and use thereof
US6765240B2 (en) Bulk single crystal gallium nitride and method of making same
US20030221619A1 (en) Reactor for extended duration growth of gallium containing single crystals
US20050244997A1 (en) Bulk GaN and AIGaN single crystals
EP2245218B1 (en) Method for producing group iii nitride wafers and group iii nitride wafers
JP4603386B2 (ja) 炭化珪素単結晶の製造方法
EP4137619A1 (en) Silicon carbide substrate manufacturing method, silicon carbide substrate, and method of removing strain layer introduced into silicon carbide substrate by laser processing
EP4137622A1 (en) Method for producing semiconductor substrate, semiconductor substrate, and method for preventing crack occurrence in growth layer
US20230193507A1 (en) Method for manufacturing semiconductor substrate, semiconductor substrate, and method for forming grown layer
EP4137621A1 (en) Method for manufacturing semiconductor substrate, semiconductor substrate, and method for suppressing introduction of displacement to growth layer
EP4137616A1 (en) Method for producing aluminum nitride substrate, aluminum nitride substrate, and method for suppressing introduction of dislocation into aluminum nitride growth layer
EP4137623A1 (en) Method for manufacturing aluminum nitride substrate, aluminum nitride substrate, and method for forming aluminum nitride layer
EP4137614A1 (en) Method for producing aluminum nitride substrate, aluminum nitride substrate, and method for suppressing occurrence of cracks in aluminum nitride layer
CN118234899A (zh) AlN单晶基板
Boćkowski et al. Device advantage of the dislocation-free pressure grown GaN substrates
Zhuang et al. Grain Expansion and Subsequent Seeded Growth of AlN Single Crystals

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination