TW202201288A - 資訊處理裝置及資訊處理裝置之驅動方法 - Google Patents

資訊處理裝置及資訊處理裝置之驅動方法 Download PDF

Info

Publication number
TW202201288A
TW202201288A TW110122097A TW110122097A TW202201288A TW 202201288 A TW202201288 A TW 202201288A TW 110122097 A TW110122097 A TW 110122097A TW 110122097 A TW110122097 A TW 110122097A TW 202201288 A TW202201288 A TW 202201288A
Authority
TW
Taiwan
Prior art keywords
voltage
driving
information processing
resistance
aforementioned
Prior art date
Application number
TW110122097A
Other languages
English (en)
Other versions
TWI775496B (zh
Inventor
秋永広幸
島久
內藤泰久
Original Assignee
國立研究開發法人產業技術總合研究所
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 國立研究開發法人產業技術總合研究所 filed Critical 國立研究開發法人產業技術總合研究所
Publication of TW202201288A publication Critical patent/TW202201288A/zh
Application granted granted Critical
Publication of TWI775496B publication Critical patent/TWI775496B/zh

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06G—ANALOGUE COMPUTERS
    • G06G7/00—Devices in which the computing operation is performed by varying electric or magnetic quantities
    • G06G7/48—Analogue computers for specific processes, systems or devices, e.g. simulators
    • G06G7/60—Analogue computers for specific processes, systems or devices, e.g. simulators for living beings, e.g. their nervous systems ; for problems in the medical field
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/54—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using elements simulating biological cells, e.g. neuron
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Health & Medical Sciences (AREA)
  • Neurology (AREA)
  • Biomedical Technology (AREA)
  • General Physics & Mathematics (AREA)
  • Health & Medical Sciences (AREA)
  • Neurosurgery (AREA)
  • Physiology (AREA)
  • Mathematical Physics (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Molecular Biology (AREA)
  • General Engineering & Computer Science (AREA)
  • Semiconductor Memories (AREA)
  • Hardware Redundancy (AREA)

Abstract

腦型資訊處理裝置係具有：類比電阻變化元件，係由一對電極、和被設在前記一對電極間的氧化物層所成；和驅動電路，係對類比電阻變化元件之驅動訊號，重疊帶有漲落成分之電壓漲落而予以供給。在圖5(a)所示的對驅動訊號未重疊電壓漲落的狀態下，在類比電阻變化元件的驅動時的低電阻化(SET)過程、及高電阻化(RESET)過程中會產生不規則的電阻變化，但藉由如圖5(b)所示的對驅動訊號重疊電壓漲落，就可抑制類比電阻變化元件的驅動時的低電阻化(SET)過程、及高電阻化(RESET)過程中的不規則的電阻變化。藉由抑制不規則的電阻變化特性，可去除電阻變化成分之雜訊，可成為平滑的電阻變化，可期待腦型資訊處理裝置的低消耗電力化與高速化。

Description

資訊處理裝置及資訊處理裝置之驅動方法
本發明係有關於資訊處理裝置及資訊處理裝置之驅動方法。特別是有關於，使用類比電阻變化元件的腦型資訊處理裝置及腦型資訊處理裝置之驅動方法。
IoT(Internet of Things)技術正逐漸適用於各種領域，流入網際網路的資料量正呈現爆發性地增大。因此，資訊的收集及累積、解析、通訊等之所有的處理程序中所被消耗的電力也正大幅增大。
像是先前的電腦，CPU(Central Prоcessing Unit)每次都對記憶體進行存取而進行演算處理的情況下，資料傳輸會有速限而無法抑制消耗電力之增大。近年來的神經型電腦(腦型資訊處理裝置、腦型電路)中，例如處理器與記憶體係被一體化，藉由記憶體內運算，而模仿人腦內的資訊處理，可提高演算效率，並可降低消耗電力。
在腦型的資訊處理中，例如，將神經細胞予以模型化而變成多輸入1輸出之元件，藉由感知器的圖案識別而將輸入的圖案進行學習、或是推論。在腦型資訊處理裝置中，例如，在感知器是使用類比電阻變化元件，並將以字組線及位元線使其做交叉連接而成的陣列結構，使用於積和演算。類比電阻變化元件亦被稱作憶阻器、RAND(Resistive Analog Neuro Device)。
類比電阻變化元件係具有，藉由對絕緣性之氧化物被膜的電壓施加而其電流值會呈現非線性變化的電阻開關效應，藉由電流所引發的氧化還原反應，其電阻值會呈現類比式變化。類比電阻變化元件的低電阻化(SET)過程、高電阻化(RESET)過程，係藉由所定電壓之驅動脈衝施加而達成。
為了減低腦型資訊處理系統的消耗電力，要求脈衝施加所需要的電力之減低、或將類比電阻變化平坦化、反映學習結果之處理中的修正次數之減低。這裡所謂的平坦化係意味著，在低電阻化過程的脈衝施加時發生高電阻化、或者在高電阻化過程的脈衝施加時發生低電阻化的這些現象，使其不要發生。一般而言，也會被包含在降低雜訊、或者提高對雜訊的耐性的這類技術中。
目前，使類比電阻變化元件的電阻變化予以平坦化，亦即使其變成平滑的有效技術，尚未被揭露。因此，本案發明中，雖然沒有直接關連，但是先列舉出，藉由強化對電子機器或資訊處理裝置中的輸入訊號或電源輸出之漲落、或者雜訊的耐性，以確保資料之信賴性的技術。
例如，對非揮發性記憶體，藉由在被分配至位址連續之2個分頁的不同的記憶胞中寫入相同的資料，以抑制在相鄰記憶胞相互間所發生的耦合雜訊、及該耦合雜訊所致之閾值電壓之變動的技術，已被揭露(例如參照下記專利文獻1。)。
又，對外來雜訊之耐性為不同的非揮發性記憶胞及揮發性記憶胞寫入相同資料，藉由判斷資料的完整性，就可不必伴隨胞領域之增大，即可提升資料之信賴性的技術，已被揭露(例如參照下記專利文獻2。)。
又，在配線之交叉部設置記憶胞的記憶胞陣列中，含有記憶胞是被縱列連接的2個胞單元，以使得縱列胞之雙方之胞單元非處於第2狀態時是記憶了第1值之狀態，縱列胞之僅一方之胞單元是處於第2狀態時是記憶了第2值之狀態，縱列胞之雙方之胞單元都是處於第2狀態時是記憶了第3值之狀態，對縱列胞進行不發生造成狀態遷移之擾亂的電壓設定，而具備了滯留特性良好之非揮發性的技術，已被揭露(例如參照下記專利文獻3。)。 [先前技術文獻] [專利文獻]
[專利文獻1]日本特開2008-234714號公報 [專利文獻2]日本特開2009-217875號公報 [專利文獻3]日本特開1113-161486號公報
[發明所欲解決之課題]
如專利文獻1~3等所揭露，先前技術係僅止於抑制外來之雜訊或擾亂之發生。即使將這些先前技術所致之外來之雜訊對策等，單純地適用於腦型資訊處理系統，仍無法實現脈衝施加所需之電力的減低、類比電阻變化的平坦化。
在腦型資訊處理裝置中所使用的類比電阻變化元件中，期望低電阻化(SET)過程、及高電阻化(RESET)過程是能夠更省電力地進行，並使電阻變化更進一步地平坦化成更為平滑的手段。若能實現這些事情，就可期待例如，腦型資訊處理之基本構成要素也就是積和電路的低消耗電力化或高速化。
本發明為了解決上記課題，目的在於獲得一種資訊處理裝置及資訊處理裝置之驅動方法，其係以簡單的構成，就可達成類比電阻變化元件的低消耗電力化與電阻變化的平坦化。 [用以解決課題之手段]
為了解決上記的課題，本發明的資訊處理裝置，其特徵為，具備：類比電阻變化元件，係由一對電極、和被設在前記一對電極間的氧化物層所成；和驅動電路，係對前記類比電阻變化元件之驅動訊號，重疊帶有漲落成分之電壓漲落而予以供給。
又，其特徵為，前記驅動電路係生成，相較於由類比電阻變化所需之所定電壓之驅動脈衝所造成的元件之電流變化，只會造成遠小於其之電流漲落的電壓漲落。
又，其特徵為，前記驅動脈衝係為數V程度之一定電壓，前記漲落係為前記驅動脈衝的1/10程度之電壓。
又，其特徵為，前記驅動脈衝較理想而言係為，相對於IoT用電子設備中所被使用的0.3V~5V程度之前記驅動脈衝，前記電壓漲落係為其1/10V程度之電壓。
又，其特徵為，前記驅動脈衝係為數V程度之電壓，是從初期電壓起，以所定之階躍電壓使其電壓做可變，直到結束電壓為止；前記電壓漲落係為前記驅動脈衝的1/1000程度之電壓。
又，其特徵為，前記電壓漲落係為白雜訊、或容易在電子電路中產生的高斯雜訊、正弦波、三角波、矩形波之任一者。又，只要是能夠對驅動著電阻變化的電壓之驅動脈衝造成漲落者即可，不在此限。又，電壓漲落的頻率係為，其倒數所定義的時間，是與驅動脈衝寬相同程度、或其以下為理想。
又，其特徵為，前記類比電阻變化元件，係以記憶胞單位而被連接至選擇電晶體；前記驅動電路，係對前記選擇電晶體，供給已重疊有前記電壓漲落之前記驅動訊號。
又，其特徵為，前記類比電阻變化元件，係分別被配置在字組線及位元線做交叉的複數個交叉點，藉由字組線解碼器及位元線解碼器，前記類比電阻變化元件係被驅動選擇；前記驅動電路，係對前記字組線解碼器或前記位元線解碼器之其中一方，供給已重疊有前記電壓漲落之前記驅動訊號。
又，本發明的資訊處理裝置之驅動方法，其特徵為，對驅動由一對電極、和被設在前記一對電極間的氧化物層所成之類比電阻變化元件的驅動訊號，重疊帶有漲落成分之電壓。
又，其特徵為，前記驅動訊號係為，相較於由類比電阻變化所需之電壓之驅動脈衝所造成的元件之電流變化，只會造成遠小於其之電流漲落的電壓漲落。
又，其特徵為，前記驅動脈衝係為數V程度之一定電壓，前記電壓漲落係為前記驅動脈衝的1/10程度之電壓。
又，其特徵為，前記驅動脈衝係為數V程度之電壓，是從初期電壓起，以所定之階躍電壓使其電壓做可變，直到結束電壓為止；前記電壓漲落係為前記驅動脈衝的1/1000程度之電壓。
如上記，藉由對驅動類比電阻變化元件之驅動訊號，重疊帶有漲落成分之電壓而予以供給，就可實現較大的電阻變化。亦即，可用較低電壓的驅動脈衝就能使其產生電阻變化，因此可實現低消耗電力化。又，可實現低電阻化(SET)過程、及高電阻化(RESET)過程的平坦化。藉由電阻變化變得平滑即可提高控制性，可期待腦型資訊處理過程中的修正處理，例如對元件或電路的各種錯誤訂正的效率化，結果而言，可實現腦型資訊處理電路的低消耗電力化與高速化。驅動訊號，係除了將一定電壓之驅動脈衝進行連續性施加的方法以外，也可以將驅動脈衝之電壓逐次以階躍電壓做可變而進行施加。 [發明效果]
若依據本發明，則可達成，以簡單的結構，就能實現類比電阻變化元件的低消耗電力化、與電阻變化的平坦化的此一功效。
圖1係實施形態所述之RAND之結構例的圖示。RAND101是由，以電極夾著絕緣性之氧化物層的結構所成。例如：上部電極(TE)111、與下部電極(BE)112係分別為氮化鈦TiN；氧化物層(MO)113係為TaOx(氧化鉭)。
氧化物層(MO)113，係具有1層或2層以上之複數個層。在圖2的例子中，MO113係以MO1(TaOx-L) 113-1、與MO2(TaOx-H)113-2之2層所構成。TaOx-L、TaOx-H係為電阻率不同的Ta氧化膜，電阻率係為TaOx-L ＜TaOx-H。
藉由將氧化物層(MO)113設計成複數個電阻率的層，就可獲得更貼近於所期望的電阻變化特性。
RAND101中的電阻變化，係基於電流所引發的氧化還原反應。RAND係在低電阻化(Set)之過程中，電導會增加，在高電阻化(Reset)之過程中，電導會減少。
例如，若對已低電阻化之RAND101的下部電極(BE)112施加正電壓，則在氧化物層MO113內，氧離子會移動，由於氧化的發展而MO2層就會高電阻化，就RAND101全體而言，電導會減少。
圖2係為實施形態所述之資訊處理裝置所具有的類比電阻變化元件之結構例的平面圖。類比電阻變化元件100，係在Si基板200上配置有RAND101。對RAND101的TE111係施加Drive電壓。
在RAND101的TE111與BE112之間係設有氧化物層(MO)113。MO113係位於圖2的B點-C點間。RAND101的BE112，係被連接至接地(GND)。
圖3係為位於圖2之C點部分的接觸孔部分的剖面圖。
於圖3的剖面圖中，在Si基板200上係被形成有100nm的熱氧化膜(SiO2 )300。例如，可以使用100nm的附帶熱氧化膜之Si基板200。在附帶熱氧化膜之Si基板200上，係設有RAND101的BE112。在該BE112上，作為氧化物層(MO)113是設有圖1所示的電阻率不同的2層之MO1(TaOx-L)113-1、MO2(TaOx-H)113-2。在Si基板200上，設有氧化矽(SiO2 )等之絕緣膜305，該絕緣膜305係被設在BE112與MO113之間，又，被覆於TE111上。此外，雖然未圖示，但TE111之一部分、及BE112之一部分，係分別被導出至絕緣膜305的表面上為止。
圖3所示的MO113，係由2層的MO113-1、113-2所成，在C點具有凹部(接觸孔)，被接合至BE112。RAND101，係跨越圖2的A點~E點而形成1個電路系統。
圖4係將圖3所示的氧化物層部分予以放大的剖面TEM像的圖示。圖示穿透型電子顯微鏡TEM(Transmission Electron Microscope)的攝像影像，是將圖3的C點部分的氧化物層113予以放大的狀態。在相當於BE1、BE2(112)的TiN層上，作為氧化物層(MO)113是被層積有2層的MO1(TaOx-L)113-1、與MO2(TaOx-H)113-2。
氧化物層(MO)113，係可為了獲得所望之電阻值而做適宜選擇。在此MO113上係被層積有相當於TE111的TiN層，在其上係被形成有絕緣膜405(SiO2 )、和保護用的碳膜(C膜)。
例如，TE111的層厚係為60nm，2層的MO1(TaOx-L)113-1、與MO2(TaOx-H)113-2的層厚係分別為30nm，BE112的層厚係為20nm。又，例如，凹部(圖2的C點，接觸孔)就平面來看係為100nm×100nm。
將類比電阻變化元件100以上述的凹孔結構(接觸孔)C對下部電極BE(112)做接合形成的情況下，例如，氧化物層(MO)113係為，將下部電極(BE)112側的Ta氧化膜之電阻率設定為較大。
另一方面，不具凹孔結構C的氧化物層(MO)113之結構，例如圖2所記載的結構中，氧化物層(MO)113係為，上部電極TE(111)及下部電極(BE)112之界面的面積為相同的結構。
在圖1所記載之不具凹孔結構C的氧化物層(MO)113的結構中，例如，將氧化物層MO1(113-1)、與氧化物層MO2(113-2)之一方設定成1000mOhm(mΩ)cm以上，將他方設定成未滿1000mOhm(mΩ)cm。又，氧化物層MO1(113-1)，與氧化物層MO2(113-2)係亦可上下層任意配置。
氧化物層(MO)113的電阻率，係與TaOx的x具有正相關，可使膜厚變薄。例如，MO1(113-1)、MO2(113-2)之中，電阻率較高的氧化物層(TaOx-H)，係在TaOx的x為2以上2.2以下的情況下，可將膜厚設定成20~40nm，在TaOx的x超過2.2的情況下，則可設定成3~10nm。另一方面，電阻率較低的氧化物層(TaOx-L)，TaOx的x係為未滿2。
氧化物層(MO)113，係將反應性濺鍍氣體中的氧的量在MO1(113-1)、與MO2(113-2)間設成不同的條件，而將2層的MO1(113-1)與MO2(113-2)進行連續成膜。除此以外，亦可在藉由對含氧的氬氣施加RF電力所產生的自由基而被協助的狀態下，將基板加熱至100~300℃進行退火處理。又，氧化物層(MO)113，係只要將MO1(113-1)、MO2(113-2)之中氧較多之一側把x設定成大於2即可。
上記的構成例中，雖然是將一對電極TE(111)、BE(112)設成TiN，將氧化物層(MO)113設成TaOx，但不限於此。例如，電極TE、BE，係可從Pt、Au、Cu、TiAlN、TaN、W、Ir、Ru之金屬中適宜選定，關於氧化物層MO也是，除了TiOx以外，可從HfOx、AlOx、SiOx、WOx、ZrOx這類介電體與其化合物、或電極之氧化物或氮氧化物來做選定。
接著，簡單說明類比電阻變化元件100(RAND101)的製造方法。類比電阻變化元件100，係在Si基板200上，形成RAND101。對RAND101的TE111係施加Drive電壓，BE112係被接地。
作為下部電極(BE)112的TiN膜可使用例如Ti靶材而藉由Ar/N2 氣體所致之反應性濺鍍來加以形成。除此以外，亦可藉由使用TiN陶瓷靶材的濺鍍、化學氣相沈積(CVD：Chemical Vapor Deposition)、原子層沈積(ALD：Atomic Layer Deposition)來加以形成。下部電極(BE)112，係不限於TiN，亦可使用TaN或W、Pt、Ir。
接下來，藉由光微影與反應性離子蝕刻而將下部電極(BE)112進行圖案形成。接下來，例如，藉由CVD而將包含下部電極(BE)112之圖案的表面全面以SiO2 之絕緣膜305進行覆膜。
接下來，在下部電極(BE)112上的絕緣膜(SiO2 )305上，形成要作為元件的凹孔結構(接觸孔)C。此凹孔結構C，係可藉由對絕緣膜305的微影與蝕刻而加以形成。
接下來，在已被形成有凹孔結構(接觸孔)C的絕緣膜305上作為氧化物層(MO)113而將電阻率不同的2層之MO1(113-1)、MO2(113-2)進行膜形成，在其上將作為上部電極(TE)111之一部分的上部電極層111予以成膜。
接下來，將氧化物層(MO)113及上部電極111藉由微影與反應性離子蝕刻而進行圖案形成。接下來，將包含氧化物層(MO)113及上部電極111的表面全面，以SiO2 之絕緣膜305進行覆膜。
接下來，對絕緣膜305進行蝕刻加工後，將作為上部電極(TE)及下部電極(BE)之一部分的接觸電極，分別形成在表面。接觸電極係具有，在基板側層積了Ti密接層，在該Ti密接層上層積有Au的Au/Ti積層結構。除此以外，亦可用Au與Ti的混合物、或Al等來加以形成。
在上記的製造方法中，說明了使用光微影的例子。不限於此，亦可進行使用電子束微影或奈米壓印等之手法的圖案描繪。又，在需要防止反應性離子蝕刻過程中的化學反應所致之損傷的情況下，亦可進行離子研磨所致之研磨加工。甚至，不限於單純的切削，亦可藉由掀離製程來形成元件結構。
(關於對類比電阻變化元件的驅動訊號的電壓漲落之重疊) 在實施形態中，係對於驅動類比電阻變化元件100的驅動電壓(Set/Reset脈衝)，重疊相對於該驅動電壓之電壓值而帶有微小電壓高度的電壓漲落。電壓漲落，係為遠低於驅動電壓的電壓，例如藉由未滿驅動電壓之1/10的電壓值，就可獲得充分的效果。
如先前技術所說明，關於電子機器、資訊處理裝置，用來強化對於輸入訊號或電源輸出之漲落、或雜訊的耐性所需之技術，已有多數被揭露。這些先前技術，係為去除雜訊等之外來影響的技術。相對於此，本發明人們係發現，對於類比電阻變化元件100的驅動訊號，積極地重疊電壓漲落，藉此可實現低消耗電力化、與電阻變化過程之平坦化。
重疊於驅動訊號的電壓漲落係為例如：白雜訊或在電子電路中容易發生的高斯雜訊(Gaussian Noise)，例如：頻帶寬度(Bandwidth)為30MHz、電壓振幅(Amplitude)為100mVpp(peak to peak)。作為電壓漲落之種別，係除了白雜訊以外，亦可為所定波形之重複，例如：正弦波(sine波)、三角波、矩形波等各種波形。電壓漲落，係只要是能夠對驅動著電阻變化的電壓之驅動脈衝造成漲落者即可，不在此限。又，電壓漲落的頻率係為，其倒數所定義的時間，是與驅動脈衝寬相同程度、或其以下為理想。
(電壓漲落重疊所致之特性測定結果) 接下來，說明對類比電阻變化元件100的驅動訊號重疊了電壓漲落時的特性測定結果。
圖5係為對實施形態所述之類比電阻變化元件的驅動訊號重疊了電壓漲落之情況下的特性測定結果的圖表。橫軸係為時間(脈衝數)，縱軸係為電流值(μA)。供給至類比電阻變化元件100的驅動訊號(脈衝條件)係設成，Set為1.95V，Reset為-2.05V，100ns週期。於該圖5中，重疊至驅動訊號的電壓漲落，係為Gaussian Noise，頻帶寬度係設成30MHz，電壓振幅係設成100mVpp。
圖5(a)係為只對類比電阻變化元件100供給驅動訊號的狀態(亦即既存的驅動狀態)，圖示了3週期份的驅動電壓(Set/Reset)之施加狀態。如圖5(a)所示，在1週期中隨著Set脈衝而會進行低電阻化，對應於此，而呈現電流值是呈連續上升的特性。又，隨著Reset脈衝而會進行高電阻化，電流值會連續減少。其樣子係成為，對於以電流值為橫軸的脈衝次數，呈現鋸齒狀變化的此一現象，而被測定。Set過程及Reset過程中的電流變化量iOFF係為1μA以下。又，該電流變化量，亦即類比電阻變化之大小係為，只要是在元件不會被破壞的範圍內，則會呈現脈衝狀之電壓值越大就變得越大的傾向。
若將圖5(a)所示的既存之驅動狀態之波形做部分放大來看，則所施加的脈衝P1~Pn之每一者的電流波形並非連續。可知在低電阻化過程的脈衝施加時，會有引發高電阻化的情況。在部分放大的Set過程中，是隨著每次脈衝施加，電流值就重複上升及下降。例如，在脈衝P1後的脈衝P2處，電流值上升之後，在脈衝P3處電流值就會下降，其後，在脈衝P4處電流值會上升，呈現如此紊亂(不規則的)波形。
如此，在Set過程中，電流值並非平滑地上升(增加)而是呈現非連續性的(不規則的)變化。於Reset過程中也是，和Set過程同樣地，電流值並非平滑地下降(減少)而是呈現不規則的變化。
圖5(b)中係圖示，對驅動訊號重疊(ON)了電壓漲落時的特性。圖示了即使在電流變化量iOFF只有1μA以下的驅動訊號(脈衝條件)下，藉由重疊100mVpp此一微小振幅之電壓漲落，電流變化量iON仍會變大。此情況下，作為電壓漲落而進行施加的電壓(100mVpp)，係為遠低於驅動電壓(Set為1.95V，Reset為-2.05V)的電壓，例如未滿驅動電壓之1/10的電壓值，就可獲得充分的效果。然後，在圖5所示的脈衝條件下，每重複測定一次，就可觀察到如圖5(b)、圖5(c)所示般地，電流值的變化狀態會逐漸變成更加平滑(連續、且鋸齒狀波形之一邊變得平坦)的樣子。
電壓漲落之振幅係藉由設定成例如，大於圖5(a)之部分放大所示的非連續性之波形時的電流變動值(例如一對驅動脈衝P1-P2施加時的電流變動值)，就可使得Set過程及Reset過程中的電流變化變成連續性。亦即，電壓漲落係只要是，相較於由類比電阻變化所需之電壓之驅動脈衝所造成的元件之電流變化，能夠產生遠小於其之電流漲落的電壓漲落即可。
類比電阻變化元件100的電阻值，係以電流值之變化的倒數而被表示。因此，若依據實施形態，則藉由對驅動訊號重疊電壓漲落，就可使得類比電阻變化元件100的電阻值之變化變得平滑。同時可加大電流變化量。
藉此，若依據實施形態，則可獲得類比電阻變化元件100中的電阻變化成分的雜訊之去除所致之平滑的電阻變化，可期待積和電路的低消耗電力化與高速化。
圖6係為實施形態所述之電壓漲落之重疊效果之重現性的說明用圖表。電壓漲落的施加條件，係和圖5同樣地為Gaussian Noise且頻帶寬度(Bandwidth)係設成30MHz，電壓振幅(Amplitude)係設成100mVpp。
在圖6中，類比電阻變化元件100的驅動電壓(Set/Reset電壓)，係被設定成比圖5的例(最佳條件)還低電壓之條件，是設成Set為1.85V，Reset為-1.95V，100ns週期。
此處，圖6(a)係為對驅動訊號重疊了電壓漲落之狀態(ON)，圖6(b)係為未對驅動訊號重疊電壓漲落之狀態(OFF)。圖示了驅動電壓(Set/Reset)之施加係為3週期份(13次測定)之狀態。在以下的圖6(c)~圖6(e)中是圖示，持續高電壓漲落之重疊(ON)的狀態。圖6(d)係圖示驅動電壓之施加為3週期份(15次測定)之狀態，圖6(e)係圖示驅動電壓之施加為8週期份(8次測定)之狀態。
從圖6(a)所示的電壓漲落之重疊為ON之狀態，切換成圖6(b)所示的電壓漲落之重疊為OFF的情況下，如該圖6(b)所示，對應於驅動電壓是較圖5的條件還低的事實，電流變化量iOFF係變成比圖5(a)所示的電流變化量iOFF還來得更小。
可是，如圖6(c)所示，再度將電壓漲落予以重疊(ON)，其後，如圖6(d)、圖6(e)所示，藉由持續電壓漲落之重疊(ON)，類比電阻變化元件100的電流值之變化就會逐漸變成平滑且穩定的鋸齒狀之波形。然後，如圖6所示，將類比電阻變化元件100之驅動電壓(Set/Reset電壓)設定成比圖5的例子(最佳條件)還低電壓的情況下也是，藉由持續電壓漲落之重疊(ON)，類比電阻變化元件100會變成平滑且穩定的鋸齒狀之波形，呈現了可使電流變化量變大。
圖7係為實施形態所述之電壓漲落之重疊效果之重現性的說明用圖表。電壓漲落的施加條件，係為正弦波(Sin Noise)且頻帶寬度(Bandwidth)係設成30MHz，電壓振幅(Amplitude)係設成100mVpp。
在圖7中，圖7(a)所示的電壓漲落之重疊係為ON之狀態，以後，圖7(b)是將電壓漲落之重疊設成OFF，然後圖示將重疊之ON/OFF予以重複之狀態。此外，圖7(f)與圖7(g)係為持續ON的狀態。
除此以外，在圖7中，類比電阻變化元件100之驅動電壓(Set/Reset電壓)，係設定成比圖6的例子又更為低電壓之條件，是設成Set為1.80V，Reset為-1.85V，200ns週期。
如圖7所示，在將電壓漲落之重疊之ON/OFF予以重複的情況下也是，每次電壓漲落之重疊設成ON時，在該ON的期間中，類比電阻變化元件100的電流值之變化就會變成平滑且穩定的鋸齒狀之波形。然後，如圖7所示，將類比電阻變化元件100之驅動電壓(Set/Reset電壓)設定成比圖6的例子又更為低電壓的情況下也是，在電壓漲落有重疊(ON)的期間，類比電阻變化元件100的電流值之變化會變成平滑且穩定的鋸齒狀之波形，呈現了可使電流變化量變大。
由圖6及圖7的測定結果可知，在電壓漲落之重疊的ON為持續的情況、以及將ON/OFF做重複的情況之任一者皆為，在電壓漲落之重疊為ON的期間中，類比電阻變化元件100的電流值之變化會變成平滑且穩定的鋸齒狀之波形。
圖8、圖9係為實施形態之類比電阻變化元件之實作例的圖示。圖8係為使用選擇電晶體802的構成例，係為積和電路等中所被使用的典型的電路構成。在位元線(BL)與源極線(SL)間，將構成記憶胞的類比電阻變化元件100與選擇電晶體802予以連接。源極線(SL)上連接著選擇電晶體802之源極，並將汲極連接至類比電阻變化元件100之一端，將類比電阻變化元件100之他端連接至位元線(BL)。對選擇電晶體802之閘極則是透過字組線(WL)而連接至驅動器(WL Driver)801。
驅動器801，係對選擇電晶體802，將驅動訊號(Set/Reset脈衝)與電壓漲落予以重疊並供給。亦即，驅動器801，係對既存的驅動訊號(Set/Reset脈衝)之生成機能，追加產生上述之電壓漲落並重疊於驅動訊號的機能，就可加以構成。
在上述的實施形態中，記載了關於類比電阻變化元件100之類比電阻變化動作的實際驗證結果。然而，本發明係不論電阻變化是類比式還是數位式，即使對於通常的非揮發性記憶體，藉由設計成對驅動訊號重疊電壓漲落的構成，對於非揮發性記憶體的動作電壓之減低化都是有效的。
又，圖9係為交叉點型的胞構成例，在彼此交叉的複數條字組線(WL)與複數條位元線(BL)的各交叉點上，類比電阻變化元件100是被配置成矩陣狀。對應於所被供給之位址，位元線解碼器902係會選擇一條位元線(BL)，字組線解碼器903係會選擇一條字組線(WL)。
電壓脈衝/漲落產生電路901，係對在交叉點上已被選擇之類比電阻變化元件100，將驅動訊號(Set/Reset脈衝)與電壓漲落予以重疊並供給。亦即，電壓脈衝/漲落產生電路901，係對既存的驅動訊號(Set/Reset脈衝)之生成機能，追加產生上述之電壓漲落並重疊於驅動訊號的機能，就可加以構成。此處，電壓脈衝/漲落產生電路901，係只要對字組線(WL)或位元線(BL)之雙方、或是其中任一方而重疊電壓漲落即可。例如，藉由在位元線(BL)側重疊電壓漲落，對於已指定位址的類比電阻變化元件100，就可對驅動訊號重疊電壓漲落而供給，可使該類比電阻變化元件100之電阻產生變化。
例如，使用在基板上有複數個RAND被相鄰配置的既存之憶阻器的結構而以RAND單位來形成複數個類比電阻變化元件，每一交叉點地令任意之類比電阻變化元件100進行選擇及動作。
此外，不限於圖8、圖9的實作例，本案發明係可適用於，具有對驅動訊號重疊電壓漲落之機能的各種驅動電路。此處，如上述，電壓漲落，係為遠低於驅動電壓的電壓，例如，是未滿驅動電壓之1/10的電壓值，因此，可以抑制類比電阻變化元件100之驅動時所須之電力的增大，驅動電路係可進一步抑制資訊處理裝置的消耗電力的增加。
(其他實施形態) 在以上所說明的實施形態中，是對類比電阻變化元件100，以所定週期而將一定電壓之驅動脈衝做連續施加的驅動方法。相對於此，在以下所說明的其他實施形態中，類比電阻變化元件100的驅動方法係為不同。在其他實施形態的驅動方法中，作為對類比電阻變化元件100的驅動脈衝之施加條件，是令所定脈衝寬的施加電壓，從初期值逐次以所定之階躍電壓而做可變直到結束電壓為止。
例如，在Set過程中的驅動脈衝之施加條件係為，初期值(Initial Voltage)為1V、階躍電壓(Voltage Step)為0.05V、供給脈衝數(No.of Pulse)為13個、結束電壓(Finish Voltage)為1.6V、脈衝寬(Pulse Width)為5μs。順便一提，於此其他實施形態中，也是和上記的實施形態同樣地，對驅動訊號重疊高頻雜訊等之電壓漲落。
在其他實施形態中，例如，Set過程的驅動脈衝係為，對於Reset狀態的類比電阻變化元件100，第一個脈衝係為1V，下一個脈衝係為1.05V、1.1V、…、1.55V，如此每次上升0.05V，最後的脈衝係變成1.6V。此外，在Reset過程中，只要以和Set過程相反的驅動脈衝之施加條件來將電壓做施加即可。
圖10係為將其他實施形態所述之類比電阻變化元件以其他驅動方法做驅動之情況下的特性測定結果的圖表。橫軸係為設成上記驅動脈衝之施加條件時的類比電阻變化元件100的電阻值(Resistance[kΩ])，縱軸係為韋伯作圖(Ln [Ln(1/(1-F(R_i)))])。
然後，對高電阻狀態的類比電阻變化元件100，將驅動脈衝以0.05V階躍而從1V起至1.6V為止進行施加，藉此，類比電阻變化元件100就變成了低電阻狀態。此處，是以高頻雜訊的有、無之條件，重複進行測定。在圖10中，其後，將驅動電壓為1.3V之時點的電阻值進行韋伯作圖，評估電阻值的參差。
測定係設成：1.無高頻雜訊50次、2.有高頻雜訊(高斯雜訊1mV、20MHz)55次、3.無高頻雜訊50次、4.有高頻雜訊(高斯雜訊1mV、2MHz)50次。藉由1.2.3.4.的依序測定，亦即交互地進行有高頻雜訊、無高頻雜訊之測定，可使測定帶有重現性。
針對圖10所示的測定結果，若將1.無高頻雜訊(圖中的■記號)，與2.有高頻雜訊(圖中的□)進行比對，則相當於實施形態的2.有高頻雜訊(□)，其電阻值的分布是較1.無高頻雜訊(■)還來得窄。同樣地，若將3.無高頻雜訊(圖中的■記號)，與4.有高頻雜訊(圖中的〇記號)進行比對，則相當於實施形態的4.有高頻雜訊(〇)，其電阻值的分布是較3.無高頻雜訊(■)還來得窄。
如此，在其他實施形態的類比電阻變化元件100中，可知在驅動條件為有雜訊之條件2、4的情況下，相較於無雜訊之條件1、3，低電阻化是較有進展，同時，電阻分布係為較小。如此，由於電阻分布為較小，因此其他實施形態的類比電阻變化元件100，就可抑制電流參差。
再加上，在圖10所示的其他實施形態的驅動方式中，相較於上述的實施形態，可使高頻雜訊的電壓更加低電壓化。在上述的實施形態中，驅動脈衝係設成數V程度(例如±2V)，電壓漲落(高頻雜訊)係設成驅動脈衝的1/10程度(例如±100mV)。相對於此，在圖10中，相對於驅動脈衝係為數V(例如±1V~±1.6V)，電壓漲落(高頻雜訊)可大幅降低至驅動脈衝的1/1000程度(例如±1mV)。
又，如圖10的韋伯作圖所示，藉由其他實施形態的驅動方式而使類比電阻變化元件100的驅動脈衝之施加電壓是逐次以階躍電壓而做可變，藉此，可重現性良好地獲得階躍電壓所分別對應之電阻值。例如，即使重複Set/Reset，當驅動脈衝為1.2V時，仍可總是獲得對應於該1.2V的所定之電阻值。
如以上說明，若依據本實施形態，則資訊處理裝置係會具備：類比電阻變化元件，係由一對電極、和被設在前記一對電極間的氧化物層所成；和驅動電路，係對前記類比電阻變化元件之驅動訊號，重疊帶有漲落成分之電壓漲落而予以供給。若依據如此構成，則可抑制類比電阻變化元件的驅動時的低電阻化(SET)過程、及高電阻化(RESET)過程中的劇烈電阻變化。
又，可構成為，驅動電路係生成具有所定電壓之驅動脈衝來作為驅動訊號，並生成相當於較類比電阻變化元件的電阻值基於驅動脈衝而變化之際所產生的非連續性波形中的電流變動值還大之振幅的電壓值，來作為電壓漲落。藉此，就可達成電阻變化元件驅動時的低消耗電力化、電阻變化過程的平坦化。
又，驅動脈衝係為數V程度之一定電壓，電壓漲落係可設成驅動脈衝之1/10程度之電壓。例如，如上述，驅動脈衝係為±2V程度，電壓漲落係可為30MHz之頻率且±100mV程度，如此就可抑制驅動電壓。
又，驅動脈衝係可設成數V程度之電壓，是從初期電壓起，以所定之階躍電壓使其電壓做可變，直到結束電壓為止；電壓漲落係為前記驅動脈衝的1/1000程度之電壓。
又，高頻雜訊，係可為高斯雜訊、白雜訊、正弦波、三角波、矩形波之任一者。如此，作為電壓漲落，係可使用通用的各種雜訊。
又，可構成為，類比電阻變化元件，係以記憶胞單位而被連接至選擇電晶體，驅動電路，係對選擇電晶體，供給已重疊有電壓漲落的驅動訊號。除此以外，還可構成為，類比電阻變化元件係分別被配置在字組線及位元線做交叉的複數個交叉點上，藉由字組線解碼器及位元線解碼器而驅動類比電阻變化元件，驅動電路，係對字組線解碼器或位元線解碼器之其中一方，供給已重疊有電壓漲落之驅動訊號。如此一來，使用通用的電路構成就可簡單地將複數個類比電阻變化元件進行選擇驅動。
由以上可知，若依據本實施形態，則只須藉由對驅動類比電阻變化元件之驅動訊號重疊電壓漲落並供給的簡單之構成，就可實現驅動時的低消耗電力化與電阻變化過程的平坦化。藉由抑制不規則的電阻變化特性，可去除電阻變化成分之雜訊，可成為平滑的電阻變化，可期待積和電路的低消耗電力化與高速化。又，還可同時獲得類比電阻變化元件的低消耗電力性與高信賴性。 [產業上利用之可能性]
本發明係可適用於具備人工智慧的電子機器或資訊處理裝置，尤其是在邊緣運算領域中所被使用的腦型資訊處理裝置。
100:類比電阻變化元件 101:RAND 111:上部電極(TE) 112:下部電極(BE) 113:氧化物層(MO、MO1、MO2) 200:Si基板 300:熱氧化膜 305:絕緣膜 405:絕緣膜 801:驅動器 802:選擇電晶體 901:電壓脈衝/漲落產生電路 902:位元線解碼器 903:字組線解碼器
[圖1]圖1係為實施形態所述之電阻變化元件之結構例的圖示。 [圖2]圖2係為實施形態所述之資訊處理裝置所具有的類比電阻變化元件之結構例的平面圖。 [圖3]圖3係為位於圖2之C點部分的接觸孔部分的剖面圖。 [圖4]圖4係將圖3所示的氧化物層部分予以放大的剖面TEM像的圖示。 [圖5]圖5係為對實施形態所述之類比電阻變化元件之驅動訊號重疊了電壓漲落之情況下的特性測定結果的圖表。 [圖6]圖6係為實施形態所述之電壓漲落之重疊效果之重現性的說明用圖表。(其1) [圖7]圖7係為實施形態所述之電壓漲落之重疊效果之重現性的說明用圖表。(其2) [圖8]圖8係為實施形態之類比電阻變化元件之實作例的圖示。(其1) [圖9]圖9係為實施形態之類比電阻變化元件之實作例的圖示。(其2) [圖10]圖10係為將其他實施形態所述之類比電阻變化元件以其他驅動方法做驅動之情況下的特性測定結果的圖表。
Set/Reset:驅動電壓
iOFF:未重疊電壓漲落時的電流變化量
iON:有重疊電壓漲落時的電流變化量
P1~Pn:脈衝

Claims (12)

  1. 一種資訊處理裝置，其特徵為，具備： 類比電阻變化元件，係由一對電極、和被設在前記一對電極間的氧化物層所成；和 驅動電路，係對前記類比電阻變化元件之驅動訊號，重疊帶有漲落成分之電壓漲落而予以供給。
  2. 如請求項1所記載之資訊處理裝置，其中，前記驅動電路係生成，相較於由類比電阻變化所需之電壓之驅動脈衝所造成的元件之電流變化，只會造成遠小於其之電流漲落的電壓漲落。
  3. 如請求項2所記載之資訊處理裝置，其中，前記驅動脈衝係為數V程度之一定電壓，前記電壓漲落係為前記驅動脈衝的1/10程度之電壓。
  4. 如請求項3所記載之資訊處理裝置，其中，前記驅動脈衝較理想而言係為，相對於IoT用電子設備中所被使用的0.3V~5V程度之前記驅動脈衝，前記電壓漲落係為其1/10程度之電壓。
  5. 如請求項2所記載之資訊處理裝置，其中，前記驅動脈衝係為數V程度之電壓，是從初期電壓起，以所定之階躍電壓使其電壓做可變，直到結束電壓為止；前記電壓漲落係為前記驅動脈衝的1/1000程度之電壓。
  6. 如請求項1所記載之資訊處理裝置，其中，前記電壓漲落係為高斯雜訊、白雜訊、正弦波、三角波、矩形波之任一者。
  7. 如請求項1所記載之資訊處理裝置，其中， 前記類比電阻變化元件，係以記憶胞單位而被連接至選擇電晶體； 前記驅動電路，係對前記選擇電晶體，供給已重疊有前記電壓漲落之前記驅動訊號。
  8. 如請求項1~7之任一項所記載之資訊處理裝置，其中， 前記類比電阻變化元件，係分別被配置在字組線及位元線做交叉的複數個交叉點，藉由字組線解碼器及位元線解碼器，前記類比電阻變化元件係被驅動選擇； 前記驅動電路，係對前記字組線解碼器或前記位元線解碼器之其中一方，供給已重疊有前記電壓漲落之前記驅動訊號。
  9. 一種資訊處理裝置之驅動方法，其特徵為， 對驅動由一對電極、和被設在前記一對電極間的氧化物層所成之類比電阻變化元件的驅動訊號，重疊電壓漲落。
  10. 如請求項9所記載之資訊處理裝置之驅動方法，其中，前記驅動訊號係為，相較於由類比電阻變化所需之電壓之驅動脈衝所造成的元件之電流變化，只會造成遠小於其之電流漲落的電壓漲落。
  11. 如請求項10所記載之資訊處理裝置之驅動方法，其中，前記驅動脈衝係為數V程度之一定電壓，前記電壓漲落係為前記驅動脈衝的1/10程度之電壓。
  12. 如請求項10所記載之資訊處理裝置之驅動方法，其中，前記驅動脈衝係為數V程度之電壓，是從初期電壓起，以所定之階躍電壓使其電壓做可變，直到結束電壓為止；前記電壓漲落係為前記驅動脈衝的1/1000程度之電壓。
TW110122097A 2020-06-19 2021-06-17 資訊處理裝置及資訊處理裝置之驅動方法 TWI775496B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2020-106531 2020-06-19
JP2020106531 2020-06-19

Publications (2)

Publication Number Publication Date
TW202201288A true TW202201288A (zh) 2022-01-01
TWI775496B TWI775496B (zh) 2022-08-21

Family

ID=79267885

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110122097A TWI775496B (zh) 2020-06-19 2021-06-17 資訊處理裝置及資訊處理裝置之驅動方法

Country Status (3)

Country Link
JP (1) JP7398841B2 (zh)
TW (1) TWI775496B (zh)
WO (1) WO2021256197A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023181624A1 (ja) * 2022-03-22 2023-09-28 ソニーセミコンダクタソリューションズ株式会社 不揮発性メモリ、記憶装置、および、不揮発性メモリの制御方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4248187B2 (ja) * 2002-03-27 2009-04-02 シャープ株式会社 集積回路装置及びニューロ素子
US9342780B2 (en) * 2010-07-30 2016-05-17 Hewlett Packard Enterprise Development Lp Systems and methods for modeling binary synapses
US8542071B2 (en) * 2011-10-25 2013-09-24 Hewlett-Packard Development Company, L.P. Chaotic oscillator-based random number generation
FR3007867B1 (fr) * 2013-06-26 2018-02-09 Commissariat A L'energie Atomique Et Aux Energies Alternatives Neurone artificiel comprenant une memoire resistive
WO2017074358A1 (en) * 2015-10-28 2017-05-04 Hewlett Packard Enterprise Development Lp Reference column sensing for resistive memory
WO2018100790A1 (ja) * 2016-11-30 2018-06-07 国立研究開発法人科学技術振興機構 ニューロン回路、システムおよびスイッチ回路

Also Published As

Publication number Publication date
JPWO2021256197A1 (zh) 2021-12-23
WO2021256197A1 (ja) 2021-12-23
JP7398841B2 (ja) 2023-12-15
TWI775496B (zh) 2022-08-21

Similar Documents

Publication Publication Date Title
Yakopcic et al. Generalized memristive device SPICE model and its application in circuit design
TWI453896B (zh) 電阻式記憶胞及其操作方法，以及電阻式記憶體及其操作方法與製造方法
JP4607256B2 (ja) 不揮発性記憶装置及びその書き込み方法
KR100576369B1 (ko) 전이 금속 산화막을 데이타 저장 물질막으로 채택하는비휘발성 기억소자의 프로그램 방법
TW589753B (en) Resistance random access memory and method for fabricating the same
TWI260744B (en) Asymmetric-area memory cell
CN100407471C (zh) 集成电路装置及神经元
CN103250252B (zh) 非易失性存储元件及非易失性存储装置
JP5158295B1 (ja) 半導体記憶装置を駆動する方法
CN102859690A (zh) 非易失性存储装置的制造方法、非易失性存储元件、及非易失性存储装置
TWI775496B (zh) 資訊處理裝置及資訊處理裝置之驅動方法
US20060046344A1 (en) Organic electronic circuit and method for making the same
WO2002023635A1 (fr) Dispositif memoire ferroelectrique et son procede de fabrication, ainsi que dispositif hybride
JP4907747B1 (ja) 不揮発性論理回路を駆動する方法
CN111009609A (zh) 一种超晶格忆阻器功能层材料、忆阻器单元及其制备方法
EP1357600A2 (en) Solid-state inductor and method for producing the same
US6191441B1 (en) Ferroelectric memory device and its drive method
WO2002017403A1 (fr) Reseau de cellules memoire a condensateur ferroelectrique, son procede de fabrication, et dispositif a memoire ferroelectrique
JP2010153591A (ja) 不揮発性可変抵抗素子とその駆動方法
Ismail et al. Nano-crystalline ZnO memristor for neuromorphic computing: Resistive switching and conductance modulation
CN102742162B (zh) 驱动非易失性逻辑电路的方法
TWI500116B (zh) 可撓曲非揮發性記憶體及其製造方法
US20140374693A1 (en) Varied multilayer memristive device
JP7429431B2 (ja) 情報処理装置および情報処理装置の駆動方法
Ma et al. Simulation of In-Situ Training in Spike Neural Network Based on Non-Ideal Memristors

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent