TW202147697A - 異方性導電片、異方性導電片的製造方法、電檢查裝置及電檢查方法 - Google Patents

異方性導電片、異方性導電片的製造方法、電檢查裝置及電檢查方法 Download PDF

Info

Publication number
TW202147697A
TW202147697A TW110119415A TW110119415A TW202147697A TW 202147697 A TW202147697 A TW 202147697A TW 110119415 A TW110119415 A TW 110119415A TW 110119415 A TW110119415 A TW 110119415A TW 202147697 A TW202147697 A TW 202147697A
Authority
TW
Taiwan
Prior art keywords
anisotropic conductive
conductive sheet
surface area
sheet according
insulating layer
Prior art date
Application number
TW110119415A
Other languages
English (en)
Inventor
西浦克典
山田大典
Original Assignee
日商三井化學股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商三井化學股份有限公司 filed Critical 日商三井化學股份有限公司
Publication of TW202147697A publication Critical patent/TW202147697A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/325—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by abutting or pinching, i.e. without alloying process; mechanical auxiliary parts therefor
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B15/00—Layered products comprising a layer of metal
    • B32B15/04—Layered products comprising a layer of metal comprising metal as the main or only constituent of a layer, which is next to another layer of the same or of a different material
    • B32B15/08—Layered products comprising a layer of metal comprising metal as the main or only constituent of a layer, which is next to another layer of the same or of a different material of synthetic resin
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B3/00—Layered products comprising a layer with external or internal discontinuities or unevennesses, or a layer of non-planar shape; Layered products comprising a layer having particular features of form
    • B32B3/10—Layered products comprising a layer with external or internal discontinuities or unevennesses, or a layer of non-planar shape; Layered products comprising a layer having particular features of form characterised by a discontinuous layer, i.e. formed of separate pieces of material
    • B32B3/18—Layered products comprising a layer with external or internal discontinuities or unevennesses, or a layer of non-planar shape; Layered products comprising a layer having particular features of form characterised by a discontinuous layer, i.e. formed of separate pieces of material characterised by an internal layer formed of separate pieces of material which are juxtaposed side-by-side
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/04—Housings; Supporting members; Arrangements of terminals
    • G01R1/0408—Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R11/00—Individual connecting elements providing two or more spaced connecting locations for conductive members which are, or may be, thereby interconnected, e.g. end pieces for wires or cables supported by the wire or cable and having means for facilitating electrical connection to some other wire, terminal, or conductive member, blocks of binding posts
    • H01R11/01—Individual connecting elements providing two or more spaced connecting locations for conductive members which are, or may be, thereby interconnected, e.g. end pieces for wires or cables supported by the wire or cable and having means for facilitating electrical connection to some other wire, terminal, or conductive member, blocks of binding posts characterised by the form or arrangement of the conductive interconnection between the connecting locations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R43/00—Apparatus or processes specially adapted for manufacturing, assembling, maintaining, or repairing of line connectors or current collectors or for joining electric conductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/36—Assembling printed circuits with other printed circuits
    • H05K3/368—Assembling printed circuits with other printed circuits parallel to each other
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0302—Properties and characteristics in general
    • H05K2201/0314—Elastomeric connector or conductor, e.g. rubber with metallic filler
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09609—Via grid, i.e. two-dimensional array of vias or holes in a single plane
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10378—Interposers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/02—Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
    • H05K2203/0235—Laminating followed by cutting or slicing perpendicular to plane of the laminate; Embedding wires in an object and cutting or slicing the object perpendicular to direction of the wires
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/16—Inspection; Monitoring; Aligning
    • H05K2203/162—Testing a finished product, e.g. heat cycle testing of solder joints
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0044—Mechanical working of the substrate, e.g. drilling or punching
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Metallurgy (AREA)
  • Measuring Leads Or Probes (AREA)
  • Non-Insulated Conductors (AREA)

Abstract

一種異方性導電片，具有：絕緣層，具有第一表面以及第二表面；以及多個導電路徑，在絕緣層內被以在厚度方向延伸地配置，且分別露出於第一表面以及第二表面的外部。導電路徑的周面包括以下述式(1)表示的表面積比為1.04以上之區域。 式(1)：表面積比=表面積/面積

Description

異方性導電片、異方性導電片的製造方法、電檢查裝置及電檢查方法
本發明是有關一種異方性導電片、異方性導電片的製造方法、電檢查裝置及電檢查方法。
搭載於電子產品的印刷電路板等的半導體裝置通常會進行電檢查。通常，電檢查藉由使電檢查裝置的(具有電極的)基板與半導體裝置等的成為檢查對象物的端子進行電性接觸，並讀取在檢查對象物的端子間施加預定的電壓時之電流而被進行。而且，為了確實進行電檢查裝置的基板的電極與檢查對象物的端子之電性接觸，在電檢查裝置的基板與檢查對象物之間配置有異方性導電片。
異方性導電片是在厚度方向具有導電性、在表面方向具有絕緣性的片，被作為在電檢查中的探測器(接觸器)使用。為了確實進行電檢查裝置的基板與檢查對象物之間的電性接觸，而施加壓入荷重並使用這樣的異方性導電片。因此，異方性導電片需要在厚度方向易於彈性變形。
作為那樣的異方性導電片，已知有具有以矽橡膠等所構成的絕緣層、以及被以在其厚度方向貫通地配置的多條金屬線之異方性導電片(例如專利文獻1)。又，已知有具有具有在厚度方向貫通的多個貫通孔的彈性體(例如矽橡膠片)、以及接合於貫通孔的內壁面的中空狀的多個導電部件之電連接器(參照例如專利文獻2)。 [先前技術文獻] [專利文獻]
[專利文獻1]日本專利特開2016-213186號公報 [專利文獻2]國際公開第2018/212277號
[發明欲解決之課題]
近年，需要進一步降低在電檢查時的壓入荷重，而正在研究進一步低彈性係數化金屬線、導電部件等之導電路徑的構成材料。然而，有所謂越低彈性係數化導電路徑的構成材料，由於重複由壓入荷重所進行的加壓與除壓而導電路徑越易於自絕緣層剝落的問題。在專利文獻1、2中也有同樣的問題。
本發明為鑒於上述課題而完成，以提供即使重複彈性變形，導電路徑的剝落也少，而能夠維持良好的密接性之異方性導電片、異方性導電片的製造方法、電檢查裝置及電檢查方法為目的。 [為解決課題之手段]
上述課題能夠藉由以下的結構來解決。
本發明的異方性導電片具有：絕緣層，具有位於厚度方向的一側的第一表面以及位於另一側的第二表面；以及多個導電路徑，在所述絕緣層內被以在所述厚度方向延伸地配置，且分別露出於所述第一表面以及所述第二表面的外部；其中所述導電路徑的周面包括以下述式(1)表示的表面積比為1.04以上之區域。 式(1)：表面積比=表面積/面積
本發明的異方性導電片的製造方法具有：準備多個單元之工序，其中所述單元具有絕緣層以及多條導電線，所述多條導電線被配置於所述絕緣層上並其周面包括以下述式(1)表示的表面積比為1.04以上之區域；將多個所述單元進行堆疊並使其一體化，而得到堆疊體之工序；以及沿著所述堆疊體的堆疊方向以與所述多條導電線的延伸方向相交地進行切割，而得到異方性導電片之工序。 式(1)：表面積比=表面積/面積
本發明的電檢查裝置具有：檢查用基板，具有多個電極；以及本發明的異方性導電片，被配置於配置有所述檢查用基板的所述多個電極之表面上。
本發明的電檢查方法具有：將具有多個電極的檢查用基板以及具有端子的檢查對象物通過本發明的異方性導電片進行堆疊，並將所述檢查用基板的所述電極以及所述檢查對象物的所述端子通過所述異方性導電片進行電性連接之工序。 [發明效果]
根據本發明，能夠提供即使重複彈性變形，導電路徑的剝落也少，而能夠維持良好的密接性之異方性導電片、異方性導電片的製造方法、電檢查裝置及電檢查方法。
1.異方性導電片 圖1A是表示依照本實施型態的異方性導電片10的局部放大平面圖，圖1B是圖1A的異方性導電片10的1B-1B線的放大剖面圖。圖2是圖1B的放大圖。於這些圖中，將絕緣層11的厚度方向作為Z方向、將在與絕緣層11的厚度方向正交的平面上正交之二個方向作為X方向、Y方向進行表示。以下的圖式皆為示意圖，縮尺等與實際不同。
異方性導電片10具有絕緣層11、以及在此絕緣層11的內部被以在其厚度方向延伸地配置之多個導電路徑12。
1-1.絕緣層11 絕緣層11是具有位於厚度方向的一側的第一表面11a以及位於厚度方向的另一側的第二表面11b之層(參照圖1A以及B)。絕緣層11將多個導電路徑12彼此之間絕緣。於本實施型態中，較佳為在絕緣層11的第一表面11a上配置有檢查對象物。
絕緣層11可包括包括生橡膠(聚合物)之橡膠組合物的交聯物。
在生橡膠的例中，包括有矽橡膠、胺甲酸乙酯橡膠、丙烯酸橡膠、乙烯-丙烯-二烯共聚物(EPDM)、氯丁二烯橡膠、苯乙烯-丁二烯共聚物、丙烯腈-丁二烯共聚物、聚丁二烯橡膠、天然橡膠、聚酯熱可塑性彈性體、烯烴熱可塑性彈性體等。其中，因為具有良好的絕緣性以及彈性，所以較佳為矽橡膠。矽橡膠為加成交聯型、過氧化物交聯型、縮合交聯型的任一者亦可。
橡膠組合物視需要更包括交聯劑亦可。交聯劑可按照生橡膠的種類被適當選擇。例如，在過氧化物交聯型矽橡膠的交聯劑的例中，包括有過氧化苯甲醯、雙-2,4-二氯過氧化苯甲醯、過氧化二異丙苯、過氧化二(三級丁基)等的有機過氧化物。在加成交聯型矽橡膠的交聯劑的例中，包括有具有矽氫化反應的觸媒活性之習知的金屬、金屬化合物、金屬錯合物(鉑、鉑化合物、它們的錯合物)。
例如，加成交聯型的矽橡膠組合物包括(a)具有乙烯基的有機聚矽氧烷、(b)具有SiH基的有機氫聚矽氧烷、以及(c)加成反應觸媒。
自調整例如硬度等的觀點來看，橡膠組合物視需要也更包括膠黏劑、矽烷偶合劑、填料等的其他的成分亦可。
自使其易於彈性變形的觀點等來看，絕緣層11形成為多孔質亦可。
橡膠組合物的交聯物之在25℃下的硬度雖然為可藉由電檢查時的壓入荷重而彈性變形的程度即可，並無特別限制，但是較佳為例如根據JIS K6253硬度計A型的硬度為40~90度。
絕緣層11的厚度雖然為能夠確保非電導部分的絕緣性的程度即可，並無特別限制，但是例如較佳為5~300 μm，更佳為10~100 μm。
1-2.導電路徑12 導電路徑12在絕緣層11內被以在其厚度方向延伸，且分別露出於第一表面11a以及第二表面11b地配置(參照圖1B)。
具體而言，導電路徑12在絕緣層11的厚度方向延伸是所謂導電路徑12的軸方向相對於絕緣層11的厚度方向大致平行(具體而言，絕緣層11的厚度方向與導電路徑12的軸方向之形成角度之中較小的一方之角度為10°以下)，或於預定的範圍內傾斜(絕緣層11的厚度方向與導電路徑12的軸方向之形成角度之中較小的一方之角度為大於10°且50°以下，較佳為20~45°)。其中，在施加壓入荷重時，以使其易於彈性變形、容易進行電性連接的觀點來看，較佳為導電路徑12的軸方向相對於絕緣層11的厚度方向傾斜(參照圖1B)。再者，軸方向是所謂導電路徑12的第一表面11a側的端部12a與第二表面11b側的端部12b連接之方向。亦即，導電路徑12被以端部12a露出於第一表面11a側、端部12b露出於第二表面11b側地配置(參照圖1B)。
導電路徑12的第一表面11a側的端部12a(或第二表面11b側的端部12b)自絕緣層11的第一表面11a(或第二表面11b)突出亦可(參照稍後將要說明的圖6)。
導電路徑12的周面是導電路徑12之與絕緣層11接觸的表面，並被配置於二個端部12a與12b之間。
本發明人等已對於導電路徑12與絕緣層11的密接性進行研究，並發現導電路徑12的周面的表面積比與密接性有相關關係。表面積比是所謂相對於預定的區域的面積之此區域的表面積的比例，並以下述式(1)表示。亦即，導電路徑12的周面較佳為包括以下述式(1)表示的表面積比為1.04以上之區域。表面積比為1.04以上之區域因為貢獻於與絕緣層11的接觸之面積(表面積)的比例高，所以易於得到與絕緣層11的密接性。 式(1)：表面積比=表面積/面積
「區域的表面積」是意味著以雷射顯微鏡等測量的、此區域的三維面積。「區域的面積」是在自法線方向觀察此面時可觀察到之區域的大小，並意味著區域的二維面積(平面面積)。
其中，以一邊提高導電路徑12與絕緣層11之間的密接性，一邊使異方性導電片10的高頻特性難以被損害的觀點來看，上述表面的表面積比更佳為1.04~1.4，進一步較佳為1.1~1.3。
導電路徑12的表面積比能夠以雷射顯微鏡等測量預定的區域(測量區域)的表面積，並將所得到的表面積除以以雷射顯微鏡等測量的上述區域的面積而求得。再者，表面積以及面積的測量各進行三次(n=3)，每當各個測量地計算出表面積比，並將那些平均值作為「表面積比」。測量區域可為縱250 μm×橫250 μm。
表面積比為1.04以上之區域較佳為已被粗糙化處理的區域(粗糙化表面)。因而，上述區域的表面積比可藉由上述區域的凹凸形狀(例如凸部的高度、存在密度)來被調整。上述區域的凹凸形狀能夠藉由例如成為導電路徑12的原料之金屬箔的粗糙化表面的處理條件來調整。
再者，作為表面物性雖然也已知有表面粗糙度Rz，但是於本發明人等的研究中，相關關係在導電路徑12的周面的表面粗糙度Rz與密接性之間未被確認。可推測為這是因為表面粗糙度Rz易被反映至未貢獻於表面積的提升(密接性的提升)之寬闊的凹凸。
如此，導電路徑12的周面藉由包括表面積比高之區域，而能夠提高與絕緣層11的密接性。另一方面，當表面積比高之區域所佔有的比例過多時，則高頻特性易被損害。因而，以使不損害高頻特性的觀點來看，導電路徑12的周面較佳為更包括所述表面積比為小於1.04之區域(平滑表面)。
表面積比為1.04以上之區域與表面積比為小於1.04之區域之表面積比的差雖然並無特別限制，但是可為例如0.05以上。
表面積比為1.04以上之區域所佔有的比例雖然並無特別限制，但是可為例如導電路徑12的周面的25~75%。
導電路徑12的形狀並無特別限制，可為例如角柱狀。於本實施型態中，導電路徑12的形狀為四角柱狀(參照圖1A以及B)。
四角柱狀的導電路徑12具有四個側面，具體而言，具有面對的第一側面12c以及第二側面12d、以及面對的第三側面12e以及第四側面12f(參照圖2A以及B)。而且，較佳為面對的第一側面12c以及第二側面12d的至少一方是包括表面積比為1.04以上的區域之粗糙化表面，而面對的第三側面12e以及第四側面12f是包括表面積比為小於1.04的區域之平滑表面。
於本實施型態中，導電路徑12的第一側面12c是由表面積比為1.04以上的區域組成之粗糙化表面，並除此以外的第二側面12d、第三側面12e以及第四側面12f是由表面積比為小於1.04的區域組成之平滑表面(參照圖2A)。再者，第一側面12c以及第二側面12d的兩方是表面積比為1.04以上之粗糙化表面亦可(參照圖2B)。
在第一表面11a側的導電路徑12的端部12a的圓等效直徑d為能夠將在第一表面11a側的、多個導電路徑12的端部12a的中心間隔距離p調整為稍後將要說明的範圍，且能夠確保檢查對象物的端子與導電路徑12的電導之程度即可，較佳為例如2~30 μm(參照圖1B)。在第一表面11a側的、導電路徑12的端部12a的圓等效直徑d是所謂自第一表面11a側沿著絕緣層11的厚度方向觀察時的、導電路徑12的端部12a的圓等效直徑。
在本實施型態中，以導電路徑12的第一側面12c與第二側面12d之間的距離所表示的厚度(t)也被以圓等效直徑d符合上述範圍地進行設定。此厚度(t)與稍後將要說明的金屬箔21的厚度對應，可為例如1~35 μm(參照圖2A)。
在第一表面11a側的導電路徑12的端部12a的圓等效直徑與在第二表面11b側的端部12b的圓等效直徑為相同亦可(參照圖1B)，為不同亦可。
在第一表面11a側的多個導電路徑12的中心間隔距離(間距)p並無特別限制，可與檢查對象物的端子的間距對應而被適當設定。因為作為檢查對象物的HBM(High Bandwidth Memory)的端子的間距為55 μm、PoP(Package on Package)的端子的間距為400~650 μm等，所以以與這些檢查對象物對齊的觀點來看，在第一表面11a側的多個導電路徑12的端部12a的中心間隔距離p可為例如5~650 μm。其中，以不需檢查對象物的端子的位置對準(使其免對準(alignment-free))的觀點來看，在第一表面11a側的多個導電路徑12的中心間隔距離p為5~55 μm更佳。多個導電路徑12的中心間隔距離p是所謂多個導電路徑12的中心間隔距離之中的最小值。
在第一表面11a側的多個導電路徑12的中心間隔距離p與在第二表面11b側的多個導電路徑12的中心間隔距離為相同亦可(參照圖1B)，為不同亦可。
構成導電路徑12的材料為具有導電性的材料即可，並無特別限制。構成導電路徑12的材料之體積電阻率雖然為可得到充分的電導的程度即可，並無特別限制，但是例如較佳為1.0×10-4 Ω•cm以下，更佳為1.0×10-6 ~1.0×10-9 Ω•cm。體積電阻率能夠以ASTM D 991所記載的方法進行測量。
構成導電路徑12的材料之在25℃下的彈性係數雖然並無特別限制，但是以降低電檢查時的壓入荷重的觀點來看，較佳為50~150 GPa。彈性係數例如能夠以共振法(遵照JIS Z2280)進行測量。
構成導電路徑12的材料為體積電阻率符合上述範圍者即可，無特別限制，可為銅、金、鉑、銀、鎳、錫、鐵以及這些之中一種合金等的金屬材料。其中，以具有良好的導電性以及柔軟性，使其易於降低電檢查時的壓入荷重的觀點來看，較佳為選自由金、銀、銅以及它們的合金組成的群組之一種以上，更佳為銅以及其合金。
1-3.其他的層 本實施型態的異方性導電片10視需要更具有上述以外的其他的層亦可。在其他的層的例中，包括有配置於導電路徑12與絕緣層11之間的黏合層、作為絕緣層11的一部分(線性熱膨脹係數比橡膠組合物的交聯物低的)耐熱樹脂層等。
2.異方性導電片的製造方法 依照本實施型態的異方性導電片10能夠以任意的方法製造。例如，依照本實施型態的異方性導電片10能夠經過下列工序進行製造：1)準備多個單元之工序，並此單元具有絕緣層、以及周面的至少一部分的表面積比已被調整為上述範圍之多條導電線；2)將多個單元進行堆疊並使其一體化，而得到堆疊體之工序；以及3)沿著堆疊體的堆疊方向以與多條導電線的延伸方向相交地進行切割，而得到異方性導電片之工序。
在1)的工序中，表面積比已被調整的多條導電線能夠以任意的方法形成。例如，蝕刻表面積比已被調整的金屬箔而形成亦可，藉由電鍍來形成或轉印而使得表面積比成為上述範圍亦可。其中，自可精度良好地調整表面積比的觀點等來看，多條導電線較佳為蝕刻金屬箔而形成。以下，以蝕刻金屬箔而形成的例子來說明多條導電線。
圖3A~F是表示依照本實施型態的異方性導電片10的製造方法的一部分的工序的剖面示意圖。圖4A~C是表示依照本實施型態的異方性導電片10的製造方法的剩餘的工序的示意圖。
依照本實施型態的異方性導電片10能夠經過例如下列工序進行製造：i)準備具有金屬箔21以及絕緣層22的絕緣層-金屬箔堆疊體20之工序(參照圖3A以及B)；ii)蝕刻絕緣層-金屬箔堆疊體20的金屬箔21，而得到多條導電線21’之工序(參照圖3C~E)；iii)以橡膠組合物密封多條導電線21’，而得到單元24之工序(參照圖3F)；iv)將多個所得到的單元24進行堆疊，而得到堆疊體25之工序(參照圖4A以及B)；以及v)將所得到的堆疊體25沿著堆疊方向進行切割，而得到異方性導電片10之工序(參照圖4C)。
i)的工序 首先，準備具有表面積比已被調整的金屬箔21以及絕緣層22的絕緣層-金屬箔堆疊體20(參照圖3A以及B)。
(金屬箔21) 金屬箔21為導電路徑12的原料，以降低電檢查時的壓入荷重的觀點來看，較佳為藉由選自由金、銀、銅以及它們的合金組成的群組之一種以上的金屬所構成之金屬箔，更佳為銅箔。
又，金屬箔21的至少一表面是表面積比符合上述範圍之粗糙化表面。於本實施型態中，金屬箔21的一表面為粗糙化表面M，另一表面為光澤表面(非粗糙化表面)S(參照圖3A)。
金屬箔21的厚度雖然並無特別限制，但是可為例如1~35 μm。
(絕緣層-金屬箔堆疊體20) 接著，準備絕緣層-金屬箔堆疊體20。
絕緣層-金屬箔堆疊體20能夠以任意的方法得到。例如，能夠藉由在將金屬箔21與由前述的橡膠組合物組成的層進行堆疊後，使此橡膠組合物交聯而使其為絕緣層22，來得到絕緣層-金屬箔堆疊體20。
金屬箔21與由前述的橡膠組合物組成的層之堆疊例如能夠在金屬箔21上塗布橡膠組合物、或層壓(片狀的橡膠組合物)而得到。
橡膠組合物的交聯能夠藉由加熱來進行。
ii)的工序 接著，蝕刻絕緣層-金屬箔堆疊體20的金屬箔21，而形成多條導電線21’(參照圖3C~E)。
於本實施型態中，在絕緣層-金屬箔堆疊體20的金屬箔21上圖案狀地配置遮罩23，並蝕刻除去未以遮罩23覆蓋的金屬箔21的部分(參照圖3C以及D)。
遮罩23例如可為形成為預定的圖案之光阻圖案(Photoresist Pattern)。將光阻圖案作為遮罩，蝕刻露出的金屬箔21，而形成與光阻圖案大致相似形狀的導電線21’。
蝕刻方法雖然並無特別限制，但是能夠藉由例如化學蝕刻來進行。化學蝕刻能夠藉由例如使已配置有遮罩23的金屬箔21與蝕刻液接觸(例如霧化蝕刻液)來進行。
而且，在蝕刻後，除去遮罩23，而得到多條導電線21’(參照圖3E)。由光阻圖案組成的遮罩23能夠藉由例如鹼性溶液等剝離除去。
於本實施型態中，在俯視時，多條導電線21’的延伸方向被以相對於切割預定線成為偏斜地配置。
又，在所得到的導電線21’之第一側面21’c源自於金屬箔21的粗糙化表面M，並為表面積比為1.04以上之粗糙化表面。第二側面21’d源自於金屬箔21的光澤表面S，並為表面積比為小於1.04之平滑表面。導電線21’的第三側面21’e以及第四側面21’f為藉由金屬箔21的蝕刻所形成之表面，並為表面積比為小於1.04之平滑表面。
iii)的工序 接著，充填橡膠組合物以便埋入多條導電線(參照圖3F)。
所使用的橡膠組合物能夠使用與於上述i)的工序中所使用的橡膠組合物同樣之物，為相同的組成之物亦可，為不同的組成之物亦可。自使單元間易於一體化之觀點來看，所使用的橡膠組合物較佳為與於上述i)的工序中所使用的橡膠組合物相同的組成之物。
接著，加熱已填充的橡膠組合物並使其交聯。藉此，可形成包括橡膠組合物的交聯物之絕緣層22。藉此，可得到多條導電線21’已被埋入絕緣層22中之單元24(參照圖3F)。
橡膠組合物的加熱較佳為在橡膠組合物中的交聯反應進行的條件下進行。以那樣的觀點來看，加熱溫度較佳可為80℃以上，更佳可為120℃以上。加熱時間雖然也取決於加熱溫度，但是可為例如1~150分鐘。
iv)的工序 接著，將所得到的多個單元24進行堆疊並使其一體化，而得到堆疊體25(參照圖4A以及B)。
自提高單元24間的黏合性的觀點來看，所堆疊的單元24之表面事先施行O2 電漿處理等的表面處理亦可。
多個單元24的一體化能夠以任意的方法進行，例如能夠藉由熱壓接合等來進行。例如，依序重複堆疊以及一體化，而得到塊狀的堆疊體25(參照圖4B)。
v)的工序 將所得到的堆疊體25沿著堆疊方向以對於導電線21’的延伸方向(軸方向)相交地(較佳為以正交地)切割為預定的間隔(T)(圖4B的虛線)。藉此，能夠得到具有預定的厚度(T)之異方性導電片10(參照圖4C)。
所得到的異方性導電片10的絕緣層11源自於絕緣層22，多個導電路徑12源自於多條導電線21’。
又，導電路徑12的第一側面12c源自於導電線21’的第一側面21’c，導電路徑12的第二側面12d源自於第二側面21’d，導電路徑12的第三側面12e源自於導電線21’的第三側面21’e，導電路徑12的第四側面12f源自於導電線21’的第四側面21’f(參照圖3E)。
所得到的異方性導電片10較佳為能夠用於電檢查。
3.電檢查裝置以及電檢查方法 (電檢查裝置) 圖5是表示依照本實施型態的電檢查裝置100的一個例子的剖面圖。
電檢查裝置100為使用圖1的異方性導電片10之物，為例如檢查檢查對象物130的端子131間(測量點間)的電特性(電導等)的裝置。再者，自說明電檢查方法的觀點來看，於同一圖中也一併圖示檢查對象物130。
如圖5所示地，電檢查裝置100具有保持容器(套筒)110、檢查用基板120、以及異方性導電片10。
保持容器(套筒)110為保持檢查用基板120、異方性導電片10等的容器。
檢查用基板120被配置於保持容器110內，並在面對著檢查對象物130的表面具有面對著檢查對象物130的各個測量點之多個電極121。
異方性導電片10在配置有檢查用基板120的電極121的表面上，被以此電極121與在異方性導電片10的第二表面11b側的導電路徑12接觸地配置。
檢查對象物130雖然並無特別限制，但是可列舉例如HBM、PoP等的各種半導體裝置(半導體封裝)或電子零件、印刷基板等。在檢查對象物130為半導體封裝的情況下，測量點可為凸塊(端子)。又，在檢查對象物130為印刷基板的情況下，測量點可為設置於導電圖型的測量用焊盤、零件安裝用的焊盤。
(電檢查方法) 對於使用圖5的電檢查裝置100的電檢查方法進行說明。
如圖5所示地，依照本實施型態的電檢查方法具有：將具有電極121的檢查用基板120以及檢查對象物130通過異方性導電片10進行堆疊，使檢查用基板120的電極121以及檢查對象物130的端子131通過異方性導電片10進行電性連接之工序。
在進行上述工序之際，自使檢查用基板120的電極121以及檢查對象物130的端子131易於通過異方性導電片10充分電導的觀點來看，視需要，進行按壓檢查對象物130來加壓、或使其於加熱氛圍下接觸亦可。
(作用) 於依照本實施型態的異方性導電片10中，多個導電路徑12的周面包括表面積比已被調整為一定以上之區域(第一側面12c)。藉此，因為多個導電路徑12與絕緣層11之間的密接性被提高，所以即使在電檢查時重複加壓與除壓，也能夠抑制異方性導電片10的導電路徑12自絕緣層11剝落。
尤其，雖然藉由以銅等之柔軟的金屬材料構成導電路徑12能夠降低壓入荷重，但是變得易於發生由重複加壓與除壓所致的導電路徑12的剝落。於本發明的異方性導電片10中，即使在那樣的情況下，也可使導電路徑12難以自絕緣層11剝落。藉此，能夠進行正確的電檢查。
(變形例) 再者，於上述實施型態中，在異方性導電片10中，雖然已示出導電路徑12的端部12a(或12b)未向第一表面11a側(或第二表面11b側)突出的例子，但是並不限於此，向第一表面11a側(或第二表面11b側)突出亦可。
圖6是依照其他的實施型態的異方性導電片10的局部放大剖面圖。如圖6所示地，導電路徑12的端部12a(或12b)向第一表面11a側(或第二表面11b側)突出亦可。在第一表面11a側的導電路徑12的突出高度h(或在第二表面11b側的導電路徑12的突出高度)雖然並無特別限制，但是例如可設為相對於絕緣層11的厚度(T)5~20%左右。
在第一表面11a側的導電路徑12的端部12a的突出高度與在第二表面11b側的端部12b的突出高度為相同亦可，為不同亦可。
又，於上述實施型態中，在異方性導電片10中，雖然已示出導電路徑12的延伸方向(軸方向)相對於絕緣層11的厚度方向傾斜的例子，但是並不限於此，與絕緣層11的厚度方向大致平行亦可。
又，於上述實施型態中，雖然已示出將異方性導電片10用於電檢查的例子，但是並不限於此，也能夠用於二個電子部件間的電性連接，例如玻璃基板與可撓性印刷基板之間的電性連接、基板與進一步安裝的電子零件之間的電性連接等。 [實施例]
在以下，參照實施例來說明本發明。本發明的範圍非由實施例限定解釋。
1.樣品的材料 (1)絕緣層的材料 (矽橡膠組合物的調製) 將KE-2061-40(信越矽酮(Shin-Etsu Silicones)公司製)以甲苯稀釋成濃度80%，而得到加成交聯型的矽橡膠組合物(根據JIS K6253硬度計A型的硬度為40)。
(2)金屬箔(導電路徑)的材料 準備下述銅箔。 [表1]
Figure 02_image001
表面積比以及Rz藉由以下的方法來測量。
(表面積比、Rz) 對於已準備好的金屬箔的各個表面藉由雷射顯微鏡(奧林巴斯(Olympus)公司製OLS5000)以測量區域：縱250 μm×橫250 μm的條件來觀察，並測量在測量區域中的表面積以及Rz。又，測量區域的面積係使用由雷射顯微鏡所進行的測量值。而且，將所得到的值套用於下述式(1)而計算出表面積比。 式(1)：表面積比=表面積/面積 再者，表面積以及面積的測量各進行三次(n=3)，每當各個測量地計算出表面積比，並將那些平均值作為「表面積比」。
2.樣品的製備以及評價 ＜樣品1~5的調製＞ 在表2所示的銅箔上以烘烤式塗布機(Baker Applicator)塗布上述已調製好的矽橡膠組合物後，於惰性氣體烘箱(Inert Oven)中在100℃下加熱10分鐘後，更進一步在150℃下加熱120分鐘，使其乾燥以及硬化。藉此，形成包括矽橡膠組合物的加成交聯物的、厚度20 μm的絕緣層。藉此，得到堆疊有銅箔以及絕緣層之樣品。
＜評價＞ 藉由以下的方法來評價所得到的樣品之絕緣層與銅箔之間的密接性。
(密接性) 除了將格數設為100格並使評價基準如稍後將要說明的以外，按照交叉切割(Cross-cut)膠帶剝離試驗(JIS K 5600-5-6:1999 (ISO 2409:1992))進行密接性的評價。 首先，在樣品的銅箔表面藉由截切刀(Cutter Knife)以2 mm間隔，自銅箔表層到達至絕緣層(包括矽橡膠組合物的加成交聯物的層)為止切割100格(10×10)的棋盤格狀之切口。接著，在棋盤格狀的部分以按壓荷重0.1 MPa黏貼黏著膠帶(NICHIBAN股份有限公司製，「CELLOTAPE(註冊商標)」)。其後，快速剝開黏著膠帶，觀察(銅箔側的)最表層的剝離狀態，並藉由以下的評價基準來評價密接性。 ○：100格之中小於10格發生剝落 △：100格之中10格以上小於50格發生剝落 ×：100格之中50格以上發生剝落 若為△以上的話判斷為良好。
在表2示出樣品1~5的評價結果。 [表2]
Figure 02_image003
※目錄值
如表2所示地，可知金屬箔的、(與絕緣層的)黏合面的表面積比為1.04以上之樣品1~3在膠帶剝離試驗中示出良好的密接性。
相對於此，可知金屬箔的、(與絕緣層的)黏合面的表面積比為小於1.04之樣品4以及5未得到充分的密接性。
本申請主張基於2020年5月29日申請的日本專利特願2020-94359的優先權。記載於此申請說明書以及圖式的內容皆被援用於本申請說明書中。 [產業上的利用可能性]
根據本發明，能夠提供即使重複彈性變形，導電路徑的剝落也少，而能夠維持良好的密接性之異方性導電片。
10:異方性導電片 11:絕緣層 11a:第一表面 11b:第二表面 12:導電路徑 12a,12b:端部 12c,21’c:第一側面 12d,21’d:第二側面 12e,21’e:第三側面 12f,21’f:第四側面 20:絕緣層-金屬箔堆疊體 21:金屬箔 21’:導電線 22:絕緣層 23:遮罩 24:單元 25:堆疊體 100:電檢查裝置 110:保持容器 120:檢查用基板 121:電極 130:檢查對象物 131:(檢查對象物的)端子 1B-1B:線 2A:圖 d:圓等效直徑 h:突出高度 M:粗糙化表面 p:中心間隔距離(間距) S:光澤表面(非粗糙化表面) t:厚度 T:間隔(厚度) X,Y,Z:方向
[圖1]圖1A是表示依照本實施型態的異方性導電片的局部放大平面圖，圖1B是圖1A的異方性導電片的1B-1B線的放大剖面圖； [圖2]圖2A是圖1A的異方性導電片的局部放大圖，圖2B是依照其他的實施型態的異方性導電片的局部放大圖； [圖3]圖3A~F是表示依照本實施型態的異方性導電片的製造方法的一部分的工序的剖面示意圖； [圖4]圖4A~C是表示依照本實施型態的異方性導電片的製造方法的剩餘的工序的示意圖； [圖5]圖5是表示依照本實施型態的電檢查裝置的剖面圖；以及 [圖6]圖6是依照其他的實施型態的異方性導電片的局部放大剖面圖。
10:異方性導電片
11:絕緣層
11a:第一表面
12:導電路徑
12a:端部
1B-1B:線
2A:圖
X,Y:方向

Claims (23)

  1. 一種異方性導電片，具有： 絕緣層，具有位於厚度方向的一側的第一表面以及位於另一側的第二表面；以及 多個導電路徑，在所述絕緣層內被以在所述厚度方向延伸地配置，且分別露出於所述第一表面以及所述第二表面的外部；其中 所述導電路徑的周面包括以下述式(1)表示的表面積比為1.04以上之區域。 式(1)：表面積比=表面積/面積
  2. 如請求項1所述的異方性導電片，其中所述表面積比為1.04以上1.4以下。
  3. 如請求項1或2所述的異方性導電片，其中所述導電路徑為由金屬箔所形成者。
  4. 如請求項3所述的異方性導電片，其中所述金屬箔為選自由金、銀、銅以及它們的合金組成的群組之一種以上的金屬之金屬箔。
  5. 如請求項4所述的異方性導電片，其中所述金屬箔為銅箔。
  6. 如請求項1所述的異方性導電片，其中所述導電路徑的周面更包括所述表面積比為小於1.04之區域。
  7. 如請求項6所述的異方性導電片，其中所述導電路徑為四角柱狀。
  8. 如請求項7所述的異方性導電片，其中 所述導電路徑具有面對的第一側面以及第二側面、以及面對的第三側面以及第四側面； 所述第一側面以及第二側面的至少一方是包括所述表面積比為1.04以上的區域之粗糙化表面；且 所述第三側面以及第四側面是包括所述表面積比為小於1.04的區域之平滑表面。
  9. 如請求項8所述的異方性導電片，其中所述第一側面與所述第二側面之間的距離為1~35 μm。
  10. 如請求項1所述的異方性導電片，其中所述導電路徑的延伸方向相對於所述絕緣層的厚度方向為偏斜的。
  11. 如請求項1所述的異方性導電片，其中在所述第一表面側的所述多個導電路徑之中心間隔距離為5~55 μm。
  12. 如請求項1所述的異方性導電片，其中 所述異方性導電片為用於檢查對象物的電檢查之異方性導電片；且 所述檢查對象物被配置於所述第一表面上。
  13. 一種異方性導電片的製造方法，具有： 準備多個單元之工序，其中所述單元具有絕緣層以及多條導電線，所述多條導電線被配置於所述絕緣層上並其周面包括以下述式(1)表示的表面積比為1.04以上之區域； 將多個所述單元進行堆疊並使其一體化，而得到堆疊體之工序；以及 沿著所述堆疊體的堆疊方向以與所述多條導電線的延伸方向相交地進行切割，而得到異方性導電片之工序。 式(1)：表面積比=表面積/面積
  14. 如請求項13所述的異方性導電片的製造方法，其中所述表面積比為1.04以上1.4以下。
  15. 如請求項13或14所述的異方性導電片的製造方法，其中所述準備多個單元之工序具有： 準備絕緣層-金屬箔堆疊體之工序，其中所述絕緣層-金屬箔堆疊體具有所述絕緣層以及金屬箔，所述金屬箔被配置於所述絕緣層上並具有所述表面積比為1.04以上之粗糙化表面；以及 蝕刻所述金屬箔，而形成所述多條導電線之工序。
  16. 如請求項15所述的異方性導電片的製造方法，其中所述金屬箔為選自由金、銀、銅以及它們的合金組成的群組之一種以上的金屬之金屬箔。
  17. 如請求項16所述的異方性導電片的製造方法，其中所述金屬箔為銅箔。
  18. 如請求項15所述的異方性導電片的製造方法，其中所述金屬箔的厚度為1~35 μm。
  19. 如請求項13所述的異方性導電片的製造方法，其中所述導電線的周面更包括所述表面積比為小於1.04之區域。
  20. 如請求項13所述的異方性導電片的製造方法，其中所述導電線為四角柱狀。
  21. 如請求項20所述的異方性導電片的製造方法，其中 所述導電線具有面對的第一側面以及第二側面、以及面對的第三側面以及第四側面； 所述第一側面以及第二側面的至少一方是包括所述表面積比為1.04以上的區域之粗糙化表面；且 所述第三側面以及第四側面是包括所述表面積比為小於1.04的區域之平滑表面。
  22. 一種電檢查裝置，具有： 檢查用基板，具有多個電極；以及 如請求項1所述的異方性導電片，被配置於配置有所述檢查用基板的所述多個電極之表面上。
  23. 一種電檢查方法，具有：將具有多個電極的檢查用基板以及具有端子的檢查對象物通過如請求項1所述的異方性導電片進行堆疊，並將所述檢查用基板的所述電極以及所述檢查對象物的所述端子通過所述異方性導電片進行電性連接之工序。
TW110119415A 2020-05-29 2021-05-28 異方性導電片、異方性導電片的製造方法、電檢查裝置及電檢查方法 TW202147697A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2020-094359 2020-05-29
JP2020094359 2020-05-29

Publications (1)

Publication Number Publication Date
TW202147697A true TW202147697A (zh) 2021-12-16

Family

ID=78744609

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110119415A TW202147697A (zh) 2020-05-29 2021-05-28 異方性導電片、異方性導電片的製造方法、電檢查裝置及電檢查方法

Country Status (6)

Country Link
US (1) US20230209711A1 (zh)
JP (1) JP7427087B2 (zh)
KR (1) KR20220166865A (zh)
CN (1) CN115516712A (zh)
TW (1) TW202147697A (zh)
WO (1) WO2021241654A1 (zh)

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3541222A (en) * 1969-01-13 1970-11-17 Bunker Ramo Connector screen for interconnecting adjacent surfaces of laminar circuits and method of making
US3620873A (en) * 1969-03-26 1971-11-16 Ercon Inc Making metal-plastic gasket materials
US4209481A (en) * 1976-04-19 1980-06-24 Toray Industries, Inc. Process for producing an anisotropically electroconductive sheet
EP0560072A3 (en) * 1992-03-13 1993-10-06 Nitto Denko Corporation Anisotropic electrically conductive adhesive film and connection structure using the same
US5259110A (en) * 1992-04-03 1993-11-09 International Business Machines Corporation Method for forming a multilayer microelectronic wiring module
US5515604A (en) * 1992-10-07 1996-05-14 Fujitsu Limited Methods for making high-density/long-via laminated connectors
JP2500462B2 (ja) * 1993-07-22 1996-05-29 日本電気株式会社 検査用コネクタおよびその製造方法
US5447264A (en) * 1994-07-01 1995-09-05 Mcnc Recessed via apparatus for testing, burn-in, and/or programming of integrated circuit chips, and for placing solder bumps thereon
JP3778773B2 (ja) * 2000-05-09 2006-05-24 三洋電機株式会社 板状体および半導体装置の製造方法
JP2005085634A (ja) * 2003-09-09 2005-03-31 Nitto Denko Corp 異方導電性フィルムおよびその製造方法
EP1515399B1 (en) * 2003-09-09 2008-12-31 Nitto Denko Corporation Anisotropic conductive film, production method thereof and method of use thereof
JP2005175509A (ja) * 2005-01-14 2005-06-30 Sanyo Electric Co Ltd 回路装置
JP2008077873A (ja) * 2006-09-19 2008-04-03 Sumitomo Electric Ind Ltd 多孔質樹脂材料，その形成方法，積層シート体および検査ユニット
JP6560156B2 (ja) 2015-05-07 2019-08-14 信越ポリマー株式会社 異方導電性シートおよびその製造方法
JP7080879B2 (ja) 2017-05-18 2022-06-06 信越ポリマー株式会社 電気コネクターおよびその製造方法

Also Published As

Publication number Publication date
US20230209711A1 (en) 2023-06-29
KR20220166865A (ko) 2022-12-19
CN115516712A (zh) 2022-12-23
WO2021241654A1 (ja) 2021-12-02
JP7427087B2 (ja) 2024-02-02
JPWO2021241654A1 (zh) 2021-12-02

Similar Documents

Publication Publication Date Title
JP7273989B2 (ja) 異方導電性シート、電気検査装置および電気検査方法
TWI748099B (zh) 電連接器及其製造方法
CN110337760B (zh) 电连接器及其制造方法
TW202139525A (zh) 片狀連接器、片狀套組、電檢查裝置與電檢查方法
CN113168935B (zh) 各向异性导电片、各向异性导电复合片、各向异性导电片组、电气检查装置及电气检查方法
TW202147697A (zh) 異方性導電片、異方性導電片的製造方法、電檢查裝置及電檢查方法
JP2022020327A (ja) 異方導電性シート、異方導電性シートの製造方法、電気検査装置および電気検査方法
US20240036102A1 (en) Anisotropic conductive sheet and electrical inspection method
WO2024080349A1 (ja) 異方導電性シート、電気検査装置及び電気検査方法
WO2023008083A1 (ja) 異方導電性シートおよびその製造方法、電気検査装置ならびに電気検査方法
WO2023074760A1 (ja) 異方導電性シート、電気検査装置及び電気検査方法
JP2023167905A (ja) 電気コネクター
JP2022047035A (ja) 電気コネクター及びその製造方法