TW202145345A - 氮化物半導體裝置 - Google Patents

氮化物半導體裝置 Download PDF

Info

Publication number
TW202145345A
TW202145345A TW110129746A TW110129746A TW202145345A TW 202145345 A TW202145345 A TW 202145345A TW 110129746 A TW110129746 A TW 110129746A TW 110129746 A TW110129746 A TW 110129746A TW 202145345 A TW202145345 A TW 202145345A
Authority
TW
Taiwan
Prior art keywords
nitride semiconductor
semiconductor layer
layer
gate
semiconductor device
Prior art date
Application number
TW110129746A
Other languages
English (en)
Other versions
TWI815160B (zh
Inventor
大嶽浩隆
近松健太郎
阿久津稔
髙堂真也
Original Assignee
日商羅姆股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商羅姆股份有限公司 filed Critical 日商羅姆股份有限公司
Publication of TW202145345A publication Critical patent/TW202145345A/zh
Application granted granted Critical
Publication of TWI815160B publication Critical patent/TWI815160B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1066—Gate region of field-effect devices with PN junction gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H01L29/812—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a Schottky gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/432—Heterojunction gate for field effect devices

Abstract

本發明之氮化物半導體裝置1包含：第1氮化物半導體層，其構成電子移行層；第2氮化物半導體層，其形成於第1氮化物半導體層上，帶隙大於第1氮化物半導體層，且構成電子供給層；閘極部，其形成於第2氮化物半導體層上；以及源極電極及汲極電極，其等隔著閘極部對向配置於第2氮化物半導體層上。閘極部包含：隆脊形狀之第3氮化物半導體層，其形成於第2氮化物半導體層上，含有受體型雜質；及閘極電極，其形成於第3氮化物半導體層上。第3氮化物半導體層之膜厚大於100 nm。

Description

氮化物半導體裝置
本發明係關於一種由III族氮化物半導體(以下有時簡稱為「氮化物半導體」)構成之氮化物半導體裝置。
III族氮化物半導體係於III-V族半導體中使用氮作為V族元素之半導體。代表例有氮化鋁(AlN)、氮化鎵(GaN)、氮化銦(InN)。一般而言，可示為Alx Iny Ga1 － x － y N(0≦x≦1，0≦y≦1，0≦x＋y≦1)。
業界已提出有使用此種氮化物半導體之HEMT(High Electron Mobility Transistor：高電子遷移率電晶體)。此種HEMT例如包含由GaN構成之電子移行層、及於該電子移行層上磊晶生長之由AlGaN構成之電子供給層。以與電子供給層相接之方式形成一對源極電極及汲極電極，於該一對源極電極及汲極電極之間配置閘極電極。
因GaN與AlGaN之晶格失配而產生極化，因此，於電子移行層內，在自電子移行層與電子供給層之界面朝內側數Å之位置形成二維電子氣。以該二維電子氣為通道將源極-汲極間連接。若藉由對閘極電極施加控制電壓而阻斷二維電子氣，則源極-汲極間被阻斷。於未對閘極電極施加控制電壓之狀態下，源極-汲極間導通，因此成為常導通型器件。
使用氮化物半導體之器件具有高耐壓、高溫動作、大電流密度、高速切換及低接通電阻等特徵，因此，於例如專利文獻1中提出了將其應用於功率器件。
專利文獻1中揭示有如下構成，即，於AlGaN電子供給層積層隆脊形狀之p型GaN閘極層(氮化物半導體閘極層)，於該p型GaN閘極層之上配置閘極電極，藉由自上述p型GaN閘極層擴展之空乏層而使通道消失，由此實現常斷開。
又，專利文獻2中，由於使用p型GaN閘極層實現常斷開，故將高濃度P型GaN層與閘極電極歐姆連接。為了進行歐姆連接，存在如下歐姆GIT(Gate Injection Transistor，閘極注入電晶體)，即，對閘極電極流通電流，自閘極電極對高濃度P型GaN層注入電洞，以此進行傳導率調變。 [先前技術文獻] [專利文獻]
[專利文獻1]日本專利特開2017-73506號公報 [專利文獻2]日本專利特開2006-339561號公報 [非專利文獻1]Tian-Li Wu et al.,” Forward Bias Gate Breakdown Mechanism in Enhancement-Mode P-GaN Gate AlGaN/GaN High-Electron Mobility Transistors”, IEEE Electron Device Letters, Vol.36, no.10, pp.1001-1003, 2015. [非專利文獻2]M. Meneghini et al.,”Gate Stability of GaN-Based HEMTs with P-Type Gate”, Electronics, Vol.5, no.14, pp.1-8, 2016.
[發明所欲解決之問題]
關於作為使用p型GaN閘極層之常斷開型之氮化物半導體HEMT而製品化者，作為絕對最大額定項目之一的正向之閘極最大額定電壓VGSS+ (此處係指能夠穩定施加於閘極-源極間之最大電壓)均較低。具體而言，該等製品之正向之閘極最大額定電壓VGSS+ 為+6 V左右。相對於此，閘極驅動電壓為+5 V左右，其等之差僅為1 V左右。
而且，常斷開型之氮化物半導體HEMT係低閘極電荷QG 、定閘極-汲極電荷QGD 、高互導gm 之超高速動作器件，因此，受閘極控制段或功率段之少許寄生電感之影響而容易產生+1 V左右之突波電壓。於是，有閘極-源極間電壓(以下稱為「閘極電壓」)超過閘極最大額定電壓之虞。
因此，為使閘極電壓不超過閘極最大額定電壓，例如採取使用作為外置閘極電阻而言值足夠大之電阻之方法。但是，若採取此種方法，則無法實現使氮化物半導體HEMT之高速/高頻動作之優點發揮作用之用法。
閘極最大額定電壓主要以高溫閘極偏壓之可靠性為依據進行設定，但對閘極施加較大之正偏壓時閘極漏電流急遽增加之現象會阻礙閘極最大額定電壓之飛躍性改善(參照非專利文獻1、2)。如此般閘極漏電流急遽增加之現象於非專利文獻1、2中被稱為IG Breakdown(閘極崩潰)。
本發明之目的在於提供一種能夠提高正向之閘極最大額定電壓之氮化物半導體裝置。 [解決問題之技術手段]
本發明之一實施形態提供一種氮化物半導體裝置，其包含：第1氮化物半導體層，其構成電子移行層；第2氮化物半導體層，其形成於上述第1氮化物半導體層上，帶隙大於上述第1氮化物半導體層，構成電子供給層；閘極部，其形成於上述第2氮化物半導體層上；以及源極電極及汲極電極，其等隔著上述閘極部對向配置於上述第2氮化物半導體層上；上述閘極部包含：隆脊形狀之第3氮化物半導體層，其形成於上述第2氮化物半導體層上，含有受體型雜質；及閘極電極，其形成於上述第3氮化物半導體層上；上述第3氮化物半導體層之膜厚大於100 nm。
於該構成中，能夠提高正向之閘極最大額定電壓。
於本發明之一實施形態中，+8 V之閘極電壓處於保證電壓範圍內。
於本發明之一實施形態中，上述第3氮化物半導體層中之厚度方向上半部之上述受體型雜質之平均濃度為4×1019 cm-3 以下。
於本發明之一實施形態中，上述第3氮化物半導體層之膜厚為110 nm以上。
於本發明之一實施形態中，上述第3氮化物半導體層中之厚度方向上半部之上述受體型雜質之平均濃度為1×1019 cm-3 以上。
於本發明之一實施形態中，在上述第3氮化物半導體層中之厚度方向上半部，上述受體型雜質之濃度存在隨著朝比上述第3氮化物半導體層之較深之位置側更淺之位置側而降低之變化點，且上述變化點位於上述第3氮化物半導體層之表面至距表面20 nm之深度位置之範圍內。
於本發明之一實施形態中，上述第3氮化物半導體層中之厚度方向下半部之上述受體型雜質之平均濃度為5×1018 cm-3 以上。
於本發明之一實施形態中，上述第3氮化物半導體層中之厚度方向下半部之上述受體型雜質之平均濃度為7×1018 cm-3 以上。
於本發明之一實施形態中，上述第3氮化物半導體層中之厚度方向下半部之上述受體型雜質之峰值為3×1019 cm-3 以下。
於本發明之一實施形態中，上述第3氮化物半導體層之膜厚為110 nm以上150 nm以下。
於本發明之一實施形態中，+9 V之閘極電壓處於保證電壓範圍內。
於本發明之一實施形態中，上述第1氮化物半導體層由GaN層構成，上述第2氮化物半導體層由Alx Ga1 － x N(0＜x≦1)層構成，上述第3氮化物半導體層由Aly Ga1 － y N(0≦y＜1，y＜x)層構成。
於本發明之一實施形態中，上述受體雜質為Mg。
於本發明之一實施形態中，上述受體雜質為Zn。
於本發明之一實施形態中，上述第2氮化物半導體層之膜厚為15 nm以上。
於本發明之一實施形態中，上述第2氮化物半導體層之Al組成x為x≦0.15。
於本發明之一實施形態中，位於上述源極電極及上述汲極電極正下方之上述第2氮化物半導體層之膜厚較其以外之區域之上述第2氮化物半導體層之膜厚薄。
於本發明之一實施形態中，位於上述源極電極及上述汲極電極正下方之上述第2氮化物半導體層中含有Si。
於本發明之一實施形態中，上述閘極電極與上述第3氮化物半導體層肖特基接觸。
於本發明之一實施形態中，在上述第3氮化物半導體層上形成有帶隙大於上述第3氮化物半導體層之第4氮化物半導體層，且上述閘極電極形成於上述第4氮化物半導體層上。
於本發明之一實施形態中，上述第4氮化物半導體層為Alz Ga1 － z N(0≦z＜1，y＜x≦z)層。
於本發明之一實施形態中，上述閘極電極與上述第4氮化物半導體層肖特基接觸。
於本發明之一實施形態中，在上述第2氮化物半導體層上，至少上述第2氮化物半導體層與上述第3氮化物半導體層之間之區域內形成有帶隙大於上述第2氮化物半導體層之第5氮化物半導體層。
於本發明之一實施形態中，上述第5氮化物半導體層為Ala Ga1 － a N(0≦a＜1，z≦a)層。
於本發明之一實施形態中，相對於上述第2氮化物半導體層及上述第5氮化物半導體層之總膜厚而言的Al組成之每單位厚度之平均值與上述第4氮化物半導體層之每單位厚度之Al組成大致相等。
於本發明之一實施形態中，上述第5氮化物半導體層之膜厚較上述第2氮化物半導體層之膜厚薄。
於本發明之一實施形態中，關於上述隆脊形狀之第3氮化物半導體層正下方以外之區域之上述第5氮化物半導體層，存在有於厚度方向上去除一部分或全部之去除區域。
於本發明之一實施形態中，上述去除區域位於上述源極電極及上述汲極電極之下方區域。
於本發明之一實施形態中，位於上述源極電極及上述汲極電極正下方之上述第2氮化物半導體層與上述第5氮化物半導體層之至少一者中含有Si。
於本發明之一實施形態中，上述去除區域位於上述隆脊形狀之第3氮化物半導體層之底部附近。
於本發明之一實施形態中，上述去除區域相當於上述隆脊形狀之第3氮化物半導體層正下方以外之整個區域。
於本發明之一實施形態中，俯視下，上述閘極電極之兩側緣較上述第3氮化物半導體層之對應之側緣朝內側後退。
於本發明之一實施形態中，上述第3氮化物半導體層係由形成於上述第2氮化物半導體層上之本體部、及形成於上述本體部之上表面之寬度中間部上之上方突出部構成，且 於上述上方突出部之頂面之上方存在上述閘極電極。
於本發明之一實施形態中，若將接通電阻設為RON ，將閘極電荷設為QG ，則RON ・QG 為150[mΩnc]以下。
於本發明之一實施形態中，RON ・QG 為90[mΩnc]以下。
於本發明之一實施形態中，閾值電壓為1 V以上。
本發明之上述或進而其他目的、特徵及效果藉由參照隨附圖式於下文加以敍述之實施形態之說明而明確。
以下，參照隨附圖式，對本發明之實施形態詳細地進行說明。
圖1係用以說明本發明之第1實施形態之氮化物半導體裝置之構成的剖視圖。
氮化物半導體裝置1包含基板2、形成於基板2之表面之緩衝層3、於緩衝層3上磊晶生長之第1氮化物半導體層4、於第1氮化物半導體層4上磊晶生長之第2氮化物半導體層5、及形成於第2氮化物半導體層5上之閘極部20。
進而，該氮化物半導體裝置1包含覆蓋第2氮化物半導體層5及閘極部20之鈍化膜6。進而，該氮化物半導體裝置1包含貫通形成於鈍化膜6之源極接觸孔7及汲極接觸孔8而與第2氮化物半導體層5歐姆接觸之源極電極9及汲極電極10。源極電極9及汲極電極10隔開間隔而配置。源極電極9以覆蓋閘極部20之方式形成。
基板2例如可為低電阻之矽基板。低電阻之矽基板例如可為具有0.001 Ωmm～0.5 Ωmm(更具體而言為0.01 Ωmm～0.1 Ωmm左右)之電阻率之p型基板。又，基板2除低電阻之矽基板以外，亦可為低電阻之SiC基板、低電阻之GaN基板等。基板2之厚度於半導體製程中例如為650 μm左右，於進行晶片化之前階段被研磨至300 μm以下程度。基板2電性連接於源極電極9。
於本實施形態中，緩衝層3係由積層複數個氮化物半導體膜而成之多層緩衝層構成。於本實施形態中，緩衝層3係由第1緩衝層(省略圖示)及第2緩衝層(省略圖示)構成，該第1緩衝層與基板2之表面相接，由AlN膜構成，該第2緩衝層積層於該第1緩衝層之表面(與基板2為相反側之表面)，由AlN/AlGaN超晶格層構成。第1緩衝層之膜厚為100 nm～500 nm左右。第2緩衝層之膜厚為500 nm～2 μm左右。緩衝層3例如亦可由AlGaN之單膜或複合膜或者AlGaN/GaN超晶格膜構成。
第1氮化物半導體層4構成電子移行層。於本實施形態中，第1氮化物半導體層4由GaN層構成，其厚度為0.5 μm～2 μm左右。又，為了抑制流經第1氮化物半導體層4之漏電流，亦可於表面區域以外導入用以形成為半絕緣性之雜質。於此情形時，雜質之濃度較佳為4×1016 cm-3 以上。又，雜質例如為C或Fe。
第2氮化物半導體層5構成電子供給層。第2氮化物半導體層5由帶隙大於第1氮化物半導體層4之氮化物半導體構成。具體而言，第2氮化物半導體層5由Al組成高於第1氮化物半導體層4之氮化物半導體構成。氮化物半導體中，Al組成越高，帶隙越大。於本實施形態中，第2氮化物半導體層5由Alx Ga1 － x N層(0＜x≦1)構成。x之組成較佳為10%～30%，更佳為10%～15%。第2氮化物半導體層5之厚度較佳為5 nm～25 nm，更佳為15 nm～25 nm。
如此，第1氮化物半導體層(電子移行層)4與第2氮化物半導體層(電子供給層)5係由帶隙(Al組成)不同之氮化物半導體構成，其等之間產生晶格失配。而且，由於第1氮化物半導體層4及第2氮化物半導體層5之自發極化、及其等之間之晶格失配所引起之壓電極化，第1氮化物半導體層4與第2氮化物半導體層5之界面之第1氮化物半導體層4之傳導帶之能階低於費米能階。藉此，於第1氮化物半導體層4內，二維電子氣(2DEG)11擴散至靠近第1氮化物半導體層4與第2氮化物半導體層5之界面之位置(例如距界面數Å左右之距離)。
閘極部20包含有於第2氮化物半導體層5上磊晶生長之隆脊形狀之第3氮化物半導體層(半導體閘極層)21、及形成於第3氮化物半導體層21上之閘極電極22。閘極部20偏靠源極接觸孔7而配置。
第3氮化物半導體層21由摻雜有受體型雜質之氮化物半導體構成。更具體而言，第3氮化物半導體層21由摻雜有受體型雜質之Aly Ga1 － y N(0≦y＜1，y＜x)層構成。於本實施形態中，第3氮化物半導體層21由摻雜有受體型雜質之GaN層(p型GaN層)構成。於本實施形態中，第3氮化物半導體層21之橫截面為於厚度方向上較長之矩形。
第3氮化物半導體層21係以如下目的而設置，即，於閘極部20之正下方區域，使由第1氮化物半導體層4(電子移行層)及第2氮化物半導體層5(電子供給層)形成之界面之傳導帶變化，於未施加閘極電壓之狀態下，於閘極部20之正下方區域不產生二維電子氣11。
於本實施形態中，受體型雜質為Mg(鎂)。受體型雜質亦可為Zn(鋅)等之除Mg以外之受體型雜質。
第3氮化物半導體層21之膜厚較佳為大於100 nm，更佳為110 nm以上。第3氮化物半導體層21之膜厚更佳為110 nm以上150 nm以下。其等之理由於下文敍述。於本實施形態中，第3氮化物半導體層21之膜厚為120 nm左右。
圖2A係表示第3氮化物半導體層21之相對於厚度方向位置而言的受體型雜質之濃度之設定例的曲線圖。如圖1所示，第3氮化物半導體層21之厚度方向位置由第3氮化物半導體層21之自第2氮化物半導體層5側之表面(第3氮化物半導體層21之下表面)起之距離x表示。
圖2A中，t表示第3氮化物半導體層21之膜厚。圖2A中，NA1 設定為3×1019 cm-3 ～4×1019 cm-3 之範圍內之值。NA2 設定為5×1018 cm-3 ～7×1018 cm-3 之範圍內之值。
圖2A之例中，由於受體型雜質使用Mg，故藉由記憶體效應而受體型雜質之導入延遲，因此，第3氮化物半導體層21之厚度方向位置x為0附近時，受體型雜質之濃度為0。若第3氮化物半導體層21之厚度方向位置x大於0附近，則隨著第3氮化物半導體層21之厚度方向位置x變大，受體型雜質濃度自0急遽增加至NA1 與NA2 之中間值。於第3氮化物半導體層21之厚度方向位置x為受體型雜質濃度增加至NA1 與NA2 之中間值之位置以上且未達t之區域，受體型雜質濃度維持NA2 。
再者，第3氮化物半導體層21之相對於厚度方向位置而言的受體型雜質之濃度(濃度分佈)能夠藉由二次離子質量分析(SIMS：Secondary Ion Mass Spectrometry)測定。但是，由於無法準確測定第3氮化物半導體層21之閘極電極22側之表面中之受體型雜質之濃度，因此，該表面中之受體型雜質之測定結果未用於受體型雜質之平均濃度之算出。
第3氮化物半導體層21中之厚度方向上半部之受體型雜質之平均濃度較佳為4×1019 cm-3 以下。第3氮化物半導體層21中之厚度方向上半部之受體型雜質之平均濃度更佳為3×1019 cm-3 以下。於本實施形態中，第3氮化物半導體層21中之厚度方向上半部之受體型雜質之平均濃度為1×1019 cm-3 ～3×1019 cm-3 左右。
第3氮化物半導體層21中之厚度方向下半部之受體型雜質之平均濃度較佳為5×1018 cm-3 以上。第3氮化物半導體層21中之厚度方向下半部之受體型雜質之平均濃度更佳為7×1018 cm-3 以上。
再者，如圖2B所示，於第3氮化物半導體層21中之厚度方向上半部，受體型雜質之濃度亦可存在隨著朝比第3氮化物半導體層21之較深之位置側更淺之位置側而降低之變化點A。變化點A較佳為位於第3氮化物半導體層21之表面至距表面20 nm之深度位置之範圍內。
閘極電極22之橫截面為橫長之矩形。閘極電極22之寬度較第3氮化物半導體層21之寬度窄。閘極電極22形成於第3氮化物半導體層21之上表面之寬度中間部上。因此，於閘極電極22之上表面與第3氮化物半導體層21之一側部之上表面之間形成有階差，並且於閘極電極22之上表面與第3氮化物半導體層21之另一側部之上表面之間形成有階差。又，於俯視下，閘極電極22之兩側緣較第3氮化物半導體層21之對應之側緣朝內側後退。
於本實施形態中，閘極電極22與第3氮化物半導體層21之上表面肖特基接觸。閘極電極22由TiN構成。閘極電極22之膜厚為50 nm～150 nm左右。閘極電極22亦可由Ti膜、TiN膜及TiW膜中之任一種單膜或其等之2種以上之任意組合所形成之複合膜構成。
鈍化膜6覆蓋第2氮化物半導體層5之表面(接觸孔7、8所面對之區域除外)及閘極部20之側面及表面。鈍化膜6之膜厚為50 nm～200 nm左右。於本實施形態中，鈍化膜6由SiN膜構成。鈍化膜6亦可由SiN膜、SiO2 膜、SiON膜、Al2 O3 膜、AlN膜及AlON膜中之任一種單膜或其等之2種以上之任意組合所形成之複合膜構成。
源極電極9及汲極電極10例如由與第2氮化物半導體層5歐姆接觸之第1金屬層(歐姆金屬層)、積層於第1金屬層之第2金屬層(主電極金屬層)、積層於第2金屬層之第3金屬層(密接層)、及積層於第3金屬層之第4金屬層(障壁金屬層)構成。第1金屬層例如係厚度為10 nm～20 nm左右之Ti層。第2金屬層例如係厚度為100 nm～300 nm左右之AlCu層。第3金屬層例如係厚度為10 nm～20 nm左右之Ti層。第4金屬層例如係厚度為10 nm～50 nm左右之TiN層。
於該氮化物半導體裝置1中，在第1氮化物半導體層4(電子移行層)上形成帶隙(Al組成)不同之第2氮化物半導體層5(電子供給層)而形成有異質接面。藉此，於第1氮化物半導體層4與第2氮化物半導體層5之界面附近之第1氮化物半導體層4內形成二維電子氣11，並形成利用該二維電子氣11作為通道之HEMT。閘極電極22隔著第3氮化物半導體層21與第2氮化物半導體層5對向。
於閘極電極22之下方，藉由以p型GaN層構成之第3氮化物半導體層21中所含之離子化受體，第1氮化物半導體層4及第2氮化物半導體層5之能階提高。因此，第1氮化物半導體層4與第2氮化物半導體層5之間的異質接面界面中之傳導帶之能階大於費米能階。因此，於閘極電極22(閘極部20)之正下方，不會形成因第1氮化物半導體層4及第2氮化物半導體層5之自發極化及其等之晶格失配所引起之壓電極化而產生之二維電子氣11。
由此，於未對閘極電極22施加偏壓時(零偏壓時)，由二維電子氣11形成之通道於閘極電極22之正下方被阻斷。如此，實現常斷開型之HEMT。當對閘極電極22施加適當之接通電壓(例如5 V)時，於閘極電極22正下方之第1氮化物半導體層4內，通道被誘發，閘極電極22之兩側之二維電子氣11被連接。藉此，源極-汲極間導通。
使用時，例如，於源極電極9與汲極電極10之間施加汲極電極10側成為正之特定電壓(例如50 V～100 V)。於該狀態下，對閘極電極22，以源極電極9為基準電位(0 V)，施加截止電壓(0 V)或接通電壓(5 V)。
若將接通電阻設為RON ，將閘極電荷設為QG ，則RON ・QG 較佳為150[mΩnc]以下，更佳為90[mΩnc]以下。此時，汲極-源極間耐壓例如為100 V～150 V。
圖3A～圖3I係用以說明上述氮化物半導體裝置1之製造步驟之一例的剖視圖，示出了製造步驟中之複數個階段之剖面構造。
首先，如圖3A所示，藉由MOCVD(Metal Organic Chemical Vapor Deposition，有機金屬化學氣相沈積)法，於基板2上磊晶生長緩衝層3、第1氮化物半導體層(電子移行層)4及第2氮化物半導體層(電子供給層)5。進而，藉由MOCVD法，於第2氮化物半導體層5上磊晶生長作為第3氮化物半導體層21之材料膜之第3半導體材料膜71。
其次，如圖3B所示，例如藉由濺鍍法，以覆蓋所露出之表面整體之方式形成作為閘極電極22之材料膜之閘極電極膜72。然後，於閘極電極膜72上形成第1 SiO2 膜73。
其次，如圖3C所示，例如藉由乾式蝕刻，保留閘極電極膜72表面之閘極電極製成預定區域上之第1 SiO2 膜73，選擇性地去除第1 SiO2 膜73。然後，藉由以第1 SiO2 膜73為遮罩之乾式蝕刻，將閘極電極膜72圖案化。藉此，形成閘極電極22。
其次，如圖3D所示，例如藉由電漿化學蒸鍍法(PECVD法)，以覆蓋所露出之表面整體之方式形成第2 SiO2 膜74。
其次，如圖3E所示，例如藉由乾式蝕刻對第2 SiO2 膜74進行回蝕，由此形成覆蓋閘極電極22及第1 SiO2 膜73之側面之第2 SiO2 膜74。
其次，如圖3F所示，藉由以第1 SiO2 膜73及第2 SiO2 膜74為遮罩之乾式蝕刻，將第3半導體材料膜71圖案化。藉此，獲得隆脊形狀之第3氮化物半導體層21。
其次，如圖3G所示，藉由濕式蝕刻將第1 SiO2 膜73及第2 SiO2 膜74去除。藉此，獲得由隆脊形狀之第3氮化物半導體層21及形成於第3氮化物半導體層21之上表面之寬度中間部上之閘極電極22構成之閘極部20。
其次，如圖3H所示，以覆蓋所露出之表面整體之方式形成鈍化膜6。鈍化膜6例如由SiN構成。然後，於鈍化膜6形成到達至第2氮化物半導體層5之源極接觸孔7及汲極接觸孔8。
其次，如圖3I所示，以覆蓋所露出之表面整體之方式形成源極-汲極電極膜75。
最後，藉由利用光微影法及蝕刻將源極-汲極電極膜75圖案化，形成與第2氮化物半導體層5歐姆接觸之源極電極9及汲極電極10。如此，獲得如圖1所示之構造之氮化物半導體裝置1。
[模擬] 於氮化物半導體裝置1中之第3氮化物半導體層21之厚度為60 nm及120 nm之各情形時，藉由模擬，研究閘極-源極間電壓(閘極電壓)VGS 為12 V時之第3氮化物半導體層21內部之電場強度分佈。其結果，於第3氮化物半導體層21之厚度為120 nm之情形時，與第3氮化物半導體層21之厚度為60 nm之情形相比，第3氮化物半導體層21內部之電場強度變小。
根據該模擬結果，可認為第3氮化物半導體層21之厚度越厚，第3氮化物半導體層21內部之電場強度越小。因此，可認為第3氮化物半導體層21之厚度越厚，閘極漏電流越小。
[實驗1] 準備氮化物半導體裝置1中之第3氮化物半導體層21之膜厚及第3氮化物半導體層21之厚度方向上半部之受體型雜質之平均濃度中之至少一者不同之7個樣品S1～S7。受體型雜質為Mg。各樣品S1～S7之膜厚及第3氮化物半導體層21之厚度方向上半部之受體型雜質之平均濃度(Mg濃度)如下。 S1：膜厚＝70 nm、Mg濃度＝1×1019 cm-3 S2：膜厚＝90 nm、Mg濃度＝1×1019 cm-3 S3：膜厚＝120 nm、Mg濃度＝1×1019 cm-3 S4：膜厚＝150 nm、Mg濃度＝1×1019 cm-3 S5：膜厚＝90 nm、Mg濃度＝6×1018 cm-3 S6：膜厚＝120 nm、Mg濃度＝6×1018 cm-3 S7：膜厚＝150 nm、Mg濃度＝6×1018 cm-3
並且，針對該等樣品S1～S7，分別藉由實驗測定相對於閘極-源極間電壓VGS 之閘極漏電流IG 。
圖4係表示閘極漏電流IG 相對於閘極-源極間電壓VGS 之測定結果之曲線圖。
根據該實驗結果，可知第3氮化物半導體層21之厚度越大，閘極漏電流急遽增加之閘極-源極間電壓(引起閘極崩潰之閘極-源極間電壓)越高。因此，可知第3氮化物半導體層21之厚度越大，正向之閘極最大額定電壓越高。就該觀點而言，第3氮化物半導體層21之厚度較佳為大於100 nm，更佳為110 nm以上。
根據圖4可知，若第3氮化物半導體層21之厚度大於100 nm，則閘極-源極間電壓之8 V處於保證電壓範圍內(正向之閘極最大額定電壓範圍內)。且可知，若第3氮化物半導體層21之厚度為110 nm以上，則閘極-源極間電壓之9 V處於保證電壓範圍內(正向之閘極最大額定電壓範圍內)。
另一方面，於Mg濃度為6×1018 cm-3 之情形時，在閘極-源極間電壓低於引起閘極崩潰之閘極-源極間電壓之區域內，第3氮化物半導體層21之厚度越厚，閘極漏電流越大。因此，第3氮化物半導體層21之厚度較佳為大於100 nm且為150 nm以下，更佳為110 nm以上150 nm以下。
根據圖4可知，即便第3氮化物半導體層21之厚度大於150 nm，引起閘極崩潰之閘極-源極間電壓亦會變高，因此，不言而喻第3氮化物半導體層21之厚度亦可大於150 nm。
又，已知，相較於Mg濃度為1×1019 cm-3 之情形時，Mg濃度為6×1018 cm-3 之情形時，引起閘極崩潰之閘極-源極間電壓較高。亦即，認為Mg濃度越低，引起閘極崩潰之閘極-源極間電壓越高。但另一方面，於閘極-源極間電壓低於引起閘極崩潰之閘極-源極間電壓之區域內，Mg濃度越低，閘極漏電流越大，因此，認為Mg濃度較佳為處於某範圍內。就該觀點而言，第3氮化物半導體層21之厚度方向上半部之受體型雜質之平均濃度(Mg濃度)較佳為4×1019 cm-3 以下且1×1019 cm-3 以上。
[實驗2] 針對Mg作為添加至第3氮化物半導體層21之受體型雜質，其目標濃度值(目標濃度)為1×1019 cm-3 、3×1019 cm-3 及6×1019 cm-3 各種情形，研究閾值電壓。
圖5係表示其結果之曲線圖。
如圖5所示，將Mg之目標濃度為1×1019 cm-3 之情形與為3×1019 cm-3 之情形進行比較，發現Mg之目標濃度較大時，閾值電壓變大。另一方面，將Mg之目標濃度為3×1019 cm-3 之情形與為6×1019 cm-3 之情形進行比較，發現Mg之目標濃度較大時，閾值電壓變小。
亦即，據圖5所示，於作為雜質之Mg之濃度大於3×1019 cm-3 之情形時，有閾值電壓降低之虞。認為其原因在於，若向第3氮化物半導體層21中過度添加作為雜質之Mg，則對n型起作用之結晶缺陷增加。自該點而言，亦支持應使Mg濃度具有上限之要求。
於上述實施形態中，第2氮化物半導體層5為AlGaN，其Al組成為15%以下，膜厚為15 nm以上，因此，能夠提高閾值電壓。閾值電壓較佳為1 V以上，更佳為1.3 V以上。
於本實施形態中，閘極電極22係使用肖特基金屬，且閘極電極22與第3氮化物半導體層21肖特基接觸，故原本便不流通閘極電流。因此，概念與具有流通閘極電流之動作作為主動作之專利文獻2不同。
圖6A～圖6D分別係表示第3氮化物半導體層21之相對於厚度方向位置而言的受體型雜質之濃度之又一設定例的曲線圖。
圖6A中，NA1 、NA2 、t及t0 如下所述。 NA1 ＝4×1019 cm-3 NA2 ＝3×1019 cm-3 t＝120 nm t0 ＝30 nm
於圖6A之例中，第3氮化物半導體層21之厚度方向位置x為0附近時，受體型雜質濃度設定為零。於第3氮化物半導體層21之厚度方向位置x大於0附近且為t0 (t0 ＜2/t)以下之區域，隨著第3氮化物半導體層21之厚度方向位置x變大，受體型雜質濃度自0急遽增加至NA1 。
於第3氮化物半導體層21之厚度方向位置x大於t0 且為t0 與t/2之中間之特定位置以下之區域，隨著第3氮化物半導體層21之厚度方向位置x變大，受體型雜質濃度急遽降低至NA2 。於第3氮化物半導體層21之厚度方向位置x為受體型雜質濃度降低至NA2 之位置以上且未達t之區域，受體型雜質濃度維持NA2 。於圖6A之例中，受體型雜質濃度之峰值為4×1019 cm-3 。
圖6B中，NA1 、NA2 、t、t0 及t1 如下。 NA1 ＝4×1019 cm-3 NA2 ＝3×1019 cm-3 t＝120 nm t0 ＝40 nm t1 ＝20 nm
於圖6B之例中，第3氮化物半導體層21之厚度方向位置x為0附近時，受體型雜質濃度設定為零。於第3氮化物半導體層21之厚度方向位置x大於0附近且為t1 (t1 ＜t0 )以下之區域，隨著第3氮化物半導體層21之厚度方向位置x變大，受體型雜質濃度自0急遽增加至NA1 。於第3氮化物半導體層21之厚度方向位置x大於t1 且為t0 (t0 ＜2/t)以下之區域，受體型雜質濃度維持NA1 。
於第3氮化物半導體層21之厚度方向位置x大於t0 且為t0 與t/2之中間之特定位置以下之區域，隨著第3氮化物半導體層21之厚度方向位置x變大，受體型雜質濃度急遽降低至NA2 。於第3氮化物半導體層21之厚度方向位置x為受體型雜質濃度降低至NA2 之位置以上且未達t之區域，受體型雜質濃度維持NA2 。於圖6B之例中，受體型雜質濃度之峰值為4×1019 cm-3 。
圖6C中，NA1 、NA2 、t及t0 如下。 NA1 ＝4×1019 cm-3 NA2 ＝3×1019 cm-3 t＝120 nm t0 ＝30 nm
於圖6C之例中，於第3氮化物半導體層21之厚度方向位置x為0以上且t0 以下之區域，隨著第3氮化物半導體層21之厚度方向位置x變大，受體型雜質濃度自0急遽增加至NA1 。於大於t0 且為t0 與t/2之中間之特定位置以下之區域，隨著第3氮化物半導體層21之厚度方向位置x變大，受體型雜質濃度急遽降低至NA2 。於第3氮化物半導體層21之厚度方向位置x為受體型雜質濃度降低至NA2 之位置以上且未達t之區域，受體型雜質濃度維持NA2 。於圖6C之例中，受體型雜質濃度之峰值為4×1019 cm-3 。
圖6D中，NA1 、NA2 、t、t0 及t1 如下。 NA1 ＝4×1019 cm-3 NA2 ＝3×1019 cm-3 t＝120 nm t0 ＝30 nm t1 ＝10 nm
於圖6D之例中，於第3氮化物半導體層21之厚度方向位置x為0以上且t1 (t1 ＜t0 )以下之區域，隨著第3氮化物半導體層21之厚度方向位置x變大，受體型雜質濃度自0急遽增加至NA1 。於第3氮化物半導體層21之厚度方向位置x大於t1 且為t0 (t0 ＜2/t)以下之區域，受體型雜質濃度維持NA1 。
於第3氮化物半導體層21之厚度方向位置x大於t0 且為t0 與t/2之中間之特定位置以下之區域，隨著第3氮化物半導體層21之厚度方向位置x變大，受體型雜質濃度急遽降低至NA2 。於第3氮化物半導體層21之厚度方向位置x為受體型雜質濃度降低至NA2 之位置以上且未達t之區域，受體型雜質濃度維持NA2 。於圖6D之例中，受體型雜質濃度之峰值為4×1019 cm-3 。
如圖6A～圖6D所示，第3氮化物半導體層21中之厚度方向下半部之受體型雜質之峰值較佳為4×1019 cm-3 以下。
圖7～圖10係用以說明本發明之第2～第5實施形態之氮化物半導體裝置1A～1D之構成的剖視圖。於圖7～圖10中，對與上述圖1之各部對應之部分標註與圖1相同之符號而表示。
參照圖7，於第2實施形態之氮化物半導體裝置1A中，第3氮化物半導體層21之橫截面為等腰梯形。
參照圖8，於第3實施形態之氮化物半導體裝置1B中，第3氮化物半導體層21係由形成於第2氮化物半導體層5上且橫截面為橫長矩形之下部21A、及形成於下部21A之上表面且橫截面為等腰梯形之上部21B構成。
參照圖9，於第4實施形態之氮化物半導體裝置1C中，第3氮化物半導體層21係由形成於第2氮化物半導體層5上且橫截面為等腰梯形之下部21A、及形成於下部21A之上表面且橫截面為等腰梯形之上部21B構成。下部21A之側面相對於第2氮化物半導體層5之表面之傾斜度大於上部21B之側面相對於第2氮化物半導體層5之表面之傾斜度。
參照圖10，於第5實施形態之氮化物半導體裝置1D中，在第2氮化物半導體層5與第3氮化物半導體層21之間，介存有帶隙大於第2氮化物半導體層5之第5氮化物半導體層23。又，於第3氮化物半導體層21之整個上表面形成有帶隙大於第3氮化物半導體層之第4氮化物半導體層24。而且，於第4氮化物半導體層24之上表面之寬度中間部上形成有閘極電極22。第4氮化物半導體層24係本發明之「第4氮化物半導體層」之一例，第5氮化物半導體層23係本發明之「第5氮化物半導體層」之一例。
因此，閘極部20係由形成於第2氮化物半導體層5上之第5氮化物半導體層23、形成於第5氮化物半導體層23上之第3氮化物半導體層21、形成於第3氮化物半導體層21上之第4氮化物半導體層24、及形成於第4氮化物半導體層24上之閘極電極22構成。
第4氮化物半導體層24由Alz Ga1 － z N(0≦z＜1，y＜x≦z)層構成。第4氮化物半導體層24之膜厚為10 nm～15 nm左右。第5氮化物半導體層23由Ala Ga1 － a N(0≦a＜1，z≦a)層構成。第5氮化物半導體層23之膜厚為1 nm～5 nm左右。第5氮化物半導體層23之膜厚較佳為比第2氮化物半導體層5之膜厚薄。
於第5實施形態中，在閘極電極22與第3氮化物半導體層21之間介存有帶隙大於第3氮化物半導體層之第4氮化物半導體層24，因此，與第1實施形態相比，可進一步減少閘極漏電流。又，於第2氮化物半導體層5與第3氮化物半導體層21之間介存有帶隙大於第2氮化物半導體層5且更接近絕緣體之第5氮化物半導體層23，因此，可進而減少閘極漏電流。
又，於第5實施形態中，於在第2氮化物半導體層5之整個表面形成有第5氮化物半導體層23之材料膜且於該材料膜上形成有第3氮化物半導體層21之材料膜之狀態下，能夠藉由利用蝕刻將第3氮化物半導體層21之材料膜圖案化，而形成第3氮化物半導體層21。此時，由於可利用第5氮化物半導體層23之材料膜作為蝕刻終止層，因此，於將第3氮化物半導體層21之材料膜圖案化時，可抑制第2氮化物半導體層5之表面被蝕刻。其尤其於第3氮化物半導體層21之膜厚較厚而更難進行蝕刻控制之情況下可期待較大之效果。
圖11係表示第2、第5、第3及第4氮化物半導體層5、23、21、24之相對於厚度方向位置而言的Al組成之設定例之曲線圖。如圖10所示，第2、第5、第3及第4氮化物半導體層5、23、21、24之厚度方向位置由距第2氮化物半導體層5與第5氮化物半導體層23之邊界位置之距離x而表示。但是，x於第2氮化物半導體層5與第5氮化物半導體層23之邊界之上方位置取正值，於該邊界位置之下方位置取負值。
於圖11之例中，相對於第2氮化物半導體層5及第5氮化物半導體層23之總膜厚而言的Al組成之每單位厚度之平均值與第4氮化物半導體層24之每單位厚度之Al組成大致相等。藉此，第3氮化物半導體層21中之第5氮化物半導體層23側之表面出現之電洞之濃度與第3氮化物半導體層21中之第4氮化物半導體層24側表面出現之電子之濃度大致相等，因此，即便形成有第5氮化物半導體層23或第4氮化物半導體層24，亦可期待抑制對閾值電壓之不良影響。
圖12係用以說明本發明之第6實施形態之氮化物半導體裝置1E之剖視圖。圖12中，對與上述圖10之各部對應之部分標註與圖10相同之符號而表示。
第6實施形態之氮化物半導體裝置1E之構成與第5實施形態之氮化物半導體裝置1D大致相同。第6實施形態與第5實施形態之不同點在於，由與第5氮化物半導體層23相同之材料構成之第6氮化物半導體層25亦形成於第2氮化物半導體層5上之閘極部20以外之區域。於第6實施形態中，第5氮化物半導體層23及第6氮化物半導體層25相當於本發明之「第5氮化物半導體層」。根據該形狀，形成抑制了自閘極部20之正下方朝汲極電極10側產生二維電子氣11之區域，汲極-源極間漏電流、及汲極-源極間耐壓得到改善。
但是，於形成於第2氮化物半導體層5上之閘極部20以外之區域之第6氮化物半導體層25，在第5氮化物半導體層23之周圍部分形成有於厚度方向貫通第6氮化物半導體層25之槽31，鈍化膜6之一部分進入至該槽內。又，於第6氮化物半導體層25，形成有與積層於其上之鈍化膜6之源極接觸孔7及汲極接觸孔8分別連通之源極接觸孔37及汲極接觸孔38。
源極電極9貫通源極接觸孔7、37與第2氮化物半導體層5歐姆接觸。汲極電極10貫通汲極接觸孔8、38與第2氮化物半導體層5歐姆接觸。
圖13係用以說明本發明之第7實施形態之氮化物半導體裝置1F之剖視圖。於圖13中，對與上述圖10之各部對應之部分標註與圖10相同之符號而表示。
第7實施形態之氮化物半導體裝置1F之構成與第5實施形態之氮化物半導體裝置1D大致相同。於第7實施形態中，第3氮化物半導體層21係由形成於第5氮化物半導體層23之橫截面為橫長矩形之本體部211、及形成於本體部211上表面之寬度中間部上之上方突出部212構成。
於上方突出部212之上表面(頂面)與本體部211之一側之上表面之間形成有階差，並且於上方突出部212之上表面與本體部211之另一側之上表面之間形成有階差。於上方突出部212之整個上表面形成有第4氮化物半導體層24。於第4氮化物半導體層24之整個上表面形成有閘極電極22。
於第7實施形態中，電場集中於半導體閘極層21之本體部211之上表面與上方突出部212之側面相交之部位。亦即，於第7實施形態中，可使電場集中之位置自閘極電極22之下表面之寬度方向端離開。藉此，能夠抑制自閘極電極22之寬度方向端之閘極漏電流。藉此，可進一步減少閘極漏電流。
圖14係用以說明本發明之第8實施形態之化物半導體裝置之構成之剖視圖。
氮化物半導體裝置1G包含基板2、形成於基板2之表面之緩衝層3、於緩衝層3上磊晶生長之第1氮化物半導體層4、於第1氮化物半導體層4上磊晶生長之第2氮化物半導體層5、及形成於第2氮化物半導體層5上之閘極部20。
進而，該氮化物半導體裝置1G包含覆蓋第2氮化物半導體層5及閘極部20之鈍化膜6、及形成於鈍化膜6上之障壁金屬膜12。進而，該氮化物半導體裝置1G包含源極電極9及汲極電極10，該等源極電極9及汲極電極10係貫通形成於鈍化膜6與障壁金屬膜12之積層膜之源極接觸孔7及汲極接觸孔8而與第2氮化物半導體層5接觸。源極電極9及汲極電極10隔開間隔而配置。源極電極9以覆蓋閘極部20之方式形成。
基板2例如可為低電阻之矽基板。低電阻之矽基板例如可為具有0.001 Ωmm～0.5 Ωmm(更具體而言為0.01 Ωmm～0.1 Ωmm左右)之電阻率之p型基板。又，基板2除低電阻之矽基板以外，亦可為低電阻之SiC基板、低電阻之GaN基板等。基板2之厚度於半導體製程中例如為650 μm左右，於進行晶片化之前階段被研磨至300 μm以下程度。基板2電性連接於源極電極9。
於本實施形態中，緩衝層3係由積層複數個氮化物半導體膜而成之多層緩衝層構成。於本實施形態中，緩衝層3係由第1緩衝層(省略圖示)及第2緩衝層(省略圖示)構成，該第1緩衝層與基板2之表面相接，由AlN膜構成，該第2緩衝層積層於該第1緩衝層之表面(與基板2為相反側之表面)，由AlN/AlGaN超晶格層構成。第1緩衝層之膜厚為100 nm～500 nm左右。第2緩衝層之膜厚為500 nm～2 μm左右。緩衝層3例如亦可由AlGaN之單膜或複合膜或者AlGaN/GaN超晶格膜構成。
第1氮化物半導體層4構成電子移行層。於本實施形態中，第1氮化物半導體層4由GaN層構成，其厚度為0.5 μm～2 μm左右。又，為了抑制流經第1氮化物半導體層4之漏電流，亦可於表面區域以外導入用以形成為半絕緣性之雜質。於此情形時，雜質之濃度較佳為4×1016 cm-3 以上。又，雜質例如為C或Fe。
第2氮化物半導體層5構成電子供給層。第2氮化物半導體層5由帶隙大於第1氮化物半導體層4之氮化物半導體構成。具體而言，第2氮化物半導體層5由Al組成較第1氮化物半導體層4高之氮化物半導體構成。於氮化物半導體中，Al組成越高，帶隙越大。於本實施形態中，第2氮化物半導體層5由Alx Ga1 － x N層(0＜x≦1)構成。x之組成較佳為10%～30%，更佳為10%～15%。第2氮化物半導體層5之厚度較佳為5 nm～25 nm，更佳為15 nm～25 nm。
如此，第1氮化物半導體層(電子移行層)4與第2氮化物半導體層(電子供給層)5係由帶隙(Al組成)不同之氮化物半導體構成，其等之間產生晶格失配。而且，由於第1氮化物半導體層4及第2氮化物半導體層5之自發極化及其等之間之晶格失配所引起之壓電極化，第1氮化物半導體層4與第2氮化物半導體層5之界面之第1氮化物半導體層4之傳導帶之能階低於費米能階。藉此，於第1氮化物半導體層4內，二維電子氣(2DEG)11擴散至靠近第1氮化物半導體層4與第2氮化物半導體層5之界面之位置(例如距界面數Å左右之距離)。
閘極部20包含有於第2氮化物半導體層5上磊晶生長之隆脊形狀之第3氮化物半導體層(半導體閘極層)21、及形成於第3氮化物半導體層21上之閘極電極22。閘極部20於源極接觸孔7與汲極接觸孔8之間，偏靠源極接觸孔7而配置。
第3氮化物半導體層21由摻雜有受體型雜質之氮化物半導體構成。更具體而言，第3氮化物半導體層21由摻雜有受體型雜質之Aly Ga1 － y N(0≦y＜1，y＜x)層構成。於本實施形態中，第3氮化物半導體層21由摻雜有受體型雜質之GaN層(p型GaN層)構成。於本實施形態中，第3氮化物半導體層21之橫截面為於厚度方向上較長之矩形。
第3氮化物半導體層21係以如下目的而設置，即，於閘極部20正下方之區域，使由第1氮化物半導體層4(電子移行層)與第2氮化物半導體層5(電子供給層)形成之界面之傳導帶變化，於未施加閘極電壓之狀態下，於閘極部20正下方之區域不產生二維電子氣11。
於本實施形態中，受體型雜質為Mg(鎂)。受體型雜質亦可為Zn(鋅)等除Mg以外之受體型雜質。
第3氮化物半導體層21之膜厚較佳為大於100 nm，更佳為110 nm以上。第3氮化物半導體層21之膜厚更佳為110 nm以上150 nm以下。其原因如第1實施形態中所說明，能夠提高正向之閘極最大額定電壓。又，第3氮化物半導體層21之膜厚進而較佳為125 nm以上150 nm以下。其原因在於，能夠進一步提高正向之閘極最大額定電壓。於本實施形態中，第3氮化物半導體層21之膜厚為110 nm左右。
閘極電極22之橫截面為橫長之矩形。閘極電極22之寬度較第3氮化物半導體層21之寬度窄。閘極電極22形成於第3氮化物半導體層21之上表面之寬度中間部上。因此，於閘極電極22之上表面與第3氮化物半導體層21之一側部之上表面之間形成有階差，並且於閘極電極22之上表面與第3氮化物半導體層21之另一側部之上表面之間形成有階差。又，於俯視下，閘極電極22之兩側緣較第3氮化物半導體層21之對應之側緣朝內側後退。
將第3氮化物半導體層21上表面中之閘極電極22之一側緣與第3氮化物半導體層21之對應之側緣之間的區域稱為第1凸緣(ledge)21a。又，將第3氮化物半導體層21上表面中之閘極電極22之另一側緣與第1凸緣21a之對應之側緣之間的區域稱為第2凸緣21b。若設置此種凸緣21a、21b，則與未設置凸緣之情形相比，閘極電極22之兩側之下緣與第3氮化物半導體層21之對應之側緣之上緣的距離變大，因此，可減少自閘極電極22通過第3氮化物半導體層21之表面流至源極電極9之閘極漏電流。
若將第1凸緣21a之寬度設為第1凸緣寬度L1，將第2凸緣21b之寬度設為第2凸緣寬度L2，則第1凸緣寬度L1及第2凸緣寬度L2之至少一者較佳為5 nm以上110 nm以下，進而較佳為5 nm以上55 nm以下。
又，第1凸緣寬度L1及第2凸緣寬度L2之至少一者較佳為以第3氮化物半導體層21之膜厚越厚則越小之方式設定。
具體而言，若將第3氮化物半導體層21之膜厚設為t[nm]，則第1凸緣寬度L1[nm]及第2凸緣寬度L2[nm]之至少一個寬度Li (i＝1或2)較佳為滿足下式(1)之條件。 5≦Li ≦55・[(1－{(t－100)/200}]      ...(1)
根據式(1)，t＝100[nm]時之Li 之上限值為55[nm]，t＝110[nm]時之上限值為52.25[nm]，t＝120[nm]時之上限值為49.5[nm]，t＝130[nm]時之上限值為46.8[nm]，t＝140[nm]時之上限值為44[nm]，t＝150[nm]時之上限值為41.25[nm]。
又，若將第1凸緣寬度L1與第2凸緣寬度L2之和設為總凸緣寬度L，則總凸緣寬度L較佳為10 nm以上220 nm以下，進而較佳為10 nm以上110 nm以下。
又，總凸緣寬度L較佳為以第3氮化物半導體層21之膜厚越厚則越小之方式設定。
具體而言，若將第3氮化物半導體層21之膜厚設為t[nm]，則總凸緣寬度L[nm]較佳為滿足下式(2)之條件。 10≦L≦110・[(1－{(t－100)/200}]         ...(2)
根據式(2)，t＝100[nm]時之L之上限值為110[nm]，t＝110[nm]時之上限值為104.5[nm]、t＝120[nm]時之上限值為99[nm]，t＝130時之上限值為93.5[nm]，t＝140時之上限值為88[nm]，t＝150[nm]時之上限值為82.5[nm]。
以下，對其等之原因進行說明。
於本實施形態中，為提高正向之閘極最大額定電壓，將第3氮化物半導體層21之膜厚設定為大於100 nm。又，於本實施形態中，為減少閘極漏電流，於第3氮化物半導體層21之上表面設置有凸緣21a、21b。若凸緣21a、21b之寬度過大，則施加至第3氮化物半導體層21之兩側部之電壓變得不充分，因此，有通道電阻(更準確而言為第3氮化物半導體層21正下方之二維電子氣之電阻)變高從而閾值電壓Vth變高之虞。
對該點進行說明。例如，如圖15所示，若將閘極電極22之側面之下端至第3氮化物半導體層21之對應之側面之下端的距離設為r1、r2，則凸緣寬度L1、L2越大，距離r1、r2越大。圖15中，將閘極電極22之寬度相對於第3氮化物半導體層21之寬度之比描繪成比圖14小。
因此，凸緣寬度L1、L2越大，第3氮化物半導體層21之兩側下部之電場強度越小，故二維電子氣之產生變得不充分，通道電阻變高。
因此，藉由將第1凸緣寬度L1及第凸緣寬度L2之至少一者或總凸緣寬度L限定於如上所述之範圍內，而抑制通道電阻變高，藉此抑制閾值電壓Vth變高。
對於300 V以下之低耐壓品而言，通道電阻之整體貢獻度更高，因此，藉由限定凸緣寬度L(L1、L2)之範圍而獲得之效果更大。因此，本實施形態之氮化物半導體裝置1G較佳為應用於第3氮化物半導體層21中之汲極電極10側之側緣至汲極電極10之距離(以下稱為「閘極-汲極間距離Lgd」)相對較小之低耐壓品。就此種觀點而言，閘極-汲極間距離Lgd(參照圖14)較佳為10 μm以下，更佳為5 μm以下。
再者，第1凸緣寬度L1及第2凸緣寬度L2之至少一個寬度Li (i＝1或2)][nm]亦能以滿足下式(3)之條件之方式設定。 t/12＜Li ＜t/2               ...(3)
又，總凸緣寬度L[nm]亦能以滿足下式(4)之條件之方式設定。 t/6＜L＜t                    ...(4)
於本實施形態中，閘極電極22與第3氮化物半導體層21之上表面肖特基接觸。閘極電極22由TiN構成。閘極電極22亦可由Ti膜、TiN膜及TiW膜中之任一種單膜或其等之2種以上之任意組合所形成之複合膜構成。
閘極電極22之膜厚為30 nm～160 nm左右。閘極電極22之膜厚較佳為150 nm以下，更佳為50 nm以下。其原因如下。於製造氮化物半導體裝置1G之步驟中，在閘極電極22之兩側面形成絕緣膜(SiO2 膜84)(參照下述之圖16D、圖16E)。此時，若閘極電極22之膜厚過厚，則難以於閘極電極22之兩側面整體適當地形成絕緣膜。若閘極電極22之膜厚為150 nm以下，則可於閘極電極22之兩側面適當地形成絕緣膜。
鈍化膜6覆蓋第2氮化物半導體層5之表面(接觸孔7、8所面對之區域除外)及閘極部20之側面及表面。鈍化膜6之膜厚為50 nm～200 nm左右。於本實施形態中，鈍化膜6由SiN膜構成。鈍化膜6亦可由SiN膜、SiO2 膜、SiON膜、Al2 O3 膜、AlN膜及AlON膜中之任一種單膜或其等之2種以上之任意組合所形成之複合膜構成。
於鈍化膜6上選擇性地形成有障壁金屬膜12。於本實施形態中，障壁金屬膜12由TiN膜構成，其厚度為50 nm左右。障壁金屬膜12係為了防止構成源極電極9及汲極電極10之金屬材料擴散至鈍化膜6內而設置。
源極電極9及汲極電極10例如由與第2氮化物半導體層5接觸之第1金屬層(歐姆金屬層)、積層於第1金屬層之第2金屬層(主電極金屬層)、積層於第2金屬層之第3金屬層(密接層)、及積層於第3金屬層之第4金屬層(障壁金屬層)構成。第1金屬層例如係厚度為10 nm～20 nm左右之Ti層。第2金屬層例如係厚度為100 nm～300 nm左右之AlCu層。第3金屬層例如係厚度為10 nm～20 nm左右之Ti層。第4金屬層例如係厚度為10 nm～50 nm左右之TiN層。
於該氮化物半導體裝置1G中，在第1氮化物半導體層4(電子移行層)上形成帶隙(Al組成)不同之第2氮化物半導體層5(電子供給層)而形成有異質接面。藉此，於第1氮化物半導體層4與第2氮化物半導體層5之界面附近之第1氮化物半導體層4內形成二維電子氣11，並形成利用該二維電子氣11作為通道之HEMT。閘極電極22隔著第3氮化物半導體層21與第2氮化物半導體層5對向。
於閘極電極22之下方，藉由以p型GaN層構成之第3氮化物半導體層21中所含之離子化受體，第1氮化物半導體層4及第2氮化物半導體層5之能階提高。因此，第1氮化物半導體層4與第2氮化物半導體層5之間的異質接面界面中之傳導帶之能階大於費米能階。因此，於閘極電極22(閘極部20)之正下方，不會形成因第1氮化物半導體層4及第2氮化物半導體層5之自發極化以及其等之晶格失配所引起之壓電極化而產生之二維電子氣11。
由此，於未對閘極電極22施加偏壓時(零偏壓時)，由二維電子氣11形成之通道於閘極電極22之正下方被阻斷。如此，實現常斷開型之HEMT。當對閘極電極22施加適當之接通電壓(例如5 V)時，於閘極電極22正下方之第1氮化物半導體層4內，通道被誘發，閘極電極22之兩側之二維電子氣11被連接。藉此，源極-汲極間導通。
使用時，例如，於源極電極9與汲極電極10之間施加汲極電極10側成為正之特定電壓(例如50 V～100 V)。於該狀態下，對閘極電極22，以源極電極9為基準電位(0 V)，施加截止電壓(0 V)或接通電壓(5 V)。
若將接通電阻設為RON ，將閘極電荷設為QG ，則RON ・QG 較佳為150[mΩnc]以下，更佳為100[mΩnc]以下。
氮化物半導體裝置1G之閘極-源極間額定電壓為8 V以上。氮化物半導體裝置1G之汲極-源極間額定電壓為300 V以下。
圖16A～圖16I係用以說明上述氮化物半導體裝置1G之製造步驟之一例之剖視圖，示出了製造步驟中之複數個階段之剖面構造。
首先，如圖16A所示，藉由MOCVD(Metal Organic Chemical Vapor Deposition)法，於基板2上磊晶生長緩衝層3、第1氮化物半導體層(電子移行層)4及第2氮化物半導體層(電子供給層)5。進而，藉由MOCVD法，於第2氮化物半導體層5上磊晶生長作為第3氮化物半導體層21之材料膜之第3半導體材料膜81。
其次，如圖16B所示，例如藉由濺鍍法，以覆蓋所露出之表面整體之方式形成作為閘極電極22之材料膜之閘極電極膜82。然後，於閘極電極膜82上形成SiN膜83。
其次，如圖16C所示，例如藉由乾式蝕刻，保留閘極電極膜82表面中之閘極電極製成預定區域上之SiN膜83，選擇性地去除SiN膜83。然後，藉由以SiN膜83為遮罩之乾式蝕刻，將閘極電極膜82圖案化。藉此，形成閘極電極22。
其次，如圖16D所示，例如藉由電漿化學蒸鍍法(PECVD法)，以覆蓋所露出之表面整體之方式形成SiO2 膜84。
其次，如圖16E所示，例如藉由乾式蝕刻對SiO2 膜84進行回蝕，由此形成覆蓋閘極電極22及SiN膜83之側面之SiO2 膜84。
其次，如圖16F所示，藉由以SiN膜83及SiO2 膜84為遮罩之乾式蝕刻，將第3半導體材料膜81圖案化。藉此，獲得隆脊形狀之第3氮化物半導體層21。
其次，如圖16G所示，藉由濕式蝕刻，去除SiN膜83及SiO2 膜84。藉此，獲得由隆脊形狀之第3氮化物半導體層21、及形成於第3氮化物半導體層21之上表面之寬度中間部上之閘極電極22構成之閘極部20。
其次，如圖16H所示，以覆蓋所露出之表面整體之方式形成鈍化膜6。鈍化膜6例如由SiN構成。
其次，如圖16I所示，於鈍化膜6之表面形成障壁金屬膜12。障壁金屬膜12例如由TiN構成。
其次，如圖16J所示，於鈍化膜6及障壁金屬膜12之積層膜形成到達至第2氮化物半導體層5之源極接觸孔7及汲極接觸孔8。
其次，如圖16K所示，以覆蓋所露出之表面整體之方式形成源極-汲極電極膜85。
最後，藉由利用光微影法及蝕刻將源極-汲極電極膜85及障壁金屬膜12圖案化，形成與第2氮化物半導體層5接觸之源極電極9及汲極電極10。如此，獲得如圖14所示之構造之氮化物半導體裝置1G。
以上，對本發明之第1～第8實施形態進行了說明，但本發明進而亦可由其他實施形態加以實施。
例如，位於源極電極9及汲極電極10正下方之第2氮化物半導體層5之膜厚亦可形成為較其他區域之第2氮化物半導體層5之膜厚薄。
又，位於源極電極及汲極電極正下方之第2氮化物半導體層中亦可含有Si。
又，於上述實施形態中，例示了矽作為基板2之材料例，但此外亦可應用藍寶石基板、QST基板等任意基板材料。
已對本發明之實施形態詳細地進行了說明，但該等不過係用以使本發明之技術內容明確之具體例，本發明並不應限定於該等具體例而解釋，本發明之範圍僅由隨附之申請專利範圍而限定。
本申請對應於2019年4月25日由日本專利局提出之日本專利特願2019-084320號及2020年1月28日由日本專利局提出之日本專利特願2020-11739號，該等申請之全部揭示藉由引用而併入本文中。
根據本說明書，進而可抽取出如下特徵。
1.一種氮化物半導體裝置，其包含：第1氮化物半導體層，其構成電子移行層；第2氮化物半導體層，其形成於上述第1氮化物半導體層上，帶隙大於上述第1氮化物半導體層，構成電子供給層；閘極部，其形成於上述第2氮化物半導體層上；以及源極電極及汲極電極，其等隔著上述閘極部對向配置於上述第2氮化物半導體層上；上述閘極部包含：隆脊形狀之第3氮化物半導體層，其形成於上述第2氮化物半導體層上，含有受體型雜質；及閘極電極，其形成於上述第3氮化物半導體層上；上述第3氮化物半導體層之膜厚大於100 nm，於俯視下，上述閘極電極之兩側緣較上述第3氮化物半導體層之對應之側緣朝內側後退，若將上述閘極電極之一側緣與上述第3氮化物半導體層之對應之側緣之距離設為第1凸緣寬度L1，將上述閘極電極之另一側緣與上述第3氮化物半導體層之對應之側緣之距離設為第2凸緣寬度L2，則上述第1凸緣寬度L1及上述第2凸緣寬度L2之至少一者為5 nm以上110 nm以下。
2.如「1.」之氮化物半導體裝置，其中上述第1凸緣寬度L1及上述第2凸緣寬度L2之至少一者為5 nm以上55 nm以下。
3.如「1.」或「2.」之氮化物半導體裝置，其中上述第1凸緣寬度L1及上述第2凸緣寬度L2之至少一者以上述第3氮化物半導體層之膜厚越厚則越小之方式設定。
4.如「1.」至「3.」中任一項之氮化物半導體裝置，其中若將上述第3氮化物半導體層之膜厚設為t[nm]，則上述第1凸緣寬度L1[nm]及上述第2凸緣寬度L2[nm]之至少一個寬度Li (i＝1或2)滿足下式(a)之條件。 5≦Li ≦55・[(1－{(t－100)/200}]           ...(a)
5.一種氮化物半導體裝置，其包含：第1氮化物半導體層，其構成電子移行層；第2氮化物半導體層，其形成於上述第1氮化物半導體層上，帶隙大於上述第1氮化物半導體層，構成電子供給層；閘極部，其形成於上述第2氮化物半導體層上；以及源極電極及汲極電極，其等隔著上述閘極部對向配置於上述第2氮化物半導體層上；上述閘極部包含：隆脊形狀之第3氮化物半導體層，其形成於上述第2氮化物半導體層上，含有受體型雜質；及閘極電極，其形成於上述第3氮化物半導體層上；上述第3氮化物半導體層之膜厚大於100 nm，於俯視下，上述閘極電極之兩側緣較上述第3氮化物半導體層之對應之側緣朝內側後退，若將上述閘極電極之一側緣與上述第3氮化物半導體層之對應之側緣之距離設為第1凸緣寬度L1，將上述閘極電極之另一側緣與上述第3氮化物半導體層之對應之側緣之距離設為第2凸緣寬度L2，將上述第1凸緣寬度L1與上述第2凸緣寬度L2之和設為總凸緣寬度L，則上述總凸緣寬度L為10 nm以上220 nm以下。
6.如「5.」之氮化物半導體裝置，其中上述總凸緣寬度L為10 nm以上110 nm以下。
7.如「5.」或「6.」之氮化物半導體裝置，其中上述總凸緣寬度L以上述第3氮化物半導體層之膜厚越厚則越小之方式設定。
8.如「5.」至「7.」中任一項之氮化物半導體裝置，其中若將上述第3氮化物半導體層之膜厚設為t[nm]，則上述總凸緣寬度L[nm]滿足下式(b)之條件。 10≦L≦110・[(1－{(t－100)/200}]         ...(b)
9.一種氮化物半導體裝置，其包含：第1氮化物半導體層，其構成電子移行層；第2氮化物半導體層，其形成於上述第1氮化物半導體層上，帶隙大於上述第1氮化物半導體層，構成電子供給層；閘極部，其形成於上述第2氮化物半導體層上；以及源極電極及汲極電極，其等隔著上述閘極部對向配置於上述第2氮化物半導體層上；上述閘極部包含：隆脊形狀之第3氮化物半導體層，其形成於上述第2氮化物半導體層上，含有受體型雜質；及閘極電極，其形成於上述第3氮化物半導體層上；上述第3氮化物半導體層之膜厚大於100 nm，於俯視下，上述閘極電極之兩側緣較上述第3氮化物半導體層之對應之側緣朝內側後退，若將上述閘極電極之一側緣與上述第3氮化物半導體層之對應之側緣之距離設為第1凸緣寬度L1，將上述閘極電極之另一側緣與上述第3氮化物半導體層之對應之側緣之距離設為第2凸緣寬度L2，將上述第3氮化物半導體層之膜厚設為t，則上述第1凸緣寬度L1及上述第2凸緣寬度L2之至少一個寬度Li (i＝1或2)滿足下式(c)之條件。 t/12＜Li ＜t/2          ...(c)
10.一種氮化物半導體裝置，其包含：第1氮化物半導體層，其構成電子移行層；第2氮化物半導體層，其形成於上述第1氮化物半導體層上，帶隙大於上述第1氮化物半導體層，構成電子供給層；閘極部，其形成於上述第2氮化物半導體層上；以及源極電極及汲極電極，其等隔著上述閘極部對向配置於上述第2氮化物半導體層上；上述閘極部包含：隆脊形狀之第3氮化物半導體層，其形成於上述第2氮化物半導體層上，含有受體型雜質；及閘極電極，其形成於上述第3氮化物半導體層上；上述第3氮化物半導體層之膜厚大於100 nm，於俯視下，上述閘極電極之兩側緣較上述第3氮化物半導體層之對應之側緣朝內側後退，若將上述閘極電極之一側緣與上述第3氮化物半導體層之對應之側緣之距離設為第1凸緣寬度L1，將上述閘極電極之另一側緣與上述第3氮化物半導體層之對應之側緣之距離設為第2凸緣寬度L2，將上述第1凸緣寬度L1與上述第2凸緣寬度L2之和設為總凸緣寬度L，將上述第3氮化物半導體層之膜厚設為t[nm]，則上述總凸緣寬度L[nm]滿足下式(d)之條件。 t/6＜L＜t               ...(d)
11.如「1.」至「10.」中任一項之氮化物半導體裝置，其中上述第3氮化物半導體層之膜厚t為150 nm以下。
12.如「1.」至「10.」中任一項之氮化物半導體裝置，其中上述第3氮化物半導體層之膜厚t為125 nm以上。
13.如「1.」至「12.」中任一項之氮化物半導體裝置，其中上述閘極電極之膜厚為150 nm以上。
14.如「1.」至「12.」中任一項之氮化物半導體裝置，其中上述閘極電極之膜厚為50 nm以上。
15.如「1.」至「14.」中任一項之氮化物半導體裝置，其中上述第3氮化物半導體層中之上述汲極電極側之側緣至上述汲極電極之距離為10 μm以下。
16.如「1.」至「14.」中任一項之氮化物半導體裝置，其中上述第3氮化物半導體層中之上述汲極電極側之側緣至上述汲極電極之距離為5 μm以下。
17.如「1.」至「16.」中任一項之氮化物半導體裝置，其中上述第1氮化物半導體層由GaN層構成，上述第2氮化物半導體層由Alx Ga1 － x N(0＜x≦1)層構成，上述第2氮化物半導體層由Aly Ga1 － y N(0≦y＜1，y＜x)層構成。
18.如「1.」至「17.」中任一項之氮化物半導體裝置，其中上述受體雜質為Mg或Zn。
19.如「1.」至「18.」中任一項之氮化物半導體裝置，其中上述閘極電極與上述第3氮化物半導體層肖特基接觸。
20.如「1.」至「19.」中任一項之氮化物半導體裝置，其中閘極-源極間額定電壓為8 V以上。
21.如「1.」至「20.」中任一項之氮化物半導體裝置，其中汲極-源極間額定電壓為300 V以下。
22.如「1.」至「21」中任一項之氮化物半導體裝置，其中若將接通電阻設為RON ，將閘極電荷設為QG ，則RON ・QG 為100[mΩnc]以下。
1,1A~1G:氮化物半導體裝置 2:基板 3:緩衝層 4:第1氮化物半導體層 5:第2氮化物半導體層 6:鈍化膜 7:源極接觸孔 8:汲極接觸孔 9:源極電極 10:汲極電極 11:二維電子氣(2DEG) 12:障壁金屬膜 20:閘極部 21:第3氮化物半導體層 21a:第1凸緣 21A:下部 21b:第2凸緣 21B:上部 22:閘極電極 23:第5氮化物半導體層 24:第4氮化物半導體層 25:第6氮化物半導體層 31:槽 37:源極接觸孔 38:汲極接觸孔 71:第3半導體材料膜 72:閘極電極膜 73:第1SiO2 膜 74:第2SiO2 膜 75:源極-汲極電極膜 81:第3半導體材料膜 82:閘極電極膜 83:SiN膜 84:SiO2膜 85:源極-汲極電極膜 211:本體部 212:上方突出部 L1:第1凸緣寬度 L2:第2凸緣寬度 Lgd:閘極-汲極間距離 r1,r2:距離 t:膜厚 x:第3氮化物半導體層之厚度方向位置
圖1係用以說明本發明之第1實施形態之氮化物半導體裝置之構成的剖視圖。 圖2A係表示第3氮化物半導體層之相對於厚度方向位置而言的受體型雜質之濃度之設定例的曲線圖。 圖2B係表示第3氮化物半導體層之相對於厚度方向位置而言的受體型雜質之濃度之另一設定例的曲線圖。 圖3A係表示圖1之氮化物半導體裝置之製造步驟之一例的剖視圖。 圖3B係表示圖3A之下一步驟之剖視圖。 圖3C係表示圖3B之下一步驟之剖視圖。 圖3D係表示圖3C之下一步驟之剖視圖。 圖3E係表示圖3D之下一步驟之剖視圖。 圖3F係表示圖3E之下一步驟之剖視圖。 圖3G係表示圖3F之下一步驟之剖視圖。 圖3H係表示圖3G之下一步驟之剖視圖。 圖3I係表示圖3H之下一步驟之剖視圖。 圖4係表示第3氮化物半導體層之膜厚及第3氮化物半導體層之厚度方向上半部之受體型雜質之平均濃度中之至少一者不同之7個樣品各自的閘極漏電流IG 相對於閘極-源極間電壓VGS 之測定結果之曲線圖。 圖5係表示添加至第3氮化物半導體層之Mg之目標濃度為1×1019 cm-3 、3×1019 cm-3 及6×1019 cm-3 之各情形時的閾值電壓之曲線圖。 圖6A係表示第3氮化物半導體層之相對於厚度方向位置而言的受體型雜質之濃度之又一設定例的曲線圖。 圖6B係表示第3氮化物半導體層之相對於厚度方向位置而言的受體型雜質之濃度之又一設定例的曲線圖。 圖6C係表示第3氮化物半導體層之相對於厚度方向位置而言的受體型雜質之濃度之又一設定例的曲線圖。 圖6D係表示第3氮化物半導體層之相對於厚度方向位置而言的受體型雜質之濃度之又一設定例的曲線圖。 圖7係用以說明本發明之第2實施形態之氮化物半導體裝置之構成的剖視圖。 圖8係用以說明本發明之第3實施形態之氮化物半導體裝置之構成的剖視圖。 圖9係用以說明本發明之第4實施形態之氮化物半導體裝置之構成的剖視圖。 圖10係用以說明本發明之第5實施形態之氮化物半導體裝置之構成的剖視圖。 圖11係表示第2、第5、第3及第4氮化物半導體層之相對於厚度方向位置而言的Al組成之設定例的曲線圖。 圖12係用以說明本發明之第6實施形態之氮化物半導體裝置之構成的剖視圖。 圖13係用以說明本發明之第7實施形態之氮化物半導體裝置之構成的剖視圖。 圖14係用以說明本發明之第8實施形態之氮化物半導體裝置之構成的剖視圖。 圖15係用以說明若凸緣寬度過大則閾值電壓Vth變高之理由的局部剖視圖。 圖16A係表示圖14之氮化物半導體裝置之製造步驟之一例的剖視圖。 圖16B係表示圖16A之下一步驟之剖視圖。 圖16C係表示圖16B之下一步驟之剖視圖。 圖16D係表示圖16C之下一步驟之剖視圖。 圖16E係表示圖16D之下一步驟之剖視圖。 圖16F係表示圖16E之下一步驟之剖視圖。 圖16G係表示圖16F之下一步驟之剖視圖。 圖16H係表示圖16G之下一步驟之剖視圖。 圖16I係表示圖16H之下一步驟之剖視圖。 圖16J係表示圖16I之下一步驟之剖視圖。 圖16K係表示圖16J之下一步驟之剖視圖。
1:氮化物半導體裝置
2:基板
3:緩衝層
4:第1氮化物半導體層
5:第2氮化物半導體層
6:鈍化膜
7:源極接觸孔
8:汲極接觸孔
9:源極電極
10:汲極電極
11:二維電子氣(2DEG)
20:閘極部
21:第3氮化物半導體層
22:閘極電極
t:膜厚
x:第3氮化物半導體層之厚度方向位置

Claims (25)

  1. 一種氮化物半導體裝置，其包含： 第1氮化物半導體層，其構成電子移行層； 第2氮化物半導體層，其形成於上述第1氮化物半導體層上，且構成電子供給層； 閘極部，其形成於上述第2氮化物半導體層上；以及 源極電極及汲極電極，其等於俯視下隔著上述閘極部對向配置於上述第2氮化物半導體層上； 上述閘極部包含： 隆脊形狀之第3氮化物半導體層，其形成於上述第2氮化物半導體層上，含有受體型雜質； 閘極電極，其形成於上述第3氮化物半導體層上，且其寬度小於該第3氮化物半導體層之寬度；及 絕緣膜，其覆蓋上述第3氮化物半導體層及上述閘極電極之表面； 上述第3氮化物半導體層之膜厚大於100 nm，且 於上述第3氮化物半導體層中之厚度方向下半部，存在上述受體型雜質之濃度隨著朝比上述第3氮化物半導體層之較深之位置側更淺之位置側而降低之濃度降低區域。
  2. 如請求項1之氮化物半導體裝置，其中存在接續於上述濃度降低區域且上述受體型雜質之濃度成為定值之濃度維持區域。
  3. 如請求項1之氮化物半導體裝置，其中+8 V之閘極電壓處於保證電壓範圍內。
  4. 如請求項1之氮化物半導體裝置，其中上述第3氮化物半導體層中之厚度方向上半部之上述受體型雜質之平均濃度為3×1019 cm-3 以下。
  5. 如請求項1之氮化物半導體裝置，其中上述第3氮化物半導體層之膜厚為110 nm以上。
  6. 如請求項1之氮化物半導體裝置，其中上述第3氮化物半導體層中之厚度方向上半部之上述受體型雜質之平均濃度為1×1019 cm-3 以上。
  7. 如請求項1之氮化物半導體裝置，其中上述第3氮化物半導體層中之厚度方向下半部之上述受體型雜質之峰值為4×1019 cm-3 以下。
  8. 如請求項1之氮化物半導體裝置，其中上述第3氮化物半導體層之膜厚為110 nm以上150 nm以下。
  9. 如請求項1之氮化物半導體裝置，其中+9 V之閘極電壓處於保證電壓範圍內。
  10. 如請求項1之氮化物半導體裝置，其中上述第1氮化物半導體層由GaN層構成， 上述第2氮化物半導體層由Alx Ga1 － x N(0＜x≦1)層構成， 上述第3氮化物半導體層由Aly Ga1 － y N(0≦y＜1，y＜x)層構成。
  11. 如請求項1至10中任一項之氮化物半導體裝置，其中上述受體雜質為Mg或Zn。
  12. 如請求項1至10中任一項之氮化物半導體裝置，其中上述第2氮化物半導體層之膜厚為15 nm以上。
  13. 如請求項1至10中任一項之氮化物半導體裝置，其中位於上述源極電極及上述汲極電極正下方之上述第2氮化物半導體層之膜厚較其以外之區域之上述第2氮化物半導體層之膜厚薄。
  14. 如請求項1至10中任一項之氮化物半導體裝置，其中位於上述源極電極及上述汲極電極正下方之上述第2氮化物半導體層中含有Si。
  15. 如請求項1至10中任一項之氮化物半導體裝置，其中上述閘極電極與上述第3氮化物半導體層肖特基接觸。
  16. 如請求項1至10中任一項之氮化物半導體裝置，其中於上述第3氮化物半導體層上形成有帶隙大於上述第3氮化物半導體層之第4氮化物半導體層，且 上述閘極電極形成於上述第4氮化物半導體層上。
  17. 如請求項16之氮化物半導體裝置，其中上述閘極電極與上述第4氮化物半導體層肖特基接觸。
  18. 如請求項16之氮化物半導體裝置，其中於上述第2氮化物半導體層上，至少上述第2氮化物半導體層與上述第3氮化物半導體層之間之區域內形成有帶隙大於上述第2氮化物半導體層之第5氮化物半導體層。
  19. 如請求項18之氮化物半導體裝置，其中上述第5氮化物半導體層為Ala Ga1 - a N(0≦a＜1，z≦a)層，且 相對於上述第2氮化物半導體層及上述第5氮化物半導體層之總膜厚而言的Al組成之每單位厚度之平均值與上述第4氮化物半導體層之每單位厚度之Al組成大致相等。
  20. 如請求項18之氮化物半導體裝置，其中上述第5氮化物半導體層之膜厚較上述第2氮化物半導體層之膜厚薄。
  21. 如請求項18之氮化物半導體裝置，其中關於上述隆脊形狀之第3氮化物半導體層正下方以外之區域之上述第5氮化物半導體層，存在有於厚度方向上去除一部分或全部之去除區域，且 上述去除區域位於上述源極電極及上述汲極電極之下方區域。
  22. 如請求項1至10中任一項之氮化物半導體裝置，其中於俯視下，上述閘極電極之兩側緣較上述第3氮化物半導體層之對應之側緣朝內側後退。
  23. 如請求項1至10中任一項之氮化物半導體裝置，其中上述第3氮化物半導體層係由形成於上述第2氮化物半導體層上之本體部、及形成於上述本體部之上表面之寬度中間部上之上方突出部構成，且 於上述上方突出部之頂面之上方存在上述閘極電極。
  24. 如請求項1至10中任一項之氮化物半導體裝置，其中若將接通電阻設為RON ，將閘極電荷設為QG ，則RON ・QG 為150[mΩnc]以下。
  25. 如請求項1至10中任一項之氮化物半導體裝置，其中閾值電壓為1 V以上。
TW110129746A 2019-04-25 2020-04-13 氮化物半導體裝置 TWI815160B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2019-084320 2019-04-25
JP2019084320 2019-04-25
JP2020011739 2020-01-28
JP2020-011739 2020-01-28

Publications (2)

Publication Number Publication Date
TW202145345A true TW202145345A (zh) 2021-12-01
TWI815160B TWI815160B (zh) 2023-09-11

Family

ID=72942530

Family Applications (2)

Application Number Title Priority Date Filing Date
TW109112321A TWI815005B (zh) 2019-04-25 2020-04-13 氮化物半導體裝置
TW110129746A TWI815160B (zh) 2019-04-25 2020-04-13 氮化物半導體裝置

Family Applications Before (1)

Application Number Title Priority Date Filing Date
TW109112321A TWI815005B (zh) 2019-04-25 2020-04-13 氮化物半導體裝置

Country Status (5)

Country Link
US (1) US20220199820A1 (zh)
JP (1) JPWO2020217735A1 (zh)
CN (1) CN113728419A (zh)
TW (2) TWI815005B (zh)
WO (1) WO2020217735A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7336606B2 (ja) 2020-11-26 2023-08-31 ローム株式会社 窒化物半導体装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AU2002359628A1 (en) * 2001-12-06 2003-06-23 Hrl Laboratories, Llc High power-low noise microwave gan heterojunction field effet transistor
JP4705412B2 (ja) * 2005-06-06 2011-06-22 パナソニック株式会社 電界効果トランジスタ及びその製造方法
KR101694883B1 (ko) * 2009-04-08 2017-01-10 이피션트 파워 컨버젼 코퍼레이션 역확산 억제 구조
CN102388441B (zh) * 2009-04-08 2014-05-07 宜普电源转换公司 增强型GaN高电子迁移率晶体管器件及其制备方法
JP2014027187A (ja) * 2012-07-27 2014-02-06 Fujitsu Ltd 化合物半導体装置及びその製造方法
JP6167889B2 (ja) * 2012-12-21 2017-07-26 日亜化学工業株式会社 電界効果トランジスタとその製造方法
KR102036349B1 (ko) * 2013-03-08 2019-10-24 삼성전자 주식회사 고 전자이동도 트랜지스터
JP2015115371A (ja) * 2013-12-09 2015-06-22 古河電気工業株式会社 窒化物半導体装置およびその製造方法、並びに電界効果トランジスタおよびダイオード
JP6263498B2 (ja) * 2015-05-21 2018-01-17 株式会社豊田中央研究所 半導体装置とその製造方法

Also Published As

Publication number Publication date
US20220199820A1 (en) 2022-06-23
JPWO2020217735A1 (zh) 2020-10-29
TWI815005B (zh) 2023-09-11
TW202105523A (zh) 2021-02-01
CN113728419A (zh) 2021-11-30
TWI815160B (zh) 2023-09-11
WO2020217735A1 (ja) 2020-10-29

Similar Documents

Publication Publication Date Title
US7851825B2 (en) Insulated gate e-mode transistors
JP6439789B2 (ja) 電界効果トランジスタ
US11908927B2 (en) Nitride semiconductor device
WO2020213291A1 (ja) 窒化物半導体装置およびその製造方法
US11462635B2 (en) Nitride semiconductor device and method of manufacturing the same
WO2004061978A1 (ja) 電界効果トランジスタ
US10784361B2 (en) Semiconductor device and method for manufacturing the same
US20150263155A1 (en) Semiconductor device
JP7369725B2 (ja) 窒化物半導体装置
US11705513B2 (en) Nitride semiconductor device
US20120274402A1 (en) High electron mobility transistor
TW202211473A (zh) 氮化物半導體裝置及其製造方法
JP2011142358A (ja) 窒化物半導体装置
TWI815160B (zh) 氮化物半導體裝置
JP7308593B2 (ja) 窒化物半導体装置
US20230043312A1 (en) Method for manufacturing nitride semiconductor device and nitride semiconductor device
WO2020230434A1 (ja) 窒化物半導体装置およびその製造方法
JP2022084364A (ja) 窒化物半導体装置およびその製造方法
US11600721B2 (en) Nitride semiconductor apparatus and manufacturing method thereof
US11437473B2 (en) Nitride semiconductor device and method of manufacturing the same
US20240014094A1 (en) Nitride semiconductor device