CN113728419A - 氮化物半导体装置 - Google Patents

氮化物半导体装置 Download PDF

Info

Publication number
CN113728419A
CN113728419A CN202080030619.0A CN202080030619A CN113728419A CN 113728419 A CN113728419 A CN 113728419A CN 202080030619 A CN202080030619 A CN 202080030619A CN 113728419 A CN113728419 A CN 113728419A
Authority
CN
China
Prior art keywords
nitride semiconductor
semiconductor layer
semiconductor device
layer
gate electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202080030619.0A
Other languages
English (en)
Inventor
大岳浩隆
近松健太郎
阿久津稔
髙堂真也
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Publication of CN113728419A publication Critical patent/CN113728419A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1066—Gate region of field-effect devices with PN junction gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H01L29/812—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a Schottky gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/432—Heterojunction gate for field effect devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Noodles (AREA)
  • Bipolar Transistors (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

本发明的氮化物半导体装置(1)包含：第1氮化物半导体层，构成电子移行层；第2氮化物半导体层，形成在第1氮化物半导体层上，带隙大于第1氮化物半导体层，且构成电子供给层；栅极部，形成在第2氮化物半导体层上；以及源极电极和漏极电极，隔着栅极部对向配置在第2氮化物半导体层上。栅极部包含：隆脊形状的第3氮化物半导体层，形成在第2氮化物半导体层上，含有受体型杂质；及栅极电极，形成在第3氮化物半导体层上。第3氮化物半导体层的膜厚大于100nm。

Description

氮化物半导体装置
技术领域
本发明涉及一种由III族氮化物半导体(以下有时简称为“氮化物半导体”)构成的氮化物半导体装置。
背景技术
III族氮化物半导体是在III-V族半导体中使用氮作为V族元素的半导体。代表例有氮化铝(AlN)、氮化镓(GaN)、氮化铟(InN)。一般来说，可示为AlxInyGa1－x－yN(0≦x≦1，0≦y≦1，0≦x+y≦1)。
业界已经提出了使用这种氮化物半导体的HEMT(High Electron MobilityTransistor：高电子迁移率晶体管)。这种HEMT例如包含由GaN构成的电子移行层、及在该电子移行层上外延生长的由AlGaN构成的电子供给层。以与电子供给层相接的方式形成一对源极电极及漏极电极，在该一对源极电极与漏极电极之间配置栅极电极。
因GaN与AlGaN的晶格失配而产生极化，因此，在电子移行层内，在从电子移行层与电子供给层的界面朝内侧数
Figure BDA0003316090110000011
的位置形成二维电子气。以该二维电子气为通道将源极-漏极间连接。如果通过对栅极电极施加控制电压而阻断二维电子气，那么源极-漏极间被阻断。在未对栅极电极施加控制电压的状态下，源极-漏极间导通，因此成为常导通型器件。
使用氮化物半导体的器件具有高耐压、高温动作、大电流密度、高速切换及低接通电阻等特征，因此，在例如专利文献1中提出了将其应用于功率器件。
专利文献1中公开了如下构成，即，在AlGaN电子供给层积层隆脊形状的p型GaN栅极层(氮化物半导体栅极层)，在该p型GaN栅极层之上配置栅极电极，通过从所述p型GaN栅极层扩展的空乏层而使通道消失，由此实现常断开。
另外，专利文献2中，由于使用p型GaN栅极层来实现常断开，所以，将高浓度P型GaN层与栅极电极欧姆连接。使用欧姆GIT(Gate Injection Transistor，栅极注入晶体管)来进行欧姆连接，所述欧姆GIT是对栅极电极流通电流，从栅极电极对高浓度P型GaN层注入电洞，以此进行传导率调变。
[背景技术文献]
[专利文献]
[专利文献1]日本专利特开2017-73506号公报
[专利文献2]日本专利特开2006-339561号公报
[非专利文献1]Tian-Li Wu et al.,”Forward Bias Gate Breakdown Mechanismin Enhancement-Mode P-GaN Gate AlGaN/GaN High-Electron Mobility Transistors”,IEEE Electron Device Letters,Vol.36,no.10,pp.1001-1003,2015.
[非专利文献2]M.Meneghini et al.,”Gate Stability of GaN-Based HEMTswith P-Type Gate”,Electronics,Vol.5,no.14,pp.1-8,2016.
发明内容
[发明要解决的问题]
作为使用p型GaN栅极层的常断开型的氮化物半导体HEMT而制成的产品中，作为绝对最大额定项目之一的正向的栅极最大额定电压VGSS+(此处是指能够稳定施加到栅极-源极间的最大电压)均较低。具体来说，这些产品的正向的栅极最大额定电压VGSS+为+6V左右。相对于此，栅极驱动电压为+5V左右，它们之间的差仅为1V左右。
而且，常断开型的氮化物半导体HEMT是低栅极电荷QG、定栅极-漏极电荷QGD、高互导gm的超高速动作器件，因此，受栅极控制段或功率段的少许寄生电感的影响而容易产生+1V左右的突波电压。于是，担心栅极-源极间电压(以下称为“栅极电压”)会超过栅极最大额定电压。
因此，为使栅极电压不超过栅极最大额定电压，例如采取使用作为外置栅极电阻来说值足够大的电阻的方法。但是，如果采取这种方法，那么无法实现使氮化物半导体HEMT的高速/高频动作的优点发挥作用的用法。
栅极最大额定电压主要以高温栅极偏压的可靠性为依据进行设定，但对栅极施加较大的正偏压时栅极漏电流急剧增加的现象会阻碍栅极最大额定电压的飞跃性改善(参照非专利文献1、2)。像这样栅极漏电流急剧增加的现象在非专利文献1、2中被称为IGBreakdown(栅极崩溃)。
本发明的目的在于提供一种能够提高正向的栅极最大额定电压的氮化物半导体装置。
[解决问题的技术手段]
本发明的一实施方式提供一种氮化物半导体装置，包含：第1氮化物半导体层，构成电子移行层；第2氮化物半导体层，形成在所述第1氮化物半导体层上，带隙大于所述第1氮化物半导体层，构成电子供给层；栅极部，形成在所述第2氮化物半导体层上；以及源极电极和漏极电极，隔着所述栅极部对向配置在所述第2氮化物半导体层上；所述栅极部包含：隆脊形状的第3氮化物半导体层，形成在所述第2氮化物半导体层上，含有受体型杂质；及栅极电极，形成在所述第3氮化物半导体层上；所述第3氮化物半导体层的膜厚大于100nm。
在该构成中，能够提高正向的栅极最大额定电压。
在本发明的一实施方式中，+8V的栅极电压处于保证电压范围内。
在本发明的一实施方式中，所述第3氮化物半导体层中的厚度方向上半部的所述受体型杂质的平均浓度为4×1019cm-3以下。
在本发明的一实施方式中，所述第3氮化物半导体层的膜厚为110nm以上。
在本发明的一实施方式中，所述第3氮化物半导体层中的厚度方向上半部的所述受体型杂质的平均浓度为1×1019cm-3以上。
在本发明的一实施方式中，在所述第3氮化物半导体层中的厚度方向上半部，所述受体型杂质的浓度存在随着朝向比所述第3氮化物半导体层的较深位置侧更浅的位置侧而降低的变化点，且所述变化点位于所述第3氮化物半导体层的表面到距表面20nm的深度位置的范围内。
在本发明的一实施方式中，所述第3氮化物半导体层中的厚度方向下半部的所述受体型杂质的平均浓度为5×1018cm-3以上。
在本发明的一实施方式中，所述第3氮化物半导体层中的厚度方向下半部的所述受体型杂质的平均浓度为7×1018cm-3以上。
在本发明的一实施方式中，所述第3氮化物半导体层中的厚度方向下半部的所述受体型杂质的峰值为3×1019cm-3以下。
在本发明的一实施方式中，所述第3氮化物半导体层的膜厚为110nm以上150nm以下。
在本发明的一实施方式中，+9V的栅极电压处于保证电压范围内。
在本发明的一实施方式中，所述第1氮化物半导体层由GaN层构成，所述第2氮化物半导体层由AlxGa1－xN(0＜x≦1)层构成，所述第3氮化物半导体层由AlyGa1－yN(0≦y＜1，y＜x)层构成。
在本发明的一实施方式中，所述受体杂质为Mg。
在本发明的一实施方式中，所述受体杂质为Zn。
在本发明的一实施方式中，所述第2氮化物半导体层的膜厚为15nm以上。
在本发明的一实施方式中，所述第2氮化物半导体层的Al组成x为x≦0.15。
在本发明的一实施方式中，位于所述源极电极及所述漏极电极正下方的所述第2氮化物半导体层的膜厚比其以外区域的所述第2氮化物半导体层的膜厚薄。
在本发明的一实施方式中，位于所述源极电极及所述漏极电极正下方的所述第2氮化物半导体层中含有Si。
在本发明的一实施方式中，所述栅极电极与所述第3氮化物半导体层肖特基接触。
在本发明的一实施方式中，在所述第3氮化物半导体层上形成带隙大于所述第3氮化物半导体层的第4氮化物半导体层，且所述栅极电极形成在所述第4氮化物半导体层上。
在本发明的一实施方式中，所述第4氮化物半导体层为AlzGa1－zN(0≦z＜1，y＜x≦z)层。
在本发明的一实施方式中，所述栅极电极与所述第4氮化物半导体层肖特基接触。
在本发明的一实施方式中，在所述第2氮化物半导体层上，至少所述第2氮化物半导体层与所述第3氮化物半导体层之间的区域内形成有带隙大于所述第2氮化物半导体层的第5氮化物半导体层。
在本发明的一实施方式中，所述第5氮化物半导体层为AlaGa1－aN(0≦a＜1，z≦a)层。
在本发明的一实施方式中，相对于所述第2氮化物半导体层及所述第5氮化物半导体层的总膜厚来说的Al组成的每单位厚度的平均值与所述第4氮化物半导体层的每单位厚度的Al组成大致相等。
在本发明的一实施方式中，所述第5氮化物半导体层的膜厚比所述第2氮化物半导体层的膜厚薄。
在本发明的一实施方式中，关于所述隆脊形状的第3氮化物半导体层正下方以外的区域的所述第5氮化物半导体层，存在有在厚度方向上去除一部分或全部的去除区域。
在本发明的一实施方式中，所述去除区域位于所述源极电极及所述漏极电极的下方区域。
在本发明的一实施方式中，位于所述源极电极及所述漏极电极正下方的所述第2氮化物半导体层与所述第5氮化物半导体层中的至少一层中含有Si。
在本发明的一实施方式中，所述去除区域位于所述隆脊形状的第3氮化物半导体层的底部附近。
在本发明的一实施方式中，所述去除区域相当于所述隆脊形状的第3氮化物半导体层正下方以外的整个区域。
在本发明的一实施方式中，俯视下，所述栅极电极的两侧缘比所述第3氮化物半导体层的对应的侧缘朝内侧后退。
在本发明的一实施方式中，所述第3氮化物半导体层是由形成在所述第2氮化物半导体层上的主体部、及形成在所述主体部的上表面的宽度中间部上的上方突出部构成，且在所述上方突出部的顶面的上方存在所述栅极电极。
在本发明的一实施方式中，如果将接通电阻设为RON，将栅极电荷设为QG，那么RON·QG为150[mΩnc]以下。
在本发明的一实施方式中，RON·QG为90[mΩnc]以下。
在本发明的一实施方式中，阈值电压为1V以上。
在本发明的一实施方式中，俯视下，所述栅极电极的两侧缘比所述第3氮化物半导体层的对应的侧缘朝内侧后退，如果将所述栅极电极的一侧缘与所述第3氮化物半导体层的对应的侧缘的距离设为第1凸缘宽度L1，将所述栅极电极的另一侧缘与所述第3氮化物半导体层的对应的侧缘的距离设为第2凸缘宽度L2，那么所述第1凸缘宽度L1及所述第2凸缘宽度L2中的至少一个凸缘宽度为5nm以上110nm以下。
在本发明的一实施方式中，所述第1凸缘宽度L1及所述第2凸缘宽度L2中的至少一个凸缘宽度为5nm以上55nm以下。
在本发明的一实施方式中，所述第1凸缘宽度L1及所述第2凸缘宽度L2中的至少一个凸缘宽度设定为所述第3氮化物半导体层的膜厚越厚则越小。
在本发明的一实施方式中，如果将所述第3氮化物半导体层的膜厚设为t[nm]，那么所述第1凸缘宽度L1[nm]及所述第2凸缘宽度L2[nm]中的至少一个宽度Li(i＝1或2)满足下式(a)的条件。
5≦Li≦55·[(1－{(t－100)/200}]…(a)
在本发明的一实施方式中，俯视下，所述栅极电极的两侧缘比所述第3氮化物半导体层的对应的侧缘朝内侧后退，如果将所述栅极电极的一侧缘与所述第3氮化物半导体层的对应的侧缘的距离设为第1凸缘宽度L1，将所述栅极电极的另一侧缘与所述第3氮化物半导体层的对应的侧缘的距离设为第2凸缘宽度L2，将所述第1凸缘宽度L1与所述第2凸缘宽度L2的和设为总凸缘宽度L，那么所述总凸缘宽度L为10nm以上220nm以下。
在本发明的一实施方式中，所述总凸缘宽度L为10nm以上110nm以下。
在本发明的一实施方式中，所述总凸缘宽度L设定为所述第3氮化物半导体层的膜厚越厚则越小。
在本发明的一实施方式中，如果将所述第3氮化物半导体层的膜厚设为t[nm]，那么所述总凸缘宽度L[nm]满足下式(b)的条件。
10≦L≦110·[(1－{(t－100)/200}]…(b)
在本发明的一实施方式中，俯视下，所述栅极电极的两侧缘比所述第3氮化物半导体层的对应的侧缘朝内侧后退，如果将所述栅极电极的一侧缘与所述第3氮化物半导体层的对应的侧缘的距离设为第1凸缘宽度L1，将所述栅极电极的另一侧缘与所述第3氮化物半导体层的对应的侧缘的距离设为第2凸缘宽度L2，将所述第3氮化物半导体层的膜厚设为t，那么所述第1凸缘宽度L1及所述第2凸缘宽度L2中的至少一个宽度Li(i＝1或2)满足下式(c)的条件。
t/12<Li<t/2…(c)
在本发明的一实施方式中，俯视下，所述栅极电极的两侧缘比所述第3氮化物半导体层的对应的侧缘朝内侧后退，如果将所述栅极电极的一侧缘与所述第3氮化物半导体层的对应的侧缘的距离设为第1凸缘宽度L1，将所述栅极电极的另一侧缘与所述第3氮化物半导体层的对应的侧缘的距离设为第2凸缘宽度L2，将所述第1凸缘宽度L1与所述第2凸缘宽度L2的和设为总凸缘宽度L，将所述第3氮化物半导体层的膜厚设为t，那么所述总凸缘宽度L[nm]满足下式(d)的条件。
t/6<L<t…(d)
在本发明的一实施方式中，所述第3氮化物半导体层的膜厚t为150nm以下。
在本发明的一实施方式中，所述第3氮化物半导体层的膜厚t为125nm以上。
在本发明的一实施方式中，所述栅极电极的膜厚为150nm以上。
在本发明的一实施方式中，所述栅极电极的膜厚为50nm以上。
在本发明的一实施方式中，所述第3氮化物半导体层中的所述漏极电极侧的侧缘到所述漏极电极的距离为10μm以下。
在本发明的一实施方式中，所述第3氮化物半导体层中的所述漏极电极侧的侧缘到所述漏极电极的距离为5μm以下。
在本发明的一实施方式中，所述第1氮化物半导体层由GaN层构成，所述第2氮化物半导体层由AlxGa1－xN层(0＜x≦1)层构成，所述第3氮化物半导体层由AlyGa1－yN(0≦y＜1，y＜x)层构成。
在本发明的一实施方式中，所述受体型杂质为Mg或Zn。
在本发明的一实施方式中，所述栅极电极与所述第3氮化物半导体层肖特基接触。
在本发明的一实施方式中，栅极-源极间额定电压为8V以上。
在本发明的一实施方式中，漏极-源极间额定电压为300V以下。
在本发明的一实施方式中，如果将接通电阻设为RON，将栅极电荷设为QG，那么RON·QG为100[mΩnc]以下。
本发明的所述或进而其它目的、特征及效果通过参照随附图式在下文加以叙述的实施方式的说明而明确。
附图说明
图1是用来说明本发明的第1实施方式的氮化物半导体装置的构成的剖视图。
图2A是表示第3氮化物半导体层的相对于厚度方向位置来说的受体型杂质的浓度的设定例的曲线图。
图2B是表示第3氮化物半导体层的相对于厚度方向位置来说的受体型杂质的浓度的另一设定例的曲线图。
图3A是表示图1的氮化物半导体装置的制造步骤的一例的剖视图。
图3B是表示图3A的下一步骤的剖视图。
图3C是表示图3B的下一步骤的剖视图。
图3D是表示图3C的下一步骤的剖视图。
图3E是表示图3D的下一步骤的剖视图。
图3F是表示图3E的下一步骤的剖视图。
图3G是表示图3F的下一步骤的剖视图。
图3H是表示图3G的下一步骤的剖视图。
图3I是表示图3H的下一步骤的剖视图。
图4是表示第3氮化物半导体层的膜厚及第3氮化物半导体层的厚度方向上半部的受体型杂质的平均浓度中的至少一者不同的7个样品各自的栅极漏电流IG相对于栅极-源极间电压VGS的测定结果的曲线图。
图5是表示添加至第3氮化物半导体层的Mg的目标浓度为1×1019cm-3、3×1019cm-3及6×1019cm-3的各情况下的阈值电压的曲线图。
图6A是表示第3氮化物半导体层的相对于厚度方向位置来说的受体型杂质的浓度的又一设定例的曲线图。
图6B是表示第3氮化物半导体层的相对于厚度方向位置来说的受体型杂质的浓度的又一设定例的曲线图。
图6C是表示第3氮化物半导体层的相对于厚度方向位置来说的受体型杂质的浓度的又一设定例的曲线图。
图6D是表示第3氮化物半导体层的相对于厚度方向位置来说的受体型杂质的浓度的又一设定例的曲线图。
图7是用来说明本发明的第2实施方式的氮化物半导体装置的构成的剖视图。
图8是用来说明本发明的第3实施方式的氮化物半导体装置的构成的剖视图。
图9是用来说明本发明的第4实施方式的氮化物半导体装置的构成的剖视图。
图10是用来说明本发明的第5实施方式的氮化物半导体装置的构成的剖视图。
图11是表示第2、第5、第3及第4氮化物半导体层的相对于厚度方向位置来说的Al组成的设定例的曲线图。
图12是用来说明本发明的第6实施方式的氮化物半导体装置的构成的剖视图。
图13是用来说明本发明的第7实施方式的氮化物半导体装置的构成的剖视图。
图14是用来说明本发明的第8实施方式的氮化物半导体装置的构成的剖视图。
图15是用来说明如果凸缘宽度过大那么阈值电压Vth变高的理由的局部剖视图。
图16A是表示图14的氮化物半导体装置的制造步骤的一例的剖视图。
图16B是表示图16A的下一步骤的剖视图。
图16C是表示图16B的下一步骤的剖视图。
图16D是表示图16C的下一步骤的剖视图。
图16E是表示图16D的下一步骤的剖视图。
图16F是表示图16E的下一步骤的剖视图。
图16G是表示图16F的下一步骤的剖视图。
图16H是表示图16G的下一步骤的剖视图。
图16I是表示图16H的下一步骤的剖视图。
图16J是表示图16I的下一步骤的剖视图。
图16K是表示图16J的下一步骤的剖视图。
具体实施方式
图1是用来说明本发明的第1实施方式的氮化物半导体装置的构成的剖视图。
氮化物半导体装置1包含衬底2、形成在衬底2的表面的缓冲层3、在缓冲层3上外延生长的第1氮化物半导体层4、在第1氮化物半导体层4上外延生长的第2氮化物半导体层5、及形成在第2氮化物半导体层5上的栅极部20。
该氮化物半导体装置1还包含覆盖第2氮化物半导体层5及栅极部20的钝化膜6。该氮化物半导体装置1还包含贯通形成在钝化膜6的源极接触孔7及漏极接触孔8而与第2氮化物半导体层5欧姆接触的源极电极9及漏极电极10。源极电极9及漏极电极10隔开间隔而配置。源极电极9以覆盖栅极部20的方式形成。
衬底2例如可为低电阻的硅衬底。低电阻的硅衬底例如可为具有0.001Ωmm～0.5Ωmm(更具体来说为0.01Ωmm～0.1Ωmm左右)的电阻率的p型衬底。另外，衬底2除低电阻的硅衬底以外，也可为低电阻的SiC衬底、低电阻的GaN衬底等。衬底2的厚度在半导体制程中例如为650μm左右，在进行芯片化的前阶段被研磨到300μm以下程度。衬底2电连接到源极电极9。
在本实施方式中，缓冲层3是由积层多个氮化物半导体膜而成的多层缓冲层构成。在本实施方式中，缓冲层3是由第1缓冲层(省略图示)及第2缓冲层(省略图示)构成，所述第1缓冲层与衬底2的表面相接，由AlN膜构成，所述第2缓冲层积层在该第1缓冲层的表面(与衬底2为相反侧的表面)，由AlN/AlGaN超晶格层构成。第1缓冲层的膜厚为100nm～500nm左右。第2缓冲层的膜厚为500nm～2μm左右。缓冲层3例如也可由AlGaN的单膜或复合膜或者AlGaN/GaN超晶格膜构成。
第1氮化物半导体层4构成电子移行层。在本实施方式中，第1氮化物半导体层4由GaN层构成，其厚度为0.5μm～2μm左右。另外，为了抑制流经第1氮化物半导体层4的漏电流，也可在表面区域以外导入用来形成为半绝缘性的杂质。在此情况下，杂质的浓度优选为4×1016cm-3以上。另外，杂质例如为C或Fe。
第2氮化物半导体层5构成电子供给层。第2氮化物半导体层5由带隙大于第1氮化物半导体层4的氮化物半导体构成。具体来说，第2氮化物半导体层5由Al组成高于第1氮化物半导体层4的氮化物半导体构成。氮化物半导体中，Al组成越高，带隙越大。在本实施方式中，第2氮化物半导体层5由AlxGa1－xN层(0＜x≦1)构成。x的组成优选为10％～30％，更优选为10％～15％。第2氮化物半导体层5的厚度优选为5nm～25nm，更优选为15nm～25nm。
这样一来，第1氮化物半导体层(电子移行层)4与第2氮化物半导体层(电子供给层)5是由带隙(Al组成)不同的氮化物半导体构成，它们之间产生晶格失配。而且，由于第1氮化物半导体层4及第2氮化物半导体层5的自发极化、及它们之间的晶格失配所引起的压电极化，第1氮化物半导体层4与第2氮化物半导体层5的界面的第1氮化物半导体层4的传导带的能阶低于费米能阶。由此，在第1氮化物半导体层4内，二维电子气(2DEG)11扩散到靠近第1氮化物半导体层4与第2氮化物半导体层5的界面的位置(例如距界面几
Figure BDA0003316090110000101
左右的距离)。
栅极部20包含有在第2氮化物半导体层5上外延生长的隆脊形状的第3氮化物半导体层(半导体栅极层)21、及形成在第3氮化物半导体层21上的栅极电极22。栅极部20偏靠源极接触孔7而配置。
第3氮化物半导体层21由掺杂了受体型杂质的氮化物半导体构成。更具体来说，第3氮化物半导体层21由掺杂了受体型杂质的AlyGa1－yN(0≦y＜1，y＜x)层构成。在本实施方式中，第3氮化物半导体层21由掺杂了受体型杂质的GaN层(p型GaN层)构成。在本实施方式中，第3氮化物半导体层21的横截面为厚度方向上较长的矩形。
第3氮化物半导体层21是以如下目的而设置，即，在栅极部20的正下方区域，使由第1氮化物半导体层4(电子移行层)及第2氮化物半导体层5(电子供给层)形成的界面的传导带变化，在未施加栅极电压的状态下，在栅极部20的正下方区域不产生二维电子气11。
在本实施方式中，受体型杂质为Mg(镁)。受体型杂质也可为Zn(锌)等的除Mg以外的受体型杂质。
第3氮化物半导体层21的膜厚优选大于100nm，更优选为110nm以上。第3氮化物半导体层21的膜厚更优选为110nm以上150nm以下。其理由在下文叙述。在本实施方式中，第3氮化物半导体层21的膜厚为120nm左右。
图2A是表示第3氮化物半导体层21的相对于厚度方向位置来说的受体型杂质的浓度的设定例的曲线图。如图1所示，第3氮化物半导体层21的厚度方向位置由第3氮化物半导体层21的从第2氮化物半导体层5侧的表面(第3氮化物半导体层21的下表面)起的距离x表示。
图2A中，t表示第3氮化物半导体层21的膜厚。图2A中，NA1设定为3×1019cm-3～4×1019cm-3的范围内的值。NA2设定为5×1018cm-3～7×1018cm-3的范围内的值。
图2A的例中，由于受体型杂质使用Mg，所以通过存储器效应而受体型杂质的导入延迟，因此，第3氮化物半导体层21的厚度方向位置x为0附近时，受体型杂质的浓度为0。如果第3氮化物半导体层21的厚度方向位置x大于0附近，那么随着第3氮化物半导体层21的厚度方向位置x变大，受体型杂质浓度从0急剧增加到NA1与NA2的中间值。在第3氮化物半导体层21的厚度方向位置x为受体型杂质浓度增加到NA1与NA2的中间值的位置以上且小于t的区域，受体型杂质浓度维持NA2。
此外，第3氮化物半导体层21的相对于厚度方向位置来说的受体型杂质的浓度(浓度分布)能够通过二次离子质量分析(SIMS：Secondary Ion Mass Spectrometry)测定。但是，由于无法准确测定第3氮化物半导体层21的栅极电极22侧的表面中的受体型杂质的浓度，因此，该表面中的受体型杂质的测定结果未用于受体型杂质的平均浓度的算出。
第3氮化物半导体层21中的厚度方向上半部的受体型杂质的平均浓度优选为4×1019cm-3以下。第3氮化物半导体层21中的厚度方向上半部的受体型杂质的平均浓度更优选为3×1019cm-3以下。在本实施方式中，第3氮化物半导体层21中的厚度方向上半部的受体型杂质的平均浓度为1×1019cm-3～3×1019cm-3左右。
第3氮化物半导体层21中的厚度方向下半部的受体型杂质的平均浓度优选为5×1018cm-3以上。第3氮化物半导体层21中的厚度方向下半部的受体型杂质的平均浓度更优选为7×1018cm-3以上。
此外，如图2B所示，在第3氮化物半导体层21中的厚度方向上半部，受体型杂质的浓度也可存在随着朝向比第3氮化物半导体层21的较深位置侧更浅的位置侧而降低的变化点A。变化点A优选位于第3氮化物半导体层21的表面到距表面20nm的深度位置的范围内。
栅极电极22的横截面为横长的矩形。栅极电极22的宽度比第3氮化物半导体层21的宽度窄。栅极电极22形成在第3氮化物半导体层21的上表面的宽度中间部上。因此，在栅极电极22的上表面与第3氮化物半导体层21的一侧部的上表面之间形成阶差，并且在栅极电极22的上表面与第3氮化物半导体层21的另一侧部的上表面之间形成阶差。另外，俯视下，栅极电极22的两侧缘比第3氮化物半导体层21的对应的侧缘朝内侧后退。
在本实施方式中，栅极电极22与第3氮化物半导体层21的上表面肖特基接触。栅极电极22由TiN构成。栅极电极22的膜厚为50nm～150nm左右。栅极电极22也可由Ti膜、TiN膜及TiW膜中的任一种单膜或它们中的2种以上的膜的任意组合所形成的复合膜构成。
钝化膜6覆盖第2氮化物半导体层5的表面(接触孔7、8所面对的区域除外)以及栅极部20的侧面和表面。钝化膜6的膜厚为50nm～200nm左右。在本实施方式中，钝化膜6由SiN膜构成。钝化膜6也可由SiN膜、SiO2膜、SiON膜、Al2O3膜、AlN膜及AlON膜中的任一种单膜或这些膜中2种以上的膜的任意组合所形成的复合膜构成。
源极电极9及漏极电极10例如由与第2氮化物半导体层5欧姆接触的第1金属层(欧姆金属层)、积层在第1金属层上的第2金属层(主电极金属层)、积层在第2金属层上的第3金属层(密接层)、及积层在第3金属层上的第4金属层(障壁金属层)构成。第1金属层例如是厚度为10nm～20nm左右的Ti层。第2金属层例如是厚度为100nm～300nm左右的AlCu层。第3金属层例如是厚度为10nm～20nm左右的Ti层。第4金属层例如是厚度为10nm～50nm左右的TiN层。
在该氮化物半导体装置1中，在第1氮化物半导体层4(电子移行层)上形成带隙(Al组成)不同的第2氮化物半导体层5(电子供给层)而形成异质接面。由此，在第1氮化物半导体层4与第2氮化物半导体层5的界面附近的第1氮化物半导体层4内形成二维电子气11，并形成利用该二维电子气11作为通道的HEMT。栅极电极22隔着第3氮化物半导体层21而与第2氮化物半导体层5对向。
在栅极电极22的下方，通过由p型GaN层构成的第3氮化物半导体层21中所含的离子化受体，第1氮化物半导体层4及第2氮化物半导体层5的能阶提高。因此，第1氮化物半导体层4与第2氮化物半导体层5之间的异质接面界面中的传导带的能阶大于费米能阶。因此，在栅极电极22(栅极部20)的正下方，不会形成因第1氮化物半导体层4及第2氮化物半导体层5的自发极化及它们的晶格失配所引起的压电极化而产生的二维电子气11。
由此，当未对栅极电极22施加偏压时(零偏压时)，由二维电子气11形成的通道在栅极电极22的正下方被阻断。这样一来，实现常断开型的HEMT。当对栅极电极22施加适当的接通电压(例如5V)时，在栅极电极22正下方的第1氮化物半导体层4内，通道被诱发，栅极电极22的两侧的二维电子气11被连接。由此，源极-漏极间导通。
使用时，例如，在源极电极9与漏极电极10之间施加漏极电极10侧成为正的特定电压(例如50V～100V)。在该状态下，对栅极电极22，以源极电极9为基准电位(0V)，施加截止电压(0V)或接通电压(5V)。
如果将接通电阻设为RON，将栅极电荷设为QG，那么RON·QG优选为150[mΩnc]以下，更优选为90[mΩnc]以下。此时，漏极-源极间耐压例如为100V～150V。
图3A～图3I是用来说明所述氮化物半导体装置1的制造步骤的一例的剖视图，示出了制造步骤中的多个阶段的截面构造。
首先，如图3A所示，通过MOCVD(Metal Organic Chemical Vapor Deposition，有机金属化学气相沉积)法，在衬底2上外延生长缓冲层3、第1氮化物半导体层(电子移行层)4及第2氮化物半导体层(电子供给层)5。进而，通过MOCVD法，在第2氮化物半导体层5上外延生长作为第3氮化物半导体层21的材料膜的第3半导体材料膜71。
其次，如图3B所示，例如通过溅镀法，以覆盖所露出的表面整体的方式形成作为栅极电极22的材料膜的栅极电极膜72。然后，在栅极电极膜72上形成第1SiO2膜73。
其次，如图3C所示，例如通过干式蚀刻，保留栅极电极膜72表面的栅极电极制成预定区域上的第1SiO2膜73，选择性地去除第1SiO2膜73。然后，通过以第1SiO2膜73为掩模的干式蚀刻，将栅极电极膜72图案化。由此，形成栅极电极22。
其次，如图3D所示，例如通过电浆化学蒸镀法(PECVD法)，以覆盖所露出的表面整体的方式形成第2SiO2膜74。
其次，如图3E所示，例如通过干式蚀刻对第2SiO2膜74进行回蚀，由此形成覆盖栅极电极22及第1SiO2膜73的侧面的第2SiO2膜74。
其次，如图3F所示，通过以第1SiO2膜73及第2SiO2膜74为掩模的干式蚀刻，将第3半导体材料膜71图案化。由此，获得隆脊形状的第3氮化物半导体层21。
其次，如图3G所示，通过湿式蚀刻将第1SiO2膜73及第2SiO2膜74去除。由此，获得由隆脊形状的第3氮化物半导体层21及形成在第3氮化物半导体层21的上表面的宽度中间部上的栅极电极22构成的栅极部20。
其次，如图3H所示，以覆盖所露出的表面整体的方式形成钝化膜6。钝化膜6例如由SiN构成。然后，在钝化膜6中形成到达第2氮化物半导体层5的源极接触孔7及漏极接触孔8。
其次，如图3I所示，以覆盖所露出的表面整体的方式形成源极-漏极电极膜75。
最后，通过利用光刻法及蚀刻将源极-漏极电极膜75图案化，形成与第2氮化物半导体层5欧姆接触的源极电极9及漏极电极10。如此，获得如图1所示的构造的氮化物半导体装置1。
[模拟]
在氮化物半导体装置1中的第3氮化物半导体层21的厚度为60nm及120nm的各情况下，通过模拟，研究栅极-源极间电压(栅极电压)VGS为12V时的第3氮化物半导体层21内部的电场强度分布。其结果，在第3氮化物半导体层21的厚度为120nm的情况下，与第3氮化物半导体层21的厚度为60nm的情形相比，第3氮化物半导体层21内部的电场强度变小。
根据该模拟结果，可认为第3氮化物半导体层21的厚度越厚，第3氮化物半导体层21内部的电场强度越小。因此，可认为第3氮化物半导体层21的厚度越厚，栅极漏电流越小。
[实验1]
准备氮化物半导体装置1中的第3氮化物半导体层21的膜厚及第3氮化物半导体层21的厚度方向上半部的受体型杂质的平均浓度中的至少一者不同的7个样品S1～S7。受体型杂质为Mg。各样品S1～S7的膜厚及第3氮化物半导体层21的厚度方向上半部的受体型杂质的平均浓度(Mg浓度)如下。
S1：膜厚＝70nm、Mg浓度＝1×1019cm-3
S2：膜厚＝90nm、Mg浓度＝1×1019cm-3
S3：膜厚＝120nm、Mg浓度＝1×1019cm-3
S4：膜厚＝150nm、Mg浓度＝1×1019cm-3
S5：膜厚＝90nm、Mg浓度＝6×1018cm-3
S6：膜厚＝120nm、Mg浓度＝6×1018cm-3
S7：膜厚＝150nm、Mg浓度＝6×1018cm-3
并且，针对这些样品S1～S7，分别通过实验测定相对于栅极-源极间电压VGS的栅极漏电流IG。
图4是表示栅极漏电流IG相对于栅极-源极间电压VGS的测定结果的曲线图。
根据该实验结果，可知第3氮化物半导体层21的厚度越大，栅极漏电流急剧增加的栅极-源极间电压(引起栅极崩溃的栅极-源极间电压)越高。因此，可知第3氮化物半导体层21的厚度越大，正向的栅极最大额定电压越高。就该观点来说，第3氮化物半导体层21的厚度优选大于100nm，更优选为110nm以上。
根据图4可知，如果第3氮化物半导体层21的厚度大于100nm，那么栅极-源极间电压的8V处于保证电压范围内(正向的栅极最大额定电压范围内)。且可知，如果第3氮化物半导体层21的厚度为110nm以上，那么栅极-源极间电压的9V处于保证电压范围内(正向的栅极最大额定电压范围内)。
另一方面，在Mg浓度为6×1018cm-3的情况下，在栅极-源极间电压低于引起栅极崩溃的栅极-源极间电压的区域内，第3氮化物半导体层21的厚度越厚，栅极漏电流越大。因此，第3氮化物半导体层21的厚度优选大于100nm且为150nm以下，更优选为110nm以上150nm以下。
根据图4可知，即便第3氮化物半导体层21的厚度大于150nm，引起栅极崩溃的栅极-源极间电压也会变高，因此，不言而喻第3氮化物半导体层21的厚度也可大于150nm。
另外，已知，相比Mg浓度为1×1019cm-3的情况，Mg浓度为6×1018cm-3时引起栅极崩溃的栅极-源极间电压更高。也就是说，认为Mg浓度越低，引起栅极崩溃的栅极-源极间电压越高。但另一方面，在栅极-源极间电压低于引起栅极崩溃的栅极-源极间电压的区域内，Mg浓度越低，栅极漏电流越大，因此，认为Mg浓度优选处于某范围内。就该观点来说，第3氮化物半导体层21的厚度方向上半部的受体型杂质的平均浓度(Mg浓度)优选为4×1019cm-3以下且1×1019cm-3以上。
[实验2]
针对Mg作为添加到第3氮化物半导体层21的受体型杂质，其目标浓度值(目标浓度)为1×1019cm-3、3×1019cm-3及6×1019cm-3各种情形，研究阈值电压。
图5是表示其结果的曲线图。
如图5所示，将Mg的目标浓度为1×1019cm-3的情形与为3×1019cm-3的情形进行比较，发现Mg的目标浓度较大时，阈值电压变大。另一方面，将Mg的目标浓度为3×1019cm-3的情形与为6×1019cm-3的情形进行比较，发现Mg的目标浓度较大时，阈值电压变小。
也就是说，据图5所示，在作为杂质的Mg的浓度大于3×1019cm-3的情况下，担心阈值电压会降低。认为其原因在于，如果向第3氮化物半导体层21中过度添加作为杂质的Mg，那么对n型起作用的结晶缺陷增加。从这点来说，也支持应使Mg浓度具有上限的要求。
在所述实施方式中，第2氮化物半导体层5为AlGaN，其Al组成为15％以下，膜厚为15nm以上，因此，能够提高阈值电压。阈值电压优选为1V以上，更优选为1.3V以上。
在本实施方式中，栅极电极22使用肖特基金属，且栅极电极22与第3氮化物半导体层21肖特基接触，所以原本便不流通栅极电流。因此，概念与具有流通栅极电流的动作作为主动作的专利文献2不同。
图6A～图6D分别是表示第3氮化物半导体层21的相对于厚度方向位置来说的受体型杂质的浓度的又一设定例的曲线图。
图6A中，NA1、NA2、t及t0如下所述。
NA1＝4×1019cm-3
NA2＝3×1019cm-3
t＝120nm
t0＝30nm
在图6A的例中，第3氮化物半导体层21的厚度方向位置x为0附近时，受体型杂质浓度设定为零。在第3氮化物半导体层21的厚度方向位置x大于0附近且为t0(t0＜2/t)以下的区域，随着第3氮化物半导体层21的厚度方向位置x变大，受体型杂质浓度自0急剧增加到NA1。
在第3氮化物半导体层21的厚度方向位置x大于t0且为t0与t/2的中间的特定位置以下的区域，随着第3氮化物半导体层21的厚度方向位置x变大，受体型杂质浓度急剧降低到NA2。在第3氮化物半导体层21的厚度方向位置x为受体型杂质浓度降低到NA2的位置以上且小于t的区域，受体型杂质浓度维持NA2。在图6A的例中，受体型杂质浓度的峰值为4×1019cm-3。
图6B中，NA1、NA2、t、t0及t1如下。
NA1＝4×1019cm-3
NA2＝3×1019cm-3
t＝120nm
t0＝40nm
t1＝20nm
在图6B的例中，第3氮化物半导体层21的厚度方向位置x为0附近时，受体型杂质浓度设定为零。在第3氮化物半导体层21的厚度方向位置x大于0附近且为t1(t1＜t0)以下的区域，随着第3氮化物半导体层21的厚度方向位置x变大，受体型杂质浓度自0急剧增加到NA1。在第3氮化物半导体层21的厚度方向位置x大于t1且为t0(t0＜2/t)以下的区域，受体型杂质浓度维持NA1。
在第3氮化物半导体层21的厚度方向位置x大于t0且为t0与t/2的中间的特定位置以下的区域，随着第3氮化物半导体层21的厚度方向位置x变大，受体型杂质浓度急剧降低到NA2。在第3氮化物半导体层21的厚度方向位置x为受体型杂质浓度降低到NA2的位置以上且小于t的区域，受体型杂质浓度维持NA2。在图6B的例中，受体型杂质浓度的峰值为4×1019cm-3。
图6C中，NA1、NA2、t及t0如下。
NA1＝4×1019cm-3
NA2＝3×1019cm-3
t＝120nm
t0＝30nm
在图6C的例中，在第3氮化物半导体层21的厚度方向位置x为0以上且t0以下的区域，随着第3氮化物半导体层21的厚度方向位置x变大，受体型杂质浓度从0急剧增加到NA1。在大于t0且为t0与t/2的中间的特定位置以下的区域，随着第3氮化物半导体层21的厚度方向位置x变大，受体型杂质浓度急剧降低到NA2。在第3氮化物半导体层21的厚度方向位置x为受体型杂质浓度降低到NA2的位置以上且小于t的区域，受体型杂质浓度维持NA2。在图6C的例中，受体型杂质浓度的峰值为4×1019cm-3。
图6D中，NA1、NA2、t、t0及t1如下。
NA1＝4×1019cm-3
NA2＝3×1019cm-3
t＝120nm
t0＝30nm
t1＝10nm
在图6D的例中，在第3氮化物半导体层21的厚度方向位置x为0以上且t1(t1＜t0)以下的区域，随着第3氮化物半导体层21的厚度方向位置x变大，受体型杂质浓度从0急剧增加到NA1。在第3氮化物半导体层21的厚度方向位置x大于t1且为t0(t0＜2/t)以下的区域，受体型杂质浓度维持NA1。
在第3氮化物半导体层21的厚度方向位置x大于t0且为t0与t/2的中间的特定位置以下的区域，随着第3氮化物半导体层21的厚度方向位置x变大，受体型杂质浓度急剧降低到NA2。在第3氮化物半导体层21的厚度方向位置x为受体型杂质浓度降低至NA2的位置以上且小于t的区域，受体型杂质浓度维持NA2。在图6D的例中，受体型杂质浓度的峰值为4×1019cm-3。
如图6A～图6D所示，第3氮化物半导体层21中的厚度方向下半部的受体型杂质的峰值优选为4×1019cm-3以下。
图7～图10是用来说明本发明的第2～第5实施方式的氮化物半导体装置1A～1D的构成的剖视图。在图7～图10中，对与所述图1的各部对应的部分标注与图1相同的符号而表示。
参照图7，在第2实施方式的氮化物半导体装置1A中，第3氮化物半导体层21的横截面为等腰梯形。
参照图8，在第3实施方式的氮化物半导体装置1B中，第3氮化物半导体层21是由形成在第2氮化物半导体层5上且横截面为横长矩形的下部21A、及形成在下部21A的上表面且横截面为等腰梯形的上部21B构成。
参照图9，在第4实施方式的氮化物半导体装置1C中，第3氮化物半导体层21是由形成在第2氮化物半导体层5上且横截面为等腰梯形的下部21A、及形成在下部21A的上表面且横截面为等腰梯形的上部21B构成。下部21A的侧面相对于第2氮化物半导体层5的表面的倾斜度大于上部21B的侧面相对于第2氮化物半导体层5的表面的倾斜度。
参照图10，在第5实施方式的氮化物半导体装置1D中，在第2氮化物半导体层5与第3氮化物半导体层21之间，介存有带隙大于第2氮化物半导体层5的第5氮化物半导体层23。另外，在第3氮化物半导体层21的整个上表面形成有带隙大于第3氮化物半导体层的第4氮化物半导体层24。而且，在第4氮化物半导体层24的上表面的宽度中间部上形成有栅极电极22。第4氮化物半导体层24是本发明的“第4氮化物半导体层”的一例，第5氮化物半导体层23是本发明的“第5氮化物半导体层”的一例。
因此，栅极部20是由形成在第2氮化物半导体层5上的第5氮化物半导体层23、形成在第5氮化物半导体层23上的第3氮化物半导体层21、形成在第3氮化物半导体层21上的第4氮化物半导体层24、及形成在第4氮化物半导体层24上的栅极电极22构成。
第4氮化物半导体层24由AlzGa1－zN(0≦z＜1，y＜x≦z)层构成。第4氮化物半导体层24的膜厚为10nm～15nm左右。第5氮化物半导体层23由AlaGa1－aN(0≦a＜1，z≦a)层构成。第5氮化物半导体层23的膜厚为1nm～5nm左右。第5氮化物半导体层23的膜厚优选比第2氮化物半导体层5的膜厚薄。
在第5实施方式中，在栅极电极22与第3氮化物半导体层21之间介存有带隙大于第3氮化物半导体层的第4氮化物半导体层24，因此，与第1实施方式相比，可进一步减少栅极漏电流。另外，在第2氮化物半导体层5与第3氮化物半导体层21之间介存有带隙大于第2氮化物半导体层5且更接近绝缘体的第5氮化物半导体层23，因此，可进而减少栅极漏电流。
另外，在第5实施方式中，在第2氮化物半导体层5的整个表面形成有第5氮化物半导体层23的材料膜且在该材料膜上形成有第3氮化物半导体层21的材料膜的状态下，能够通过利用蚀刻将第3氮化物半导体层21的材料膜图案化，而形成第3氮化物半导体层21。此时，由于可利用第5氮化物半导体层23的材料膜作为蚀刻终止层，因此，当将第3氮化物半导体层21的材料膜图案化时，可抑制第2氮化物半导体层5的表面被蚀刻。尤其在第3氮化物半导体层21的膜厚较厚而更难进行蚀刻控制的情况下可期待较大的效果。
图11是表示第2、第5、第3及第4氮化物半导体层5、23、21、24的相对于厚度方向位置来说的Al组成的设定例的曲线图。如图10所示，第2、第5、第3及第4氮化物半导体层5、23、21、24的厚度方向位置由距第2氮化物半导体层5与第5氮化物半导体层23的边界位置的距离x而表示。但是，x在第2氮化物半导体层5与第5氮化物半导体层23的边界的上方位置取正值，在该边界位置的下方位置取负值。
在图11的例中，相对于第2氮化物半导体层5及第5氮化物半导体层23的总膜厚来说的Al组成的每单位厚度的平均值与第4氮化物半导体层24的每单位厚度的Al组成大致相等。由此，第3氮化物半导体层21中的第5氮化物半导体层23侧的表面出现的电洞的浓度与第3氮化物半导体层21中的第4氮化物半导体层24侧表面出现的电子的浓度大致相等，因此，即便形成有第5氮化物半导体层23或第4氮化物半导体层24，也可期待抑制对阈值电压的不良影响。
图12是用来说明本发明的第6实施方式的氮化物半导体装置1E的剖视图。图12中，对与所述图10的各部对应的部分标注与图10相同的符号而表示。
第6实施方式的氮化物半导体装置1E的构成与第5实施方式的氮化物半导体装置1D大致相同。第6实施方式与第5实施方式的不同点在于，由与第5氮化物半导体层23相同的材料构成的第6氮化物半导体层25也形成在第2氮化物半导体层5上的栅极部20以外的区域。在第6实施方式中，第5氮化物半导体层23及第6氮化物半导体层25相当于本发明的“第5氮化物半导体层”。根据该形状，形成抑制了从栅极部20的正下方朝漏极电极10侧产生二维电子气11的区域，漏极-源极间漏电流、及漏极-源极间耐压得到改善。
但是，在形成在第2氮化物半导体层5上的栅极部20以外的区域的第6氮化物半导体层25，在第5氮化物半导体层23的周围部分形成有在厚度方向贯通第6氮化物半导体层25的槽31，钝化膜6的一部分进入到该槽内。另外，在第6氮化物半导体层25中，形成有与积层在其上的钝化膜6的源极接触孔7及漏极接触孔8分别连通的源极接触孔37及漏极接触孔38。
源极电极9贯通源极接触孔7、37而与第2氮化物半导体层5欧姆接触。漏极电极10贯通漏极接触孔8、38而与第2氮化物半导体层5欧姆接触。
图13是用来说明本发明的第7实施方式的氮化物半导体装置1F的剖视图。在图13中，对与所述图10的各部对应的部分标注与图10相同的符号而表示。
第7实施方式的氮化物半导体装置1F的构成与第5实施方式的氮化物半导体装置1D大致相同。在第7实施方式中，第3氮化物半导体层21是由形成在第5氮化物半导体层23上的横截面为横长矩形的主体部211、及形成在主体部211上表面的宽度中间部上的上方突出部212构成。
在上方突出部212的上表面(顶面)与主体部211的一侧的上表面之间形成有阶差，并且在上方突出部212的上表面与主体部211的另一侧的上表面之间形成有阶差。在上方突出部212的整个上表面形成有第4氮化物半导体层24。在第4氮化物半导体层24的整个上表面形成有栅极电极22。
在第7实施方式中，电场集中在半导体栅极层21的主体部211的上表面与上方突出部212的侧面相交的部位。也就是说，在第7实施方式中，可使电场集中的位置从栅极电极22的下表面的宽度方向端离开。由此，能够抑制从栅极电极22的宽度方向端的栅极漏电流。由此，可进一步减少栅极漏电流。
图14是用来说明本发明的第8实施方式的化物半导体装置的构成的剖视图。
氮化物半导体装置1G包含衬底2、形成在衬底2的表面的缓冲层3、在缓冲层3上外延生长的第1氮化物半导体层4、在第1氮化物半导体层4上外延生长的第2氮化物半导体层5、及形成在第2氮化物半导体层5上的栅极部20。
进而，该氮化物半导体装置1G包含覆盖第2氮化物半导体层5及栅极部20的钝化膜6、及形成在钝化膜6上的障壁金属膜12。该氮化物半导体装置1G还包含源极电极9及漏极电极10，所述源极电极9及漏极电极10是贯通形成在钝化膜6与障壁金属膜12的积层膜中的源极接触孔7及漏极接触孔8而与第2氮化物半导体层5接触。源极电极9及漏极电极10隔开间隔而配置。源极电极9以覆盖栅极部20的方式形成。
衬底2例如可为低电阻的硅衬底。低电阻的硅衬底例如可为具有0.001Ωmm～0.5Ωmm(更具体来说为0.01Ωmm～0.1Ωmm左右)的电阻率的p型衬底。另外，衬底2除低电阻的硅衬底以外，也可为低电阻的SiC衬底、低电阻的GaN衬底等。衬底2的厚度在半导体制程中例如为650μm左右，在进行芯片化的前阶段被研磨到300μm以下程度。衬底2电连接到源极电极9。
在本实施方式中，缓冲层3是由积层多个氮化物半导体膜而成的多层缓冲层构成。在本实施方式中，缓冲层3是由第1缓冲层(省略图示)及第2缓冲层(省略图示)构成，所述第1缓冲层与衬底2的表面相接，由AlN膜构成，所述第2缓冲层积层在该第1缓冲层的表面(与衬底2为相反侧的表面)，由AlN/AlGaN超晶格层构成。第1缓冲层的膜厚为100nm～500nm左右。第2缓冲层的膜厚为500nm～2μm左右。缓冲层3例如也可由AlGaN的单膜或复合膜或者AlGaN/GaN超晶格膜构成。
第1氮化物半导体层4构成电子移行层。在本实施方式中，第1氮化物半导体层4由GaN层构成，其厚度为0.5μm～2μm左右。另外，为了抑制流经第1氮化物半导体层4的漏电流，也可在表面区域以外导入用来形成为半绝缘性的杂质。在此情况下，杂质的浓度优选为4×1016cm-3以上。另外，杂质例如为C或Fe。
第2氮化物半导体层5构成电子供给层。第2氮化物半导体层5由带隙大于第1氮化物半导体层4的氮化物半导体构成。具体来说，第2氮化物半导体层5由Al组成比第1氮化物半导体层4高的氮化物半导体构成。在氮化物半导体中，Al组成越高，带隙越大。在本实施方式中，第2氮化物半导体层5由AlxGa1－xN层(0＜x≦1)构成。x的组成优选为10％～30％，更优选为10％～15％。第2氮化物半导体层5的厚度优选为5nm～25nm，更优选为15nm～25nm。
这样一来，第1氮化物半导体层(电子移行层)4与第2氮化物半导体层(电子供给层)5是由带隙(Al组成)不同的氮化物半导体构成，它们之间产生晶格失配。而且，由于第1氮化物半导体层4及第2氮化物半导体层5的自发极化及它们之间间的晶格失配所引起的压电极化，第1氮化物半导体层4与第2氮化物半导体层5的界面的第1氮化物半导体层4的传导带的能阶低于费米能阶。由此，在第1氮化物半导体层4内，二维电子气(2DEG)11扩散到靠近第1氮化物半导体层4与第2氮化物半导体层5的界面的位置(例如距界面几
Figure BDA0003316090110000211
左右的距离)。
栅极部20包含有在第2氮化物半导体层5上外延生长的隆脊形状的第3氮化物半导体层(半导体栅极层)21、及形成在第3氮化物半导体层21上的栅极电极22。栅极部20在源极接触孔7与漏极接触孔8之间，偏靠源极接触孔7而配置。
第3氮化物半导体层21由掺杂了受体型杂质的氮化物半导体构成。更具体来说，第3氮化物半导体层21由掺杂了受体型杂质的AlyGa1－yN(0≦y＜1，y＜x)层构成。在本实施方式中，第3氮化物半导体层21由掺杂了受体型杂质的GaN层(p型GaN层)构成。在本实施方式中，第3氮化物半导体层21的横截面为厚度方向上较长的矩形。
第3氮化物半导体层21是以如下目的而设置，即，在栅极部20正下方的区域，使由第1氮化物半导体层4(电子移行层)与第2氮化物半导体层5(电子供给层)形成的界面的传导带变化，在未施加栅极电压的状态下，在栅极部20正下方的区域不产生二维电子气11。
在本实施方式中，受体型杂质为Mg(镁)。受体型杂质也可为Zn(锌)等除Mg以外的受体型杂质。
第3氮化物半导体层21的膜厚优选大于100nm，更优选为110nm以上。第3氮化物半导体层21的膜厚更优选为110nm以上150nm以下。其原因如第1实施方式中所说明，能够提高正向的栅极最大额定电压。另外，第3氮化物半导体层21的膜厚更优选为125nm以上150nm以下。其原因在于，能够进一步提高正向的栅极最大额定电压。在本实施方式中，第3氮化物半导体层21的膜厚为110nm左右。
栅极电极22的横截面为横长的矩形。栅极电极22的宽度比第3氮化物半导体层21的宽度窄。栅极电极22形成在第3氮化物半导体层21的上表面的宽度中间部上。因此，在栅极电极22的上表面与第3氮化物半导体层21的一侧部的上表面之间形成有阶差，并且在栅极电极22的上表面与第3氮化物半导体层21的另一侧部的上表面之间形成有阶差。另外，俯视下，栅极电极22的两侧缘比第3氮化物半导体层21的对应的侧缘朝内侧后退。
将第3氮化物半导体层21上表面中的栅极电极22的一侧缘与第3氮化物半导体层21的对应的侧缘之间的区域称为第1凸缘(ledge)21a。另外，将第3氮化物半导体层21上表面中的栅极电极22的另一侧缘与第1凸缘21a的对应的侧缘之间的区域称为第2凸缘21b。如果设置这种凸缘21a、21b，那么与未设置凸缘的情况相比，栅极电极22的两侧的下缘与第3氮化物半导体层21的对应的侧缘的上缘的距离变大，因此，可减少从栅极电极22经过第3氮化物半导体层21的表面流到源极电极9的栅极漏电流。
如果将第1凸缘21a的宽度设为第1凸缘宽度L1，将第2凸缘21b的宽度设为第2凸缘宽度L2，那么第1凸缘宽度L1及第2凸缘宽度L2中的至少一个凸缘宽度优选为5nm以上110nm以下，更优选为5nm以上55nm以下。
另外，第1凸缘宽度L1及第2凸缘宽度L2中的至少一凸缘宽度优选设定为第3氮化物半导体层21的膜厚越厚则越小。
具体来说，如果将第3氮化物半导体层21的膜厚设为t[nm]，那么第1凸缘宽度L1[nm]及第2凸缘宽度L2[nm]的至少一个宽度Li(i＝1或2)优选满足下式(1)的条件。
5≦Li≦55·[(1－{(t－100)/200}]...(1)
根据式(1)，t＝100[nm]时的Li的上限值为55[nm]，t＝110[nm]时的上限值为52.25[nm]，t＝120[nm]时的上限值为49.5[nm]，t＝130[nm]时的上限值为46.8[nm]，t＝140[nm]时的上限值为44[nm]，t＝150[nm]时的上限值为41.25[nm]。
另外，如果将第1凸缘宽度L1与第2凸缘宽度L2的和设为总凸缘宽度L，那么总凸缘宽度L优选为10nm以上220nm以下，更优选为10nm以上110nm以下。
另外，总凸缘宽度L优选设定为第3氮化物半导体层21的膜厚越厚则越小。
具体来说，如果将第3氮化物半导体层21的膜厚设为t[nm]，那么总凸缘宽度L[nm]优选满足下式(2)的条件。
10≦L≦110·[(1－{(t－100)/200}]...(2)
根据式(2)，t＝100[nm]时的L的上限值为110[nm]，t＝110[nm]时的上限值为104.5[nm]、t＝120[nm]时的上限值为99[nm]，t＝130时的上限值为93.5[nm]，t＝140时的上限值为88[nm]，t＝150[nm]时的上限值为82.5[nm]。
以下，对所述情况的原因进行说明。
在本实施方式中，为提高正向的栅极最大额定电压，将第3氮化物半导体层21的膜厚设定为大于100nm。另外，在本实施方式中，为减少栅极漏电流，在第3氮化物半导体层21的上表面设置着凸缘21a、21b。如果凸缘21a、21b的宽度过大，那么施加到第3氮化物半导体层21的两侧部的电压变得不充分，因此，担心通道电阻(更准确来说是第3氮化物半导体层21正下方的二维电子气的电阻)变高而导致阈值电压Vth变高。
对该点进行说明。例如，如图15所示，如果将栅极电极22的侧面的下端到第3氮化物半导体层21的对应的侧面的下端的距离设为r1、r2，那么凸缘宽度L1、L2越大，距离r1、r2越大。图15中，将栅极电极22的宽度相对于第3氮化物半导体层21的宽度的比描绘成比图14小。
因此，凸缘宽度L1、L2越大，第3氮化物半导体层21的两侧下部的电场强度越小，所以，不能充分地产生二维电子气，通道电阻变高。
因此，通过将第1凸缘宽度L1及第凸缘宽度L2中的至少一个凸缘宽度或总凸缘宽度L限定在如上所述的范围内，而抑制通道电阻变高，由此抑制阈值电压Vth变高。
对于300V以下的低耐压品来说，通道电阻的整体贡献度更高，因此，通过限定凸缘宽度L(L1、L2)的范围而获得的效果更大。因此，本实施方式的氮化物半导体装置1G优选应用在第3氮化物半导体层21中的漏极电极10侧的侧缘到漏极电极10的距离(以下称为“栅极-漏极间距离Lgd”)相对较小的低耐压品中。就这种观点来说，栅极-漏极间距离Lgd(参照图14)优选为10μm以下，更优选为5μm以下。
此外，第1凸缘宽度L1及第2凸缘宽度L2的至少一个宽度Li(i＝1或2)][nm]也能以满足下式(3)的条件的方式设定。
t/12＜Li＜t/2...(3)
另外，总凸缘宽度L[nm]也能以满足下式(4)的条件的方式设定。
t/6＜L＜t...(4)
在本实施方式中，栅极电极22与第3氮化物半导体层21的上表面肖特基接触。栅极电极22由TiN构成。栅极电极22也可由Ti膜、TiN膜及TiW膜中的任一种单膜或它们中的2种以上的任意组合所形成的复合膜构成。
栅极电极22的膜厚为30nm～160nm左右。栅极电极22的膜厚优选为150nm以下，更优选为50nm以下。其原因如下。在制造氮化物半导体装置1G的步骤中，在栅极电极22的两侧面形成绝缘膜(SiO2膜84)(参照下述的图16D、图16E)。此时，如果栅极电极22的膜厚过厚，那么难以在栅极电极22的两侧面整体适当地形成绝缘膜。如果栅极电极22的膜厚为150nm以下，那么可在栅极电极22的两侧面适当地形成绝缘膜。
钝化膜6覆盖第2氮化物半导体层5的表面(接触孔7、8所面对的区域除外)及栅极部20的侧面及表面。钝化膜6的膜厚为50nm～200nm左右。在本实施方式中，钝化膜6由SiN膜构成。钝化膜6也可由SiN膜、SiO2膜、SiON膜、Al2O3膜、AlN膜及AlON膜中的任一种单膜或它们中的2种以上的任意组合所形成的复合膜构成。
在钝化膜6上选择性地形成有障壁金属膜12。在本实施方式中，障壁金属膜12由TiN膜构成，其厚度为50nm左右。障壁金属膜12是为了防止构成源极电极9及漏极电极10的金属材料扩散到钝化膜6内而设置。
源极电极9及漏极电极10例如由与第2氮化物半导体层5接触的第1金属层(欧姆金属层)、积层在第1金属层上的第2金属层(主电极金属层)、积层在第2金属层上的第3金属层(密接层)、及积层在第3金属层上的第4金属层(障壁金属层)构成。第1金属层例如是厚度为10nm～20nm左右的Ti层。第2金属层例如是厚度为100nm～300nm左右的AlCu层。第3金属层例如是厚度为10nm～20nm左右的Ti层。第4金属层例如是厚度为10nm～50nm左右的TiN层。
在该氮化物半导体装置1G中，在第1氮化物半导体层4(电子移行层)上形成带隙(Al组成)不同的第2氮化物半导体层5(电子供给层)而形成有异质接面。由此，在第1氮化物半导体层4与第2氮化物半导体层5的界面附近的第1氮化物半导体层4内形成二维电子气11，并形成利用该二维电子气11作为通道的HEMT。栅极电极22隔着第3氮化物半导体层21而与第2氮化物半导体层5对向。
在栅极电极22的下方，通过由p型GaN层构成的第3氮化物半导体层21中所含的离子化受体，第1氮化物半导体层4及第2氮化物半导体层5的能阶提高。因此，第1氮化物半导体层4与第2氮化物半导体层5之间的异质接面界面中的传导带的能阶大于费米能阶。因此，在栅极电极22(栅极部20)的正下方，不会形成因第1氮化物半导体层4及第2氮化物半导体层5的自发极化以及它们的晶格失配所引起的压电极化而产生的二维电子气11。
由此，在未对栅极电极22施加偏压时(零偏压时)，由二维电子气11形成的通道在栅极电极22的正下方被阻断。这样一来，实现常断开型的HEMT。当对栅极电极22施加适当的接通电压(例如5V)时，在栅极电极22正下方的第1氮化物半导体层4内，通道被诱发，栅极电极22的两侧的二维电子气11被连接。由此，源极-漏极间导通。
使用时，例如，在源极电极9与漏极电极10之间施加漏极电极10侧成为正的特定电压(例如50V～100V)。在该状态下，对栅极电极22，以源极电极9为基准电位(0V)，施加截止电压(0V)或接通电压(5V)。
如果将接通电阻设为RON，将栅极电荷设为QG，那么RON·QG优选为150[mΩnc]以下，更优选为100[mΩnc]以下。
氮化物半导体装置1G的栅极-源极间额定电压为8V以上。氮化物半导体装置1G的漏极-源极间额定电压为300V以下。
图16A～图16I是用来说明所述氮化物半导体装置1G的制造步骤的一例的剖视图，示出了制造步骤中的多个阶段的截面构造。
首先，如图16A所示，通过MOCVD(Metal Organic Chemical Vapor Deposition)法，在衬底2上外延生长缓冲层3、第1氮化物半导体层(电子移行层)4及第2氮化物半导体层(电子供给层)5。进而，通过MOCVD法，在第2氮化物半导体层5上外延生长作为第3氮化物半导体层21的材料膜的第3半导体材料膜81。
其次，如图16B所示，例如通过溅镀法，以覆盖所露出的表面整体的方式形成作为栅极电极22的材料膜的栅极电极膜82。然后，在栅极电极膜82上形成SiN膜83。
其次，如图16C所示，例如通过干式蚀刻，保留栅极电极膜82表面中的栅极电极制成预定区域上的SiN膜83，选择性地去除SiN膜83。然后，通过以SiN膜83为掩模的干式蚀刻，将栅极电极膜82图案化。由此，形成栅极电极22。
其次，如图16D所示，例如通过电浆化学蒸镀法(PECVD法)，以覆盖所露出的表面整体的方式形成SiO2膜84。
其次，如图16E所示，例如通过干式蚀刻对SiO2膜84进行回蚀，由此形成覆盖栅极电极22及SiN膜83的侧面的SiO2膜84。
其次，如图16F所示，通过以SiN膜83及SiO2膜84为掩模的干式蚀刻，将第3半导体材料膜81图案化。由此，获得隆脊形状的第3氮化物半导体层21。
其次，如图16G所示，通过湿式蚀刻，去除SiN膜83及SiO2膜84。由此，获得由隆脊形状的第3氮化物半导体层21、及形成在第3氮化物半导体层21的上表面的宽度中间部上的栅极电极22构成的栅极部20。
其次，如图16H所示，以覆盖所露出的表面整体的方式形成钝化膜6。钝化膜6例如由SiN构成。
其次，如图16I所示，在钝化膜6的表面形成障壁金属膜12。障壁金属膜12例如由TiN构成。
其次，如图16J所示，在钝化膜6及障壁金属膜12的积层膜中形成到达第2氮化物半导体层5的源极接触孔7及漏极接触孔8。
其次，如图16K所示，以覆盖所露出的表面整体的方式形成源极-漏极电极膜85。
最后，通过利用光刻法及蚀刻将源极-漏极电极膜85及障壁金属膜12图案化，形成与第2氮化物半导体层5接触的源极电极9及漏极电极10。这样一来，获得如图14所示的构造的氮化物半导体装置1G。
以上，对本发明的第1～第8实施方式进行了说明，但本发明也可以由其它实施方式加以实施。
例如，位于源极电极9及漏极电极10正下方的第2氮化物半导体层5的膜厚也可形成为比其它区域的第2氮化物半导体层5的膜厚薄。
另外，位于源极电极及漏极电极正下方的第2氮化物半导体层中也可含有Si。
另外，在所述实施方式中，例示了硅作为衬底2的材料例，但除此以外也可应用蓝宝石衬底、QST衬底等任意衬底材料。
已对本发明的实施方式详细地进行了说明，但这些实施方式不过是用来使本发明的技术内容明确的具体例，本发明不应限定于这些具体例而解释，本发明的范围仅由随附的权利要求书而限定。
本申请案对应于2019年4月25日由日本专利局提出的日本专利特愿2019-084320号及2020年1月28日由日本专利局提出的日本专利特愿2020-11739号，这些申请案的全部内容通过引用而并入本文中。
[符号的说明]
1,1A～1G:氮化物半导体装置
2:衬底
3:缓冲层
4:第1氮化物半导体层
5:第2氮化物半导体层
6:钝化膜
7,37:源极接触孔
8,38:漏极接触孔
9:源极电极
10:漏极电极
11:二维电子气(2DEG)
12:障壁金属膜
20:栅极部
21:第3氮化物半导体层
21A:下部
21B:上部
211:主体部
212:上方突出部
22:栅极电极
23:第5氮化物半导体层
24:第4氮化物半导体层
25:第6氮化物半导体层
31:槽
71,81:第3半导体材料膜
72,82:栅极电极膜
73:第1SiO2膜
74:第2SiO2膜
75,85:源极-漏极电极膜
83:SiN膜
84:SiO2膜。

Claims (58)

1.一种氮化物半导体装置，包含：
第1氮化物半导体层，构成电子移行层；
第2氮化物半导体层，形成在所述第1氮化物半导体层上，带隙大于所述第1氮化物半导体层，且构成电子供给层；
栅极部，形成在所述第2氮化物半导体层上；以及
源极电极及漏极电极，隔着所述栅极部对向配置在所述第2氮化物半导体层上；
所述栅极部包含：
隆脊形状的第3氮化物半导体层，形成在所述第2氮化物半导体层上，含有受体型杂质；及
栅极电极，形成在所述第3氮化物半导体层上；且
所述第3氮化物半导体层的膜厚大于100nm。
2.根据权利要求1所述的氮化物半导体装置，其中+8V的栅极电压处于保证电压范围内。
3.根据权利要求1或2所述的氮化物半导体装置，其中所述第3氮化物半导体层中的厚度方向上半部的所述受体型杂质的平均浓度为3×1019cm-3以下。
4.根据权利要求1至3中任一项所述的氮化物半导体装置，其中所述第3氮化物半导体层的膜厚为110nm以上。
5.根据权利要求1至4中任一项所述的氮化物半导体装置，其中所述第3氮化物半导体层中的厚度方向上半部的所述受体型杂质的平均浓度为1×1019cm-3以上。
6.根据权利要求1至5中任一项所述的氮化物半导体装置，其中在所述第3氮化物半导体层中的厚度方向上半部，所述受体型杂质的浓度存在随着朝向比所述第3氮化物半导体层的较深位置侧更浅的位置侧而降低的变化点，且所述变化点位于所述第3氮化物半导体层的表面到距表面20nm的深度位置的范围内。
7.根据权利要求1至6中任一项所述的氮化物半导体装置，其中所述第3氮化物半导体层中的厚度方向下半部的所述受体型杂质的平均浓度为5×1018cm-3以上。
8.根据权利要求1至6中任一项所述的氮化物半导体装置，其中所述第3氮化物半导体层中的厚度方向下半部的所述受体型杂质的平均浓度为7×1018cm-3以上。
9.根据权利要求7或8所述的氮化物半导体装置，其中所述第3氮化物半导体层中的厚度方向下半部的所述受体型杂质的峰值为4×1019cm-3以下。
10.根据权利要求1至3中任一项所述的氮化物半导体装置，其中所述第3氮化物半导体层的膜厚为110nm以上150nm以下。
11.根据权利要求1至10中任一项所述的氮化物半导体装置，其中+9V的栅极电压处于保证电压范围内。
12.根据权利要求1至11中任一项所述的氮化物半导体装置，其中所述第1氮化物半导体层由GaN层构成，
所述第2氮化物半导体层由AlxGa1－xN(0＜x≦1)层构成，
所述第3氮化物半导体层由AlyGa1－yN(0≦y＜1，y＜x)层构成。
13.根据权利要求1至12中任一项所述的氮化物半导体装置，其中所述受体杂质为Mg。
14.根据权利要求1至12中任一项所述的氮化物半导体装置，其中所述受体杂质为Zn。
15.根据权利要求1至14中任一项所述的氮化物半导体装置，其中所述第2氮化物半导体层的膜厚为15nm以上。
16.根据权利要求12至15中任一项所述的氮化物半导体装置，其中所述第2氮化物半导体层的Al组成x为x≦0.15。
17.根据权利要求1至16中任一项所述的氮化物半导体装置，其中位于所述源极电极及所述漏极电极正下方的所述第2氮化物半导体层的膜厚比其以外的区域的所述第2氮化物半导体层的膜厚薄。
18.根据权利要求1至17中任一项所述的氮化物半导体装置，其中位于所述源极电极及所述漏极电极正下方的所述第2氮化物半导体层中含有Si。
19.根据权利要求1至18中任一项所述的氮化物半导体装置，其中所述栅极电极与所述第3氮化物半导体层肖特基接触。
20.根据权利要求1至16中任一项所述的氮化物半导体装置，其中在所述第3氮化物半导体层上形成有带隙大于所述第3氮化物半导体层的第4氮化物半导体层，且
所述栅极电极形成在所述第4氮化物半导体层上。
21.根据权利要求20所述的氮化物半导体装置，其中所述第4氮化物半导体层为AlzGa1- zN(0≦z＜1，y＜x≦z)层。
22.根据权利要求20或21所述的氮化物半导体装置，其中所述栅极电极与所述第4氮化物半导体层肖特基接触。
23.根据权利要求20至22中任一项所述的氮化物半导体装置，其中在所述第2氮化物半导体层上，至少所述第2氮化物半导体层与所述第3氮化物半导体层之间的区域内形成有带隙大于所述第2氮化物半导体层的第5氮化物半导体层。
24.根据权利要求23所述的氮化物半导体装置，其中所述第5氮化物半导体层为AlaGa1- aN(0≦a＜1，z≦a)层。
25.根据权利要求24所述的氮化物半导体装置，其中相对于所述第2氮化物半导体层及所述第5氮化物半导体层的总膜厚来说的Al组成的每单位厚度的平均值与所述第4氮化物半导体层的每单位厚度的Al组成大致相等。
26.根据权利要求23至25中任一项所述的氮化物半导体装置，其中所述第5氮化物半导体层的膜厚比所述第2氮化物半导体层的膜厚薄。
27.根据权利要求23至26中任一项所述的氮化物半导体装置，其中关于所述隆脊形状的第3氮化物半导体层正下方以外的区域的所述第5氮化物半导体层，存在有在厚度方向上去除一部分或全部的去除区域。
28.根据权利要求27所述的氮化物半导体装置，其中所述去除区域位于所述源极电极及所述漏极电极的下方区域。
29.根据权利要求23至28中任一项所述的氮化物半导体装置，其中位于所述源极电极及所述漏极电极正下方的所述第2氮化物半导体层与所述第5氮化物半导体层的至少任一层中含有Si。
30.根据权利要求27所述的氮化物半导体装置，其中所述去除区域位于所述隆脊形状的第3氮化物半导体层的底部附近。
31.根据权利要求27所述的氮化物半导体装置，其中所述去除区域相当于所述隆脊形状的第3氮化物半导体层的正下方以外的整个区域。
32.根据权利要求1至31中任一项所述的氮化物半导体装置，其中俯视下，所述栅极电极的两侧缘比所述第3氮化物半导体层的对应的侧缘朝内侧后退。
33.根据权利要求1至31中任一项所述的氮化物半导体装置，其中所述第3氮化物半导体层由形成在所述第2氮化物半导体层上的主体部、及形成在所述主体部的上表面的宽度中间部上的上方突出部构成，且
在所述上方突出部的顶面的上方存在所述栅极电极。
34.根据权利要求1至33中任一项所述的氮化物半导体装置，其中如果将接通电阻设为RON，将栅极电荷设为QG，那么RON·QG为150[mΩnc]以下。
35.根据权利要求34所述的氮化物半导体装置，其中RON·QG为90[mΩnc]以下。
36.根据权利要求1至35中任一项所述的氮化物半导体装置，其中阈值电压为1V以上。
37.根据权利要求1所述的氮化物半导体装置，其中俯视下，所述栅极电极的两侧缘比所述第3氮化物半导体层的对应的侧缘朝内侧后退，如果将所述栅极电极的一侧缘与所述第3氮化物半导体层的对应的侧缘的距离设为第1凸缘宽度L1，将所述栅极电极的另一侧缘与所述第3氮化物半导体层的对应的侧缘的距离设为第2凸缘宽度L2，那么
所述第1凸缘宽度L1及所述第2凸缘宽度L2中的至少一个凸缘宽度为5nm以上110nm以下。
38.根据权利要求37所述的氮化物半导体装置，其中所述第1凸缘宽度L1及所述第2凸缘宽度L2中的至少一个凸缘宽度为5nm以上55nm以下。
39.根据权利要求37或38所述的氮化物半导体装置，其中所述第1凸缘宽度L1及所述第2凸缘宽度L2中的至少一个凸缘宽度设定为所述第3氮化物半导体层的膜厚越厚则越小。
40.根据权利要求37至39中任一项所述的氮化物半导体装置，其中如果将所述第3氮化物半导体层的膜厚设为t[nm]，那么所述第1凸缘宽度L1[nm]及所述第2凸缘宽度L2[nm]中的至少一个宽度Li(i＝1或2)满足下式(a)的条件，
5≦Li≦55·[(1－{(t－100)/200}]…(a)。
41.根据权利要求1所述的氮化物半导体装置，其中俯视下，所述栅极电极的两侧缘比所述第3氮化物半导体层的对应的侧缘朝内侧后退，如果将所述栅极电极的一侧缘与所述第3氮化物半导体层的对应的侧缘的距离设为第1凸缘宽度L1，将所述栅极电极的另一侧缘与所述第3氮化物半导体层的对应的侧缘的距离设为第2凸缘宽度L2，将所述第1凸缘宽度L1与所述第2凸缘宽度L2的和设为总凸缘宽度L，那么
所述总凸缘宽度L为10nm以上220nm以下。
42.根据权利要求41所述的氮化物半导体装置，其中所述总凸缘宽度L为10nm以上110nm以下。
43.根据权利要求41或42所述的氮化物半导体装置，其中所述总凸缘宽度L设定为所述第3氮化物半导体层的膜厚越厚则越小。
44.根据权利要求41至43中任一项所述的氮化物半导体装置，其中如果将所述第3氮化物半导体层的膜厚设为t[nm]，那么所述总凸缘宽度L[nm]满足下式(b)的条件，
10≦L≦110·[(1－{(t－100)/200}]…(b)。
45.根据权利要求1所述的氮化物半导体装置，其中俯视下，所述栅极电极的两侧缘比所述第3氮化物半导体层的对应的侧缘朝内侧后退，如果将所述栅极电极的一侧缘与所述第3氮化物半导体层的对应的侧缘的距离设为第1凸缘宽度L1，将所述栅极电极的另一侧缘与所述第3氮化物半导体层的对应的侧缘的距离设为第2凸缘宽度L2，将所述第3氮化物半导体层的膜厚设为t，那么所述第1凸缘宽度L1及所述第2凸缘宽度L2中的至少一个宽度Li(i＝1或2)满足下式(c)的条件，
t/12<Li<t/2…(c)。
46.根据权利要求1所述的氮化物半导体装置，其中俯视下，所述栅极电极的两侧缘比所述第3氮化物半导体层的对应的侧缘朝内侧后退，如果将所述栅极电极的一侧缘与所述第3氮化物半导体层的对应的侧缘的距离设为第1凸缘宽度L1，将所述栅极电极的另一侧缘与所述第3氮化物半导体层的对应的侧缘的距离设为第2凸缘宽度L2，将所述第1凸缘宽度L1与所述第2凸缘宽度L2的和设为总凸缘宽度L，将所述第3氮化物半导体层的膜厚设为t[nm]，那么所述总凸缘宽度L[nm]满足下式(d)的条件，
t/6<L<t…(d)。
47.根据权利要求37至46中任一项所述的氮化物半导体装置，其中所述第3氮化物半导体层的膜厚t为150nm以下。
48.根据权利要求37至46中任一项所述的氮化物半导体装置，其中所述第3氮化物半导体层的膜厚t为125nm以上。
49.根据权利要求37至48中任一项所述的氮化物半导体装置，其中所述栅极电极的膜厚为150nm以上。
50.根据权利要求37至48中任一项所述的氮化物半导体装置，其中所述栅极电极的膜厚为50nm以上。
51.根据权利要求37至50中任一项所述的氮化物半导体装置，其中所述第3氮化物半导体层中的所述漏极电极侧的侧缘到所述漏极电极的距离为10μm以下。
52.根据权利要求37至50中任一项所述的氮化物半导体装置，其中所述第3氮化物半导体层中的所述漏极电极侧的侧缘到所述漏极电极的距离为5μm以下。
53.根据权利要求37至52中任一项所述的氮化物半导体装置，其中所述第1氮化物半导体层由GaN层构成，
所述第2氮化物半导体层由AlxGa1－xN层(0＜x≦1)层构成，
所述第2氮化物半导体层由AlyGa1－yN(0≦y＜1，y＜x)层构成。
54.根据权利要求37至53中任一项所述的氮化物半导体装置，其中所述受体型杂质为Mg或Zn。
55.根据权利要求37至54中任一项所述的氮化物半导体装置，其中所述栅极电极与所述第3氮化物半导体层肖特基接触。
56.根据权利要求37至55中任一项所述的氮化物半导体装置，其中栅极-源极间额定电压为8V以上。
57.根据权利要求37至56中任一项所述的氮化物半导体装置，其中漏极-源极间额定电压为300V以下。
58.根据权利要求37至57中任一项所述的氮化物半导体装置，其中如果将接通电阻设为RON，将栅极电荷设为QG，那么RON·QG为100[mΩnc]以下。
CN202080030619.0A 2019-04-25 2020-03-06 氮化物半导体装置 Pending CN113728419A (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2019084320 2019-04-25
JP2019-084320 2019-04-25
JP2020-011739 2020-01-28
JP2020011739 2020-01-28
PCT/JP2020/009799 WO2020217735A1 (ja) 2019-04-25 2020-03-06 窒化物半導体装置

Publications (1)

Publication Number Publication Date
CN113728419A true CN113728419A (zh) 2021-11-30

Family

ID=72942530

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202080030619.0A Pending CN113728419A (zh) 2019-04-25 2020-03-06 氮化物半导体装置

Country Status (5)

Country Link
US (1) US20220199820A1 (zh)
JP (1) JPWO2020217735A1 (zh)
CN (1) CN113728419A (zh)
TW (2) TWI815160B (zh)
WO (1) WO2020217735A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE112021005668T5 (de) 2020-11-26 2023-08-10 Rohm Co., Ltd. Nitrid-Halbleiterbauteil und dessen Herstellung

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7470941B2 (en) * 2001-12-06 2008-12-30 Hrl Laboratories, Llc High power-low noise microwave GaN heterojunction field effect transistor
JP4705412B2 (ja) * 2005-06-06 2011-06-22 パナソニック株式会社 電界効果トランジスタ及びその製造方法
KR101666910B1 (ko) * 2009-04-08 2016-10-17 이피션트 파워 컨버젼 코퍼레이션 증가형 ＧａＮ ＨＥＭＴ 장치 및 그 제조 방법
TWI514567B (zh) * 2009-04-08 2015-12-21 Efficient Power Conversion Corp 逆擴散抑制結構
JP2014027187A (ja) * 2012-07-27 2014-02-06 Fujitsu Ltd 化合物半導体装置及びその製造方法
JP6167889B2 (ja) * 2012-12-21 2017-07-26 日亜化学工業株式会社 電界効果トランジスタとその製造方法
KR102036349B1 (ko) * 2013-03-08 2019-10-24 삼성전자 주식회사 고 전자이동도 트랜지스터
JP2015115371A (ja) * 2013-12-09 2015-06-22 古河電気工業株式会社 窒化物半導体装置およびその製造方法、並びに電界効果トランジスタおよびダイオード
JP6263498B2 (ja) * 2015-05-21 2018-01-17 株式会社豊田中央研究所 半導体装置とその製造方法

Also Published As

Publication number Publication date
TW202105523A (zh) 2021-02-01
TW202145345A (zh) 2021-12-01
US20220199820A1 (en) 2022-06-23
JPWO2020217735A1 (zh) 2020-10-29
TWI815005B (zh) 2023-09-11
TWI815160B (zh) 2023-09-11
WO2020217735A1 (ja) 2020-10-29

Similar Documents

Publication Publication Date Title
US7851825B2 (en) Insulated gate e-mode transistors
JP6767741B2 (ja) 窒化物半導体装置およびその製造方法
US9620599B2 (en) GaN-based semiconductor transistor
US9275998B2 (en) Inverted P-channel III-nitride field effect tansistor with Hole Carriers in the channel
US8841702B2 (en) Enhancement mode III-N HEMTs
US11462635B2 (en) Nitride semiconductor device and method of manufacturing the same
WO2020213291A1 (ja) 窒化物半導体装置およびその製造方法
US10784361B2 (en) Semiconductor device and method for manufacturing the same
US10840353B2 (en) High electron mobility transistor with dual thickness barrier layer
JP7369725B2 (ja) 窒化物半導体装置
US20150263155A1 (en) Semiconductor device
US20220285541A1 (en) Nitride semiconductor device
US10373833B2 (en) Semiconductor device and method for manufacturing the same
TWI815160B (zh) 氮化物半導體裝置
JP7308593B2 (ja) 窒化物半導体装置
US20230043312A1 (en) Method for manufacturing nitride semiconductor device and nitride semiconductor device
JP2022084364A (ja) 窒化物半導体装置およびその製造方法
CN113812006A (zh) 氮化物半导体装置及其制造方法
US11600721B2 (en) Nitride semiconductor apparatus and manufacturing method thereof
US11437473B2 (en) Nitride semiconductor device and method of manufacturing the same

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination