TW202143061A - 促進與積體電路間（ｉｃ）反向相容性之改良式積體電路間（ｉ３ｃ）集線器 - Google Patents

促進與積體電路間（ｉｃ）反向相容性之改良式積體電路間（ｉ３ｃ）集線器 Download PDF

Info

Publication number
TW202143061A
TW202143061A TW109139676A TW109139676A TW202143061A TW 202143061 A TW202143061 A TW 202143061A TW 109139676 A TW109139676 A TW 109139676A TW 109139676 A TW109139676 A TW 109139676A TW 202143061 A TW202143061 A TW 202143061A
Authority
TW
Taiwan
Prior art keywords
bus
slave
hub
interface
interrupt
Prior art date
Application number
TW109139676A
Other languages
English (en)
Inventor
善鑾 張
盧志華
Original Assignee
美商達爾科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商達爾科技股份有限公司 filed Critical 美商達爾科技股份有限公司
Publication of TW202143061A publication Critical patent/TW202143061A/zh

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/382—Information transfer, e.g. on bus using universal interface adapter
    • G06F13/387—Information transfer, e.g. on bus using universal interface adapter for adaptation of different data processing systems to different peripheral devices, e.g. protocol converters for incompatible systems, open system
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4004—Coupling between buses
    • G06F13/4027—Coupling between buses using bus bridges
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0016—Inter-integrated circuit (I2C)

Abstract

一集線器裝置使得能夠在一系統中部署I2 C裝置，該系統亦包含I3C裝置。該集線器具有：一符合I3C之介面，該集線器藉助該符合I3C之介面與一I3C匯流排上之一(若干) I3C主裝置通信；一符合I2 C之介面，該集線器藉助該符合I2 C之介面與一I2 C匯流排上之I2 C裝置通信；及邏輯與記憶體，其支援兩個域之間的轉換。

Description

促進與積體電路間(I2C)反向相容性之改良式積體電路間(I3C)集線器
積體電路間(I2 C)標準闡述廣泛地用於在短距離板內通信中將較低速周邊積體電路(IC)及感測器附接至處理器及微控制器之一多主裝置、多從裝置串列電腦匯流排。行動無線及相關產品中之感測器激增已形成重大設計挑戰。由於此等產品中不存在與實體感測器介接之一致方法，因此裝置及平臺設計者面臨著數位串列介面碎片化，包含I2 C、串列周邊介面(SPI)及通用異步接收器-傳輸器(UART)以及其他。可參考圖1來理解此等挑戰。
圖1展示包含連接至各種I2 C及SPI裝置之一主機系統單晶片(SOC)積體電路之一系統之一實例。除用於裝置中之每一者之主要串列匯流排介面之外，系統亦需要專用於裝置中之每一者之邊帶信號(例如，專用中斷、晶片選擇信號、啟用信號、睡眠信號等)之其他介面。此意味，隨著周邊裝置數目增加，用於主機之一般用途輸入/輸出(GPIO)接腳之所需數目及印刷電路板(PCB)層計數增加，從而抬高系統成本及複雜度。因此，當前產品中之感測器數目變得愈來愈難以支援。
為了解決此等問題，行動產業處理器介面(MIPI)聯盟已開發了闡述用於諸如感測器之周邊裝置之一快速雙線式數位串列介面之改良式積體電路間(I3C)標準。該I3C標準意欲對I2 C標準之特徵進行改良，同時亦保留與I2 C裝置之向後相容性。如圖2中所展示，對於與圖1之系統為相同數目之I3C周邊裝置，I3C僅需要與I3C主機SOC之兩個連接。因此，I3C標準有可能極大地增加設計者有效地支援行動系統中不斷擴張之感測器陣列之靈活性。
儘管有此可能性，但存在在包含I2 C裝置之I3C系統中出現之若干個問題。舉例而言，I3C裝置採用帶內中斷且因此不需要與主機之額外邊帶通信頻道。藉由對比，甚至當部署在一I3C匯流排上時，I2 C裝置仍需要一專用邊帶頻道來達成對I3C主機之中斷。若I2 C裝置中之每一者在主機上具有其自身之中斷接腳，則I3C標準之一顯著優點無法實現。若I2 C裝置共用一中斷線，則I3C主機需要順序地輪詢I2 C裝置以判定哪一裝置傳輸了中斷，此不合意地消耗I3C主機處理時間。
另外，I2 C裝置在其與I3C匯流排之連接處通常展現比I3C裝置高得多之電容。此不僅可將匯流排之頻率限制至最慢I2 C裝置之頻率，其亦可顯著地減少可部署於匯流排上之裝置數目。
最終，I3C標準明確地限制在各種情境中I3C匯流排上容許之I2 C傳統裝置之類型。舉例而言，一I3C匯流排上不允許I2 C輔助主裝置，僅允許I2 C從裝置。在另一實例中，在某些情境中不允許包含於某些I2 C裝置中之50奈米尖峰濾波器(用於對I3C業務進行濾波)。在又一實例中，一I3C匯流排上不允許I2 C標準之「時脈拉伸」特徵。因此，除因在一I3C匯流排上部署I2 C裝置而引起之效能問題之外，I3C標準與可能繼續存在於市場上若干年之許多傳統I2 C裝置並非100%向後相容的。
根據一特定類別之實施方案，一互連集線器包含經組態以用於根據I2 C標準與一I2 C匯流排上之複數個I2 C從裝置通信之一符合I2 C之介面。該互連集線器亦包含經組態以自該等I2 C從裝置接收I2 C中斷之一或多個中斷介面。該互連集線器亦包含經組態以用於儲存該等I2 C從裝置之識別碼、該等I2 C從裝置中之每一者之中斷資訊及自該等I2 C從裝置接收或經引導至該等I2 C從裝置之資料之記憶體。該互連集線器亦包含經組態以用於根據I3C標準與一I3C匯流排上之一I3C主裝置通信之一符合I3C之介面。該符合I3C之介面亦經組態以使用該等識別碼、該資料及該中斷資訊將來自該等I2 C從裝置之該等I2 C中斷轉換為I3C中斷以用於在該I3C匯流排上傳輸，且與該符合I2 C之介面合作來在該I2 C匯流排上之I2 C通信與該I3C匯流排上之I3C通信之間轉換。
根據此類別之一具體實施方案，該符合I2 C之介面係一I2 C主裝置核心。
根據此類別之另一具體實施方案，該符合I2 C之介面經組態以用於與包含一尖峰濾波器之一第一I2 C從裝置通信，且與不包含一尖峰濾波器之一第二I2 C從裝置通信。
根據此類別之另一具體實施方案，該符合I2 C之介面經組態以用於與經組態以實施一時脈拉伸特徵之一第一I2 C從裝置通信。
根據此類別之另一具體實施方案，該符合I3C之介面係一I3C從裝置核心。
根據此類別之另一具體實施方案，該符合I3C之介面經組態以用於經由該I3C匯流排以該I3C主裝置之一最大操作頻率與該I3C主裝置通信。
根據此類別之另一具體實施方案，該符合I2 C之介面經組態以將該等I2 C從裝置之第一電壓位準變換為與該I3C匯流排相關聯之第二電壓位準。
根據此類別之另一具體實施方案，該符合I3C之介面及該符合I2 C之介面經組態以回應於自該I3C主裝置接收之一重設請求而將一硬體重設信號提供至該I2 C匯流排上之該等I2 C從裝置中之一者。
根據此類別之另一具體實施方案，該符合I3C之介面或該符合I2 C之介面經組態以回應於缺少來自該I2 C匯流排上之該等I2 C裝置中之一者之應答或回應於I2 C之一信號線保持為低而產生一錯誤信號。
根據此類別之另一具體實施方案，該記憶體進一步經組態以儲存表示該等I2 C從裝置中之每一者之一操作頻率之值。
根據此類別之另一具體實施方案，該一或多個中斷介面包括經組態以自該等I2 C從裝置接收I2 C中斷之一單個中斷介面。
根據此類別之另一具體實施方案，該一或多個中斷介面包括複數個中斷介面，每一中斷介面經組態以自該等I2 C從裝置中之一對應者接收該等I2 C中斷中之一者。
可藉由參考說明書之剩餘部分及圖式來實現對各個實施方案之本質及優點之一進一步理解。
本發明闡述一種使得能夠在一系統中部署I2 C裝置之集線器裝置，該系統亦包含I3C裝置。該集線器隔離該等I2 C裝置與上面部署有該等I3C裝置之一I3C匯流排且使通信在I2 C域與I3C域之間來回轉換。該集線器具有：一符合I3C之介面，該集線器藉助該符合I3C之介面與該I3C匯流排上之一(若干) I3C主裝置通信；一符合I2 C之介面，該集線器藉助該符合I2 C之介面與一I2 C匯流排上之I2 C裝置通信；及邏輯與記憶體，其支援兩個域之間的轉換。以此方式，該I3C主裝置可與該等I2 C裝置有效地通信。在藉由本發明達成一集線器之情況下，可在該I3C域中充分地實現I3C標準之優點，而同時可在該I2 C域中支援與I2 C裝置之100%向後相容性。
現在將詳細參考具體實施方案。在附圖中圖解說明此等實施方案之實例。應注意，此等實例係出於說明性目的來闡述且不意欲限制本發明之範疇。確切而言，所闡述實施方案之替代方案、修改及等效內容包含於如申請專利範圍所界定之本發明之範疇內。另外，可提供具體細節以便促進對所闡述實施方案之一透徹理解。可在不具有此等細節中之某些或所有細節之情況下實踐在本發明之範疇內之某些實施方案。此外，可為了清晰而未詳細闡述眾所周知之特徵。
現在將參考圖3及圖4闡述一特定實施方案。圖3係包含如本文中所揭示而實施之I3C及I2 C裝置兩者以及一I3C集線器裝置302之一系統300之一簡化方塊圖。圖4係根據一特定類別之實施方案之I3C集線器裝置302之一簡化方塊圖。所繪示實施方案包含經由信號線I3C SCL及I3C SDA與I3C域(出於清晰原因而未展示)中之一I3C匯流排介接之一符合I3C之介面402 (其可實施為一I3C從裝置核心)。集線器裝置302亦包含經由信號線I2 C SCL及I2 C SDA與I2 C域(亦未展示)之一I2 C匯流排介接之一符合I2 C之介面404 (其可實施為一I2 C主裝置核心)。
I3C集線器302根據I3C標準經由I3C匯流排306與一I3C主裝置304介接。其他符合I3C之裝置(例如，I3C從裝置308及I3C輔助主裝置310)可存在於I3C匯流排306上。I3C集線器302亦根據I2 C標準經由I2 C匯流排320與I2 C從裝置312至318介接。I3C集線器302亦包含可表示(舉例而言)中斷線、啟用線等之與I2 C從裝置之額外介面(例如，信號線322至328)。I3C集線器302在與I2 C從裝置互動時在某些方面表現得像一I2 C主裝置。如所展示，I2 C從裝置不直接連接至I3C匯流排306。藉由隔離I2 C裝置與I3C匯流排，可能支援I2 C標準之所有特徵及功能性，諸如(舉例而言)時脈拉伸以及其他。
當I3C主裝置304起始與一具體I2 C從裝置之一通信時，其將一符合I3C之訊息發送至集線器302。集線器302將該訊息轉換至I2 C域，且當完成與指定I2 C從裝置之互動時，往回向I3C主裝置304報告。由於集線器302管理與I2 C從裝置之通信，因此I3C主裝置304不需要等待來自I2 C從裝置之一回應且可替代地根據I3C標準處置與I3C匯流排306上之I3C裝置中之任一者之其他通信。此包含I3C集線器302，I3C集線器302可(舉例而言)在其間代表I2 C從裝置中之另一者與I3C主裝置304通信。一旦完成與一具體I2 C從裝置之異動，集線器302便將一中斷發送至I3C主裝置304。
I3C主裝置304經程式化為知曉附接至集線器302之I2 C從裝置。亦即，I3C主裝置304具有I2 C從裝置之位址且結合其與I2 C從裝置之通信將此等位址發送至I3C集線器302。且由於I2 C從裝置不再位於I3C匯流排上，因此其電容不影響I3C域。
亦即，除I3C主裝置不必須等待來自I2 C從裝置之回應之事實之外，其亦不必須由於存在I2 C從裝置而減慢I3C匯流排之操作速度，而是能夠使用I3C域中所允許之最大速度。且由於由集線器處置I2 C中斷，因此I3C主裝置能夠僅使用如I3C標準所預期之兩個線路來與系統中之所有裝置通信。
再次參考圖4，I3C集線器302包含一I3C從裝置核心402以及用於儲存I2 C從裝置位址(406)、讀取/寫入資料(408)及I2 C中斷狀態(410)之暫存器及/或緩衝器。從裝置位址暫存器406及讀取/寫入緩衝器408連接至符合I2 C之介面404，且中斷狀態暫存器410連接至I3C從裝置核心402。如圖中所展示且根據某些實施方案，I3C集線器302可包含專用於來自I2 C從裝置中之每一者之中斷之一輸入。另一選擇係，預期其中僅需要一個或更少輸入以自I2 C從裝置接收中斷(亦即，I2 C從裝置中之多於一者可共用一中斷線)之實施方案。
根據某些實施方案，符合I2 C之介面404係根據I2 C標準實施之一實體層介面，亦即，僅包含一I2 C主裝置之特徵之一子集之一精簡符合I2 C之介面。對於某些實施方案，僅需要最基本I2 C讀取及寫入功能。然而，應注意，預期其中使用一I2 C主裝置核心來實施介面404以與I2 C裝置通信之實施方案。
I3C集線器302根據I2 C標準與I2 C從裝置介接且具有專用於來自I2 C從裝置之中斷之一或多個I/O及暫存器，使得其可追蹤哪一裝置發送了一給定中斷。如上文所提及，I3C集線器302將每一I2 C硬體中斷(亦即，來自一I2 C裝置之對集線器上之一特定接腳之一中斷)轉換為一I3C軟件中斷(亦即，在I3C匯流排上傳輸之一帶內中斷)。I3C從裝置核心402讀取中斷狀態暫存器410並產生符合I3C之帶內中斷，且將該等符合I3C之帶內中斷傳輸至I3C匯流排上之I3C主裝置。
集線器302亦將通信在I2 C域與I3C域之間來回轉換。舉例而言，當I3C主裝置自I2 C從裝置中之一者讀取或對I2 C從裝置中之一者進行寫入時，其在I3C匯流排上將一讀取或寫入命令發送至I3C從裝置核心402集線器，該讀取或寫入命令指示將對哪一I2 C從裝置進行讀取或寫入(例如，藉由位址)及將如何讀取及寫入諸多位元組之資料。I3C從裝置核心402將命令傳遞至I2 C介面404，I2 C介面404然後執行經由I2 C匯流排與指定I2 C從裝置之彼異動。將異動之結果向前傳遞至I3C從裝置核心402，I3C從裝置核心402然後將彼結果(例如，若干位元組之讀取資料或一成功寫入認可)傳達至I3C主裝置。
在一項實例中，當I2 C匯流排上之一I2 C從裝置發送一中斷時，I3C集線器將帶內中斷(IBI)發佈至I3C主裝置。I3C主裝置讀取I3C集線器之中斷狀態暫存器以識別中斷所對應之I2 C從裝置。對於對I2 C從裝置之一寫入操作，I3C主裝置在識別待寫入之位元組數目及I2 C從裝置位址之一通信中將資料寫入至I3C集線器之緩衝暫存器。I3C集線器在完成寫入操作時將一IBI發送至I3C主裝置。
對於一讀取操作，I3C主裝置將識別待讀取之位元組數目及I2 C從裝置位址之一通信發送至I3C集線器。I3C集線器在完成讀取操作時將一IBI發送至I3C主裝置。
取決於實施方案，可在藉由本發明達成一I3C集線器之情況下實現以下優點中之一或多者。舉例而言，由於I2 C從裝置之大負載電容與I3C匯流排隔離，因此I3C匯流排可實現其最高操作速度及/或最大化連接至I3C匯流排之I3C裝置之數目。
在另一實例中，一I3C主裝置不需要讀取個別I2 C中斷，從而相對於其中I2 C從裝置直接連接至I3C匯流排之系統簡化I3C主裝置之組態。此亦可減少與I2 C中斷之處理相關聯之延時。
在另一實例中，藉由本發明達成之一I3C集線器可支援執行如由I2 C標準規定之時脈拉伸之I2 C裝置。
在另一實例中，藉由本發明達成之一I3C集線器可減少或消除對一I3C主裝置或主機上之專用硬體接腳(例如，用於I2 C硬體中斷之接腳)之需要。
在另一實例中，藉由本發明達成之一I3C集線器消除或減少I3C匯流排帶寬之使用以達成緩慢I2 C通信。
在另一實例中，藉由本發明達成之一I3C集線器用以隔離具有不準確50奈米尖峰濾波器之I2 C裝置與I3C匯流排，從而允許此等裝置包含於總體系統中而不會不利地影響I3C匯流排之操作速度。
根據某些實施方案，藉由本發明達成之一I3C集線器亦可包含頻率暫存器以支援I2 C從裝置之不同工作頻率。根據一個此實施方案，I2 C從裝置之工作頻率藉由I3C集線器之內部暫存器之值來設定。以此方式，每一從裝置可以其最佳頻率來工作。
根據某些實施方案，藉由本發明達成之一I3C集線器可包含在符合I2 C之介面處之電壓變換以支援I2 C從裝置所採用之不同電壓位準。舉例而言，市場上存在使用範圍為自1.8 V至5 V之不同供應電壓來操作之I2 C裝置，而I3C主機使用範圍為自1.2至3.3 V之供應電壓來操作。根據此等實施方案，不同I2 C裝置可經由藉由本發明達成之一I3C集線器連接至具有不同電壓之不同I2 C匯流排。
根據某些實施方案，藉由本發明達成之一I3C集線器可包含在諸如以下之條件下產生用於報告給一I3C主裝置之錯誤信號之邏輯：I2 C匯流排上之一SDA/SCL信號線保持為低，或缺少一I2 C從裝置之應答，亦即，一NACK。
根據某些實施方案，藉由本發明達成之一I3C集線器可為對來自I3C主裝置之重設請求做出回應之I2 C從裝置之硬體重設提供主動高及低輸出。
熟習此項技術者將理解，可在不背離本發明之範疇之情況下做出本文中所闡述之實施方案之形式及細節上之改變。另外，儘管已參考各個實施方案闡述各種優點、態樣及目標，但不應藉由參考此等優點、態樣及目標來限制本發明之範疇。確切而言，應參考所附申請專利範圍判定本發明之範疇。
300:系統 302:改良式積體電路間集線器裝置/集線器裝置/集線器 304:改良式積體電路間主裝置 306:改良式積體電路間匯流排 308:改良式積體電路間從裝置 310:改良式積體電路間輔助主裝置 312:積體電路間從裝置 314:積體電路間從裝置 316:積體電路間從裝置 318:積體電路間從裝置 320:積體電路間匯流排 322:信號線 324:信號線 326:信號線 328:信號線 402:符合改良式積體電路間之介面/改良式積體電路間從裝置核心 404:符合積體電路間之介面/介面/積體電路間介面 406:從裝置位址暫存器 408:讀取/寫入暫存器 410:中斷狀態暫存器
圖1係一I2 C系統之一實例之一簡化方塊圖。
圖2係一I3C系統之一實例之一簡化方塊圖。
圖3係具有藉由本發明達成之一I3C集線器之一系統之一實例之一簡化方塊圖。
圖4係藉由本發明達成之一I3C集線器之一實例之一簡化方塊圖。
300:系統
302:改良式積體電路間集線器裝置/集線器裝置/集線器
304:改良式積體電路間主裝置
306:改良式積體電路間匯流排
308:改良式積體電路間從裝置
310:改良式積體電路間輔助主裝置
312:積體電路間從裝置
314:積體電路間從裝置
316:積體電路間從裝置
318:積體電路間從裝置
320:積體電路間匯流排
322:信號線
324:信號線
326:信號線
328:信號線

Claims (12)

  1. 一種互連集線器，其包括： 一符合I2 C之介面，其經組態以用於根據I2 C標準與一I2 C匯流排上之複數個I2 C從裝置通信； 一或多個中斷介面，其經組態以自該等I2 C從裝置接收I2 C中斷； 記憶體，其經組態以用於儲存該等I2 C從裝置之識別碼、包含該等I2 C從裝置中之每一者之一中斷狀態之中斷資訊及自該等I2 C從裝置接收或經引導至該等I2 C從裝置之資料；及 一符合I3C之介面，其經組態以用於根據I3C標準與一I3C匯流排上之一I3C主裝置通信，該符合I3C之介面亦經組態以使用該等識別碼、該資料及該中斷資訊將來自該等I2 C從裝置之該等I2 C中斷轉換為I3C中斷以用於在該I3C匯流排上傳輸，且與該符合I2 C之介面合作來在該I2 C匯流排上之I2 C通信與該I3C匯流排上之I3C通信之間轉換，其中該互連集線器經組態以使用對應於每一I2 C從裝置之該中斷狀態處置與該等I2 C從裝置之異動，使得該I3C主裝置可起始與一第一I2 C從裝置之一異動且在接收到來自該第一I2 C從裝置之一回應之前與該I3C匯流排上之一I3C從裝置或一第二I2 C從裝置通信。
  2. 如請求項1之互連集線器，其中該符合I2 C之介面係一I2 C主裝置核心。
  3. 如請求項1之互連集線器，其中該符合I2 C之介面經組態以用於與包含一尖峰濾波器之一第一I2 C從裝置通信，且與不包含一尖峰濾波器之一第二I2 C從裝置通信。
  4. 如請求項1之互連集線器，其中該符合l2 C之介面經組態以用於與經組態以實施一時脈拉伸特徵之一第一I2 C從裝置通信。
  5. 如請求項1之互連集線器，其中該符合I3C之介面係一I3C從裝置核心。
  6. 如請求項1之互連集線器，其中該符合I3C之介面經組態以用於經由該I3C匯流排以該I3C主裝置之一最大操作頻率與該I3C主裝置通信。
  7. 如請求項1之互連集線器，其中該符合I2 C之介面經組態以將該等I2 C從裝置之第一電壓位準變換為與該I3C匯流排相關聯之第二電壓位準。
  8. 如請求項1之互連集線器，其中該符合I3C之介面及該符合I2 C之介面經組態以回應於自該I3C主裝置接收之一重設請求而將一硬體重設信號提供至該I2 C匯流排上之該等I2 C從裝置中之一者。
  9. 如請求項1之互連集線器，其中該符合I3C之介面或該符合I2 C之介面經組態以回應於缺少來自該I2 C匯流排上之該等I2 C裝置中之一者之應答或回應於I2 C之一信號線保持為低而產生一錯誤信號。
  10. 如請求項1之互連集線器，其中該記憶體進一步經組態以儲存表示該等I2 C從裝置中之每一者之一操作頻率之值。
  11. 如請求項1之互連集線器，其中該一或多個中斷介面包括經組態以自該等I2 C從裝置接收I2 C中斷之一單個中斷介面。
  12. 如請求項1之互連集線器，其中該一或多個中斷介面包括複數個中斷介面，每一中斷介面經組態以自該等I2 C從裝置中之一對應者接收該等I2 C中斷中之一者。
TW109139676A 2019-12-12 2020-11-13 促進與積體電路間（ｉｃ）反向相容性之改良式積體電路間（ｉ３ｃ）集線器 TW202143061A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/712,555 US10860513B1 (en) 2019-12-12 2019-12-12 I3C hub promoting backward compatibility with I2C
US16/712,555 2019-12-12

Publications (1)

Publication Number Publication Date
TW202143061A true TW202143061A (zh) 2021-11-16

Family

ID=73653850

Family Applications (1)

Application Number Title Priority Date Filing Date
TW109139676A TW202143061A (zh) 2019-12-12 2020-11-13 促進與積體電路間（ｉｃ）反向相容性之改良式積體電路間（ｉ３ｃ）集線器

Country Status (4)

Country Link
US (1) US10860513B1 (zh)
KR (1) KR20210075878A (zh)
CN (1) CN112988637A (zh)
TW (1) TW202143061A (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102018210061A1 (de) * 2018-06-21 2019-12-24 Robert Bosch Gmbh I3C-Slave-Schnittstelle, integrierte Schaltung mit einer I3C-Slave-Schnittstelle und Verfahren zum Betreiben einer I3C-Slave-Schnittstelle
US11853236B2 (en) * 2020-11-05 2023-12-26 Synopsys, Inc. Enriched auto command feature for I3C host controller

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10031882B2 (en) * 2016-03-31 2018-07-24 Intel Corporation Sensor bus communication system
US20190129464A1 (en) * 2017-11-01 2019-05-02 Qualcomm Incorporated I3c clock generator
CN108170617B (zh) * 2017-12-01 2019-12-13 广东高云半导体科技股份有限公司 一种i3c设备及通信方法
CN108255776B (zh) * 2017-12-01 2020-07-03 广东高云半导体科技股份有限公司 一种兼容apb总线的i3c主设备、主从系统及通信方法
CN108255754B (zh) * 2017-12-01 2019-11-19 广东高云半导体科技股份有限公司 一种兼容i2c的i3c主设备、i3c主从设备通信系统及方法
CN108111382B (zh) * 2017-12-01 2020-03-10 广东高云半导体科技股份有限公司 基于i3c总线的通信装置及其通信方法
CN110489361B (zh) * 2019-07-31 2020-08-25 广东高云半导体科技股份有限公司 兼容sram总线的i3c接口电路

Also Published As

Publication number Publication date
US10860513B1 (en) 2020-12-08
CN112988637A (zh) 2021-06-18
KR20210075878A (ko) 2021-06-23

Similar Documents

Publication Publication Date Title
US11567895B2 (en) Method, apparatus and system for dynamic control of clock signaling on a bus
CN107423169B (zh) 用于测试高速外围设备互连设备的方法和系统
JP5085334B2 (ja) Ｕｓｂ・ｏｔｇコントローラ
US6038624A (en) Real-time hardware master/slave re-initialization
KR100306636B1 (ko) Pci-isa인터럽트프로토콜컨버터및선택메카니즘
US6272584B1 (en) System board with consolidated EEPROM module
US20060106962A1 (en) USB On-The-Go implementation
US7562172B2 (en) I2C Slave/master interface enhancement using state machines
JP3026796B1 (ja) コンピュータと周辺デバイスの接続装置および接続方法
JP6517243B2 (ja) リンクレイヤ／物理レイヤ（ｐｈｙ）シリアルインターフェース
KR101725536B1 (ko) Pcie 프로토콜 스택을 이용하는 저전력 phy의 동작을 위한 디바이스, 방법 및 시스템
US7000057B1 (en) Method and apparatus for adding OTG dual role device capability to a USB peripheral
KR20180050728A (ko) 멀티-노드 네트워크에서의 입력/출력 신호 브릿징 및 가상화
US10853289B2 (en) System, apparatus and method for hardware-based bi-directional communication via reliable high performance half-duplex link
US7225288B2 (en) Extended host controller test mode support for use with full-speed USB devices
CN112639753B (zh) 聚合带内中断
TW202143061A (zh) 促進與積體電路間（ｉｃ）反向相容性之改良式積體電路間（ｉ３ｃ）集線器
US5867645A (en) Extended-bus functionality in conjunction with non-extended-bus functionality in the same bus system
CN112639755A (zh) 从机到从机直接通信
JPH1069455A (ja) コンピュータ・システム・バス上でスレーブｄｍａエミュレーションを行う方法
KR20060130664A (ko) Ｐｃｉ 익스프레스 장치, ｐｃｉ 익스프레스 시스템 및정보 통신 방법
CN112711559A (zh) 串行中断方法、设备、串行中断处理方法以及处理器
WO2023016379A1 (zh) 计算机系统、基于PCIe设备的控制方法及相关设备
CN112835834B (zh) 数据传输系统
US6598111B1 (en) Backplane physical layer controller