TW202139787A - 基板處理方法及基板處理裝置 - Google Patents

基板處理方法及基板處理裝置 Download PDF

Info

Publication number
TW202139787A
TW202139787A TW110104594A TW110104594A TW202139787A TW 202139787 A TW202139787 A TW 202139787A TW 110104594 A TW110104594 A TW 110104594A TW 110104594 A TW110104594 A TW 110104594A TW 202139787 A TW202139787 A TW 202139787A
Authority
TW
Taiwan
Prior art keywords
gas
substrate
signal
processing method
upper electrode
Prior art date
Application number
TW110104594A
Other languages
English (en)
Inventor
渡部誠一
成重和樹
欣禾 林
建峰 徐
艺豪 黄
振康 梁
育駿 呂
秋華 葉
斌 趙
財進 蔡
渡邉雄仁
河村浩司
小松賢次
金麗
伟德 陳
達立 劉
Original Assignee
日商東京威力科創股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商東京威力科創股份有限公司 filed Critical 日商東京威力科創股份有限公司
Publication of TW202139787A publication Critical patent/TW202139787A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32715—Workpiece holder
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32137—Radio frequency generated discharge controlling of the discharge by modulation of energy
    • H01J37/32146—Amplitude modulation, includes pulsing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32174—Circuits specially adapted for controlling the RF discharge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/3244—Gas supply means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
    • H01L21/02063—Cleaning during device manufacture during, before or after processing of insulating layers the processing being the formation of vias or contact holes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67109—Apparatus for thermal treatment mainly by convection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6831—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76805—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics the opening being a via or contact hole penetrating the underlying conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/004—Charge control of objects or beams
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/334—Etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H01L21/31138—Etching organic layers by chemical means by dry-etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Analytical Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

本發明旨在抑制於蝕刻過程中的電弧放電之發生。本發明提供一種在處理室中之基板處理方法；處理室具備：載置基板的載置台、與載置台相向的上部電極、以及用以對處理室內供給處理氣體的氣體供給口；該方法包含下述步驟a)～d)。a)步驟，係對載置台提供基板的步驟。b)步驟，係對處理室内供給第1處理氣體的步驟。c)步驟，係藉由一邊對上部電極連續性地供給負直流電壓、一邊連續性地供給RF訊號，以從第1處理氣體產生電漿的步驟。d)步驟，係藉由一邊對上部電極連續性地供給負直流電壓、一邊供給脈衝狀之RF訊號，以從第1處理氣體產生電漿的步驟。c)步驟與d)步驟，係交替地反覆執行。再者，c)步驟每一次的期間，係30秒以下。

Description

基板處理方法及基板處理裝置
本發明之各種層面及實施形態，係有關於基板處理方法及基板處理裝置。
已知有一種技術，係準備具有位於不同高度之複數個基底層、以及形成在複數個基底層上之對象膜的基板，並使用位於各基底層上方之具有複數個開口的遮罩，而藉由蝕刻以在對象膜形成深度不同的孔洞(例如參照下述專利文獻1)。 [習知技術文獻] [專利文獻]
[專利文獻1]日本特開2019-9259號公報
[發明所欲解決的問題]
本發明提供一種基板處理方法及基板處理裝置，可以抑制在蝕刻過程中的電弧放電之發生。 [解決問題之技術手段]
本發明之一層面，係在處理室中之基板處理方法；處理室具備：載置基板的載置台、與載置台相向的上部電極、以及用以對處理室內供給處理氣體的氣體供給口；而該方法包含下述步驟a)～d)。a)步驟，係對載置台提供基板的步驟。b)步驟，係對處理室内供給第1處理氣體的步驟。c)步驟，係藉由一邊對上部電極連續性地供給負直流電壓、一邊連續性地供給RF訊號，以從第1處理氣體產生電漿的步驟。d)步驟，係藉由一邊對上部電極連續性地供給負直流電壓、一邊供給脈衝狀之RF訊號，以從第1處理氣體產生電漿的步驟。c)步驟與d)步驟，係交替地反覆執行。再者，c)步驟每一次的期間，係30秒以下。 [發明之效果]
若藉由本發明之各種層面及實施形態，則可以抑制在蝕刻過程中的電弧放電之發生。
以下將針對基板處理方法及基板處理裝置之實施形態，基於圖式而詳細說明。又，以下之實施形態，並非用以限定本發明之基板處理方法及基板處理裝置。
有鑑於近年來隨著半導體裝置之微細化，用於半導體裝置之基板上所形成之孔洞的深寬比，傾向於加大。由於以電漿蝕刻而在基板形成深寬比頗大之孔洞時，蝕刻時間會拉長，所以有時會導致基板的電荷量變大。若基板的電荷量變大，則會有在具有較小孔隙(gap)結構之基板的部位等發生放電(電弧放電)的情形。若發生電弧放電，則會有導致基板損傷、或是因電弧放電而飛散之材料變成粉塵並附著在基板之其他區域而導致缺陷的情形。
有鑑於此，本發明提供一種技術，可以抑制在蝕刻過程中的電弧放電之發生。
[蝕刻裝置1之構成] 圖1係繪示本發明一實施形態之蝕刻裝置1之一例的概略剖面圖。蝕刻裝置1，具備：裝置主體10、以及控制裝置主體10的控制裝置11。裝置主體10，係電容耦合型平行平板電漿蝕刻裝置，具有表面經陽極氧化處理之鋁等所形成的大致圓筒狀的處理室12。處理室12有施做安全接地。蝕刻裝置1，係基板處理裝置之一例。
處理室12，具備靜電吸盤18及上部電極30。於處理室12內的底部，配置著以絕緣材料形成之大致圓筒狀的支撐部14。支撐部14，支撐著以鋁等等金屬所形成的基台16。基台16，係設在處理室12內。於本實施形態，基台16亦發揮下部電極之功能。
在基台16之頂面，設有靜電吸盤18。靜電吸盤18，係載置台之一例。靜電吸盤18，具有以下結構：在一對絕緣膜或絕緣片之間，配置係導電膜的電極20。電極20，電性連接著直流電源22。靜電吸盤18，係藉由直流電源22供給之直流電壓所產生之庫侖力等的靜電力，而將基板W吸著固持於靜電吸盤18之頂面。
在基台16之頂面、且係靜電吸盤18之周圍，配置著邊緣環ER。邊緣環ER，係為了提高蝕刻之一致性而設置。邊緣環ER，係以根據所要蝕刻之膜層的材料而適當選用的材料來形成。於本實施形態，邊緣環ER係例如由矽或石英所構成。
於基台16之內部，形成了流路24。對於流路24，會從設在外部之急冷單元，經由配管26a及26b，而循環供給被控制在預先設定之溫度的冷媒。冷媒，係例如冷卻水。藉由控制在流路24內循環之冷媒的溫度，以控制載置於靜電吸盤18上之基板W的溫度。
於靜電吸盤18及基台16，設有配管28。配管28，連接著例如He氣體等傳熱氣體之供給源。從傳熱氣體之供給源所供給的傳熱氣體，會經由配管28，而供給至靜電吸盤18與基板W之間。
上部電極30，係在發揮下部電極之功能的基台16上方，配置成使基台16與上部電極30大致互相平行。上部電極30，係與靜電吸盤18相向。在上部電極30與基台16之間，區劃出處理空間S以供電漿產生。
上部電極30，經由絕緣性遮蔽構件32，而被處理室12的上部支撐著。上部電極30，包含電極板34及電極支撐體36。電極板34之底面，係面向處理空間S。於電極板34，形成了在電極板34的厚度方向貫穿的複數個氣體噴出孔34a。氣體噴出孔34a，係用以對處理室12內供給處理氣體的氣體供給口之一例。
電極支撐體36，係以例如鋁等的導電性材料形成，而以可裝卸自如的方式支撐著電極板34。電極支撐體36，亦可具有水冷結構。於電極支撐體36之內部，設有擴散室36a。擴散室36a，係經由複數個氣體流通孔36b而連通至氣體噴出孔34a。再者，於電極支撐體36，設有將處理氣體導向擴散室36a的氣體導入口36c。氣體導入口36c，連接著配管38。
電極支撐體36，經由開關67及低通濾波器(Low Pass Filter；LPF)66而連接著可變直流電源65。可變直流電源65，對電極支撐體36供給負直流電壓。從可變直流電源65供給至電極支撐體36之負直流電壓的絕對值之大小，係受到控制裝置11控制。低通濾波器66，從電極支撐體36所供給之負直流電壓，去除高頻成分。開關67，在可變直流電源65對電極支撐體36之負直流電壓的供給及切斷供給間，進行切換。開關67，係受到控制裝置11控制。可變直流電源65，係電壓供給部之一例。
配管38，經由分流器43、閥42a～42e、以及流量控制器44a～44e，而連接著氣體供給源40a～40e。流量控制器44a～44e，係例如MFC(Mass Flow Controller；氣體流量控制器)或FCS(Flow Control System；流量控制系統)等。氣體供給源40a及40b，係例如含有碳及氟之氣體的供給源。於本實施形態，氣體供給源40a，係供給例如C4 F8 氣體；氣體供給源40b，係供給例如C4 F6 氣體。氣體供給源40c，係例如含氧氣體之供給源。於本實施形態，含氧氣體，係例如O2 氣體。又，含氧氣體亦可係CO氣體等。氣體供給源40d，係例如稀有氣體之供給源。於本實施形態，稀有氣體係例如Ar氣體。氣體供給源40e，係含氮氣體之供給源。於本實施形態，含氮氣體，係例如N2 氣體。
氣體供給源40a～40e所供給的氣體，會經由流量控制器44a～44e、閥42a～42e、分流器43、以及配管38，而供給至擴散室36a內。供給至擴散室36a內的氣體，會在擴散室36a內擴散，再經由氣體流通孔36b及氣體噴出孔34a而簇射狀地供給至處理空間S內。
再者，於處理室12之上部，設有導體12a；該導體12a係由處理室12之側壁，延伸至比起上部電極30之高度位置更為上方處。導體12a，係經由處理室12而被接地。
再者，於裝置主體10，沿著處理室12之內壁而裝卸自如地設置著沉積物屏蔽層46。沉積物屏蔽層46，在支撐部14之外周亦有設置。沉積物屏蔽層46，會防止蝕刻副產物(所謂的沉積物)附著於處理室12。沉積物屏蔽層46，係例如由鋁等所形成，其表面有Y2 O3 等的陶瓷被覆層。
於處理室12之底部側，係在支撐部14與處理室12的內壁之間，設有阻流板48。阻流板48，係例如由鋁等所形成，其表面有Y2 O3 等的陶瓷被覆層。於處理室12內，係在阻流板48之下方，設有排氣口12e。排氣口12e經由排氣管52，而連接著排氣裝置50。排氣裝置50，具有渦輪分子泵等的真空泵，可以將處理室12內，減壓至預定之真空度。排氣裝置50，會使處理室12內維持在例如15～40mTorr的真空度。再者，於處理室12之側壁，有形成用以搬入及搬出基板W的開口部12g，開口部12g能以閘閥54開閉。
於處理室12之內壁，設有直流式地連接至接地(ground)的導電性構件56。導電性構件56，於高度方向係設在與基板W大致相同高度的位置。藉由導電性構件56，以防止異常放電。又，導電性構件56，只要設在產生電漿之區域內即可，其設置位置並不限於圖1所示位置。例如，導電性構件56亦可設在基台16之周圍等等的基台16附近處。再者，導電性構件56亦可在上部電極30之鄰近處，環狀地設於上部電極30之外側。
構成下部電極之基台16，連接著供電棒58，以對基台16供給RF(Radio Frequency；射頻)訊號。供電棒58，具有同軸式雙重管結構，包含棒狀導電構件58a及筒狀導電構件58b。棒狀導電構件58a，係由處理室12外貫穿處理室12之底部，而在大致鉛直方向上延伸至處理室12內。棒狀導電構件58a之上端，連接至基台16。筒狀導電構件58b，係如圍繞著棒狀導電構件58a之周圍般地與棒狀導電構件58a同軸設置。筒狀導電構件58b，係被支撐在處理室12之底部。在棒狀導電構件58a與筒狀導電構件58b之間，配置著大致環狀的絕緣構件58c。藉由絕緣構件58c，而使棒狀導電構件58a與筒狀導電構件58b電性絕緣。
棒狀導電構件58a及筒狀導電構件58b，係經由開關64，而連接著匹配器60及匹配器61。匹配器60，連接著第1RF電源62；匹配器61，連接著第2RF電源63。第1RF電源62及第2RF電源63，係RF訊號供給部之一例。
第1RF電源62，係產生「用以產生電漿之第1RF訊號」的電源，其所產生之RF訊號的頻率係27～100MHz，就一例而言，係40MHz。再者，第1RF訊號的電力，就一例而言，係100～2000W。
第2RF電源63，係產生對基台16供給高頻偏壓，而用以對基板W引入離子的第2RF訊號。第2RF訊號的頻率，係400kHz～13.56MHz之範圍內的頻率；就一例而言，係3MHz。再者，第2RF訊號的電力，就一例而言，係100～5000W。
開關64，在對於棒狀導電構件58a及筒狀導電構件58b之第1RF訊號及第2RF訊號的供給及切斷供給間，進行切換。藉此，第1RF訊號及第2RF訊號會脈衝狀地供給至基台16。開關64，係受到控制裝置11控制。又，於下文中，在不區分第1RF訊號及第2RF訊號而加以統稱的情況下，就記載為「RF訊號」。
控制裝置11，具有記憶體、處理器、以及輸入輸出介面。於記憶體內，儲存著製程配方等的資料、以及程式。記憶體，係例如RAM(Random Access Memory；隨機存取記憶體)、ROM(Read Only Memory；唯讀記憶體)、HDD(Hard Disk Drive；硬碟機)、或SSD(Solid State Drive；固態硬碟)等。處理器，藉由執行從記憶體所讀取之程式，再基於儲存在記憶體內的製程配方等的資料，經由輸入輸出介面，而控制裝置主體10之各部位。處理器，係CPU(Central Processing Unit；中央處理器)或DSP(Digital Signal Processor；數位訊號處理器)等。
以蝕刻裝置1進行電漿蝕刻的情況下，會開啟閘閥54，並以未圖示之搬運機械手臂，將基板W載置於靜電吸盤18上。然後，以排氣裝置50排出處理室12內的氣體，再使來自氣體供給源40a～40d的氣體分別以預定之流量供給至處理室12內，以使得處理室12內的壓力調整成預定之壓力。
然後，對基台16供給來自第1RF電源62之第1RF訊號、以及來自第2RF電源63之第2RF訊號，並對上部電極30供給來自可變直流電源65之負直流電壓。藉此，在上部電極30與基台16之間，形成RF電場，而從供給至處理空間S的氣體，產生電漿。然後，藉由在處理空間S內產生之電漿所含有的離子或自由基等，以蝕刻基板W。
[基板W之結構] 接著，針對以圖1說明之蝕刻裝置1所蝕刻之基板W的結構，進行說明。本實施形態中之基板W，係用以形成例如具有三維結構之多層膜的NAND型快閃記憶體的結構。圖2係繪示蝕刻前之基板W的剖面之一例的圖式。
於絕緣膜102內，形成了長度在與絕緣膜102之厚度方向交叉之方向上係不同的複數個導電膜104a～104c。於本實施形態，絕緣膜102係例如氧化膜(矽氧化膜)；導電膜104a～104c之各個係例如矽或鎢。於絕緣膜102上，設有遮罩膜100；於遮罩膜100，形成了對應著預定之孔洞的圖案Pa～Pc。於圖2的例子，係於絕緣膜102之厚度方向上，在圖案Pa之下方配置有導電膜104a，在圖案Pb之下方配置有導電膜104b，在圖案Pc之下方配置有導電膜104c。導電膜104a～104c之各個在絕緣膜102被蝕刻之際，亦發揮蝕刻終止層之功能。又，於下文中，在不區分導電膜104a～104c之各個而加以統稱的情況下，就記載為「導電膜104」。
藉由以遮罩膜100為遮罩來蝕刻絕緣膜102，而例如圖3所示般地在絕緣膜102形成孔洞Ha～Hc。圖3係繪示蝕刻後之基板W的剖面之一例的圖式。藉由在孔洞Ha～Hc內埋入金屬，而形成個別連接至導電膜104a～104c之各個的配線。
[電漿中之電子的動向] 圖4係繪示在電漿蝕刻下的處理室12內之電子的動態之一例的示意圖。藉由對基台16供給來自第1RF電源62之第1RF訊號、以及來自第2RF電源63之第2RF訊號，而從供給至處理室12內的氣體，產生電漿。電漿中，含有離子200或自由基等。藉由在處理室12內產生電漿，而在基台16附近產生鞘層203。藉由鞘層203，電漿所含有之離子200，就會被引入基板W，以蝕刻基板W。
再者，若離子200被過度地引入基板W，有時會造成基板W損傷。所以，要對上部電極30供給負直流電壓。藉此，會在上部電極30附近產生鞘層201，電漿中之離子200的一部分，會被引入上部電極30。藉此，撞擊基板W的離子200會減少，而減輕基板W之損傷。再者，藉由引入上部電極30之離子200，會使上部電極30釋出電子202。
此處，一旦進行電漿蝕刻，則會由於引入基板W之離子200，而使基板W帶電。雖然藉由引入上部電極30的離子200會使上部電極30釋出電子202，但所釋出之電子202，例如圖4所示，會被鞘層203阻撓其到達基板W。所以，無法藉由電子202來中和基板W之帶電。故而，倘若電漿蝕刻的時間拉長，則有時會有在基板W發生電弧放電的情形。於實驗中，倘若電漿蝕刻持續了30秒以上，則會有在基板W發生電弧放電的情形。
此處，例如圖5所示，在RF訊號對基台16之供給被切斷的情況下，基台16附近的鞘層203就會消失。所以，藉由引入上部電極30之離子200而從上部電極30釋出之電子202，就會變得容易到達基板W。藉此，基板W的電荷量會減少。圖5係繪示在停止了RF訊號之供給的情況下，處理室12內的電子202之動態之一例的示意圖。
此時，若加大供給至上部電極30的負直流電壓之絕對值，則上部電極30附近的鞘層201會變厚，而引入上部電極30之離子200的量會增加。藉此，藉由引入上部電極30之離子200而從上部電極30釋出之電子202的量也會增加。藉此，到達基板W之電子202的量會變多，而基板W之電荷量會快速地減少。
有鑑於此，可思及例如圖6所示般地控制RF訊號及負直流電壓。圖6係繪示RF訊號及直流電壓之控制之一例的圖式。
RF訊號，例如圖6(a)所示，會在每隔預定之周期，就進行供給(ON)及切斷供給(OFF)。藉此，在供給RF訊號的第1期間ΔT1 ，會進行蝕刻；在切斷RF訊號之供給的第2期間ΔT2 ，會中和基板W之帶電。
於本實施形態，包含RF訊號之供給及切斷供給的1個周期ΔT0 之長度，較佳係例如50毫秒以下。亦即，RF訊號之供給及切斷供給的頻率，較佳係例如20Hz以上。
再者，於本實施形態，RF訊號的負載比，較佳係90%以上。所謂的RF訊號的負載比，係相對於包含RF訊號之供給及切斷供給的1個周期ΔT0 ，會供給RF訊號之第1期間ΔT1 所占的比例。
再者，例如圖6(b)所示，在切斷了RF訊號之供給的第2期間ΔT2 ，會供給負直流電壓V2 ；該負直流電壓V2 之絕對值，大於供給RF訊號的第1期間ΔT1 中，所供給之負直流電壓V1 的絕對值(|V1 |＜|V2 |)。具體而言，於第2期間ΔT2 之負直流電壓V2 ，係例如-1000V；於第1期間ΔT1 之負直流電壓V1 ，係例如-200V。藉此，於第2期間ΔT2 就可以對基板W供給足夠份量的電子，而可以迅速地減少基板W之電荷量。
此處，只要進行如圖6所示的RF訊號及負直流電壓之控制，就可以減輕基板W之電弧放電。然而，在圖6所示之RF訊號之控制，於切斷了RF訊號之供給的第2期間ΔT2 ，不會在導電膜104上形成聚合物。所以，相對於絕緣膜102之導電膜104的選擇比會降低，導電膜104會變得容易被蝕刻掉。所以，在圖6所示之RF訊號之控制，有時會有導電膜104中之蝕刻終止層的功能減弱，形成了穿破導電膜104之孔洞的情形。因此，會難以按照設計地在基板W形成之孔洞。
有鑑於此，於本實施形態，係例如圖7所示，會交替切換第1蝕刻步驟及第2蝕刻步驟而反覆執行。於第1蝕刻步驟，係在連續性地供給RF訊號及負直流電壓之狀態下進行蝕刻。於第2蝕刻步驟，會藉由圖6例示之RF訊號及負直流電壓之控制來進行蝕刻。藉此，一方面會抑制基板W之電弧放電，一方面可以減少導電膜104之蝕刻量。
[RF訊號之Vpp ] 再者，RF訊號之電壓的「峰至峰」(Vpp )大小，會隨著處理室12內的狀態而變化。例如，若電漿蝕刻的執行時間拉長，則會由於附著於處理室12之內壁的沉積物之影響、或是處理室12內之零件的消耗等，而導致處理室12與電漿之間的阻抗變化。因此，會有匹配器60及61之控制量變化，而使得RF訊號之Vpp 大小變化的情形。若RF訊號之Vpp 大小變化，則形成於導電膜104上之聚合物的量就會變化。
例如，若RF訊號之Vpp 變小，則形成於導電膜104上之聚合物的量會變少。若形成於導電膜104上之聚合物的量變少，則相對於絕緣膜102之導電膜104的選擇比會降低。因此，導電膜104會變得容易被蝕刻掉。
為了避免此種情形，於本實施形態，會在第1蝕刻步驟及第2蝕刻步驟，將RF訊號之Vpp 控制成預定之範圍內的大小。藉此，可以在導電膜104上形成足夠份量的聚合物，提升相對於絕緣膜102之導電膜104的選擇比，而可以減少導電膜104的蝕刻量。
圖8係繪示相對於蝕刻時間之Vpp 的大小變化之一例的圖式。在不進行RF訊號之Vpp 之調整的情況下，如圖8的比較例所示，隨著蝕刻時間的經過，RF訊號之Vpp 會變小。
相對於此，於本實施形態，會將RF訊號之Vpp 控制成預定之範圍內的大小。藉此，例如圖8所示，即使蝕刻時間超過350小時，RF訊號之Vpp 的大小變動也能壓低至約8V以內。
圖9係繪示相對於蝕刻時間之導電膜104的蝕刻量之一例的圖式。在不進行RF訊號之Vpp 之調整的情況下，如圖9的比較例所示，隨著蝕刻時間的經過，導電膜104的蝕刻量會變多。在導電膜104的蝕刻量達到100%之狀態下，就意味著孔洞貫穿了導電膜104之狀態。
相對於此，於本實施形態，藉由將RF訊號之Vpp 控制成預定之範圍內的大小，例如圖9所示，就會壓低導電膜104之蝕刻量的增加。於圖9的例子，即使蝕刻時間超過300小時，導電膜104之蝕刻量也被抑制在不到30%。如此這般地，於本實施形態，藉由將RF訊號之Vpp 控制成預定之範圍內的大小，就可以在導電膜104上形成足夠份量的聚合物。所以，會提升相對於絕緣膜102之導電膜104的選擇比，而可以減少導電膜104之蝕刻量。
[聚合物之去除] 圖10係繪示緊接在蝕刻完成後的孔洞H之狀態之一例的示意圖。緊接在蝕刻完成後，會例如圖10所示，在孔洞H之底部形成聚合物106。在聚合物106與導電膜104之間，會由於與含氧氣體間的反應，而形成氧化膜108。
此處，若圖10所示之狀態的基板W曝露於大氣中，則大氣中所含有之水分會與聚合物106反應，而在孔洞H之底部產生氫氟酸。藉此，孔洞H之底部，會例如圖11所示，更進一步地被侵蝕。圖11係繪示導電膜104被侵蝕之狀態之一例的圖式。因此，導電膜104會遭到比起設計值更為過度的蝕刻。
有鑑於此，於本實施形態，會使得完成了基板W之蝕刻的圖10之狀態的基板W，曝露於含氮氣體之電漿。藉此，例如圖12所示，殘留在孔洞H之底部的聚合物106會被去除。圖12係繪示藉由本實施形態而形成之孔洞H之狀態之一例的圖式。之後，會藉由灰化以去除氧化膜108，再進行下一個步驟之處理。藉此，就可以在基板W形成接近設計值之形狀的孔洞H。
[蝕刻方法] 圖13係繪示蝕刻方法之一例的流程圖。於圖13所例示之蝕刻方法，係例如以控制裝置11之處理器讀取儲存在控制裝置11之記憶體的程式並加以執行，再經由控制裝置11之輸入輸出介面以控制裝置主體10之各部位而加以實現。於圖13所例示之蝕刻方法，係基板處理方法之一例。
首先，會將基板W搬入處理室12內(S10)。於步驟程序S10，會開啟閘閥54，並以未圖示之搬運機械手臂將基板W搬入處理室12內，再載置於靜電吸盤18上。然後，閘閥54會被關閉。步驟程序S10，係a)步驟之一例。
接著，對處理室12內供給處理氣體(S11)。於步驟程序S11，會以排氣裝置50排出處理室12內的氣體。然後，會分別以預定之流量，而對處理室12內供給：來自氣體供給源40a的C4 F8 氣體、來自氣體供給源40b的C4 F6 氣體、來自氣體供給源40c的O2 氣體、以及來自氣體供給源40d的Ar氣體。然後，處理室12內的壓力，會被調整成預定之壓力。於下文中，會將含有C4 F8 氣體、C4 F6 氣體、O2 氣體、以及Ar氣體的氣體，記載為「第1處理氣體」。步驟程序S11，係b)步驟之一例。
接著，執行第1蝕刻步驟(S12)。於第1蝕刻步驟，會一邊對上部電極30連續性地供給負直流電壓，一邊對處理室12內連續性地供給RF訊號。藉此，會從供給至處理室12內的第1處理氣體產生電漿，並藉由第1處理氣體之電漿而蝕刻載置於靜電吸盤18之基板W。步驟程序S12，係c)步驟之一例。
於第1蝕刻步驟之主要的處理條件，係如下所示。 壓力：10～30mTorr 第1RF訊號之電力：1000～2000W 第2RF訊號之電力：3000～6000W 負直流電壓：-300～-100V C4 F8 氣體：20～40sccm C4 F6 氣體：5～20sccm O2 氣體：10～30sccm Ar氣體：300～600sccm
接著，判定從開始第1蝕刻步驟起，是否經過了預定之時間t1 (S13)。於本實施形態，時間t1 係例如30秒。在尚未經過時間t1 的情況下(S13：否)，會判定從開始蝕刻起，是否經過了預定之時間t0 (S14)。在尚未經過時間t0 的情況下(S14：否)，會再度執行步驟程序S12所示之處理。另一方面，在經過了時間t0 的情況下(S14：是)，就執行後述之步驟程序S18之處理。時間t0 ，為總共的蝕刻時間，係形成最深之孔洞所需要的時間。
另一方面，在經過了時間t1 的情況下(S13：是)，就執行第2蝕刻步驟(S15)。於第2蝕刻步驟，會藉由一邊對上部電極30連續性地供給負直流電壓，一邊以預定之周期反覆RF訊號之供給及切斷供給，以蝕刻載置於靜電吸盤18之基板W。再者，於第2蝕刻步驟，於進行RF訊號之供給的第1期間ΔT1 ，會對上部電極30供給絕對值較小之負直流電壓V1 ；而在切斷了RF訊號之供給的第2期間ΔT2 ，會對上部電極30供給絕對值較大之負直流電壓V2 。於第1期間ΔT1 ，例如會對上部電極30供給-200V的負直流電壓V1 ；於第2期間ΔT2 ，例如會對上部電極30供給-1000V的負直流電壓V2 。於第2蝕刻步驟，除了斷續性地供給RF訊號這一點、以及會切換負直流電壓之絕對值這一點以外的主要處理條件，係與第1蝕刻步驟之主要處理條件相同。步驟程序S15，係d)步驟之一例。
接著，判定從開始第2蝕刻步驟起，是否經過了預定之時間t2 (S16)。於本實施形態，時間t2 係例如60秒。在尚未經過時間t2 的情況下(S16：否)，會判定從開始蝕刻起，是否經過了預定之時間t0 (S17)。在尚未經過時間t0 的情況下(S17：否)，會再度執行步驟程序S15所示之處理。
另一方面，在經過了時間t0 的情況下(S17：是)，會對處理室12內供給第2處理氣體(S18)。於步驟程序S18，會以排氣裝置50排出處理室12內的氣體。然後，會分別以預定之流量，而對處理室12內供給：來自氣體供給源40d的Ar氣體、以及來自氣體供給源40e的N2 氣體，以使得處理室12內的壓力調整成預定之壓力。於下文中，會將含有Ar氣體及N2 氣體的氣體，記載為「第2處理氣體」。步驟程序S18，係e)步驟之一例。
接著，執行去除步驟(S19)。於去除步驟，會對處理室12內連續性地供給RF訊號。藉此，會從供給至處理室12內的第2處理氣體產生電漿，並藉由第2處理氣體之電漿以去除孔洞內的聚合物。步驟程序S19，係f)步驟之一例。
去除步驟之主要的處理條件，係如下所示。 壓力：10～30mTorr 第1RF訊號之電力：200～2000W 第2RF訊號之電力：100～1000W N2 氣體：50～200sccm Ar氣體：100～500sccm 處理時間：5～20秒
然後，以排氣裝置50排出處理室12內的氣體，再開啟閘閥54，並以未圖示之搬運機械手臂將基板W從處理室12內搬出(S20)。然後，本流程圖所示之蝕刻方法就完成了。
以上針對一實施形態，進行了說明。如上所述，本實施形態之基板處理方法，係在處理室12中之基板處理方法；處理室12，具備載置基板W的靜電吸盤18、與靜電吸盤18相向的上部電極30、以及用以對處理室12內供給處理氣體的氣體噴出孔34a；基板處理方法包含以下a)～d)步驟。a)步驟，係對靜電吸盤18提供基板的步驟。b)步驟，係對處理室12內供給第1處理氣體的步驟。c)步驟，係藉由一邊對上部電極30連續性地供給負直流電壓、一邊連續性地供給RF訊號，以從第1處理氣體產生電漿的步驟。d)步驟，係藉由一邊對上部電極30連續性地供給負直流電壓、一邊供給脈衝狀之RF訊號，以從第1處理氣體產生電漿的步驟。c)步驟與d)步驟，係交替地反覆執行。再者，c)步驟每一次的期間，係30秒以下。藉此，可以抑制在蝕刻過程中的電弧放電之發生。
再者，於上述實施形態，d)步驟每一次的期間，係60秒以下。藉此，可以抑制過度的蝕刻。
再者，於上述實施形態之d)步驟，供給RF訊號之期間相對於脈衝狀之RF訊號1個周期的比例，係90%以上。藉此，即使係在d)步驟，亦可一方面抑制電弧放電之發生，一方面使蝕刻進展。
再者，於上述實施形態之d)步驟，脈衝狀之RF訊號的1個周期之期間，係50毫秒以下。藉此，即使係在d)步驟，亦可抑制電弧放電之發生。
再者，於上述實施形態之d)步驟，在切斷了RF訊號之供給的第2期間ΔT2 ，供給至上部電極30之負直流電壓V2 的絕對值，大於在供給RF訊號的第1期間ΔT1 供給至上部電極30之負直流電壓V1 的絕對值。藉此，能以良好的效率，在短期間內為基板W除電。
再者，於上述實施形態，基板W，具有：導電膜104、設在導電膜104上的絕緣膜102、以及設在絕緣膜102上且形成有預定之圖案P的遮罩膜100。再者，絕緣膜102，係例如氧化膜(矽氧化膜)；導電膜104，係矽膜或鎢膜。於此種結構之基板W的蝕刻，可以抑制電弧放電之發生。
再者，於上述實施形態，第1處理氣體包含：含碳及氟的氣體、含氧氣體、以及稀有氣體。含碳及氟的氣體，係C4 F8 氣體或C4 F6 氣體；含氧氣體，係O2 氣體或CO氣體；稀有氣體，係Ar氣體。藉此，可以從第1處理氣體產生電漿，並藉由所產生之電漿以蝕刻基板W。
再者，於上述實施形態之基板處理方法，更進一步地包含e)及f)步驟。e)步驟，在反覆c)步驟及d)步驟後執行，係對處理室12內供給含有含氮氣體及稀有氣體之第2處理氣體的步驟。f)步驟，係藉由對處理室12內供給RF訊號，而從第2處理氣體產生電漿，並藉由所產生之電漿，以去除因為c)步驟及d)步驟而在形成於基板W之孔洞H內殘留的聚合物。含氮氣體，係N2 氣體；稀有氣體，係Ar氣體。藉此，可以在基板W形成接近設計值之形狀的孔洞H。
再者，於上述實施形態的c)步驟及d)步驟，將脈衝狀之RF訊號的電壓之Vpp 的大小，控制在預定之範圍內。藉此，可以在導電膜104上形成足夠份量的聚合物，提升相對於絕緣膜102之導電膜104的選擇比，而可以減少導電膜104的蝕刻量。
再者，上述實施形態之蝕刻裝置1，具備：處理室12；上部電極30，設在處理室12內；靜電吸盤18，與上部電極30相向，並供基板W載置；第1RF電源62及第2RF電源63，供給RF訊號；可變直流電源65，對上部電極30供給負直流電壓；以及控制裝置11。控制裝置11，執行以下a)～d)步驟。a)步驟，係對靜電吸盤18提供基板W的步驟。b)步驟，係對處理室12內供給第1處理氣體的步驟。c)步驟，係藉由一邊對上部電極30連續性地供給負直流電壓、一邊對處理室12內連續性地供給RF訊號，以從第1處理氣體產生電漿的步驟。d)步驟，係藉由一邊對上部電極30連續性地供給負直流電壓，一邊供給脈衝狀之RF訊號，以從第1處理氣體產生電漿的步驟。c)步驟與d)步驟，係交替地反覆執行。c)步驟每一次的期間，係30秒以下。藉此，可以抑制在蝕刻過程中的電弧放電之發生。
[其他] 又，本發明之技術，並非以上述實施形態限定；本發明包含在其要旨之範圍內的各種變形。
例如，於上述各實施形態，係以使用電容耦合型電漿(CCP)作為電漿源的蝕刻裝置1為例而進行了說明，但電漿源並不限定於此。就電容耦合型電漿以外的電漿源而言，可舉例如：感應耦合電漿(ICP)、微波激發表面波電漿(SWP)、電子迴旋共振電漿(ECP)、以及螺旋微波電漿(HWP)等。
又，應視本次所揭露之實施形態，於所有各點皆為例示，而非用以限定。上述實施形態，實得以多種形態加以實現。再者，上述實施形態，可在不脫離隨附之申請專利範圍及其旨趣的情況下，以各種形態加以省略、置換、變更。
1:蝕刻裝置 10:裝置主體 11:控制裝置 12:處理室 12a:導體 12e:排氣口 12g:開口部 14:支撐部 16:基台 18:靜電吸盤 20:電極 22:直流電源 24:流路 26,26a,26b:配管 28:配管 30:上部電極 32:絕緣性遮蔽構件 34:電極板 34a:氣體噴出孔 36:電極支撐體 36a:擴散室 36b:氣體流通孔 36c:氣體導入口 38:配管 40,40a~40e:氣體供給源 42,42a~42e:閥 43:分流器 44,44a~44e:流量控制器 46:沉積物屏蔽層 48:阻流板 50:排氣裝置 52:排氣管 54:閘閥 56:導電性構件 58:供電棒 58a:棒狀導電構件 58b:筒狀導電構件 58c:絕緣構件 60:匹配器 61:匹配器 62:第1RF電源 63:第2RF電源 64:開關 65:可變直流電源 66:低通濾波器 67:開關 100:遮罩膜 102:絕緣膜 104,104a~104c:導電膜 200:離子 201:鞘層 202:電子 203:鞘層 106:聚合物 108:氧化膜 ER:邊緣環 P,Pa~Pc:圖案 H,Ha~Hc:孔洞 S:處理空間 S10~S20:步驟程序 W:基板
【圖1】圖1係繪示本發明一實施形態之蝕刻裝置之一例的概略剖面圖。 【圖2】圖2係繪示蝕刻前之基板的剖面之一例的圖式。 【圖3】圖3係繪示蝕刻後之基板的剖面之一例的圖式。 【圖4】圖4係繪示在電漿蝕刻下的處理室內之電子的動態之一例的示意圖。 【圖5】圖5係繪示在停止了RF訊號之供給的情況下，處理室內的電子之動態之一例的示意圖。 【圖6】圖6(a)、(b)係繪示RF訊號及直流電壓之控制之一例的圖式。 【圖7】圖7(a)、(b)係繪示第1蝕刻步驟及第2蝕刻步驟之執行時機之一例的圖式。 【圖8】圖8係繪示相對於蝕刻時間之Vpp 的大小變化之一例的圖式。 【圖9】圖9係繪示相對於蝕刻時間之導電膜的蝕刻量之一例的圖式。 【圖10】圖10係繪示緊接在蝕刻完成後的孔洞之狀態之一例的示意圖。 【圖11】圖11係繪示導電膜被侵蝕之狀態之一例的圖式。 【圖12】圖12係繪示藉由本實施形態而形成之孔洞之狀態之一例的圖式。 【圖13】圖13係繪示蝕刻方法之一例的流程圖。
S10~S20:步驟程序

Claims (17)

  1. 一種基板處理方法，係在處理室中之基板處理方法； 該處理室，包括載置基板的載置台、與該載置台相向的上部電極、以及用以對該處理室內供給處理氣體的氣體供給口； 該基板處理方法，包括以下步驟： a)步驟，係對該載置台提供基板的步驟； b)步驟，係對該處理室內供給第1處理氣體的步驟； c)步驟，係藉由一邊對該上部電極連續性地供給負直流電壓、一邊連續性地供給RF(射頻)訊號，以從該第1處理氣體產生電漿的步驟；以及 d)步驟，係藉由一邊對該上部電極連續性地供給負直流電壓、一邊供給脈衝狀之RF訊號，以從該第1處理氣體產生電漿的步驟； 該c)步驟與該d)步驟，係交替地反覆執行； 該c)步驟每一次的期間，係30秒以下。
  2. 如請求項1之基板處理方法，其中， 該d)步驟每一次的期間，係60秒以下。
  3. 如請求項1或2之基板處理方法，其中， 於該d)步驟， 供給該RF訊號之期間相對於該脈衝狀之RF訊號1個周期的比例，係90%以上。
  4. 如請求項1至3中任一項之基板處理方法，其中， 於該d)步驟， 該脈衝狀之RF訊號1個周期之期間，係50毫秒以下。
  5. 如請求項1至3中任一項之基板處理方法，其中， 於該d)步驟， 該脈衝狀之RF訊號的頻率，係20Hz以上。
  6. 如請求項1至5中任一項之基板處理方法，其中， 於該d)步驟， 該脈衝狀之RF訊號的負載比，係90%以上。
  7. 如請求項1至6中任一項之基板處理方法，其中， 於該d)步驟， 在切斷了該RF訊號之供給的期間，供給至該上部電極之負直流電壓的絕對值，大於在供給該RF訊號的期間供給至該上部電極之負直流電壓的絕對值。
  8. 如請求項1至7中任一項之基板處理方法，其中， 該基板，具有：導電膜、設在該導電膜上的絕緣膜、以及設在該絕緣膜上且形成有預定之圖案的遮罩膜。
  9. 如請求項8之基板處理方法，其中， 該絕緣膜，係氧化膜； 該導電膜，係矽膜或鎢膜。
  10. 如請求項1至9中任一項之基板處理方法，其中， 該第1處理氣體，包含： 含碳及氟的氣體、含氧氣體、以及稀有氣體。
  11. 如請求項10之基板處理方法，其中， 該含碳及氟的氣體，係C4 F8 氣體或C4 F6 (六氟丁二烯)氣體。
  12. 如請求項10或11之基板處理方法，其中， 該含氧氣體，係O2 氣體或CO氣體。
  13. 如請求項10至12中任一項之基板處理方法，其中， 該稀有氣體，係Ar氣體。
  14. 如請求項10至13中任一項之基板處理方法，更包括以下步驟： e)步驟，在反覆該c)步驟及該d)步驟後執行，係對該處理室內供給含有含氮氣體及稀有氣體之第2處理氣體的步驟；以及 f)步驟，係藉由對該處理室內供給該RF訊號，而從該第2處理氣體產生電漿，以去除因為該c)步驟及該d)步驟而在形成於該基板之孔洞內殘留的聚合物。
  15. 如請求項14之基板處理方法，其中， 該含氮氣體，係N2 氣體； 該稀有氣體，係Ar氣體。
  16. 如請求項1至15中任一項之基板處理方法，其中， 於該c)步驟及該d)步驟， 將該脈衝狀之RF訊號的電壓之峰至峰電壓的大小，控制在預定之範圍內。
  17. 一種基板處理裝置，包括： 處理室； 上部電極，設在該處理室內； 載置台，與該上部電極相向，並供基板載置； RF訊號供給部，供給RF訊號； 電壓供給部，對該上部電極供給負直流電壓；以及 控制裝置； 該控制裝置，執行以下a)～d)步驟； a)步驟，係對該載置台提供該基板的步驟； b)步驟，係對該處理室內供給第1處理氣體的步驟； c)步驟，係藉由一邊對該上部電極連續性地供給負直流電壓、一邊對該處理室內連續性地供給RF訊號，以從該第1處理氣體產生電漿的步驟；以及 d)步驟，係藉由一邊對該上部電極連續性地供給負直流電壓、一邊供給脈衝狀之該RF訊號，以從該第1處理氣體產生電漿的步驟； 該c)步驟與該d)步驟，係交替地反覆執行； 該c)步驟每一次的期間，係30秒以下。
TW110104594A 2020-02-20 2021-02-08 基板處理方法及基板處理裝置 TW202139787A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2020-026863 2020-02-20
JP2020026863A JP7382848B2 (ja) 2020-02-20 2020-02-20 基板処理方法および基板処理装置

Publications (1)

Publication Number Publication Date
TW202139787A true TW202139787A (zh) 2021-10-16

Family

ID=77275787

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110104594A TW202139787A (zh) 2020-02-20 2021-02-08 基板處理方法及基板處理裝置

Country Status (5)

Country Link
US (1) US11501976B2 (zh)
JP (1) JP7382848B2 (zh)
KR (1) KR20210106371A (zh)
CN (1) CN113284786A (zh)
TW (1) TW202139787A (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20230416906A1 (en) * 2022-06-28 2023-12-28 Applied Materials, Inc. Methods and apparatus for processing a substrate

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5737177A (en) * 1996-10-17 1998-04-07 Applied Materials, Inc. Apparatus and method for actively controlling the DC potential of a cathode pedestal
US7988816B2 (en) * 2004-06-21 2011-08-02 Tokyo Electron Limited Plasma processing apparatus and method
JP5638682B2 (ja) * 2006-03-22 2014-12-10 東京エレクトロン株式会社 プラズマ処理装置、プラズマ処理方法及び記憶媒体
JP5171683B2 (ja) * 2009-02-18 2013-03-27 東京エレクトロン株式会社 プラズマ処理方法
US20110139748A1 (en) * 2009-12-15 2011-06-16 University Of Houston Atomic layer etching with pulsed plasmas
JP6512962B2 (ja) * 2014-09-17 2019-05-15 東京エレクトロン株式会社 プラズマ処理装置
US9966231B2 (en) * 2016-02-29 2018-05-08 Lam Research Corporation Direct current pulsing plasma systems
JP7137913B2 (ja) 2017-06-23 2022-09-15 株式会社半導体エネルギー研究所 半導体装置

Also Published As

Publication number Publication date
JP2021132126A (ja) 2021-09-09
US20210265170A1 (en) 2021-08-26
JP7382848B2 (ja) 2023-11-17
CN113284786A (zh) 2021-08-20
KR20210106371A (ko) 2021-08-30
US11501976B2 (en) 2022-11-15

Similar Documents

Publication Publication Date Title
TWI664676B (zh) Etching method
KR102356211B1 (ko) 에칭 방법
TWI657499B (zh) 蝕刻方法
JP5390846B2 (ja) プラズマエッチング装置及びプラズマクリーニング方法
TWI605515B (zh) Method for plasma treatment of a processed body
TWI584374B (zh) Plasma etching method and plasma etching device
JP6529357B2 (ja) エッチング方法
KR102513051B1 (ko) 에칭 방법
TWI716378B (zh) 蝕刻方法
TWI713109B (zh) 蝕刻方法（一）
TWI692809B (zh) 蝕刻方法
TW201705273A (zh) 蝕刻有機膜之方法
TW201742143A (zh) 蝕刻方法
JP6504827B2 (ja) エッチング方法
US20210327719A1 (en) Method for processing workpiece
TW202139787A (zh) 基板處理方法及基板處理裝置
JP2022115719A (ja) プラズマ処理装置及びプラズマ処理方法
CN111048389A (zh) 等离子体处理方法和等离子体处理装置
CN109075068B (zh) 蚀刻方法
JP6745199B2 (ja) 銅層をエッチングする方法
JP7061981B2 (ja) プラズマエッチング装置およびプラズマエッチング方法