TW202139374A

TW202139374A - 封裝結構

Info

Publication number: TW202139374A
Application number: TW109111139A
Authority: TW
Inventors: 陳志諺; 吳俊儀
Original assignee: 世界先進積體電路股份有限公司
Priority date: 2020-04-01
Filing date: 2020-04-01
Publication date: 2021-10-16
Also published as: TWI719875B

Abstract

本揭露提供一種封裝結構，包含晶粒、引線框架、導電膠。引線框架包含晶粒座與擋牆結構。晶粒座用以承載該晶粒且擋牆結構圍繞晶粒。導電膠設於晶粒與引線框架之間。

Description

封裝結構

本揭露係有關於一種封裝結構，且特別係有關於晶粒座上具有擋牆結構的封裝結構。

氮化鎵系(GaN-based)半導體材料具有許多優秀的材料特性，例如高抗熱性、寬能隙(band-gap)、高電子飽和速率。因此，氮化鎵系半導體材料適合應用於高速與高溫的操作環境。近年來，氮化鎵系半導體材料已廣泛地應用於發光二極體(light emitting diode，LED)元件、高頻率元件，例如具有異質界面結構的高電子遷移率電晶體(high electron mobility transistor，HEMT)。

雖然現有技術所製造的高電子遷移率電晶體封裝結構可大致滿足它們原先預定的用途，但其仍未在各個方面皆徹底地符合需求。例如，目前在封裝高電子遷移率電晶體(HEMT)元件時使用的黏晶技術，容易使得溢膠不穩定，進而影響元件的運作。因此，發展出可進一步改善高電子遷移率電晶體元件的效能及可靠度的結構及製造方法仍為目前業界致力研究的課題之一。

本揭露一些實施例提供一種封裝結構，包含晶粒、引線框架、導電膠。引線框架包含晶粒座與擋牆結構。晶粒座用以承載該晶粒且擋牆結構圍繞晶粒。導電膠設於晶粒與引線框架之間。

本揭露另一些實施例提供一種封裝結構，包含晶粒、引線框架。引線框架包含具有擋牆結構之晶粒座。擋牆結構定義出圍束區。晶粒藉由導電膠黏著於晶粒座中。導電膠局限於圍束區內。

為讓本揭露之特徵明顯易懂，下文特舉出實施例，並配合所附圖式，作詳細說明如下，其他注意事項，請參照技術領域。

以下提供了各種不同的實施例或範例，用於實施所提供的半導體結構之不同元件。敘述中若提及第一部件形成於第二部件之上，可能包含形成第一和第二部件直接接觸的實施例，也可能包含額外的部件形成於第一和第二部件之間，使得第一和第二部件不直接接觸的實施例。另外，本發明實施例可能在許多範例中使用重複的元件符號。這些重複僅是為了簡化和清楚的目的，而非代表所討論各種實施例及/或配置之間有特定的關係。

再者，空間上的相關用語，例如「上方的」、「下方的」、「在……上方」、「在……下方」及類似的用詞，除了包含圖式繪示的方位外，也包含使用或操作中的裝置的不同方位。當裝置被轉向至其他方位時(旋轉90度或其他方位)，則在此所使用的空間相對描述可同樣依旋轉後的方位來解讀。

在此，「約」、「大約」、「大抵」之用語通常表示在一給定值或範圍的20%之內，較佳是10%之內，且更佳是5%之內，或3%之內，或2%之內，或1%之內，或0.5%之內。應注意的是，說明書中所提供的數量為大約的數量，亦即在沒有特定說明「約」、「大約」、「大抵」的情況下，仍可隱含「約」、「大約」、「大抵」之含義。

除非另外定義，在此使用的全部用語(包含技術及科學用語)具有與本揭露所屬技術領域的技術人員通常理解的相同涵義。能理解的是，這些用語例如在通常使用的字典中定義用語，應被解讀成具有與相關技術及本揭露的背景或上下文一致的意思，而不應以一理想化或過度正式的方式解讀，除非在本揭露實施例有特別定義。

本發明實施例所提供之封裝結構包含具有擋牆結構的晶粒座，藉此可穩定溢膠情況，更可以防止電磁干擾(Electromagnetic interference，EMI)。此外，本發明實施例所提供之封裝結構更包含導電膠，藉由將導電膠與晶種層與引線框架接觸，使得晶種層可電性接地，藉此提升半導體結構的操作穩定性。此外，本發明實施例所提供之封裝結構中的晶粒可不需要設置貫穿氮化鎵的導通孔(through-GaN via)，而可提升半導體結構的崩潰電壓(breakdown voltage)，允許半導體元件應用於高電壓操作。

請搭配參照第1和2圖。第1圖係根據本揭露一些實施例，繪示出例示性封裝結構10的立體圖。第2圖係根據本揭露一些實施例，繪示出對應於第1圖所示的封裝結構的上視圖。

請先參照第1圖，封裝結構10包含引線框架100、導電膠200以及晶粒300，其中導電膠200設於引線框架100和晶粒300之間。引線框架100包含晶粒座102與擋牆結構102a，其中晶粒座102用以承載晶粒300，且擋牆結構102a圍繞晶粒300。

在一些實施例中，引線框架100之材料可包含金屬，例如銅(Cu)、鐵鎳(NiFe)、鉛(lead)、錫(tin)、金(Au)、鎳(Ni)、鉑(Pt)、鈀(Pd)、銥(Ir)、鈦(Ti)、鉻(Cr)、鎢(W)、鋁(Al)、不銹鋼框架、其合金或其他適合的材料。

在一些實施例中，可藉由沖壓或蝕刻引線框架形成擋牆結構102a與晶粒座102，也就是說，擋牆結構102a可以用一體成形的方式形成於晶粒座102上。在此時，擋牆結構102a與晶粒座102具有相同的材料。在其他的實施例中，可藉由將擋牆結構102a貼合於晶粒座102上。在此時，擋牆結構102a與晶粒座102可具有不同的材料。

在一些實施例中，晶粒座102垂直於晶粒座102之上表面的擋牆結構102a，可使得在晶粒300與擋牆結構102a之間具有均勻的間距，得以穩定控制導電膠200的高度。

在一些實施例中，導電膠200之材料可包含高分子基質以及分散於高分子基質中的導電粒子。在一些實施例中，高分子基質可包含丙烯酸樹脂例如聚甲基丙烯酸甲酯(polymethylmetacrylate，PMMA)、環氧(epoxy)樹脂、矽膠、馬來酸酐、其它合適的基質材料、或前述之組合。在一些實施例中，導電粒子的材料可包含導電材料，其包含金屬，例如銀(Ag)、銅(Cu)、金(Au)、鋁(Al)、鎳(Ni)、碳(C)、前述之組合、或其它合適的材料。在一些實施例中，可藉由塗佈製程、印刷製程、或其它合適的方法形成導電膠200。在一些實施例中，可使用點膠機(dispenser)將導電膠200塗布於擋牆結構102a的晶粒座102上，以便於控制膠量。

在一些實施例中，晶粒300可包含可用於開關、訊號調變等等功能的電晶體，例如高電子移動率晶體電晶體(High electron mobility transistor，HEMT)，詳細將於後文中描述。

在一些實施例中，先製作具有擋牆結構102a的引線框架100，再將導電膠200塗布於擋牆結構102a內的晶粒座102上，最後再將晶粒300置於擋牆結構102a中，使得導電膠200沿著擋牆結構102a與晶粒300的空隙向上延伸。相較於僅使用點膠機控制膠量的情況，本發明實施例藉由擋牆結構102a除了可控制溢膠範圍外，更可進一步控制導電膠200使其沿擋牆結構102a上升到晶粒300之預定位置。

在一些實施例中，導電膠200位於晶粒300與晶粒座102之間以及晶粒300與擋牆結構102a之間。

在一些實施例中，導電膠200的高度不超過該擋牆結構102a的高度。易言之，擋牆結構102a不低於晶粒300與擋牆結構102a之間的導電膠200。藉此能夠防止導電膠200溢出於其他部分的引線框架中，並提高封裝可靠度。

在一些實施例中，擋牆結構102a露出晶粒300的上部。也就是說，擋牆結構102a的頂面低於晶粒300的頂面，以避免擋牆結構102a影響後續打線作業。

接者參照第2圖，在一些實施例中，引線框架100包含具有擋牆結構102a之晶粒座102，且擋牆結構102a定義出圍束區(confined region)102aa。晶粒300藉由導電膠200黏著於晶粒座102中，且導電膠200侷限於圍束區102aa內。

在第2圖中，可看的出圍繞著晶粒300的導電膠200為框狀，而圍繞著導電膠200的擋牆結構102a也為框狀。也就是說，由晶粒300的中心向外出發，依序為導電膠200以及擋牆結構102a。而在第1圖中，擋牆結構102a也可視為環繞晶粒300的方框結構。

此外，應可理解的是，在第2圖中，擋牆結構102a所定義出的圍束區102aa完全被導電膠200以及晶粒300佔滿。在第2圖中，晶粒300的面積為圍束區的面積之80%-95%。當大於95%時，導電膠200容易超出擋牆結構102a而溢出到引線框架100的其他部分，使得封裝可靠度降低，黏晶時也使得機器難以定位。當小於80%時，除了導電膠200不易上升到預定位置之外，因擋牆結構102a遠離晶粒300，也較難以防止電磁干擾。

在第2圖的實施例中，擋牆結構102a的寬度102aw為30-40微米(μm)。當寬度102aw大於40微米(μm)時，在後續打線時容易使導線與引線框架連接而短路。當寬度102aw小於30微米(μm)時，防止電磁干擾的能力降低，進而容易影響封裝可靠度。

在第2圖的實施例中，擋牆結構102a與晶粒300之間的間距(或導電膠的寬度)200w為10-20微米(μm)。當間距200w大於20微米(μm)時，除了在後續打線時容易使導線與引線框架連接而短路之外，導電膠200也不易上升到預定位置。當間距200w小於10微米(μm)時，導電膠200一旦過量就容易超出擋牆結構102a而溢出到引線框架100的其他部分，使得封裝可靠度降低。

本發明實施例所提供之封裝結構可藉由擋牆結構穩定溢膠，也可以一併防止電磁干擾，以提升半導體效能。

接著，請搭配參照第3和4圖。第3圖係根據本揭露另一些實施例，繪示出例示性封裝結構20的立體圖。第4圖係根據本揭露另一些實施例，繪示出對應於第3圖所示的封裝結構的剖面示意圖。

第3圖的封裝結構20與第1圖的封裝結構10的差異在於更具體描繪引線框架100與晶粒300以及兩者的打線關係。

具體而言，在第3圖中，引線框架20更包含第一引腳102b、第二引腳104以及第三引腳106，三者並不相連。第一引腳102b、擋牆結構102a、以及晶粒座102為一體成形，並具有相同的材料。在一實施例中，晶粒座102包含擋牆結構102a與第一引腳102b，且晶粒座可為電性接地(electrical grounding)並作為源極引腳。在一實施例中，第二引腳104與第三引腳106分別作為閘極引腳與源極引腳，以利於後續電性連接。

應注意的是，為更清楚描繪後續引線框架與晶粒的關係，本發明實施例提供電晶體外型封裝(Transistor Out-line)作為示例，然而，本發明也可應用於與實施例不相同的封裝型態，例如雙側無引腳扁平封裝(Dual Flat No Lead，DFN)、四側無引腳扁平封裝(Quad Flat No lead，QFN)、功率四側無引腳扁平封裝(Power Quad Flat No lead，PQFN)等等，並不以實施例為限。此外，也應理解的是，為了簡明地描述本發明實施例及凸顯其技術特徵，並未將封裝結構的所有元件完整繪示於第3圖中。

此外，在第3圖中，晶粒300之頂部包含源極金屬層340SM、閘極金屬層340GM、汲極金屬層340DM，其分別具有源極金屬層接墊部340SMP、源極金屬層指狀部340SMF、閘極金屬層接墊部340GMP、閘極金屬層指狀部340GMF、汲極金屬層接墊部340DMP、汲極金屬層指狀部340DMF。

在一些實施例中，源極金屬層340SM、閘極金屬層340GM、汲極金屬層340DM皆為多指(muti-finger)結構。藉此，可增加電晶體結構340的積體密度(可降低電晶體結構的尺寸)，更能提升晶粒中的半導體裝置的效能。在一些實施例中，源極金屬層340SM與汲極金屬層340DM呈現指狀交叉(interdigitated)，而可增加電晶體結構340的導通電流量，而可降低導通電阻。

應注意的是，第3圖所繪示金屬層指狀部中的指頭(finger)數目僅用於示例而非旨於限定，而可依據實際狀況和需求增加或減少指頭數目。

在一些實施例中，源極金屬層指狀部340SMF、閘極金屬層指狀部340GMF、汲極金屬層指狀部340DMF可統稱為金屬層指狀部，其可作為主動區。在一些實施例中，主動區為載子(例如電荷)主要流動的區域。

在一些實施例中，源極金屬層接墊部340SMP、閘極金屬層接墊部340GMP、汲極金屬層接墊部340DMP可統稱為金屬層接墊部，其藉由導線400與引線框架100電性連接。詳細而言，導線402電性連接源極金屬層接墊部340SMP與電性接地的晶粒座102，導線404電性連接閘極金屬層接墊部340GMP與作為閘極引腳的第二引腳104，導線406電性連接汲極金屬層接墊部340DMP與作為汲極引腳的第三引腳106。相較於導線呈現直線狀，導線400呈現具有上彎的曲線狀，即具有一定的線弧，其可防止連接到晶粒頂部外的部分而產生短路。此外，相較於導線402電性連接到第一引腳102b，導線402電性連接到晶粒座102可防止跨線，而可進一步防止與相鄰的導線接觸而短路。

此外，封裝結構20可更包含封裝材(未繪示)，其可包含環氧樹脂等等之材料。封裝材可覆蓋並保護引線框架100、導電膠200、及晶粒300，暴露出一部分的第一引腳102b、第二引腳104、及第三引腳106以與其他元件進行電性連接。

接著，對應於第3圖中剖面線A-A’，可得剖面圖如第4圖所示。在第3圖的剖面線A到A’的方向，分別經過擋牆結構102a、導電膠200、源極金屬層指狀部340SMF、閘極金屬層指狀部340GMF、汲極金屬層指狀部340DMF、閘極金屬層指狀部340GMF…等等，然而，為了方便描述晶粒中膜層堆疊的情形，僅擷取兩側的擋牆結構102a與導電膠200以及中間的源極金屬層指狀部340SMF、閘極金屬層指狀部340GMF、汲極金屬層指狀部340DMF之部分作為示例，如第4圖所示。

請參照第4圖，晶粒300包含基板310、於基板310上的晶種層320、於晶種層320上的磊晶層330、於磊晶層330上的電晶體結構340。以下將說明各膜層的細節。

在一些實施例中，基板310包含陶瓷基材310C以及分別設於陶瓷基材310C的上下表面的一對阻隔層310B。

在一些實施例中，陶瓷基材310C包含陶瓷材料。陶瓷材料包含金屬無機材料。在一些實施例中，陶瓷基材310C可以包含碳化矽、氮化鋁(AlN)、藍寶石基材或其他適合的材料。上述藍寶石基材可以是氧化鋁。

在一些實施例中，位於陶瓷基材310C上下表面的阻隔層310B可包含單一或多層的絕緣材料層以及/或其他合適的材料層，例如半導體層。絕緣材料層可以是氧化物、氮化物、氮氧化物、或其他合適的絕緣材料。半導體層可以為多晶矽。阻隔層310B可防止陶瓷基材310C的擴散，並且也可阻隔陶瓷基材310C與其他膜層或製程機台相互作用。

在一些實施例中，晶種層320形成於阻隔層310B上。在一些實施例中，晶種層320之材料可包含矽(Si)、氮化鋁(AlN)或其他合適之材料。一些實施例中，晶種層320之形成可包含選擇性磊晶成長(selective epitaxy growth, SEG)製程、化學氣相沉積(chemical vapor deposition, CVD)製程、分子束磊晶製程(molecular-beam epitaxy, MBE)、沉積經摻雜的非晶半導體(如Si)之後固相磊晶再結晶(solid-phase epitaxial recrystallization，SPER)步驟、藉由直接轉貼晶種的方式、或其他合適的製程。化學氣相沉積製程例如是氣相磊晶(vapor-phase epitaxy，VPE)製程、低壓化學氣相沉積(low pressure chemical vapor deposition，LPCVD)製程、超高真空化學氣相沉積(ultra-high vacuum chemical vapor deposition，UHV-CVD)製程、或其他合適的製程。

在一些實施例中，導電膠200的頂面高於或等於晶種層320之底面(導電膠200的頂面至少與晶種層320的底面齊平)，而導電膠200得以電性連接引線框架100與晶種層320。藉此，容易將晶種層320中累積的電荷導引至引線框架100中，進而降低電容值，並提升封裝結構的穩定性。此外，藉由此配置也可減少晶種層320中的橫向漏電流的產生，並改善封裝結構的散熱效果。

在一些實施例中，擋牆結構102a高於晶種層320的頂面，使得導電膠200在不溢出到引線框架的其他部分的情況下，能夠抵達預定位置(例如晶種層320的底面)。

在一些實施例中，於晶種層320上的磊晶層330包含於晶種層320上的緩衝層3301、於緩衝層3301上的通道層3302、於通道層3302上的阻障層3303。

在一些實施例中，在晶種層320上磊晶成長以形成緩衝層3301。緩衝層3301可幫助減緩後續形成於緩衝層3301上的一通道層3302的應變(strain)，且防止缺陷形成於通道層3302中。在一些實施例中，緩衝層3301的材料是AlN、GaN、AlxGa1-xN(1>x>1)、前述之組合或類似材料。在一些實施例中，緩衝層3301可由氫化物氣相磊晶法(HVPE)、分子束磊晶法(MBE)、有機金屬化學氣相沉積法(metalorganic chemical vapor deposition，MOCVD)、前述方法之組合或類似方法而形成。儘管在如第4圖所示的實施例中，緩衝層3301為單層結構，但在其他一些實施例中，緩衝層3302也可以是多層結構。

接著，在緩衝層3301上磊晶形成通道層3302。在一些實施例中，通道層3302包括未摻雜的III-V族半導體材料。舉例而言，通道層3302可以是由未摻雜的氮化鎵(GaN)所形成，但本發明並非以此為限。在一些其他的實施例中，通道層3302包括AlGaN、AlN、GaAs、GaInP、AlGaAs、InP、InAlAs、InGaAs、其他適當的III-V族材料或上述之組合。在一些實施例中，可使用分子束磊晶法（MBE）、氫化物氣相磊晶法（HVPE）、有機金屬化學氣相沉積法（MOCVD）、其他適當之方法或上述方法之組合形成通道層3302。

之後，在通道層3302上磊晶形成阻障層3303。在一些實施例中，阻障層3303包含未摻雜的III-V族半導體材料。舉例而言，阻障層3303是由未摻雜的氮化鎵鋁（Al_x Ga_1-x N，其中0>x>1）所形成，但本發明並不以此為限。在一些其他的實施例中，阻障層3303亦可包含GaN、AlN、GaAs、GaInP、AlGaAs、InP、InAlAs、InGaAs、其他適當的III-V族材料或上述之組合。舉例而言，可使用分子束磊晶法(MBE)、有機金屬化學氣相沉積法(MOCVD)、氫化物氣相磊晶法(HVPE)、其他適當之方法或上述方法之組合形成阻障層3303於通道層3302之上。

在一些實施例中，通道層3302與阻障層3303包括相異的材料，以於通道層3302與阻障層3303之間形成一異質界面。藉由異質材料的能隙差(band gap)，可使二維電子氣(two-dimensional electron gas，2DEG) (未顯示)形成於此異質界面上。根據一些實施例所形成的半導體結構，例如高電子遷移率電晶體(HEMT)，可利用二維電子氣作為導電載子。在一些實施例中，通道層3302可為氮化鎵(GaN)層，而形成於通道層3302上之阻障層3303可為氮化鎵鋁(AlGaN)層，其中氮化鎵層與氮化鎵鋁層可具有摻雜物(例如n型摻雜物或p型摻雜物)或不具有摻雜物。

另外，在一些實施例中，磊晶層330為含氮化鎵之複合層。但本揭露並不以此為限。再者，除了前述的緩衝層3301、通道層3302以及阻障層3303之外，磊晶層330亦可包含其他層膜。例如，在一些其他實施例中，在緩衝層3301和通道層3302之間可形成碳摻雜層(carbon-doped layer)，以提升半導體結構的崩潰電壓。

接著，在磊晶層330上形成介電層360(例如，第一介電層3601、第二介電層3602以及位於介電層中的電晶體結構340。在一些實施例中，電晶體結構340為高電子遷移率電晶體(HEMT)。

在一些實施例中，電晶體結構340包含閘極結構340G、源極結構340S和汲極結構340D分別形成於閘極結構340G的相對兩側。

在一些實施例中，閘極結構340G包含彼此電性連接之閘極電極340GE、閘極接觸件340GC及閘極金屬層指狀部340GMF，其中閘極電極340GE形成於阻障層3303上，而閘極金屬層指狀部340GMF形成於閘極電極340GE上並藉由閘極接觸件340GC與其電性連接。在其他實施例中，閘極電極340GE與阻障層3303之間可包含可選的(optional)摻雜化合物半導體層340GP，其細節將在後續進一步描述。

源極結構340S包含彼此電性連接之源極電極340SE、源極接觸件340SC、及源極金屬層指狀部340SMF，而汲極結構340D包含彼此電性連接之汲極電極340DE、汲極接觸件340DC、及汲極金屬層指狀部340DMF。在一些實施例中，位於閘極電極340GE之兩側的源極電極340SE與汲極電極340DE穿過阻障層3303而與通道層3302接觸。

在一些實施例中，閘極電極340GE的材料可為導電材料，例如金屬、金屬氮化物或半導體材料。在一些實施例中，金屬可為金(Au)、鎳(Ni)、鉑(Pt)、鈀(Pd)、銥(Ir)、鈦(Ti)、鉻(Cr)、鎢(W)、鋁(Al)、銅(Cu)、類似材料、前述之組合或前述之多層。半導體材料可為多晶矽或多晶鍺。上述的導電材料可藉由例如化學氣相沉積法(chemical vapor deposition，CVD)、濺鍍(sputtering)、電阻加熱蒸鍍法、電子束蒸鍍法、或其它合適的沉積方式形成於阻障層3303上，再經由圖案化製程來形成閘極電極340GE。

在一些實施例中，在形成閘極電極340GE之前，可先形成摻雜化合物半導體層340GP於阻障層3303上，才接續將閘極電極340GE形成在摻雜化合物半導體層340GP上。藉由形成摻雜化合物半導體層340GP於閘極電極340GE與阻障層3303之間，可抑制閘極電極340GE下方的二維電子氣(2DEG)之產生，以達成半導體結構之常關狀態。在一些實施例中，摻雜化合物半導體層340GP的材料可以是以p型摻雜或n型摻雜的氮化鎵(GaN)。形成摻雜化合物半導體層340GP的步驟可包含藉由磊晶成長製程在阻障層3303上沉積摻雜化合物半導體層(未繪示)並對其執行圖案化製程，以形成摻雜化合物半導體層340GP對應於預定形成閘極電極340GE的位置。

形成於閘極電極340GE之兩側的源極電極340SE與汲極電極340DE可包含相同於閘極電極340GE的材料且可於同一沉積製程中形成，故此處不再贅述。在一些實施例中，如第4圖所示，源極電極340GE與汲極電極340DE穿過阻障層3303而與通道層3302接觸。

在一些實施例中，閘極金屬層指狀部340GMF、閘極接觸件340GC、源極接觸件340SC、源極金屬層指狀部340SMF、汲極接觸件340DC、及汲極金屬層指狀部340DMF可藉由沉積製程與圖案化製程所形成，其材料包含導電材料，例如鋁(Al)、銅(Cu)、鎢(W)、鈦(Ti)、鉭(Ta)、氮化鈦(titanium nitride， TiN)、氮化鉭(tantalum nitride，TaN)、矽化鎳(nickel silicide，NiSi)、矽化鈷(cobalt silicide，CoSi)、碳化鉭(tantulum carbide， TaC)、矽氮化鉭(tantulum silicide nitride，TaSiN)、碳氮化鉭(tantalum carbide nitride，TaCN)、鋁化鈦(titanium aluminide，TiAl)，鋁氮化鈦(titanium aluminide nitride， TiAlN)、金屬氧化物、金屬合金、其他適合的導電材料或前述之組合。

在一些實施例中，閘極電極340GE形成於第一介電層3601中與阻障層3303上，而閘極金屬層指狀部340GMF形成於第一介電層3601上且埋置於第一介電層3601上的第二介電層3602中。並且，位於閘極結構340G之兩側的源極接觸件340SC與汲極接觸件340DC皆穿過形成於磊晶層330上的第二介電層3602而分別與源極電極340SE與汲極電極340DE接觸，而源極金屬層指狀部340SMF與汲極金屬層指狀部340DMF形成於第二介電層3602上且分別電性連接至源極接觸件340SC與汲極接觸件340DC。

在一些實施例中，第一介電層3601、第二介電層3602可分別包含一或多種單層或多層介電材料，例如氧化矽、氮化矽、氮氧化矽、四乙氧基矽烷(tetraethoxysilane，TEOS)、磷矽玻璃(phosphosilicate glass，PSG)、硼磷矽酸鹽玻璃(borophosphosilicate glass，BPSG)、低介電常數介電材料、及/或其他適合的介電材料。低介電常數介電材料可包含但不限於氟化石英玻璃(fluorinated silica glass，FSG)、氫倍半矽氧烷(hydrogen silsesquioxane，HSQ)、摻雜碳的氧化矽、非晶質氟化碳(fluorinated carbon)、聚對二甲苯(parylene)、苯並環丁烯(bis-benzocyclobutenes，BCB)、或聚醯亞胺(polyimide)。

在一些實施例中，可使用旋轉塗佈製程(spin coating)、化學氣相沉積(CVD)、物理氣相沉積(physical vapor deposition， PVD)、原子層沉積(atomic layer deposition，ALD)、高密度電漿化學氣相沉積(high density plasma CVD， HDPCVD)、其他合適的方法或前述之組合，將上述介電材料沉積於磊晶層330(例如阻障層3303)以形成第一介電層3601與第二介電層3602。

此外，雖於第4圖中僅繪製單層金屬層以示意第3圖中晶粒的頂部金屬層，然亦有可有多層金屬層以及多層介電層位於該頂部金屬層之下，而本發明並不以此為限，因此可依實際需求調整金屬層及介電層數目。此外，為方便表示，第4圖中閘極金屬層指狀部340GMF與源極金屬層指狀部340SMF繪示為相同平面，然其也可為不同平面，並且可依實際需求調整。

接著，可繼續參照第4圖，晶粒300更包含於基板310與導電膠320之間的背金屬層350。詳細而言，背金屬層350位於阻隔層310B與導電膠200之間。

在一些實施例中，背金屬層350之材料包含金屬，例如銀(Ag)、銅(Cu)、鈦鎳銀(TiNiAg)、其合金或適合的材料等等。在一些實施例中，背金屬層350之形成包含電鍍(plating)或濺鍍(sputtering)等等。

藉由在黏晶之前設置背金屬層350於基板下，可使封裝後之晶粒容易散熱，也可用於訊號接地。

接著，請參照第5圖。第5圖係根據本揭露其他實施例，繪示出動態導通電阻與汲極到源極電壓的關係圖。

第5圖為使用具有擋牆結構102a的晶粒座102，測試各種膠的動態導通電阻的關係圖。實施例1、2使用導電膠(例如銀膠)而比較例1使用非導電膠(例如環氧膠)。可看的出實施例1、2隨著電壓的增加，並不會大幅增加其動態導通電阻，因此屬於穩定的狀態。相較之下，比較例1隨著電壓的增加，大幅升高其動態導通電阻，因此屬於不穩定的狀態。

由於隨著電壓的增加，緩衝層的漏電流也會隨之增加，使得動態導通電阻增加。在使用導電膠(例如實施例1、2)的情況下，在關斷狀態可使得晶種層中的電荷可隨著導電膠被導引到引線框架中，而在開啟狀態時由於晶種層中的並沒有累積過多的電荷，而可抑制基板電流的產生，因此可使動態導通電阻大幅下降。

綜上所述，本發明實施例提供的擋牆結構能夠使導電膠到達預定的位置，使其在高壓時能夠大幅降低動態導通電阻，具有穩定的狀態。此外，本發明實施例提供的擋牆結構更能防止電磁干擾晶粒內部元件的信號等等。此外，本發明實施例採用基板背面(backside)電性接地，藉此提升半導體結構的崩潰電壓(breakdown voltage)，並且減少橫向漏電流產生的風險。

以上概述數個實施例，以便在本發明所屬技術領域中具有通常知識者可以更理解本發明實施例的觀點。在本發明所屬技術領域中具有通常知識者應該理解，他們能以本發明實施例為基礎，設計或修改其他製程和結構，以達到與在此介紹的實施例相同之目的及/或優勢。在本發明所屬技術領域中具有通常知識者也應該理解到，此類等效的製程和結構並無悖離本發明的精神與範圍，且他們能在不違背本發明之精神和範圍之下，做各式各樣的改變、取代和替換。

10,20:封裝結構 100:引線框架 102:晶粒座 102a:擋牆結構 102aa:圍束區 102aw:寬度 102b:引腳 104,106:引腳 200:導電膠 200w:間距 300:晶粒 310:基板 310B:阻隔層 310C:陶瓷基材 320:晶種層 330:磊晶層 3301:緩衝層 3302:通道層 3303:阻障層 340:電晶體結構 340D:汲極結構 340DE:汲極電極 340DC:汲極接觸件 340DM:汲極金屬層 340DMF:汲極金屬層指狀部 340DMP:汲極金屬層接墊部 340G:閘極結構 340GE:閘極電極 340GC:閘極接觸件 340GM:閘極金屬層 340GP:摻雜化合物半導體層 340GMF:閘極金屬層指狀部 340GMP:閘極金屬層接墊部 340S:源極結構 340SE:源極電極 340SC:源極接觸件 340SM:源極金屬層 340SMF:源極金屬層指狀部 340SMP:源極金屬層接墊部 350:背金屬層 360:介電層 3601:第一介電層 3602:第二介電層 400:導線 402,404,406:導線 A-A’:剖面線

以下將配合所附圖式詳述本發明實施例。應注意的是，依據在業界的標準做法，各種特徵並未按照比例繪製且僅用以說明例示。事實上，可能任意地放大或縮小元件的尺寸，以清楚地表現出本發明實施例的特徵。第1圖係根據本揭露一些實施例，繪示出例示性封裝結構的立體圖。第2圖係根據本揭露一些實施例，繪示出對應於第1圖所示的封裝結構的上視圖。第3圖係根據本揭露另一些實施例，繪示出例示性封裝結構的立體圖。第4圖係根據本揭露另一些實施例，繪示出對應於第3圖所示的封裝結構的剖面示意圖。第5圖係根據本揭露其他實施例，繪示出動態導通電阻與汲極到源極電壓的關係圖。

10:封裝結構

100:引線框架

102:晶粒座

102a:擋牆結構

200:導電膠

300:晶粒

Claims

一種封裝結構，包括：一晶粒；一引線框架，包括一晶粒座與一擋牆(retaining wall)結構，其中該晶粒座用以承載該晶粒且該擋牆結構圍繞該晶粒；以及一導電膠，設於該晶粒與該引線框架之間。
如請求項1之封裝結構，其中該導電膠位於該晶粒與該晶粒座之間且位於該晶粒與該擋牆結構之間。
如請求項2之封裝結構，其中該擋牆結構不低於該晶粒與該擋牆結構之間的該導電膠。
如請求項1之封裝結構，其中該擋牆結構露出該晶粒的上部。
如請求項1之封裝結構，其中該擋牆結構一體成形(integrally formed)於該晶粒座上。
如請求項1之封裝結構，其中該晶粒包括：一基板；一晶種層，於該基板上；一磊晶層，於該晶種層上；以及一電晶體結構，於該磊晶層上。
如請求項6之封裝結構，其中擋牆結構高於該晶種層之頂面。
如請求項6之封裝結構，其中該導電膠之頂面高於或等於該晶種層之底面。
如請求項6之封裝結構，其中該導電膠電性連接該引線框架與該晶種層。
如請求項6之封裝結構，其中該引線框架與該電晶體結構藉由一導線電性連接。
如請求項6之封裝結構，其中該電晶體結構的頂部的一金屬層包括一接墊部(pad)與作為主動區的一指狀部(finger)，其中該接墊部與該引線框架藉由一導線電性連接。
如請求項6之封裝結構，其中該晶粒更包括一背金屬層於該基板與該導電膠之間。
如請求項6之封裝結構，其中該基板包括一陶瓷基材以及一對阻隔層，該對阻隔層分別設於該陶瓷基材的上下表面。
如請求項1之封裝結構，其中於上視圖中，該擋牆結構與該晶粒之間的間距為10-20微米(μm)。
如請求項1之封裝結構，其中於上視圖中，該擋牆結構的寬度為30-40微米(μm)。
一種封裝結構，包括：一引線框架，包括具有一擋牆結構之一晶粒座，該擋牆結構定義出一圍束區(confined region)；以及一晶粒，藉由一導電膠黏著於該晶粒座中，其中該導電膠局限於該圍束區內。
如請求項16之封裝結構，其中該導電膠的高度不超過該擋牆結構的高度。
如請求項16之封裝結構，其中該擋牆結構為環繞該晶粒之一方框結構。
如請求項16之封裝結構，其中該擋牆結構垂直於該晶粒座之上表面。
如請求項16之封裝結構，其中該晶粒的面積為該圍束區的面積之80%-95%。