TW202135030A - 畫素陣列基板及其製造方法 - Google Patents

畫素陣列基板及其製造方法 Download PDF

Info

Publication number
TW202135030A
TW202135030A TW109107582A TW109107582A TW202135030A TW 202135030 A TW202135030 A TW 202135030A TW 109107582 A TW109107582 A TW 109107582A TW 109107582 A TW109107582 A TW 109107582A TW 202135030 A TW202135030 A TW 202135030A
Authority
TW
Taiwan
Prior art keywords
light
emitting element
optical pattern
groove
pixel array
Prior art date
Application number
TW109107582A
Other languages
English (en)
Other versions
TWI726648B (zh
Inventor
羅國隆
劉品妙
楊文瑋
陳昭文
Original Assignee
友達光電股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 友達光電股份有限公司 filed Critical 友達光電股份有限公司
Priority to TW109107582A priority Critical patent/TWI726648B/zh
Priority to CN202010933804.2A priority patent/CN112018098B/zh
Application granted granted Critical
Publication of TWI726648B publication Critical patent/TWI726648B/zh
Publication of TW202135030A publication Critical patent/TW202135030A/zh

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission
    • H01L27/153Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008Processes
    • H01L2933/0033Processes relating to semiconductor body packages

Abstract

一種畫素陣列基板包括電路基板、多個轉置單元以及多個黏著圖案。這些轉置單元設置於電路基板上,且電性連接電路基板。這些轉置單元各自包括支撐結構、第一光學圖案、第二光學圖案、第一發光元件以及第二發光元件。支撐結構具有表面、自表面凹陷的第一凹槽與第二凹槽以及分別定義第一凹槽與第二凹槽的第一底面與第二底面。第一底面與電路基板之間具有第一距離。第二底面與電路基板之間具有第二距離,且第一距離大於第二距離。第一光學圖案與第二光學圖案分別設置於第一凹槽與第二凹槽內,且分別重疊於第一發光元件與第二發光元件。這些黏著圖案重疊設置於這些轉置單元的多個支撐結構的多個第一凹槽,且位於這些支撐結構與電路基板之間。一種畫素陣列基板的製造方法亦被提出。

Description

畫素陣列基板及其製造方法
本發明是有關於一種顯示技術,且特別是有關於一種具有發光元件的畫素陣列基板及其製造方法。
近年來,在有機發光二極體(Organic light-emitting diode,OLED)顯示面板的製造成本偏高及其使用壽命無法與現行的主流顯示器相抗衡的情況下,微型發光二極體顯示器(Micro LED Display)逐漸吸引各科技大廠的投資目光。微型發光二極體顯示器具有與有機發光二極體顯示技術相當的光學表現,例如高色彩飽和度、應答速度快及高對比,且具有低耗能及材料使用壽命長的優勢。然而,以目前的技術而言,微型發光二極體顯示器製造成本仍高於有機發光二極體顯示器。主因在於微型發光二極體顯示器的製造技術係採用晶粒轉置的方式將製作好的微型發光二極體晶粒直接轉移到驅動電路背板上,雖然這樣的巨量轉移(Mass transfer)技術在大尺寸的產品製造上有其發展優勢,但目前相關製程技術與設備都有瓶頸待突破。
舉例來說,一種採用硬質靜電吸頭進行晶粒轉置的技術,其對於目標基板(例如電路背板)的接合面平整度有較高的要求(例如平整度小於1微米)。因此,較難滿足大面積轉移的需求。另一種採用軟質圖案化印章進行晶粒轉置的技術,對於目標基板的平整度要求雖不高(例如小於5微米),但承受高溫高壓的製程能力卻較差。因此,不適用於覆晶型(flip-chip type)發光二極體晶片的轉移接合製程。換句話說,要滿足大面積轉移的需求與高溫高壓製程的適用性已成為相關廠商在開發晶粒轉移技術時的重要課題之一。
本發明提供一種畫素陣列基板,其生產良率與出光效率較佳。
本發明提供一種畫素陣列基板的製造方法,其具有較佳的轉移製程彈性。
本發明的畫素陣列基板,包括電路基板、多個轉置單元以及多個黏著圖案。這些轉置單元設置於電路基板上,且電性連接電路基板。這些轉置單元各自包括支撐結構、第一光學圖案、第二光學圖案、第一發光元件以及第二發光元件。支撐結構具有表面、自表面凹陷的第一凹槽與第二凹槽以及分別定義第一凹槽與第二凹槽的第一底面與第二底面。第一底面與電路基板之間具有第一距離。第二底面與電路基板之間具有第二距離,且第一距離大於第二距離。第一光學圖案與第二光學圖案分別設置於第一凹槽與第二凹槽內。第一發光元件與第二發光元件分別重疊設置於第一光學圖案與第二光學圖案。這些黏著圖案重疊設置於這些轉置單元的多個支撐結構的多個第一凹槽,且位於這些支撐結構與電路基板之間。
本發明的畫素陣列基板的製造方法,包括於暫時基板上形成圖案定義層、於圖案定義層上形成支撐結構、於支撐結構上形成第一光學圖案與第二光學圖案、將第一發光元件與第二發光元件轉移至暫時基板上,以形成包括支撐結構、第一光學圖案、第二光學圖案、第一發光元件以及第二發光元件的轉置單元、於電路基板上形成黏著圖案以及將轉置單元轉移至電路基板上,使黏著圖案夾設於支撐結構的第一凹槽與電路基板之間。圖案定義層具有第一凹陷與第二凹陷,且第一凹陷的深度小於第二凹陷的深度。支撐結構覆蓋圖案定義層的第一凹陷與第二凹陷的部分定義出支撐結構的第一凹槽與第二凹槽。第一光學圖案與第二光學圖案設置於支撐結構的第一凹槽與第二凹槽內。第一發光元件與第二發光元件分別重疊於第一光學圖案與第二光學圖案。支撐結構具有分別定義第一凹槽與第二凹槽的第一底面與第二底面。第一底面與電路基板之間具有第一距離。第二底面與電路基板之間具有第二距離,且第一距離大於第二距離。
基於上述,在本發明的一實施例的畫素陣列基板及其製造方法中,轉置單元的支撐結構具有兩凹槽。透過這兩凹槽與電路基板之間的距離互不相同,可避免夾設於支撐結構與電路基板之間的黏著圖案在轉置單元接合至電路基板的過程中發生溢流,並增加轉置單元與電路基板的黏著穩定性,有助於提升轉置單元的轉移良率。另一方面,為了提升發光元件的出光效率,這兩凹槽內還設有重疊於兩發光元件的兩光學圖案。此外,透過光學圖案的設置,還可有效提升發光元件的轉移良率與製程彈性。
本文使用的「約」、「近似」、「本質上」、或「實質上」包括所述值和在本領域普通技術人員確定的特定值的可接受的偏差範圍內的平均值,考慮到所討論的測量和與測量相關的誤差的特定數量(即,測量系統的限制)。例如,「約」可以表示在所述值的一個或多個標準偏差內,或例如±30%、±20%、±15%、±10%、±5%內。再者,本文使用的「約」、「近似」、「本質上」、或「實質上」可依量測性質、切割性質或其它性質,來選擇較可接受的偏差範圍或標準偏差,而可不用一個標準偏差適用全部性質。
在附圖中,為了清楚起見,放大了層、膜、面板、區域等的厚度。應當理解,當諸如層、膜、區域或基板的元件被稱為在另一元件「上」或「連接到」另一元件時,其可以直接在另一元件上或與另一元件連接,或者中間元件可以也存在。相反,當元件被稱為「直接在另一元件上」或「直接連接到」另一元件時,不存在中間元件。如本文所使用的,「連接」可以指物理及/或電性連接。再者,「電性連接」可為二元件間存在其它元件。
此外,諸如「下」或「底部」和「上」或「頂部」的相對術語可在本文中用於描述一個元件與另一元件的關係,如圖所示。應當理解,相對術語旨在包括除了圖中所示的方位之外的裝置的不同方位。例如,如果一個附圖中的裝置翻轉,則被描述為在其它元件的「下」側的元件將被定向在其它元件的「上」側。因此,示例性術語「下」可以包括「下」和「上」的取向,取決於附圖的特定取向。類似地,如果一個附圖中的裝置翻轉,則被描述為在其它元件「下方」或「下方」的元件將被定向為在其它元件「上方」。因此,示例性術語「上面」或「下面」可以包括上方和下方的取向。
現將詳細地參考本發明的示範性實施方式,示範性實施方式的實例說明於所附圖式中。只要有可能,相同元件符號在圖式和描述中用來表示相同或相似部分。
圖1是本發明的一實施例的畫素陣列基板的俯視示意圖。圖2是圖1的畫素陣列基板的轉置單元的放大示意圖。圖3是圖1的畫素陣列基板的剖視示意圖。圖4A至圖4J是圖3的畫素陣列基板的製造流程的剖視示意圖。圖5是本發明的另一實施例的轉置單元的轉移步驟的剖視示意圖。特別說明的是,為清楚呈現起見,圖1僅繪示出圖3的電路基板100、支撐結構110、發光元件LED與接合電極BE,圖2省略了圖3的導光結構層120的繪示。
請參照圖1、圖2及圖3,畫素陣列基板10包括電路基板100、多個轉置單元TU以及多個黏著圖案150。這些轉置單元TU設置於電路基板100上,並且與電路基板100電性連接。這些黏著圖案150設置於多個轉置單元TU與電路基板100之間,且分別重疊於這些轉置單元TU。更具體地說,這些黏著圖案150可確保這些轉置單元TU與電路基板100的連接關係。在本實施例中,這些轉置單元TU可陣列排列於電路基板100上,例如:這些轉置單元TU可分別在方向X與方向Y上排成多列或多行,但本發明不以此為限。舉例而言,電路基板100可包括基板、主動元件層與多條訊號走線,但不以此為限。舉例而言,轉置單元TU於電路基板100上的垂直投影面積與電路基板100的表面積的百分比例可介於1%至90%之間。
轉置單元TU包括支撐結構110、多個發光元件LED以及多個接合電極BE。這些發光元件LED設置於支撐結構110上,且電性連接這些接合電極BE。舉例來說,在本實施例中,多個接合電極BE分別鄰設於支撐結構110彼此相對的側邊110e1與側邊110e2,且位於這些發光元件LED的相對兩側,但本發明不以此為限。在本實施例中,畫素陣列基板10更包括多個連接墊BP。這些連接墊BP設置於電路基板100的表面100s上,且電性連接電路基板100。值得一提的是,每一轉置單元TU的發光元件LED是透過接合電極BE與連接墊BP的接合關係而電性連接電路基板100。也就是說,電路基板100所傳遞的驅動訊號可經由連接墊BP與接合電極BE傳遞至發光元件LED,並驅使發光元件LED發出光線以達到顯示的效果。以下將針對圖3所示的畫素陣列基板10的製造流程進行示範性地說明。
請參照圖4A,首先,於暫時基板80上形成圖案定義層PDL。圖案定義層PDL具有多個凹陷,分別為第一凹陷PDLr1、第二凹陷PDLr2以及第三凹陷PDLr3。第一凹陷PDLr1位於第二凹陷PDLr2與第三凹陷PDLr3之間。值得注意的是,圖案定義層PDL的第一凹陷PDLr1、第二凹陷PDLr2與第三凹陷PDLr3在垂直於暫時基板80的方向(例如方向Z)上分別具有第一深度dt1、第二深度dt2與第三深度dt3,且第一凹陷PDLr1的第一深度dt1小於第二凹陷PDLr2的第二深度dt2與第三凹陷PDLr3的第三深度dt3。在本實施例中,第二凹陷PDLr2的第二深度dt2實質上等於第三凹陷PDLr3的第三深度dt3,但本發明不以此為限。在其他實施例中,第三凹陷PDLr3的第三深度dt3也可介於第二凹陷PDLr2的第二深度dt2與第一凹陷PDLr1的第一深度dt1之間。
在形成圖案定義層PDL後,還可形成覆蓋圖案定義層PDL的犧牲層SL。在本實施例中,圖案定義層PDL還可具有第四凹陷PDLr4,且犧牲層SL具有位於此第四凹陷PDLr4內的開口SLa。在本實施例中,犧牲層SL的材質可包括氧化矽、氮化矽、熱固化型樹酯或光固化型樹酯。接著,如圖4B所示,於犧牲層SL上形成支撐結構110。值得注意的是,支撐結構110覆蓋圖案定義層PDL的第一凹陷PDLr1、第二凹陷PDLr2與第三凹陷PDLr3的部分可定義出支撐結構110的第一凹槽110r1、第二凹槽110r2與第三凹槽110r3。也因此,支撐結構110的這些凹槽的深度大小關係可對應於圖案定義層PDL的這些凹陷的深度大小關係。
在本實施例中,支撐結構110的這些凹槽在結構上彼此分離。也就是說,支撐結構110的這些凹槽並沒有相互連通。然而,本發明不限於此,根據其他實施例,支撐結構的第二凹槽110r2與第三凹槽110r3可相互連通,且與第一凹槽110r1在結構上彼此分離。另一方面,支撐結構110覆蓋圖案定義層PDL的第四凹陷PDLr4的部分可經由犧牲層SL的開口SLa與暫時基板80直接連接。在本實施例中,支撐結構110還具有重疊於圖案定義層PDL的多個接觸窗110a。在本實施例中,支撐結構110的材質可包括氧化矽、氮化矽、熱固化型樹酯或光固化型樹酯。
請參照圖4C,在支撐結構110形成後,於支撐結構110的第一凹槽110r1、第二凹槽110r2與第三凹槽110r3內分別形成第一光學圖案OP1、第二光學圖案OP2與第三光學圖案OP3。值得注意的是,由於支撐結構110的第一凹槽110r1的深度小於第二凹槽110r2與第三凹槽110r3的深度,第一光學圖案OP1的厚度t1可小於第二光學圖案OP2的厚度t2與第三光學圖案OP3的厚度t3。舉例來說,在本實施例中,光學圖案可自支撐結構110的表面110s凸出,但不以此為限。在其他實施例中,光學圖案也可選擇性地切齊支撐結構110的表面110s。光學圖案的材質可包括熱固化型樹酯、光固化型樹酯、或者是楊氏模量(Young’s modulus)較發光元件小的透光材料。
如圖2及圖4D所示,在形成光學圖案後,於支撐結構110上形成多個接合電極BE與多個連接電極(例如第一連接電極CE1、第二連接電極CE2以及第三連接電極CE3)。這些連接電極分別覆蓋這些光學圖案以及支撐結構110的部分表面110s。舉例而言,這些接合電極BE的一部分設置在支撐結構110的側邊110e1與第二光學圖案OP2(或第二凹槽110r2)之間,這些接合電極BE的另一部分設置在支撐結構110的側邊110e2與第三光學圖案OP3(或第三凹槽110r3)之間。值得注意的是,這些接合電極BE在支撐結構110的表面110s的法線方向上重疊於支撐結構110的多個接觸窗110a,且透過這些接觸窗110a與犧牲層SL直接接觸。
第一連接電極CE1覆蓋部分的第一光學圖案OP1並朝向支撐結構110的側邊110e1延伸以電性連接對應的接合電極BE。第二連接電極CE2覆蓋部分的第二光學圖案OP2並朝向支撐結構110的側邊110e1延伸以電性連接對應的接合電極BE。第三連接電極CE3覆蓋部分的第三光學圖案OP3並朝向支撐結構110的側邊110e2延伸以電性連接對應的接合電極BE。在本實施例中,形成多個連接電極的步驟更包括形成第四連接電極CE4。第四連接電極CE4覆蓋部分的第一光學圖案OP1、部分的第二光學圖案OP2以及部分的第三光學圖案OP3並朝向支撐結構110的側邊110e2延伸以電性連接對應的接合電極BE。
在形成接合電極BE與連接電極後,如圖4E及圖4F所示,將發光元件LED轉移至暫時基板80上。舉例而言,在發光元件LED的轉移步驟中,可利用載板結構CS1吸附存放在來源基板上的多個發光元件LED,並將這些發光元件LED移動至暫時基板80的上方,使其對位於支撐結構110上的多個光學圖案。接著,令載板結構CS1朝向暫時基板80移動,使發光元件LED的兩電極(如圖2所示的電極E2與電極E1)電性接合於連接電極重疊於光學圖案的部分。然而,本發明不限於此,在其他未繪示的實施例中,載板結構也可以是發光元件LED的原生基板,且發光元件LED可利用雷射或機械力等方式轉移至暫時基板80。
特別一提的是,此處的光學圖案的材質可選自質地較軟的材料。亦即,光學圖案可具有緩衝的特性。據此,在發光元件LED接合至暫時基板80的過程中,可避免發光元件LED因載板結構CS1的過度擠壓而毀損,有助於提升發光元件LED的轉移良率。從另一觀點來說,可降低轉移製程對於暫時基板80或載板結構CS1的表面平整度的規格要求,有助於實現大面積的晶粒轉移。換句話說,可增加晶粒(例如發光元件LED)轉移的製程彈性。
再者,由於光學圖案具有緩衝的特性,載板結構CS1的材質可選用質地較硬的材料來製作,有助於提升載板結構CS1對於高溫高壓的耐受性。另一方面,由於光學圖案可自支撐結構110的表面110s凸出,當發光元件LED接觸到與其重疊的光學圖案時,未重疊於光學圖案的發光元件LED與暫時基板80仍維持結構上分離的狀態。也就是說,透過上述光學圖案的配置方式,可實現多個晶粒的局部轉移。
請參照圖4G,在本實施例中,畫素陣列基板10的製造方法還可選擇性地包括:在發光元件LED的轉移步驟後,於支撐結構110上形成導光結構層120。應注意的是,導光結構層120具有重疊於第一光學圖案OP1、第二光學圖案OP2以及第三光學圖案OP3的多個開口120n,且第一發光元件LED1、第二發光元件LED2以及第三發光元件LED3分別設置於導光結構層120的這些開口120n內。於此便完成了本實施例的轉置單元TU的製作。
在完成轉置單元TU的製作後,如圖4H及圖4I所示,將轉置單元TU轉移至電路基板100上。舉例而言,在轉置單元TU的轉移步驟中,可利用載板結構CS2吸附存放在暫時基板80上的多個轉置單元TU(如圖4H所示)。在本實施例中,轉置單元TU的轉移步驟可選擇性地包括移除犧牲層SL,使轉置單元TU的支撐結構110與圖案定義層PDL分離開來。此時,轉置單元TU僅透過支撐結構110位於圖案定義層PDL的第四凹陷PDLr4內的部分與暫時基板80連接。特別一提的是,在載板結構CS2接觸到導光結構層120並完成轉置單元TU的吸附後,令載板結構CS2朝遠離暫時基板80的方向移動,使支撐結構110位於圖案定義層PDL的第四凹陷PDLr4內的部分斷開,並帶動轉置單元TU離開暫時基板80以完成轉置單元TU的提取。然而,本發明不限於此,根據其他實施例,轉置單元也可不具有導光結構層120。如圖5所示,在轉置單元的轉移步驟中,載板結構CS2也可直接連接發光元件的頂面以進行轉置單元的轉移與接合。
請參照圖4I,接著,將轉置單元TU移動至電路基板100的上方,使轉置單元TU的多個接合電極BE對位於電路基板100上的多個連接墊BP。為了穩固轉置單元TU與電路基板100的連接關係,在轉置單元TU轉移至電路基板100前,電路基板100上還可形成黏著圖案150,且這些連接墊BP分別位於黏著圖案150的相對兩側。進一步而言,當轉置單元TU在載板結構CS2的帶動下完成其接合電極BE與連接墊BP的對位後,黏著圖案150在電路基板100的表面100s的法線方向上重疊於第一光學圖案OP1,且不重疊於第二光學圖案OP2與第三光學圖案OP3,但不以此為限。在其他實施例中,根據不同的產品設計或製程條件,黏著圖案150在電路基板100的表面100s的法線方向上還可部分重疊於第二光學圖案OP2與第三光學圖案OP3。
請參照圖4I及圖4J,接著,令載板結構CS2朝向電路基板100移動,使轉置單元TU的這些接合電極BE電性接合於電路基板100上的這些連接墊BP。值得注意的是,支撐結構110定義第一光學圖案OP1、第二光學圖案OP2以及第三光學圖案OP3的部分還可定義出第四凹槽110r4,且第四凹槽110r4與前述凹槽(例如第一凹槽110r1、第二凹槽110r2或第三凹槽110r3)分別位於支撐結構110的相對兩側。
在轉置單元TU與電路基板100的接合過程中,黏著圖案150在支撐結構110定義第一凹槽110r1的部分的擠壓下,可在第四凹槽110r4內朝向支撐結構110定義第二凹槽110r2與第三凹槽110r3的部分流動。據此,可增加轉置單元TU與電路基板100的黏著穩定性,有助於提升轉置單元TU的轉移良率。從另一觀點來說,由於轉置單元TU的第二光學圖案OP2的厚度t2與第三光學圖案OP3的厚度t3大於第一光學圖案OP1的厚度t1、第二光學圖案OP2位於一部分的接合電極BE與黏著圖案150之間以及第三光學圖案OP3位於另一部分的接合電極BE與黏著圖案150之間,在轉置單元TU與電路基板100的接合過程中,可避免黏著圖案150因支撐結構110的擠壓而溢流至連接墊BP並沾附於接合電極BE與連接墊BP之間。換句話說,透過上述光學圖案的配置關係,可有效提升轉置單元TU與電路基板100的接合良率。
舉例而言,在本實施例中,轉置單元TU與電路基板100的接合過程可以加熱壓合的方式進行,但不以此為限。更具體地說,當轉置單元TU的接合電極BE接觸電路基板100上的連接墊BP時,載板結構CS2可透過導光結構層120施壓於接合電極BE與連接墊BP的連接面,以確保其電性接合的效果。另一方面,由於此處的導光結構層120的材質可選自質地較軟的材料,例如:熱固化型樹酯或光固化型樹酯。亦即,導光結構層120可具有緩衝的特性。據此,可降低轉移製程對於電路基板100或載板結構CS2的表面平整度的規格要求,有助於實現轉置單元TU的大面積轉移。再者,由於導光結構層120具有緩衝的特性,載板結構CS2的材質可選用質地較硬的材料來製作,有助於提升載板結構CS2對於高溫高壓的耐受性。
特別一提的是,在本實施例中,連接墊BP的厚度實質上可等於第二凹槽110r2或第三凹槽110r3的深度,且連接墊BP的材質可選自金屬材料,但本發明不以此為限。在其他實施例中,連接墊的材質也可以是絕緣材料與金屬材料的組合,例如以絕緣材料作為主體,再於主體上覆蓋金屬材料以形成連接墊,如此可增加連接墊的製程彈性並降低其製作成本。在另一些實施例中,連接墊的厚度也可略大於第二凹槽110r2或第三凹槽110r3的深度。
於此,便完成本實施例的畫素陣列基板10。由圖1、圖2及圖3可知,畫素陣列基板10包括電路基板100、多個轉置單元TU以及多個黏著圖案150。轉置單元TU包括支撐結構110、第一光學圖案OP1、第二光學圖案OP2、第一發光元件LED1以及第二發光元件LED2。支撐結構110具有表面110s以及自表面110s凹陷的第一凹槽110r1與第二凹槽110r2。第一光學圖案OP1與第二光學圖案OP2分別設置於第一凹槽110r1與第二凹槽110r2內。第一發光元件LED1與第二發光元件LED2分別設置於第一光學圖案OP1與第二光學圖案OP2上。
在本實施例中,第一發光元件LED1的發光效率可高於第二發光元件LED2的發光效率。舉例而言,第一發光元件LED1可以是藍光發光二極體,而第二發光元件LED2可以是紅光發光二極體或綠光發光二極體,但不以此為限。透過第二光學圖案OP2在垂直於支撐結構110的表面110s的方向(例如方向Z)上的厚度t2大於第一光學圖案OP1在方向Z上的厚度t1(如圖4C所示),可使第二發光元件LED2所發出的光線在出光方向(例如方向Z)上出射的比例高於第一發光元件LED1所發出的光線在出光方向(例如方向Z)上出射的比例。換句話說,透過具有不同厚度的兩光學圖案的配置,可彌補兩發光元件因發光效率的不同所產生的出光效率的差異。
在本實施例中,轉置單元TU還可選擇性地包括第三光學圖案OP3與第三發光元件LED3,且支撐結構110還具有自表面110s凹陷的第三凹槽110r3。第三光學圖案OP3設置於第三凹槽110r3內,且第三發光元件LED3設置於第三光學圖案OP3上。第三光學圖案OP3在垂直於支撐結構110的表面110s的方向(例如方向Z)上的厚度t3大於第一光學圖案OP1在方向Z上的厚度t1(如圖4C所示)。也就是說,在上述光學圖案的厚度關係配置下,本實施例的第三發光元件LED3的發光效率可低於第一發光元件LED1的發光效率。
值得注意的是,支撐結構110還具有分別定義第一凹槽110r1與第二凹槽110r2的第一底面110b1與第二底面110b2。支撐結構110的第一底面110b1與電路基板100的表面100s之間具有第一距離d1,支撐結構110的第二底面110b2與電路基板100的表面100s之間具有第二距離d2,且第一距離d1大於第二距離d2。在本實施例中,支撐結構110還可具有定義第三凹槽110r3的第三底面110b3,支撐結構110的第三底面110b3與電路基板100的表面100s之間具有第三距離d3,且第一距離d1大於第三距離d3。也就是說,支撐結構110重疊於黏著圖案150的部分的橫截面(例如XZ平面)輪廓呈階梯狀。據此,可提升黏著圖案150在流動時的可控性,有助於增加轉置單元TU與電路基板100的黏著穩定性。另一方面,透過設置在一部分的接合電極BE與黏著圖案150之間的第二凹槽110r2(或第二光學圖案OP2)以及設置在另一部分的接合電極BE與黏著圖案150之間的第三凹槽110r3(或第三光學圖案OP3),可避免黏著圖案150因支撐結構110的擠壓而溢流至連接墊BP並沾附於接合電極BE與連接墊BP之間。換句話說,可有效提升轉置單元TU與電路基板100的接合良率。
需說明的是,在本實施例中,轉置單元TU的凹槽、光學圖案以及發光元件LED的數量都是以三個為例進行示範性地說明。也就是說,本實施例的轉置單元TU可構成畫素陣列基板10的一個顯示畫素,但本發明不以此為限。在其他實施例中,轉置單元的凹槽、光學圖案以及發光元件LED的數量也可根據實際的設計需求或製程考量而調整為兩個(例如轉置單元僅具有第一凹槽110r1、第二凹槽110r2、第一光學圖案OP1、第二光學圖案OP2、第一發光元件LED1以及第二發光元件LED2)或四個以上。
以下將列舉另一些實施例以詳細說明本揭露,其中相同的構件將標示相同的符號,並且省略相同技術內容的說明,省略部分請參考前述實施例,以下不再贅述。
圖6是本發明的另一實施例的畫素陣列基板的剖視示意圖。請參照圖6,本實施例的畫素陣列基板11與圖3的畫素陣列基板10的差異在於:畫素陣列基板的組成不同。具體而言,畫素陣列基板11更包括多個光學圖案OP’,且這些光學圖案OP’設置於導光結構層120的多個開口120n內,並覆蓋多個發光元件。在本實施例中,光學圖案OP’可以是彩色濾光圖案(例如是紅色濾光圖案、綠色濾光圖案或藍色濾光圖案),且這些發光元件LED的發光顏色都相同(例如是白色)。然而,本發明不限於此,根據其他實施例,這些發光元件LED的發光顏色為藍色,且光學圖案OP’也可以是波長轉換圖案,用以將發光元件LED發出的藍光轉換為紅光、綠光或黃光。波長轉換圖案的材質可包括螢光材料或量子點材料。在另一未繪示的實施例中,這些光學圖案OP’的材質也可以是具有高折射率的透明樹酯,且這些發光元件LED分別為紅光發光二極體、綠光發光二極體與藍光發光二極體。
圖7是本發明的又一實施例的畫素陣列基板的俯視示意圖。圖8是圖7的畫素陣列基板的轉置單元的放大示意圖。特別說明的是,為了清楚呈現起見,圖7的轉置單元TU’僅繪示出圖8的支撐結構110A、發光元件LED以及接合電極BE。請參照圖7及圖8,本實施例的畫素陣列基板12與圖1及圖2的畫素陣列基板10的主要差異在於:接合電極的配置方式、轉置單元的排列方式以及光學圖案的配置方式不同。在本實施例中,轉置單元TU’的第一發光元件LED1、第二發光元件LED2與第三發光元件LED3可分別用以顯示紅色、綠色與藍色。也就是說,轉置單元TU’可構成畫素陣列基板12的一個顯示畫素,但本發明不以此為限。
請參照圖7,本實施例的多個轉置單元TU’可沿著方向X排成多個畫素串(或畫素列),例如第一畫素串PR1、第二畫素串PR2、第三畫素串PR3與第四畫素串PR4,且彼此相鄰的兩畫素串的多個轉置單元TU’在方向Y上都相互錯位。舉例來說,排成第一畫素串PR1的多個轉置單元TU’的任一者在垂直於方向X(即方向Y)上錯位於排成第二畫素串PR2的多個轉置單元TU’的任一者,排成第二畫素串PR2的多個轉置單元TU’的任一者在方向Y上錯位於排成第三畫素串PR3的多個轉置單元TU’的任一者,依此類推。
更具體地說,沿著方向Y排列且相鄰的兩個轉置單元TU’的多個發光元件LED在方向Y上彼此錯開。據此,可增加顯示畫素的混光效果。然而,本發明不限於此,根據其他實施例,沿著方向X排列且相鄰的兩個轉置單元TU’在方向X上也可彼此錯位。請參照圖8,在本實施例中,轉置單元TU’的多個接合電極BE是鄰設於支撐結構110A的相鄰兩側邊,例如:側邊110e2與側邊110e3,且第一連接電極CE1A、第二連接電極CE2A與第三連接電極CE3A各自朝向支撐結構110A的側邊110e3延伸以電性連接對應的接合電極BE。
值得注意的是,本實施例的轉置單元TU’更包括第四光學圖案OP4,且第四光學圖案OP4是設置在黏著圖案150A與鄰設於支撐結構110A的側邊110e3的接合電極BE之間。在本實施例中,第四光學圖案OP4的配置方式(例如厚度)相似於第三光學圖案OP3或第二光學圖案OP2。因此,詳細的說明請參見前述實施例的相關段落,於此便不再重述。舉例來說,本實施例的第四光學圖案OP4在方向Z上的厚度可等於第三光學圖案OP3在方向Z上的厚度。因此,在轉置單元TU’與電路基板100的接合過程中,可避免黏著圖案150A因支撐結構110A的擠壓而溢流至位於支撐結構110A的側邊110e3與第四光學圖案OP4之間的接合電極BE與連接墊(未繪示)並沾附於接合電極BE與連接墊之間。換句話說,可有效提升轉置單元TU’與電路基板100的接合良率。
綜上所述,在本發明的一實施例的畫素陣列基板及其製造方法中,轉置單元的支撐結構具有兩凹槽。透過這兩凹槽與電路基板之間的距離互不相同,可避免夾設於支撐結構與電路基板之間的黏著圖案在轉置單元接合至電路基板的過程中發生溢流,並增加轉置單元與電路基板的黏著穩定性,有助於提升轉置單元的轉移良率。另一方面,為了提升發光元件的出光效率,這兩凹槽內還設有重疊於兩發光元件的兩光學圖案。此外,透過光學圖案的設置,還可有效提升發光元件的轉移良率與製程彈性。
10、11、12:畫素陣列基板 80:暫時基板 100:電路基板 100s、110s:表面 110、110A:支撐結構 110a:接觸窗 110b1、110b2、110b3:底面 110e1、110e2、110e3:側邊 110r1、110r2、110r3、110r4:凹槽 120:導光結構層 120n:開口 150、150A:黏著圖案 BE:接合電極 BP:連接墊 CE1、CE1A、CE2、CE2A、CE3、CE3A、CE4:連接電極 CS1、CS2:載板結構 d1、d2、d3:距離 dt1、dt2、dt3:深度 E1、E2:電極 LED、LED1、LED2、LED3:發光元件 OP1、OP2、OP3、OP4、OP’:光學圖案 PDL:圖案定義層 PDLr1、PDLr2、PDLr3、PDLr4:凹陷 PR1、PR2、PR3、PR4:畫素串 SL:犧牲層 SLa:開口 t1、t2、t3:厚度 TU、TU’:轉置單元 X、Y、Z:方向
圖1是本發明的一實施例的畫素陣列基板的俯視示意圖。 圖2是圖1的畫素陣列基板的轉置單元的放大示意圖。 圖3是圖1的畫素陣列基板的剖視示意圖。 圖4A至圖4J是圖3的畫素陣列基板的製造流程的剖視示意圖。 圖5是本發明的另一實施例的轉置單元的轉移步驟的剖視示意圖。 圖6是本發明的另一實施例的畫素陣列基板的剖視示意圖。 圖7是本發明的又一實施例的畫素陣列基板的俯視示意圖。 圖8是圖7的畫素陣列基板的轉置單元的放大示意圖。
10:畫素陣列基板
100:電路基板
100s、110s:表面
110:支撐結構
110b1、110b2、110b3:底面
110r1、110r2、110r3、110r4:凹槽
120:導光結構層
120n:開口
150:黏著圖案
BE:接合電極
BP:連接墊
CE1、CE2、CE3:連接電極
d1、d2、d3:距離
E2:電極
LED1、LED2、LED3:發光元件
OP1、OP2、OP3:光學圖案
X、Z:方向

Claims (22)

  1. 一種畫素陣列基板,包括: 一電路基板; 多個轉置單元,設置於該電路基板上,該些轉置單元電性連接該電路基板,且各自包括: 一支撐結構,具有一表面、自該表面凹陷的一第一凹槽與一第二凹槽以及分別定義該第一凹槽與該第二凹槽的一第一底面與一第二底面,其中該第一底面與該電路基板之間具有一第一距離,該第二底面與該電路基板之間具有一第二距離,且該第一距離大於該第二距離; 一第一光學圖案與一第二光學圖案,分別設置於該第一凹槽與該第二凹槽內;以及 一第一發光元件與一第二發光元件,分別重疊設置於該第一光學圖案與該第二光學圖案;以及 多個黏著圖案,重疊設置於該些轉置單元的該些支撐結構的該些第一凹槽,且位於該些支撐結構與該電路基板之間。
  2. 如請求項1所述的畫素陣列基板,其中各該轉置單元更包括: 一第三光學圖案,設置於該支撐結構的一第三凹槽內,其中該支撐結構還具有定義該第三凹槽的一第三底面,該第三底面與該電路基板之間具有一第三距離,且該第一距離大於該第三距離;以及 一第三發光元件,設置於該第三光學圖案上,其中該第一發光元件位於該第二發光元件與該第三發光元件之間。
  3. 如請求項2所述的畫素陣列基板,其中該轉置單元更包括: 一導光結構層,設置於該支撐結構的該表面上,該導光結構層具有重疊於該第一凹槽、該第二凹槽與該第三凹槽的多個開口,且該第一發光元件、該第二發光元件與該第三發光元件分別設置於該些開口內。
  4. 如請求項3所述的畫素陣列基板,更包括: 多個彩色濾光圖案,設置於該導光結構層的該些開口內並覆蓋該第一發光元件、該第二發光元件與該第三發光元件。
  5. 如請求項3所述的畫素陣列基板,更包括: 多個波長轉換圖案,設置於該導光結構層的該些開口內並覆蓋該第一發光元件、該第二發光元件與該第三發光元件。
  6. 如請求項2所述的畫素陣列基板,其中該支撐結構還具有被該第一光學圖案、該第二光學圖案以及該第三光學圖案所定義的一第四凹槽,且該黏著圖案設置於該第四凹槽內。
  7. 如請求項1所述的畫素陣列基板,其中各該轉置單元更包括: 多個接合電極,電性連接該第一發光元件與該第二發光元件,且鄰設於該支撐結構的至少兩側邊,且部分該些接合電極位於該至少兩側邊的其中一者與該第二凹槽之間。
  8. 如請求項7所述的畫素陣列基板,其中該第二光學圖案位於部分該些接合電極與該黏著圖案之間。
  9. 如請求項1所述的畫素陣列基板,其中該第一發光元件的發光效率高於該第二發光元件的發光效率。
  10. 如請求項1所述的畫素陣列基板,其中該第一發光元件為藍光發光二極體,該第二發光元件為紅光發光二極體或綠光發光二極體。
  11. 如請求項1所述的畫素陣列基板,其中該第一光學圖案在一方向上具有一第一厚度,該第二光學圖案在該方向上具有一第二厚度,且該第一光學圖案的該第一厚度小於該第二光學圖案的該第二厚度。
  12. 如請求項1所述的畫素陣列基板,其中該些轉置單元沿著一方向上排成相鄰的一第一畫素串與一第二畫素串,且該些轉置單元形成該第一畫素串的任一者在垂直於該方向上錯位於該些轉置單元形成該第二畫素串的任一者。
  13. 一種畫素陣列基板的製造方法,包括: 於一暫時基板上形成一圖案定義層,其中該圖案定義層具有一第一凹陷與一第二凹陷,且該第一凹陷的深度小於該第二凹陷的深度; 於該圖案定義層上形成一支撐結構,其中該支撐結構覆蓋該圖案定義層的該第一凹陷與該第二凹陷的部分定義出該支撐結構的一第一凹槽與一第二凹槽; 於該支撐結構上形成一第一光學圖案與一第二光學圖案,其中該第一光學圖案與該第二光學圖案設置於該支撐結構的該第一凹槽與該第二凹槽內; 將一第一發光元件與一第二發光元件轉移至該暫時基板上,以形成包括該支撐結構、該第一光學圖案、該第二光學圖案、該第一發光元件以及該第二發光元件的一轉置單元,其中該第一發光元件與該第二發光元件分別重疊於該第一光學圖案與該第二光學圖案; 於一電路基板上形成一黏著圖案;以及 將該轉置單元轉移至該電路基板上,使該黏著圖案夾設於該支撐結構的該第一凹槽與該電路基板之間,其中該支撐結構具有分別定義該第一凹槽與該第二凹槽的一第一底面與一第二底面,該第一底面與該電路基板之間具有一第一距離,該第二底面與該電路基板之間具有一第二距離,且該第一距離大於該第二距離。
  14. 如請求項13所述的畫素陣列基板的製造方法,其中該第一光學圖案與該第二光學圖案自該支撐結構的一表面凸出。
  15. 如請求項13所述的畫素陣列基板的製造方法,更包括: 在該第一發光元件與該第二發光元件的轉移步驟後,於該支撐結構上形成一導光結構層,其中該導光結構層具有重疊於該第一光學圖案與該第二光學圖案的多個開口,且該第一發光元件與該第二發光元件分別設置於該些開口內。
  16. 如請求項15所述的畫素陣列基板的製造方法,更包括: 於該導光結構層的該些開口內形成多個波長轉換圖案,其中該些波長轉換圖案覆蓋該第一發光元件與該第二發光元件。
  17. 如請求項15所述的畫素陣列基板的製造方法,更包括: 於該導光結構層的該些開口內形成多個彩色濾光圖案,其中該些彩色濾光圖案覆蓋該第一發光元件與該第二發光元件。
  18. 如請求項15所述的畫素陣列基板的製造方法,其中該轉置單元的轉移步驟包括: 利用一載板結構吸附該導光結構層以帶動該轉置單元離開該暫時基板。
  19. 如請求項13所述的畫素陣列基板的製造方法,更包括: 於該支撐結構上形成多個接合電極,其中該些接合電極鄰設於該支撐結構的至少兩側邊,且該第二光學圖案位於部分該些接合電極與該黏著圖案之間。
  20. 如請求項19所述的畫素陣列基板的製造方法,更包括: 於該支撐結構上形成一導光結構層,其中該導光結構層覆蓋該些接合電極,且具有重疊於該第一凹槽與該第二凹槽的多個開口,該第一發光元件與該第二發光元件分別設置於該些開口內。
  21. 如請求項13所述的畫素陣列基板的製造方法,更包括: 在形成該圖案定義層後,形成一犧牲層,其中該支撐結構形成在該犧牲層上。
  22. 如請求項21所述的畫素陣列基板的製造方法,其中該轉置單元的轉移步驟包括移除該犧牲層,使該支撐結構與該圖案定義層分離開來。
TW109107582A 2020-03-09 2020-03-09 畫素陣列基板及其製造方法 TWI726648B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW109107582A TWI726648B (zh) 2020-03-09 2020-03-09 畫素陣列基板及其製造方法
CN202010933804.2A CN112018098B (zh) 2020-03-09 2020-09-08 像素阵列基板及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW109107582A TWI726648B (zh) 2020-03-09 2020-03-09 畫素陣列基板及其製造方法

Publications (2)

Publication Number Publication Date
TWI726648B TWI726648B (zh) 2021-05-01
TW202135030A true TW202135030A (zh) 2021-09-16

Family

ID=73515491

Family Applications (1)

Application Number Title Priority Date Filing Date
TW109107582A TWI726648B (zh) 2020-03-09 2020-03-09 畫素陣列基板及其製造方法

Country Status (2)

Country Link
CN (1) CN112018098B (zh)
TW (1) TWI726648B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI816478B (zh) * 2022-04-01 2023-09-21 友達光電股份有限公司 顯示裝置及其製造方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101853715B1 (ko) * 2010-10-01 2018-05-04 삼성디스플레이 주식회사 백라이트 어셈블리 및 이를 포함하는 표시 장치
EP2506301A2 (en) * 2011-03-31 2012-10-03 Yamaichi Electronics Co., Ltd. Luminous-body flexible board and luminous device
TW201321846A (zh) * 2011-11-17 2013-06-01 Au Optronics Corp 具有彩色濾光陣列之畫素陣列基板及顯示面板
KR102393374B1 (ko) * 2015-08-31 2022-05-03 삼성디스플레이 주식회사 표시 장치 및 상기 표시 장치의 제조 방법
CN107204400A (zh) * 2017-05-24 2017-09-26 京东方科技集团股份有限公司 显示基板及其制作方法以及显示装置
TWI706554B (zh) * 2017-12-13 2020-10-01 友達光電股份有限公司 畫素陣列基板及其製造方法
CN109935668B (zh) * 2017-12-19 2021-08-24 英属开曼群岛商錼创科技股份有限公司 微型元件结构
TWI677975B (zh) * 2018-12-05 2019-11-21 錼創顯示科技股份有限公司 載板結構及微型元件結構
CN109616500B (zh) * 2018-12-06 2020-10-02 合肥鑫晟光电科技有限公司 有机发光二极管面板及其制备方法、显示装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI816478B (zh) * 2022-04-01 2023-09-21 友達光電股份有限公司 顯示裝置及其製造方法

Also Published As

Publication number Publication date
CN112018098A (zh) 2020-12-01
CN112018098B (zh) 2022-03-01
TWI726648B (zh) 2021-05-01

Similar Documents

Publication Publication Date Title
JP4416731B2 (ja) 発光ダイオードパッケージ及びその製造方法
KR100587017B1 (ko) 발광 다이오드 패키지 및 그 제조 방법
US10741608B2 (en) Manufacturing method of micro light-emitting diode display panel
EP2219241B1 (en) Lighting emitting device package
TWI594661B (zh) 發光二極體顯示器及其製造方法
US8816369B2 (en) LED packages with mushroom shaped lenses and methods of manufacturing LED light-emitting devices
CN101728470B (zh) 发光二极管装置及其制造方法
TW201739079A (zh) 微轉印發光二極體及濾色器結構
KR101383357B1 (ko) 발광 소자 패키지 및 그 제조방법
WO2021017498A1 (zh) 显示面板、显示装置和显示面板的制备方法
US10950763B2 (en) Method of manufacturing light emitting module
TWI725691B (zh) 微型發光元件顯示裝置
US10256381B2 (en) Electronic device and method for fabricating the same
TW201941453A (zh) 微發光元件、微發光二極體及微發光二極體轉印方法
TW202139344A (zh) 微型發光二極體的轉移方法
TWI726648B (zh) 畫素陣列基板及其製造方法
TW202226572A (zh) 微發光二極體顯示器及其封裝方法
JP7111993B2 (ja) 発光モジュールの製造方法
WO2020042652A1 (zh) Led显示器件及其制造方法、led显示面板
CN220821611U (zh) 钙钛矿量子点led器件和发光设备
CN214705923U (zh) 一种双色cob
CN219998252U (zh) 一种白光Mini COB光源、COB灯板及显示装置
TWI837550B (zh) Led顯示裝置
TWI728779B (zh) Led顯示屏模組
US20220199878A1 (en) Light-emitting device