CN112018098B - 像素阵列基板及其制造方法 - Google Patents
像素阵列基板及其制造方法 Download PDFInfo
- Publication number
- CN112018098B CN112018098B CN202010933804.2A CN202010933804A CN112018098B CN 112018098 B CN112018098 B CN 112018098B CN 202010933804 A CN202010933804 A CN 202010933804A CN 112018098 B CN112018098 B CN 112018098B
- Authority
- CN
- China
- Prior art keywords
- emitting element
- light emitting
- optical pattern
- groove
- light
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 161
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 25
- 230000003287 optical effect Effects 0.000 claims abstract description 131
- 230000017105 transposition Effects 0.000 claims abstract description 24
- 238000000034 method Methods 0.000 claims description 29
- 238000012546 transfer Methods 0.000 claims description 23
- 239000000853 adhesive Substances 0.000 claims description 17
- 230000001070 adhesive effect Effects 0.000 claims description 17
- 238000006243 chemical reaction Methods 0.000 claims description 5
- 239000000463 material Substances 0.000 description 19
- 239000011347 resin Substances 0.000 description 9
- 229920005989 resin Polymers 0.000 description 9
- 238000005516 engineering process Methods 0.000 description 8
- 238000003825 pressing Methods 0.000 description 5
- 229920001187 thermosetting polymer Polymers 0.000 description 4
- 239000013078 crystal Substances 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000000605 extraction Methods 0.000 description 3
- 238000005259 measurement Methods 0.000 description 3
- 239000007769 metal material Substances 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- 238000000016 photochemical curing Methods 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 101710178035 Chorismate synthase 2 Proteins 0.000 description 1
- 101710152694 Cysteine synthase 2 Proteins 0.000 description 1
- 238000010521 absorption reaction Methods 0.000 description 1
- 239000003086 colorant Substances 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000005265 energy consumption Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000002156 mixing Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 239000002096 quantum dot Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
- H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
- H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
- H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
- H01L2933/0008—Processes
- H01L2933/0033—Processes relating to semiconductor body packages
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Led Device Packages (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
一种像素阵列基板及其制造方法，像素阵列基板包括电路基板、多个转置单元以及多个粘着图案。转置单元设置于电路基板上，且电性连接电路基板。转置单元各自包括支撑结构、第一光学图案、第二光学图案、第一发光元件以及第二发光元件。支撑结构具有表面、自表面凹陷的第一凹槽与第二凹槽以及分别定义第一凹槽与第二凹槽的第一底面与第二底面。第一底面与电路基板之间具有第一距离。第二底面与电路基板之间具有第二距离，且第一距离大于第二距离。第一光学图案与第二光学图案分别设置于第一凹槽与第二凹槽内，且分别重叠于第一发光元件与第二发光元件。粘着图案重叠设置于转置单元的多个支撑结构的多个第一凹槽，且位于支撑结构与电路基板之间。
Description
技术领域
本发明涉及一种显示技术，且特别涉及一种具有发光元件的像素阵列基板及其制造方法。
背景技术
近年来，在有机发光二极管(Organic light-emitting diode，OLED)显示面板的制造成本偏高及其使用寿命无法与现行的主流显示器相抗衡的情况下，微型发光二极管显示器(Micro LED Display)逐渐吸引各科技大厂的投资目光。微型发光二极管显示器具有与有机发光二极管显示技术相当的光学表现，例如高色彩饱和度、应答速度快及高对比，且具有低耗能及材料使用寿命长的优势。然而，以目前的技术而言，微型发光二极管显示器制造成本仍高于有机发光二极管显示器。主因在于微型发光二极管显示器的制造技术是采用晶粒转置的方式将制作好的微型发光二极管晶粒直接转移到驱动电路背板上，虽然这样的巨量转移(Mass transfer)技术在大尺寸的产品制造上有其发展优势，但目前相关工艺技术与设备都有瓶颈待突破。
举例来说，一种采用硬质静电吸头进行晶粒转置的技术，其对于目标基板(例如电路背板)的接合面平整度有较高的要求(例如平整度小于1微米)。因此，较难满足大面积转移的需求。另一种采用软质图案化印章进行晶粒转置的技术，对于目标基板的平整度要求虽不高(例如小于5微米)，但承受高温高压的工艺能力却较差。因此，不适用于覆晶型(flip-chip type)发光二极管芯片的转移接合工艺。换句话说，要满足大面积转移的需求与高温高压工艺的适用性已成为相关厂商在开发晶粒转移技术时的重要课题之一。
发明内容
本发明提供一种像素阵列基板，其生产良率与出光效率较佳。
本发明提供一种像素阵列基板的制造方法，其具有较佳的转移工艺弹性。
本发明的像素阵列基板，包括电路基板、多个转置单元以及多个粘着图案。这些转置单元设置于电路基板上，且电性连接电路基板。这些转置单元各自包括支撑结构、第一光学图案、第二光学图案、第一发光元件以及第二发光元件。支撑结构具有表面、自表面凹陷的第一凹槽与第二凹槽以及分别定义第一凹槽与第二凹槽的第一底面与第二底面。第一底面与电路基板之间具有第一距离。第二底面与电路基板之间具有第二距离，且第一距离大于第二距离。第一光学图案与第二光学图案分别设置于第一凹槽与第二凹槽内。第一发光元件与第二发光元件分别重叠设置于第一光学图案与第二光学图案。这些粘着图案重叠设置于这些转置单元的多个支撑结构的多个第一凹槽，且位于这些支撑结构与电路基板之间。
本发明的像素阵列基板的制造方法，包括于暂时基板上形成图案定义层、于图案定义层上形成支撑结构、于支撑结构上形成第一光学图案与第二光学图案、将第一发光元件与第二发光元件转移至暂时基板上，以形成包括支撑结构、第一光学图案、第二光学图案、第一发光元件以及第二发光元件的转置单元、于电路基板上形成粘着图案以及将转置单元转移至电路基板上，使粘着图案夹设于支撑结构的第一凹槽与电路基板之间。图案定义层具有第一凹陷与第二凹陷，且第一凹陷的深度小于第二凹陷的深度。支撑结构覆盖图案定义层的第一凹陷与第二凹陷的部分定义出支撑结构的第一凹槽与第二凹槽。第一光学图案与第二光学图案设置于支撑结构的第一凹槽与第二凹槽内。第一发光元件与第二发光元件分别重叠于第一光学图案与第二光学图案。支撑结构具有分别定义第一凹槽与第二凹槽的第一底面与第二底面。第一底面与电路基板之间具有第一距离。第二底面与电路基板之间具有第二距离，且第一距离大于第二距离。
基于上述，在本发明的一实施例的像素阵列基板及其制造方法中，转置单元的支撑结构具有两凹槽。通过这两凹槽与电路基板之间的距离互不相同，可避免夹设于支撑结构与电路基板之间的粘着图案在转置单元接合至电路基板的过程中发生溢流，并增加转置单元与电路基板的粘着稳定性，有助于提升转置单元的转移良率。另一方面，为了提升发光元件的出光效率，这两凹槽内还设有重叠于两发光元件的两光学图案。此外，通过光学图案的设置，还可有效提升发光元件的转移良率与工艺弹性。
附图说明
图1是本发明的一实施例的像素阵列基板的俯视示意图。
图2是图1的像素阵列基板的转置单元的放大示意图。
图3是图1的像素阵列基板的剖视示意图。
图4A至图4J是图3的像素阵列基板的制造流程的剖视示意图。
图5是本发明的另一实施例的转置单元的转移步骤的剖视示意图。
图6是本发明的另一实施例的像素阵列基板的剖视示意图。
图7是本发明的又一实施例的像素阵列基板的俯视示意图。
图8是图7的像素阵列基板的转置单元的放大示意图。
附图标记说明：
10、11、12：像素阵列基板
80：暂时基板
100：电路基板
100s、110s：表面
110、110A：支撑结构
110a：接触窗
110b1、110b2、110b3：底面
110e1、110e2、110e3：侧边
110r1、110r2、110r3、110r4：凹槽
120：导光结构层
120n：开口
150、150A：粘着图案
BE：接合电极
BP：连接垫
CE1、CE1A、CE2、CE2A、CE3、CE3A、CE4：连接电极
CS1、CS2：载板结构
d1、d2、d3：距离
dt1、dt2、dt3：深度
E1、E2：电极
LED、LED1、LED2、LED3：发光元件
OP1、OP2、OP3、OP4、OP’：光学图案
PDL：图案定义层
PDLr1、PDLr2、PDLr3、PDLr4：凹陷
PR1、PR2、PR3、PR4：像素串
SL：牺牲层
SLa：开口
t1、t2、t3：厚度
TU、TU’：转置单元
X、Y、Z：方向
具体实施方式
本文使用的“约”、“近似”、“本质上”、或“实质上”包括所述值和在本领域普通技术人员确定的特定值的可接受的偏差范围内的平均值，考虑到所讨论的测量和与测量相关的误差的特定数量(即，测量系统的限制)。例如，“约”可以表示在所述值的一个或多个标准偏差内，或例如±30％、±20％、±15％、±10％、±5％内。再者，本文使用的“约”、“近似”、“本质上”、或“实质上”可依测量性质、切割性质或其它性质，来选择较可接受的偏差范围或标准偏差，而可不用一个标准偏差适用全部性质。
在附图中，为了清楚起见，放大了层、膜、面板、区域等的厚度。应当理解，当诸如层、膜、区域或基板的元件被称为在另一元件“上”或“连接到”另一元件时，其可以直接在另一元件上或与另一元件连接，或者中间元件可以也存在。相反，当元件被称为“直接在另一元件上”或“直接连接到”另一元件时，不存在中间元件。如本文所使用的，“连接”可以指物理及/或电性连接。再者，“电性连接”可为二元件间存在其它元件。
此外，诸如“下”或“底部”和“上”或“顶部”的相对术语可在本文中用于描述一个元件与另一元件的关系，如图所示。应当理解，相对术语旨在包括除了图中所示的方位之外的装置的不同方位。例如，如果一个附图中的装置翻转，则被描述为在其它元件的“下”侧的元件将被定向在其它元件的“上”侧。因此，示例性术语“下”可以包括“下”和“上”的取向，取决于附图的特定取向。类似地，如果一个附图中的装置翻转，则被描述为在其它元件“下方”或“下方”的元件将被定向为在其它元件“上方”。因此，示例性术语“上面”或“下面”可以包括上方和下方的取向。
现将详细地参考本发明的示范性实施方式，示范性实施方式的实例说明于说明书附图中。只要有可能，相同元件符号在附图和描述中用来表示相同或相似部分。
图1是本发明的一实施例的像素阵列基板的俯视示意图。图2是图1的像素阵列基板的转置单元的放大示意图。图3是图1的像素阵列基板的剖视示意图。图4A至图4J是图3的像素阵列基板的制造流程的剖视示意图。图5是本发明的另一实施例的转置单元的转移步骤的剖视示意图。特别说明的是，为清楚呈现起见，图1仅示出图3的电路基板100、支撑结构110、发光元件LED与接合电极BE，图2省略了图3的导光结构层120的示出。
请参照图1、图2及图3，像素阵列基板10包括电路基板100、多个转置单元TU以及多个粘着图案150。这些转置单元TU设置于电路基板100上，并且与电路基板100电性连接。这些粘着图案150设置于多个转置单元TU与电路基板100之间，且分别重叠于这些转置单元TU。更具体地说，这些粘着图案150可确保这些转置单元TU与电路基板100的连接关系。在本实施例中，这些转置单元TU可阵列排列于电路基板100上，例如：这些转置单元TU可分别在方向X与方向Y上排成多列或多行，但本发明不以此为限。举例而言，电路基板100可包括基板、主动元件层与多条信号走线，但不以此为限。举例而言，转置单元TU于电路基板100上的垂直投影面积与电路基板100的表面积的百分比例可介于1％至90％之间。
转置单元TU包括支撑结构110、多个发光元件LED以及多个接合电极BE。这些发光元件LED设置于支撑结构110上，且电性连接这些接合电极BE。举例来说，在本实施例中，多个接合电极BE分别邻设于支撑结构110彼此相对的侧边110e1与侧边110e2，且位于这些发光元件LED的相对两侧，但本发明不以此为限。在本实施例中，像素阵列基板10还包括多个连接垫BP。这些连接垫BP设置于电路基板100的表面100s上，且电性连接电路基板100。值得一提的是，每一转置单元TU的发光元件LED是通过接合电极BE与连接垫BP的接合关系而电性连接电路基板100。也就是说，电路基板100所传递的驱动信号可经由连接垫BP与接合电极BE传递至发光元件LED，并驱使发光元件LED发出光线以达到显示的效果。以下将针对图3所示的像素阵列基板10的制造流程进行示范性地说明。
请参照图4A，首先，于暂时基板80上形成图案定义层PDL。图案定义层PDL具有多个凹陷，分别为第一凹陷PDLr1、第二凹陷PDLr2以及第三凹陷PDLr3。第一凹陷PDLr1位于第二凹陷PDLr2与第三凹陷PDLr3之间。值得注意的是，图案定义层PDL的第一凹陷PDLr1、第二凹陷PDLr2与第三凹陷PDLr3在垂直于暂时基板80的方向(例如方向Z)上分别具有第一深度dt1、第二深度dt2与第三深度dt3，且第一凹陷PDLr1的第一深度dt1小于第二凹陷PDLr2的第二深度dt2与第三凹陷PDLr3的第三深度dt3。在本实施例中，第二凹陷PDLr2的第二深度dt2实质上等于第三凹陷PDLr3的第三深度dt3，但本发明不以此为限。在其他实施例中，第三凹陷PDLr3的第三深度dt3也可介于第二凹陷PDLr2的第二深度dt2与第一凹陷PDLr1的第一深度dt1之间。
在形成图案定义层PDL后，还可形成覆盖图案定义层PDL的牺牲层SL。在本实施例中，图案定义层PDL还可具有第四凹陷PDLr4，且牺牲层SL具有位于此第四凹陷PDLr4内的开口SLa。在本实施例中，牺牲层SL的材质可包括氧化硅、氮化硅、热固化型树酯或光固化型树酯。接着，如图4B所示，于牺牲层SL上形成支撑结构110。值得注意的是，支撑结构110覆盖图案定义层PDL的第一凹陷PDLr1、第二凹陷PDLr2与第三凹陷PDLr3的部分可定义出支撑结构110的第一凹槽110r1、第二凹槽110r2与第三凹槽110r3。也因此，支撑结构110的这些凹槽的深度大小关系可对应于图案定义层PDL的这些凹陷的深度大小关系。
在本实施例中，支撑结构110的这些凹槽在结构上彼此分离。也就是说，支撑结构110的这些凹槽并没有相互连通。然而，本发明不限于此，根据其他实施例，支撑结构的第二凹槽110r2与第三凹槽110r3可相互连通，且与第一凹槽110r1在结构上彼此分离。另一方面，支撑结构110覆盖图案定义层PDL的第四凹陷PDLr4的部分可经由牺牲层SL的开口SLa与暂时基板80直接连接。在本实施例中，支撑结构110还具有重叠于图案定义层PDL的多个接触窗110a。在本实施例中，支撑结构110的材质可包括氧化硅、氮化硅、热固化型树酯或光固化型树酯。
请参照图4C，在支撑结构110形成后，于支撑结构110的第一凹槽110r1、第二凹槽110r2与第三凹槽110r3内分别形成第一光学图案OP1、第二光学图案OP2与第三光学图案OP3。值得注意的是，由于支撑结构110的第一凹槽110r1的深度小于第二凹槽110r2与第三凹槽110r3的深度，第一光学图案OP1的厚度t1可小于第二光学图案OP2的厚度t2与第三光学图案OP3的厚度t3。举例来说，在本实施例中，光学图案可自支撑结构110的表面110s凸出，但不以此为限。在其他实施例中，光学图案也可选择性地切齐支撑结构110的表面110s。光学图案的材质可包括热固化型树酯、光固化型树酯、或者是杨氏模量(Young’s modulus)较发光元件小的透光材料。
如图2及图4D所示，在形成光学图案后，于支撑结构110上形成多个接合电极BE与多个连接电极(例如第一连接电极CE1、第二连接电极CE2以及第三连接电极CE3)。这些连接电极分别覆盖这些光学图案以及支撑结构110的部分表面110s。举例而言，这些接合电极BE的一部分设置在支撑结构110的侧边110e1与第二光学图案OP2(或第二凹槽110r2)之间，这些接合电极BE的另一部分设置在支撑结构110的侧边110e2与第三光学图案OP3(或第三凹槽110r3)之间。值得注意的是，这些接合电极BE在支撑结构110的表面110s的法线方向上重叠于支撑结构110的多个接触窗110a，且通过这些接触窗110a与牺牲层SL直接接触。
第一连接电极CE1覆盖部分的第一光学图案OP1并朝向支撑结构110的侧边110e1延伸以电性连接对应的接合电极BE。第二连接电极CE2覆盖部分的第二光学图案OP2并朝向支撑结构110的侧边110e1延伸以电性连接对应的接合电极BE。第三连接电极CE3覆盖部分的第三光学图案OP3并朝向支撑结构110的侧边110e2延伸以电性连接对应的接合电极BE。在本实施例中，形成多个连接电极的步骤还包括形成第四连接电极CE4。第四连接电极CE4覆盖部分的第一光学图案OP1、部分的第二光学图案OP2以及部分的第三光学图案OP3并朝向支撑结构110的侧边110e2延伸以电性连接对应的接合电极BE。
在形成接合电极BE与连接电极后，如图4E及图4F所示，将发光元件LED转移至暂时基板80上。举例而言，在发光元件LED的转移步骤中，可利用载板结构CS1吸附存放在来源基板上的多个发光元件LED，并将这些发光元件LED移动至暂时基板80的上方，使其对位于支撑结构110上的多个光学图案。接着，令载板结构CS1朝向暂时基板80移动，使发光元件LED的两电极(如图2所示的电极E2与电极E1)电性接合于连接电极重叠于光学图案的部分。然而，本发明不限于此，在其他未示出的实施例中，载板结构也可以是发光元件LED的原生基板，且发光元件LED可利用激光或机械力等方式转移至暂时基板80。
特别一提的是，此处的光学图案的材质可选自质地较软的材料。亦即，光学图案可具有缓冲的特性。据此，在发光元件LED接合至暂时基板80的过程中，可避免发光元件LED因载板结构CS1的过度挤压而毁损，有助于提升发光元件LED的转移良率。从另一观点来说，可降低转移工艺对于暂时基板80或载板结构CS1的表面平整度的规格要求，有助于实现大面积的晶粒转移。换句话说，可增加晶粒(例如发光元件LED)转移的工艺弹性。
再者，由于光学图案具有缓冲的特性，载板结构CS1的材质可选用质地较硬的材料来制作，有助于提升载板结构CS1对于高温高压的耐受性。另一方面，由于光学图案可自支撑结构110的表面110s凸出，当发光元件LED接触到与其重叠的光学图案时，未重叠于光学图案的发光元件LED与暂时基板80仍维持结构上分离的状态。也就是说，通过上述光学图案的配置方式，可实现多个晶粒的局部转移。
请参照图4G，在本实施例中，像素阵列基板10的制造方法还可选择性地包括：在发光元件LED的转移步骤后，于支撑结构110上形成导光结构层120。应注意的是，导光结构层120具有重叠于第一光学图案OP1、第二光学图案OP2以及第三光学图案OP3的多个开口120n，且第一发光元件LED1、第二发光元件LED2以及第三发光元件LED3分别设置于导光结构层120的这些开口120n内。于此便完成了本实施例的转置单元TU的制作。
在完成转置单元TU的制作后，如图4H及图4I所示，将转置单元TU转移至电路基板100上。举例而言，在转置单元TU的转移步骤中，可利用载板结构CS2吸附存放在暂时基板80上的多个转置单元TU(如图4H所示)。在本实施例中，转置单元TU的转移步骤可选择性地包括移除牺牲层SL，使转置单元TU的支撑结构110与图案定义层PDL分离开来。此时，转置单元TU仅通过支撑结构110位于图案定义层PDL的第四凹陷PDLr4内的部分与暂时基板80连接。特别一提的是，在载板结构CS2接触到导光结构层120并完成转置单元TU的吸附后，令载板结构CS2朝远离暂时基板80的方向移动，使支撑结构110位于图案定义层PDL的第四凹陷PDLr4内的部分断开，并带动转置单元TU离开暂时基板80以完成转置单元TU的提取。然而，本发明不限于此，根据其他实施例，转置单元也可不具有导光结构层120。如图5所示，在转置单元的转移步骤中，载板结构CS2也可直接连接发光元件的顶面以进行转置单元的转移与接合。
请参照图4I，接着，将转置单元TU移动至电路基板100的上方，使转置单元TU的多个接合电极BE对位于电路基板100上的多个连接垫BP。为了稳固转置单元TU与电路基板100的连接关系，在转置单元TU转移至电路基板100前，电路基板100上还可形成粘着图案150，且这些连接垫BP分别位于粘着图案150的相对两侧。进一步而言，当转置单元TU在载板结构CS2的带动下完成其接合电极BE与连接垫BP的对位后，粘着图案150在电路基板100的表面100s的法线方向上重叠于第一光学图案OP1，且不重叠于第二光学图案OP2与第三光学图案OP3，但不以此为限。在其他实施例中，根据不同的产品设计或工艺条件，粘着图案150在电路基板100的表面100s的法线方向上还可部分重叠于第二光学图案OP2与第三光学图案OP3。
请参照图4I及图4J，接着，令载板结构CS2朝向电路基板100移动，使转置单元TU的这些接合电极BE电性接合于电路基板100上的这些连接垫BP。值得注意的是，支撑结构110定义第一光学图案OP1、第二光学图案OP2以及第三光学图案OP3的部分还可定义出第四凹槽110r4，且第四凹槽110r4与前述凹槽(例如第一凹槽110r1、第二凹槽110r2或第三凹槽110r3)分别位于支撑结构110的相对两侧。
在转置单元TU与电路基板100的接合过程中，粘着图案150在支撑结构110定义第一凹槽110r1的部分的挤压下，可在第四凹槽110r4内朝向支撑结构110定义第二凹槽110r2与第三凹槽110r3的部分流动。据此，可增加转置单元TU与电路基板100的粘着稳定性，有助于提升转置单元TU的转移良率。从另一观点来说，由于转置单元TU的第二光学图案OP2的厚度t2与第三光学图案OP3的厚度t3大于第一光学图案OP1的厚度t1、第二光学图案OP2位于一部分的接合电极BE与粘着图案150之间以及第三光学图案OP3位于另一部分的接合电极BE与粘着图案150之间，在转置单元TU与电路基板100的接合过程中，可避免粘着图案150因支撑结构110的挤压而溢流至连接垫BP并沾附于接合电极BE与连接垫BP之间。换句话说，通过上述光学图案的配置关系，可有效提升转置单元TU与电路基板100的接合良率。
举例而言，在本实施例中，转置单元TU与电路基板100的接合过程可以加热压合的方式进行，但不以此为限。更具体地说，当转置单元TU的接合电极BE接触电路基板100上的连接垫BP时，载板结构CS2可通过导光结构层120施压于接合电极BE与连接垫BP的连接面，以确保其电性接合的效果。另一方面，由于此处的导光结构层120的材质可选自质地较软的材料，例如：热固化型树酯或光固化型树酯。亦即，导光结构层120可具有缓冲的特性。据此，可降低转移工艺对于电路基板100或载板结构CS2的表面平整度的规格要求，有助于实现转置单元TU的大面积转移。再者，由于导光结构层120具有缓冲的特性，载板结构CS2的材质可选用质地较硬的材料来制作，有助于提升载板结构CS2对于高温高压的耐受性。
特别一提的是，在本实施例中，连接垫BP的厚度实质上可等于第二凹槽110r2或第三凹槽110r3的深度，且连接垫BP的材质可选自金属材料，但本发明不以此为限。在其他实施例中，连接垫的材质也可以是绝缘材料与金属材料的组合，例如以绝缘材料作为主体，再于主体上覆盖金属材料以形成连接垫，如此可增加连接垫的工艺弹性并降低其制作成本。在另一些实施例中，连接垫的厚度也可略大于第二凹槽110r2或第三凹槽110r3的深度。
于此，便完成本实施例的像素阵列基板10。由图1、图2及图3可知，像素阵列基板10包括电路基板100、多个转置单元TU以及多个粘着图案150。转置单元TU包括支撑结构110、第一光学图案OP1、第二光学图案OP2、第一发光元件LED1以及第二发光元件LED2。支撑结构110具有表面110s以及自表面110s凹陷的第一凹槽110r1与第二凹槽110r2。第一光学图案OP1与第二光学图案OP2分别设置于第一凹槽110r1与第二凹槽110r2内。第一发光元件LED1与第二发光元件LED2分别设置于第一光学图案OP1与第二光学图案OP2上。
在本实施例中，第一发光元件LED1的发光效率可高于第二发光元件LED2的发光效率。举例而言，第一发光元件LED1可以是蓝光发光二极管，而第二发光元件LED2可以是红光发光二极管或绿光发光二极管，但不以此为限。通过第二光学图案OP2在垂直于支撑结构110的表面110s的方向(例如方向Z)上的厚度t2大于第一光学图案OP1在方向Z上的厚度t1(如图4C所示)，可使第二发光元件LED2所发出的光线在出光方向(例如方向Z)上出射的比例高于第一发光元件LED1所发出的光线在出光方向(例如方向Z)上出射的比例。换句话说，通过具有不同厚度的两光学图案的配置，可弥补两发光元件因发光效率的不同所产生的出光效率的差异。
在本实施例中，转置单元TU还可选择性地包括第三光学图案OP3与第三发光元件LED3，且支撑结构110还具有自表面110s凹陷的第三凹槽110r3。第三光学图案OP3设置于第三凹槽110r3内，且第三发光元件LED3设置于第三光学图案OP3上。第三光学图案OP3在垂直于支撑结构110的表面110s的方向(例如方向Z)上的厚度t3大于第一光学图案OP1在方向Z上的厚度t1(如图4C所示)。也就是说，在上述光学图案的厚度关系配置下，本实施例的第三发光元件LED3的发光效率可低于第一发光元件LED1的发光效率。
值得注意的是，支撑结构110还具有分别定义第一凹槽110r1与第二凹槽110r2的第一底面110b1与第二底面110b2。支撑结构110的第一底面110b1与电路基板100的表面100s之间具有第一距离d1，支撑结构110的第二底面110b2与电路基板100的表面100s之间具有第二距离d2，且第一距离d1大于第二距离d2。在本实施例中，支撑结构110还可具有定义第三凹槽110r3的第三底面110b3，支撑结构110的第三底面110b3与电路基板100的表面100s之间具有第三距离d3，且第一距离d1大于第三距离d3。也就是说，支撑结构110重叠于粘着图案150的部分的横截面(例如XZ平面)轮廓呈阶梯状。据此，可提升粘着图案150在流动时的可控性，有助于增加转置单元TU与电路基板100的粘着稳定性。另一方面，通过设置在一部分的接合电极BE与粘着图案150之间的第二凹槽110r2(或第二光学图案OP2)以及设置在另一部分的接合电极BE与粘着图案150之间的第三凹槽110r3(或第三光学图案OP3)，可避免粘着图案150因支撑结构110的挤压而溢流至连接垫BP并沾附于接合电极BE与连接垫BP之间。换句话说，可有效提升转置单元TU与电路基板100的接合良率。
需说明的是，在本实施例中，转置单元TU的凹槽、光学图案以及发光元件LED的数量都是以三个为例进行示范性地说明。也就是说，本实施例的转置单元TU可构成像素阵列基板10的一个显示像素，但本发明不以此为限。在其他实施例中，转置单元的凹槽、光学图案以及发光元件LED的数量也可根据实际的设计需求或工艺考量而调整为两个(例如转置单元仅具有第一凹槽110r1、第二凹槽110r2、第一光学图案OP1、第二光学图案OP2、第一发光元件LED1以及第二发光元件LED2)或四个以上。
以下将列举另一些实施例以详细说明本公开，其中相同的构件将标示相同的符号，并且省略相同技术内容的说明，省略部分请参考前述实施例，以下不再赘述。
图6是本发明的另一实施例的像素阵列基板的剖视示意图。请参照图6，本实施例的像素阵列基板11与图3的像素阵列基板10的差异在于：像素阵列基板的组成不同。具体而言，像素阵列基板11还包括多个光学图案OP’，且这些光学图案OP’设置于导光结构层120的多个开口120n内，并覆盖多个发光元件。在本实施例中，光学图案OP’可以是彩色滤光图案(例如是红色滤光图案、绿色滤光图案或蓝色滤光图案)，且这些发光元件LED的发光颜色都相同(例如是白色)。然而，本发明不限于此，根据其他实施例，这些发光元件LED的发光颜色为蓝色，且光学图案OP’也可以是波长转换图案，用以将发光元件LED发出的蓝光转换为红光、绿光或黄光。波长转换图案的材质可包括荧光材料或量子点材料。在另一未示出的实施例中，这些光学图案OP’的材质也可以是具有高折射率的透明树酯，且这些发光元件LED分别为红光发光二极管、绿光发光二极管与蓝光发光二极管。
图7是本发明的又一实施例的像素阵列基板的俯视示意图。图8是图7的像素阵列基板的转置单元的放大示意图。特别说明的是，为了清楚呈现起见，图7的转置单元TU’仅示出图8的支撑结构110A、发光元件LED以及接合电极BE。请参照图7及图8，本实施例的像素阵列基板12与图1及图2的像素阵列基板10的主要差异在于：接合电极的配置方式、转置单元的排列方式以及光学图案的配置方式不同。在本实施例中，转置单元TU’的第一发光元件LED1、第二发光元件LED2与第三发光元件LED3可分别用以显示红色、绿色与蓝色。也就是说，转置单元TU’可构成像素阵列基板12的一个显示像素，但本发明不以此为限。
请参照图7，本实施例的多个转置单元TU’可沿着方向X排成多个像素串(或像素列)，例如第一像素串PR1、第二像素串PR2、第三像素串PR3与第四像素串PR4，且彼此相邻的两像素串的多个转置单元TU’在方向Y上都相互错位。举例来说，排成第一像素串PR1的多个转置单元TU’的任一者在垂直于方向X(即方向Y)上错位于排成第二像素串PR2的多个转置单元TU’的任一者，排成第二像素串PR2的多个转置单元TU’的任一者在方向Y上错位于排成第三像素串PR3的多个转置单元TU’的任一者，依此类推。
更具体地说，沿着方向Y排列且相邻的两个转置单元TU’的多个发光元件LED在方向Y上彼此错开。据此，可增加显示像素的混光效果。然而，本发明不限于此，根据其他实施例，沿着方向X排列且相邻的两个转置单元TU’在方向X上也可彼此错位。请参照图8，在本实施例中，转置单元TU’的多个接合电极BE是邻设于支撑结构110A的相邻两侧边，例如：侧边110e2与侧边110e3，且第一连接电极CE1A、第二连接电极CE2A与第三连接电极CE3A各自朝向支撑结构110A的侧边110e3延伸以电性连接对应的接合电极BE。
值得注意的是，本实施例的转置单元TU’还包括第四光学图案OP4，且第四光学图案OP4是设置在粘着图案150A与邻设于支撑结构110A的侧边110e3的接合电极BE之间。在本实施例中，第四光学图案OP4的配置方式(例如厚度)相似于第三光学图案OP3或第二光学图案OP2。因此，详细的说明请参见前述实施例的相关段落，于此便不再重述。举例来说，本实施例的第四光学图案OP4在方向Z上的厚度可等于第三光学图案OP3在方向Z上的厚度。因此，在转置单元TU’与电路基板100的接合过程中，可避免粘着图案150A因支撑结构110A的挤压而溢流至位于支撑结构110A的侧边110e3与第四光学图案OP4之间的接合电极BE与连接垫(未示出)并沾附于接合电极BE与连接垫之间。换句话说，可有效提升转置单元TU’与电路基板100的接合良率。
综上所述，在本发明的一实施例的像素阵列基板及其制造方法中，转置单元的支撑结构具有两凹槽。通过这两凹槽与电路基板之间的距离互不相同，可避免夹设于支撑结构与电路基板之间的粘着图案在转置单元接合至电路基板的过程中发生溢流，并增加转置单元与电路基板的粘着稳定性，有助于提升转置单元的转移良率。另一方面，为了提升发光元件的出光效率，这两凹槽内还设有重叠于两发光元件的两光学图案。此外，通过光学图案的设置，还可有效提升发光元件的转移良率与工艺弹性。
Claims (22)
1.一种像素阵列基板，包括：
一电路基板；
多个转置单元，设置于该电路基板上，该些转置单元电性连接该电路基板，且各自包括：
一支撑结构，具有一表面、自该表面凹陷的一第一凹槽与一第二凹槽以及分别定义该第一凹槽与该第二凹槽的一第一底面与一第二底面，其中该第一底面与该电路基板之间具有一第一距离，该第二底面与该电路基板之间具有一第二距离，且该第一距离大于该第二距离；
一第一光学图案与一第二光学图案，分别设置于该第一凹槽与该第二凹槽内；以及
一第一发光元件与一第二发光元件，分别重叠设置于该第一光学图案与该第二光学图案；以及
多个粘着图案，重叠设置于该些转置单元的该些支撑结构的该些第一凹槽，且位于该些支撑结构与该电路基板之间。
2.如权利要求1所述的像素阵列基板，其中各该转置单元还包括：
一第三光学图案，设置于该支撑结构的一第三凹槽内，其中该支撑结构还具有定义该第三凹槽的一第三底面，该第三底面与该电路基板之间具有一第三距离，且该第一距离大于该第三距离；以及
一第三发光元件，设置于该第三光学图案上，其中该第一发光元件位于该第二发光元件与该第三发光元件之间。
3.如权利要求2所述的像素阵列基板，其中该转置单元还包括：
一导光结构层，设置于该支撑结构的该表面上，该导光结构层具有重叠于该第一凹槽、该第二凹槽与该第三凹槽的多个开口，且该第一发光元件、该第二发光元件与该第三发光元件分别设置于该些开口内。
4.如权利要求3所述的像素阵列基板，还包括：
多个彩色滤光图案，设置于该导光结构层的该些开口内并覆盖该第一发光元件、该第二发光元件与该第三发光元件。
5.如权利要求3所述的像素阵列基板，还包括：
多个波长转换图案，设置于该导光结构层的该些开口内并覆盖该第一发光元件、该第二发光元件与该第三发光元件。
6.如权利要求2所述的像素阵列基板，其中该支撑结构还具有被该第一光学图案、该第二光学图案以及该第三光学图案所定义的一第四凹槽，且该粘着图案设置于该第四凹槽内。
7.如权利要求1所述的像素阵列基板，其中各该转置单元还包括：
多个接合电极，电性连接该第一发光元件与该第二发光元件，且邻设于该支撑结构的至少两侧边，且部分该些接合电极位于该至少两侧边的其中一者与该第二凹槽之间。
8.如权利要求7所述的像素阵列基板，其中该第二光学图案位于部分该些接合电极与该粘着图案之间。
9.如权利要求1所述的像素阵列基板，其中该第一发光元件的发光效率高于该第二发光元件的发光效率。
10.如权利要求1所述的像素阵列基板，其中该第一发光元件为蓝光发光二极管，该第二发光元件为红光发光二极管或绿光发光二极管。
11.如权利要求1所述的像素阵列基板，其中该第一光学图案在一方向上具有一第一厚度，该第二光学图案在该方向上具有一第二厚度，且该第一光学图案的该第一厚度小于该第二光学图案的该第二厚度。
12.如权利要求1所述的像素阵列基板，其中该些转置单元沿着一方向上排成相邻的一第一像素串与一第二像素串，且该些转置单元形成该第一像素串的任一者在垂直于该方向上错位于该些转置单元形成该第二像素串的任一者。
13.一种像素阵列基板的制造方法，包括：
于一暂时基板上形成一图案定义层，其中该图案定义层具有一第一凹陷与一第二凹陷，且该第一凹陷的深度小于该第二凹陷的深度；
于该图案定义层上形成一支撑结构，其中该支撑结构覆盖该图案定义层的该第一凹陷与该第二凹陷的部分定义出该支撑结构的一第一凹槽与一第二凹槽；
于该支撑结构上形成一第一光学图案与一第二光学图案，其中该第一光学图案与该第二光学图案设置于该支撑结构的该第一凹槽与该第二凹槽内；
将一第一发光元件与一第二发光元件转移至该暂时基板上，以形成包括该支撑结构、该第一光学图案、该第二光学图案、该第一发光元件以及该第二发光元件的一转置单元，其中该第一发光元件与该第二发光元件分别重叠于该第一光学图案与该第二光学图案；
于一电路基板上形成一粘着图案；以及
将该转置单元转移至该电路基板上，使该粘着图案夹设于该支撑结构的该第一凹槽与该电路基板之间，其中该支撑结构具有分别定义该第一凹槽与该第二凹槽的一第一底面与一第二底面，该第一底面与该电路基板之间具有一第一距离，该第二底面与该电路基板之间具有一第二距离，且该第一距离大于该第二距离。
14.如权利要求13所述的像素阵列基板的制造方法，其中该第一光学图案与该第二光学图案自该支撑结构的一表面凸出。
15.如权利要求13所述的像素阵列基板的制造方法，还包括：
在该第一发光元件与该第二发光元件的转移步骤后，于该支撑结构上形成一导光结构层，其中该导光结构层具有重叠于该第一光学图案与该第二光学图案的多个开口，且该第一发光元件与该第二发光元件分别设置于该些开口内。
16.如权利要求15所述的像素阵列基板的制造方法，还包括：
于该导光结构层的该些开口内形成多个波长转换图案，其中该些波长转换图案覆盖该第一发光元件与该第二发光元件。
17.如权利要求15所述的像素阵列基板的制造方法，还包括：
于该导光结构层的该些开口内形成多个彩色滤光图案，其中该些彩色滤光图案覆盖该第一发光元件与该第二发光元件。
18.如权利要求15所述的像素阵列基板的制造方法，其中该转置单元的转移步骤包括：
利用一载板结构吸附该导光结构层以带动该转置单元离开该暂时基板。
19.如权利要求13所述的像素阵列基板的制造方法，还包括：
于该支撑结构上形成多个接合电极，其中该些接合电极邻设于该支撑结构的至少两侧边，且该第二光学图案位于部分该些接合电极与该粘着图案之间。
20.如权利要求19所述的像素阵列基板的制造方法，还包括：
于该支撑结构上形成一导光结构层，其中该导光结构层覆盖该些接合电极，且具有重叠于该第一凹槽与该第二凹槽的多个开口，该第一发光元件与该第二发光元件分别设置于该些开口内。
21.如权利要求13所述的像素阵列基板的制造方法，还包括：
在形成该图案定义层后，形成一牺牲层，其中该支撑结构形成在该牺牲层上。
22.如权利要求21所述的像素阵列基板的制造方法，其中该转置单元的转移步骤包括移除该牺牲层，使该支撑结构与该图案定义层分离开来。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW109107582A TWI726648B (zh) | 2020-03-09 | 2020-03-09 | 畫素陣列基板及其製造方法 |
| TW109107582 | 2020-03-09 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN112018098A CN112018098A (zh) | 2020-12-01 |
| CN112018098B true CN112018098B (zh) | 2022-03-01 |
Family
ID=73515491
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010933804.2A Active CN112018098B (zh) | 2020-03-09 | 2020-09-08 | 像素阵列基板及其制造方法 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN112018098B (zh) |
| TW (1) | TWI726648B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI814434B (zh) * | 2022-04-01 | 2023-09-01 | 友達光電股份有限公司 | 發光二極體陣列基板 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102738361A (zh) * | 2011-03-31 | 2012-10-17 | 山一电机股份有限公司 | 发光体用柔性基板和发光体装置 |
| CN107204400A (zh) * | 2017-05-24 | 2017-09-26 | 京东方科技集团股份有限公司 | 显示基板及其制作方法以及显示装置 |
| CN109616500A (zh) * | 2018-12-06 | 2019-04-12 | 合肥鑫晟光电科技有限公司 | 有机发光二极管面板及其制备方法、显示装置 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101853715B1 (ko) * | 2010-10-01 | 2018-05-04 | 삼성디스플레이 주식회사 | 백라이트 어셈블리 및 이를 포함하는 표시 장치 |
| TW201321846A (zh) * | 2011-11-17 | 2013-06-01 | Au Optronics Corp | 具有彩色濾光陣列之畫素陣列基板及顯示面板 |
| KR102393374B1 (ko) * | 2015-08-31 | 2022-05-03 | 삼성디스플레이 주식회사 | 표시 장치 및 상기 표시 장치의 제조 방법 |
| TWI706554B (zh) * | 2017-12-13 | 2020-10-01 | 友達光電股份有限公司 | 畫素陣列基板及其製造方法 |
| CN109935668B (zh) * | 2017-12-19 | 2021-08-24 | 英属开曼群岛商錼创科技股份有限公司 | 微型元件结构 |
| TWI677975B (zh) * | 2018-12-05 | 2019-11-21 | 錼創顯示科技股份有限公司 | 載板結構及微型元件結構 |
-
2020
- 2020-03-09 TW TW109107582A patent/TWI726648B/zh active
- 2020-09-08 CN CN202010933804.2A patent/CN112018098B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102738361A (zh) * | 2011-03-31 | 2012-10-17 | 山一电机股份有限公司 | 发光体用柔性基板和发光体装置 |
| CN107204400A (zh) * | 2017-05-24 | 2017-09-26 | 京东方科技集团股份有限公司 | 显示基板及其制作方法以及显示装置 |
| CN109616500A (zh) * | 2018-12-06 | 2019-04-12 | 合肥鑫晟光电科技有限公司 | 有机发光二极管面板及其制备方法、显示装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| TW202135030A (zh) | 2021-09-16 |
| TWI726648B (zh) | 2021-05-01 |
| CN112018098A (zh) | 2020-12-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR102339163B1 (ko) | 발광 모듈의 제조 방법 및 발광 모듈 | |
| CN109256456B (zh) | 一种实现Micro-LED显示出光效率提升和窜扰降低的微结构及其制造方法 | |
| CN112713142B (zh) | 发光显示单元及显示装置 | |
| KR100593935B1 (ko) | 발광 다이오드 패키지 및 그 제조 방법 | |
| US11380826B2 (en) | Light emitting module | |
| CN107039573B (zh) | 发光元件及其制造方法 | |
| US11289633B2 (en) | LED array package and manufacturing method thereof | |
| US20210359157A1 (en) | Display device and method for fabricating same | |
| US10950763B2 (en) | Method of manufacturing light emitting module | |
| US10256381B2 (en) | Electronic device and method for fabricating the same | |
| US10381400B2 (en) | Method of manufacturing light emitting device | |
| JP2021111681A (ja) | 発光素子および表示装置 | |
| JP2023530322A (ja) | 複数のユニットピクセルを有する発光モジュール、それを製造する方法、およびそれを有するディスプレイ装置 | |
| CN112018098B (zh) | 像素阵列基板及其制造方法 | |
| CN212011026U (zh) | 具有悬臂电极的发光元件、具有其的显示面板及显示装置 | |
| US11777069B2 (en) | Light-emitting module | |
| US11536892B2 (en) | Method for manufacturing light-emitting module | |
| JP7111993B2 (ja) | 発光モジュールの製造方法 | |
| US11624499B2 (en) | Planar light source | |
| US20220199878A1 (en) | Light-emitting device | |
| US20210217934A1 (en) | Light emitting device and display apparatus | |
| CN114628566B (zh) | 光色转换结构、发光单元及发光单元制作方法 | |
| EP4318615A1 (en) | Light-emitting device and light-emitting module comprising same | |
| CN214705923U (zh) | 一种双色cob | |
| JP7068594B2 (ja) | 発光モジュールの製造方法及び発光モジュール |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |