TW202134778A - 保持設計檔案內的分層結構資訊 - Google Patents

保持設計檔案內的分層結構資訊 Download PDF

Info

Publication number
TW202134778A
TW202134778A TW109137369A TW109137369A TW202134778A TW 202134778 A TW202134778 A TW 202134778A TW 109137369 A TW109137369 A TW 109137369A TW 109137369 A TW109137369 A TW 109137369A TW 202134778 A TW202134778 A TW 202134778A
Authority
TW
Taiwan
Prior art keywords
design file
compliant
orthogonal
following
edges
Prior art date
Application number
TW109137369A
Other languages
English (en)
Inventor
宗勳 康
董銀鋒
洪誠謙
耀程 楊
再傳 高
Original Assignee
美商應用材料股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商應用材料股份有限公司 filed Critical 美商應用材料股份有限公司
Publication of TW202134778A publication Critical patent/TW202134778A/zh

Links

Images

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70425—Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
    • G03F7/70433—Layout for increasing efficiency or for compensating imaging errors, e.g. layout of exposure fields for reducing focus errors; Use of mask features for increasing efficiency or for compensating imaging errors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70216—Mask projection systems
    • G03F7/70283—Mask effects on the imaging process
    • G03F7/70291—Addressable masks, e.g. spatial light modulators [SLMs], digital micro-mirror devices [DMDs] or liquid crystal display [LCD] patterning devices
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70491—Information management, e.g. software; Active and passive control, e.g. details of controlling exposure processes or exposure tool monitoring processes
    • G03F7/70508—Data handling in all parts of the microlithographic apparatus, e.g. handling pattern data for addressable masks or data transfer to or from different components within the exposure apparatus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/398—Design verification or optimisation, e.g. using design rule check [DRC], layout versus schematics [LVS] or finite element methods [FEM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Theoretical Computer Science (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)

Abstract

一種用於驗證用於數位光刻的設計檔案的驗證設備包括記憶體及控制器。該記憶體包括該設計檔案。該控制器被配置為存取該設計檔案，及向該設計檔案應用一或更多個合規性規則，以決定該設計檔案的合規性。該等合規性規則包括以下項目中的至少一者：偵測該設計檔案內的非正交邊緣；偵測該設計檔案內的不合規重疊結構；及偵測該設計檔案的參考層與該設計檔案的目標層之間的不合規交互作用。該控制器更被配置為：響應於將非正交邊緣、不合規重疊結構、及不合規交互作用的數量與閾值進行的比較，驗證該設計檔案。

Description

保持設計檔案內的分層結構資訊
本揭示內容的實施例大致與驗證數位光刻系統的設計檔案相關。
光刻方法用於製造半導體元件。常規的光刻方法包括將設計圖案轉移到一組光掩模上，該等設計圖案被轉移到光致抗蝕劑上。在數位光刻工序中，使用成像工序來將設計圖案直接數位化到光致抗蝕劑上。然而，傳輸來數位化光致抗蝕劑的資料量很大，從而限制了數位光刻工序的速率。進一步地，當前的驗證方法從設計檔案移除了結構資訊。
因此，本領域中所需要的是一種減少資料量同時也維持設計檔案的分層結構資訊的方法。
在一個示例實施例中，一種方法包括以下步驟：存取用於數位光刻設備的設計檔案；及向該設計檔案應用一或更多個合規性規則，以決定合規性。應用該一或更多個合規性規則包括以下步驟：偵測該設計檔案內的非正交邊緣；偵測該設計檔案內的不合規重疊結構；及偵測該設計檔案的參考層與該設計檔案的目標層之間的不合規交互作用。該方法更包括以下步驟：響應於將非正交邊緣、不合規重疊結構、及不合規交互作用的數量與閾值進行的比較，驗證該設計檔案。
在一個示例實施例中，一種用於驗證用於數位光刻的設計檔案的驗證設備包括記憶體及控制器。該記憶體包括該設計檔案。該控制器被配置為存取該設計檔案，及向該設計檔案應用一或更多個合規性規則，以決定該設計檔案的合規性。該等合規性規則包括以下項目中的至少一者：偵測該設計檔案內的非正交邊緣；偵測該設計檔案內的不合規重疊結構；及偵測該設計檔案的參考層與該設計檔案的目標層之間的不合規交互作用。該控制器更被配置為：響應於將非正交邊緣、不合規重疊結構、及不合規交互作用的數量與閾值進行的比較，驗證該設計檔案。
在一個示例實施例中，一種驗證用於數位光刻的設計檔案的電腦程式產品包括電腦可讀取儲存媒體，該電腦可讀取儲存媒體具有與該電腦可讀取儲存媒體一起實施的電腦可讀取程式碼。該電腦可讀取程式碼由一或更多個電腦處理器可執行以：存取該設計檔案；向該設計檔案應用一或更多個合規性規則，以決定該設計檔案的合規性；及響應於將非正交邊緣、不合規重疊結構、及不合規交互作用的數量與閾值進行的比較，驗證該設計檔案。向該設計檔案應用一或更多個合規性規則包括以下步驟中的至少一者：偵測該設計檔案內的非正交邊緣；偵測該設計檔案內的不合規重疊結構；及偵測該設計檔案的參考層與該設計檔案的目標層之間的不合規交互作用。
本文中所述的實施例提供了一種方法，該方法用於驗證被最佳化以經歷數位圖案轉換的設計檔案，同時維持原始設計檔案內的分層結構資訊的至少一部分以減少資料量及避免資料擁塞。該方法包括以下步驟：針對一組合規性規則評估設計檔案以偵測設計檔案的不合規單元。可以向使用者呈現不合規單元及/或位置標記的列表以供進行改正動作。當基於不合規單元及/或位置標記的比率決定設計檔案滿足閾值時，可以驗證設計檔案。可以將驗證的設計檔案傳遞到數位光刻系統的控制器以供處理。
圖1是依據一或更多個實施例的數位光刻系統100的透視圖。數位光刻系統100包括數位光刻設備101及驗證設備130。數位光刻設備101包括平台114及處理裝置104。平台114由設置在平板102上的一對軌路116所支撐。基板120由平台114所支撐。平台114由設置在平板102上的一對軌路116所支撐。平台114在如由圖1中所示的座標系統所指示的X方向上沿著該對軌路116移動。在一個實施例中，該對軌路116是一對平行的磁性通道。如所示，該對軌路116中的每個軌路均在直線路徑上延伸。編碼器118耦接到平台114以向控制器122提供平台114的位置的資訊。
控制器122一般被設計為促進對本文中所述的處理技術的控制及自動化。控制器122可以與處理裝置104、平台114、及編碼器118耦接或通訊。處理裝置104及編碼器118可以向控制器122提供關於基板處理及基板對準的資訊。例如，處理裝置104可以向控制器122提供資訊以警示控制器122基板處理已經完成。控制器122促進基於由驗證設備130所提供的設計檔案對數位光刻工序進行的控制及自動化。可以稱為成像設計檔案且由控制器122可讀取的設計檔案（或電腦指令）決定哪些任務在基板上可執行。設計檔案（例如圖2的設計檔案220）包括用來監測及控制處理時間及基板位置的掩模圖案資料及代碼。掩模圖案資料與要使用電磁輻射寫入到光致抗蝕劑中的圖案對應。
基板120包括任何合適的材料，例如玻璃，其用作平板顯示器的一部分。在其他的實施例中，基板120由能夠用作平板顯示器的一部分的其他材料製成。基板120具有要圖案化形成在該基板上的膜層（例如藉由對其進行圖案蝕刻來進行）及形成於要圖案化的膜層上的光致抗蝕層，該光致抗蝕層對電磁輻射（例如UV或深UV「光」）敏感。正性光致抗蝕劑包括光致抗蝕劑的部分，當暴露於輻射時，其分別可溶於在使用電磁輻射將圖案寫入到光致抗蝕劑中之後向光致抗蝕劑施加的光致抗蝕劑顯影劑。負性光致抗蝕劑包括光致抗蝕劑的部分，當暴露於輻射時，其將分別不溶於在使用電磁輻射將圖案寫入到光致抗蝕劑中之後向光致抗蝕劑施加的光致抗蝕劑顯影劑。光致抗蝕劑的化學組成決定光致抗蝕劑是否是正性光致抗蝕劑或負性光致抗蝕劑。光致抗蝕劑的示例包括但不限於以下項目中的至少一者：重氮萘醌（diazonaphthoquinone）、酚醛樹脂、聚甲基丙烯酸甲酯、聚戊二醯亞胺甲基、及SU-8。在將光致抗蝕劑暴露於電磁輻射之後，對抗蝕劑進行顯影以在下伏膜層上留下圖案化的光致抗蝕劑。然後，使用圖案化的光致抗蝕劑，通過光致抗蝕劑中的開口對下伏薄膜進行圖案蝕刻以形成顯示面板的電子電路系統的一部分。
處理裝置104包括支撐件108及處理單元106。處理裝置104跨立在該對軌路116上且被設置在平板102上，且因此包括開口112供該對軌路116及平台114在處理單元106下方經過。處理單元106被支撐件108支撐在平板102上方。在一個實施例中，處理單元106是配置為在光刻工序中暴露光致抗蝕劑的圖案產生器。在一些實施例中，圖案產生器被配置為執行無掩模光刻工序。處理單元106包括複數個影像投影系統。
在操作期間，平台114在X方向上從裝載位置（如圖1中所示）移動到處理位置。處理位置是處理單元106下方的一或更多個位置。在本文中，示意性地示出數位光刻設備101，其中數位光刻設備101的尺寸被調整為能夠在Y方向上暴露基板120上的光致抗蝕層的整個寬度，即基板120與實際的平板顯示基板相比較小。然而，在實際的處理系統中，與基板120在Y方向上的寬度相比，處理裝置104將在Y方向上明顯較小，且將依序地將基板120在處理裝置104下方在-X方向上移動、在+Y方向上移動或步進、在處理裝置104下方回向在+X方向上掃描。此X方向掃描及Y方向步進操作將繼續直到整個基板面積都已經經過處理裝置104的可寫入區域下方為止。
圖2繪示依據一或更多個實施例的驗證設備130。驗證設備130包括計算設備210及輸入/輸出（I/O）設備230。驗證設備130可以用來產生、最佳化、驗證、及/或更新設計檔案（例如設計檔案220）。
計算設備210可以包括控制器212、網路介面214、及記憶體216。控制器212擷取及執行儲存在記憶體216中的程式化資料，且協調其他系統元件的操作。類似地，控制器212儲存及擷取位在記憶體216中的應用資料。控制器212可以是一或更多個中央處理單元（CPU）。
記憶體216可以儲存要由控制器212所執行的指令及邏輯。進一步地，記憶體216可以是隨機存取記憶體（RAM）及非揮發性記憶體（NVM）中的一或更多者。NVM可以是硬碟、網路附接儲存器（NAS）、及可移除儲存設備等等。進一步地，記憶體216可以包括設計應用程式218及設計檔案220。
設計應用程式218產生、最佳化、驗證、及/或更新設計檔案220的設計資料。設計應用程式218可以由控制器212所控制以產生、最佳化、及/或更新設計檔案220的設計資料。
設計檔案220可以儲存在記憶體內且由控制器212及設計應用程式218可存取。設計檔案220可以包括設計資料，該設計資料可以由控制器122解譯以圖案化基板120。例如，設計檔案220指示分層實體設計（佈局）資料。分層實體設計資料可以由核心像素區域及周邊邏輯區域組成。核心像素區域可以是高度重複的，表示大於90%的設計資料。進一步地，維持分層結構減少了傳輸到控制器122的資料量。例如，與利用分層幾何引擎來應用全域偏置相比，可以減少資料量達約100到約1000倍。資料膨脹可能導致無法在資料路徑內傳送資料。進一步，設計應用程式218可以最佳化單元層級尺寸調整內的全域尺寸調整及分層修復。設計檔案220也可以稱為設計圖案檔案。可以用不同的格式提供設計檔案220。例如，設計檔案220的格式可以是GDS格式及OASIS格式等等中的一者。設計檔案220的設計資料包括單元，該等單元具有要產生在基板（例如基板120）上的圖案結構。單元可以是電晶體或半導體元件的另一個構件的邏輯構件的群組。此外，單元可以包含幾何物件，例如多邊形（邊界、路徑、及其他單元）。單元中的物件被分配給對應設計的「層」。不同的層可以表示光刻工序內不同的處理步驟。每當要繪製該構件時，可以指稱單元。例如，每當要繪製電晶體時，可以指稱與電晶體對應的單元。進一步地，單元可以橫跨設計檔案的設計內的一或更多個層。單元分層結構可以包括一或更多個單元。例如，頂部層級單元可以包括對應物件的所有構件，且分層結構的較低層級內的每個單元均可以包括該物件的不同部分的構件。設計檔案220可以呈像素單元、點陣圖、或類似檔案的形式。設計檔案220可以包括與一或更多個結構對應的關心區域。可以將該等結構建構為幾何形狀。進一步地，可以在驗證及/或最佳化過程期間將關心區域表示為單元。
I/O設備230可以包括鍵盤、顯示設備、滑鼠、音訊設備、及觸控螢幕等等中的一或更多者。I/O設備230可以用來將資訊輸入到驗證設備130中及/或從驗證設備130輸出資料。例如，使用者可以使用鍵盤及指點設備來產生及/或調整設計檔案220的構件。
網路介面214可以經由通訊網路傳送資料。例如，網路介面214可以經由通訊網路向數位光刻設備101傳送設計檔案。
設計檔案220的全域尺寸調整允許將暴露配量設定在較高的值，使得可以用由設計檔案220所指示的尺寸印刷設計檔案220內的結構。進一步地，因為指示結構的資料可以由設計檔案220的深色部分或明亮部分中的任一者所表示，所以在尺寸調整過程期間，可以向內或向外移動結構的邊緣達第一量。第一量可以小於結構的最小寬度。
設計應用程式218可以由控制器212所執行以在設計檔案220的單元層級下執行偏置。單元中的每一者均可以與設計檔案220內所識別的一個關心區域對應。偏置可以包括對包含在設計檔案220的單元中的圖案結構資料進行特徵尺寸調整。可以完成設計檔案的單元層級尺寸調整，使得對於兩個重疊的單元而言，若對應的繪圖資料向內調整尺寸，則不在單元之間形成間隙。類似地，若繪圖資料向上調整尺寸，則維持單元之間的空間，使得可以在數位光刻工序期間解析間隔。
圖3繪示依據一或更多個實施例用於準備數位光刻的設計檔案（例如設計檔案220）的方法300。在操作310處，執行對設計檔案的一或更多個合規性檢查。例如，該一或更多個合規性檢查可以包括對設計檔案的三個合規性檢查。合規性檢查可以包括識別發生單元間交互作用的資料。進一步地，合規性檢查可以包括識別單元交互作用區域中所有的非正交邊緣。將非正交邊緣標記為錯誤。進一步地，該一或更多個合規性檢查可以包括向下偏置檢查，在該向下偏置檢查期間，檢查設計檔案220中的重疊區域。一或更多個單元內的任何重疊區域均應與目標向下偏置閾值進行比較。不合規重疊區域與具有比目標向下偏置閾值還少的重疊的重疊區域對應。進一步地，對於向上偏置而言，在向上偏置完成之後，該一或更多個合規性檢查可以檢查單元中的空間違規。對於選擇偏置及灰調而言，該一或更多個合規性檢查可以包括決定參考層及目標層是否對於單元層級操作及分層層級操作而言都產生不同的結果。設計應用程式218由控制器212所執行以執行對設計檔案220的一或更多個合規性檢查。執行合規性檢查可以包括識別設計檔案220的單元內的一或更多個關心區域，及將單元與一或更多個合規性規則進行比較。針對圖4更詳細描述了合規性檢查。
在操作320處，在設計檔案220的單元層級下執行偏置。偏置可以包括在不考慮來自分層結構中的其他單元實例的附近多邊形的影響的情況下在單元層級下進行向上偏置或向下偏置。可以全域地應用偏置或將偏置應用於選定的區域。在單元層級下進行偏置的結果可能不匹配由來自頂層設計單元的全域尺寸調整過程所產生的結果，因為來自偏置過程的結果可能在結構構件之間產生由操作310所識別的不充分重疊。操作320可以應用於通過或滿足操作310的合規性檢查的設計資料。例如，一些非合規性錯誤可能不是可修復操作330。可以將包括此類錯誤的設計檔案標記為不通過合規性檢查，且可以不對此類設計檔案執行偏置。進一步地，與使用分層幾何引擎的傳統全域尺寸調整相比，由操作320所利用的處理時間量減少了，因為操作320並不考慮單元間交互作用。進一步地，操作320將分層結構維持為與輸入的設計檔案220相同。
在操作330處，對由操作320所產生的設計檔案的分層結構層級修復。設計應用程式218可以在控制器212上執行且執行對來自操作320的輸出設計檔案的分層層級修復。可以基於設計檔案不合規的決定來完成對設計檔案的分層層級修復。可以在操作320期間完成單元層級向下偏置過程時完成分層層級修復過程。例如，分層層級修復過程可以包括填充小於向下偏置量的兩倍的間隙。間隙可能由在操作320期間執行的向下偏置操作所引入，且可能是由操作310所識別的重疊區域不足的結果。執行對操作320的輸出的分層層級修復可能在交互作用的單元實例的共有母單元處增加額外的資料。然而，與傳統的全域偏置不同，修復操作可以限於較小的範圍或區域，且較不可能造成大分層結構的扁平化。例如，分層層級修復可以應用於約2%或更少的設計檔案。因此，對於操作330的分層層級修復而言，對資料量的影響受到限制。此外，傳統的全域尺寸重調可能導致分層結構扁平化，這可能增加傳輸到控制器122的資料量。與驗證及準備數位光刻的設計檔案的傳統方法相比，採用操作310的合規性規則可以減少資料量達至少約90%。進一步地，操作330是可選的，且可以從方法300省略。
圖4繪示依據一或更多個實施例用於驗證設計檔案的方法400。對於被決定為符合如針對方法400的操作420所述的合規性規則的設計檔案而言，使用單元層級偏置及修復來產生的結果與使用傳統分層幾何引擎進行的偏置實質類似。然而，當利用如針對方法400所述的合規性規則時，向數位光刻設備101提供以供進行數位光刻的資料量減少了。例如，當利用全域尺寸調整時，對於每個不合規位置而言，間隙可能存在於單元之間，且可能需要一個額外的多邊形來保持對應偏置的正確性，從而導致資料量增加。進一步地，可以拒絕被決定為包括非正交交互作用邊緣的設計檔案，因為此類錯誤可能不是可修復的。如針對方法400所述的驗證過程可以用來與向數位光刻設備101提供的資料量關聯。
在操作410處，存取設計檔案。例如，可以從記憶體216存取設計檔案220。設計應用程式218可以從記憶體216存取設計檔案220，及識別設計檔案220內的一或更多個關心區域。
在操作420處，執行對設計檔案的合規性檢查。例如，設計應用程式218在控制器212上執行且向設計檔案220應用一或更多個規則以決定設計檔案是否合規。如上所述，決定不合規位置可以包括以下步驟：偵測非正交結構、不充分的重疊結構、及/或單元層級與分層層級之間的選擇性操作不同。操作422-426更詳細地描述合規性檢查。
在操作422處，設計應用程式218決定非正交邊緣是否存在於單元的關心區域內。決定非正交邊緣可以包括以下步驟：決定重疊結構的邊緣是否可能呈0度或180度以外的角度。例如，設計應用程式218可以識別一或更多個結構或多邊形、及單元之間的關心區域，識別來自該等結構的一或更多個邊緣，及決定識別的邊緣是否彼此不正交。若識別出非正交邊緣，則可以將對應的關心區域標記為不合規且添加到錯誤列表。
設計應用程式218藉由分析設計檔案以偵測相鄰單元的結構的交互作用及將偵測到的交互作用標記為關心區域，來決定關心區域。參照圖6，設計應用程式218可以藉由偵測結構614與共同的分層層內的其他單元的結構之間的單元間交互作用來決定關心區域616。交互作用的結構是至少部分地重疊的結構。進一步地，交互作用的結構處於共同的分層層中。單元600的視圖610包括關心區域616（例如關心區域616a及關心區域616b），其與結構614與其他相鄰單元的結構之間的交互作用對應。例如，關心區域616a跟結構614與第一單元的結構交互作用之處對應，而關心區域616b跟結構614與第二單元的結構交互作用之處對應。可以在發現結構614不與另一個單元的對應結構交互作用的情況下省略關心區域中的一或更多者。進一步地，如視圖620中所繪示，關心區域616a跟分層層級下的結構614與結構626之間的交互作用對應。
設計應用程式218進一步在單元內產生標記，其中該等標記與單元的結構的邊緣對應。標記可以用來偵測不合規的關心區域及對應的不合規單元。如圖6中所繪示，用標記612來標記單元600，該等標記與結構614的邊緣對應。設計應用程式218利用重疊結構的重疊邊緣的標記來決定關心區域是否合規。例如，偵測不合規的關心區域包括以下步驟：選定與兩個結構之間的交互作用對應的標記，及決定形成於選定標記之間的角度是否與0度180度不同。參照圖6及視圖620，基於標記612a及624跟結構614與626之間的交互作用的重疊邊緣對應的決定來選定標記612a及624。換言之，將標記612a及624選定為標記612a及624識別結構614及626的分層交互作用。因此，標記612a及626可以由設計應用程式218所使用以決定關心區域616a是否合規。例如，如由視圖630的區域636所指示，偵測到且標記了結構614與626之間的非正交邊緣。決定非正交邊緣包括以下步驟：決定標記612a與624之間的角度是否處於0度或180度以外的值。例如，設計應用程式218測量形成於標記612a與624之間的角度，且若值與0度或180度不同，則決定關心區域616a不合規。當作出形成於選定標記612a與624之間的角度具有0度或180度以外的值的決定時，由設計應用程式218決定關心區域是不合規的，並將單元600標記為不合規且添加到錯誤列表。或者，若決定關心區域不含非正交邊緣，則決定關心區域及對應的單元是合規的。進一步地，可以拒絕被決定為包括一或更多個不合規單元的設計檔案。
在操作424處，設計應用程式218決定重疊結構構件是否合規。例如，設計應用程式218由控制器212執行以識別關心區域內的重疊邊緣，決定重疊邊緣的數量，及決定重疊邊緣的數量是否滿足邊緣閾值。可以將邊緣閾值設定為使得單元的合規關心區域在重疊區域內不具有多於三個的相鄰邊緣。進一步地，滿足重疊閾值的關心區域可以是不具有比由邊緣閾值所界定的相鄰邊緣更多相鄰邊緣的關心區域。參照圖7，可以由設計應用程式218評估關心區域700以決定關心區域700是否無法滿足重疊閾值。例如，關心區域700包括結構702及704。設計應用程式218將結構704的與結構702重疊的邊緣的數量與重疊閾值進行比較。重疊閾值的值可以為三。進一步地，重疊閾值可以具有小於三或大於三的值。如圖7中所示，結構704的與結構702重疊的邊緣的數量為五，可以將關心區域700標記為不合規且添加到錯誤列表。
進一步地，操作424可以包括以下步驟：識別結構702及結構704中的至少一者的一或更多個邊緣，及決定重疊的距離是否小於距離閾值。若重疊量小於距離閾值，則可以將對應的關心區域指示為不合規。參照圖8，繪示了包括結構802及804的關心區域800。結構804與結構802重疊達由區域806所指示的第一量。由設計應用程式218將重疊量與重疊閾值進行比較，以決定包括關心區域800的單元是否合規。重疊閾值可以是至少與目標偏置量（例如在尺寸重調期間用以偏置單元的量）相同的值。若由區域806所指示的重疊量無法滿足重疊閾值，則可以決定包括關心區域800的單元是不合規的並將其添加到錯誤列表。
在操作426處，設計應用程式218決定單元組成內是否存在選擇性偏置錯誤。例如，設計應用程式218可以識別單元內的一或更多個結構，並將該等結構與設計檔案（例如設計檔案220）的複合分層資料進行比較，以決定在選定過程期間是否存在差異。當結構從單元遺漏時，可以決定錯誤存在。例如，如圖9中所示，關心區域900包括參考層902及目標層904。然而，如從分層組成視圖910所指示，參考層902從不同的單元實例經過另一個目標層904。因此，可以將包括關心區域900的單元識別為包括錯誤且是不合規的。因此，可以將包括關心區域900的單元添加到錯誤列表。
在操作430處，提示使用者解決錯誤。例如，可以提示使用者解決錯誤列表內所識別的錯誤。錯誤列表可以由操作420所產生。進一步地，錯誤列表可以基於它們的嚴重性來評估及分組。例如，可以對由操作422及426所產生的不合規錯誤進行分組及識別以用於改正動作。進一步地，可以將來自操作424的不合規錯誤與百分比閾值進行比較，以決定設計檔案是否通過合規性檢查。例如，若決定在操作424期間所識別的95%的邊緣滿足重疊閾值，則設計檔案通過檢查。然而，若決定在操作424期間所識別的大於5%的邊緣不滿足重疊閾值，則設計檔案不通過檢查。進一步地，當滿足重疊閾值的邊緣的百分比大於約95%時，可以實現傳輸到控制器122的資料量的減少。附加性地或替代性地，設計應用程式218可以由控制器212所執行且基於操作420的合規性檢查來產生錯誤列表。
由控制器212所執行的設計應用程式218可以經由I/O設備向使用者輸出錯誤列表以及讓使用者更新設計檔案220以改正識別的錯誤的請求。例如，可以經由驗證設備130的顯示設備向使用者呈現錯誤列表。使用者可以更新設計檔案220以改正識別的錯誤。在設計檔案已經改正之後，可以利用方法400來評估及驗證更新的設計檔案。或者，使用者可以選擇忽略對改正識別的錯誤的請求，且將設計檔案220傳遞到數位光刻設備101。然而，使用還未驗證的設計檔案可能導致在數位光刻工序期間產生錯誤。
方法400可以額外包括修復設計檔案的可選操作440。例如，藉由填充不合規區域中的一或更多者處的單元構件之間的間隙（或空間）來修復設計檔案。響應於偵測或決定來自操作424的不合規錯誤，可以實施操作440以供自動修復設計檔案。或者，替代於或附加於請求使用者解決識別的錯誤，方法400可以包括操作440，以減少資料量。進一步地，除了修補單元或單元構件之間的間隙以外，單元層級向下偏置的組合與常規的全域偏置結果相比還可以產生等效的結果。此外，所述的單元層級偏置操作還不會改變分層結構，且因此不會增加傳輸到控制器122的資料量。資料量可能在設計修復操作（例如操作440）期間增加，且因此，具有較少不合規錯誤的設計檔案將產生更緊湊的設計檔案。
在操作450處，驗證設計檔案。例如，當在驗證過程（例如方法400）期間沒有識別出錯誤時，可以由設計應用程式218將設計檔案220驗證為合規且準備好用於數位光刻工序。在已經驗證設計檔案之後，可以將設計檔案220傳遞到數位光刻設備101。例如，可以經由網路介面214及通訊網路向數位光刻設備101的控制器122傳遞設計檔案220。替代性地或附加性地，可以將設計檔案220在傳輸到數位光刻設備101之前保存到可移除記憶體。
驗證數位光刻工序中所使用的設計檔案有助於減少可能在數位光刻工序期間發生的錯誤。例如，在向數位光刻工序提供設計檔案之前，驗證過程可以識別錯誤贏得設計檔案。進一步地，藉由在單元層級下執行驗證且在分層層級下進行對設計檔案進行的調整，可以減少向數位光刻工序提供的資料量。
可以將圖3及4中所呈現的方法儲存在電腦程式產品內且在控制器（例如控制器122及/或212）上執行。電腦程式產品可以包括一或更多個電腦可讀取儲存媒體，該一或更多個電腦可讀取儲存媒體具有其上的電腦可讀取程式指令以供使處理器實現本發明的方面。
電腦可讀取儲存媒體可以是有形設備，該有形設備可以保留及儲存指令以供由指令執行設備使用。電腦可讀取儲存媒體可以包括記憶體216。電腦可讀取儲存媒體可以是例如但不限於電子儲存設備、磁式儲存設備、光學儲存設備、電磁儲存設備、半導體儲存設備、或前述項目的任何合適組合。電腦可讀取儲存媒體的更具體示例的非窮舉列表包括以下項目：可攜式電腦磁盤、硬碟、隨機存取記憶體（RAM）、唯讀記憶體（ROM）、可抹除可程式化唯讀記憶體（EPROM或快閃記憶體）、靜態隨機存取記憶體（SRAM）、可攜式光碟唯讀記憶體（CD-ROM）、數位多功能光碟（DVD）、記憶棒、或軟碟等等。
可以從電腦可讀取儲存媒體或外部儲存設備將本文中所述的電腦可讀取程式指令下載到相應的計算/處理設備，或經由網路（例如網際網路、區域網路、廣域網路、及/或無線網路）將該等電腦可讀取程式指令下載到外部電腦或外部儲存設備。每個計算/處理設備中的網路配接卡或網路介面均從網路接收電腦可讀取程式指令，並轉發電腦可讀取程式指令以供儲存在相應的計算/處理設備內的電腦可讀取儲存媒體中。
用於實現本發明的操作的電腦可讀取程式指令可以是匯編程式指令、指令集架構（ISA）指令、機器指令、機器相關指令、微代碼、韌體指令、狀態設置資料、或用一或更多種程式設計語言（包括物件導向程式設計語言，例如Smalltalk、C++等等，及常規程序程式設計語言，例如「C」程式設計語言或類似的程式設計語言）的任何組合撰寫的源代碼或物件代碼中的任一者。在一些實施例中，藉由利用電腦可讀取程式指令的狀態資訊來個人化電子電路系統，包括例如可程式化邏輯電路系統、現場可程式化邏輯閘陣列（FPGA）、或可程式化邏輯陣列（PLA）的電子電路系統可以執行電腦可讀取程式指令，以執行本發明的方面。
本發明的方面在本文中參照依據本發明的實施例的方法、裝置（系統）、及電腦程式產品的流程插圖及/或方塊圖來描述。將了解，流程插圖及/或方塊圖的每個方塊、及流程插圖及/或方塊圖中的方塊組合可以由電腦可讀取程式指令所實施。
可以向控制器122及/或控制器212提供這些電腦可讀取程式指令。進一步地，可以向通用電腦、特殊用途電腦、或其他可程式化資料處理裝置的處理器提供電腦可讀取程式指令以產生機器，使得經由電腦或其他可程式化資料處理裝置的處理器執行的指令產生用於實施流程圖及/或方塊圖的一或更多個方塊中所指定的功能/動作的手段。也可以將這些電腦可讀取程式指令儲存在記憶體216中。
雖然前述內容涉及本揭示內容的示例，但也可以在不脫離本揭示內容的基本範圍的情況下設計本揭示內容的其他的及另外的示例，且本揭示內容的範圍是由隨後的請求項所決定的。
100:數位光刻系統 101:數位光刻設備 102:平板 104:處理裝置 106:處理單元 108:支撐件 112:開口 114:平台 116:軌路 118:編碼器 120:基板 122:控制器 130:驗證設備 210:計算設備 212:控制器 214:網路介面 216:記憶體 218:設計應用程式 220:設計檔案 230:I/O設備 300:方法 310:操作 320:操作 330:操作 400:方法 410:操作 420:操作 422:操作 424:操作 426:操作 430:操作 440:操作 450:操作 600:單元 610:視圖 612:標記 614:結構 620:視圖 624:標記 626:結構 630:視圖 636:區域 700:關心區域 702:結構 704:結構 800:關心區域 802:結構 804:結構 806:區域 900:關心區域 902:參考層 904:目標層 910:視圖 612a:標記 616a:關心區域 616b:關心區域
可以藉由參照實施例來獲得上文所簡要概述的本揭示內容的更詳細說明以及可以用來詳細了解本揭示內容的上述特徵的方式，附圖中繪示了該等實施例中的一些。然而，要注意，附圖僅繪示示例性實施例且因此並被不視為其範圍的限制，且可以容許其他等效的實施例。
圖1是依據一或更多個實施例的數位光刻系統的示意圖。
圖2是依據一或更多個實施例的驗證設備的示意圖。
圖3是依據一或更多個實施例用於驗證設計檔案的方法的流程圖。
圖4是依據一或更多個實施例用於決定合規（compliant）設計檔案的設計檔案的流程圖。
圖5、6、7、8、及9是依據一或更多個實施例的單元結構的示意說明。
為了促進了解，已儘可能使用相同的參考標號來標誌該等圖式共有的相同構件。可以預期，可以有益地將一個實施例的構件及特徵併入其他實施例而不需另外詳述。
國內寄存資訊 (請依寄存機構、日期、號碼順序註記) 無
國外寄存資訊 (請依寄存國家、機構、日期、號碼順序註記) 無
100:數位光刻系統
101:數位光刻設備
102:平板
104:處理裝置
106:處理單元
108:支撐件
112:開口
114:平台
116:軌路
118:編碼器
120:基板
122:控制器
130:驗證設備

Claims (20)

  1. 一種方法，包括以下步驟： 從一記憶體存取用於一數位光刻設備的一設計檔案； 藉由以下步驟中的至少一者，向該設計檔案應用一或更多個合規性規則，以決定該設計檔案的合規性： 偵測該設計檔案內的非正交邊緣； 偵測該設計檔案內的不合規重疊結構；及 偵測該設計檔案的一參考層與該設計檔案的一目標層之間的一不合規交互作用；及 響應於將非正交邊緣、不合規重疊結構、及不合規交互作用的一數量與一閾值進行的一比較，驗證該設計檔案。
  2. 如請求項1所述的方法，其中偵測非正交邊緣包括以下步驟：偵測一第一結構與一第二結構之間的一重疊區域。
  3. 如請求項2所述的方法，其中偵測非正交邊緣更包括以下步驟：決定該第一結構是否與該第二結構形成一正交邊緣。
  4. 如請求項2所述的方法，其中偵測該重疊區域包括以下步驟： 在該第一結構及該第二結構周圍產生複數個標記；及 選定該複數個標記中識別該第一結構及該第二結構的一交互作用區域的一第一標記及一第二標記，且其中決定該第一結構是否與該第二結構形成該正交邊緣包括以下步驟：決定該第一標記是否與該第二標記正交。
  5. 如請求項1所述的方法，其中偵測不合規重疊結構包括以下步驟中的至少一者： 將一第一結構延伸到一第二結構中的一量與一第一閾值進行比較； 識別該第一結構及該第二結構中的至少一者的一或更多個邊緣，該一或更多個邊緣在該第一結構與該第二結構之間的一重疊區域中不正交；及 將該重疊區域內的該第一結構的相鄰邊緣的一數量與一邊緣閾值進行比較。
  6. 如請求項5所述的方法，其中響應於以下條件中的一或更多者，可以決定與該第一結構及該第二結構對應的一位置是不合規的： 該第一結構延伸到該第二結構中的該量超過該第一閾值； 在該重疊區域中識別出至少一個非正交邊緣；及 相鄰邊緣的該數量超過該邊緣閾值。
  7. 如請求項1所述的方法，其中偵測該等結構之間的該不合規重疊包括以下步驟： 識別一第一結構與一第二結構重疊的一位置；及 基於該第一結構與該第二結構之間的一重疊量，決定該位置是不合規的。
  8. 如請求項7所述的方法，其中偵測該等結構之間的該不合規重疊更包括以下步驟：將該重疊量與一閾值進行比較，且其中響應於該重疊量小於該閾值，可以決定該位置是不合規的。
  9. 一種用於驗證用於數位光刻的一設計檔案的驗證設備，該驗證設備包括： 一記憶體，包括該設計檔案；及 一控制器，被配置為： 存取該設計檔案； 藉由以下步驟中的至少一者，向該設計檔案應用一或更多個合規性規則，以決定該設計檔案的合規性： 偵測該設計檔案內的非正交邊緣； 偵測該設計檔案內的不合規重疊結構；及 偵測該設計檔案的一參考層與該設計檔案的一目標層之間的一不合規交互作用；及 響應於將非正交邊緣、不合規重疊結構、及不合規交互作用的一數量與一閾值進行的一比較，驗證該設計檔案。
  10. 如請求項9所述的驗證設備，其中偵測非正交邊緣包括以下步驟： 偵測一第一結構與一第二結構之間的一重疊區域；及 決定該第一結構是否無法與該第二結構形成一正交邊緣。
  11. 如請求項10所述的驗證設備，其中偵測該重疊區域包括以下步驟： 在該第一結構及該第二結構周圍產生複數個標記；及 選定該複數個標記中識別該第一結構及該第二結構的一交互作用區域的一第一標記及一第二標記，且其中決定該第一結構是否無法與該第二結構形成該正交邊緣包括以下步驟：決定該第一標記是否與該第二標記正交。
  12. 如請求項9所述的驗證設備，其中偵測不合規重疊結構包括以下步驟中的至少一者： 將一第一結構延伸到一第二結構中的一量與一第一閾值進行比較； 識別該第一結構及該第二結構中的至少一者的一或更多個邊緣，該一或更多個邊緣在該第一結構與該第二結構之間的一重疊區域中不正交；及 將該重疊區域內的該第一結構的相鄰邊緣的一數量與一邊緣閾值進行比較。
  13. 如請求項12所述的驗證設備，其中響應於以下條件中的一或更多者，可以決定與該第一結構及該第二結構對應的一位置是不合規的： 該第一結構延伸到該第二結構中的該量超過該第一閾值； 在該重疊區域中識別出至少一個非正交邊緣；及 相鄰邊緣的該數量超過該邊緣閾值。
  14. 如請求項9所述的驗證設備，其中偵測該等結構之間的該不合規重疊包括以下步驟： 識別與一第二結構重疊的一第一結構； 決定該第一結構與該第二結構之間的一重疊量；及 將該重疊量與一閾值進行比較。
  15. 一種用於驗證用於數位光刻的一設計檔案的電腦程式產品，該電腦程式產品包括： 一電腦可讀取儲存媒體，具有與該電腦可讀取儲存媒體一起實施的電腦可讀取程式碼，該電腦可讀取程式碼由一或更多個電腦處理器可執行以： 從一記憶體存取該設計檔案； 藉由以下步驟中的至少一者，向該設計檔案應用一或更多個合規性規則，以決定該設計檔案的合規性： 偵測該設計檔案內的非正交邊緣； 偵測該設計檔案內的不合規重疊結構；及 偵測該設計檔案的一參考層與該設計檔案的一目標層之間的一不合規交互作用；及 響應於將非正交邊緣、不合規重疊結構、及不合規交互作用的一數量與一閾值進行的一比較，驗證該設計檔案。
  16. 如請求項15所述的電腦程式產品，其中偵測非正交邊緣包括以下步驟： 偵測該設計檔案內的一第一結構與一第二結構之間的一重疊區域；及 決定該第一結構是否無法與該第二結構形成一正交邊緣。
  17. 如請求項16所述的電腦程式產品，其中偵測該重疊區域包括以下步驟： 在該第一結構及該第二結構周圍產生複數個標記；及 選定該複數個標記中識別該第一結構及該第二結構的一交互作用區域的一第一標記及一第二標記，且其中決定該第一結構是否與該第二結構形成該正交邊緣包括以下步驟：決定該第一標記是否與該第二標記正交。
  18. 如請求項15所述的電腦程式產品，其中偵測不合規重疊結構包括以下步驟中的至少一者： 將一第一結構延伸到一第二結構中的一量與一第一閾值進行比較； 識別該第一結構及該第二結構中的至少一者的一或更多個邊緣，該一或更多個邊緣在該第一結構與該第二結構之間的一重疊區域中不正交；及 將該重疊區域內的該第一結構的相鄰邊緣的一數量與一邊緣閾值進行比較。
  19. 如請求項18所述的電腦程式產品，其中響應於以下條件中的一或更多者，可以決定與該第一結構及該第二結構對應的一位置是不合規的： 該第一結構延伸到該第二結構中的該量超過該第一閾值； 在該重疊區域中識別出至少一個非正交邊緣；及 相鄰邊緣的該數量超過該邊緣閾值。
  20. 如請求項15所述的電腦程式產品，其中偵測該等結構之間的該不合規重疊包括以下步驟： 識別與一第二結構重疊的一第一結構； 決定該第一結構與該第二結構之間的一重疊量；及 將該重疊量與一閾值進行比較。
TW109137369A 2019-11-15 2020-10-28 保持設計檔案內的分層結構資訊 TW202134778A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
PCT/US2019/061731 WO2021096530A1 (en) 2019-11-15 2019-11-15 Preserving hierarchical structure information within a design file
WOPCT/US19/61731 2019-11-15

Publications (1)

Publication Number Publication Date
TW202134778A true TW202134778A (zh) 2021-09-16

Family

ID=75913133

Family Applications (1)

Application Number Title Priority Date Filing Date
TW109137369A TW202134778A (zh) 2019-11-15 2020-10-28 保持設計檔案內的分層結構資訊

Country Status (7)

Country Link
US (1) US11906905B2 (zh)
EP (1) EP4059045A4 (zh)
JP (1) JP7522191B2 (zh)
KR (1) KR20220100656A (zh)
CN (1) CN114616597A (zh)
TW (1) TW202134778A (zh)
WO (1) WO2021096530A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11934762B2 (en) 2021-08-06 2024-03-19 Applied Materials, Inc. Overlaying on locally dispositioned patterns by ML based dynamic digital corrections (ML-DDC)

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6964031B2 (en) 2001-09-29 2005-11-08 Kabushiki Kaisha Toshiba Mask pattern generating method and manufacturing method of semiconductor apparatus
US7013451B1 (en) * 2002-01-22 2006-03-14 Cadence Design Systems, Inc. Method and apparatus for performing routability checking
JP2007536581A (ja) * 2004-05-07 2007-12-13 メンター・グラフィクス・コーポレーション プロセス変動バンドを用いた集積回路レイアウト設計法
JP2006276491A (ja) * 2005-03-29 2006-10-12 Toshiba Corp マスクパターン補正方法、及びフォトマスク作製方法
JP4450769B2 (ja) * 2005-06-16 2010-04-14 富士フイルム株式会社 画像処理装置、画像描画装置及びシステム
US7941780B2 (en) * 2008-04-18 2011-05-10 International Business Machines Corporation Intersect area based ground rule for semiconductor design
US20100142838A1 (en) * 2008-12-05 2010-06-10 Micronic Laser Systems Ab Gradient assisted image resampling in micro-lithographic printing
US8028254B2 (en) * 2008-12-14 2011-09-27 International Business Machines Corporation Determining manufacturability of lithographic mask using continuous derivatives characterizing the manufacturability on a continuous scale
US9256708B2 (en) 2010-11-17 2016-02-09 Cadence Design Systems, Inc. Method and system for automatic generation of solutions for circuit design rule violations
JP5417358B2 (ja) * 2011-02-28 2014-02-12 株式会社日立ハイテクノロジーズ 画像処理装置、及び画像処理を行うためのコンピュータープログラム
EP2728499A1 (en) * 2012-10-31 2014-05-07 NP Komplete Technologies B.V. Design rule checking
US9336348B2 (en) * 2014-09-12 2016-05-10 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming layout design

Also Published As

Publication number Publication date
JP2023501428A (ja) 2023-01-18
US11906905B2 (en) 2024-02-20
JP7522191B2 (ja) 2024-07-24
KR20220100656A (ko) 2022-07-15
EP4059045A1 (en) 2022-09-21
US20220365443A1 (en) 2022-11-17
CN114616597A (zh) 2022-06-10
WO2021096530A1 (en) 2021-05-20
EP4059045A4 (en) 2023-07-26

Similar Documents

Publication Publication Date Title
JP4904034B2 (ja) レチクル・レイアウト・データを評価するための方法、システム及び搬送媒体
CN102597872B (zh) 选择与设计相关的图案子组的方法
US11036126B2 (en) Semiconductor fabrication design rule loophole checking for design for manufacturability optimization
TWI729475B (zh) 量測方法與裝置
KR20170047101A (ko) Opc 이용한 마스크 제조방법 및 반도체 소자 제조방법
US11640490B2 (en) Source mask optimization by process defects prediction
US20230071777A1 (en) Optical proximity correction method, mask manufacturing method and semiconductor chip manufacturing method using the same
US20070198964A1 (en) Multi-dimensional analysis for predicting RET model accuracy
US20080201684A1 (en) Simulation site placement for lithographic process models
TW202134778A (zh) 保持設計檔案內的分層結構資訊
US7930654B2 (en) System and method of correcting errors in SEM-measurements
De Bisschop How to make lithography patterns print: the role of OPC and pattern layout
TWI766370B (zh) 用於數位微影裝置的數位圖樣檔案最佳化
US8739098B1 (en) EUV mask defect reconstruction and compensation repair
Fay et al. Complete data preparation flow for Massively Parallel E-Beam lithography on 28nm node full-field design
KR20220079604A (ko) 마스크리스 리소그래피 시스템들을 위한 범용 계측 파일, 프로토콜 및 프로세스
Nomura et al. Study on modeling of resist surface charge effect on mask blanks with charge dissipation layer in electron beam mask writers
US11704468B2 (en) Puzzle-based pattern analysis and classification
CN117897661A (zh) 量测目标优化
TW202311847A (zh) 製備光罩資料和製造光罩的方法
Kagalwalla Computational Methods for Design-Assisted Mask Flows
van Adrichem et al. 65nm mask CD qualification on critical features through simulation based lithography verification