TW202132205A - 微機電系統及其製造方法 - Google Patents

微機電系統及其製造方法 Download PDF

Info

Publication number
TW202132205A
TW202132205A TW110101483A TW110101483A TW202132205A TW 202132205 A TW202132205 A TW 202132205A TW 110101483 A TW110101483 A TW 110101483A TW 110101483 A TW110101483 A TW 110101483A TW 202132205 A TW202132205 A TW 202132205A
Authority
TW
Taiwan
Prior art keywords
substrate
layer
bonding layer
holes
conductive layer
Prior art date
Application number
TW110101483A
Other languages
English (en)
Other versions
TWI783346B (zh
Inventor
呂文雄
鄭明達
莊詠涵
吳凱第
劉旭倫
李明機
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW202132205A publication Critical patent/TW202132205A/zh
Application granted granted Critical
Publication of TWI783346B publication Critical patent/TWI783346B/zh

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/02—Microstructural systems; Auxiliary parts of microstructural devices or systems containing distinct electrical or optical devices of particular relevance for their function, e.g. microelectro-mechanical systems [MEMS]
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00222—Integrating an electronic processing unit with a micromechanical structure
    • B81C1/00246—Monolithic integration, i.e. micromechanical structure and electronic processing unit are integrated on the same substrate
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00222—Integrating an electronic processing unit with a micromechanical structure
    • B81C1/00238—Joining a substrate with an electronic processing unit and a substrate with a micromechanical structure
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C3/00—Assembling of devices or systems from individually processed components
    • B81C3/001—Bonding of two components
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01P—MEASURING LINEAR OR ANGULAR SPEED, ACCELERATION, DECELERATION, OR SHOCK; INDICATING PRESENCE, ABSENCE, OR DIRECTION, OF MOVEMENT
    • G01P15/00—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration
    • G01P15/02—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses
    • G01P15/08—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses with conversion into electric or magnetic values
    • G01P15/0802—Details
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B26/00—Optical devices or arrangements for the control of light using movable or deformable optical elements
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04R—LOUDSPEAKERS, MICROPHONES, GRAMOPHONE PICK-UPS OR LIKE ACOUSTIC ELECTROMECHANICAL TRANSDUCERS; DEAF-AID SETS; PUBLIC ADDRESS SYSTEMS
    • H04R19/00—Electrostatic transducers
    • H04R19/005—Electrostatic transducers using semiconductor materials
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04R—LOUDSPEAKERS, MICROPHONES, GRAMOPHONE PICK-UPS OR LIKE ACOUSTIC ELECTROMECHANICAL TRANSDUCERS; DEAF-AID SETS; PUBLIC ADDRESS SYSTEMS
    • H04R19/00—Electrostatic transducers
    • H04R19/04—Microphones
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2201/00—Specific applications of microelectromechanical systems
    • B81B2201/02—Sensors
    • B81B2201/0228—Inertial sensors
    • B81B2201/0235—Accelerometers
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2201/00—Specific applications of microelectromechanical systems
    • B81B2201/02—Sensors
    • B81B2201/0228—Inertial sensors
    • B81B2201/0242—Gyroscopes
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2201/00—Specific applications of microelectromechanical systems
    • B81B2201/02—Sensors
    • B81B2201/0257—Microphones or microspeakers
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2201/00—Specific applications of microelectromechanical systems
    • B81B2201/02—Sensors
    • B81B2201/0264—Pressure sensors
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2201/00—Specific applications of microelectromechanical systems
    • B81B2201/02—Sensors
    • B81B2201/0271—Resonators; ultrasonic resonators
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2201/00—Specific applications of microelectromechanical systems
    • B81B2201/04—Optical MEMS
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2203/00—Forming microstructural systems
    • B81C2203/07—Integrating an electronic processing unit with a micromechanical structure
    • B81C2203/0707—Monolithic integration, i.e. the electronic processing unit is formed on or in the same substrate as the micromechanical structure
    • B81C2203/0742—Interleave, i.e. simultaneously forming the micromechanical structure and the CMOS circuit
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01P—MEASURING LINEAR OR ANGULAR SPEED, ACCELERATION, DECELERATION, OR SHOCK; INDICATING PRESENCE, ABSENCE, OR DIRECTION, OF MOVEMENT
    • G01P15/00—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration
    • G01P15/02—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses
    • G01P15/08—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses with conversion into electric or magnetic values
    • G01P2015/0862—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses with conversion into electric or magnetic values being provided with particular means being integrated into a MEMS accelerometer structure for providing particular additional functionalities to those of a spring mass system
    • G01P2015/0865—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses with conversion into electric or magnetic values being provided with particular means being integrated into a MEMS accelerometer structure for providing particular additional functionalities to those of a spring mass system using integrated signal processing circuitry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04R—LOUDSPEAKERS, MICROPHONES, GRAMOPHONE PICK-UPS OR LIKE ACOUSTIC ELECTROMECHANICAL TRANSDUCERS; DEAF-AID SETS; PUBLIC ADDRESS SYSTEMS
    • H04R2201/00—Details of transducers, loudspeakers or microphones covered by H04R1/00 but not provided for in any of its subgroups
    • H04R2201/003—Mems transducers or their use

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Acoustics & Sound (AREA)
  • Signal Processing (AREA)
  • Optics & Photonics (AREA)
  • Micromachines (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Piezo-Electric Transducers For Audible Bands (AREA)

Abstract

本發明實施例係關於一種微機電系統(MEMS)，其包含：一電路基板，其包括電子電路系統；一支撐基板，其具有一凹槽；一接合層，其放置於該電路基板與該支撐基板之間；數個通孔，其等穿過該電路基板而至開口；一第一導電層，其放置於該電路基板之一前側上；一第二導電層，其放置於該凹槽之一內壁上；及一第三導電層，其放置於該等通孔之各者之一內壁上。

Description

微機電系統及其製造方法
本發明實施例係有關微機電系統及其製造方法。
最近已開發微機電系統(MEMS)裝置。MEMS裝置包含使用半導體技術製造以形成機械及電特徵之裝置。MEMS裝置實施於壓力感測器、麥克風、致動器、反射鏡、加熱器及/或印表機噴嘴中。儘管用於形成MEMS裝置之既有裝置及方法一般已足以用於其預期目的，但其未在所有方面完全令人滿意。
本發明之一實施例係關於一種微機電系統(MEMS)，其包括：一電路基板，其包括電子電路；一支撐基板，其具有一凹槽；一接合層，其放置於該電路基板與該支撐基板之間；數個通孔，其等穿過該電路基板而至開口；一第一導電層，其放置於該電路基板之一前側上；一第二導電層，其放置於該凹槽之一內壁上；及一第三導電層，其放置於該等通孔之各者之一內壁上。
本發明之一實施例係關於一種製造一微機電系統(MEMS)之方法，其包括：在一第一基板之一前側上方形成電子電路系統；形成穿透至該第一基板中之一或多個孔；由一填充材料填充該等孔；薄化該第一基板之一後側以暴露該等填充孔之部分；由一接合層將一第二基板接合至該第一基板之該後側，該接合層插入於該第二基板與該第一基板之該後側之間；及在該第二基板中形成一凹槽以暴露該第一基板之一底部。
本發明之一實施例係關於一種製造一微機電系統(MEMS)之方法，其包括：在一第一基板之一前側上方形成電子電路系統；在該第一基板上方形成電極；在除形成該等電極之外的區域處形成穿透至該第一基板中之一或多個孔；由一填充材料填充該等孔；薄化該第一基板之一後側以暴露該等填充孔之部分；由氧化矽製成之一接合層將一第二基板接合至該第一基板之該後側，該接合層插入於該第二基板與該第一基板之該後側之間；分別在該等電極上方形成柱電極；及在該第二基板中形成一凹槽以暴露該第一基板之一底部。
應瞭解，以下揭示提供用於實施本發明之不同特徵之諸多不同實施例或實例。下文將描述組件及配置之特定實施例或實例以簡化本揭示。當然，此等僅為實例且不意在限制。例如，元件之尺寸不受限於所揭示之範圍或值，而是可取決於程序條件及/或裝置之所要性質。此外，在以下描述中，在一第二構件上方或一第二構件上形成一第一構件可包含其中形成直接接觸之該第一構件及該第二構件之實施例，且亦可包含其中可形成插入於該第一構件與該第二構件之額外構件使得該第一構件及該第二構件可不直接接觸之實施例。為簡單及清楚起見，可依不同比例任意繪製各種構件。
此外，為便於描述，諸如「下面」、「下方」、「下」、「上方」、「上」及其類似者之空間相對術語在本文中可用於描述一元件或構件與另一(些)元件或構件之關係，如圖中所繪示。除圖中所描繪之定向之外，空間相對術語亦意欲涵蓋裝置在使用或操作中之不同定向。可依其他方式(旋轉90度或以其他定向)定向設備且亦可因此解譯本文中所使用之空間相對描述詞。另外，術語「由…製成」可意謂「包括」或「由…組成」。在本揭示中，除非另有指示，否則A、B及C之至少一者意謂「A」、「B」、「C」、「A及B」、「A及C」、「B及C」或「A、B及C」且不意謂來自A之一者、來自B之一者及來自C之一者。
根據本揭示之MEMS裝置可為以下之任一者：一電子束偏轉器、一電磁束偏轉器、一加速度計、一陀螺儀、一壓力感測器、一麥克風、一RF諧振器、一RF開關或一超音波傳感器。
圖1A及圖1B展示根據本發明之實施例之MEMS裝置10A及10B之示意性橫截面圖。
在一些實施例中，MEMS裝置10A及10B包含其中形成一電子電路25 (例如包含半導體場效電晶體之電晶體，諸如互補式金屬氧化物半導體(CMOS)裝置)之一電路基板20及具有用於接收聲音、壓力及/或光之一開口(腔或凹槽) 35之一支撐基板30。在一些實施例中，一接合層40形成於電路基板20與支撐基板30之間。在一些實施例中，接合層40係氧化矽層。在一些實施例中，電路基板20包含由電子電路系統形成之電子電路系統25，諸如一信號處理電路及/或一放大器電路。在一些實施例中，凹槽35在平面圖中具有一矩形(例如正方形)形狀。在一些實施例中，電路基板20及支撐基板30之至少一者由一結晶矽製成。在一些實施例中，如圖1A中所展示，接合層保留於凹槽35之底部處，且在其他實施例中，如圖1B中所展示，接合層不存在於凹槽35之底部處。
此外，在一些實施例中，一第一導電層50形成於電路基板20之一前表面上，且一第二導電層55形成於支撐基板30之一後表面上，如圖1A及圖1B中所展示。在一些實施例中，如圖1A中所展示，接合層40與第二導電層55接觸且不與電路基板20接觸。在其他實施例中，第二導電層55與電路基板20接觸，如圖1B中所展示。在一些實施例中，第一導電層及第二導電層包含Au、Ti、Cu、Ag及Ni之一或多個層。
在一些實施例中，電路基板20之底部處之凹槽35之大小之距離L1在自約10 mm至約50 mm之一範圍內，且在其他實施例中在自約15 mm至約20 mm之一範圍內。在一些實施例中，支撐基板30之底部處之腔35之大小之距離L2大於L1且在自約11 mm至約52 mm之一範圍內且在其他實施例中在自約16 mm至約22 mm之一範圍內。在一些實施例中，自MEMS裝置之邊緣至電路基板20之底部處之凹槽35之邊緣之距離L3 (一框架部分之一寬度)在自約2 μm至約10 μm之一範圍內，且在其他實施例中在自約3 μm至約5 μm之一範圍內。在一些實施例中，接合層40之厚度T1在自約200 nm至約5 μm之一範圍內，且在其他實施例中在自約500 nm至約2 μm之一範圍內。在一些實施例中，MEMS裝置之總厚度T2在自約300 μm至約2 mm之一範圍內，且在其他實施例中在自約600 μm至約800 μm之一範圍內。
圖1C及圖1D展示根據本發明之實施例之MEMS裝置10C及10D之示意性橫截面圖。在一些實施例中，MEMS裝置10C及10D係一或多個電子或極紫外(EUV)光束由其藉由嵌入於MEMS裝置中之一電子電路之操作來偏轉之一光束偏轉器。
類似於MEMS裝置10A及10B，MEMS裝置10C及10D包含其中形成一電子電路25之一電路基板20及具有用於接收聲音、壓力及/或光之一開口(腔或凹槽) 35之一支撐基板30。在一些實施例中，一接合層40形成於電路基板20與支撐基板30之間。在一些實施例中，接合層40係氧化矽層。在一些實施例中，放置穿過電路基板20及接合層40之一或多個通孔60，使得光束穿過通孔60。在一些實施例中，通孔60在一平面圖中配置成一n×m矩陣，其中n及m係2或更大且等於或小於(例如) 128之整數。
在一些實施例中，一第一導電層50形成於電路基板20之一前表面上，且一第二導電層55形成於支撐基板30之一後表面上，如圖1C及圖1D中所展示。在一些實施例中，如圖1C中所展示，接合層40與第二導電層55接觸且不與電路基板20接觸。在其他實施例中，第二導電層55與電路基板20接觸，如圖1D中所展示。此外，一第三導電層57放置於通孔60之各者之一內壁上以連接第一導電層50及第二導電層55。
在一些實施例中，電路基板20包含由電子電路系統形成之電子電路系統25，諸如一信號處理電路及/或一放大器電路。在一些實施例中，電子電路系統耦合至第一導電層、第二導電層及/或第三導電層以控制通孔60之各者中之第三導電層之電位以藉此偏轉穿過通孔60之光束。
在一些實施例中，凹槽35在平面圖中具有一矩形(例如正方形)形狀。在一些實施例中，電路基板20及支撐基板30之至少一者由一結晶矽製成。在一些實施例中，如圖1C中所展示，接合層保留於凹槽35之底部處，且在其他實施例中，如圖1D中所展示，接合層不存在於凹槽35之底部處。
MEMS裝置10C及10D之L1、L2及L3之尺寸相同或類似於MEMS裝置10A及10B之L1、L2及L3之尺寸。
圖2A、圖2B、圖2C、圖2D、圖2E及圖2F展示根據本發明之一實施例之一MEMS裝置之一製造操作之各種階段之示意性橫截面圖。應瞭解，可在由圖2A至圖2F展示之程序之前、該等程序期間及該等程序之後提供額外操作，且可針對方法之額外實施例來替換或消除下文將描述之一些操作。操作/程序之順序可互換。相對於圖1A至圖1D所描述之材料、組態、尺寸及程序可應用於以下實施例且可省略其詳細描述。
如圖2A中所展示，在電路基板20之一前表面區域中形成一CMOS (互補式金屬氧化物半導體)電路25。在電路基板之前表面上方形成一或多個鈍化膜28。在一些實施例中，一或多個鈍化膜28包含氧化矽、氮化矽或一有機膜。接著，如圖2B中所展示，由一研磨或拋光程序薄化電路基板20之後側。在一些實施例中，經薄化電路基板20之剩餘厚度在自約100 μm至約500 μm之一範圍內。
接著，如圖2C及圖2D中所展示，經由一接合層40來將經薄化電路基板20接合至一支撐基板30。在一些實施例中，如圖2C中所展示，接合層40係由(例如)一熱氧化程序或一化學汽相沈積(CVD)程序形成於支撐基板30之表面上之氧化矽。在其他實施例中，由(例如)一CVD程序在電路基板20之後側上形成接合層40。
接著，藉由使用一或多個微影及蝕刻操作來使支撐基板30之後側凹進。在一些實施例中，蝕刻操作包含電漿乾式蝕刻或濕式蝕刻。在一些實施例中，濕式蝕刻利用氫氧化四甲基銨(TMAH)或KOH溶液。
在一些實施例中，接合層40充當用於形成凹槽35之一蝕刻停止層，如圖2E中所展示。在一些實施例中，在支撐基板30之後側及接合層40上形成一或多個導電層。
在其他實施例中，在凹槽蝕刻停止於接合層40處之後，由一或多個乾式蝕刻或濕式蝕刻操作進一步蝕刻接合層40。在一些實施例中，在支撐基板30之後側上形成一或多個導電層。在其他實施例中，如圖2F中所展示，在移除接合層40之後，蝕刻電路基板20之後側之一部分且接著形成一或多個導電層。
圖3A至圖7B展示根據本發明之一實施例之一MEMS裝置之一製造操作之各種階段之示意性橫截面圖。應瞭解，可在由圖3A至圖7B展示之程序之前、該等程序期間及該等程序之後提供額外操作，且針對方法之額外實施例來替換或消除下文將描述之一些操作。操作/程序之順序可互換。相對於圖1A至圖1D及圖2A至圖2F所描述之材料、組態、尺寸及程序可應用於以下實施例且可省略其詳細描述。
如圖3A中所展示，在一電路基板20上方形成電子電路之後，形成一或多個平面電極100且形成一或多個鈍化層110。電極100電連接至形成於電路基板20中之電子電路。在一些實施例中，電路基板20包含一結晶矽基板。在一些實施例中，在一或多個鈍化層中之電極100上方形成一或多個開口。在一些實施例中，電極100由Cu、Al、Au、Ni、Ag或其他適合導電材料之一或多個層製成。鈍化層110包含氮化矽、SiON、氧化矽、氮化鋁或一有機材料。
接著，在除電極100之外的區域中形成用於穿矽通路(TSV)之一或多個孔120。由一或多個微影及蝕刻操作形成TSV孔120。在一些實施例中，TSV孔120在一平面圖中配置成一n×m矩陣(參閱圖7A)，其中n及m係2或更大且等於或小於(例如) 128之整數。在一些實施例中，自鈍化層110之頂部之TSV之深度在自約20 μm至約100 μm之一範圍內。在一些實施例中，深度經判定使得在隨後執行電路基板之後側之一薄化程序之後，暴露TSV孔120之底部。在一些實施例中，TSV孔120在平面圖中之形狀呈圓形或矩形(例如正方形)。在一些實施例中，TSV孔120呈錐形以具有大於底部之一開口。在一些實施例中，TSV孔120在開口處之一直徑(或邊之一長度)在自約100 nm至約12,000 nm之一範圍內。
接著，在電極100、鈍化層110上方及TSV孔120內側形成一第一導電層130。接著，形成一填充層140以填充TSV孔120，如圖3B中所展示。第一導電層130具有相同或類似於圖1A至圖1D中所展示之第一導電層50之功能。在一些實施例中，第一導電層130包含Au、Ti、Cu、Ag及Ni之一或多個層。在特定實施例中，形成於一Ti層上方之一金層用作第一導電層130。在一些實施例中，Ti層之厚度在自約50 nm至約500 nm之一範圍內，且在其他實施例中在自約80 nm至約300 nm之一範圍內。在一些實施例中，金(Au)層之厚度在自約10 nm至約10,000 nm之一範圍內，且在其他實施例中在自約150 nm至約250 nm之一範圍內。在一些實施例中，填充層140包含氧化矽或任何其他適合絕緣材料。在一些實施例中，在第一導電層130上方形成一填充材料之一毯覆層，且接著執行諸如一化學機械拋光程序或一回蝕程序之一平坦化操作以使填充材料僅留在TSV孔120內側，如圖3B中所展示。在其他實施例中，填充材料亦保留於電極100之一凹陷部分上。
接著，如圖3C中所展示，圖案化導電層130以在TSV孔120附近之鈍化層110上方形成一或多個開口以部分暴露鈍化層。接著，形成及圖案化一絕緣層以形成用於覆蓋開口之島狀絕緣圖案150。在一些實施例中，絕緣圖案150包含氮化矽。
此外，如圖3D中所展示，在其上形成導電層130及圖案150之電路基板20之前表面上方形成一第一載體接合層160，且接著附接一第一載體基板165。在一些實施例中，第一載體基板165係一玻璃基板、一陶瓷基板、一半導體基板或一樹脂基板。在一些實施例中，第一載體接合層160包含一有機材料、氧化矽或任何其他適合材料。
接著，由一研磨或拋光(例如CMP)操作薄化電路基板20之後側。在一些實施例中，在薄化之後，電路基板20具有自約20 μm至約300 μm之一範圍內之一剩餘厚度，且在其他實施例中，剩餘厚度在自約40 μm至約180 μm之一範圍內。如圖3D中所展示，暴露填充於TSV孔120中之填充材料層140之底部。在其他實施例中，在薄化操作之後，將第一載體基板165附接至電路基板20之前表面。
此外，如圖3E中所展示，在電路基板20之經薄化後表面上形成一接合層170。接合層170具有相同或類似於圖1A至圖2F中所展示之接合層40之功能。在一些實施例中，接合層170包含由(例如)一CVD程序形成之氧化矽。
接著，如圖4A中所展示，製備一支撐基板30且透過接合層170來將支撐基板30接合至電路基板20 (氧化物熔合接合)。在一些實施例中，支撐基板30由一結晶矽製成。在氧化物熔合接合之後，移除第一載體基板165及第一載體接合層160，如圖4B中所展示。如圖4A所展示，接合層170連接至TSV孔120中之填充材料層140。在一些實施例中，接合層170及填充材料層140由相同材料製成。
在其他實施例中，在支撐基板30或支撐基板30及電路基板20兩者上形成接合層170。在一些實施例中，無接合層之支撐基板30之厚度在自約200 μm至約1.8 mm之一範圍內，且在其他實施例中在自約500 μm至約750 μm之一範圍內。
接著，如圖4C中所展示，在電路基板20之前表面上方形成一第一硬遮罩層180且接著形成一第二硬遮罩層190。在一些實施例中，第一硬遮罩層180包含氧化矽且第二硬遮罩層190包含多晶矽或非晶矽。在一些實施例中，由一CVD程序形成氧化矽硬遮罩層180，且接著執行諸如一CMP操作之一平坦化操作。類似地，在一些實施例中，由化學汽相沈積(CVD)形成多晶矽硬遮罩層190，且接著視情況執行一CMP操作。在一些實施例中，多晶矽硬遮罩層190之厚度在自約30 μm至約70 μm之一範圍內。
接著，藉由使用一或多微影及蝕刻操作來圖案化第二硬遮罩層190及第一硬遮罩層180以形成電極100上方之一或多個開口200，如圖4D中所展示。在一些實施例中，開口200之大小大於形成於電極100上方之鈍化層110中之開口之大小。此外，在一些實施例中，絕緣圖案150部分暴露於開口200中，如圖4D中所展示。
接著，如圖5A中所展示，在開口200中形成一或多個導電層210 (柱電極)。在一些實施例中，導電層包含由一鍍覆操作(電鍍或無電鍍覆)形成之金或金合金(例如AuCu及AuNi)。在一些實施例中，鍍覆導電層210之厚度在自約20 μm至約50 μm之一範圍內。在一些實施例中，鍍覆導電層210之厚度(高度)小於第二硬遮罩層190之頂部，如圖5A中所展示。
此外，如圖5B中所展示，由一遮罩圖案220覆蓋一或多個電極100上方之鍍覆層210之部分。在一些實施例中，遮罩圖案220包含一光阻圖案。接著，在導電鍍覆層210上方形成一額外導電層215 (柱電極)。在一些實施例中，由一鍍覆操作(電鍍或無電鍍覆)形成額外導電層215。在一些實施例中，額外導電層215由相同於鍍覆導電層210之材料製成且包含金或金合金(例如AuCu、AuNi)。在其他實施例中，額外導電層215由不同於鍍覆導電層210之一材料製成。接著，移除光阻圖案220，如圖5C中所展示。
在一些實施例中，額外導電層215之厚度在自約10 μm至約35 μm之一範圍內。在一些實施例中，鍍覆導電層210及額外導電層215之總厚度(高度)小於第二硬遮罩層190之頂部，如圖5C中所展示。在一些實施例中，鍍覆導電層210/215之兩個不同厚度(高度)控制不同電路系統。例如，較高者用於庇護電子，且較低者用於控制電場。
接著，如圖6A中所展示，在電路基板20之前側上方形成一第二載體接合層305，且接著經由第二載體接合層305來將一第二載體基板300附接至電路基板20之前側。在一些實施例中，第二載體基板300係一玻璃基板、一陶瓷基板、一半導體基板或一樹脂基板。在一些實施例中，第二載體接合層305包含一有機材料、氧化矽或任何其他適合材料。
接著，垂直翻轉整個基板，且接著圖案化支撐基板30之後側以形成一凹槽35。在一些實施例中，由一或多個微影及蝕刻操作使用一遮罩圖案310來形成凹槽35。在一些實施例中，遮罩圖案310由一光阻劑製成。
在一些實施例中，蝕刻操作包含電漿乾式蝕刻或濕式蝕刻。在一些實施例中，接合層170充當用於形成凹槽35之一蝕刻停止層。當使用一電漿乾式蝕刻程序來形成凹槽35時，電漿蝕刻實質上停止於接合層170處，且因此可防止形成於電路基板20中之電子電路上之電漿損壞。
在一些實施例中，在凹槽蝕刻停止於接合層170處之後，由一或多個乾式蝕刻或濕式蝕刻操作進一步蝕刻接合層170。在一些實施例中，接合層之蝕刻具有相對於電路基板20 (例如Si)之一高選擇性。例如，接合層之蝕刻速率係電路基板20之蝕刻速率之10倍或更大。在一些實施例中，當接合層170由氧化矽製成時，執行使用HF或緩衝HF之一濕式蝕刻程序以抑制形成於電路基板20中之電子電路受損。當填充材料層140由相同於接合層170之材料(例如氧化矽)製成時，在移除接合層170時亦移除TSV孔120中之填充材料層140。當填充材料層140由不同於接合層170之一材料(例如氮化矽)製成時，執行諸如一濕式蝕刻操作之一額外蝕刻操作以移除填充材料層140。
在自TSV孔120移除填充材料層140之後，在凹槽35內側形成一第二導電層320，如圖6B中所展示。
在一些實施例中，如圖6B中所展示，形成與形成於TSV孔120之各者之內壁上之第一導電層130接觸之第二導電層320。在一些實施例中，亦在其中已形成第一導電層130之TSV孔120之內壁上形成第二導電層320。在一些實施例中，第二導電層320由相同於或不同於第一導電層130之材料製成且包含Au、Ti、Cu、Ag及Ni之一或多個層。在特定實施例中，形成於一Ti層上方之一金層用作第二導電層320。在一些實施例中，Ti層之厚度在自約50 nm至約200 nm之一範圍內，且在其他實施例中在自約80 nm至約120 nm之一範圍內。在一些實施例中，金(Au)層之厚度在自約10 nm至約400 nm之一範圍內，且在其他實施例中在自約150 nm至約250 nm之一範圍內。
在一些實施例中，在一Si晶圓上形成複數個MEMS裝置，且藉由在切割道390處鋸切(一切割操作)來將晶圓切割成個別MEMS裝置(晶片)。在一些實施例中，切割操作不完全切割支撐第二載體接合層305，如圖6B中所展示。藉由移除第二載體接合層305且因此移除第二載體基板300來釋放個別MEMS裝置。
在一些實施例中，在形成第二導電層320之後執行切割操作。在此一情況中，不在MEMS裝置之側面(切割面)上形成導電層。在其他實施例中，在形成第二導電層320之前執行切割操作。在此一情況中，亦在MEMS裝置之側面處形成第二導電層320。
在一些實施例中，在移除第二載體基板300及第二載體接合層305之後，將個別MEMS裝置附接於一框架400上，如圖6C中所展示。如圖6C中所展示，藉由移除第二載體基板300及第二載體接合層305來暴露TSV孔120，使得一電子束或一光線可穿過。
圖7A展示MEMS裝置之一平面圖，且圖7B展示周邊區域PR處之一接合墊結構之一橫截面圖。如圖7A之平面圖中所展示，MEMS裝置具有一中心區域CR及包圍中心區域之一周邊區域PR。TSV孔120及導電層210/215放置於中心區域CR中。在周邊區域PR中，形成一或多個凸塊下墊電極250以將形成於電路基板20中之電子電路連接至MEMS裝置外部之一或多個電路。在一些實施例中，周邊區域PR在平面圖中不與凹槽35重疊。在其他實施例中，周邊區域PR在平面圖中與凹槽35部分重疊。
凸塊下墊電極250形成於電路基板20之前側上。在一些實施例中，凸塊下墊電極250在周邊區域PR中配置成一矩陣。在一些實施例中，一球凸塊260放置於凸塊下墊電極250之各者上。在一些實施例中，在凹槽蝕刻(如圖6A中所展示)之前形成凸塊下墊電極250。在一些實施例中，在經由氧化物熔合接合來將支撐基板30附接至電路基板20 (如圖4A及圖4B中所展示)之後形成凸塊下墊電極250。
在一些實施例中，凸塊下墊電極250形成於一金屬墊225上，金屬墊225嵌入於一層間介電層230中且由電子電路之最上金屬層(例如第8金屬層級至第12金屬層級)形成。在一些實施例中，金屬墊225包含導電材料之一或多個層。在一些實施例中，金屬墊225包含Cu或Cu合金。
此外，如圖7B中所展示，凸塊下墊電極250包含導電材料之多個層。在一些實施例中，凸塊下墊電極250包含一第一金屬層252、一第二金屬層254、一第三金屬層256及一第四金屬層258。在一些實施例中，第一金屬層係一TiW層，第二金屬層係一Cu層，第三金屬層係一Ni層，且第四金屬層係一Sn層。
在一些實施例中，TiW層252之厚度在自約50 nm至約1000 nm之一範圍內，且在其他實施例中在自約100 nm至約500 nm之一範圍內。在一些實施例中，Cu層254之厚度在自約10 nm至約2000 nm之一範圍內，且在其他實施例中在自約500 nm至約1000 nm之一範圍內。在一些實施例中，Ni層256之厚度在自約1000 nm至約5000 nm之一範圍內，且在其他實施例中在自約2500 nm至約3500 nm之一範圍內。在一些實施例中，Sn層258之厚度在自約500 nm至約4000 nm之一範圍內，且在其他實施例中在自約1500 nm至約2500 nm之一範圍內。金屬層由CVD、物理汽相沈積(PVD)(其包含濺鍍、鍍覆或任何其他適合膜形成方法)及微影及蝕刻操作之一或多者形成。
在一些實施例中，電子電路之表面由一或多個鈍化層覆蓋。在一些實施例中，鈍化層包含一第一鈍化層242、一第二鈍化層244及一第三鈍化層246。凸塊下墊電極250形成於鈍化層中所形成之一開口中，如圖7B中所展示。在一些實施例中，第一鈍化層242係SiC層，第二鈍化層244係氧化矽層，且第三鈍化層246係氮化矽層。
圖8展示根據本發明之一實施例之MEMS裝置之一使用。在一些實施例中，MEMS裝置10用於一電子或一電磁波微影。在一些實施例中，使電子束(或EUV線) 500自電路基板20之前側輸入至MEMS裝置10。形成於電路基板20中之電子電路獨立控制施加於形成於TSV孔120之各者之內壁上之導電層(例如第一導電層130)之電壓。藉由調整施加於TSV孔120中之導電層之電壓，電子束500之一部分穿過TSV孔之一或多者且電子束500之一部分不穿過TSV孔。將穿過TSV孔之電子束之部分導引至其上形成一光阻層之一晶圓或一基板。在一些實施例中，晶圓係一半導體晶圓。在一些實施例中，基板用於一光遮罩，諸如一透明基板或一反射基板。藉由控制電子電路來控制使電子束穿過之TSV孔120之位置，且因此可在光阻圖案上繪製一所要形狀。
在其他實施例中，使用一絕緣體上矽(SOI)晶圓。在此一情況中，省略一熔合接合程序，且一SOI晶圓之氧化物層充當凹槽蝕刻中之一蝕刻停止層。圖9A、圖9B、圖9C及圖9D展示根據本發明之一實施例之一MEMS裝置之一製造操作之各種階段之示意性橫截面圖。應瞭解，可在由圖9A至圖9D展示之程序之前、該等程序期間及該等程序之後提供額外操作，且可針對方法之額外實施例來替換或消除下文將描述之一些操作。操作/程序之順序可互換。相對於圖1A至圖7B所描述之材料、組態、尺寸及程序可應用於以下實施例且可省略其詳細描述。
SOI基板包含一裝置層(半導體層) 20'、氧化物層40'及一塊體層(半導體基板) 30'，如圖9A中所展示。
如圖9A中所展示，在裝置層20'之一前表面區域中形成一CMOS電路25。在裝置層20'之前表面上方形成一或多個鈍化膜28。在一些實施例中，一或多個鈍化膜28包含氧化矽、氮化矽或一有機膜。在一些實施例中，形成穿過裝置層20'之由一填充材料140填充之TSV孔120。此外，在裝置層之前側上及TSV孔中形成一或多個第一導電層50，如圖9A中所展示。
接著，如圖9B中所展示，藉由使用一或多個微影及蝕刻操作來使塊體層30'之後側凹進。在一些實施例中，蝕刻操作包含電漿乾式蝕刻或濕式實例。在一些實施例中，濕式蝕刻利用氫氧化四甲基銨(TMAH)或KOH溶液。
在一些實施例中，氧化物層40'充當用於形成凹槽35之一蝕刻停止層，如圖9B中所展示。
在凹槽蝕刻停止於氧化物層40'處之後，由一或多個乾式蝕刻或濕式蝕刻操作進一步蝕刻氧化物層40'。在蝕刻氧化物層40'期間，亦自TSV孔120移除填充材料層140，如圖9C中所展示。
在一些實施例中，在塊體層30'之後側上形成一或多個第二導電層55，如圖9D中所展示。
在本發明之實施例中，藉由經由氧化物熔合接合之氧化矽接合層或使用一SOI基板接合一電路基板及一支撐基板來形成一MEMS裝置。當蝕刻支撐基板以形成一凹槽時，氧化物接合層(氧化物層)亦充當用於一電漿乾式蝕刻之一蝕刻停止層，且因此保護形成於電路基板中之電子電路系統免受由電漿蝕刻引起之損壞。因為氧化矽接合層可由濕式蝕刻操作移除，所以氧化矽接合層之移除程序不引起形成於電路基板中之電子電路系統受損。
本文中所描述之各種實施例或實例提供相較於既有技術之若干優點，如上文所闡述。應瞭解，本文中未必討論所有優點，非所有實施例或實例需要特定優點，且其他實施例或實例可提供不同優點。
根據本發明之一態樣，一種微機電系統(MEMS)包含：一電路基板，其包括電子電路系統；一支撐基板，其具有一凹槽；一接合層，其放置於該電路基板與該支撐基板之間；數個通孔，其等穿過該電路基板而至開口；一第一導電層，其放置於該電路基板之一前側上；一第二導電層，其放置於該凹槽之一內壁上；及一第三導電層，其放置於該等通孔之各者之一內壁上。在上述及以下實施例之一或多者中，該接合層包含氧化矽。在上述及以下實施例之一或多者中，在該凹槽中，不放置接合層且該電路基板之一底部與該第二導電層接觸。在上述及以下實施例之一或多者中，該電路基板包含具有不同組態之電極。在上述及以下實施例之一或多者中，該等電極包含其等之各者上放置一第一柱電極之第一電極及其等之各者上放置一第二柱電極之第二電極，且該第一柱電極之一高度不同於該第二柱電極之一高度。在上述及以下實施例之一或多者中，該第一柱電極與該第二柱電極之間的一高度差在自10 μm至30 μm之一範圍內。在上述及以下實施例之一或多者中，在平面圖中，該電路基板包括其中提供該等通孔之一中心區域及包圍該中心區域之一周邊區域，且具有不同於該電極之組態之複數個凸塊電極放置於該周邊區域中。在上述及以下實施例之一或多者中，該周邊區域在平面圖中不與該凹槽重疊。
根據本發明之另一態樣，在一種製造一微機電系統(MEMS)之方法中，在一第一基板之一前側上方形成電子電路系統，形成穿透至該第一基板中之一或多個孔，由一填充材料填充該等孔，薄化該第一基板之一後側以暴露該等填充孔之部分，由一接合層將一第二基板接合至該第一基板之該後側，該接合層插入於該第二基板與該第一基板之該後側之間，且在該第二基板中形成一凹槽以暴露該第一基板之一底部。在上述及以下實施例之一或多者中，該接合層係氧化矽。在上述及以下實施例之一或多者中，在該第一基板之該後側上形成該接合層。在上述及以下實施例之一或多者中，在該第二基板上形成該接合層。在上述及以下實施例之一或多者中，當形成該凹槽時，藉由電漿乾式蝕刻來蝕刻該第二基板之一部分以暴露該接合層但不蝕刻該第一基板，且藉由一蝕刻來蝕刻該接合層，該蝕刻自該第一基板選擇性移除該接合層。在上述及以下實施例之一或多者中，在蝕刻該接合層時，亦自該等孔移除該填充材料以藉此形成通孔。在上述及以下實施例之一或多者中，在該第一基板之該前側上方及該等孔之各者之內壁上形成一第一導電層，且在該凹槽之一內壁上方形成一第二導電層。在上述及以下實施例之一或多者中，該第一導電層及該第二導電層之至少一者係一Ti層上一Au層之一堆疊層。在上述及以下實施例之一或多者中，該等孔在平面圖中配置成一矩陣。
根據本發明之另一態樣，在一種製造一微機電系統(MEMS)之方法中，在一第一基板之一前側上方形成電子電路系統，在該第一基板上方形成電極，在除形成該等電極之外的區域處形成穿透至該第一基板中之一或多個孔，由一填充材料填充該等孔，薄化該第一基板之一後側以暴露該等填充孔之部分，由氧化矽製成之一接合層將一第二基板接合至該第一基板之該後側，該接合層插入於該第二基板與該第一基板之該後側之間，分別在該等電極上方形成柱電極，且在該第二基板中形成一凹槽以暴露該第一基板之一底部。在上述及以下實施例之一或多者中，當形成該凹槽時，藉由電漿乾式蝕刻來蝕刻該第二基板之一部分以暴露該接合層但不蝕刻該第一基板，且藉由濕式蝕刻來蝕刻該接合層。在上述及以下實施例之一或多者中，由一或多個鍍覆操作形成該等柱。
上文已概述若干實施例或實例之特徵，使得熟習技術者可較佳理解本發明之態樣。熟習技術者應瞭解，其可易於將本揭示用作設計或修改其他程序及結構之一基礎以實施相同於本文中所引入之實施例或實例之目的及/或達成相同於本文中所引入之實施例或實例之優點。熟習技術者亦應認知，此等等效建構不應背離本發明之精神及範疇，且其可在不背離本發明之精神及範疇的情況下對本文作出各種改變、替代及更改。
10:微機電系統(MEMS)裝置 10A:MEMS裝置 10B:MEMS裝置 10C:MEMS裝置 10D:MEMS裝置 20:電路基板 20':裝置層 25:電子電路/電子電路系統/互補式金屬氧化物半導體(CMOS)電路 28:鈍化膜 30:支撐基板 30':塊體層 35:開口/腔/凹槽 40:接合層 40':氧化物層 50:第一導電層 55:第二導電層 57:第三導電層 60:通孔 100:電極 110:鈍化層 120:穿矽通路(TSV)孔 130:第一導電層 140:填充材料層 150:絕緣圖案 160:第一載體接合層 165:第一載體基板 170:接合層 180:第一硬遮罩層 190:第二硬遮罩層 200:開口 210:導電層 215:額外導電層 220:遮罩圖案/光阻圖案 225:金屬墊 230:層間介電層 242:第一鈍化層 244:第二鈍化層 246:第三鈍化層 250:凸塊下墊電極 252:第一金屬層/TiW層 254:第二金屬層/Cu層 256:第三金屬層/Ni層 258:第四金屬層/Sn層 260:球凸塊 300:第二載體基板 305:第二載體接合層 310:遮罩圖案 320:第二導電層 390:切割道 400:框架 500:電子束 CR:中心區域 L1:距離 L2:距離 L3:距離 PR:周邊區域 T1:厚度 T2:總厚度
自結合附圖解讀之以下詳細描述最佳理解本揭示。應強調，根據行業標準做法，各種構件未按比例繪製且僅用於說明。事實上，為使討論清楚，可任意增大或減小各種構件之尺寸。
圖1A、圖1B、圖1C及圖1D展示根據本發明之實施例之MEMS裝置之示意性橫截面圖。
圖2A、圖2B、圖2C、圖2D、圖2E及圖2F展示根據本發明之一實施例之一MEMS裝置之一製造操作之各種階段之示意性橫截面圖。
圖3A、圖3B、圖3C、圖3D及圖3E展示根據本發明之一實施例之一MEMS裝置之一製造操作之各種階段之示意性橫截面圖。
圖4A、圖4B、圖4C及圖4D展示根據本發明之一實施例之一MEMS裝置之一製造操作之各種階段之示意性橫截面圖。
圖5A、圖5B及圖5C展示根據本發明之一實施例之一MEMS裝置之一製造操作之各種階段之示意性橫截面圖。
圖6A、圖6B及圖6C展示根據本發明之一實施例之一MEMS裝置之一製造操作之各種階段之示意性橫截面圖。
圖7A展示MEMS裝置之一平面圖且圖7B展示根據本發明之一實施例之一墊結構裝置之一橫截面圖。
圖8展示根據本發明之一實施例之MEMS裝置之一使用。
圖9A、圖9B、圖9C及圖9D展示根據本發明之一實施例之一MEMS裝置之一製造操作之各種階段之示意性橫截面圖。
10C:微機電系統(MEMS)裝置
20:電路基板
25:電子電路/電子電路系統/互補式金屬氧化物半導體(CMOS)電路
30:支撐基板
35:開口/腔/凹槽
40:接合層
50:第一導電層
55:第二導電層
57:第三導電層
60:通孔
L1:距離
L2:距離
L3:距離
T1:厚度
T2:總厚度

Claims (20)

  1. 一種微機電系統(MEMS)，其包括： 一電路基板，其包括電子電路系統； 一支撐基板，其具有一凹槽； 一接合層，其放置於該電路基板與該支撐基板之間； 數個通孔，其等穿過該電路基板而至開口； 一第一導電層，其放置於該電路基板之一前側上； 一第二導電層，其放置於該凹槽之一內壁上；及 一第三導電層，其放置於該等通孔之各者之一內壁上。
  2. 如請求項1之MEMS，其中該接合層包含氧化矽。
  3. 如請求項2之MEMS，其中在該凹槽中，不放置接合層且該電路基板之一底部與該第二導電層接觸。
  4. 如請求項2之MEMS，其中該電路基板包含具有不同組態之電極。
  5. 如請求項4之MEMS，其中： 該等電極包含其等之各者上放置一第一柱電極之第一電極及其等之各者上放置一第二柱電極之第二電極，且 該第一柱電極之一高度不同於該第二柱電極之一高度。
  6. 如請求項5之MEMS，其中該第一柱電極與該第二柱電極之間的一高度差在自10 μm至30 μm之一範圍內。
  7. 如請求項4之MEMS，其中： 在平面圖中，該電路基板包括其中提供該等通孔之一中心區域及包圍該中心區域之一周邊區域，且 具有不同於該電極之一組態之複數個凸塊電極放置於該周邊區域中。
  8. 如請求項7之MEMS，其中該周邊區域在平面圖中不與該凹槽重疊。
  9. 一種製造一微機電系統(MEMS)之方法，其包括： 在一第一基板之一前側上方形成電子電路系統； 形成穿透至該第一基板中之一或多個孔； 由一填充材料填充該等孔； 薄化該第一基板之一後側以暴露該等填充孔之部分； 由一接合層將一第二基板接合至該第一基板之該後側，該接合層插入於該第二基板與該第一基板之該後側之間；及 在該第二基板中形成一凹槽以暴露該第一基板之一底部。
  10. 如請求項9之方法，其中該接合層係氧化矽。
  11. 如請求項10之方法，其中在該第一基板之該後側上形成該接合層。
  12. 如請求項10之方法，其中在該第二基板上形成該接合層。
  13. 如請求項10之方法，其中由以下操作形成該凹槽： 藉由電漿乾式蝕刻來蝕刻該第二基板之一部分以暴露該接合層且不蝕刻該第一基板；及 藉由一蝕刻來蝕刻該接合層，該蝕刻自該第一基板選擇性移除該接合層。
  14. 如請求項13之方法，其中在蝕刻該接合層時，亦自該等孔移除該填充材料以藉此形成通孔。
  15. 如請求項10之方法，其進一步包括： 在該第一基板之該前側上方及該等孔之各者之內壁上形成一第一導電層；及 在該凹槽之一內壁上方形成一第二導電層。
  16. 如請求項15之方法，其中該第一導電層及該第二導電層之至少一者係一Ti層上一Au層之一堆疊層。
  17. 如請求項10之方法，其中該等孔在平面圖中配置成一矩陣。
  18. 一種製造一微機電系統(MEMS)之方法，其包括： 在一第一基板之一前側上方形成電子電路系統； 在該第一基板上方形成電極； 在除形成該等電極之外的區域處形成穿透至該第一基板中之一或多個孔； 由一填充材料填充該等孔； 薄化該第一基板之一後側以暴露該等填充孔之部分； 由氧化矽製成之一接合層將一第二基板接合至該第一基板之該後側，該接合層插入於該第二基板與該第一基板之該後側之間； 分別在該等電極上方形成柱電極；及 在該第二基板中形成一凹槽以暴露該第一基板之一底部。
  19. 如請求項18之方法，其中由以下操作形成該凹槽： 藉由電漿乾式蝕刻來蝕刻該第二基板之一部分以暴露該接合層且不蝕刻該第一基板；及 藉由濕式蝕刻來蝕刻該接合層。
  20. 如請求項18之方法，其中由一或多個鍍覆操作形成該等柱。
TW110101483A 2020-02-27 2021-01-14 微機電系統及其製造方法 TWI783346B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US202062982712P 2020-02-27 2020-02-27
US62/982,712 2020-02-27
US202017023911A 2020-09-17 2020-09-17
US17/023,911 2020-09-17

Publications (2)

Publication Number Publication Date
TW202132205A true TW202132205A (zh) 2021-09-01
TWI783346B TWI783346B (zh) 2022-11-11

Family

ID=77270938

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110101483A TWI783346B (zh) 2020-02-27 2021-01-14 微機電系統及其製造方法

Country Status (4)

Country Link
KR (1) KR102472846B1 (zh)
CN (1) CN113307222B (zh)
DE (1) DE102020125201B4 (zh)
TW (1) TWI783346B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11851321B2 (en) * 2021-03-01 2023-12-26 Taiwan Semiconductor Manufacturing Company, Ltd. Micro-electro mechanical system and manufacturing method thereof

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SE511377C2 (sv) * 1996-12-19 1999-09-20 Ericsson Telefon Ab L M Viaanordning
JP3834271B2 (ja) * 2002-07-16 2006-10-18 キヤノン株式会社 マルチ荷電ビームレンズ及びこれを用いた荷電粒子線露光装置ならびにデバイス製造方法
JP2006332256A (ja) 2005-05-25 2006-12-07 Canon Inc 配線基板の製造方法
DE102009028177A1 (de) * 2009-07-31 2011-02-10 Robert Bosch Gmbh Bauelement mit einer mikromechanischen Mikrofonstruktur und Verfahren zur Herstellung eines solchen Bauelements
US8587077B2 (en) 2012-01-02 2013-11-19 Windtop Technology Corp. Integrated compact MEMS device with deep trench contacts
JP2013232483A (ja) * 2012-04-27 2013-11-14 Koito Mfg Co Ltd 回路基板及び回路基板の製造方法
US9516428B2 (en) * 2013-03-14 2016-12-06 Infineon Technologies Ag MEMS acoustic transducer, MEMS microphone, MEMS microspeaker, array of speakers and method for manufacturing an acoustic transducer
US9469527B2 (en) * 2013-03-14 2016-10-18 Taiwan Semiconductor Manufacturing Company, Ltd. MEMS pressure sensor and microphone devices having through-vias and methods of forming same
US9666787B2 (en) * 2013-05-01 2017-05-30 Sony Corporation Sensor device and electronic apparatus
US9881905B2 (en) 2014-04-21 2018-01-30 Research Triangle Institute Electronic packages with three-dimensional conductive planes, and methods for fabrication
US9682854B2 (en) * 2015-04-10 2017-06-20 Memsic, Inc Wafer level chip scale packaged micro-electro-mechanical-system (MEMS) device and methods of producing thereof
US10797038B2 (en) * 2016-02-25 2020-10-06 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor package and rework process for the same
TWI629759B (zh) * 2016-03-01 2018-07-11 精材科技股份有限公司 晶片封裝體及其製造方法
US9796582B1 (en) * 2016-11-29 2017-10-24 Taiwan Semiconductor Manufacturing Co., Ltd. Method for integrating complementary metal-oxide-semiconductor (CMOS) devices with microelectromechanical systems (MEMS) devices using a flat surface above a sacrificial layer
JP6951083B2 (ja) 2017-02-22 2021-10-20 株式会社ニューフレアテクノロジー マルチ荷電粒子ビーム描画方法およびマルチ荷電粒子ビーム描画装置
US11623246B2 (en) * 2018-02-26 2023-04-11 Invensense, Inc. Piezoelectric micromachined ultrasound transducer device with piezoelectric barrier layer
WO2020207802A1 (en) 2019-04-06 2020-10-15 Asml Netherlands B.V. Mems image forming element with built-in voltage generator
US11289404B2 (en) 2020-01-17 2022-03-29 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method

Also Published As

Publication number Publication date
CN113307222B (zh) 2024-05-28
CN113307222A (zh) 2021-08-27
DE102020125201B4 (de) 2024-10-17
DE102020125201A1 (de) 2021-09-02
KR102472846B1 (ko) 2022-12-01
KR20210110173A (ko) 2021-09-07
TWI783346B (zh) 2022-11-11

Similar Documents

Publication Publication Date Title
US9511997B2 (en) MEMS device with a capping substrate
US7393758B2 (en) Wafer level packaging process
CN111151431B (zh) 压电微机械超声换能器及其制造方法
JP2014523815A (ja) 環境に曝露される部分を備える封止型ｍｅｍｓデバイスのための工程
CN101213142A (zh) 制造mems元件的方法
WO2016122945A1 (en) Mems-cmos device that minimizes outgassing and methods of manufacture
US20240083742A1 (en) Micro-electro mechanical system and manufacturing method thereof
CA2752746C (en) Mems device with integrated via and spacer
TWI783346B (zh) 微機電系統及其製造方法
US9254997B2 (en) CMOS-MEMS integrated flow for making a pressure sensitive transducer
US10087071B2 (en) Semiconductor structure and manufacturing method thereof
JP5139032B2 (ja) 微細構造体及びその製造方法
TWI782345B (zh) 雙微機電系統及其製造方法
TWI809366B (zh) 微機電系統及其製作方法
KR102503921B1 (ko) 마이크로-전기 기계 시스템 및 그 제조 방법
US9330874B2 (en) Solder bump sealing method and device
JP2010179401A (ja) 半導体装置の製造方法および半導体装置
CN112744779A (zh) 微机电系统及其制造方法