TW202127816A - 具有增益提升之放大器 - Google Patents

具有增益提升之放大器 Download PDF

Info

Publication number
TW202127816A
TW202127816A TW109133606A TW109133606A TW202127816A TW 202127816 A TW202127816 A TW 202127816A TW 109133606 A TW109133606 A TW 109133606A TW 109133606 A TW109133606 A TW 109133606A TW 202127816 A TW202127816 A TW 202127816A
Authority
TW
Taiwan
Prior art keywords
transistor
source
coupled
amplifier
load
Prior art date
Application number
TW109133606A
Other languages
English (en)
Inventor
朴鍾元
博 孫
Original Assignee
美商高通公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商高通公司 filed Critical 美商高通公司
Publication of TW202127816A publication Critical patent/TW202127816A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H03F3/45197—Pl types
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
    • H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H03F3/45183—Long tailed pairs
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G1/00—Details of arrangements for controlling amplification
    • H03G1/0005—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal
    • H03G1/0017—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal the device being at least one of the amplifying solid state elements of the amplifier
    • H03G1/0029—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal the device being at least one of the amplifying solid state elements of the amplifier using FETs
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G3/00—Gain control in amplifiers or frequency changers
    • H03G3/20—Automatic control
    • H03G3/30—Automatic control in amplifiers having semiconductor devices
    • H03G3/3036—Automatic control in amplifiers having semiconductor devices in high-frequency amplifiers or in frequency-changers
    • H03G3/3042—Automatic control in amplifiers having semiconductor devices in high-frequency amplifiers or in frequency-changers in modulators, frequency-changers, transmitters or power amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G5/00—Tone control or bandwidth control in amplifiers
    • H03G5/16—Automatic control
    • H03G5/24—Automatic control in frequency-selective amplifiers
    • H03G5/28—Automatic control in frequency-selective amplifiers having semiconductor devices
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/02—Transmitters
    • H04B1/04—Circuits
    • H04B1/0475—Circuits with means for limiting noise, interference or distortion
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6627—Waveguides, e.g. microstrip line, strip line, coplanar line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6644—Packaging aspects of high-frequency amplifiers
    • H01L2223/6655—Matching arrangements, e.g. arrangement of inductive and capacitive components
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/222—A circuit being added at the input of an amplifier to adapt the input impedance of the amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/267—A capacitor based passive circuit, e.g. filter, being used in an amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/301—Indexing scheme relating to amplifiers the loading circuit of an amplifying stage comprising a coil
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/451—Indexing scheme relating to amplifiers the amplifier being a radio frequency amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45178—Indexing scheme relating to differential amplifiers the differential amplifier contains one or more extra resistors in the active load circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45201—Indexing scheme relating to differential amplifiers the differential amplifier contains one or more reactive elements, i.e. capacitive or inductive elements, in the load
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45318—Indexing scheme relating to differential amplifiers the AAC comprising a cross coupling circuit, e.g. two extra transistors cross coupled
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45464—Indexing scheme relating to differential amplifiers the CSC comprising one or more coils
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45468—Indexing scheme relating to differential amplifiers the CSC comprising a cross coupling circuit, e.g. comprising two cross-coupled transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45526—Indexing scheme relating to differential amplifiers the FBC comprising a resistor-capacitor combination and being coupled between the LC and the IC
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45554—Indexing scheme relating to differential amplifiers the IC comprising one or more coils
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45594—Indexing scheme relating to differential amplifiers the IC comprising one or more resistors, which are not biasing resistor
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45638—Indexing scheme relating to differential amplifiers the LC comprising one or more coils
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45702—Indexing scheme relating to differential amplifiers the LC comprising two resistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G2201/00—Indexing scheme relating to subclass H03G
    • H03G2201/10—Gain control characterised by the type of controlled element
    • H03G2201/103—Gain control characterised by the type of controlled element being an amplifying element
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G3/00—Gain control in amplifiers or frequency changers
    • H03G3/20—Automatic control
    • H03G3/30—Automatic control in amplifiers having semiconductor devices
    • H03G3/3036—Automatic control in amplifiers having semiconductor devices in high-frequency amplifiers or in frequency-changers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/02—Transmitters
    • H04B1/04—Circuits
    • H04B2001/0408—Circuits with power amplifiers
    • H04B2001/0416—Circuits with power amplifiers having gain or transmission power control
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03878—Line equalisers; line build-out devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Amplifiers (AREA)

Abstract

在某些方面中，放大器包括第一電晶體，第一電晶體包括閘極、汲極及源極，其中第一電晶體之閘極耦接至放大器之第一輸入。放大器亦包括第二電晶體，第二電晶體包括閘極、汲極及源極，其中第二電晶體之閘極耦接至放大器之第二輸入。放大器進一步包括耦接於放大器之第一輸入與第二電晶體之源極之間的第一信號路徑、耦接於放大器之第二輸入與第一電晶體之源極之間的第二信號路徑、耦接第一電晶體之汲極的第一負載及耦接第二電晶體之汲極的第二負載。

Description

具有增益提升之放大器
本專利申請主張享有於2019年10月17日提交之美國專利申請NO. 16/656,310：“AMPLIFIER WITH GAIN BOOSTING”之優先權，且其讓與給本申請之受讓人，並明確地透過引用之方式併入本文。
本公開內容之各方面通常關於信號放大，尤其是關於放大器。
在系統中，信號可經由信道從傳送設備傳輸至接收設備。信道可作為低通濾波器，於其中信道使信號在高頻以增加的量衰減。頻率相關的衰減可造成經由信道傳輸的信號失真，特別是在高頻。為了解決此問題，接收設備可包括在高頻具有增益提升的放大器，以補償在高頻的高度信號衰減。
以下簡要說明一個或多個實施例的發明內容，以提供對此些實施例之基本了解。本發明內容並非所有預期實施例的廣泛概要，且亦不旨在識別出所有實施例的關鍵或是重要要素，或是描繪出任何或是全部實施例的範圍。其唯一之目的為以簡單之形式呈現一個或多個實施例之概念，以作為後續詳細說明之前導。
第一方面關於放大器。放大器包括第一電晶體，第一電晶體包括閘極、汲極及源極，其中第一電晶體之閘極耦接至放大器之第一輸入。放大器亦包括第二電晶體，第二電晶體包括閘極、汲極及源極，其中第二電晶體之閘極耦接至放大器之第二輸入。放大器進一步包括耦接於放大器之第一輸入與第二電晶體之源極之間的第一信號路徑、耦接於放大器之第二輸入與第一電晶體之源極之間的第二信號路徑、耦接第一電晶體之汲極的第一負載及耦接第二電晶體之汲極的第二負載。
第二方面關於系統。系統包括傳送器及耦接至傳送器之輸出的信道，信道包括第一傳輸線及第二傳輸線。系統亦包括具有第一輸入及第二輸入的放大器，其中第一輸入耦接至信道之第一傳輸線，且第二輸入耦接至信道之第二傳輸線。放大器包括第一電晶體，第一電晶體包括閘極、汲極及源極，其中第一電晶體之閘極耦接至放大器之第一輸入。放大器亦包括第二電晶體，第二電晶體包括閘極、汲極及源極，其中第二電晶體之閘極耦接至放大器之第二輸入。該放大器進一步包括耦接於放大器之第一輸入與第二電晶體之源極之間的第一信號路徑、耦接於放大器之第二輸入與第一電晶體之源極之間的第二信號路徑、耦接第一電晶體之汲極的第一負載及耦接第二電晶體之汲極的第二負載。
第三方面關於用於增加放大器之增益之方法，其中放大器包括第一電晶體、第二電晶體、耦接第一電晶體之汲極的第一負載及耦接第二電晶體之汲極的第二負載。該方法包括以第一輸入信號驅動第一電晶體之閘極、以第二輸入信號驅動第二電晶體之閘極、耦接第一輸入信號至第二電晶體之源極以及耦接第二輸入信號至第一電晶體之源極。
第四方面關於用於增加放大器之增益之裝置，其中放大器包括第一電晶體、第二電晶體、耦接第一電晶體之汲極的第一負載及耦接第二電晶體之汲極的第二負載。該裝置包括用於以第一輸入信號驅動第一電晶體之閘極之構件、用於以第二輸入信號驅動第二電晶體之閘極之構件、用於耦接第一輸入信號至第二電晶體之源極之構件以及用於耦接第二輸入信號至第一電晶體之源極之構件。
以下參照圖式之詳細敘述旨在作為各種配置之描述，而不是代表實施以下描述之概念的唯一配置方式。以下詳細敘述將包括特定之細節，以透徹瞭解各種概念。然而本領域之技術人員應能輕易地理解，這些概念能夠在排除這些特定細節之情況下實施。在一些情況中，熟知的結構或元件將以方塊圖之方式呈現，避免模糊所述概念。
圖1A示出根據本公開內容之一些方面之系統110之示例。系統110包括第一設備115、第二設備120、第一串聯器/解串器（SerDes）介面130及第二SerDes介面140。第一SerDes介面130及第二SerDes介面140促進第一設備115與第二設備120之間經由一個或多個串行信道（亦稱為串行鏈路）之高速通信。SerDes之優點在於SerDes減少第一設備115與第二設備120間之通信所需之輸入/輸出（I/O）接腳及信道之數量。
第一SerDes介面130包括第一串聯器132、第一傳送器134、第一接收器136及第一解串器138。第二SerDes介面140包括第二串聯器144、第二傳送器142、第二接收器146及第二解串器148。第一傳送器134透過第一信道150耦接至第二接收器146，且第二傳送器142透過第二通道160耦接至第一接收器136。於圖1A中之示例中，第一信道150為包括第一傳輸線152及第二傳輸線154之差分信道，且第二信道160為包括第三傳輸線162及第四傳輸線164之差分信道。
第一串聯器132、第一傳送器134、第二接收器146及第二解串器148促進自第一設備115經由第一信道150至第二設備120之通信。在此部分，第一串聯器132被配置為接收來自第一設備115之並行資料，並將接收到之並行資料轉換為序列資料串流（例如序列資料位元）。第一傳送器134被配置為經由第一信道150將序列資料串流作為差分資料信號來傳輸。
第二接收器146被配置為經由第一信道150接收來自第一傳送器134之差分資料信號，並將差分資料信號轉換為序列資料串流。第二解串器148被配置為將來自第二接收器146之序列資料串流轉換為並行資料，並輸出並行資料至第二設備120。
第二串聯器144、第二傳送器142、第一接收器136及第一解串器138促進從第二設備120經由第二信道160至第一設備115之通信。在此部分，第二串聯器144被配置為接收來自第二設備120之並行資料，並將接收到之並行資料轉換為序列資料串流（例如序列資料位元）。第二傳送器142被配置為經由第二信道160將序列資料串流作為差分資料信號來傳輸。
第一接收器136被配置為經由第二信道160接收來自第二傳送器142之差分資料信號，並將差分資料信號轉換為序列資料串流。第一解串器138被配置為將來自第一接收器136之序列資料串流轉換為並行資料，並輸出並行資料至第一設備115。因此，第一SerDes介面130及第二SerDes介面140促進第一設備115與第二設備120之間之雙向通信。
圖1B示出第一設備115及第一SerDes介面130整合於第一晶片170上且第二設備120及第二SerDes介面140整合於第二晶片172上之示例。在此示例中，第一SerDes介面130及第二SerDes介面140促進第一設備115與第二設備120之間之晶片間通信。第一晶片170及第二晶片172可安裝於基板175（例如印刷電路板（PCB）、陶瓷等）上。在此示例中，第一傳輸線152可包括基板175上之第一金屬走線；第二傳輸線154可包括基板175上之第二金屬走線；第三傳輸線162可包括基板175上之第三金屬走線；第四傳輸線164可包括基板175上之第四金屬走線。
在某些方面，系統110可以是包括第一設備115及第二設備120之無線行動設備（例如手機）之一部分。圖1C示出第一設備115包括數據機180（例如蜂巢式數據機）且第二設備120包括處理器185之示例，其中第一SerDes介面130及第二SerDes介面140促進數據機180與處理器185之間之雙向通信。在此示例中，數據機180被配置為支援處理器185與無線通信設備（例如基地台、存取點等）之間的無線通信。在此部分，數據機180可被配置為經由一條或多條天線（未示出）從無線通信設備接收射頻（RF）信號、將RF信號轉換為並行資料以及輸出並行資料至第一SerDes介面130，以經由第一信道150傳輸至處理器185。數據機180亦可被配置為經由第一SerDes介面130接收來自處理器185的資料、將資料轉換為RF信號以及經由一條或多條天線將RF信號傳輸至無線通信設備。數據機180可包括射頻（RF）前端電路及基頻處理器。處理器185可包括處理器核心、數位信號處理器（DSP）、特殊應用積體電路（ASIC）、場域可程式閘陣列（FPGA）或其他可程式邏輯設備，或前述的任何組合。
圖1D示出第一設備115包括記憶體設備190且第二設備120包括處理器195之另一示例。在此示例中，第一SerDes介面130及第二SerDes介面140提供處理器195對記憶體設備190的高速存取。記憶體設備190可包括動態隨機存取記憶（DRAM）設備（例如雙倍資料率（DDR）DRAM設備）或其他類型之記憶體設備。處理器195可包括處理器核心、數位信號處理器（DSP）、特殊應用積體電路（ASIC）、場域可程式閘陣列（FPGA）或其他可程式邏輯設備，或前述的任何組合。
應當理解的是本公開內容並不限於上述示例，且第一設備115及第二設備120可包括其他類型之設備。
第一信道150可作為低通濾波器，於其中第一信道150使信號在高頻以增加的量衰減。其示例係繪示於圖2，其示出第一信道150之頻率響應210之示例。於圖2中，縱軸表示信號量（單位為分貝（dB））且橫軸以對數尺度表示頻率。如圖2所示，第一信道150之頻率響應210在高頻滾降，其係指在高頻之信號衰減增加（意即信號漏失）。在高頻的高度信號衰減使得即使在增加的資料速率（例如每秒數十億位元）下，經由信道150傳輸資料的難度增加。
為了補償在高頻的高度信號衰減，第二接收器146可包括在高頻具有增益提升之放大器（亦被稱為等化器）。針對此部份，圖3A示出第二接收器146包括耦接第一信道150之放大器310之示例。放大器310的增益在高頻增加，以補償第一信道150中在高頻增加的信號衰減（意即信號漏失）。其示例係繪示於圖2，其示出放大器310之頻率響應220之示例。如圖2所示，放大器310之增益在高頻被提升，以補償第一信道150中在高頻增加的信號衰減。因此，第一信道150及放大器310之經結合的頻率響應230在較廣的頻寬上近似平坦，其增加資料可經由第一信道150傳輸資料之速率。因此，放大器310允許資料以較高之資料速率經由第一信道150傳送。
於圖3A之示例中，第二接收器146亦包括耦接至放大器310之輸出之截剪器320。截剪器320被配置為將放大器310之輸出信號轉換為序列資料串流（例如序列資料位元），其被輸出至第二解串器148。如前所述，第二解串器148將序列資料串流轉換為並行資料，其可被輸出至第二設備120（如圖1A所示）。應當理解的是，第二接收器146亦可包括一個或多個未示於圖3A中之額外元素（例如前置放大器或時脈資料回復（CDR）電路等）。
圖3B示出第一接收器136包括在高頻具有增益提升之放大器330以補償第二信道160中在高頻的高度信號衰減（意即信號漏失）之示例。在此示例中，第二信道160可與第一信道150具有相似之頻率響應210，且放大器330可與第二接收器146之放大器310具有相似之頻率響應220。在此示例中，放大器330之增益在高頻被提升，以補償第二信道160中在高頻增加的信號衰減。
在此示例中，第一接收器136亦包括耦接放大器330之輸出之截剪器340。截剪器340被配置為將放大器330之輸出信號轉換為序列資料串流（例如序列資料位元），其被輸出至第一解串器138。如前所述，第一解串器138將序列資料串流轉換為並行資料，其可被輸出至第一設備115（如圖1A所示）。應當理解的是，第一接收器136亦可包括一個或多個未示於圖3B中之額外元素（例如前置放大器或時脈資料回復 （CDR）電路等）。
圖4示出根據本公開內容之多個方面之放大器405之示例。放大器405可被用以實現在第二接收器146中之放大器310以及在第一接收器136中之放大器330（意即放大器310及放大器330均可為圖4中所示之放大器405之單獨實例）。
放大器405具有包括第一輸入412及第二輸入414之差分輸入410。差分輸入410可耦接至包括第一傳輸線482及第二傳輸線484之信道480。放大器405之第一輸入412可耦接至信道480之第一傳輸線482，且放大器405之第二輸入414可耦接至信道480之第二傳輸線484。對於放大器405實現第二接收器146中之放大器310之示例，信道480對應於第一信道150、第一傳輸線482對應於第一傳輸線152，且第二傳輸線484對應於第二傳輸線154。對於放大器405實現第二接收器136中之放大器330之示例，信道480對應於第二信道160、第一傳輸線482對應於第三傳輸線162且第二傳輸線484對應於第四傳輸線164。
於圖4之示例中，放大器405具有包括第一輸出464及第二輸出467之差分輸出470。差分輸出470可耦接至截剪器之輸入。對於放大器405實現第二接收器146之放大器310之示例，差分輸出470可耦接至圖3A所示之截剪器320。對於放大器405實現第一接收器136之放大器330之示例，差分輸出470可耦接至圖3B所示之截剪器340。
放大器405被配置為在差分輸入410處接收來自信道480之差分輸入信號；以增益放大接收到之差分輸入信號，以產生差分輸出信號；以及在差分輸出470處輸出差分輸出信號。如下述進一步討論的，放大器405之增益在高頻被提升以補償信道480中在高頻的高度信號衰減（即信號漏失）。差分輸入信號可對應於前述討論的第一傳送器134或第二傳送器142所傳輸之差分資料信號。
於圖4之示例中，放大器405包括第一電晶體415及第二電晶體418。第一電晶體415之閘極耦接至放大器405之第一輸入412，且第二電晶體418之閘極耦接至放大器405之第二輸入414。於圖4之示例中，第一電晶體415及第二電晶體418均由P型場效電晶體（PFET）所實現。然而，應當理解的是，本公開內容並不限制於此示例，且第一電晶體415及第二電晶體418均可由其他類型之電晶體（例如N型場效電晶體（NFET））所實現。
放大器405亦包括第一偏壓電流源420及第二偏壓電流源425。第一偏壓電流源420耦接第一電晶體415之源極且被配置為產生第一偏壓電流以加偏壓於第一電晶體415。第二偏壓電流源425耦接第二電晶體418之源極且被配置為產生第二偏壓電流以加偏壓於第二電晶體418。第一偏壓電流及第二偏壓電流可均為直流（DC）電流。第一偏壓電流及第二偏壓電流可具有近似相同之電流位準。於圖4的示例中，第一偏壓電流源420耦接於第一電晶體415之源極與電壓供應軌VDD 之間，且第二偏壓電流源425耦接於第二電晶體418之源極與電壓供應軌VDD 之間。
放大器405進一步包括第一負載440及第二負載450。第一負載440耦接於第一電晶體415之汲極與接地之間，且第二負載450耦接於第二電晶體418之汲極與接地之間。如下述進一步討論的，第一負載440及第二負載450中之每一個可包括電阻負載、電感負載或前述兩者兼具。於圖4之示例中，放大器405之第一輸出464耦接至位於第一電晶體415之汲極與第一負載440之間的第一輸出節點460。放大器405之第二輸出467耦接至位於第二電晶體418之汲極與第二負載445之間的第二節點465。
放大器405亦包括並聯耦接於第一電晶體415之源極與第二電晶體418之源極之間的源極電阻器432及源極電容器434。於低頻下，源極電阻器432在第一電晶體415之源極與第二電晶體418之源極之間提供源極退化電阻(Source-degenerative resistance)，其減少放大器405於低頻之增益。放大器405之低頻增益可大致與源極電阻器432之阻抗成反比。因此，放大器405之低頻增益可藉由調整源極電阻器432之阻抗來調整（即調諧）。關於此部份，源極電阻器432可由可變電阻器（於圖4中以穿過源極電阻器432之箭頭指示）來實現，以提供低頻增益（亦被稱為DC增益）之可調性。
源極電容器434在低頻具有高阻抗，其允許源極電阻器432能如前述減少放大器405於低頻之增益。源極電容器434於高頻具有低阻抗，且可於高頻近似於短路路徑。由於源極電容器434係與源極電阻器432並聯耦接，因此源極電容器434於高頻使源極電阻器432短路。這大致減少在第一電晶體415之源極與第二電晶體418之源極之間之源極退化電阻，使得放大器405之增益提升。因此，放大器405於高頻之增益提升，以提供對信道480中在高頻之高度信號衰減（即信號漏失）之補償。
於圖4之示例中，放大器405包括第一阻抗匹配電阻器462及第二阻抗匹配電阻器466。第一阻抗匹配電阻器462耦接於放大器405之第一輸入412與接地之間，且第二阻抗匹配電阻器466耦接於放大器405之第二輸入414與接地之間。第一阻抗匹配電阻器462被配置為提供與第一傳輸線482匹配之阻抗，且第二阻抗匹配電阻器466被配置為提供與第二傳輸線484匹配之阻抗。阻抗之匹配增加從信道480至放大器405之功率傳輸。
圖5示出根據某些方面之第一偏壓電流源420及第二偏壓電流源425的示例性實施。在此示例中，第一偏壓電流源420係由第一電流電晶體530（例如PFET）所實現，其具有被加偏壓電壓VB 之閘極、耦接第一電晶體415之源極之汲極及耦接電壓供應軌VDD 之源極。還有，在此示例中，第二偏壓電流源425係由第二電流電晶體535（例如PFET）所實現，其具有被加偏壓電壓VB 之閘極、耦接第二電晶體418之源極之汲極及耦接電壓供應軌VDD 之源極。在此示例中，第一偏壓電流之電流位準係由施加至第一電流電晶體530之閘極之偏壓電壓VB 所設定，且第二偏壓電流之電流位準係由施加至第二電流電晶體535之閘極之偏壓電壓VB 所設定。應當理解的是，本公開內容並未限制於圖5所示之示例性實施，且第一偏壓電流源420及第二偏壓電流源425中之每一個均可由被配置為產生偏壓電流（例如DC偏壓電流）的其他類型電路來實現。
圖5亦示出根據某些方面的第一負載440及第二負載450的示例性實施。在該示例中，第一負載440包括經串接之第一負載電感器510及第一負載電阻器520，且第二負載450包括經串接之第二負載電感器515及第二負載電阻器525。第一負載電感器510及第二負載電感器515可具有近似相同的電感。
在某些方面，第一負載電感器510在低頻具有低阻抗，使得第一負載440在低頻的阻抗大致等於第一負載電阻器520的阻抗。類似地，第二負載電感器515在低頻具有低阻抗，使得第二負載450在低頻的阻抗大致等於第二負載電阻器525的阻抗。在一個示例中，第一負載電阻器520可由可變電阻器（以穿過第一負載電阻器520之箭頭指示）來實現，以提供第一負載440之低頻阻抗之可調性。類似地，第二負載電阻器525可由可變電阻器（以穿過第二負載電阻器525之箭頭指示）來實現，以提供第二負載450之低頻阻抗之可調性。
放大器405的低頻增益為第一負載440的低頻阻抗及第二負載450的低頻阻抗的函數。由於第一負載440的低頻阻抗大致等於第一負載電阻器520的阻抗，且第二負載450的低頻阻抗大致等於第二負載電阻器525的阻抗，因此可透過調整（即調諧）第一負載電阻器520之阻抗及第二負載電阻器525之阻抗來調整（即調諧）放大器405的低頻增益。如前所述，放大器405的低頻增益亦可透過調整源極電阻器432之阻抗來調整。因此，放大器405的低頻增益可以透過調整第一負載電阻器520之阻抗及第二負載電阻器525之阻抗、調整源極電阻器432之阻抗或同時調整兩者來調整（即調諧）。
在某些方面，第一負載電感器510之阻抗在高頻增加，且第二負載電感器515之阻抗在高頻增加。這導致第一負載440之阻抗及第二負載450之阻抗在高頻增加。第一負載440及第二負載450在高頻增加之阻抗增加放大器405在高頻之增益，並因此提供放大器405在高頻的額外增益提升。如前所述，此增益提升為源極電容器434在高頻使源極電阻器432短路而產生之增益提升之外的。
應當理解的是，第一負載440及第二負載450不限於圖5所示之示例性實施。例如第一負載電感器510及第二負載電感器515可被省略（例如以減少第一負載440及第二負載450的面積）。
隨著處理速度持續增加，設備之間亦需以加快的資料速率來傳輸資料。較快的資料速率轉化為較高頻率的信號在設備之間的信道上傳輸。較高頻率的信號可能會在信道中遭遇衰減量增加（即漏失）。為了補償較快資料速率下增加的信號衰減，期望增加耦接到該信道之放大器之增益提升。此外，隨著信道的長度增加，信道中的信號衰減（即信號漏失）也會增加。因此，為了在更長的信道上傳輸資料，放大器之增益提升也可能需要增加。
因此，期望增加放大器的增益提升而以更快的資料速率在信道上傳輸資料及/或在更長的信道上傳輸資料。同時，可能希望減少增加放大器的增益提升所需的功率量，尤其是在放大器係由電池或其他能源受限儲存設備供電的情況下。
圖6示出根據本公開內容之某些方面之放大器605之示例。放大器605可用於實現第二接收器146中之放大器310及第一接收器136中之放大器330。放大器605包括上述參照圖4說明之第一電晶體415、第二電晶體418、第一偏壓電流源420、第二偏壓電流源425、第一負載440、第二負載450、源極電阻器432及源極電容器434。由於這些元素已根據本公開內容之一些方面進行詳細的描述，為了簡潔起見，在此將不再重複對這些元素的詳細描述。
放大器605亦包括第一信號路徑615及第二信號路徑618。第一信號路徑615耦接於放大器605之第一輸入412與第二電晶體418之源極之間，且第二信號路徑618耦接於放大器605之第二輸入414與第一電晶體415之源極之間。如下述進一步討論的，第一信號路徑615及第二信號路徑618增加放大器605之增益。
在操作中，差分輸入信號（例如差分資料信號）係從信道480被輸入至放大器605的差分輸入410。差分輸入信號包括第一輸入信號及第二輸入信號，其中第一輸入信號被輸入至放大器605之第一輸入412，且第二輸入信號被輸入至放大器605之第二輸入414。第一輸入信號驅動第一電晶體415之閘極，且第二輸入信號驅動第二電晶體418之閘極。第一電晶體415將第一輸入信號之電壓轉換為流經第一負載440之第一驅動電流，且第二電晶體418將第二輸入信號之電壓轉換為流經第二負載450之第二驅動電流。
第一信號路徑615將第一輸入信號耦接至第二電晶體418之源極。這允許第一輸入信號的電流流入具有相對低輸入阻抗的第二電晶體418之源極。因此，基於第二輸入信號之電壓，第一輸入信號之電流被加入至由第二電晶體418產生之第二驅動電流。透過將第一輸入信號之電流加入至由第二電晶體418產生之第二驅動電流，第一信號路徑615增加了至第二負載450的總驅動電流。
類似地，第二信號路徑618將第二輸入信號耦接至第一電晶體415之源極。這允許第二輸入信號的電流流入具有相對低輸入阻抗的第一電晶體415之源極。因此，基於第一輸入信號之電壓，第二輸入信號之電流被加入至由第一電晶體415產生之第一驅動電流。透過將第二輸入信號之電流加入至由第一電晶體415產生之第一驅動電流，第二信號路徑618增加了至第一負載440的總驅動電流。
因此，第一信號路徑615增加了至第二負載450的總驅動電流，且第二信號路徑618增加了至第一負載440的總驅動電流。至第一負載440及第二負載450增加之驅動電流提升了放大器605之增益。增加之增益允許放大器605補償信道480中之高度信號衰減，繼而允許資料以較高之資料速率經由信道480傳送及/或使信道480更長。
第一信號路徑615以及第二信號路徑618以節省功率之方式增加放大器605之增益。其係因第一信號路徑615及第二信號路徑618用以增加放大器605之增益之電流為已由第一輸入信號及第二輸入信號提供之電流。
在某些方面，第一信號路徑615及第二信號路徑618提供大致等於1/2gm的輸入阻抗給放大器605，其中gm是第一電晶體415及第二電晶體418的跨導。其係因第一信號路徑615將放大器605之第一輸入412耦接至第二電晶體418之源極，且第二信號路徑618將放大器605之第二輸入414耦接至第一電晶體415之源極。在此些方面中，可設定第一電晶體415及第二電晶體418之跨導gm，以使得放大器605之輸入阻抗大致等於信道480之特性阻抗，以提供與信道480之良好阻抗匹配。例如，若信道480之特性阻抗大致等於50歐姆，則第一電晶體415及第二電晶體418之跨導gm可被設定以使得放大器605之輸入阻抗大致等於50歐姆。因此，第一信號路徑615及第二信號路徑618可用於提供與信道480之阻抗匹配。
第一電晶體415及第二電晶體418之跨導gm可透過調整由第一偏壓電流源420產生之第一偏壓電流及由第二偏壓電流源425產生之第二偏壓電流來調整（即調諧）。對於圖5所示之第一偏壓電流源420及第二偏壓電流源425之示例性實施，可如前述透過調整偏壓電壓VB 來調整第一偏壓電流及第二偏壓電流。
圖7示出根據本公開內容之一些方面之放大器705之另一示例。放大器705可用於實現第二接收器146中之放大器310及第一接收器136中之放大器330。放大器705包括如前述討論之第一電晶體415、第二電晶體418、第一偏壓電流源420、第二偏壓電流源425、第一負載440、第二負載450、源極電阻器432及源極電容器434。
放大器705亦包括耦接於放大器705之第一輸入412與第二電晶體418之源極之間的第一信號路徑615及耦接於放大器705之第二輸入414與第一電晶體415之源極之間的第二信號路徑618。在此示例中，第一信號路徑615包括第一電容器715，且第二信號路徑618包括第二電容器718。在某方面，第一電容器715被配置為在低頻具有高阻抗且在高頻具有低阻抗。因此，第一電容器715作為高通濾波器，其將第一輸入信號之高頻成分耦接至第二電晶體418之源極，同時大致地阻擋了第一輸入信號之低頻成分。類似地，第二電容器718被配置為在低頻具有高阻抗且在高頻具有低阻抗。因此，第二電容器718作為高通濾波器，其將第二輸入信號的高頻成分耦接至第一電晶體415之源極，同時大致地阻擋了第二輸入信號的低頻成分。
因此，第一電容器715及第二電容器718分別將第一輸入信號及第二輸入信號之高頻成分耦接至第二電晶體418之源極及第一電晶體415之源極。藉此，第一信號路徑615及第二信號路徑618增加了放大器705在高頻之增益，並因此增加了放大器705在高頻的增益提升。在高頻所增加之增益提升允許放大器705補償信道480中在高頻之較高之信號衰減。
第一電容器715亦有助於防止第二偏壓電流經由第一信號路徑615漏至放大器705之第一輸入412。其係因第一電容器715大致地阻擋DC電流，因而在假設第二偏壓電流是DC之情況下，大致地阻擋了第二偏壓電流。藉由阻擋第二偏壓電流，第一電容器715防止第二電晶體418之加偏壓受到第一信號路徑615之干擾。
類似地，第二電容器718有助於防止第一偏壓電流經由第二信號路徑618漏至放大器705之第二輸入414。其係因第二電容器718大致地阻擋DC電流，因而在假設第一偏壓電流為DC之情況下，大致地阻擋了第一偏壓電流。藉由阻擋第一偏壓電流，第二電容器718防止第一電晶體415之加偏壓受到第二信號路徑618之干擾。
在某些方面，第一信號路徑615及第二信號路徑618在高頻提供放大器705大致等於1/2gm之輸入阻抗。在這些方面，可設定第一電晶體415及第二電晶體418之跨導gm使得放大器705的輸入阻抗大致等於信道480之特性阻抗，以在高頻提供與信道480之良好阻抗匹配。如前所述，第一電晶體415及第二電晶體418之跨導gm可透過調整由第一偏壓電流源420產生之第一偏壓電流及由第二偏壓電流源425產生之第二偏壓電流來調整（即調諧）。
於圖7之示例中，放大器705還包括第一阻抗匹配電路720及第二阻抗匹配電路730。第一阻抗匹配電路720耦接放大器705之第一輸入412，且第二阻抗匹配電路730耦接放大器705之第二輸入414。如下述進一步討論的，第一阻抗匹配電路720及第二阻抗匹配電路730被配置為在低頻提供與信道480之阻抗匹配。
第一阻抗匹配電路720包括第一電阻器722及第一電感器724，其中第一電感器724與第一電阻器722串接。第一電感器724被配置為在低頻具有低阻抗且在高頻具有高阻抗。因此，在低頻下，第一阻抗匹配電路720之阻抗大致等於第一電阻器722之阻抗。在某些方面，第一電阻器722之阻抗大致等於信道480之特性阻抗（例如50歐姆），使得第一阻抗匹配電路720在低頻提供與信道480之良好阻抗匹配。
第二阻抗匹配電路730包括第二電阻器732及第二電感器734，其中第二電感器734與第二電阻器732串接。第二電感器734被配置為在低頻具有低阻抗且在高頻具有高阻抗。因此，在低頻下，第二阻抗匹配電路730之阻抗大致等於第二電阻器732之阻抗。在某些方面，第二電阻器732之阻抗近似於信道480之特性阻抗（例如50歐姆），使得第二阻抗匹配電路730在低頻提供與信道480之良好阻抗匹配。
因此在此示例中，第一阻抗匹配電路720以及第二阻抗匹配電路730在低頻提供與信道480之良好阻抗匹配，且第一信號路徑615以及第二信號路徑618在高頻提供與信道480之良好阻抗匹配。
於圖7之示例中，放大器705還包括電阻-電感電路740，其耦接於第一電晶體415之源極與第二電晶體418之源極之間。電阻-電感電路740包括源極電阻器432、第一源極電感器742及第二源極電感器744。第一源極電感器742及第二源極電感器744與源極電阻器432串接。第一源極電感器742及第二源極電感器744均被配置為在低頻具有低阻抗且在高頻具有高阻抗。因此，在低頻時，電阻-電感電路740之阻抗大致等於源極電阻器432之阻抗。如前所述，這允許源極電阻器432在第一電晶體415之源極與第二電晶體418之源極之間提供源極退化電阻，以減少放大器705在低頻之增益。
由於第一源極電感器742及第二源極電感器744在高頻的高阻抗，電阻-電感電路740在高頻具有高阻抗。電阻-電感電路740在高頻之高阻抗有助於在高頻將電流從第一信號路徑615引導至第二電晶體418之源極，以增加在高頻流至第二負載450的總驅動電流。類似地，電阻-電感電路740在高頻之高阻抗有助於在高頻將電流從第二信號路徑618引導至第一電晶體415之源極，以增加在高頻流至第一負載440的總驅動電流。此外，電容器434可被調諧為在高頻提供高阻抗，以有助於將電流從第一信號路徑615引導至第二電晶體418之源極以及將電流從第二信號路徑618引導至第一電晶體415之源極。在高頻所增加的流至第一負載440及第二負載450的驅動電流增加了放大器705在高頻之增益提升。在高頻所增加的增益提升允許放大器705補償信道480在高頻的高度信號衰減。
在該示例中，來自源極電阻器432之源極退化在低頻減少了放大器705之跨導，這減少了放大器705在低頻之增益。在高頻下，第一電晶體415之源極經由第二信號路徑618耦接第二輸入414，且第一電晶體415之閘極耦接第一輸入412。類似地，第二電晶體418之源極經由第一信號路徑615耦接第一輸入412，且第二電晶體418之閘極耦接第二輸入414。因此，在高頻下，第一電晶體415及第二電晶體418中之每一個的閘極-源極之間均施加了2 vin的信號擺動，其中vin是差分輸入信號之振幅。這使得放大器705之跨導在高頻大致提升至2 gm，並提升了放大器705在高頻之增益。相比之下，圖4中之放大器405係使用電容器434在高頻使源極電阻器432之源極退化電阻短路，以實現在高頻的增益提升。由於在本示例中不需電容器434來使源極退化電阻短路，所以電容器434可被關閉或省略。
圖8示出根據本公開內容之一些方面之放大器805之另一示例。放大器805可用於實現第二接收器146中之放大器310及第一接收器136中之放大器330。放大器805包括如前述之第一電晶體415、第二電晶體418、第一偏壓電流源420、第二偏壓電流源425、第一負載440、第二負載450、源極電容器434及電阻-電感電路740。
放大器805還包括耦接於放大器805之第一輸入412與第二電晶體418之源極之間的第一信號路徑615及耦接於放大器805之第二輸入414與第一電晶體415之源極之間的第二信號路徑618。如前所述，在此示例中，第一信號路徑615包括第一電容器715，且第二信號路徑618包括第二電容器718。第一信號路徑615還包括與第一電容器715串接之第三電阻器815，且第二信號路徑618包括與第二電容器718串接之第四電阻器818。假設第三電阻器815及第四電阻器818具有大致相同之電阻，則第一信號路徑615及第二信號路徑618在高頻提供之輸入阻抗大致等於： 在高頻之輸入阻抗 =
Figure 02_image001
(1) 其中RB 是第三電阻器815及第四電阻器818各個之電阻。因此，在此示例中，第三電阻器815及第四電阻器818在高頻增加放大器805之輸入阻抗。針對1/2gm提供之阻抗不足以提供與信道480之阻抗匹配的情況，第三電阻器815及第四電阻器818可用於增加在高頻之輸入阻抗。例如，若信道480之特性阻抗是50歐姆而1/2gm提供了30歐姆之阻抗，則第三電阻器815及第四電阻器818中之每一個之電阻可大致為20歐姆，以提供50歐姆的輸入阻抗來匹配信道480之特性阻抗。
於圖8之示例中，第一阻抗匹配電路720耦接至第三電阻器815，且第二阻抗匹配電路730耦接至第四電阻器818。假設第一電阻器722與第二電阻器732具有大致相同之電阻，在低頻之輸入阻抗大致等於： 在低頻之輸入阻抗 =
Figure 02_image003
(2) 其中，RB 是第三電阻器815及第四電阻器818各個之電阻，而RIm 是第一電阻器722及第二電阻器732各個之電阻。因此，在此示例中，放大器805在低頻的輸入阻抗大致等於RB 及RIm 之和。針對已給定的RB ，可選擇第一電阻器722及第二電阻器732中之每一個之電阻來在低頻提供與信道480之阻抗匹配。例如，若信道480之特性阻抗是50歐姆且RB 是20歐姆，則第一電阻器722及第二電阻器732中之每一個之電阻可大致為30歐姆，以提供50歐姆的輸入阻抗來匹配信道480之特性阻抗。
圖9示出根據本公開內容之一些方面之放大器905之另一示例。放大器905可用於實現第二接收器146中之放大器310及第一接收器136中之放大器330。在此示例中，放大器905包括於圖8中示出之放大器805之元素。放大器905亦包括第三電晶體915、第四電晶體918、第三偏壓電流源920、第四偏壓電流源925、第二源極電阻器932及第二源極電容器934。
第三偏壓電流源920耦接第三電晶體915之源極且被配置為產生第三偏壓電流以加偏壓於第三電晶體915。第四偏壓電流源925耦接第四電晶體918之源極且被配置為產生第四偏壓電流以加偏壓於第四電晶體918。第三偏壓電流及第四偏壓電流可均為DC電流且可具有大致相同之電流位準。
第三電晶體915之閘極耦接至放大器905之第一輸入412，且第四電晶體918之閘極耦接至放大器905之第二輸入414。第三電晶體915之汲極耦接至第一負載440，且第四電晶體918之汲極耦接至第二負載450。第二源極電阻器932及第二源極電容器934並聯耦接於第三電晶體915之源極與第四電晶體918之源極之間。
如前所述，輸入到放大器905之差分輸入410的差分輸入信號（例如差分資料信號）包括第一輸入信號及第二輸入信號。第一輸入信號除了如前述驅動第一電晶體415之閘極以外，還驅動第三電晶體915之閘極。第三電晶體915將第一輸入信號之電壓轉換為驅動電流，其在節點952處與來自第一電晶體415之驅動電流結合為第一經結合驅動電流。第一經結合驅動電流流經第一負載440。第二輸入信號除了如前述驅動第二電晶體418之閘極以外，還驅動第四電晶體918之閘極。第四電晶體918將第二輸入信號之電壓轉換為驅動電流，其在節點950處與來自第二電晶體418之驅動電流結合為第二經結合驅動電流。第二經結合驅動電流流經第二負載450。
因此，在此示例中，流經第一負載440之驅動電流是第一電晶體415及第三電晶體915之經結合驅動電流（即第一經結合驅動電流），且流經第二負載450之驅動電流是第二電晶體418及第四電晶體918之經結合驅動電流（即第二經結合驅動電流）。於圖9之示例中，放大器905之第一輸出464耦接至節點950，且放大器905之第二輸出467耦接至節點952。
針對1/2gm提供之阻抗不足以提供與信道480之阻抗匹配的情況，第三電晶體915及第四電晶體918提供之額外驅動電流允許在降低第一電晶體415及第二電晶體415之跨導gm以增加1/2gm的同時，能夠維持放大器905之增益。其係因第三電晶體915及第四電晶體918提供之額外驅動電流可用於補償來自第一電晶體415及第二電晶體418之驅動電流的減少，其係為了增加1/2gm而降低第一電晶體415及第二電晶體418之跨導gm所導致。因此，第三電晶體915及第四電晶體918允許1/2gm提供之阻抗被增加以更接近地匹配信道480之特性阻抗的同時，能夠維持放大器905之增益。
可透過減少第一偏壓電流及第二偏壓電流來降低第一電晶體415及第二電晶體418之跨導gm，以增加1/2gm。針對圖5示出之第一偏壓電流源420及第二偏壓電流源425的示例性實施，可透過增加偏壓電壓VB 來減少第一偏壓電流及第二偏壓電流。
在第三電晶體915及第四電晶體918允許由1/2gm提供之阻抗增加到足以大致匹配信道480之特性阻抗之情況下，可省略第一信號路徑615中之第三電阻器815且可省略第二信號路徑618中之第四電阻器818。並且，如圖7中之示例所示，第一阻抗匹配電路720可耦接至第一輸入412，且第二阻抗匹配電路730可耦接至第二輸入414。
圖10為根據本公開內容之某些方面說明提升放大器增益之方法1000之流程圖。放大器包括第一電晶體（例如第一電晶體415）、第二電晶體（例如第二電晶體418）、耦接第一電晶體之汲極之第一負載（例如第一負載440）及耦接第二電晶體之汲極之第二負載（例如第二負載450）。
於方塊1010，以第一輸入信號驅動第一電晶體之閘極。例如，可以第一輸入（例如第一輸入412）驅動第一電晶體（例如第一電晶體415）之閘極，第一輸入耦接至第一電晶體之閘極且被配置為接收第一輸入信號（例如來自信道480之第一傳輸線482）。
於方塊1020，以第二輸入信號驅動第二電晶體之閘極。例如，可以第二輸入（例如第二輸入414）驅動第二電晶體（例如第二電晶體418）之閘極，第二輸入耦接至第二電晶體之閘極且被配置為接收第二輸入信號（例如來自信道480之第二傳輸線484）。
於方塊1030，耦接第一輸入信號至第二電晶體之源極。例如，第一輸入信號可經由第一信號路徑（例如第一信號路徑615）耦接至第二電晶體之源極。
於方塊1040，耦接第二輸入信號至第一電晶體之源極。例如，第二輸入信號可經由第二信號路徑（例如第二信號路徑618）耦接至第一電晶體之源極。
在一個示例中，耦接第一輸入信號至第二電晶體之源極包括經由第一電容器（例如第一電容器715）耦接第一輸入信號至第二電晶體的源極；以及耦接第二輸入信號至第一電晶體之源極包括經由第二電容器（例如第二電容器718）耦接第二輸入信號至第一電晶體之源極。
在另一示例中，耦接第一輸入信號至第二電晶體之源極包括經由第一電容器（例如第一電容器715）及第一電阻器（例如第三電阻器815）耦接第一輸入信號至第二電晶體之源極。其中，第一電容器與第一電阻器彼此串接；以及耦接第二輸入信號至第一電晶體之源極包括經由第二電容器（例如第二電容器718）及第二電阻器（例如第四電阻器818）耦接第二輸入信號至第一電晶體之源極。其中，第二電容器與第二電阻器彼此串接。
在另一示例中，耦接第一輸入信號至第二電晶體之源極包括將第一輸入信號之電流輸入至第二電晶體之源極（例如經由第一信號路徑615）；以及耦接第二輸入信號至第一電晶體之源極包括將第二輸入信號之電流輸入至第一電晶體之源極（例如經由第二信號路徑618）。
參照本文中之元素，諸如­ 「­第一」、「第二」等名稱通常不限制那些元素的數量或順序，而是在本文中用作區分兩個或更多個元素或元素實例的便利方式。因此，第一及第二元素之用語並不意味著只能採用兩個元素，或者第一元素必須在第二元素之前。
在本公開內容中，用語「­示例性」用於表示「作為示例、實例或說明」。本文中被描述為「­示例性」之任何實施方式或方面不必被解釋為優於本公開內容之其他方面。同樣地，用語「­方面」並不要求本公開內容的所有方面都包括所討論之特徵、優點或操作模式。本文中關於陳述之值或特性的用語「­大約」或「近似」旨在表示在陳述之值或特性的10％範圍內。
前述針對本公開內容之描述係以使本領域之任何技術人員都能夠製造或使用本公開內容為目的。對於本領域之技術人員而言，本公開內容之各種改變將是顯而易見的，且在不脫離本公開內容之精神或範圍的情況下，本文中定義的一般原理可以應用於其他變形。因此，本公開內容並不限於本文中所描述之示例，而是與符合本文中揭露之原理及新穎性特徵的最廣泛範圍一致。
110:系統 115:第一設備 120:第二設備 130:第一串聯器/解串器（SerDes）介面 132:第一串聯器 134:第一傳送器 136:第一接收器 138:第一解串器 140:第二SerDes介面 142:第二傳送器 144:第二串聯器 146:第二接收器 148:第二解串器 150:第一信道 152:第一傳輸線 154:第二傳輸線 160:第二信道 162:第三傳輸線 164:第四傳輸線 170:第一晶片 172:第二晶片 175:基板 180:數據機 185:處理器 190:記憶體設備 195:處理器 210:頻率響應 220:頻率響應 230:經結合的頻率響應 310:放大器 320:截剪器 330:放大器 340:截剪器 405:放大器 410:差分輸入 412:第一輸入 414:第二輸入 415:第一電晶體 418:第二電晶體 420:偏壓電流源 425:第二偏壓電流源 432:源極電阻器 434:源極電容器 440:第一負載 450:第二負載 460:第一輸出節點 462:第一阻抗匹配電阻器 464:第一輸出 465:第二節點 466:第二阻抗匹配電阻器 467:第二輸出 470:差分輸出 480:信道 482:第一傳輸線 484:第二傳輸線 510:第一負載電感器 515:第二負載電感器 520:第一負載電阻器 525:第二負載電阻器 530:第一電流電晶體 535:第二電流電晶體 605:放大器 615:第一信號路徑 618:第二信號路徑 705:放大器 715:第一電容器 718:第二電容器 720:第一阻抗匹配電路 722:第一電阻器 724:第一電感器 730:第二阻抗匹配電路 732:第二電阻器 734:第二電感器 740:電阻-電感電路 742:第一源極電感器 744:第二源極電感器 805:放大器 815:第三電阻器 818:第四電阻器 905:放大器 915:第三電晶體 918:第四電晶體 920:第三偏壓電流源 925:第四偏壓電流源 932:第二源極電阻器 934:第二源極電容器 950:節點 952:節點 1000:流程圖 1010:步驟 1020:步驟 1030:步驟 1040:步驟
圖1A示出根據本公開內容某些方面之包括第一設備及第二設備之示例性系統。
圖1B示出根據本公開內容某些方面之第一設備整合於第一晶片上且第二設備整合於第二晶片上之示例。
圖1C示出根據本公開內容某些方面之第一設備包括數據機且第二設備包括處理器之示例。
圖1D示出根據本公開內容某些方面之第一設備包括記憶體設備且第二設備包括處理器之示例。
圖2為根據本公開內容之某些方面示出信道之示例性頻率響應及在高頻具有增益提升之放大器之示例性頻率響應的曲線圖。
圖3A示出根據本公開內容之某些方面之包括放大器之接收器之示例。
圖3B示出根據本公開內容之某些方面之包括放大器之接收器之另一示例。
圖4示出根據本公開內容之某些方面之包括源極電阻器及源極電容器之放大器之示例。
圖5示出根據本公開內容之某些方面之負載及偏壓電流源之示例性實施。
圖6示出根據本公開內容之某些方面之用以增加增益並包括第一信號路徑及第二信號路徑之放大器之示例。
圖7示出根據本公開內容某些方面之第一信號路徑包括第一電容器且第二信號路徑包括第二電容器之示例。
圖8示出根據本公開內容某些方面之第一信號路徑包括第一電阻器且第二信號路徑包括第二電阻器之示例。
圖9示出根據本公開內容某些方面之放大器之另一示例。
圖10為根據本公開內容某些方面之說明用以增加放大器之增益之方法之流程圖。
410:差分輸入
412:第一輸入
414:第二輸入
415:第一電晶體
418:第二電晶體
420:偏壓電流源
425:第二偏壓電流源
432:源極電阻器
434:源極電容器
440:第一負載
450:第二負載
460:第一輸出節點
464:第一輸出
465:第二節點
467:第二輸出
470:差分輸出
480:信道
482:第一傳輸線
484:第二傳輸線
605:放大器
615:第一信號路徑
618:第二信號路徑
VDD:電源供應軌

Claims (34)

  1. 一種放大器，包括： 第一電晶體，包括閘極、汲極及源極，其中該第一電晶體之該閘極耦接至該放大器之第一輸入； 第二電晶體，包括閘極、汲極及源極，其中該第二電晶體之該閘極耦接至該放大器之第二輸入； 第一信號路徑，耦接於該放大器之該第一輸入與該第二電晶體之該源極之間； 第二信號路徑，耦接於該放大器之該第二輸入與該第一電晶體之該源極之間； 第一負載，耦接至該第一電晶體之該汲極；以及 第二負載，耦接至該第二電晶體之該汲極。
  2. 如請求項1所述之放大器，進一步包括： 電阻器，耦接於該第一電晶體之該源極與該第二電晶體之該源極之間；以及 電容器，耦接於該第一電晶體之該源極與該第二電晶體之該源極之間。
  3. 如請求項1所述之放大器，其中該第一信號路徑包括第一電容器，且該第二信號路徑包括第二電容器。
  4. 如請求項3所述之放大器，進一步包括耦接至該第一電晶體之該源極的第一偏壓電流源以及耦接至該第二電晶體之該源極的第二偏壓電流源。
  5. 如請求項3所述之放大器，進一步包括： 電阻-電感電路，耦接於該第一電晶體之該源極與該第二電晶體之該源極之間，該電阻-電感電路包括： 電阻器； 第一電感器； 第二電感器，其中該第一電感器及該第二電感器係與該電阻器串接；以及 電容器，耦接於該第一電晶體之該源極與該第二電晶體之該源極之間。
  6. 如請求項3所述之放大器，其中該第一信號路徑進一步包括與該第一電容器串接的第一電阻器，且該第二信號路徑進一步包括與該第二電容器串接的第二電阻器。
  7. 如請求項6所述之放大器，進一步包括： 第一阻抗匹配電路，耦接至該第一電阻器，該第一阻抗匹配電路包括： 第三電阻器；以及 第一電感器，與該第三電阻器串接；以及 第二阻抗匹配電路，耦接至該第二電阻器，該第二阻抗匹配電路包括： 第四電阻器；以及 第二電感器，與該第四電阻器串接。
  8. 如請求項1所述之放大器，進一步包括： 第一阻抗匹配電路，耦接至該放大器之該第一輸入，該第一阻抗匹配電路包括： 第一電阻器；以及 第一電感器，與該第一電阻器串接；以及 第二阻抗匹配電路，耦接至該放大器之該第二輸入，該第二阻抗匹配電路包括： 第二電阻器；以及 第二電感器，與該第二電阻器串接。
  9. 如請求項1所述之放大器，其中該第一負載包括第一負載電阻器，且該第二負載包括一第二負載電阻器。
  10. 如請求項9所述之放大器，其中該第一負載進一步包括串接該第一負載電阻器的第一負載電感器，且該第二負載進一步包括串接該第二負載電阻器的第二負載電感器。
  11. 如請求項10所述之放大器，其中該第一負載耦接於該第一電晶體之該汲極與接地之間，且該第二負載耦接於該第二電晶體之該汲極與該接地之間。
  12. 如請求項1所述之放大器，其中該第一電晶體包括第一P型場效電晶體（PFET），且該第二電晶體包括第二P型場效電晶體。
  13. 如請求項12所述之放大器，其中該第一負載耦接於該第一電晶體之該汲極與接地之間，且該第二負載耦接於該第二電晶體之該汲極與該接地之間。
  14. 如請求項13所述之放大器，進一步包括耦接於該第一電晶體之該源極與電壓供應軌之間的第一偏壓電流源以及耦接於該第二電晶體之該源極與該電壓供應軌之間的第二偏壓電流源。
  15. 如請求項1所述之放大器，進一步包括： 第三電晶體，包括閘極、汲極及源極，其中該第三電晶體之該閘極耦接至該放大器之該第一輸入，且該第三電晶體之該汲極耦接至該第一負載；以及 第四電晶體，包括閘極、汲極及源極，其中該第四電晶體之該閘極耦接至該放大器之該第二輸入，且該第四電晶體之該汲極耦接至該第二負載。
  16. 如請求項15所述之放大器，其中該第一信號路徑包括第一電容器，且該第二信號路徑包括第二電容器。
  17. 如請求項16所述之放大器，其中該第一信號路徑進一步包括串接該第一電容器的第一電阻器，且該第二信號路徑進一步包括串接該第二電容器的第二電阻器。
  18. 如請求項15所述之放大器，進一步包括： 第一偏壓電流源，耦接該第一電晶體之該源極； 第二偏壓電流源，耦接該第二電晶體之該源極； 第三偏壓電流源，耦接該第三電晶體之該源極；以及 第四偏壓電流源，耦接該第四電晶體之該源極。
  19. 一種系統，包括： 傳送器； 信道，耦接該傳送器之輸出，該信道包括第一傳輸線及第二傳輸線； 放大器，具有第一輸入及第二輸入，其中該第一輸入耦接至該信道之該第一傳輸線，該第二輸入耦接至該信道之該第二傳輸線，且該放大器包括： 第一電晶體，包括閘極、汲極及源極，其中該第一電晶體之該閘極耦接該放大器之該第一輸入； 第二電晶體，包括閘極、汲極及源極，其中該第二電晶體之該閘極耦接該放大器之該第二輸入； 第一信號路徑，耦接於該放大器之該第一輸入與該第二電晶體之該源極之間； 第二信號路徑，耦接於該放大器之該第二輸入與該第一電晶體之該源極之間； 第一負載，耦接至該第一電晶體之該汲極；以及 第二負載，耦接至該第二電晶體之該汲極。
  20. 如請求項19所述之系統，其中該放大器進一步包括： 電阻器，耦接於該第一電晶體之該源極與該第二電晶體之該源極之間；以及 電容器，耦接於該第一電晶體之該源極與該第二電晶體之該源極之間。
  21. 如請求項19所述之系統，其中該第一信號路徑包括第一電容器，且該第二信號路徑包括第二電容器。
  22. 如請求項21所述之系統，進一步包括耦接至該第一電晶體之該源極的第一偏壓電流源以及耦接至該第二電晶體之該源極的第二偏壓電流源。
  23. 如請求項21所述之系統，其中該第一信號路徑進一步包括串接該第一電容器的第一電阻器，且該第二信號路徑進一步包括串接該第二電容器的第二電阻器。
  24. 如請求項19所述之系統，其中該傳送器被整合於第一晶片上，且該放大器被整合於第二晶片上。
  25. 如請求項24所述之系統，其中該系統進一步包括基板，該第一晶片及該第二晶片係安裝於該基板上；該信道之該第一傳輸線包括在該基板上的第一金屬走線，且該信道之該第二傳輸線包括在該基板上的第二金屬走線。
  26. 如請求項19所述之系統，其中該放大器具有耦接於該第一電晶體之該汲極與該第一負載之間的第一輸出，且該放大器具有耦接於該第二電晶體之該汲極與該第二負載之間的第二輸出，且該系統進一步包括： 截剪器，耦接至該放大器之該第一輸出及該第二輸出。
  27. 如請求項26所述之系統，進一步包括： 解串器，具有輸入及輸出，其中該解串器之該輸入耦接至該截剪器之輸出；以及 處理器，耦接至該解串器之該輸出。
  28. 一種用以增加放大器之增益之方法，其中該放大器包括第一電晶體、第二電晶體、耦接該第一電晶體之汲極的第一負載以及耦接該第二電晶體之汲極的第二負載，該方法包括： 以第一輸入信號驅動該第一電晶體之閘極； 以第二輸入信號驅動該第二電晶體之閘極； 耦接該第一輸入信號至該第二電晶體之源極；以及 耦接該第二輸入信號至該第一電晶體之源極。
  29. 如請求項28所述之方法，其中： 耦接該第一輸入信號至該第二電晶體之該源極包括透過第一電容器耦接該第一輸入信號至該第二電晶體之該源極；以及 耦接該第二輸入信號至該第一電晶體之該源極包括透過第二電容器耦接該第二輸入信號至該第一電晶體之該源極。
  30. 如請求項28所述之方法，其中： 耦接該第一輸入信號至該第二電晶體之該源極包括透過經串接之第一電容器及第一電阻器耦接該第一輸入信號至該第二電晶體之該源極；以及 耦接該第二輸入信號至該第一電晶體之該源極包括透過經串接之第二電容器及第二電阻器耦接該第二輸入信號至該第一電晶體之該源極。
  31. 如請求項28所述之方法，其中： 耦接該第一輸入信號至該第二電晶體之該源極包括輸入該第一輸入信號之電流至該第二電晶體之該源極；以及 耦接該第二輸入信號至該第一電晶體之該源極包括輸入該第二輸入信號之電流至該第一電晶體之該源極。
  32. 如請求項28所述之方法，進一步包括： 以第一偏壓電流加偏壓於該第一電晶體；以及 以第二偏壓電流加偏壓於該第二電晶體。
  33. 如請求項28所述之方法，其中該放大器包括耦接於該第一電晶體之該源極與該第二電晶體之該源極之間的電阻器以及耦接至該第一電晶體之該源極及該第二電晶體之該源極的電容器。
  34. 一種增加放大器之增益之裝置，其中該放大器包括第一電晶體、第二電晶體、耦接該第一電晶體之汲極的第一負載及耦接該第二電晶體之汲極的第二負載，該裝置包括： 用於以第一輸入信號驅動該第一電晶體之閘極之構件； 用於以第二輸入信號驅動該第二電晶體之閘極之構件； 用於耦接該第一輸入信號至該第二電晶體之源極之構件；以及 用於耦接該第二輸入信號至該第一電晶體之源極之構件。
TW109133606A 2019-10-17 2020-09-28 具有增益提升之放大器 TW202127816A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/656,310 2019-10-17
US16/656,310 US10819303B1 (en) 2019-10-17 2019-10-17 Amplifier with gain boosting

Publications (1)

Publication Number Publication Date
TW202127816A true TW202127816A (zh) 2021-07-16

Family

ID=72826977

Family Applications (1)

Application Number Title Priority Date Filing Date
TW109133606A TW202127816A (zh) 2019-10-17 2020-09-28 具有增益提升之放大器

Country Status (5)

Country Link
US (1) US10819303B1 (zh)
EP (1) EP4046275A1 (zh)
CN (1) CN114616755A (zh)
TW (1) TW202127816A (zh)
WO (1) WO2021076278A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20230305737A1 (en) * 2022-03-22 2023-09-28 Silicon Laboratories Inc. External Nonvolatile Memory with Additional Functionality

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5625307A (en) * 1992-03-03 1997-04-29 Anadigics, Inc. Low cost monolithic gallium arsenide upconverter chip
US7535330B2 (en) * 2006-09-22 2009-05-19 Lsi Logic Corporation Low mutual inductance matched inductors
US8570106B2 (en) * 2011-05-13 2013-10-29 Qualcomm, Incorporated Positive feedback common gate low noise amplifier
EP2557687B1 (en) * 2011-08-11 2018-06-13 Telefonaktiebolaget LM Ericsson (publ) Low-noise amplifier, receiver, method and computer program
US9148087B1 (en) * 2014-05-16 2015-09-29 Kandou Labs, S.A. Symmetric is linear equalization circuit with increased gain
US9755600B1 (en) * 2016-02-22 2017-09-05 Xilinx, Inc. Linear gain code interleaved automatic gain control circuit
US10027297B2 (en) * 2016-09-16 2018-07-17 Qualcomm Incorporated Variable gain amplifier with coupled degeneration resistance and capacitance

Also Published As

Publication number Publication date
CN114616755A (zh) 2022-06-10
EP4046275A1 (en) 2022-08-24
WO2021076278A1 (en) 2021-04-22
US10819303B1 (en) 2020-10-27

Similar Documents

Publication Publication Date Title
US8964825B2 (en) Analog signal current integrators with tunable peaking function
US6392487B1 (en) Variable gain amplifier
US7839217B2 (en) High-frequency amplifier, high-frequency module, and mobile wireless apparatus using the same
US7902924B2 (en) Current-controlled CMOS (C3MOS) fully differential integrated wideband amplifier/equalizer with adjustable gain and frequency response without additional power or loading
US7656939B2 (en) Adaptive equalizer with passive and active stages
US7812641B2 (en) Wireline transmission circuit
US8890615B2 (en) Buffering apparatus and method
US20160056779A1 (en) Wideband bias circuits and methods
US10230340B1 (en) Wide modulation bandwidth radio frequency circuit
US20170187399A1 (en) Transmitter output driver circuits for high data rate applications, and methods of their operation
TW202127816A (zh) 具有增益提升之放大器
JP5308243B2 (ja) 可変ゲイン回路
TWI475798B (zh) 放大器電路、積體電路以及射頻通信單元
TWI710210B (zh) 偏壓裝置
US20090231040A1 (en) Output driver having pre-emphasis capability
US11264962B2 (en) Fully differential amplifier including feedforward path
Yilmazer et al. Design and comparison of high bandwidth limiting amplifier topologies
US11750162B1 (en) Variable gain amplifier system including separate bandwidth control based on inductance contribution
JP2021087189A (ja) 光受信用回路および光受信器
CN108390657B (zh) 一种基于有源电感的宽带模拟均衡器集成电路
US11509266B2 (en) Voltage-controlled oscillator (VCO) with LC circuit and series resistors
US20230370038A1 (en) Low-voltage high-speed programmable equalization circuit
CN113273079B (zh) 偏置电路和功率放大器电路
WO2023115456A1 (zh) 一种连续时间线性均衡电路和宽带接收机
US8872590B2 (en) Low-noise signal amplifying circuit and method thereof