CN114616755A - 具有增益提升的放大器 - Google Patents

具有增益提升的放大器 Download PDF

Info

Publication number
CN114616755A
CN114616755A CN202080072408.3A CN202080072408A CN114616755A CN 114616755 A CN114616755 A CN 114616755A CN 202080072408 A CN202080072408 A CN 202080072408A CN 114616755 A CN114616755 A CN 114616755A
Authority
CN
China
Prior art keywords
transistor
coupled
source
amplifier
resistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202080072408.3A
Other languages
English (en)
Inventor
J·W·朴
孙博
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qualcomm Inc
Original Assignee
Qualcomm Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qualcomm Inc filed Critical Qualcomm Inc
Publication of CN114616755A publication Critical patent/CN114616755A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H03F3/45197—Pl types
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
    • H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H03F3/45183—Long tailed pairs
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G1/00—Details of arrangements for controlling amplification
    • H03G1/0005—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal
    • H03G1/0017—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal the device being at least one of the amplifying solid state elements of the amplifier
    • H03G1/0029—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal the device being at least one of the amplifying solid state elements of the amplifier using FETs
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G3/00—Gain control in amplifiers or frequency changers
    • H03G3/20—Automatic control
    • H03G3/30—Automatic control in amplifiers having semiconductor devices
    • H03G3/3036—Automatic control in amplifiers having semiconductor devices in high-frequency amplifiers or in frequency-changers
    • H03G3/3042—Automatic control in amplifiers having semiconductor devices in high-frequency amplifiers or in frequency-changers in modulators, frequency-changers, transmitters or power amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G5/00—Tone control or bandwidth control in amplifiers
    • H03G5/16—Automatic control
    • H03G5/24—Automatic control in frequency-selective amplifiers
    • H03G5/28—Automatic control in frequency-selective amplifiers having semiconductor devices
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/02—Transmitters
    • H04B1/04—Circuits
    • H04B1/0475—Circuits with means for limiting noise, interference or distortion
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6627—Waveguides, e.g. microstrip line, strip line, coplanar line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6644—Packaging aspects of high-frequency amplifiers
    • H01L2223/6655—Matching arrangements, e.g. arrangement of inductive and capacitive components
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/222—A circuit being added at the input of an amplifier to adapt the input impedance of the amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/267—A capacitor based passive circuit, e.g. filter, being used in an amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/301—Indexing scheme relating to amplifiers the loading circuit of an amplifying stage comprising a coil
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/451—Indexing scheme relating to amplifiers the amplifier being a radio frequency amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45178—Indexing scheme relating to differential amplifiers the differential amplifier contains one or more extra resistors in the active load circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45201—Indexing scheme relating to differential amplifiers the differential amplifier contains one or more reactive elements, i.e. capacitive or inductive elements, in the load
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45318—Indexing scheme relating to differential amplifiers the AAC comprising a cross coupling circuit, e.g. two extra transistors cross coupled
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45464—Indexing scheme relating to differential amplifiers the CSC comprising one or more coils
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45468—Indexing scheme relating to differential amplifiers the CSC comprising a cross coupling circuit, e.g. comprising two cross-coupled transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45526—Indexing scheme relating to differential amplifiers the FBC comprising a resistor-capacitor combination and being coupled between the LC and the IC
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45554—Indexing scheme relating to differential amplifiers the IC comprising one or more coils
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45594—Indexing scheme relating to differential amplifiers the IC comprising one or more resistors, which are not biasing resistor
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45638—Indexing scheme relating to differential amplifiers the LC comprising one or more coils
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45702—Indexing scheme relating to differential amplifiers the LC comprising two resistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G2201/00—Indexing scheme relating to subclass H03G
    • H03G2201/10—Gain control characterised by the type of controlled element
    • H03G2201/103—Gain control characterised by the type of controlled element being an amplifying element
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G3/00—Gain control in amplifiers or frequency changers
    • H03G3/20—Automatic control
    • H03G3/30—Automatic control in amplifiers having semiconductor devices
    • H03G3/3036—Automatic control in amplifiers having semiconductor devices in high-frequency amplifiers or in frequency-changers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/02—Transmitters
    • H04B1/04—Circuits
    • H04B2001/0408—Circuits with power amplifiers
    • H04B2001/0416—Circuits with power amplifiers having gain or transmission power control
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03878—Line equalisers; line build-out devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Amplifiers (AREA)

Abstract

在某些方面中，一种放大器(605)包括：第一晶体管(415)，包括栅极、漏极和源极，其中第一晶体管(415)的栅极耦合到该放大器(605)的第一输入部(412)。该放大器(605)还包括：第二晶体管(418)，包括栅极、漏极和源极，其中第二晶体管(418)的栅极耦合到该放大器(605)的第二输入部(414)。该放大器(605)还包括耦合在该放大器(605)的第一输入部(412)与第二晶体管(418)的源极之间的第一信号路径(615)、耦合在该放大器(605)的第二输入部(414)与第一晶体管(415)的源极之间的第二信号路径(618)、耦合到第一晶体管(415)的漏极的第一负载、和耦合到第二晶体管(418)的漏极的第二负载。

Description

具有增益提升的放大器
优先权的声明
本专利申请要求于2019年10月17日提交并转让给本专利申请的受让人的题为“AMPLIFIER WITH GAIN BOOSTING”的申请号16/656,310的优先权，并且在此通过引用明确并入本文中。
技术领域
本公开的各方面一般涉及信号放大，并且更具体地涉及放大器。
背景技术
在一种系统中，信号可以跨通道从发射设备被发射到接收设备。该通道可以用作低通滤波器，其中该通道在高频处使信号衰减越来越大的量。频率相关衰减可以引起(尤其是在高频处)跨通道发射的信号的失真。为了解决这个问题，接收设备可以包括具有在高频处的增益提升的放大器以补偿在高频处的高信号衰减。
发明内容
下文呈现一个或多个实现的简化概述以便提供对这样的实现的基本理解。本概述不是所有预见到的实现的广泛概述并且既不旨在识别所有实现的重要或关键元件也不旨在划定任何或所有实现的范围。其唯一目的是以简化形式呈现一个或多个实现的一些概念作为对稍后呈现的更详细描述的前序。
第一方面涉及一种放大器。该放大器包括：第一晶体管，包括栅极、漏极和源极，其中第一晶体管的栅极耦合到该放大器的第一输入部。该放大器还包括：第二晶体管，包括栅极、漏极和源极，其中第二晶体管的栅极耦合到该放大器的第二输入部。该放大器还包括：第一信号路径，耦合在该放大器的第一输入部与第二晶体管的源极之间；第二信号路径，耦合在该放大器的第二输入部与第一晶体管的源极之间；第一负载，耦合到第一晶体管的漏极；以及第二负载，耦合到第二晶体管的漏极。
第二方面涉及一种系统。该系统包括：发射机；以及通道，耦合到发射机的输出部，该通道包括第一传输线路和第二传输线路。该系统还包括：放大器，具有第一输入部和第二输入部，其中第一输入部耦合到通道的第一传输线路，并且第二输入部耦合到通道的第二传输线路。该放大器包括：第一晶体管，包括栅极、漏极和源极，其中第一晶体管的栅极耦合到放大器的第一输入部。该放大器还包括；第二晶体管，其包括栅极、漏极和源极，其中第二晶体管的栅极耦合到放大器的第二输入部。该放大器还包括：第一信号路径，其耦合在放大器的第一输入部与第二晶体管的源极之间；第二信号路径，其耦合在放大器的第二输入部与第一晶体管的源极之间；第一负载，耦合到第一晶体管的漏极；以及第二负载，耦合到第二晶体管的漏极。
第三方面涉及一种用于增加放大器的增益的方法，其中放大器包括第一晶体管、第二晶体管、耦合到第一晶体管的漏极的第一负载、以及耦合到第二晶体管的漏极的第二负载。该方法包括：利用第一输入信号来驱动第一晶体管的栅极；利用第二输入信号来驱动第二晶体管的栅极；将第一输入信号耦合到第二晶体管的源极；以及将第二输入信号耦合到第一晶体管的源极。
第四方面涉及一种用于增加放大器的增益的装置，其中放大器包括第一晶体管、第二晶体管、耦合到第一晶体管的漏极的第一负载、以及耦合到第二晶体管的漏极的第二负载。该装置包括：用于利用第一输入信号来驱动第一晶体管的栅极的部件；用于利用第二输入信号来驱动第二晶体管的栅极的部件；用于将第一输入信号耦合到第二晶体管的源极的部件；以及用于将第二输入信号耦合到第一晶体管的源极的部件。
附图说明
图1A示出了根据本公开的某些方面的包括第一设备和第二设备的示例性系统。
图1B示出了根据本公开的某些方面的其中第一设备被集成在第一芯片上并且第二设备被集成在第二芯片上的示例。
图1C示出了根据本公开的某些方面的其中第一设备包括调制解调器并且第二设备包括处理器的示例。
图1D示出了根据本公开的某些方面的其中第一设备包括存储器设备并且第二设备包括处理器的示例。
图2是示出根据本公开的某些方面的通道的示例性频率响应和具有在高频处的增益提升的放大器的示例性频率响应的曲线图。
图3A示出了包括根据本公开的某些方面的放大器的接收机的示例。
图3B示出了包括根据本公开的某些方面的放大器的接收机的另一示例。
图4示出了根据本公开的某些方面的包括源极电阻器和源极电容器的放大器的示例。
图5示出了根据本公开的某些方面的负载和偏置电流源的示例性实现。
图6示出了根据本公开的某些方面的包括用于增加增益的第一信号路径和第二信号路径的放大器的示例。
图7示出了根据本公开的某些方面的其中第一信号路径包括第一电容器并且第二信号路径包括第二电容器的示例。
图8示出了根据本公开的某些方面的其中第一信号路径包括第一电阻器并且第二信号路径包括第二电阻器的示例。
图9示出了根据本公开的某些方面的放大器的另一示例。
图10是图示了根据本公开的某些方面的用于增加放大器的增益的方法的流程图。
具体实施方式
下面结合附图阐述的详细描述旨在为各种配置的描述并且不旨在表示本文描述的概念可以被实践于其中的仅有配置。详细描述包括出于提供对各种概念的透彻理解的目的的具体细节。然而，对本领域技术人员将明显的是，这些概念可以在没有这些具体细节的情况下来实践。在一些实例中，众所周知的结构和部件以框图形式示出以便避免模糊这样的概念。
图1A示出了根据本公开的各方面的系统110的示例。系统110包括第一设备115、第二设备120、第一串行器/解串器(SerDes)接口130和第二SerDes接口140。第一SerDes接口130和第二SerDes接口140促进通过一个或多个串行通道(还被称为串行链路)在第一设备115与第二设备120之间的高速通信。SerDes的优点在于SerDes减少在第一设备115与第二设备120之间的通信所需要的输入/输出(I/O)管脚和通道的数量。
第一SerDes接口130包括第一串行器132、第一发射机134、第一接收机136和第一解串器138。第二SerDes接口140包括第二串行器144、第二发射机142、第二接收机146和第二解串器148。第一发射机134经由第一通道150耦合到第二接收机146，并且第二发射机142经由第二通道160耦合到第一接收机136。在图1A中的示例中，第一通道150是包括第一传输线路152和第二传输线路154的差分通道，并且第二通道160是包括第三传输线路162和第四传输线路164的差分通道。
第一串行器132、第一发射机134、第二接收机146和第二解串器148促进通过第一通道150从第一设备115到第二设备120的通信。在这方面，第一串行器132被配置为从第一设备115接收并行数据，并且将所接收的并行数据转换成串行数据流(例如，串行数据位)。第一发射机134被配置为将串行数据流作为差分数据信号通过第一通道150发射。
第二接收机146被配置为通过第一通道150从第一发射机134接收差分数据信号，并将差分数据信号转换成串行数据流。第二解串器148被配置为将来自第二接收机146的串行数据流转换成并行数据，并将并行数据输出到第二设备120。
第二串行器144、第二发射机142、第一接收机136和第一解串器138促进通过第二通道160从第二设备120到第一设备115的通信。在这方面，第二串行器144被配置为从第二设备120接收并行数据，并将所接收的并行数据转换成串行数据流(例如，串行数据位)。第二发射机142被配置为将串行数据流作为差分数据信号通过第二通道160发射。
第一接收机136被配置为通过第二通道160从第二发射机142接收差分数据信号，并将差分数据信号转换成串行数据流。第一解串器138被配置为将来自第一接收机136的串行数据流转换成并行数据，并且将并行数据输出到第一设备115。因此，第一SerDes接口130和第二SerDes接口140促进在第一设备115与第二设备120之间的双向通信。
图1B示出了其中第一设备115和第一SerDes接口130被集成在第一芯片170上并且第二设备120和第二SerDes接口140被集成在第二芯片172上的示例。在该示例中，第一SerDes接口130和第二SerDes接口140促进在第一设备115与第二设备120之间的芯片到芯片通信。第一芯片170和第二芯片172可以被安装在衬底175(例如，印刷电路板(PCB)、陶瓷等)上。在该示例中，第一传输线路152可以包括衬底175上的第一金属迹线，第二传输线路154可以包括衬底175上的第二金属迹线，第三传输线路162可以包括衬底175上的第三金属迹线，并且第四传输线路164可以包括衬底175上的第四金属迹线。
在某些方面中，系统110可以是包括第一设备115和第二设备120的无线移动设备(例如，手机)的部分。图1C示出了其中第一设备115包括调制解调器180(例如，蜂窝调制解调器)并且第二设备120包括处理器185的一个示例，其中第一SerDes接口130和第二SerDes接口140促进在调制解调器180与处理器185之间的双向通信。在该示例中，调制解调器180被配置为支持在处理器185与无线通信设备(例如，基站、接入点等)之间的无线通信。在这方面，调制解调器180可以被配置为经由一个或多个天线(未示出)从无线通信设备接收射频(RF)信号，将RF信号转换成并行数据，并将并行数据输出到第一SerDes接口130以用于经由第一通道150传输到处理器185。调制解调器180还可以被配置为经由第一SerDes接口130从处理器185接收数据，将该数据转换成RF信号，并经由一个或多个天线将该RF信号发射到无线通信设备。调制解调器180可以包括RF前端电路和基带处理器。处理器185可以包括处理器内核、数字信号处理器(DSP)、专用集成电路(ASIC)、现场可编程门阵列(FPGA)或其他可编程逻辑器件、或其任何组合。
图1D示出了其中第一设备115包括存储器设备190并且第二设备120包括处理器195的另一示例。在该示例中，第一SerDes接口130和第二SerDes接口140向处理器195提供对存储器设备190的高速存取。存储器设备190可以包括动态随机存取存储器(DRAM)设备(例如，双倍数据速率(DDR)DRAM设备)或另一类型的存储器设备。处理器195可以包括处理器内核、数字信号处理器(DSP)、专用集成电路(ASIC)、现场可编程门阵列(FPGA)或其他可编程逻辑器件、或其任何组合。
应当理解，本公开不限于以上示例，并且第一设备115和第二设备120可以包括其他类型的设备。
第一通道150可以用作低通滤波器，其中第一通道150在高频处使信号衰减越来越大的量。这个的示例被图示在图2中，其示出了第一通道150的频率响应210的示例。在图2中，垂直轴示出以分贝(dB)为单位的信号幅值并且水平轴示出在对数标度上的频率。如图2中所示出的，第一通道150的频率响应210在高频处滚降，指示在高频处越来越大的信号衰减(即，信号损耗)。在高频处的高信号衰减使以不断增加的数据速率(例如，每秒几千兆比特)通过第一通道150发射数据越来越具有挑战性。
为了补偿在高频处的高信号衰减，第二接收机146可以包括具有在高频处的增益提升的放大器(也被称为均衡器)。在这方面，图3A示出了其中第二接收机146包括耦合到第一通道150的放大器310的示例。放大器310的增益在高频处增加以补偿第一通道150中在高频处越来越大的信号衰减(即，信号损耗)。该示例被图示在图2中，其示出了放大器310的频率响应220的示例。如图2中所示出的，放大器310的增益在高频处被提升以补偿第一通道150中在高频处越来越大的信号衰减。结果，第一通道150和放大器310的组合频率响应230在较宽的频带上大致平坦，其增加了数据可以通过第一通道150被发射的速率。因此，放大器310允许数据以更高数据速率通过第一通道150被发送。
在图3A中的示例中，第二接收机146还包括耦合到放大器310的输出部的限幅器320。限幅器320被配置为将放大器310的输出信号转换成串行数据流(例如，串行数据位)，其被输出到第二解串器148。如以上所讨论的，第二解串器148将串行数据流转换成并行数据，其可以被输出到第二设备120(在图1A中示出)。应当理解，第二接收机146还可以包括未示出在图3A中的一个或多个附加的元件(例如，前置放大器、时钟数据恢复(CDR)电路等)。
图3B示出了其中第一接收机136包括具有在高频处的增益提升以补偿第二通道160中在高频处的高信号衰减(即，信号损耗)的放大器330的示例。在该示例中，第二通道160可以具有与第一通道150相似的频率响应210，并且放大器330可以具有与第二接收机146中的放大器310相似的频率响应220。在该示例中，放大器330的增益在高频处被提升以补偿第二通道160中在高频处越来越大的信号衰减。
在该示例中，第一接收机136还包括耦合到放大器330的输出部的限幅器340。限幅器340被配置为将放大器330的输出信号转换成串行数据流(例如，串行数据位)，其被输出到第一解串器138。如以上所讨论的，第一解串器138将串行数据流转换成并行数据，其可以被输出到第一设备115(示出在图1A中)。应认识到，第一接收机136还可以包括未示出在图3B中的一个或多个附加元件(例如，前置放大器、时钟数据恢复(CDR)电路等)。
图4示出了根据本公开的各方面的放大器405的示例。放大器405可以用于实现第二接收机146中的放大器310和第一接收机136中的放大器330(即，放大器310和放大器330可以各自为图4中示出的放大器405的单独实例)。
放大器405具有包括第一输入部412和第二输入部414的差分输入部410。差分输入部410可以耦合到包括第一传输线路482和第二传输线路484的通道480。放大器405的第一输入部412可以耦合到通道480的第一传输线路482，并且放大器405的第二输入部414可以耦合到通道480的第二传输线路484。对于其中放大器405实现第二接收机146中的放大器310的示例，通道480对应于第一通道150，第一传输线路482对应于第一传输线路152，并且第二传输线路484对应于第二传输线路154。对于其中放大器405实现第一接收机136中的放大器330的示例，通道480对应于第二通道160，第一传输线路482对应于第三传输线路162，并且第二传输线路484对应于第四传输线路164。
在图4中的示例中，放大器405具有包括第一输出部464和第二输出部467的差分输出部470。差分输出部470可以耦合到限幅器的输入部。对于其中放大器405实现第二接收机146中的放大器310的示例，差分输出部470可以耦合到图3A中示出的限幅器320。对于其中放大器405实现第一接收机136中的放大器330的示例，差分输出部470可以耦合到图3B中示出的限幅器340。
放大器405被配置为在差分输入部处接收来自通道480的差分输入信号，将所接收的差分输入信号按增益放大以生成差分输出信号，并在差分输出部470处输出差分输出信号。如下面进一步讨论的，放大器405的增益在高频处被提升以补偿通道480中在高频处的高信号衰减(即，信号损耗)。差分输入信号可以对应于由以上讨论的第一发射机134或第二发射机142发射的差分数据信号。
在图4中的示例中，放大器405包括第一晶体管415和第二晶体管418。第一晶体管415的栅极耦合到放大器405的第一输入部412，并且第二晶体管418的栅极耦合到放大器405的第二输入部414。在图4中的示例中，第一晶体管415和第二晶体管418中的每个利用p型场效应晶体管(PFET)来实现。然而，应当理解，本公开不限于该示例，并且第一晶体管415和第二晶体管418中的每个可以利用另一类型的晶体管(例如，n型场效应晶体管(NFET))来实现。
放大器405还包括第一偏置电流源420和第二偏置电流源425。第一偏置电流源420耦合到第一晶体管415的源极，并被配置为生成用于使第一晶体管415偏置的第一偏置电流。第二偏置电流源425耦合到第二晶体管418的源极，并被配置为生成用于使第二晶体管418偏置的第二偏置电流。第一偏置电流和第二偏置电流可以各自为直流(DC)电流。第一偏置电流和第二偏置电流可以具有大致相同的电流水平。在图4中的示例中，第一偏置电流源420耦合在第一晶体管415的源极与电压供应轨VDD之间，并且第二偏置电流源425耦合在第二晶体管418的源极与电压供应轨VDD之间。
放大器405还包括第一负载440和第二负载450。第一负载440耦合在第一晶体管415的漏极与接地点之间，并且第二负载450耦合在第二晶体管418的漏极与接地点之间。第一负载440和第二负载450中的每个可以包括电阻负载、电感负载、或电阻负载和电感负载两者，如下面进一步讨论的。在图4中的示例中，放大器405的第一输出部464耦合到位于第一晶体管415的漏极与第一负载440之间的第一输出节点460。放大器405的第二输出部467耦合到位于第二晶体管418的漏极与第二负载445之间的第二节点465。
放大器405还包括并联耦合在第一晶体管415的源极与第二晶体管418的源极之间的源极电阻器432和源极电容器434。在低频处，源极电阻器432提供在第一晶体管415的源极与第二晶体管418的源极之间的源极负反馈(degenerative)电阻，其减小放大器405在低频处的增益。放大器405的低频增益可以与源极电阻器432的阻抗大致成反比。因此，可以通过调整源极电阻器432的阻抗调整(即，调谐)放大器310的低频增益。在这方面，源极电阻器432可以利用(由通过图4中的源极电阻器432的箭头所指示的)可变电阻器来实现以提供低频增益(还被称为DC增益)的可调谐性。
源极电容器434在低频处具有高阻抗，其允许源极电阻器432减小放大器405在低频处的增益，如以上所讨论的。源极电容器434在高频处具有低阻抗，并且可以在高频处接近短路路径。由于源极电容器434与源极电阻器432并联耦合，所以源极电容器434在高频处使源极电阻器432短路。这大幅减小在第一晶体管415的源极与第二晶体管418的源极之间的源极负反馈电阻，从而使放大器310的增益增加。结果，放大器405的增益在高频处被提升以在高频处提供对通道480中的高信号衰减(即，信号损耗)的补偿。
在图4中的示例中，放大器405包括第一阻抗匹配电阻器462和第二阻抗匹配电阻器466。第一阻抗匹配电阻器462耦合在放大器405的第一输入部412与接地点之间，并且第二阻抗匹配电阻器466耦合在放大器405的第二输入部414与接地点之间。第一阻抗匹配电阻器462被配置为提供与第一传输线路482的阻抗匹配，并且第二阻抗匹配电阻器466被配置为提供与第二传输线路484的阻抗匹配。阻抗匹配增加从通道480到放大器405的功率传输。
图5示出了根据某些方面的第一偏置电流源420和第二偏置电流源425的示例性实现。在该示例中，第一偏置电流源420利用具有由偏置电压VB偏置的栅极、耦合到第一晶体管415的源极的漏极和耦合到电压供应轨VDD的源极的第一电流晶体管530(例如，PFET)来实现。此外，在该示例中，第二偏置电流源425利用具有由偏置电压VB偏置的栅极、耦合到第二晶体管418的源极的漏极和耦合到电压供应轨VDD的源极的第二电流晶体管535(例如，PFET)来实现。在该示例中，第一偏置电流的电流水平由施加到第一电流晶体管530的栅极的偏置电压VB设置，并且第二偏置电流的电流水平由施加到第二电流晶体管535的栅极的偏置电压VB设置。应当理解，本公开不限于图5中示出的示例性实现，并且第一偏置电流源420和第二偏置电流源425中的每个可以利用被配置为生成偏置电流(例如，DC偏置电流)的另一类型的电路来实现。
图5还示出了根据某些方面的第一负载440和第二负载450的示例性实现。在该示例中，第一负载440包括串联耦合的第一负载电感器510和第一负载电阻器520，并且第二负载450包括串联耦合的第二负载电感器515和第二负载电阻器525。第一负载电感器510和第二负载电感器515可以具有大致相同的电感。
在某些方面中，第一负载电感器510在低频处具有低阻抗，使得第一负载440在低频处的阻抗大致等于第一负载电阻器520的阻抗。类似地，第二负载电感器515在低频处具有低阻抗，使得第二负载450在低频处的阻抗大致等于第二负载电阻器525的阻抗。在一个示例中，第一负载电阻器520可以利用(由通过第一负载电阻器520的箭头所指示的)可变电阻器来实现以提供第一负载440的低频阻抗的可调谐性。类似地，第二负载电阻器525可以利用(由通过第二负载电阻器525的箭头所指示的)可变电阻器来实现以提供第二负载450的低频阻抗的可调谐性。
放大器405的低频增益是第一负载440的低频阻抗和第二负载450的低频阻抗的函数。由于第一负载440的低频阻抗大致等于第一负载电阻器520的阻抗并且第二负载450的低频阻抗大致等于第二负载电阻器525的阻抗，所以放大器405的低频增益可以通过调整(即，调谐)第一负载电阻器520的阻抗和第二负载电阻器525的阻抗而被调整(即，调谐)。如以上所讨论的，放大器405的低频增益还可以通过调整源极电阻器432的阻抗而被调整。因此，放大器405的低频增益可以通过调整第一负载电阻器520的阻抗和第二负载电阻器525的阻抗、调整源极电阻器432的阻抗、或两者而被调整(即，调谐)。
在某些方面中，第一负载电感器510的阻抗在高频处增加并且第二负载电感器515的阻抗在高频处增加。这使第一负载440的阻抗和第二负载450的阻抗在高频处增加。第一负载440和第二负载450在高频处增加的阻抗增加放大器405在高频处的增益，并且因此向放大器405提供在高频处的附加的增益提升。除了由源极电容器434提供的增益提升之外，该增益提升使源极电阻器432在高频处短路，如以上所讨论的。
应当理解，第一负载440和第二负载450不限于图5中示出的示例性实现。例如，第一负载电感器510和第二负载电感器515可以被省略(例如，以减小第一负载440和第二负载450的面积)。
随着处理速度继续增加，存在以越来越快的数据速率在各设备之间传送数据的需要。较快的数据速率转化成跨各设备之间的通道传送的更高频率信号。较高的频率信号可以经历通道中的增加加的量的衰减(即，损耗)。为了补偿在更快数据速率下的增加的信号衰减，期望增加耦合到通道的放大器的增益提升。另外，通道中的信号衰减(即，信号损耗)随着通道的长度增加而增加。结果，放大器的增益提升可能需要被增加以便在更长的通道上传送数据。
因此，期望增加放大器的增益提升以便以更快数据速率跨通道传送数据和/或在更长的通道上传送数据。同时，可能期望减少增加放大器的增益提升所需要的功率量，尤其是对于其中放大器由电池或另一能量受限的存储设备供电的情况。
图6示出了根据本公开的各方面的放大器605的示例。放大器605可以用于实现第二接收机146中的放大器310和第一接收机136中的放大器330。放大器605包括以上参考图4讨论的第一晶体管415、第二晶体管418、第一偏置电流源420、第二偏置电流源425、第一负载440、第二负载450、源极电阻器432、和源极电容器434。由于以上根据本公开的各方面详细描述了这些元件，所以这里为简洁不重复对这些元件的详细描述。
放大器605还包括第一信号路径615和第二信号路径618。第一信号路径615耦合在放大器605的第一输入部412与第二晶体管418的源极之间，并且第二信号路径618耦合在放大器605的第二输入部414与第一晶体管415的源极之间。如下面进一步讨论的，第一信号路径615和第二信号路径618增加放大器605的增益。
在操作中，差分输入信号(例如，差分数据信号)从通道480被输入到放大器605的差分输入部410。差分输入信号包括第一输入信号和第二输入信号，其中第一输入信号被输入到放大器605的第一输入部412，并且第二输入信号被输入到放大器605的第二输入部414。第一输入信号驱动第一晶体管415的栅极，并且第二输入信号驱动第二晶体管418的栅极。第一晶体管415将第一输入信号的电压转换成流过第一负载440的第一驱动电流，并且第二晶体管418将第二输入信号的电压转换成流过第二负载450的第二驱动电流。
第一信号路径615将第一输入信号耦合到第二晶体管418的源极。这允许第一输入信号的电流流入具有相对较低的输入阻抗的第二晶体管418的源极。结果，第一输入信号的电流被添加到由第二晶体管418基于第二输入信号的电压而生成的第二驱动电流。通过将第一输入信号的电流添加到由第二晶体管418生成的第二驱动电流，第一信号路径615增加到第二负载450的总驱动电流。
类似地，第二信号路径618将第二输入信号耦合到第一晶体管415的源极。这允许第二输入信号的电流流入第一晶体管415的源极，其具有相对较低的输入阻抗。结果，第二输入信号的电流被添加到由第一晶体管415基于第一输入信号的电压而生成的第一驱动电流。通过将第二输入信号的电流添加到由第一晶体管415生成的第一驱动电流，第二信号路径618增加到第一负载440的总驱动电流。
因此，第一信号路径615增加到第二负载450的总驱动电流，并且第二信号路径618增加到第一负载440的总驱动电流。到第一负载440和第二负载450的增加的驱动电流增加放大器605的增益。该增加的增益允许放大器605补偿通道480中的较高信号衰减，这转而允许数据以更高数据速率跨通道480被发送和/或允许通道480更长。
第一信号路径615和第二信号路径618以功率高效模式增加放大器605的增益。这是因为，第一信号路径615和第二信号路径618使用已经由第一输入信号和第二输入信号提供的电流来增加放大器605的增益。
在某些方面中，第一信号路径615和第二信号路径618向放大器605提供大致等于1/2gm的输入阻抗，其中gm是第一晶体管415和第二晶体管418的跨导。这是因为，第一信号路径615将放大器605的第一输入部412耦合到第二晶体管418的源极，并且第二信号路径618将放大器605的第二输入部414耦合到第一晶体管415的源极。在这些方面中，第一晶体管415和第二晶体管418的跨导gm可以被设置为使得放大器605的输入阻抗大致等于通道480的特性阻抗以提供与通道480的良好阻抗匹配。例如，如果通道480的特性阻抗大致等于50欧姆，那么第一晶体管415和第二晶体管418的跨导gm可以被设置为使得放大器605的输入阻抗大致等于50欧姆。因此，第一信号路径615和第二信号路径618可以用于提供与通道480的阻抗匹配。
第一晶体管415和第二晶体管418的跨导gm可以通过调整由第一偏置电流源420生成的第一偏置电流和由第二偏置电流源425生成的第二偏置电流来调整(即，调谐)。对于图5中示出的第一偏置电流源420和第二偏置电流源425的示例性实现，第一偏置电流和第二偏置电流可以通过调整偏置电压VB来调整，如以上所讨论的。
图7示出了根据本公开的各方面的放大器705的另一示例。放大器705可以用于实现第二接收机146中的放大器310和第一接收机136中的放大器330。放大器705包括以上讨论的第一晶体管415、第二晶体管418、第一偏置电流源420、第二偏置电流源425、第一负载440、第二负载450、源极电阻器432、和源极电容器434。
放大器705还包括耦合在放大器705的第一输入部412与第二晶体管418的源极之间的第一信号路径615和耦合在放大器705的第二输入部414与第一晶体管415的源极之间的第二信号路径618。在该示例中，第一信号路径615包括第一电容器715，并且第二信号路径618包括第二电容器718。在某些方面中，第一电容器715被配置为在低频处具有高阻抗并且在高频处具有低阻抗。结果，第一电容器715用作高通滤波器，其将第一输入信号的高频分量耦合到第二晶体管418的源极，同时基本上阻挡第一输入信号的低频分量。类似地，第二电容器718用作高通滤波器，其将第二输入信号的高频分量耦合到第一晶体管415的源极，同时基本上阻挡第二输入信号的低频分量。
因此，第一电容器715和第二电容器718分别将第一输入信号和第二输入信号的高频分量耦合到第二晶体管418的源极和第一晶体管415的源极。结果，第一信号路径615和第二信号路径618增加放大器705在高频处的增益，并且因此增加放大器705在高频处的增益提升。在高频处的该增加的增益提升允许放大器605补偿通道480中在高频处的较高信号衰减。
第一电容器715还帮助防止第二偏置电流经由第一信号路径615泄漏到放大器705的第一输入部412。这是因为，第一电容器715基本上阻挡DC电流，并且因此基本上阻挡第二偏置电流(假设第二偏置电流是DC)。通过阻挡第二偏置电流，第一电容器715防止第一信号路径615干扰第二晶体管418的偏置。
类似地，第二电容器718帮助防止第一偏置电流经由第二信号路径618泄漏到放大器705的第二输入部414。这是因为，第二电容器718基本上阻挡DC电流，并且因此基本上阻挡第一偏置电流(假设第一偏置电流是DC)。通过阻挡第一偏置电流，第二电容器718防止第二信号路径618干扰第一晶体管415的偏置。
在某些方面中，第一信号路径615和第二信号路径618向放大器705提供在高频处大致等于1/2gm的输入阻抗。在这些方面中，第一晶体管415和第二晶体管418的跨导gm可以被设置为使得放大器605的输入阻抗大致等于通道480的特性阻抗以提供在高频处与通道480的良好阻抗匹配。如以上所讨论的，第一晶体管415和第二晶体管418的跨导gm可以通过调整由第一偏置电流源420生成的第一偏置电流和由第二偏置电流源425生成的第二偏置电流来调整(即，调谐)。
在图7中的示例中，放大器705还包括第一阻抗匹配电路720和第二阻抗匹配电路730。第一阻抗匹配电路720耦合到放大器705的第一输入部412，并且第二阻抗匹配电路730耦合到放大器705的第二输入部414。如下面进一步讨论的，第一阻抗匹配电路720和第二阻抗匹配电路730被配置为在低频处提供与通道480的阻抗匹配。
第一阻抗匹配电路720包括第一电阻器722和第一电感器724，其中第一电感器724与第一电阻器722串联耦合。第一电感器724被配置为在低频处具有低阻抗并且在高频处具有高阻抗。结果，第一阻抗匹配电路720的阻抗大致等于第一电阻器722在低频处的阻抗。在某些方面，第一电阻器722的阻抗大致等于通道480的特性阻抗(例如，50欧姆)使得第一阻抗匹配电路720提供在低频处与通道480的良好阻抗匹配。
第二阻抗匹配电路730包括第二电阻器732和第二电感器734，其中第二电感器734与第二电阻器732串联耦合。第二电感器734被配置为在低频处具有低阻抗并且在高频处具有高阻抗。结果，第二阻抗匹配电路730的阻抗大致等于第二电阻器732在低频处的阻抗。在某些方面中，第一电阻器722的阻抗大致等于通道480的特性阻抗(例如，50欧姆)使得第二阻抗匹配电路730提供在低频处与通道480的良好阻抗匹配。
因此，在该示例中，第一阻抗匹配电路720和第二阻抗匹配电路730提供在低频处与通道480的良好阻抗匹配，并且第一信号电路615和第二信号路径618提供在高频处与通道480的良好阻抗匹配。
在图7中的示例中，放大器705还包括耦合在第一晶体管415的源极与第二晶体管418的源极之间的阻感电路740。电阻感电路740包括源极电阻器432、第一源极电感器742和第二源极电感器744。第一源极电感器742和第二源极电感器744与源极电阻器432串联耦合。第一源极电感器742和第二源极电感器744中的每个被配置为在低频处具有低阻抗并且在高频处具有高阻抗。结果，阻感电路740的阻抗大致等于源极电阻器432在低频处的阻抗。这允许源极电阻器432提供在第一晶体管415的源极与第二晶体管418的源极之间的源极负反馈电阻以减小放大器705在低频处的增益，如以上所讨论的。
在高频处，由于第一源极电感器742和第二源极电感器744在高频处的高阻抗，阻感电路740具有高阻抗。阻感电路740在高频处的高阻抗帮助在高频处将来自第一信号路径615的电流引导到第二晶体管418的源极中以在高频处增加到第二负载450的总驱动电流。类似地，阻感电路740在高频处的高阻抗帮助在高频处将来自第二信号路径618的电流引导到第一晶体管415的源极中以在高频处增加到第一负载440的总驱动电流。另外，电容器434可以被调谐以提供在高频处的高阻抗以帮助将来自第一信号路径615的电流引导到第二晶体管418的源极中并将来自第二信号路径618的电流引导到第一晶体管415的源极中。在高频处到第一负载440和第二负载450的增加的驱动电流在高频处增加放大器705的增益提升。在高频处该增加的增益提升允许放大器705补偿通道480中在高频处的高信号衰减。
在该示例中，来自源极电阻器432的源极负反馈减小放大器705在低频处的跨导，这减小放大器705在低频处的增益。在高频处，第一晶体管415的源极经由第二信号路径618耦合到第二输入部414，并且第一晶体管415的栅极耦合到第一输入部412。类似地，第二晶体管418的源极经由第一信号路径615耦合到第一输入部412，并且第二晶体管418的栅极耦合到第二输入部414。结果，2vin的信号摆动在高频处被施加在第一晶体管415和第二晶体管418中的每个的跨栅极到源极，其中vin是差分输入信号的幅度。这将放大器705的跨导在高频处提升到大致2gm，其提升放大器705在高频处的增益。相反，图4中的放大器405通过在高频处使用电容器434使源极电阻器432的源极负反馈电阻短路来实现增益提升。由于在该示例中不需要电容器434来使源极负反馈电阻短路，所以电容器434可以被关断或省略。
图8示出了根据本公开的各方面的放大器805的另一示例。放大器805可以用于实现第二接收机146中的放大器310和第一接收机136中的放大器330。放大器805包括以上讨论的第一晶体管415、第二晶体管418、第一偏置电流源420、第二偏置电流源425、第一负载440、第二负载450、源极电容器434、以及阻感电路740。
放大器805还包括耦合在放大器805的第一输入部412与第二晶体管418的源极之间的第一信号路径615和耦合在放大器805的第二输入部414与第一晶体管415的源极之间的第二信号路径618。在该示例中，第一信号路径615包括第一电容器715，并且第二信号路径618包括以上讨论的第二电容器718。第一信号路径615还包括与第一电容器715串联耦合的第三电阻器815，并且第二信号路径618还包括与第二电容器718串联耦合的第四电阻器818。假设第三电阻器815和第四电阻器818具有大致相同的电阻，那么在高频处由第一信号路径615和第二信号路径618提供的输入阻抗大致等于：
Figure BDA0003596762370000181
其中RB是第三电阻器815和第四电阻器818中的每个的电阻。因此，在该示例中，第三电阻器815和第四电阻器818增加放大器805在高频处的输入阻抗。对于其中由1/2gm提供的阻抗不足够高到提供与通道480的阻抗匹配的情况，第三电阻器815和第四电阻器818可以用于增加在高频处的输入阻抗。例如，如果通道480的特性阻抗为50欧姆并且1/2gm提供30欧姆的阻抗，那么第三电阻器815和第四电阻器818中的每个的电阻可以为大致20欧姆以提供50欧姆的输入阻抗来匹配通道480的特性阻抗。
在图8中的示例中，第一阻抗匹配电路720耦合到第三电阻器815，并且第二阻抗匹配电路730耦合到第四电阻器818。假设第一电阻器722和第二电阻器732具有大致相同的电阻，那么在低频处的输入阻抗大致等于：
在低频处的输入阻抗＝RB+RIm (2)
其中是第三电阻器815和第四电阻器818中的每个的电阻，并且RIm是第一电阻器722和第二电阻器732中的每个的电阻。因此，在该示例中，放大器805在低频处的输入阻抗大致等于RB与RIm之和。对于给定RB，第一电阻器722和第二电阻器732中的每个的电阻可以被选择以提供在低频处与通道480的阻抗匹配。例如，如果通道480的特性阻抗为50欧姆并且RB为20欧姆，那么第一电阻器722和第二电阻器732中的每个的电阻可以为大致30欧姆以提供50欧姆的输入阻抗来匹配通道480的特性阻抗。
图9示出了根据本公开的各方面的放大器905的另一示例。放大器905可以用于实现第二接收机146中的放大器310和第一接收机136中的放大器330。在该示例中，放大器905包括图8中示出的放大器805的元件。放大器905还包括第三晶体管915、第四晶体管918、第三偏置电流源920、第四偏置电流源925、第二源极电阻器932和第二源极电容器934。
第三偏置电流源920耦合到第三晶体管915的源极，并被配置为生成用于使第三晶体管915偏置的第三偏置电流。第四偏置电流源925耦合到第四晶体管918的源极，并被配置为生成用于使第四晶体管918偏置的第四偏置电流。第三偏置电流和第四偏置电流可以各自为DC电流，并且可以具有大致相同的电流水平。
第三晶体管915的栅极耦合到放大器905的第一输入部412，并且第四晶体管918的栅极耦合到放大器905的第二输入部414。第三晶体管915的漏极耦合到第一负载440，并且第四晶体管918的漏极耦合到第二负载450。第二源极电阻器932和第二源极电容器934并联耦合在第三晶体管915的源极与第四晶体管918的源极之间。
如以上所讨论的，输入到放大器905的差分输入部410的差分输入信号(例如，差分数据信号)包括第一输入信号和第二输入信号。第一输入信号除了驱动以上讨论的第一晶体管415的栅极之外，还驱动第三晶体管915的栅极。第三晶体管915将第一输入信号的电压转换成驱动电流，该驱动电流在节点952处与来自第一晶体管415的驱动电流组合成第一组合驱动电流。第一组合电流流过第一负载440。第二输入信号除了驱动以上讨论的第二晶体管418的栅极之外，还驱动第四晶体管918的栅极。第四晶体管918将第二输入信号的电压转换成驱动电流，该驱动电流在节点950处与来自第二晶体管418的驱动电流组合成第二组合驱动电流。第二组合驱动电流流过第二负载450。
因此，在该示例中，到第一负载440的驱动电流是第一晶体管415和第三晶体管915的组合驱动电流(即，第一组合驱动电流)，并且到第二负载450的驱动电流是第二晶体管418和第四晶体管918的组合驱动电流(即，第二组合驱动电流)。在图9中的示例中，放大器905的第一输出部464耦合到节点950，并且放大器905的第二输出部467耦合到节点952。
对于其中由1/2gm提供的阻抗不足够高到提供与通道480的阻抗匹配的情况，由第三晶体管915和第四晶体管918提供的附加的驱动电流允许第一晶体管415和第二晶体管418的跨导gm被减小以增加1/2gm同时维持放大器905的增益。这是因为，由第三晶体管915和第四晶体管918提供的附加的驱动电流可以用于补偿通过减小第一晶体管415和第二晶体管418的跨导gm以增加1/2gm而引起的来自第一晶体管415和第二晶体管418的驱动电流的减小。因此，第三晶体管915和第四晶体管918允许由1/2gm提供的阻抗被增加以更紧密地匹配通道480的特性阻抗同时维持放大器905的增益。
第一晶体管415和第二晶体管418的跨导gm可以通过减小第一偏置电流和第二偏置电流而被减小以增加1/2gm。对于图5中示出的第一偏置电流源420和第二偏置电流源425的示例性实现，第一偏置电流和第二偏置电流可以通过增加偏置电压VB而被减小。
在其中第三晶体管915和第四晶体管918允许由1/2gm提供的阻抗被增加到足以大致匹配通道480的特性阻抗的情况，第三电阻器815可以从第一信号路径615省略并且第四电阻器818可以从第二信号路径618省略。此外，第一阻抗匹配电路720可以耦合到第一输入部412，并且第二阻抗匹配电路730可以耦合到第二输入部414，如图7中的示例中所示出的。
图10是图示了根据本公开的某些方面的用于增加放大器的增益的方法1000的流程图。该放大器包括第一晶体管(例如，第一晶体管415)、第二晶体管(例如，第二晶体管418)、耦合到第一晶体管的漏极的第一负载(例如，第一负载440)、以及耦合到第二晶体管的漏极的第二负载(例如，第二负载450)。
在框1010处，利用第一输入信号驱动第一晶体管的栅极。例如，第一晶体管(例如，第一晶体管415)的栅极可以由耦合到第一晶体管的栅极并且被配置为(例如，从通道480的第一传输线路482)接收第一输入信号的第一输入部(例如，第一输入部412)驱动。
在框1020处，利用第二输入信号驱动第二晶体管的栅极。例如，第二晶体管(例如，第二晶体管418)的栅极可以由耦合到第二晶体管的栅极并且被配置为(例如，从通道480的第二传输线路484)接收第二输入信号的第二输入部(例如，第二输入部414)驱动。
在框1030处，将第一输入信号耦合到第二晶体管的源极。例如，第一输入信号可以通过第一信号路径(例如，第一信号路径615)耦合到第二晶体管的源极。
在框1040处，将第二输入信号耦合到第一晶体管的源极。例如，第二输入信号可以通过第二信号路径(例如，第二信号路径618)耦合到第一晶体管的源极。
在一个示例中，将第一输入信号耦合到第二晶体管的源极包括经由第一电容器(例如，第一电容器715)将第一输入信号耦合到第二晶体管的源极，并且将第二输入信号耦合到第一晶体管的源极包括经由第二电容器(例如，第二电容器718)将第二输入信号耦合到第一晶体管的源极。
在另一示例中，将第一输入信号耦合到第二晶体管的源极包括经由串联耦合的第一电容器(例如，第一电容器715)和第一电阻器(例如，第三电阻器815)将第一输入信号耦合到第二晶体管的源极，并且将第二输入信号耦合到第一晶体管的源极包括经由第二电容器(例如，第二电容器718)和第二电阻器(例如，第四电阻器818)将第二输入信号耦合到第一晶体管的源极。
在另一示例中，将第一输入信号耦合到第二晶体管的源极包括(例如，经由第一信号路径615)将第一输入信号的电流输入到第二晶体管的源极，并且将第二输入信号耦合到第一晶体管的源极包括(例如，经由第二信号路径618)将第二输入信号的电流输入到第一晶体管的源极。
使用诸如“第一”、“第二”等的名称对本文中的元件的任何引用一般不限制那些元件的数量或次序。相反，这些名称在本文中被用作在两个或更多个元件或元件的实例之间区分的方便方式。因此，对第一元件或第二元件的引用不意味着仅两个元件可以被采用，或者第一元件必须在第二元件之前。
在本公开之内，词语“示例性”用于意指“用作示例、实例、或图示”。本文描述为“示例性”的任何实现或方面不一定被理解为比本公开的其他方面优选或有利。类似地，术语“方面”不要求本公开的所有方面包括所讨论的特征、优点或操作模式。如本文关于陈述的值或属性所使用的术语“大致”旨在指示在该陈述的值或属性的10％之内。
提供本公开的先前描述以使得本领域技术人员能够利用本公开。对本公开的各种修改对本领域技术人员将是明显的，并且本文定义的一般原理可以被应用到其他变型而不偏离本公开的精神或范围。因此，本公开不旨在限于本文描述的示例，而是应被赋予与本文公开的原理和新颖特征一致的最宽范围。

Claims (34)

1.一种放大器，包括：
第一晶体管，包括栅极、漏极和源极，其中所述第一晶体管的所述栅极被耦合到所述放大器的第一输入部；
第二晶体管，包括栅极、漏极和源极，其中所述第二晶体管的所述栅极被耦合到所述放大器的第二输入部；
第一信号路径，耦合在所述放大器的所述第一输入部与所述第二晶体管的所述源极之间；
第二信号路径，耦合在所述放大器的所述第二输入部与所述第一晶体管的所述源极之间；
第一负载，耦合到所述第一晶体管的所述漏极；以及
第二负载，耦合到所述第二晶体管的所述漏极。
2.根据权利要求1所述的放大器，还包括：
电阻器，耦合在所述第一晶体管的所述源极与所述第二晶体管的所述源极之间；以及
电容器，耦合在所述第一晶体管的所述源极与所述第二晶体管的所述源极之间。
3.根据权利要求1所述的放大器，其中所述第一信号路径包括第一电容器，并且所述第二信号路径包括第二电容器。
4.根据权利要求3所述的放大器，还包括：第一偏置电流源，耦合到所述第一晶体管的所述源极；以及第二偏置电流源，耦合到所述第二晶体管的所述源极。
5.根据权利要求3所述的放大器，还包括：
阻感电路，耦合在所述第一晶体管的所述源极与所述第二晶体管的所述源极之间，所述阻感电路包括：
电阻器；
第一电感器；和
第二电感器，其中所述第一电感器和所述第二电感器与所述电阻器串联地耦合；以及
电容器，耦合在所述第一晶体管的所述源极与所述第二晶体管的所述源极之间。
6.根据权利要求3所述的放大器，其中所述第一信号路径还包括与所述第一电容器串联耦合的第一电阻器，并且所述第二信号路径还包括与所述第二电容器串联耦合的第二电阻器。
7.根据权利要求6所述的放大器，还包括：
第一阻抗匹配电路，耦合到所述第一电阻器，所述第一阻抗匹配电路包括：
第三电阻器；和
第一电感器，与所述第三电阻器串联耦合；以及
第二阻抗匹配电路，耦合到所述第二电阻器，所述第二阻抗匹配电路包括：
第四电阻器；和
第二电感器，与所述第四电阻器串联耦合。
8.根据权利要求1所述的放大器，还包括：
第一阻抗匹配电路，耦合到所述放大器的所述第一输入部，所述第一阻抗匹配电路包括：
第一电阻器；和
第一电感器，与所述第一电阻器串联耦合；以及
第二阻抗匹配电路，耦合到所述放大器的所述第二输入部，所述第二阻抗匹配电路包括：
第二电阻器；和
第二电感器，与所述第二电阻器串联耦合。
9.根据权利要求1所述的放大器，其中所述第一负载包括第一负载电阻器，并且所述第二负载包括第二负载电阻器。
10.根据权利要求9所述的放大器，其中所述第一负载还包括与所述第一负载电阻器串联耦合的第一负载电感器，并且所述第二负载还包括与所述第二负载电阻器串联耦合的第二负载电感器。
11.根据权利要求10所述的放大器，其中所述第一负载被耦合在所述第一晶体管的所述漏极与接地之间，并且所述第二负载被耦合在所述第二晶体管的所述漏极与所述接地之间。
12.根据权利要求1所述的放大器，其中所述第一晶体管包括第一p型场效应晶体管(PFET)，并且所述第二晶体管包括第二PFET。
13.根据权利要求12所述的放大器，其中所述第一负载被耦合在所述第一晶体管的所述漏极与接地之间，并且所述第二负载被耦合在所述第二晶体管的所述漏极与所述接地之间。
14.根据权利要求13所述的放大器，还包括：第一偏置电流源，耦合在所述第一晶体管的所述源极与电压供应轨之间；和第二偏置电流源，耦合在所述第二晶体管的所述源极与所述电压供应轨之间。
15.根据权利要求1所述的放大器，还包括：
第三晶体管，包括栅极、漏极和源极，其中所述第三晶体管的所述栅极被耦合到所述放大器的所述第一输入部，并且所述第三晶体管的所述漏极被耦合到所述第一负载；和
第四晶体管，包括栅极、漏极和源极，其中所述第四晶体管的所述栅极被耦合到所述放大器的所述第二输入部，并且所述第四晶体管的所述漏极被耦合到所述第二负载。
16.根据权利要求15所述的放大器，其中所述第一信号路径包括第一电容器，并且所述第二信号路径包括第二电容器。
17.根据权利要求16所述的放大器，其中所述第一信号路径还包括与所述第一电容器串联耦合的第一电阻器，并且所述第二信号路径还包括与所述第二电容器串联耦合的第二电阻器。
18.根据权利要求15所述的放大器，还包括：
第一偏置电流源，耦合到所述第一晶体管的所述源极；
第二偏置电流源，耦合到所述第二晶体管的所述源极；
第三偏置电流源，耦合到所述第三晶体管的所述源极；以及
第四偏置电流源，耦合到所述第四晶体管的所述源极。
19.一种系统，包括：
发射机；
通道，耦合到所述发射机的输出部，所述通道包括第一传输线路和第二传输线路；
放大器，具有第一输入部和第二输入部，其中所述第一输入部被耦合到所述通道的所述第一传输线路，所述第二输入部被耦合到所述通道的所述第二传输线路，并且所述放大器包括：
第一晶体管，包括栅极、漏极和源极，其中所述第一晶体管的所述栅极被耦合到所述放大器的第一输入部；
第二晶体管，包括栅极、漏极和源极，其中所述第二晶体管的所述栅极被耦合到所述放大器的第二输入部；
第一信号路径，耦合在所述放大器的所述第一输入部与所述第二晶体管的所述源极之间；
第二信号路径，耦合在所述放大器的所述第二输入部与所述第一晶体管的所述源极之间；
第一负载，耦合到所述第一晶体管的所述漏极；以及
第二负载，耦合到所述第二晶体管的所述漏极。
20.根据权利要求19所述的系统，其中所述放大器还包括：
电阻器，耦合在所述第一晶体管的所述源极与所述第二晶体管的所述源极之间；以及
电容器，耦合在所述第一晶体管的所述源极与所述第二晶体管的所述源极之间。
21.根据权利要求19所述的系统，其中所述第一信号路径包括第一电容器，并且所述第二信号路径包括第二电容器。
22.根据权利要求21所述的系统，还包括：第一偏置电流源，耦合到所述第一晶体管的所述源极；以及第二偏置电流源，耦合到所述第二晶体管的所述源极。
23.根据权利要求21所述的系统，其中所述第一信号路径还包括与所述第一电容器串联耦合的第一电阻器，并且所述第二信号路径还包括与所述第二电容器串联耦合的第二电阻器。
24.根据权利要求19所述的系统，其中所述发射机被集成在第一芯片上，并且所述放大器被集成在第二芯片上。
25.根据权利要求24所述的系统，其中所述系统还包括衬底，所述第一芯片和所述第二芯片被安装在所述衬底上，所述通道的所述第一传输线路包括所述衬底上的第一金属迹线，并且所述通道的所述第二传输线路包括所述衬底上的第二金属迹线。
26.根据权利要求19所述的系统，其中所述放大器具有耦合在所述第一晶体管的所述漏极与所述第一负载之间的第一输出部，所述放大器具有耦合在所述第二晶体管的所述漏极与所述第二负载之间的第二输出部，并且所述系统还包括：
限幅器，耦合到所述放大器的所述第一输出部和所述第二输出部。
27.根据权利要求26所述的系统，还包括：
解串器，具有输入部和输出部，其中所述解串器的所述输入部被耦合到所述限幅器的输出部；和
处理器，耦合到所述解串器的所述输出部。
28.一种用于增加放大器的增益的方法，其中所述放大器包括第一晶体管、第二晶体管、耦合到所述第一晶体管的漏极的第一负载、和耦合到所述第二晶体管的漏极的第二负载，所述方法包括：
利用第一输入信号驱动所述第一晶体管的栅极；
利用第二输入信号驱动所述第二晶体管的栅极；
将所述第一输入信号耦合到所述第二晶体管的源极；以及
将所述第二输入信号耦合到所述第一晶体管的源极。
29.根据权利要求28所述的方法，其中：
将所述第一输入信号耦合到所述第二晶体管的所述源极包括经由第一电容器将所述第一输入信号耦合到所述第二晶体管的所述源极；并且
将所述第二输入信号耦合到所述第一晶体管的所述源极包括经由第二电容器将所述第二输入信号耦合到所述第一晶体管的所述源极。
30.根据权利要求28所述的方法，其中：
将所述第一输入信号耦合到所述第二晶体管的所述源极包括经由串联耦合的第一电容器和第一电阻器将所述第一输入信号耦合到所述第二晶体管的所述源极；并且
将所述第二输入信号耦合到所述第一晶体管的所述源极包括经由串联耦合的第二电容器和第二电阻器将所述第二输入信号耦合到所述第一晶体管的所述源极。
31.根据权利要求28所述的方法，其中：
将所述第一输入信号耦合到所述第二晶体管的所述源极包括将所述第一输入信号的电流输入到所述第二晶体管的所述源极；并且
将所述第二输入信号耦合到所述第一晶体管的所述源极包括将所述第二输入信号的电流输入到所述第一晶体管的所述源极。
32.根据权利要求28所述的方法，还包括：
利用第一偏置电流偏置所述第一晶体管；以及
利用第二偏置电流偏置所述第二晶体管。
33.根据权利要求28所述的方法，其中所述放大器包括：耦合在所述第一晶体管的所述源极与所述第二晶体管的所述源极之间的电阻器，和耦合在所述第一晶体管的所述源极与所述第二晶体管的所述源极之间的电容器。
34.一种用于增加放大器的增益的装置，其中所述放大器包括第一晶体管、第二晶体管、耦合到所述第一晶体管的漏极的第一负载、和耦合到所述第二晶体管的漏极的第二负载，所述装置包括：
用于利用第一输入信号驱动所述第一晶体管的栅极的部件；
用于利用第二输入信号驱动所述第二晶体管的栅极的部件；
用于将所述第一输入信号耦合到所述第二晶体管的源极的部件；以及
用于将所述第二输入信号耦合到所述第一晶体管的源极的部件。
CN202080072408.3A 2019-10-17 2020-09-22 具有增益提升的放大器 Pending CN114616755A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US16/656,310 US10819303B1 (en) 2019-10-17 2019-10-17 Amplifier with gain boosting
US16/656,310 2019-10-17
PCT/US2020/051958 WO2021076278A1 (en) 2019-10-17 2020-09-22 Amplifier with gain boosting

Publications (1)

Publication Number Publication Date
CN114616755A true CN114616755A (zh) 2022-06-10

Family

ID=72826977

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202080072408.3A Pending CN114616755A (zh) 2019-10-17 2020-09-22 具有增益提升的放大器

Country Status (5)

Country Link
US (1) US10819303B1 (zh)
EP (1) EP4046275A1 (zh)
CN (1) CN114616755A (zh)
TW (1) TW202127816A (zh)
WO (1) WO2021076278A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20230305737A1 (en) * 2022-03-22 2023-09-28 Silicon Laboratories Inc. External Nonvolatile Memory with Additional Functionality

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5625307A (en) * 1992-03-03 1997-04-29 Anadigics, Inc. Low cost monolithic gallium arsenide upconverter chip
US7535330B2 (en) * 2006-09-22 2009-05-19 Lsi Logic Corporation Low mutual inductance matched inductors
US8570106B2 (en) * 2011-05-13 2013-10-29 Qualcomm, Incorporated Positive feedback common gate low noise amplifier
EP2557687B1 (en) * 2011-08-11 2018-06-13 Telefonaktiebolaget LM Ericsson (publ) Low-noise amplifier, receiver, method and computer program
US9148087B1 (en) * 2014-05-16 2015-09-29 Kandou Labs, S.A. Symmetric is linear equalization circuit with increased gain
US9755600B1 (en) * 2016-02-22 2017-09-05 Xilinx, Inc. Linear gain code interleaved automatic gain control circuit
US10027297B2 (en) * 2016-09-16 2018-07-17 Qualcomm Incorporated Variable gain amplifier with coupled degeneration resistance and capacitance

Also Published As

Publication number Publication date
EP4046275A1 (en) 2022-08-24
WO2021076278A1 (en) 2021-04-22
US10819303B1 (en) 2020-10-27
TW202127816A (zh) 2021-07-16

Similar Documents

Publication Publication Date Title
US9755599B2 (en) Amplifier with boosted peaking
KR101365353B1 (ko) 신호 증폭 장치, 신호 증폭 집적 회로 및 신호 증폭 방법
JP2801563B2 (ja) 通信用無線機の送受信回路、半導体集積回路装置および通信用無線機
US8200179B1 (en) Combined variable gain amplifier and analog equalizer circuit
US9467106B2 (en) Wideband bias circuits and methods
US10998720B2 (en) T-coil enhanced ESD protection with passive equalization
US8264282B1 (en) Amplifier
US20090140815A1 (en) Low noise amplifier for ultra wide band
US8867668B2 (en) Coupling system for data receivers
US10505502B2 (en) Wide modulation bandwidth radio frequency circuit
US7317351B2 (en) Low noise amplifier
US8880013B2 (en) Gain control in a shared RF front-end path for different standards that use the same frequency band
US20170187399A1 (en) Transmitter output driver circuits for high data rate applications, and methods of their operation
US8217719B2 (en) Variable gain RF amplifier
CN100461622C (zh) 用于时分双工模式的低时延温度补偿偏置电路
US10819303B1 (en) Amplifier with gain boosting
US8817863B2 (en) Linear equalizer with passive network and embedded level shifter
US11050392B2 (en) Bias device
US20230268896A1 (en) Continuous time linear equalization (ctle) feedback for tunable dc gain and mid-band correction
US7502565B2 (en) Circuit for filtering a laser signal
JPWO2006095416A1 (ja) 減衰器を備えた高周波増幅器
GB2490977A (en) A configurable LNA with inductive degeneration or with an impedance-matching stage in parallel with the principal gain stage
US20230018356A1 (en) Amplifier for a radio frequency receiver
US20100109785A1 (en) Amplifier circuit
US20110070859A1 (en) Low noise amplifier and radio frequency signal receiver

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination