TW202123250A - 半導體裝置、顯示裝置以及電子裝置 - Google Patents

Abstract

提供一種可靠性高的半導體裝置。該半導體裝置包括第一至第三電晶體以及電容器。第一電晶體的源極和汲極中的一個被供應第一信號，其中另一個與第二電晶體的閘極及電容器中的一個電極連接，閘極被供應第二脈衝信號。第二電晶體的源極和汲極中的一個被供應第一脈衝信號，其中另一個與電容器中的另一個電極及第三電晶體的源極和汲極中的一個連接。第三電晶體的源極和汲極中的另一個被供應第一電位，閘極被供應使第一信號反轉的第二信號。第一脈衝信號為時脈信號，第二脈衝信號為其工作比為55％以下的信號。

Description

半導體裝置、顯示裝置以及電子裝置

本發明的一個實施方式係關於一種半導體裝置。本發明的一個實施方式係關於一種顯示裝置。本發明的一個實施方式係關於一種顯示裝置的驅動電路。本發明的一個實施方式係關於一種電子裝置。

注意，本發明的一個實施方式不侷限於上述技術領域。作為本說明書等所公開的本發明的一個實施方式的技術領域的例子，可以舉出半導體裝置、顯示裝置、發光裝置、蓄電裝置、記憶體裝置、電子裝置、照明設備、輸入裝置、輸入輸出裝置、這些裝置的驅動方法或這些裝置的製造方法。半導體裝置是指能夠藉由利用半導體特性而工作的所有裝置。

顯示裝置應用於智慧手機等可攜式資訊終端、電視機等各種設備。近年來，使用顯示裝置的設備被要求提高螢幕佔有率，為此顯示裝置需要使顯示部之外的區域變窄（窄邊框化）。另外，為了滿足上述需求，在與像素部同一的基板上形成驅動電路的一部分或全部的系統整合型面板（system-on-panel）是有效的。在使用系統整合型面板的情況下，以相同製程形成設置在驅動電路中的電晶體和設置在像素部中的電晶體是較佳的，因為可以減少製造面板所需的成本。專利文獻1及專利文獻2公開了由單極電晶體構成用於顯示裝置的驅動電路的反相器及移位暫存器等各種電路的技術。

[專利文獻1]日本專利申請公開第2001-325798號公報 [專利文獻2]日本專利申請公開第2010-277652號公報

用於顯示裝置的驅動電路的輸出脈衝信號的時序電路在發生構成時序電路的電晶體的電特性變動時，尤其在發生臨界電壓的變動時，發生不能夠輸出所希望的信號等不良現象。其結果，有不能夠顯示影像的擔憂。

本發明的一個實施方式的目的之一是提供一種可靠性高的半導體裝置、顯示裝置或電子裝置。本發明的一個實施方式的目的之一是提供一種能夠實現顯示裝置的窄邊框化的半導體裝置、顯示裝置或電子裝置。本發明的一個實施方式的目的之一是提供一種可靠性高並能夠以低成本製造的半導體裝置、顯示裝置或電子裝置。本發明的一個實施方式的目的之一是提供一種具有新穎結構的半導體裝置、顯示裝置或電子裝置。本發明的一個實施方式的目的之一是至少減輕先行技術的問題中的至少一個。

注意，這些目的的記載不妨礙其他目的的存在。注意，本發明的一個實施方式並不需要實現所有上述目的。此外，可以從說明書、圖式、申請專利範圍等的記載衍生上述以外的目的。

本發明的一個實施方式是一種半導體裝置，包括第一至第三電晶體、第一電容器以及第一至第五佈線。第一電晶體的源極和汲極中的一個與第一佈線電連接，源極和汲極中的另一個與第二電晶體的閘極及第一電容器中的一個電極電連接，閘極與第三佈線電連接。第二電晶體的源極和汲極中的一個與第四佈線電連接，源極和汲極中的另一個與第一電容器中的另一個電極及第三電晶體的源極和汲極中的一個電連接。第三電晶體的源極和汲極中的另一個與第五佈線電連接，閘極與第二佈線電連接。向第一佈線供應第一信號，向第二佈線供應使第一信號反轉的第二信號。向第四佈線供應第一脈衝信號。向第五佈線供應第一電位。向第三佈線供應第二脈衝信號。第一脈衝信號為時脈信號，第二脈衝信號為其工作比為55％以下的信號。

另外，本發明的另一個實施方式是一種半導體裝置，包括控制電路、第一至第三電晶體、第一電容器以及第一至第五佈線。第一電晶體的源極和汲極中的一個與第一佈線電連接，源極和汲極中的另一個與第二電晶體的閘極及第一電容器中的一個電極電連接，閘極與第三佈線電連接。第二電晶體的源極和汲極中的一個與第四佈線電連接，源極和汲極中的另一個與第一電容器中的另一個電極及第三電晶體的源極和汲極中的一個電連接。第三電晶體的源極和汲極中的另一個與第五佈線電連接，閘極與第二佈線電連接。控制電路向第一佈線輸出第一信號且向第二佈線輸出使第一信號反轉的第二信號。向第四佈線供應第一脈衝信號。向第五佈線供應第一電位。向第三佈線供應第二脈衝信號。第一脈衝信號為時脈信號，第二脈衝信號為其工作比為55％以下的信號。

另外，上述半導體裝置較佳為還包括輸出第二脈衝信號的信號生成電路。此時，較佳的是，向信號生成電路和控制電路供應第三脈衝信號。並且，第三脈衝信號較佳為其工作比為1％以下的信號。

另外，在上述半導體裝置中，第二脈衝信號較佳為其工作比為1％以下的信號。

另外，在上述半導體裝置中，信號生成電路較佳為包括第四電晶體、第五電晶體以及第二電容器。此時，向第四電晶體的源極和汲極中的一個供應高於第一電位的第二電位，源極和汲極中的另一個與第三佈線、第五電晶體的源極和汲極中的一個及第二電容器中的一個電極電連接。另外，向第五電晶體的源極和汲極中的另一個供應第一電位。另外，向第二電容器中的另一個電極供應第一電位。並且，向第四電晶體的閘極供應第三脈衝信號，向第五電晶體的閘極供應第四脈衝信號。此時，第四脈衝信號較佳為其工作比為1％以下的信號。

另外，在上述半導體裝置中，第二脈衝信號較佳為被供應到第三佈線及控制電路中。

另外，在上述半導體裝置中，第一電晶體較佳為包括第一半導體層以及隔著第一半導體層彼此重疊的第一閘極及第二閘極。此時，較佳的是，第一閘極與第二閘極電連接。

另外，在上述半導體裝置中，第三電晶體較佳為包括第二半導體層以及隔著第二半導體層彼此重疊的第三閘極及第四閘極。此時，較佳的是，第三閘極和第四閘極中的一個與第二佈線電連接，並且第三閘極和第四閘極中的另一個與第五佈線電連接。

另外，在上述半導體裝置中，第四閘極較佳為位於第二半導體層的下側。此時，較佳的是，第三閘極與第二佈線電連接，並且第四閘極與第五佈線電連接。

另外，本發明的一個實施方式是一種顯示裝置，包括上述半導體裝置中的任意個以及像素。像素包括顯示元件以及第六電晶體。第六電晶體較佳為設置在與第一電晶體、第二電晶體及第三電晶體同一的面上。

另外，在上述顯示裝置中，顯示元件較佳為液晶元件或發光元件。

另外，本發明的一個實施方式是一種電子裝置，包括上述顯示裝置中的任意個、以及天線、電池、外殼、照相機、揚聲器、麥克風、觸控感測器和操作按鈕中的至少一個。

根據本發明的一個實施方式，可以提供一種可靠性高的半導體裝置、顯示裝置或電子裝置。另外，可以提供一種能夠實現顯示裝置的窄邊框化的半導體裝置、顯示裝置或電子裝置。另外，可以提供一種可靠性高並能夠以低成本製造的半導體裝置、顯示裝置或電子裝置。另外，可以提供一種具有新穎結構的半導體裝置、顯示裝置或電子裝置。另外，可以至少減輕先行技術的問題中的至少一個。

注意，這些效果的記載不妨礙其他效果的存在。此外，本發明的一個實施方式並不需要具有所有上述效果。此外，可以從說明書、圖式、申請專利範圍等的記載衍生上述以外的效果。

以下，參照圖式對實施方式進行說明。但是，實施方式可以以多個不同方式來實施，所屬技術領域的通常知識者可以很容易地理解一個事實，就是其方式和詳細內容可以被變換為各種各樣的形式而不脫離本發明的精神及其範圍。因此，本發明不應該被解釋為僅限定在以下所示的實施方式所記載的內容中。

注意，在以下說明的發明的結構中，在不同的圖式之間共同使用相同的元件符號來表示相同的部分或具有相同功能的部分，而省略其重複說明。此外，當表示具有相同功能的部分時有時使用相同的陰影線，而不特別附加元件符號。

注意，在本說明書所說明的各個圖式中，有時為了明確起見，誇大表示各組件的大小、層的厚度、區域。因此，本發明並不侷限於圖式中的尺寸。

在本說明書等中使用的“第一”、“第二”等序數詞是為了避免組件的混淆而附記的，而不是為了在數目方面上進行限定的。

電晶體是半導體元件的一種，並且可以進行電流或電壓的放大及控制導通或非導通的切換工作等。本說明書中的電晶體包括IGFET（Insulated Gate Field Effect Transistor：絕緣閘場效電晶體）和薄膜電晶體（TFT：Thin Film Transistor）。

另外，在使用極性不同的電晶體的情況或電路工作的電流方向變化的情況等下，“源極”及“汲極”的功能有時被互相調換。因此，在本說明書等中，可以互相調換使用“源極”和“汲極”。

在本說明書等中，“電連接”包括藉由“具有某種電作用的元件”連接的情況。在此，“具有某種電作用的元件”只要可以進行連接對象間的電信號的授受，就對其沒有特別的限制。例如，“具有某種電作用的元件”不僅包括電極和佈線，而且還包括電晶體等的切換元件、電阻器、線圈、電容器、其他具有各種功能的元件等。

在本說明書等中，顯示裝置的一個實施方式的顯示面板是指能夠在顯示面顯示（輸出）影像等的面板。因此，顯示面板是輸出裝置的一個實施方式。

另外，在本說明書等中，有時將在顯示面板的基板上安裝有例如FPC（Flexible Printed Circuit：軟性印刷電路）或TCP（Tape Carrier Package：捲帶式封裝）等連接器的結構或在基板上以COG（Chip On Glass：晶粒玻璃接合）方式等直接安裝IC（積體電路）的結構稱為顯示面板模組或顯示模組，或者也簡稱為顯示面板等。

實施方式1 在本實施方式中，說明本發明的一個實施方式的半導體裝置的結構例子。

[結構例子1] 〔結構例子1-1〕 圖1示出本發明的一個實施方式的時序電路10的結構例子。時序電路10包括電路11和電路12。電路11和電路12藉由佈線15a及佈線15b電連接。電路12也可以被稱為控制電路。

注意，下面，除非特別敘述，有時將供應到時序電路10中的信號或電位中的高電位及低電位分別設定為電位VDD及電位VSS而進行說明。

電路12具有根據信號LIN的電位及信號RIN的電位向佈線15a及佈線15b分別輸出第一信號及第二信號的功能。在此，第二信號為使第一信號反轉的信號。就是說，當第一信號及第二信號各自具有高電位和低電位的兩種電位的情況下，在從電路12向佈線15a輸出高電位時向佈線15b輸出低電位，在從電路12向佈線15a輸出低電位時向佈線15b輸出高電位。

電路11包括電晶體21、電晶體22、電晶體23及電容器C1。電晶體21、電晶體22及電晶體23各自為n通道型電晶體。作為形成有通道的半導體，電晶體21、電晶體22及電晶體23可以適當地使用表示半導體特性的金屬氧化物（以下也稱為氧化物半導體）。此外，不侷限於氧化物半導體，可以使用矽（單晶矽、多晶矽或者非晶矽）、鍺等的半導體，也可以使用化合物半導體。

電晶體23的閘極與被供應信號BDG的佈線電連接，其源極和汲極中的一個與佈線15a電連接，其源極和汲極中的另一個與電晶體22的閘極及電容器C1中的一個電極電連接。電晶體22的源極和汲極中的一個與被供應信號CLK的佈線電連接，其源極和汲極中的另一個與電容器C1中的另一個電極、電晶體21的源極和汲極中的一個電連接。電晶體21的閘極與佈線15b電連接，其源極和汲極中的另一個與被供應電位VSS（也稱為第一電位）的佈線電連接。另外，電晶體21的源極和汲極中的一個、電晶體22的源極和汲極中的另一個以及電容器C1中的另一個電極與輸出端子OUT電連接。注意，輸出端子OUT為被供應來自電路11的輸出電位的部分，也可以為佈線的一部分或電極的一部分。

向電晶體22的源極和汲極中的一個輸入時脈信號作為信號CLK。該時脈信號可以適當地使用工作比（在信號的一週期的期間中處於高平電位（高電位）的期間的比率）為45％以上且55％以下的信號。更佳的是，作為時脈信號可以使用工作比為50％的信號。注意，時脈信號的工作比不侷限於此，可以根據驅動方法適當地改變。

在本說明書等中，時脈信號是指反復地成為高電位和低電位且電位上升時與下一個電位上升時的時間間隔或者電位下降時與下一個電位下降時的時間間隔為固定的信號。另外，在本說明書等中，脈衝信號是指隨著時間電位變化的信號。另外，脈衝信號包含電位週期性地變化的信號。例如，脈衝信號包含矩形波、三角形波、鋸形波、正弦波等電位週期性地變化的信號。因此，也可以說時脈信號為脈衝信號的一個實施方式。

信號CLK為交替地被供應高電位和低電位的信號。此時，信號CLK的低電位較佳為與電位VSS相同的電位。此外，也可以採用向電晶體22的源極和汲極中的一個供應高電位（例如電位VDD）代替信號CLK的結構。

另外，供應到電晶體23的閘極中的信號BDG為具有週期性的脈衝信號。此時，信號BDG的工作比越低越好。例如，信號BDG可以使用工作比為60％以下、較佳為55％以下、更佳為50％以下、進一步較佳為10％以下、更進一步較佳為5％以下、還進一步較佳為1％以下的脈衝信號。信號BDG的工作比的下限值越小越好，大於0％即可。

藉由向電晶體23的閘極供應工作比較低的脈衝信號，能夠抑制電晶體23的臨界電壓變動。在此，例如，當採用向電晶體23的閘極供應一直為高電位的恆定電位（亦即，也可以說是工作比為100％的信號）的結構時，由於電晶體23的臨界電壓容易向正方向漂移，因此有不能夠從時序電路10輸出所期望的信號的擔憂。另一方面，在本發明的一個實施方式中，由於向電晶體23的閘極供應工作比低的信號BDG，因此電晶體23的電特性變動得到抑制，其結果是，可以實現可靠性高的時序電路10。

在此，信號BDG較佳為使用用來驅動電路12的信號而生成的信號。此外，信號BDG較佳為兼作用來驅動電路12的信號。由此，不需要在時序電路10的外部還設置生成信號BDG的電路，所以可以簡化使用時序電路10的設備的結構。

說明時序電路10的工作。在向佈線15a和佈線15b分別供應高電位和低電位而信號BDG成為高電位時，電晶體23及電晶體22成為導通狀態（開啟狀態），電晶體21成為非導通狀態（關閉狀態）。此時，輸出端子OUT及被供應信號CLK的佈線成為導通狀態。

在電路11中，輸出端子OUT與電晶體22的閘極藉由電容器C1電連接，因此隨著藉由自舉效應上升輸出端子OUT的電位，而上升電晶體22的閘極電位。在此，在不包括電容器C1的情況下，從信號CLK的高電位減去電晶體22的臨界電壓的電位被輸出到輸出端子OUT中。但是，藉由包括電容器C1，電晶體22的閘極電位上升到接近電位VDD的兩倍的電位（例如，接近電位VDD與電位VSS之差的兩倍的電位），所以可以向輸出端子OUT輸出信號CLK的高電位（例如電位VDD）而不受到電晶體22的臨界電壓的影響。由此，可以在不增加電源電位的種類的同時實現輸出性能高的時序電路10。

另外，由於作為信號BDG供應高電位而電晶體23處於開啟狀態，因此在向佈線15a供應高電位時，藉由電晶體23向電晶體22的閘極供應高電位。此時，在供應到佈線15a中的高電位與信號BDG的高電位相等（例如都是電位VDD）的情況下，向電晶體22的閘極供應從電位VDD減去電晶體23的臨界電壓的電位。然後，信號CLK從低電位變為高電位，藉由自舉效應上升電晶體22的閘極的電位（電晶體23的源極和汲極中的另一個電位）。在此，因為在電晶體23的源極和汲極中的另一個電位超過電位VDD時電晶體23變為關閉狀態，所以電晶體22的閘極與佈線15a成為電分離狀態，而電晶體22的閘極成為浮動狀態。此外，由於佈線15a的電位不再從電路12的輸出電位（VDD）上升，因此可以防止向電路12內的電晶體等藉由佈線15a供應高於輸出電位的電位。由此，可以提高時序電路10的可靠性。

另一方面，在向佈線15a和佈線15b分別供應低電位和高電位時，藉由電晶體23向電晶體22的閘極供應低電位，電晶體22成為關閉狀態。此外，電晶體21成為開啟狀態。此時，輸出端子OUT及被供應電位VSS的佈線成為導通狀態，向輸出端子OUT輸出電位VSS。然後，較佳的是，使信號BDG從高電位變為低電位而使電晶體23成為關閉狀態。

圖2A示出圖1所示的時序電路10的更詳細結構例子。時序電路10所包括的電路12包括電晶體31、電晶體32、電晶體33以及電晶體34。電晶體31至電晶體34較佳為使用上述n通道型電晶體。尤其較佳為使用將氧化物半導體用於形成有通道的半導體的電晶體。

根據信號LIN的電位選擇電晶體31和電晶體34的導通或非導通。根據信號RIN的電位選擇電晶體33和電晶體32的導通或非導通。

在信號LIN為高電位且信號RIN為低電位時，電晶體31成為開啟狀態且電晶體33成為關閉狀態，由此被供應電位VDD的佈線與佈線15a電連接。另外，電晶體34成為開啟狀態且電晶體32成為關閉狀態，由此被供應電位VSS的佈線與佈線15b電連接。另一方面，在信號LIN為低電位且信號RIN為高電位時，電晶體31成為關閉狀態且電晶體33成為開啟狀態，由此被供應電位VSS的佈線與佈線15a電連接。另外，電晶體34成為關閉狀態且電晶體32成為開啟狀態，由此被供應電位VDD的佈線與佈線15b電連接。

在時序電路10中，當信號LIN為高電位且信號RIN為低電位時，佈線15a成為高電位且佈線15b成為低電位，由此向輸出端子OUT輸出信號CLK的電位。另一方面，當信號LIN為低電位且信號RIN為高電位時，佈線15a成為低電位且佈線15b成為高電位，由此輸出端子OUT與被供應電位VSS的佈線電連接。

藉由使輸入到時序電路10中的信號LIN和信號RIN的電位交替地變為高電位和低電位而使信號CLK和信號LIN同步，向時序電路10的輸出端子OUT輸出脈衝狀輸出信號。藉由將供應到時序電路10的輸出端子OUT中的輸出信號供應到連接於多個像素的佈線（例如掃描線）等中，可以將時序電路10用作閘極驅動電路的一部分。

圖2B是示出圖2A所示的時序電路10的驅動方法的一個例子的時序圖。圖2B示意性地示出信號LIN、信號RIN、信號BDG、信號CLK、節點N及輸出端子OUT的電位的時間變化。在此，節點N對應於連接有電晶體22的閘極的節點（參照圖2A）。

在時刻T1，信號LIN及信號BDG成為高電位，信號RIN及信號CLK成為低電位。在期間T1-T2，高電位從電路12被輸出到佈線15a中而電晶體23處於開啟狀態，節點N的電位上升到從佈線15a的電位降低相當於電晶體23的臨界電壓的電位。

接著，在時刻T2，信號LIN成為低電位，信號CLK成為高電位。此時，因為電路12的電晶體31至電晶體34都成為關閉狀態，所以佈線15a成為電浮動狀態。因此，在期間T2-T3，信號CLK成為高平電位，由此節點N的電位上升。在電晶體23的閘極電位與節點N的電位之差到達電晶體23的臨界電壓時，電晶體23成為關閉狀態，節點N成為電浮動狀態。另外，電晶體23的閘極電位上升，由此向輸出端子OUT供應信號CLK的高電位。

接著，在時刻T3，信號RIN成為高電位，信號CLK成為低電位。在期間T3-T4，高電位從電路12被輸出到佈線15b中而電晶體21成為開啟狀態。另一方面，向佈線15a輸出低電位且電晶體23處於開啟狀態，由此電晶體22成為關閉狀態。由此，向輸出端子OUT供應電位VSS。

接著，在時刻T4，信號BDG成為低電位，而電晶體23成為關閉狀態。

以上是時序電路10的工作方法的一個例子的說明。

在此，說明施加到電晶體23的電壓應力。在此為了便於說明，將高電位設定為電位VDD，將低電位設定為電位VSS。

在時刻T1，當向電晶體23的閘極供應電位VDD且向佈線15a一側的電極供應電位VDD時，電晶體23的節點N一側的電極成為源極。接著，假設在時刻T2，信號CLK從電位VSS變為電位VDD且節點N的電位上升到電位VDD-電位VSS的兩倍電位。此時，佈線15a處於電浮動狀態而依然處於電位VDD，因此電晶體23的源極和汲極相互調換，而與佈線15a連接的電極成為源極。另外，在時刻T3，當向佈線15a供應電位VSS而降低節點N的電位時，電晶體23的佈線15a一側的電極也被用作源極。如此，可以將在電路工作中調換源極和汲極的功能的電晶體稱為雙向電晶體（bi-direction transistor）。

在期間T1-T2，供應到電晶體23的閘極與源極間的電壓（電位差）最大為VDD-VSS。但是，由於隨著節點N的電位上升而供應到電晶體23的源極與汲極間的電壓急劇降低，因此電壓應力即時被緩和。另外，在期間T2-T3，電晶體23的閘極與源極間幾乎不產生電位差。此外，在期間T3-T4，電晶體23的閘極與源極間的電壓成為VDD-VSS。另外，在時刻T4之後，不對電晶體23施加電壓應力。從此可知，在向佈線15a供應低電位且信號BDG處於高電位時應力被施加到電晶體23中的閘極與源極間。由此，藉由在向佈線15a供應低電位的期間儘可能縮短信號BDG成為高電位的期間，可以降低施加到電晶體23中的電壓應力而抑制臨界電壓的變動。

在此，時序電路10可以被用作顯示裝置的驅動電路。尤其是，可以適當地被用作掃描線驅動電路。此時，在使輸出端子OUT連接與顯示裝置的多個像素連接的掃描線的情況下，比起信號CLK等來，從時序電路10輸出到輸出端子OUT中的輸出信號的工作比極小。另外，輸出到佈線15a的電位處於低電位的期間比處於高電位的期間長得多。因此，當採用向電晶體23的閘極供應高電位的恆定電位的結構時，向電晶體23的閘極與源極間施加電壓應力的期間變得極長，由此容易發生電晶體23的臨界電壓的變動。但是，本發明的一個實施方式因為向電晶體23的閘極不供應恆定電位而供應工作比小的脈衝信號的信號BDG，因此可以適當地抑制電晶體23的臨界電壓的變動。尤其是，信號BDG較佳為使用脈衝信號，該脈衝信號只在時序電路10向輸出端子OUT輸出信號的工作期間（例如，圖2B中的期間T1-T4）成為高電位而在其他期間一直處於低電位。由此，因為可以將信號BDG的工作比降低到1％以下，較佳為降低到0.5％以下，更佳為降低到0.1％以下，所以可以對時序電路10附加非常高可靠性，進而還可以對使用時序電路10的半導體裝置、顯示裝置及電子裝置附加非常高可靠性。

另外，在時序電路10被用作顯示裝置的驅動電路時，較佳為將顯示裝置的像素所包括的電晶體以及構成時序電路10的電晶體（電晶體21、電晶體22及電晶體23等）設置在同一基板上。尤其是，較佳為以相同製程製造設置在像素中的電晶體以及構成時序電路10的電晶體。

〔結構例子1-2〕 圖3A示出包括其部分結構與圖2A不同的電路11的時序電路10a的結構例子。

電路11所包括的電晶體21包括一對閘極（下面稱為第一閘極及第二閘極）。在電晶體21中，第一閘極與佈線15b電連接，第二閘極與電晶體21的源極和汲極中的另一個及被供應電位VSS的佈線電連接，源極和汲極中的一個與電晶體22的源極和汲極中的另一個及電容器C1中的另一個電極電連接。

在此，當將時序電路10a用於顯示裝置的驅動電路時，如上所述，比起信號CLK等來，從時序電路10a輸出到輸出端子OUT中的輸出信號的工作比極小。此時，電晶體21處於開啟狀態的期間比處於關閉狀態的期間長得多。就是說，向電晶體21的第一閘極供應高電位的期間比向該電晶體21的第一閘極供應低電位的期間長得多。由此，與電晶體22相比，電晶體21的臨界電壓容易發生變動。明確而言，與電晶體22相比，電晶體21的臨界電壓容易向正方向漂移。

於是，本發明的一個實施方式採用電晶體21包括隔著半導體層彼此重疊的一對閘極的結構。再者，採用使一個閘極與被供應低電位的佈線（被供應電位VSS的佈線）電連接的結構。換言之，電晶體21也可以說具有一個閘極與源極彼此電連接的結構。藉由採用這種結構，可以適當地抑制電晶體21的臨界電壓向正方向漂移。因此，可以提高時序電路10a的可靠性，進而還可以提高使用時序電路10a的半導體裝置、顯示裝置及電子裝置等的可靠性。

另外，藉由使電晶體21具有一個閘極與源極電連接的結構，也可以適當地防止臨界電壓成為負的值。也就是說，容易使電晶體21處於常關閉特性。當電晶體21具有常開啟特性的情況下，在電晶體21的另一個閘極和源極的電壓為0V時產生源極與汲極間的洩漏電流，由此不能夠保持輸出端子OUT的電位。因此，為了使電晶體21成為關閉狀態，需要向電晶體21的另一個閘極供應低於電位VSS的電位，並且需要多個電源。另一方面，本發明的一個實施方式的電晶體21可以穩定地實現常關閉特性，從而可以不增加電源電位的種類而實現輸出性能高的時序電路10a。

另外，藉由使電晶體21具有一個閘極與源極電連接的結構，發揮提高飽和性的效果。由此易於設計電路11，可以使電路11穩定地工作。

如此，在時序電路10a中，作為施加電壓應力的期間極長的電晶體21使用一個閘極與源極連接的電晶體，向被用作雙向電晶體的電晶體23的閘極供應工作比小的脈衝信號。由此，在構成電路11的三個電晶體中都能夠抑制臨界電壓的變動。其結果是，可以實現具備高輸出性能和高可靠性的時序電路10a。

〔結構例子1-3〕 圖3B示出時序電路10b的結構例子。在時序電路10b中，將包括一對閘極且一個閘極與源極電連接的電晶體用於電路12所包括的電晶體33。

與電路11中的電晶體21同樣，電晶體33是時序電路10b的工作時處於開啟狀態的期間極長的電晶體。因此，藉由使電晶體33具有與電晶體21相同結構，臨界電壓的變動得到抑制，可以提高時序電路10b的可靠性。

〔結構例子1-4〕 圖3C示出時序電路10c的結構例子。

在時序電路10c中，將包括一對閘極且一個閘極與源極連接的電晶體不僅用於電路12所包括的電晶體33，還用於電晶體34。

與電晶體33相比，電晶體34雖然在時序電路10c的工作時處於開啟狀態的期間短，但是當長期間地工作時，有可能產生臨界電壓的變動。因此，藉由使電晶體34具有與電晶體33相同的結構，臨界電壓的變動得到抑制，可以提高時序電路10c的可靠性。

另外，在時序電路10c中，電晶體31、電晶體32、電晶體22及電晶體23使用包括一對閘極的電晶體。

與使用包括一個閘極的電晶體的情況或者向一對閘極中的一個供應恆定電位的情況相比，在隔著半導體層包括一對閘極的電晶體中藉由使一對閘極彼此電連接，形成通道的區域增大而可以使能夠在源極與汲極間流過的電流（也稱為通態電流）大。因此，由於可以在抑制通態電流下降的同時縮小電晶體的尺寸，因此可以縮小時序電路10c的面積，進而還可以縮小使用時序電路10c的驅動電路的面積。尤其是，電晶體22及電晶體23需要比設置在電路12中的電晶體高的電流供應能力，因此在將這種電晶體用於電晶體22及電晶體23時，對於面積縮小的效果極高。

另外，採用一對閘極彼此電連接的電晶體具有與包括一個閘極的電晶體相比容易實現常關閉電特性、進一步提高飽和性等優點。由此，可以實現可靠性高的時序電路10c。

另外，藉由電晶體31、電晶體32、電晶體22及電晶體23使用電流供應能力高的電晶體，也可以提高時序電路10c的工作頻率。

注意，雖然圖3C示出電晶體31、電晶體32、電晶體22及電晶體23都使用一對閘極彼此電連接的電晶體的例子，但是不侷限於此，將上述電晶體用於一個以上的電晶體即可。尤其較佳的是，將一對閘極彼此電連接的電晶體用於電路11所包括的電晶體22及電晶體23。

[結構例子2] 以下說明具有與上述結構例子1不同結構的時序電路。

〔結構例子2-1〕 圖4A示出時序電路20的結構例子。時序電路20包括電路11以及電路13。電路11與電路13藉由佈線15a及佈線15b電連接。電路11的結構可以援用結構例子1。

向電路11輸入信號BDG及信號CLK1。此外，該電路11與輸出端子SROUT連接。信號BDG被輸入到電晶體23的閘極中。信號CLK1被輸入到電晶體22的源極和汲極中的一個。

電路13包括電晶體41至電晶體47以及電容器C2。向電路13輸入信號LIN、信號CLK2、信號CLK3、信號RIN及信號RES。電晶體41至電晶體47較佳為使用上述n通道型電晶體。尤其是，較佳為使用將氧化物半導體用於形成有通道的半導體的電晶體。

電路13具有根據被輸入的各種信號向佈線15a以及佈線15b分別輸出第一信號以及轉換第一信號的第二信號的功能。

另外，向電路11及電路13供應高電位的電位VDD及低電位的電位VSS。

明確而言，電晶體41的閘極與被供應信號LIN的佈線電連接，該電晶體41的源極和汲極中的一個與佈線15a及電晶體46的源極和汲極中的一個電連接，該電晶體41的源極和汲極中的另一個與被供應電位VDD的佈線電連接。電晶體42的閘極與被供應信號CLK3的佈線電連接，該電晶體42的源極和汲極中的一個與電晶體43的源極和汲極中的一個電連接，該電晶體42的源極和汲極中的另一個與被供應電位VDD的佈線電連接。電晶體43的閘極與被供應信號CLK2的佈線電連接，該電晶體43的源極和汲極中的另一個與佈線15b、電容器C2中的一個電極及電晶體46的閘極電連接。電晶體44的閘極與被供應信號RIN的佈線電連接，該電晶體44的源極和汲極中的一個與佈線15b電連接，該電晶體44的源極和汲極中的另一個與被供應電位VDD的佈線電連接。電晶體45的閘極與被供應信號RES的佈線電連接，該電晶體45的源極和汲極中的一個與佈線15b電連接，該電晶體45的源極和汲極中的另一個與被供應電位VDD的佈線電連接。電晶體46的源極和汲極中的另一個與被供應電位VSS的佈線電連接。電晶體47的閘極與被供應信號LIN的佈線電連接，該電晶體47的源極和汲極中的一個與佈線15b電連接，該電晶體47的源極和汲極中的另一個與被供應電位VSS的佈線電連接。電容器C2中的另一個電極與被供應電位VSS的佈線電連接。

圖4A所示的電路13示出作為電晶體46使用包括一對閘極的電晶體的例子。電晶體46的一對閘極中的一個與被供應電位VSS的佈線電連接。

此外，電晶體41至電晶體45、電晶體47、電晶體22和電晶體23中的至少一個也可以使用包括彼此電連接的一對閘極的電晶體。圖4B示出所有該電晶體使用包括彼此電連接的一對閘極的電晶體的例子。

〔結構例子2-2〕 圖5A示出包括兩個輸出端子的時序電路30的結構例子。時序電路30具有包括電路11a而代替上述時序電路20中的電路11的結構。

向電路11a輸出信號BDG、信號CLK1及信號PWC。另外，電路11a與輸出端子SROUT及輸出端子GOUT連接。

電路11a具有兩個電路11並列地連接的結構。由電晶體21、電晶體22、電晶體23及電容器C1構成一個電路11，由電晶體24、電晶體25、電晶體26及電容器C3構成另一個電路11。電晶體24至電晶體26及電容器C3的連接結構與上述電路11相同。

電晶體25的源極和汲極中的一個與被供應信號PWC的佈線電連接。另外，電晶體24的源極和汲極中的一個、電晶體25的源極和汲極中的另一個及電容器C3中的另一個電極與輸出端子GOUT電連接。電晶體26的閘極與被供應信號BDG的佈線電連接。

在電路11a中，當向佈線15a供應高電位且向佈線15b供應低電位時，向輸出端子SROUT輸出信號CLK1的電位，向輸出端子GOUT輸出信號PWC的電位。另一方面，當向佈線15a供應低電位且向佈線15b供應高電位時，輸出端子SROUT及輸出端子GOUT都與被供應電位VSS的佈線電連接。

在此，當時序電路30被用作顯示裝置的閘極驅動電路的一部分時，輸出端子GOUT可以被用作連接於掃描線的端子，輸出端子SROUT可以被用作連接於輸入到下一級時序電路30的佈線的端子。此時，電晶體24及電晶體25較佳為使用電流供應能力比電晶體21及電晶體22高的電晶體。例如，可以將通道寬度大的電晶體用於電晶體24及電晶體25。

在此，信號CLK1和信號PWC可以使用被同步的信號。明確而言，可以使用高電位的期間與低電位的期間一致的信號。此時，在將高電位為電位VDD且低電位為電位VSS的信號用於信號CLK1和信號PWC的情況下，不需要增加用來驅動時序電路30的電源電位的種類，所以是較佳的。

另外，信號CLK1和信號PWC也可以使用振幅彼此不同的信號。例如，信號PWC也可以使用其振幅大於信號CLK1的信號。此時，信號PWC較佳為使用低電位為電位VSS且高電位為高於電位VDD的電位的信號。由此，可以向輸出端子GOUT輸出高電位。另外，藉由使信號CLK1的振幅小且使電位VDD與電位VSS的電位差小，施加到構成時序電路30的電晶體中的電壓應力減少。由此，可以抑制電晶體的臨界電壓等電特性的變動，並可以提高時序電路30的可靠性。在此情況下，藉由電容器C3的自舉效應，也可以使供應到電晶體25的閘極中的電位成為比電位VDD充分高的電位，所以可以在不受到電晶體25的臨界電壓的影響的同時向輸出端子GOUT輸出信號PWC的高電位。

此外，電晶體41至電晶體45、電晶體47、電晶體22、電晶體23、電晶體25和電晶體26中的至少一個也可以使用包括彼此電連接的一對閘極的電晶體。圖5B示出所有上述電晶體使用包括彼此電連接的一對閘極的電晶體的例子。尤其較佳的是，電晶體22及電晶體25使用包括彼此電連接的一對閘極且電路驅動能力高的電晶體。

[驅動電路的結構例子] 以下說明藉由連接多級時序電路而構成且被用作移位暫存器的驅動電路的例子。

〔驅動電路的結構例子1〕 首先，說明可用於驅動電路的時序電路的結構例子。圖6是時序電路30a的電路圖。時序電路30a包括電路13、電路11a及信號生成電路14a。信號生成電路14a是用來生成信號BDG的電路。

電路13及電路11a可以援用上述結構例子2。注意，在圖6中，將結構例子2所示的信號RIN記為信號RIN1。此外，將電路11a中的連接於電晶體22的閘極的節點記為節點N1，將連接於電晶體25的閘極的節點記為節點N2。

信號生成電路14a包括電晶體51、電晶體52及電容器C4。另外，信號生成電路14a被輸入信號LIN及信號RIN2。

電晶體51的閘極與被輸入信號LIN的佈線電連接，該電晶體51的源極和汲極中的一個與被供應電位VDD的佈線電連接，該電晶體51的源極和汲極中的另一個與電晶體52的源極和汲極中的一個及電容器C4中的一個電極電連接。電晶體52的閘極與被輸入信號RIN2的佈線電連接，電晶體52的源極和汲極中的另一個與被供應電位VSS的佈線電連接。電容器C4中的另一個電極與被供應電位VSS的佈線電連接。

在信號生成電路14a中，向連接於電晶體51的源極和汲極中的另一個的佈線輸出信號BDG。信號BDG被供應到電路11a的電晶體23的閘極及電晶體26的閘極中。

當信號LIN為高電位且信號RIN2為低電位時，電晶體51成為開啟狀態且電晶體52成為關閉狀態，從信號生成電路14a輸出的信號BDG成為高電位。另一方面，當信號LIN為低電位且信號RIN2為高電位時，電晶體51成為關閉狀態且電晶體52成為開啟狀態，由此信號BDG成為低電位。

另外，被輸出信號BDG的佈線與電容器C4連接。由此，在信號LIN和信號RIN2都成為低電位而電晶體51和電晶體52都成為關閉狀態時，即使被輸出信號BDG的佈線成為電浮動狀態也可以保持該佈線的電位。因此，不需要從信號生成電路14a一直輸出高電位或低電位作為信號BDG，即使在信號LIN和信號RIN2使用工作比小的信號的情況下也可以長期間地保持該佈線的電位。明確而言，由於可以長期間地保持信號BDG為低電位的狀態，所以可以使信號BDG為工作比極小的信號。另外，藉由設置電容器C4，可以防止被輸出信號BDG的佈線的電位因電雜訊而變動。另外，由於在信號BDG為低電位的期間不需要使電晶體52成為開啟狀態，因此施加到電晶體52的電壓應力得到緩和，由此可以抑制臨界電壓的變動。

藉由包括這種信號生成電路14a，可以使信號BDG為其工作比為5％以下、較佳為3％以下、更佳為1％以下、進一步較佳為0.5％以下、更進一步較佳為0.1％以下的脈衝信號。由此，可以對時序電路30a附加非常高可靠性，進而還可以對使用時序電路30a的半導體裝置、顯示裝置及電子裝置附加非常高可靠性。

圖6示出信號生成電路14a所包括的電晶體51及電晶體52使用一對閘極彼此電連接的電晶體的例子。注意，電晶體51及電晶體52不侷限於此，也可以使用包括一個閘極的電晶體。另外，電晶體52也可以使用一對閘極中的一個與被供應電位VSS的佈線電連接電晶體。

圖7示出關於時序電路30a的驅動方法例子的時序圖。圖7示意性地示出信號CLK1（信號PWC）、信號CLK2、信號CLK3、信號RES、信號LIN、信號RIN1、信號RIN2、信號BDG、節點N1（節點N2）及輸出端子SROUT（輸出端子GOUT）的電位的時間變化。注意，因為信號CLK1和信號PWC使用波形相同的信號，所以將它們一併地表示。另外，因為節點N1和節點N2的電位的時間變化情況大致為相同，所以將它們一併地表示。另外，信號CLK1、信號CLK2及信號CLK3各自使用依次錯開1/4週期的時脈信號。

在時刻T11，信號LIN成為高電位且信號RIN2成為低電位，由此信號BDG成為高電位。接著，在時刻T12，信號CLK1及信號PWC成為高電位，由此節點N1及節點N2的電位上升。另外，在期間T12-T14，向輸出端子SROUT及輸出端子GOUT輸出高電位。在期間T14，信號LIN處於低電位且信號RIN1成為高電位，由此向輸出端子SROUT及輸出端子GOUT輸出低電位。然後，在時刻T15，信號RIN2成為高電位，由此信號BDG成為低電位。另外，在信號RIN2在時刻T17成為低電位之後，信號BDG也保持低電位。

接著，說明藉由多級連接上述時序電路30a而構成的驅動電路。

圖8A是說明時序電路30a的輸入輸出端子的圖。時序電路30a包括作為輸入端子的分別被輸入信號LIN、信號RIN1、信號RIN2、信號CLK1、信號CLK2、信號CLK3、信號PWC及信號RES的端子以及作為輸出端子的輸出端子SROUT及輸出端子GOUT。

圖8B示出驅動電路40a的結構例子。驅動電路40a包括多個時序電路。圖8B示出時序電路30a_1至時序電路30a_6，而省略其之後的結構。時序電路30a_1等各自具有與圖6所示的時序電路30a相同的結構。以下，將從驅動電路40a的輸入近一側數第n個的位置的時序電路記為時序電路30a_n（n為1以上的整數）。

在時序電路30a_n中作為信號CLK1、信號CLK2及信號CLK3使用信號CK1至信號CK4中的任三個。另外，在時序電路30a_n中作為信號PWC使用信號PWC1至信號PWC4中的任一個。信號CK1至信號CK4和信號PWC1至信號PWC4的組合每4級成為相同。換言之，向時序電路30a_n及時序電路30a_n+4輸入相同信號作為信號CLK1、信號CLK2、信號CLK3及信號PWC。

另外，時序電路30a_n的輸出端子GOUT連接於作為輸出佈線的佈線OUTn（在圖8B中示出佈線OUT1至佈線OUT6）。

向時序電路30a_1輸入信號SP作為信號LIN。另外，向n為2以上的時序電路30a_n輸入時序電路30a_n-1的輸出端子SROUT的信號作為信號LIN。另外，向時序電路30a_n輸入時序電路30a_n+2的輸出端子SROUT的信號作為信號RIN1。另外，向時序電路30a_n輸入時序電路30a_n+3的輸出端子SROUT的信號作為信號RIN2。

明確而言，順序電路30a_1被輸入信號CK1、信號CK2、信號CK3、信號PWC1、信號RES、信號SP、時序電路30a_3的輸出信號以及時序電路30a_4的輸出信號，並向佈線OUT1輸出輸出信號。時序電路30a_2被輸入信號CK2、信號CK3、信號CK4、信號PWC2、信號RES、時序電路30a_1的輸出信號、時序電路30a_4的輸出信號以及時序電路30a_5的輸出信號，並向佈線OUT2輸出輸出信號。時序電路30a_3被輸入信號CK3、信號CK4、信號CK1、信號PWC3、信號RES、時序電路30a_2的輸出信號、時序電路30a_5的輸出信號以及時序電路30a_6的輸出信號，並向佈線OUT3輸出輸出信號。時序電路30a_4被輸入信號CK4、信號CK1、信號CK2、信號PWC4、信號RES、時序電路30a_3的輸出信號、時序電路30a_6的輸出信號以及時序電路30a_7（未圖示）的輸出信號，並向佈線OUT4輸出輸出信號。時序電路30a_5被輸入信號CK1、信號CK2、信號CK3、信號PWC1、信號RES、時序電路30a_4的輸出信號、時序電路30a_7（未圖示）的輸出信號以及時序電路30a_8（未圖示）的輸出信號，並向佈線OUT5輸出輸出信號。時序電路30a_6被輸入信號CK2、信號CK3、信號CK4、信號PWC2、信號RES、時序電路30a_5的輸出信號、時序電路30a_8（未圖示）的輸出信號以及時序電路30a_9（未圖示）的輸出信號，並向佈線OUT6輸出輸出信號。

圖8C示出關於驅動電路40a的驅動方法的時序圖。在圖8C中從上方依次示出信號RES、信號SP、信號CK1至信號CK4以及佈線OUT1至佈線OUT6各自的電位變化的推移。注意，因為信號PWC1至信號PWC4分別使用具有與信號CK1至信號CK4相同的相位及週期的時脈信號，所以分別一併地表示CK1和信號PWC1、信號CK2和信號PWC2、信號CK3和信號PWC3、信號CK4和信號PWC4。

在圖8C所示的時刻T0之前，信號SP成為高電位且信號CK1處於低電位。此時，向佈線OUT1至佈線OUT6輸出低電位。

在時刻T0，信號CK1（信號PWC1）從低電位變為高電位，由此從時序電路30a_1向佈線OUT1輸出高電位。以後，藉由信號CK1至信號CK4及信號PWC1至信號PWC4，向佈線OUT2以後的佈線依次輸出高電位。

信號CK1至信號CK4各自是依次錯開1/4週期的信號。同樣地，信號PWC1至信號PWC4也各自是依次錯開1/4週期的信號。因此，如圖8C所示，佈線OUT1至佈線OUT6等被輸出信號CK1等依次錯開1/4週期的信號。

另外，向佈線OUT1至佈線OUT6等輸出高電位的期間為信號CK1等的1/2週期的期間。也就是說，佈線OUTn為高電位的期間與佈線OUTn+1為高電位的期間重疊。由此，因為可以使選擇佈線OUTn的期間長，所以在佈線的負載大的情況等下較佳為使用這種驅動方法。也就是說，在將驅動電路40a用於像素數多的顯示裝置或螢幕尺寸大的顯示裝置等的掃描線驅動電路的情況下，藉由採用這種驅動方法可以使掃描線的充放電期間長，所以是較佳的。注意，在此示出藉由作為信號CK1至信號CL4使用錯開1/4週期的四相時脈信號且將佈線OUTn為高電位（被選擇）的期間設定為信號CK1等的1/2週期的期間來設定鄰接的兩個佈線被同時選擇的期間的結構，但不侷限於此。例如，也可以採用藉由改變時脈信號的週期錯開或工作比來同時選擇鄰接的三個以上的佈線的結構。

〔驅動電路的結構例子2〕 以下說明部分結構與上述圖6所示的信號生成電路14a不同的信號生成電路的結構例子。

圖9是信號生成電路14b的電路圖。信號生成電路14b是生成信號BDG的電路。與上述信號生成電路14a相比，信號生成電路14b具有不使用信號RIN2的結構，所以可以縮減佈線數。

信號生成電路14b包括電晶體60至電晶體69、電晶體71以及電晶體72。

向電晶體60的閘極供應信號LIN，向該電晶體60的源極和汲極中的一個供應電位VDD，該電晶體60的源極和汲極中的另一個與電晶體71的閘極電連接。向電晶體61的閘極供應信號CLK3，向該電晶體61的源極和汲極中的一個供應電位VDD，該電晶體61的源極和汲極中的另一個與電晶體71的閘極電連接。向電晶體62的閘極供應信號RIN1，向該電晶體62的源極和汲極中的一個供應電位VDD，該電晶體62的源極和汲極中的另一個與電晶體71的閘極電連接。向電晶體63的閘極供應信號CLK1，該電晶體63的源極和汲極中的一個與電晶體71的閘極電連接，該電晶體63的源極和汲極中的另一個與電晶體64的源極和汲極中的一個電連接。向電晶體64的閘極供應信號CLK2，向該電晶體64的源極和汲極中的另一個供應電位VSS。向電晶體65的閘極供應信號CLK2，向該電晶體65的源極和汲極中的一個供應電位VDD，該電晶體65的另一個與電晶體66的源極和汲極中的一個電連接。向電晶體66的閘極供應信號CLK1，該電晶體66的源極和汲極中的另一個與電晶體72的閘極電連接。向電晶體67的閘極供應信號LIN，該電晶體67的源極和汲極中的一個與電晶體72的閘極電連接，向該電晶體67的源極和汲極中的另一個供應電位VSS。向電晶體68的閘極供應信號CLK3，該電晶體68的源極和汲極中的一個與電晶體72的閘極電連接，向該電晶體68的源極和汲極中的另一個供應電位VSS。向電晶體69的閘極供應信號RIN1，電晶體69的源極和汲極中的一個與電晶體72的閘極電連接，向該電晶體69的源極和汲極中的另一個供應電位VSS。向電晶體71的源極和汲極中的一個供應電位VDD，該電晶體71的源極和汲極中的另一個與電晶體72的源極和汲極中的一個以及被輸出信號BDG的佈線電連接。向電晶體72的源極和汲極中的另一個供應電位VSS。

信號生成電路14b可以生成工作比為45％以上且55％以下、較佳為45％以上且51％以下、典型的為50％以上且51％以下的信號BDG。因此，與不使用信號BDG而使用電位VDD的情況相比，可以實現高可靠性。

藉由使信號生成電路14b具有上述結構，可以僅使用供應到電路13及電路11a中的信號生成信號BDG。

〔驅動電路的結構例子3〕 以下，說明不使用信號生成電路的驅動電路的結構例子。

圖10是時序電路30b的電路圖。時序電路30b與時序電路30a主要不同之處在於不包括信號生成電路14a。

時序電路30b具有作為信號BDG使用信號CLK3的結構。由此，與上述時序電路30a不同，該時序電路30b不使用信號RIN2及信號生成電路14a，所以可以簡化結構。

圖11示出關於時序電路30b的驅動方法例子的時序圖。圖11示意性地示出信號CLK1（信號PWC）、信號CLK2、信號CLK3、信號RES、信號LIN、信號RIN1、信號BDG、節點N1（節點N2）及輸出端子SROUT（輸出端子GOUT）的電位的時間變化。

如圖11所示，信號BDG和信號CLK3為相同信號。

在時刻T21，信號BDG處於高電位且信號LIN成為高電位，由此節點N1及節點N2成為高電位。接著，在時刻T22，信號CLK1及信號PWC成為高電位，由此節點N1及節點N2的電位上升。另外，在期間T22-T24，向輸出端子SROUT及輸出端子GOUT輸出高電位。此時，信號BDG成為低電位而電晶體23及電晶體26成為關閉狀態，由此節點N1及節點N2成為電浮動狀態。接著，在時刻T24，信號LIN處於低電位，信號RIN1成為高電位，信號BDG成為高電位，從而電晶體23及電晶體26再次成為開啟狀態，由此節點N1及節點N2的電位降低到低電位。因此，向輸出端子SROUT及輸出端子GOUT輸出低電位。接著，在時刻T26，信號BDG成為低電位。以後，作為信號BDG反復地輸入高電位和低電位，但因為信號LIN和信號RIN1都處於低電位，所以輸出端子SROUT及輸出端子GOUT保持低電位。

因為時序電路30b具有作為信號BDG使用時脈信號的結構，所以作為信號BDG可以使用工作比為45％以上且55％以下、較佳為45％以上且51％以下、典型的為50％的脈衝信號。因此，與不使用信號BDG而使用電位VDD的情況相比，可以實現高可靠性。

圖12A是說明時序電路30b的輸入輸出端子的圖。時序電路30b與上述時序電路30a不同之處在於不包括被輸入信號RIN2的端子。

另外，圖12B示出使用時序電路30b的驅動電路40b的結構例子。驅動電路40b除了不包括時序電路30a_n的連接於被輸入信號RIN2的端子的佈線之外，具有與上述驅動電路40a相同結構。

另外，圖12C示出關於驅動電路40b的驅動方法的時序圖。如圖12C所示，藉由與驅動電路40a相同的驅動方法，可以得到相同輸出信號。

在此所示的驅動電路被用作向多個佈線依次供應脈衝信號的移位暫存器，因此適合用於顯示裝置的閘極驅動電路（掃描線驅動電路）。此外，不侷限於顯示裝置，還適合用於記憶體裝置等使用移位暫存器電路的各種裝置。

以上是驅動電路的結構例子的說明。

[電晶體的結構例子] 以下說明可用於以上所示的時序電路的電晶體的結構例子。

以下所示的電晶體具有包括夾持半導體層的一對閘極且一個閘極與源極和汲極中的一個電連接的結構。以下所示的電晶體可以用於以上所示的時序電路中的電晶體21等。

此外，藉由改變以下所示的電晶體的閘極、源極及汲極的連接，可以製造可用於上面所示的時序電路中的電晶體22、電晶體23等其他電晶體的電晶體。例如，藉由改變各導電層的連接部、導電層的形狀（圖案），可以與下面所示的電晶體同樣地製造一對閘極彼此電連接的電晶體或僅包括一個閘極的電晶體。

〔結構例子1〕 圖13A是電晶體100的俯視示意圖。另外，圖13B相當於沿圖13A中的點劃線A1-A2的切斷面的剖面圖，圖13C相當於沿圖13A中的點劃線A3-A2的切斷面的剖面圖。注意，在圖13A中省略電晶體100的組件的一部分（閘極絕緣層等）。此外，點劃線A1-A2的方向包含電晶體100的通道長度方向，點劃線A3-A2的方向包含電晶體100的通道寬度方向。另外，與圖13A同樣，下面所示的電晶體的俯視圖也省略組件的一部分進行圖示。

電晶體100設置在基板102上，並包括導電層106a、絕緣層103、半導體層108、絕緣層110及導電層112a等。導電層106a設置在基板102上。絕緣層103以覆蓋基板102及導電層106a等的方式設置。島狀半導體層108設置在絕緣層103上並具有與導電層106a重疊的區域。絕緣層110以覆蓋半導體層108及絕緣層103的方式設置。導電層112a設置在絕緣層110上並具有與半導體層108及導電層106a重疊的區域。

另外，以覆蓋導電層112a及絕緣層110的方式設置有絕緣層118。

在電晶體100中，導電層112a的一部分被用作第一閘極電極（也稱為頂閘極電極），導電層106a的一部分被用作第二閘極電極（也稱為底閘極電極）。另外，絕緣層110的一部分被用作第一閘極絕緣層，絕緣層103的一部分被用作第二閘極絕緣層。

半導體層108較佳為包含金屬氧化物。例如，較佳為包含銦、M（M為選自鎵、鋁、矽、硼、釔、錫、銅、釩、鈹、鈦、鐵、鎳、鍺、鋯、鉬、鑭、鈰、釹、鉿、鉭、鎢和鎂中的一種或多種）和鋅。尤其是，M較佳為選自鋁、鎵、釔和錫中的一種或多種。尤其是，作為半導體層108，較佳為使用包含銦、鎵及鋅的氧化物（也稱為IGZO）。此外，較佳為使用包含銦、錫及鋅的氧化物。此外，較佳為使用包含銦、鎵、錫及鋅的氧化物。

半導體層108包括被用作通道形成區域的區域108i以及隔著區域108i設置的一對低電阻區域108n。一對低電阻區域108n中的一個被用作電晶體100的源極區域，其中另一個被用作汲極區域。區域108i與導電層112a和導電層106a中的至少一個重疊。注意，在圖13B中，將半導體層108中的與導電層112a重疊的區域表示為被用作通道形成區域的區域108i，但是有時實際上不與導電層112a重疊而與導電層106a重疊的部分（包括低電阻區域108n的部分）也形成有通道。

此外，低電阻區域108n也可以說是與通道形成區域相比電阻更低的區域、載子濃度更高的區域、氧空位密度更高的區域、雜質濃度更高的區域或呈現n型的區域。

半導體層108的低電阻區域108n也可以是包含雜質元素的區域。作為該雜質元素，例如，可以舉出氫、硼、碳、氮、氟、磷、硫、砷、鋁或稀有氣體等。作為稀有氣體的典型例子，有氦、氖、氬、氪及氙等。特別是，較佳為包含硼或磷。此外，也可以包含這些元素中的兩種以上。

可以以導電層112a為遮罩藉由絕緣層110對低電阻區域108n添加雜質。

低電阻區域108n較佳為包含雜質濃度為1×10¹⁹ atoms/cm³ 以上且1×10²³ atoms/cm³ 以下，較佳為5×10¹⁹ atoms/cm³ 以上且5×10²² atoms/cm³ 以下，更佳為1×10²⁰ atoms/cm³ 以上且1×10²² atoms/cm³ 以下的區域。

例如，可以利用二次離子質譜測定技術（SIMS：Secondary Ion Mass Spectrometry）或者X射線光電子能譜技術（XPS：X-ray Photoelectron Spectroscopy）等分析技術分析出低電阻區域108n所包含的雜質的濃度。在利用XPS分析技術的情況下，藉由組合來自表面一側或背面一側的離子濺射和SIMS分析或XPS分析等分析方法，可以得知深度方向上的濃度分佈。

尤其是，在作為雜質元素使用氫的情況下，使用利用中子射線的分析方法即可。

此外，低電阻區域108n中的雜質元素較佳為在被氧化的狀態下存在。例如，作為雜質元素，較佳為使用硼、磷、鎂、鋁、矽等容易被氧化的元素。這種容易被氧化的元素可以在與半導體層108中的氧鍵合而被氧化了的狀態下穩定地存在，因此，即使在後面的製程中被施加高溫（例如為400℃以上、600℃以上、800℃以上），也可以抑制脫離。此外，雜質元素奪取半導體層108中的氧，由此在低電阻區域108n中產生很多氧空位。該氧空位與膜中的氫鍵合而成為載子供給源，使得低電阻區域108n成為極低電阻狀態。

例如，在使用硼作為雜質元素的情況下，包含在低電阻區域108n中的硼可以以與氧鍵合的狀態存在。藉由在XPS分析中觀察到起因於B₂ O₃ 鍵合的光譜峰可以確認這一點。此外，在XPS分析中，觀察不到起因於硼元素單獨存在的狀態的光譜峰或者其峰強度極小到埋在觀察到檢測下限附近的背景雜訊中的程度。

絕緣層110的與低電阻區域108n重疊的區域有時包含上述雜質元素。此時，與低電阻區域108n同樣地，絕緣層110中的雜質元素也較佳為在與氧鍵合的狀態下存在。這種容易被氧化的元素可以在與絕緣層110中的氧鍵合而被氧化了的狀態下穩定地存在，因此，即使在後面的製程中被施加高溫，也可以抑制脫離。尤其是，在絕緣層110中含有能夠藉由加熱脫離的氧（也稱為過量氧）的情況下，該過量氧與雜質元素鍵合而被穩定化，由此可以抑制氧從絕緣層110供應給低電阻區域108n。此外，由於包含被氧化的雜質元素的絕緣層110的一部分中不容易擴散氧，所以抑制氧從絕緣層110的上方藉由該絕緣層110供應給低電阻區域108n，也可以防止低電阻區域108n的高電阻化。

絕緣層103具有從基板102一側層疊有絕緣膜103a及絕緣膜103b的疊層結構。此時，作為位於導電層106a一側的絕緣膜103a較佳為使用不容易使包含在導電層106a中的金屬元素擴散的絕緣膜。例如，較佳為使用氮化矽膜、氮氧化矽膜、氧化鋁膜、氧化鉿膜等無機絕緣膜。另外，與半導體層108接觸的絕緣膜103b較佳為使用含氧的絕緣膜。例如，較佳為使用氧化矽膜或氧氮化矽膜等。

此外，絕緣層103可以具有單層結構，也可以具有層疊有三層以上的疊層結構。另外，雖然在圖13B及圖13C中以單層表示絕緣層110，但該絕緣層110也可以具有層疊有兩層以上的疊層結構。

雖然圖13B及圖13C示出絕緣層110覆蓋半導體層108的端部的例子，但不侷限於該結構。例如，絕緣層110也可以加工為具有與導電層112a的頂面形狀大致一致的頂面形狀。此時，半導體層108的低電阻區域108n的頂面與絕緣層118接觸。

在本說明書等中，“頂面形狀大致一致”是指在層疊的兩層的邊緣的至少一部分重疊。例如，還是指上層及下層的一部分或全部藉由同一的遮罩圖案被加工的情況。但是，實際上有邊緣不重疊的情況，例如，上層位於下層的內側或者上層位於下層的外側，這種情況也可以說“頂面形狀大致一致”。

另外，也可以在導電層112a與絕緣層110之間設置被用作障壁膜的層。例如，也可以將金屬膜、合金膜或者金屬氧化物膜設置在導電層112a與絕緣層110之間。作為被用作障壁膜的層，較佳為使用至少與絕緣層110相比不容易使氧和氫中的一方、較佳為其兩者透過的材料。由此，可以防止氧從半導體層108向導電層112a一側擴散及氫從導電層112a向半導體層108擴散。由此，可以使被用作半導體層108的通道形成區域的區域108i的載子密度極低。作為可以用於被用作該障壁膜的金屬氧化物膜，可以使用氧化鋁膜、氧化鉿膜、鋁酸鉿膜等氧化物絕緣膜或者氧化銦、銦錫氧化物、含有矽的銦錫氧化物等導電氧化物膜。

或者，作為被用作障壁膜的金屬氧化物膜，較佳為使用包含一個以上的相同於半導體層108的元素的氧化物材料，更佳為使用藉由利用相同於半導體層108的濺射靶材來形成的金屬氧化物膜。當使用濺射裝置形成該金屬氧化物膜時，藉由在含氧氣體氛圍下形成該金屬氧化物膜，可以將氧適當地添加到絕緣層110或半導體層108等中。注意，當為了向絕緣層110或半導體層108等供應氧形成金屬氧化物膜，也可以在形成之後去除該金屬氧化物膜。

如圖13A及圖13B所示，電晶體100在絕緣層118上包括導電層120a及導電層120b。導電層120a被用作源極電極和汲極電極中的一個，導電層120b被用作源極電極和汲極電極中的另一個。導電層120a及導電層120b在設置在絕緣層118及絕緣層110中的開口部141a及開口部141b中與半導體層108的低電阻區域108n電連接。

絕緣層118被用作保護電晶體100的保護層。作為絕緣層118，例如可以使用氧化物或氮化物等無機絕緣材料。更明確而言，可以使用氧化矽、氧氮化矽、氮化矽、氮氧化矽、氧化鋁、氧氮化鋁、氮化鋁、氧化鉿、鋁酸鉿等無機絕緣材料。

此外，如圖13A及圖13C所示，較佳為在通道寬度方向上導電層112a及導電層106a延伸到半導體層108端部的外側。此時，如圖13C所示，導電層112a及導電層106a隔著絕緣層110及絕緣層103覆蓋整個半導體層108的通道寬度方向。

電晶體100具有被用作背閘極的導電層106a與被用作源極電極和汲極電極中的另一個的導電層120b電連接的結構。明確而言，導電層106a與導電層120b藉由導電層112b電連接。

導電層112b是位於與電晶體100的導電層112a同一的面上且加工同一導電膜來形成的層。導電層112b與導電層106a在設置在絕緣層110及絕緣層103中的開口部143中電連接。另外，導電層120b與導電層112b在設置在絕緣層118中的開口部144中電連接。由此，實現了電晶體100的源極和汲極中的一個與背閘極電連接的結構。如此，較佳的是，在絕緣層118、絕緣層110及絕緣層103中形成開口，來使導電層120b與導電層106a藉由導電層112b電連接而不使它們直接連接。由此，可以使開口部的深度淺，所以可以防止如下不良，亦即，開口部中的步階變低而覆蓋該開口部的導電膜的步階覆蓋性提高，不能覆蓋該步階而導電膜被斷開。

另外，在圖13A及圖13C中，被用作頂閘極的導電層112a與被用作佈線的導電層106b電連接。導電層112a與導電層106b在設置在絕緣層110及絕緣層103中的開口部142中電連接。較佳的是，導電層106b是位於與導電層106a同一的面上且加工同一導電膜來形成的層。

例如，當將電晶體100用於圖5A所示的時序電路30內的電晶體21或電晶體24時，導電層106b對應於與佈線15b電連接的佈線，導電層120a對應於與輸出端子GOUT或輸出端子SROUT電連接的佈線，導電層120b對應於被供應電位VSS的佈線。

在此，絕緣層103中的與半導體層108接觸的絕緣膜103b較佳為使用氧化物膜。尤其是，較佳為使用藉由加熱會釋放氧的氧化矽膜或者氧氮化矽膜。由此，因為藉由電晶體100的製程中所施加的熱等向半導體層108供應從絕緣層103釋放的氧，可以減少半導體層108中的氧空位，所以可以實現可靠性高的電晶體100。

此時，較佳為在形成絕緣膜103b之後且形成半導體層108之前進行向絕緣膜103b供應氧的處理。作為向絕緣膜103b供應氧的處理，有含氧氛圍下的電漿處理或加熱處理等。或者，也可以藉由離子摻雜法或離子植入法等向絕緣膜103b供應氧。或者，如上所述那樣，也可以藉由在含氧氛圍下使用濺射法在絕緣膜103b上形成金屬氧化物膜來向絕緣膜103b供應氧，然後去除該金屬氧化物膜。或者，藉由在含氧氛圍下使用濺射法形成半導體層108，可以兼作半導體層108的形成製程與向絕緣膜103b供應氧的製程。

注意，當絕緣膜103b包含過量氧時，有時半導體層108與絕緣膜103b的介面或其附近容易生成缺陷態。此時，在向被用作第二閘極電極的導電層106a供應高電位的情況下，有作為載子的電子被該缺陷態俘獲，而電晶體100的臨界電壓向正方向漂移的擔憂。但是，在電晶體100中，因為隔著絕緣層103設置的被用作第二閘極電極的導電層106a被供應源極電位（例如，電位VSS），所以在半導體層108與絕緣膜103b的介面或其附近幾乎不感應載子。其結果，因為即使存在上述缺陷態，電子也不容易被俘獲，所以可以適當地抑制臨界電壓向正方向漂移。因此，電晶體100可以說是可靠性極高的電晶體。

〔結構例子2〕 圖14A示出部分結構與上述電晶體100不同的電晶體100A的俯視示意圖。另外，圖14B相當於沿圖14A中的點劃線B1-B2的切斷面的剖面圖，圖14C相當於沿圖14A中的點劃線B3-B2的切斷面的剖面圖。

電晶體100A具有被用作頂閘極的導電層112a與導電層120b電連接的結構。以下，主要說明與上述電晶體100不同的部分而省略相同部分的說明。

導電層120b與導電層112a在設置在絕緣層118中的開口部144中電連接。

另外，導電層106a的一部分被用作佈線。

例如，當將電晶體100A用於圖5A所示的時序電路30內的電晶體21或電晶體24時，導電層106a對應於與佈線15b電連接的佈線，導電層120a對應於與輸出端子GOUT或輸出端子SROUT電連接的佈線，導電層120b對應於被供應電位VSS的佈線。

在電晶體100A中，絕緣層110較佳為使用藉由加熱會釋放氧的氧化物膜。由此，因為藉由電晶體100A的製程中所施加的熱等向半導體層108供應從絕緣層110釋放的氧，可以減少半導體層108中的氧空位，所以可以實現可靠性高的電晶體100A。

此時，較佳為在形成絕緣層110之後且形成導電層112a等之前進行向絕緣層110供應氧的處理。作為向絕緣層110供應氧的處理，有含氧氛圍下的電漿處理或加熱處理等。或者，也可以藉由離子摻雜法或離子植入法等向絕緣層110供應氧。或者，如上所述那樣，也可以藉由在含氧氛圍下使用濺射法在絕緣層110上形成金屬氧化物膜來向絕緣層110供應氧。該金屬氧化物膜可以在形成後去除，也可以殘留在導電層112a與絕緣層110之間。

注意，當絕緣層110包含過量氧時，有時在半導體層108與絕緣層110的介面或其附近容易生成缺陷態。因此，在向導電層112a供應高電位的情況下，有電晶體100A的臨界電壓向正方向漂移的擔憂。但是，在電晶體100A中，因為向被用作第一閘極電極的導電層112a供應源極電位（例如，電位VSS），所以即使在半導體層108與絕緣層110的介面或其附近存在缺陷態，也可以適當地抑制電晶體100A的臨界電壓向正方向漂移。因此，電晶體100A可以說是可靠性極高的電晶體。

〔結構例子3〕 以下說明包括兩個電晶體及電容器的結構例子。

圖15A是電晶體100、電晶體150與電容器160連接的結構的俯視示意圖。另外，圖15B相當於沿圖15A中的點劃線C1-C2的切斷面的剖面圖，圖15C相當於沿圖15A中的點劃線C3-C4的切斷面的剖面圖。圖15B包含電晶體150的通道長度方向上的剖面和電容器160的剖面。圖15C包含電晶體150的通道寬度方向上的剖面。

另外，圖16示出去除圖15A中的導電層120a至導電層120c的俯視示意圖。在圖16中，以虛線僅表示導電層120a至導電層120c的輪廓。

電晶體100是位於基板102一側的第二閘極電極（底閘極電極）與源極和汲極中的一個電連接的電晶體，可以援用上述圖13A等所示的結構。

電晶體150是位於與電晶體100同一的面上且藉由與該電晶體100相同的製程來製造的電晶體。電晶體150具有一對閘極彼此電連接的結構。

電容器160可以藉由與電晶體100及電晶體150相同製程製造。

電晶體150包括其一部分被用作第二閘極電極的導電層106c、其一部分被用作第二閘極絕緣層的絕緣層103、半導體層108a、其一部分被用作第一閘極絕緣層的絕緣層110以及其一部分被用作第一閘極電極的導電層112c。半導體層108a具有被用作通道形成區域的區域108ai以及被用作源極及汲極的一對低電阻區域108an。

另外，電晶體150包括與一對低電阻區域108an中的一個電連接的導電層120c以及與其中另一個電連接的導電層120a。導電層120a與電晶體100的低電阻區域108n（未圖示）電連接。導電層120a及導電層120c分別在設置在絕緣層118及絕緣層110中的開口部141d或開口部141c中與低電阻區域108an電連接。

另外，如圖15A及圖15C所示，導電層112c與導電層106c在設置在絕緣層110及絕緣層103的開口部145中電連接。就是說，電晶體150具有以隔著半導體層108a設置的一對閘極電極彼此電連接的結構。

藉由採用上述結構，可以利用由一對閘極電極產生的電場電圍繞半導體層108a。此時，尤其是，對導電層106c和導電層112c供應同一電位。由此，可以對半導體層108a有效地施加用來引起通道的電場，而可以增大電晶體150的通態電流。因此，可以實現電晶體150的微型化。

此外，導電層112c也可以不與導電層106c連接。此時，可以對一對閘極電極中的一個供應固定電位，對另一個供應用來驅動電晶體150的信號。此時，可以藉由利用供應給一個閘極電極的電位控制用另一個閘極電極驅動電晶體150時的臨界電壓。

電容器160由半導體層108a的一部分（低電阻區域108an的一部分）、絕緣層103的一部分以及導電層106c的一部分構成。在電容器160中，絕緣層103被用作介電質層，導電層106c及半導體層108a被用作一對電極。

另外，在低電阻區域108an與導電層106c重疊的區域中，在絕緣層118及絕緣層110中設置多個開口部141e，在該開口部141e中導電層120a與低電阻區域108an電連接。此時，導電層120a不僅被用作電晶體150的源極電極和汲極電極中的一個，而且被用作電容器160的輔助佈線（輔助電極）。並且，由於導電層120a與低電阻區域108an在多個部分接觸，因此可以降低它們的接觸電阻，而可以降低電容器160的寄生電阻，所以是較佳的。另外，作為電容器160的一對電極，與使用導電層106c和導電層112c的結構或者使用導電層106c和導電層120a的結構相比，藉由採用使用導電層106c和低電阻區域108an的結構，可以使被用作介電質層的絕緣層的厚度薄，並可以增大電容。

如圖15A及圖16所示，導電層120a可以兼作電晶體100的源極電極和汲極電極中的一個、電晶體150的源極電極和汲極電極中的一個以及電容器160中的一個電極。另外，島狀半導體層108a可以兼作電晶體150的一部分和電容器160的一部分。藉由採用這種結構，可以縮小圖15A及圖16所示的電路的佔有面積。

可以將圖15A等所示的結構用於上述時序電路的一部分。例如，當用於圖5B所示的時序電路30時，可以將電晶體100用於電晶體21或電晶體24，將電晶體150用於電晶體22或電晶體25，並且將電容器160用於電容器C1或電容器C3。此時，導電層106b對應於與佈線15b電連接的佈線，導電層120a對應於與輸出端子GOUT或輸出端子SROUT電連接的佈線，導電層120b對應於被供應電位VSS的佈線，導電層106c對應於藉由電晶體23或電晶體26與佈線15a電連接的佈線，導電層120c對應於被供應信號CLK1或信號PWC的佈線。

以上是電晶體的結構例子的說明。

[製造方法例子] 以下，對本發明的一個實施方式的電晶體的製造方法的例子進行說明。這裡，以上述電晶體的結構例子中的結構例子1及圖13A至圖13C所示的電晶體100為例進行說明。

構成半導體裝置的薄膜（絕緣膜、半導體膜、導電膜等）可以利用濺射法、化學氣相沉積（CVD：Chemical Vapor Deposition）法、真空蒸鍍法、脈衝雷射沉積（PLD：Pulsed Laser Deposition）法、原子層沉積（ALD：Atomic Layer Deposition）法等形成。作為CVD法有電漿增強化學氣相沉積（PECVD：Plasma Enhanced CVD）法或熱CVD法等。此外，作為熱CVD法之一，有有機金屬化學氣相沉積（MOCVD：Metal Organic CVD）法。

此外，構成半導體裝置的薄膜（絕緣膜、半導體膜、導電膜等）可以利用旋塗法、浸漬法、噴塗法、噴墨法、分配器法、網版印刷法、平板印刷法、刮刀（doctor knife）法、狹縫式塗佈法、輥塗法、簾式塗佈法、刮刀式塗佈法等方法形成。

此外，當對構成半導體裝置的薄膜進行加工時，可以利用光微影法等進行加工。除了上述方法以外，還可以利用奈米壓印法、噴砂法、剝離法等對薄膜進行加工。此外，可以利用金屬遮罩等陰影遮罩的形成方法直接形成島狀的薄膜。

光微影法典型地有如下兩種方法。一個是在要進行加工的薄膜上形成光阻遮罩，藉由蝕刻等對該薄膜進行加工，並去除光阻遮罩的方法。另一個是在形成感光性薄膜之後，進行曝光及顯影來將該薄膜加工為所希望的形狀的方法。

在光微影法中，作為用於曝光的光，例如可以使用i線（波長為365nm）、g線（波長為436nm）、h線（波長為405nm）或將這些光混合而成的光。此外，還可以使用紫外光、KrF雷射或ArF雷射等。此外，也可以利用液浸曝光技術進行曝光。作為用於曝光的光，也可以使用極紫外光（EUV：Extreme Ultra-Violet）或X射線。此外，也可以使用電子束代替用於曝光的光。當使用極紫外光、X射線或電子束時，可以進行極其微細的加工，所以是較佳的。此外，在藉由電子束等光束的掃描進行曝光時，不需要光罩。

作為薄膜的蝕刻方法，可以利用乾蝕刻法、濕蝕刻法及噴砂法等。

圖17A至圖18D示出電晶體100的製程中的各階段的剖面圖。在圖17A至圖18D中，點劃線的左側示出電晶體100的通道長度方向上的剖面，點劃線的右側示出通道寬度方向上的剖面。

〔導電層106a的形成〕 在基板102上形成導電膜，對其進行蝕刻加工形成被用作第二閘極電極的導電層106a（圖17A）。

此時，如圖17A所示，導電層106a的端部較佳為以具有錐形形狀的方式進行加工。由此，可以提高接著形成的絕緣層103的步階覆蓋性。

當成為導電層106a的導電膜使用含銅的導電膜時，可以減少佈線電阻。例如在將電晶體100用於大型顯示裝置或解析度高的顯示裝置的情況下，導電層106a較佳為使用含銅的導電膜。即使作為導電層106a使用含銅的導電膜，也可以由絕緣層103抑制銅元素擴散到半導體層108一側，由此可以得到可靠性高的電晶體。

〔絕緣層103的形成〕 接著，以覆蓋基板102及導電層106a的方式形成絕緣層103（圖17B）。絕緣層103可以利用PECVD法、ALD法、濺射法等形成。

這裡，絕緣層103藉由層疊絕緣膜103a及絕緣膜103b形成。尤其是，構成絕緣層103的各絕緣膜較佳為利用PECVD法形成。

作為絕緣膜103a，例如可以使用氮化矽膜、氮氧化矽膜、氮化鋁膜、氮化鉿膜等含氮的絕緣膜。尤其是，作為絕緣膜103a，較佳為使用利用PECVD設備形成的緻密氮化矽膜。藉由使用這種含氮的絕緣膜，即使厚度薄也可以適當地抑制從被形成面一側的雜質的擴散。

另外，當作為絕緣膜103a使用含氮的絕緣膜時，可以抑制因絕緣膜103b中的氧向導電層106a等擴散而絕緣膜103b所包含的氧減少及導電層106a等被氧化等。

注意，在本說明書中，“氧氮化物”是指在其組成中氧含量多於氮含量的材料，而“氮氧化物”是指在其組成中氮含量多於氧含量的材料。例如，在記載為“氧氮化矽”時指在其組成中氧含量多於氮含量的材料，而在記載為“氮氧化矽”時指在其組成中氮含量多於氧含量的材料。

另外，在本說明書中，當記載有各自包含相同元素的氧氮化物和氮氧化物時，氧氮化物包含滿足如下條件中的一者或兩者的材料：與氮氧化物相比氧含量多；與氮氧化物相比氮含量少。同樣地，氮氧化物包含滿足如下條件中的一者或兩者的材料：與氧氮化物相比氧含量少；與氧氮化物相比氮含量多。例如，當記載有氧氮化矽和氮氧化矽時，氧氮化矽包含與氮氧化矽相比氧含量多且氮含量少的材料。同樣地，氮氧化矽包含與氧氮化矽相比氧含量少且氮含量多的材料。

接觸於半導體層108的絕緣膜103b較佳為使用包含氧化物的絕緣膜形成。尤其是，作為絕緣膜103b較佳為使用氧化物膜。另外，作為絕緣膜103b，較佳為使用水等雜質不容易吸附到其表面的緻密的絕緣膜。此外，較佳為使用其缺陷儘可能少且水或氫等雜質得到減少的絕緣膜。

作為絕緣膜103b，例如可以使用包含氧化矽膜、氧氮化矽膜、氮氧化矽膜、氧化鋁膜、氧化鉿膜、氧化釔膜、氧化鋯膜、氧化鎵膜、氧化鉭膜、氧化鎂膜、氧化鑭膜、氧化鈰膜和氧化釹膜中的一種以上的絕緣膜。尤其是，作為絕緣膜103b較佳為使用氧化矽膜或氧氮化矽膜。

絕緣膜103b更佳為具有含有超過化學計量組成的氧的區域。換言之，絕緣膜103b較佳為藉由加熱能夠釋放氧的絕緣膜。例如，藉由在氧氛圍下形成絕緣膜103b，對形成後的絕緣膜103b在氧氛圍下進行加熱處理，在形成絕緣膜103b之後在氧氛圍下進行電漿處理等或者在絕緣膜103b上在氧氛圍下形成氧化物膜等，可以將氧供應到絕緣膜103b中。在上述供應氧的各處理中，代替氧或者除了氧以外還可以使用氧化氣體（例如，一氧化二氮或臭氧等）。或者，也可以在將藉由加熱能夠釋放氧的絕緣膜形成在絕緣膜103b上之後進行加熱處理來從該絕緣膜對絕緣膜103b中供應氧。或者，也可以利用電漿摻雜法或離子植入法等對絕緣膜103b供應氧。

在此，絕緣膜103b較佳為厚於絕緣膜103a。由此，藉由加熱會從絕緣膜103b釋放的氧量增大，而從絕緣膜103a釋放的氫量得到減少。因此，可以在抑制向在後面製程中製造的半導體層108供應氫的同時向該半導體層108供應較多的氧，由此可以實現可靠性高的電晶體。絕緣膜103b的厚度較佳為絕緣膜103a的2倍以上且50倍以下，更佳為3倍以上且30倍以下，進一步較佳為5倍以上且20倍以下，更進一步較佳為7倍以上且15倍以下，典型的為10倍左右。

另外，當在含氧氛圍下利用濺射法形成成為半導體層108的金屬氧化物膜時，可以對絕緣膜103b中供應氧。並且，也可以在形成成為半導體層的金屬氧化物膜之後進行加熱處理。藉由進行加熱處理，可以將絕緣膜103b中的氧更有效地供應到該金屬氧化物膜中，而可以降低金屬氧化物膜中的氧空位。

〔半導體層108的形成〕 接著，在絕緣層103上形成金屬氧化物膜108f（圖17C）。

金屬氧化物膜108f較佳為藉由使用金屬氧化物靶材的濺射法形成。

金屬氧化物膜108f較佳為缺陷儘可能少的緻密的膜。金屬氧化物膜108f較佳為高純度的膜，其中儘可能降低氫或水等雜質。尤其是，作為金屬氧化物膜108f，較佳為使用具有結晶性的金屬氧化物膜。

在形成金屬氧化物膜108f時，也可以混合氧氣體和惰性氣體（例如，氦氣體、氬氣體、氙氣體等）。注意，在形成金屬氧化物膜時的沉積氣體整體中所佔的氧氣體的比例（以下，也稱為氧流量比）越高，金屬氧化物膜的結晶性可以越高，可以實現具有高可靠性的電晶體。另一方面，氧流量比越低，金屬氧化物膜的結晶性越低，可以實現通態電流（on-state current）高的電晶體。

在形成金屬氧化物膜108f時，隨著基板溫度變高，可以形成結晶性更高的緻密的金屬氧化物膜。另一方面，隨著基板溫度變低，可以形成結晶性更低且導電性更高的金屬氧化物膜。

金屬氧化物膜108f在基板溫度為室溫以上且250℃以下，較佳為室溫以上且200℃以下，更佳為室溫以上且140℃以下的條件下形成，即可。例如，基板溫度較佳為室溫以上且低於140℃，由此可以提高生產性。藉由在基板溫度為室溫或不進行意圖性的加熱的狀態下形成金屬氧化物膜，可以降低結晶性。

在此，藉由在含氧氛圍下形成金屬氧化物膜108f，可以在形成金屬氧化物膜108f時向絕緣層103供應氧。尤其是，較佳為在包含氧的氛圍下利用濺射法形成金屬氧化物膜108f。

當形成金屬氧化物膜108f時，引入到成膜裝置的成膜室內的沉積氣體的總流量中的氧流量的比率（氧流量比）或成膜室內的氧分壓越高，越可以增大供應給絕緣層103中的氧量。形成金屬氧化物膜108f時的氧流量比或氧分壓還影響到金屬氧化物膜108f的結晶性或電晶體的電特性，所以該氧流量比或氧分壓可以根據所要求的電晶體的電特性等決定。例如，形成金屬氧化物膜108f時的氧流量比或氧分壓在10％以上且100％以下、較佳為20％以上且100％以下的範圍內適當地決定即可。

另外，在含氧氛圍下利用濺射法形成金屬氧化物膜108f時，絕緣層103的表面被正在形成的金屬氧化物膜108f覆蓋。由此，可以抑制在形成金屬氧化物膜108f時供應給絕緣層103中的氧的一部分被脫離到外部。其結果是，可以將極多的氧封閉在絕緣層103中。

在形成金屬氧化物膜108f之前，較佳為進行用來脫離在絕緣層103的表面吸附的水、氫或有機物等的處理和對絕緣層103供應氧的處理中的至少一個。例如，可以在減壓氛圍下以70℃以上且200℃以下的溫度進行加熱處理。該加熱處理也可以在金屬氧化物膜108f的成膜裝置內進行。或者，也可以進行含氧的氛圍下的電漿處理。或者，藉由進行包含一氧化二氮（N₂ O）等含氧化性氣體的氛圍下的電漿處理，也可以將氧供應給絕緣層103中。當進行使用一氧化二氮氣體的電漿處理時，可以適當地去除絕緣層103的表面的有機物且可以將氧供應給絕緣層103中。較佳的是，在這種處理之後，以不使絕緣層103的表面暴露於大氣的方式連續地形成金屬氧化物膜108f。

注意，在半導體層108具有層疊多個金屬氧化物膜的疊層結構的情況下，較佳的是，在形成下方的金屬氧化物膜之後，以不使其表面暴露於大氣的方式連續地形成上方的金屬氧化物膜。

在層疊多個金屬氧化物膜的情況下，可以使用組成不同的濺射靶材形成層疊組成不同的金屬氧化物膜的疊層膜。另外，也可以使用相同濺射靶材以不同成膜條件層疊金屬氧化物膜。作為成膜條件，有沉積氣體種類、沉積氣體流量、沉積氣體流量比、成膜室壓力、基板溫度（載物台溫度）、功率等。

在此，當利用濺射法形成金屬氧化物膜時，功率越高越可以提高沉積速度。另外，功率越低越可以抑制沉積速度，從而可以降低厚度、膜質等面內不均勻。因此，藉由層疊利用相同濺射靶材以功率高的條件形成的金屬氧化物膜和以功率比上述條件低的條件形成的金屬氧化物膜，可以在降低面內不均勻的同時提高沉積速度。

例如，可以在絕緣層103上先以低功率形成金屬氧化物膜，然後以比該功率高的功率形成金屬氧化物膜。或者，也可以先以高功率形成金屬氧化物膜，然後以比該功率低的功率形成金屬氧化物膜。或者，也可以反復地進行低功率下的形成和高功率下的形成。

形成時的功率越高，形成越高密度（緻密）的金屬氧化物膜。另一方面，形成時的功率越低，得到越低密度的金屬氧化物膜。另外，以低功率形成的金屬氧化物膜具有在形成時可以向該金屬氧化物膜之下的層供應更多的氧等特徵。

例如，半導體層108可以具有從絕緣層103一側以低功率形成的金屬氧化物膜和以高功率形成的金屬氧化物膜的疊層結構。由此，可以向絕緣層103供應多個氧。另外，半導體層108的上一側可以為高密度，所以在後面的形成開口部141a、開口部141b等時半導體層108不容易被蝕刻，從而可以提高製造良率。

另外，半導體層108也可以具有從絕緣層103一側以高功率形成的金屬氧化物膜和以低功率形成的金屬氧化物膜的疊層結構。藉由以高功率形成，可以抑制成膜室內殘留的雜質混入到金屬氧化物膜中。尤其是，藉由在成膜處理的初期採用高功率，可以更有效地形成膜中的雜質得到減少的金屬氧化物膜。因此，較佳的是，絕緣層103一側使用以高功率形成的金屬氧化物膜。另外，當在以高功率形成的緻密金屬氧化物膜上以低功率形成金屬氧化物膜時，第二層的金屬氧化物膜也容易成為緻密的膜。尤其是，當作為第一層形成緻密且結晶性高的膜時，第二層的結晶性反映其結晶性而可以得到提高。另外，因為作為第二層藉由以低功率形成金屬氧化物膜，所以可以向第一層的金屬氧化物膜直接供應氧，可以在形成半導體層108時減少膜中的氧空位。

接著，藉由部分地蝕刻金屬氧化物膜108f，形成島狀的半導體層108（圖17D）。

金屬氧化物膜108f藉由濕蝕刻法及/或乾蝕刻法進行加工。此時，有時不與半導體層108重疊的絕緣層103的一部分被蝕刻來變薄。例如，有時藉由蝕刻消失絕緣層103中的絕緣膜103b，露出絕緣膜103a的表面。

這裡，較佳為在形成金屬氧化物膜108f或將金屬氧化物膜108f加工為半導體層108之後進行加熱處理。藉由加熱處理，可以去除包含在金屬氧化物膜108f或半導體層108中或附著在金屬氧化物膜108f或半導體層108的表面的氫或水。此外，藉由加熱處理，有時金屬氧化物膜108f或半導體層108的膜質得到提高（例如，缺陷的降低、結晶性的提高等）。

另外，藉由加熱處理，可以將在形成金屬氧化物膜108f時供應到絕緣層103中的氧擴散到絕緣層103整體。例如，在剛形成金屬氧化物膜108f後，被供應的氧的大部分存在於絕緣層103的頂部，有時處於氧容易脫離的狀態。此時，在下述的絕緣層110的形成製程等中，有多個氧從絕緣層103的露出表面脫離的擔憂。因此，藉由由加熱處理向絕緣層103整體擴散氧，在形成絕緣層110後也可以維持多個氧密封在絕緣層103中的狀態。

另外，藉由加熱處理，可以將氧從絕緣層103供應給金屬氧化物膜108f或半導體層108。此時，藉由在加工為半導體層108之前進行加熱處理，可以將從絕緣層103脫離的氧有效地供應給金屬氧化物膜108f中，所以是更佳的。

另外，藉由加熱處理，可以使水或氫等從絕緣層103脫離。此時，藉由在加工為半導體層108之後進行加熱處理，水或氫等容易從絕緣層103露出的部分脫離，可以防止從絕緣層103脫離的水或氫等被供應到半導體層108中。當絕緣層103中的水或氫等的含量多時，較佳為在加工為半導體層108之後進行加熱處理。

典型的是，可以在150℃以上且低於基板的應變點、200℃以上且500℃以下、250℃以上且450℃以下或者300℃以上且450℃以下的溫度下進行加熱處理。

加熱處理可以在含稀有氣體或氮的氛圍下進行。或者，也可以在該氛圍下進行加熱處理，然後在含氧的氛圍下進行加熱處理。或者，也可以在乾燥空氣氛圍下進行加熱。較佳的是，在上述加熱處理的氛圍中儘可能不包含氫或水等。該加熱處理可以使用電爐或RTA（Rapid Thermal Anneal：氣體快速熱退火）裝置等。藉由使用RTA裝置，可以縮短加熱處理時間。

注意，該加熱處理並不一定需要進行。在該製程中不需要進行加熱處理，也可以將在後面的製程中進行的加熱處理用作在該製程中的加熱處理。有時，在後面的製程中的高溫下的處理（例如，膜形成製程等）等中可以用作該製程中的加熱處理。

〔絕緣層110的形成〕 接著，以覆蓋絕緣層103及半導體層108的方式形成絕緣層110（圖17E）。

構成絕緣層110的絕緣膜較佳為利用PECVD法形成。

作為絕緣層110，例如可以使用包含氧化矽膜、氧氮化矽膜、氮氧化矽膜、氧化鋁膜、氧化鉿膜、氧化釔膜、氧化鋯膜、氧化鎵膜、氧化鉭膜、氧化鎂膜、氧化鑭膜、氧化鈰膜和氧化釹膜中的一種以上的絕緣層。

與半導體層108接觸的絕緣層110較佳為具有氧化物絕緣膜的疊層結構。此外，絕緣層110更佳為具有含有超過化學計量組成的氧的區域。換言之，絕緣層110較佳為能夠釋放氧的絕緣膜。

在此，作為絕緣層110，較佳為使用層疊成膜條件不同的三個絕緣膜的疊層膜。此時，尤其較佳的是，三個絕緣膜都使用氧化矽膜或氧氮化矽膜。

第一層的絕緣膜由於形成於半導體層108上，所以較佳為儘可能在不給半導體層108帶來損傷的條件下形成的膜。例如，可以在與其他膜相比沉積速度（也稱為成膜速率）充分低的條件下形成。例如，當作為第一層的絕緣膜利用電漿CVD法形成氧氮化矽膜時，藉由以低功率條件形成；使沉積氣體中的矽烷、乙矽烷等含有矽的沉積氣體的流量變小；等，可以降低沉積速度而使給半導體層108帶來的損傷極小。

第二層的絕緣膜較佳為在其沉積速度比第一層的絕緣膜高的條件下形成的膜。由此，可以提高生產率。

第三層的絕緣膜較佳為其表面缺陷得到降低且不容易吸附水等包含在大氣中的雜質的極為緻密的膜。例如，與第一層的絕緣膜同樣地，可以在沉積速度充分低的條件下形成。

較佳的是，在形成絕緣層110之前對半導體層108的表面進行電漿處理。藉由該電漿處理，可以降低附著在半導體層108的表面的水等雜質。因此，可以降低半導體層108與絕緣層110的介面的雜質，可以實現具有高可靠性的電晶體。在半導體層108的形成到絕緣層110的形成中半導體層108的表面暴露於大氣的情況下，電漿處理是尤其較佳的。電漿處理可以在含有氧、臭氧、氮、一氧化二氮和氬等中的一個以上的氛圍下進行。電漿處理與絕緣層110的形成較佳為以不暴露於大氣的方式連續地進行。

在形成絕緣層110之後，較佳為進行加熱處理。藉由加熱處理，可以去除包含在絕緣層110中或吸附到其表面的氫或水。同時，可以降低絕緣層110中的缺陷。

另外，藉由加熱處理，可以使絕緣層103所包含的氧脫離而供應到半導體層108中。例如，在形成絕緣層110時，有時半導體層108受到損傷而在半導體層108中產生氧空位等缺陷。因此，藉由在形成絕緣層110之後進行加熱處理，借助於從絕緣層103供應的氧可以減少半導體層108中的氧空位，從而可以實現可靠性高的電晶體。

加熱處理的條件可以參照上述記載。

注意，該加熱處理並不一定需要進行。在該製程中不需要進行加熱處理，也可以將在後面的製程中進行的加熱處理用作在該製程中的加熱處理。有時，在後面的製程中的高溫下的處理（例如，膜形成製程等）等中可以用作該製程中的加熱處理。

〔開口部143的形成〕 接著，藉由對絕緣層110及絕緣層103部分地進行蝕刻，形成到達導電層106a的開口部143。

〔導電層112a、導電層112b的形成〕 接著，以覆蓋開口部143的方式在絕緣層110上形成導電膜，將該導電膜加工為所希望的形狀，來形成導電層112a及導電層112b（圖17F）。

作為導電層112a及導電層112b，較佳為使用低電阻的金屬或低電阻的合金材料。此外，作為導電層112a及導電層112b較佳為使用不容易釋放氫且不容易擴散氫的材料形成。此外，作為導電層112a及導電層112b較佳為使用不容易氧化的材料。

例如，導電層112a及導電層112b較佳為藉由使用包含金屬或合金的濺射靶材的濺射法形成。

例如，導電層112a及導電層112b較佳為層疊不容易氧化且不容易擴散氫的導電膜和低電阻的導電膜的疊層膜。

像這樣，當在絕緣層110不被蝕刻而覆蓋半導體層108的頂面及側面以及絕緣層103時，可以防止在蝕刻成為導電層112a等的導電膜時半導體層108或絕緣層103等的一部分被蝕刻而變薄。

注意，在加工導電層112a及導電層112b時，有時絕緣層110的一部分被蝕刻而變薄。

另外，當形成圖13A至圖13C所示的開口部143時，首先在形成成為導電層112a及導電層112b的導電膜之前蝕刻絕緣層110及絕緣層103的一部分，來形成到達導電層106a的開口部143。接著，以覆蓋開口部143的方式在絕緣層110上形成成為導電層112a及導電層112b的導電膜，並且藉由加工該導電膜形成導電層112a及導電層112b。由此，可以在開口部143中形成與導電層106a電連接的導電層112b。

〔雜質元素的供應處理〕 接著，以導電層112a為遮罩進行藉由絕緣層110對半導體層108供應（也稱為添加或注入）雜質元素的處理（圖18A）。由此，可以在半導體層108的不被導電層112a覆蓋的區域中形成低電阻區域108n。此時，較佳為以在半導體層108的與導電層112a重疊的區域中儘可能不供應雜質元素的方式根據作為遮罩的導電層112a等的材料或厚度等決定雜質元素的供應處理的條件。由此，可以在半導體層108的與導電層112a重疊的區域中形成雜質濃度得到充分降低的通道形成區域。

作為雜質元素的供應處理，可以舉出含有所供應的雜質元素氛圍下的電漿處理。例如，藉由在含氫氣體或氨氣體氛圍下進行電漿處理，可以經由絕緣層110向半導體層108供應氫。尤其是，較佳為在含氫氣體氛圍下進行電漿處理。

圖18A示意性地示出如下情況：藉由暴露於電漿140，經由絕緣層110向半導體層108供應雜質。

作為可以產生電漿140的裝置，可以使用乾蝕刻裝置、灰化裝置、電漿CVD設備或高密度電漿CVD設備等。

在此，較佳的是，在進行電漿處理之後以不暴露於大気的方式連續地形成絕緣層118。此時，較佳的是，在用來形成絕緣層118的成膜裝置中的相同成膜室內連續地進行電漿處理和成膜處理。例如，絕緣層118可以藉由在向成膜室內供應含有氫氣體的處理氣體來進行電漿處理，然後向成膜室內供應沉積氣體來形成。此時，電漿處理和成膜處理較佳為以相同基板溫度（保持基板的載物台的溫度）的條件進行。

在本發明的一個實施方式中，可以將雜質元素藉由絕緣層110供應到半導體層108中。由此，即使在半導體層108具有結晶性的情況下，也可以抑制在供應雜質元素時半導體層108受到的損傷，因此可以抑制結晶性損失。由此，適合用於由結晶性降低導致電阻增大等的情況。

或者，作為雜質元素的供應處理可以適當地使用電漿摻雜法或離子植入法。藉由使用這些方法，可以根據離子加速電壓及劑量等以高準確度控制深度方向上的濃度輪廓。藉由使用電漿摻雜法，可以提高生產率。此外，藉由使用利用質量分離的離子植入法，可以提高被供應的雜質元素的純度。

在雜質元素的供應處理中，較佳為以半導體層108與絕緣層110的介面、半導體層108中接近該介面的部分或者絕緣層110中接近該介面的部分成為最高濃度的方式控制處理條件。由此，可以將具有最合適的濃度的雜質元素藉由一次的處理供應到半導體層108及絕緣層110的兩者中。

作為雜質元素，可以舉出氫、硼、碳、氮、氟、磷、硫、砷、鋁、鎂、矽或稀有氣體等。作為稀有氣體的典型例，可以舉出氦、氖、氬、氪及氙等。尤其是，較佳為使用硼、磷、鋁、鎂或矽。

作為雜質元素的源氣體，可以使用包含上述雜質元素的氣體。當供應硼時，典型地可以使用B₂ H₆ 氣體或BF₃ 氣體等。此外，當供應磷時，典型地可以使用PH₃ 氣體。此外，也可以使用由稀有氣體稀釋這些源氣體的混合氣體。

除了上述以外，作為源氣體，可以使用CH₄ 、N₂ 、NH₃ 、AlH₃ 、AlCl₃ 、SiH₄ 、Si₂ H₆ 、F₂ 、HF、H₂ 、（C₅ H₅ ）₂ Mg以及稀有氣體等。此外，離子源不侷限於氣體，也可以使用對固體或液體加熱而被汽化了的。

藉由根據絕緣層110及半導體層108的組成、密度、厚度等設定加速電壓或劑量等的條件，可以控制雜質元素的添加。

〔絕緣層118的形成〕 接著，以覆蓋絕緣層110、導電層112a及導電層112b等的方式形成絕緣層118（圖18B）。

當在成膜溫度過高的情況下藉由電漿CVD法形成絕緣層118時，有包含在低電阻區域108n等中的雜質擴散到包括半導體層108的通道形成區域的周圍部或低電阻區域108n的電阻上升等擔憂。因此，絕緣層118的成膜溫度考慮到這些因素來決定即可。

例如，絕緣層118較佳為在成膜溫度為150℃以上且550℃以下，較佳為160℃以上且500℃以下，更佳為180℃以上且450℃以下，進一步較佳為250℃以上且400℃以下的條件下形成。藉由以低溫形成絕緣層118，即使是通道長度短的電晶體，也可以具有良好的電特性。

另外，也可以在形成絕緣層118之後進行加熱處理。藉由該加熱處理，有時可以使低電阻區域108n更穩定且低電阻。例如，藉由加熱處理，可以使雜質元素適當地擴散而局部性地被均勻化，來得到具有理想的雜質元素的濃度梯度的低電阻區域108n。注意，當加熱處理的溫度過高（例如為500℃以上）時，雜質元素擴散到通道形成區域內，這可能導致電晶體的電特性或可靠性等的降低。

加熱處理的條件可以參照上述記載。

注意，該加熱處理並不一定需要進行。在該製程中不需要進行加熱處理，也可以將在後面的製程中進行的加熱處理用作在該製程中的加熱處理。有時，在後面的製程中的高溫下的處理（例如，膜形成製程等）中可以用作該製程中的加熱處理。

〔開口部141a、開口部141b及開口部144的形成〕 接著，藉由對絕緣層118部分地進行蝕刻，形成到達導電層112b的開口部144。另外，藉由對絕緣層118及絕緣層110部分地進行蝕刻，形成到達低電阻區域108n的開口部141a及開口部141b（圖18C）。

開口部144的形成和開口部141a及開口部141b的形成可以同時進行，也可以分別進行。在同時進行的情況下，較佳為以位於開口部144底部的導電層112b不容易被蝕刻的條件蝕刻位於開口部141a及開口部141b中的絕緣層110。

接著，以覆蓋開口部141a、開口部141b及開口部144的方式在絕緣層118上形成導電膜，將該導電膜加工為所希望的形狀，來形成導電層120a及導電層120b（圖18D）。

藉由上述製程，可以製造電晶體100。例如，在將電晶體100應用於顯示裝置的像素或者驅動電路的情況下，後面可以追加形成保護絕緣層、平坦化層、像素電極和佈線中的一個以上的製程。

以上是製造方法例子的說明。

此外，當製造結構例子2所示的電晶體100A時可以藉由使導電層112a及導電層106a的圖案不同來製造。

另外，當製造圖15A等所示的結構時，藉由加工與導電層106a相同的導電膜來形成導電層106b及導電層106c，藉由加工與半導體層108相同的金屬氧化物膜來形成半導體層108a，藉由加工與導電層112a及導電層112b相同的導電膜來形成導電層112c，並且藉由加工與導電層120a及導電層120b相同的導電膜來形成導電層120c，即可。另外，開口部142及開口部145以與開口部143相同的方法形成，開口部141c、開口部141d及開口部141e以與開口部141a相同的方法形成，即可。由此，可以藉由相同製程在同一基板上形成電晶體100、電晶體150及電容器160而無需增加製程。

[製造方法例子的變形例子] 〔變形例子1〕 在上述製造方法例子中，也可以在加工導電層112a及導電層112b時藉由蝕刻去除不重疊於導電層112a及導電層112b的區域中的絕緣層110。圖19A示出藉由上述方法製造的電晶體的剖面示意圖。

圖19A所示的電晶體具有半導體層108的低電阻區域108n與絕緣層118接觸的結構。此時，藉由作為絕緣層118使用藉由加熱會釋放氫的絕緣膜，可以在絕緣層118的製程中向低電阻區域108n適當地供應氫。另外，藉由形成絕緣層118之後的加熱處理或在後面製程中施加的熱，可以從絕緣層118向低電阻區域108n供應氫。此時，作為絕緣層118可以適當地使用氮化矽膜或氮氧化矽膜等含有氮的絕緣膜。由此，絕緣層118可以具備釋放氫的功能以及對水或氫等的障壁膜的功能。

注意，在藉由以與成為低電阻區域108n的半導體層108的一部分接觸的方式形成絕緣層118而可以使該半導體層108的一部分十分低電阻化的情況下，絕緣層118並不需要使用藉由加熱會釋放氫的絕緣膜。此時，絕緣層118例如可以使用氧化矽膜或氧氮化矽膜等含有氧的絕緣膜。

或者，也可以在形成絕緣層118之後進行上述雜質元素的供應處理，來藉由絕緣層118向低電阻區域108n供應雜質元素。此時，絕緣層118並不需要是藉由加熱會釋放氫的絕緣膜。

〔變形例子2〕 藉由使用上述製造方法例子，可以同時製造僅包括一個閘極的電晶體。圖19B示出藉由上述方法製造的電晶體的剖面示意圖。

圖19B所示的電晶體與上述電晶體100主要不同之處在於：不包括被用作底閘極的導電層106a；不包括開口部143及開口部144等；以及不包括導電層112b。

另外，圖19C示出電晶體的剖面示意圖，在該電晶體中絕緣層110與上述變形例子1同樣地以與導電層112a的頂面形狀大致一致的方式被加工。

以上是變形例子的說明。

以上所示的電晶體不僅可以用於時序電路，而且可以用於設置在顯示裝置的像素中的電晶體。此時，可以藉由相同製程在同一基板上製造設置在時序電路中的電晶體以及設置在顯示裝置的像素中的電晶體。由此，可以以較低成本製造具有高可靠性的顯示裝置。

[半導體裝置的組件] 以下，對包括在本實施方式的半導體裝置中的組件進行說明。

〔基板〕 雖然對基板102的材料等沒有特別的限制，但是至少需要具有能夠承受後續的加熱處理的耐熱性。例如，可以使用以矽或碳化矽等為材料的單晶半導體基板或多晶半導體基板、矽鍺等化合物半導體基板、SOI基板、玻璃基板、陶瓷基板、石英基板、藍寶石基板等作為基板102。此外，也可以將在上述基板上設置有半導體元件的基板用作基板102。

此外，作為基板102，也可以使用撓性基板，並且在撓性基板上直接形成半導體裝置。或者，也可以在基板102與半導體裝置等之間設置剝離層。當剝離層上製造半導體裝置的一部分或全部，然後將其從基板102分離並轉置到其他基板上時可以使用剝離層。此時，也可以將半導體裝置等轉置到耐熱性低的基板或撓性基板上。

〔導電膜〕 作為可用於電晶體的閘極、源極及汲極和構成半導體裝置的各種佈線及電極等導電層的材料，可以舉出鋁、鈦、鉻、鎳、銅、釔、鋯、鉬、金、銀、鋅、鉭、錳、鐵、鈮、鈷或鎢等金屬或者以上述金屬為主要成分的合金等。另外，可以以單層或疊層結構使用包含這些材料的膜。

例如，有包含矽的鋁膜的單層結構、在鈦膜上層疊鋁膜的兩層結構、在鎢膜上層疊鋁膜的兩層結構、在銅-鎂-鋁合金膜上層疊銅膜的兩層結構、在鈦膜上層疊銅膜的兩層結構、在鎢膜上層疊銅膜的兩層結構、依次層疊鈦膜或氮化鈦膜、鋁膜或銅膜和鈦膜或氮化鈦膜的三層結構、依次層疊鉬膜或氮化鉬膜、鋁膜或銅膜和鉬膜或氮化鉬膜的三層結構等。另外，可以使用氧化銦、氧化錫或氧化鋅等氧化物。另外，藉由使用包含錳的銅，可以提高蝕刻時的形狀的控制性，所以是較佳的。

此外，作為構成半導體裝置的導電層，可以使用In-Sn氧化物、In-W氧化物、In-W-Zn氧化物、In-Ti氧化物、In-Ti-Sn氧化物、In-Zn氧化物、In-Sn-Si氧化物、In-Ga-Zn氧化物等的氧化物導電體或者金屬氧化物。

這裡，對氧化物導電體（OC：Oxide Conductor）進行說明。例如，藉由在具有半導體特性的金屬氧化物中形成氧空位並對該氧空位添加氫來在導帶附近形成施體能階。由此，金屬氧化物的導電性增高變為導電體，也可以將變為導電體的金屬氧化物稱為氧化物導電體。

此外，作為構成半導體裝置的導電層，也可以採用含有上述氧化物導電體（金屬氧化物）的導電膜、含有金屬或合金的導電膜的疊層結構。藉由使用含有金屬或合金的導電膜，可以降低佈線電阻。此時，較佳為作為與被用作閘極絕緣膜的絕緣層接觸的部分，使用包含氧化物導電體的導電膜。

〔半導體層〕 當半導體層108為In-M-Zn氧化物時，作為用來形成In-M-Zn氧化物的濺射靶材中的金屬元素的原子個數比，可以舉出In：M：Zn=1：1：1、In：M：Zn=1：1：1.2、In：M：Zn=1：3：2、In：M：Zn=1：3：4、In：M：Zn=1：3：6、In：M：Zn=2：2：1、In：M：Zn=2：1：3、In：M：Zn=3：1：2、In：M：Zn=4：2：3、In：M：Zn=4：2：4.1、In：M：Zn=5：1：3、In：M：Zn=10：1：3、In：M：Zn=5：1：6、In：M：Zn=5：1：7、In：M：Zn=5：1：8、In：M：Zn=6：1：6、In：M：Zn=5：2：5等。注意，在上述中，當作為元素M包含兩種以上的元素時，上述原子個數比中的M的比例對應於該兩種以上的金屬元素的原子個數的總和。

此外，作為濺射靶材較佳為使用含有多晶氧化物的靶材，由此易於形成具有結晶性的半導體層108，所以是較佳的。注意，所形成的半導體層108的原子個數比分別包含上述濺射靶材中的金屬元素的原子個數比的±40%的範圍內。例如，在用於半導體層108的濺射靶材的組成為In：Ga：Zn=4：2：4.1[原子個數比]時，所形成的半導體層108的組成有時為In：Ga：Zn=4：2：3[原子個數比]或其附近。

注意，當記載為原子個數比為In：Ga：Zn=4：2：3或其附近時包括如下情況：In為4時，Ga為1以上且3以下，Zn為2以上且4以下。此外，當記載為原子個數比為In：Ga：Zn=5：1：6或其附近時包括如下情況：In為5時，Ga大於0.1且2以下，Zn為5以上且7以下。此外，當記載為原子個數比為In：Ga：Zn=1：1：1或其附近時包括如下情況：In為1時，Ga大於0.1且2以下，Zn大於0.1且2以下。

此外，半導體層108的能隙為2eV以上，較佳為2.5eV以上。如此，藉由使用能隙比矽寬的金屬氧化物，可以減少電晶體的關態電流。

此外，半導體層108較佳為具有非單晶結構。非單晶結構例如包括後述的CAAC結構、多晶結構、微晶結構或非晶結構。在非單晶結構中，非晶結構的缺陷態密度最高，CAAC結構的缺陷態密度最低。

下面對CAAC（c-axis aligned crystal）進行說明。CAAC表示結晶結構的一個例子。

CAAC結構是指包括多個奈米晶（最大直徑小於10nm的結晶區域）的薄膜等的結晶結構之一，具有如下特徵：各奈米晶的c軸在特定方向上配向，其a軸及b軸不具有配向性，奈米晶彼此不形成晶界而連續地連接。尤其是，在具有CAAC結構的薄膜中，各奈米晶的c軸容易在薄膜的厚度方向、被形成面的法線方向或者薄膜表面的法線方向上配向。

CAAC-OS（Oxide Semiconductor：氧化物半導體）是結晶性高的氧化物半導體。在CAAC-OS中觀察不到明確的晶界，因此不容易發生起因於晶界的電子移動率的下降。此外，氧化物半導體的結晶性有時因雜質的混入或缺陷的生成等而降低，因此可以說CAAC-OS是雜質及缺陷（氧空位等）少的氧化物半導體。因此，包含CAAC-OS的氧化物半導體的物理性質穩定。因此，包含CAAC-OS的氧化物半導體具有高耐熱性及高可靠性。

在此，在晶體學的單位晶格中，一般以構成單位晶格的a軸、b軸、c軸這三個軸（晶軸）中較特殊的軸為c軸。尤其是，在具有層狀結構的結晶中，一般來說，與層的面方向平行的兩個軸為a軸及b軸，與層交叉的軸為c軸。作為這種具有層狀結構的結晶的典型例子，有分類為六方晶系的石墨，其單位晶格的a軸及b軸平行於劈開面，c軸正交於劈開面。例如，為層狀結構的具有YbFe₂ O₄ 型結晶結構的InGaZnO₄ 的結晶可分類為六方晶系，其單位晶格的a軸及b軸平行於層的面方向，c軸正交於層（亦即，a軸及b軸）。

具有微晶結構的氧化物半導體膜（微晶氧化物半導體膜）在利用穿透式電子顯微鏡（TEM：Transmission Electron Microscope）觀察到的影像中有時不能明確地確認到結晶部。微晶氧化物半導體膜中含有的結晶部的尺寸大多為1nm以上且100nm以下或1nm以上且10nm以下。尤其是，將具有尺寸為1nm以上且10nm以下或1nm以上且3nm以下的微晶的奈米晶體（nc：nanocrystal）的氧化物半導體膜稱為nc-OS（nanocrystalline Oxide Semiconductor：奈米晶氧化物半導體）膜。例如，在使用TEM觀察nc-OS膜時，有時不能明確地確認到晶界。

在nc-OS膜中，微小的區域（例如1nm以上且10nm以下的區域，特別是1nm以上且3nm以下的區域）中的原子排列具有週期性。此外，nc-OS膜在不同的結晶部之間觀察不到晶體配向的規律性。因此，在膜整體中觀察不到配向性。所以，有時nc-OS膜在某些分析方法中與非晶氧化物半導體膜沒有差別。例如，在藉由其中利用使用其束徑比結晶部大的X射線的X射線繞射（XRD：X-Ray Diffraction）裝置的out-of-plane法對nc-OS膜進行結構分析時，檢測不出表示結晶面的峰值。此外，在使用其束徑比結晶部大（例如，50nm以上）的電子射線獲得的nc-OS膜的電子繞射圖案（也稱為選區電子繞射圖案）中，觀察到光暈圖案。另一方面，在對nc-OS膜進行使用其電子束徑接近結晶部的大小或者比結晶部小（例如，1nm以上且30nm以下）的電子射線的電子繞射（也稱為奈米束電子繞射）時，觀察到亮度高的呈圈狀的區域，有時該環狀區域內觀察到多個斑點。

nc-OS膜比非晶氧化物半導體膜的缺陷態密度低。但是，nc-OS膜在不同的結晶部之間觀察不到晶體配向的規律性。所以，nc-OS膜的缺陷態密度比CAAC-OS膜高。因此，nc-OS膜有時具有比CAAC-OS膜高的載子密度及電子移動率。所以，使用nc-OS膜的電晶體有時具有較高的場效移動率。

nc-OS膜可以以比CAAC-OS膜形成時更小的氧流量比形成。此外，nc-OS膜可以以比CAAC-OS膜形成時更低的基板溫度形成。例如，nc-OS膜可以在基板溫度為較低的低溫（例如130℃以下的溫度）的狀態或不對基板進行加熱的狀態下形成，因此適用於大型玻璃基板或樹脂基板等，可以提高生產率。

下面，對金屬氧化物的結晶結構的一個例子進行說明。使用In-Ga-Zn氧化物靶材（In：Ga：Zn=4：2：4.1[原子個數比]）在基板溫度為100℃以上且130℃以下的條件下利用濺射法形成的金屬氧化物易於具有nc（nano crystal）結構和CAAC結構中的任一方的結晶結構或其混在的結構。在基板溫度為室溫（R.T.）的條件下形成的金屬氧化物易於具有nc結晶結構。注意，這裡的室溫（R.T.）是指包括對基板不進行意圖性的加熱時的溫度。

[金屬氧化物的構成] 以下，對可用於在本發明的一個實施方式中公開的電晶體的CAC（Cloud-Aligned Composite）-OS的構成進行說明。

注意，CAAC（c-axis aligned crystal）是指結晶結構的一個例子，CAC（Cloud-Aligned Composite）是指功能或材料構成的一個例子。

CAC-OS或CAC-metal oxide在材料的一部分中具有導電性的功能，在材料的另一部分中具有絕緣性的功能，作為材料的整體具有半導體的功能。此外，在將CAC-OS或CAC-metal oxide用於電晶體的活性層的情況下，導電性的功能是使被用作載子的電子（或電洞）流過的功能，絕緣性的功能是不使被用作載子的電子流過的功能。藉由導電性的功能和絕緣性的功能的互補作用，可以使CAC-OS或CAC-metal oxide具有開關功能（控制開啟/關閉的功能）。藉由在CAC-OS或CAC-metal oxide中使各功能分離，可以最大限度地提高各功能。

此外，CAC-OS或CAC-metal oxide包括導電性區域及絕緣性區域。導電性區域具有上述導電性的功能，絕緣性區域具有上述絕緣性的功能。此外，在材料中，導電性區域和絕緣性區域有時以奈米粒子級分離。此外，導電性區域和絕緣性區域有時在材料中不均勻地分佈。此外，有時導電性區域被觀察為其邊緣模糊且以雲狀連接。

在CAC-OS或CAC-metal oxide中，有時導電性區域及絕緣性區域以0.5nm以上且10nm以下，較佳為0.5nm以上且3nm以下的尺寸分散在材料中。

此外，CAC-OS或CAC-metal oxide由具有不同能帶間隙的成分構成。例如，CAC-OS或CAC-metal oxide由具有起因於絕緣性區域的寬隙的成分及具有起因於導電性區域的窄隙的成分構成。在該結構中，當使載子流過時，載子主要在具有窄隙的成分中流過。此外，具有窄隙的成分與具有寬隙的成分互補作用，與具有窄隙的成分聯動地在具有寬隙的成分中載子流過。因此，在將上述CAC-OS或CAC-metal oxide用於電晶體的通道形成區域時，在電晶體的開啟狀態中可以得到高電流驅動力，亦即，大通態電流及高場效移動率。

就是說，也可以將CAC-OS或CAC-metal oxide稱為基質複合材料（matrix composite）或金屬基質複合材料（metal matrix composite）。

以上是金屬氧化物的構成的說明。

本實施方式所示的結構例子及對應於這些例子的圖式等的至少一部分可以與其他結構例子或圖式等適當地組合。

本實施方式的至少一部分可以與本說明書所記載的其他實施方式適當地組合而實施。

實施方式2 在本實施方式中，參照圖20A至圖20C對包括本發明的一個實施方式的半導體裝置的顯示裝置進行說明。

圖20A所示的顯示裝置包括像素部502、驅動電路部504、保護電路506及端子部507。注意，也可以採用不設置保護電路506的結構。

對像素部502或驅動電路部504等所包括的電晶體可以使用本發明的一個實施方式的電晶體。此外，也可以對保護電路506使用本發明的一個實施方式的電晶體。

像素部502包括配置為X行Y列（X、Y為分別獨立的2以上的自然數）的像素電路501。各像素電路501都包括驅動顯示元件的電路。

驅動電路部504包括對閘極線GL_1至閘極線GL_X輸出掃描信號的閘極驅動器504a、對資料線DL_1至資料線DL_Y供應資料信號的源極驅動器504b等的驅動電路。閘極驅動器504a採用至少包括移位暫存器的結構即可。此外，源極驅動器504b例如由多個類比開關等構成。此外，也可以由移位暫存器等構成源極驅動器504b。

可以將本發明的一個實施方式的時序電路用於閘極驅動器504a。另外，也可以將本發明的一個實施方式的時序電路還用於源極驅動器504b。

端子部507是指設置有用來從外部的電路對顯示裝置輸入電源、控制信號及影像信號等的端子的部分。

保護電路506是在自身所連接的佈線被供應一定的範圍之外的電位時使該佈線與其他佈線之間處於導通狀態的電路。圖20A所示的保護電路506例如與閘極驅動器504a和像素電路501之間的佈線的閘極線GL、或者與源極驅動器504b和像素電路501之間的佈線的資料線DL等的各種佈線連接。另外，在圖20A中，為了區別保護電路506和像素電路501而對保護電路506附加陰影線。

此外，既可以採用閘極驅動器504a及源極驅動器504b各自設置在與像素部502相同的基板上的結構，又可以採用形成有閘極驅動電路或源極驅動電路的基板（例如，使用單晶半導體或多晶半導體形成的驅動電路板）以COG或TAB（Tape Automated Bonding：捲帶自動接合）等安裝於設置有像素部502的基板的結構。

圖20B及圖20C示出可用於像素電路501的像素電路的結構的一個例子。圖20B及圖20C示出第m行n列（m為1以上且X以下的自然數，n為1以上且Y以下的自然數）的像素電路。

圖20B所示的像素電路501包括液晶元件570、電晶體550及電容器560。此外，像素電路501連接有資料線DL_n、閘極線GL_m及電位供應線VL等。

根據像素電路501的規格適當地設定液晶元件570的一對電極中的一個電極的電位。根據被寫入的資料設定液晶元件570的配向狀態。此外，也可以對多個像素電路501的每一個所具有的液晶元件570的一對電極中的一個電極供應共用電位。此外，也可以對各行的像素電路501的每一個所具有的液晶元件570的一對電極中的一個電極供應不同的電位。

此外，圖20C所示的像素電路501包括電晶體552、電晶體554、電容器562以及發光元件572。此外，像素電路501連接有資料線DL_n、閘極線GL_m、電位供應線VL_a及電位供應線VL_b等。

此外，電位供應線VL_a和電位供應線VL_b中的一個被施加高電源電位的電位VDD，電位供應線VL_a和電位供應線VL_b中的另一個被施加低電源電位的電位VSS。根據電晶體554的閘極被施加的電位，流過發光元件572中的電流被控制，從而來自發光元件572的發光亮度被控制。

圖20B所示的電晶體550或者圖20C所示的電晶體552及電晶體554較佳為設置在與閘極驅動器504a所包括的電晶體同一的基板上。

本實施方式所示的結構例子及對應於這些例子的圖式等的至少一部分可以與其他結構例子或圖式等適當地組合而實施。

本實施方式的至少一部分可以與本說明書所記載的其他實施方式適當地組合而實施。

實施方式3 下面對備有用來校正像素所顯示的灰階的記憶體的像素電路以及具有該像素電路的顯示裝置進行說明。實施方式1中例示出的電晶體可以用於下文中例示出的像素電路所使用的電晶體。

[電路結構] 圖21A示出像素電路400的電路圖。像素電路400包括電晶體M1、電晶體M2、電容器C1及電路401。此外，像素電路400連接有佈線S1、佈線S2、佈線G1及佈線G2。

電晶體M1的閘極與佈線G1連接，源極和汲極中的一個與佈線S1連接，源極和汲極中的另一個與電容器C1的一個電極連接。電晶體M2的閘極與佈線G2連接，源極和汲極中的一個與佈線S2連接，源極和汲極中的另一個與電容器C1的另一個電極及電路401連接。

電路401至少包括一個顯示元件。顯示元件可以使用各種各樣的元件，典型地有有機EL元件或LED元件等發光元件、液晶元件或MEMS（Micro Electro Mechanical Systems）元件等。

將連接電晶體M1與電容器C1的節點記作節點N1，將連接電晶體M2與電路401的節點記作節點N2。

像素電路400藉由使電晶體M1變為關閉狀態可以保持節點N1的電位。此外，藉由使電晶體M2變為關閉狀態可以保持節點N2的電位。此外，藉由在電晶體M2處於關閉狀態的狀態下藉由電晶體M1對節點N1寫入規定的電位，由於藉由電容器C1的電容耦合，可以使節點N2的電位對應節點N1的電位變化量而發生改變。

在此，作為電晶體M1、電晶體M2中的一者或兩者可以使用實施方式1中例示出的使用氧化物半導體的電晶體。由於該電晶體具有極低的關態電流，因此可以長時間地保持節點N1或節點N2的電位。此外，當各節點的電位保持期間較短時（明確而言，圖框頻率為30Hz以上時等）也可以採用使用了矽等半導體的電晶體。

[驅動方法例子] 接著，參照圖21B對像素電路400的工作方法的一個例子進行說明。圖21B是像素電路400的工作的時序圖。注意，這裡為了便於說明，不考慮佈線電阻等各種電阻、電晶體或佈線等的寄生電容及電晶體的臨界電壓等的影響。

在圖21B所示的工作中，將1個圖框期間分為期間T1和期間T2。期間T1是對節點N2寫入電位的期間，期間T2是對節點N1寫入電位的期間。

〔期間T1〕 在期間T1，對佈線G1和佈線G2的兩者供給使電晶體變為開啟狀態的電位。此外，對佈線S1提供為固定電位的電位V_ref ，對佈線S2提供第一資料電位V_w 。

節點N1藉由電晶體M1從佈線S1被供給電位V_ref 。此外，節點N2藉由電晶體M2從佈線S2被供給第一資料電位V_w 。因此，電容器C1變為保持電位差V_w -V_ref 的狀態。

〔期間T2〕 接著，在期間T2，佈線G1被供應使電晶體M1變為開啟狀態的電位，佈線G2被供應使電晶體M2變為關閉狀態的電位。另外，佈線S1被供應第二資料電位V_data 。此外，可以對佈線S2供應預定的恆定電位或使成為浮動狀態。

節點N1藉由電晶體M1從佈線S1被供應第二資料電位V_data 。此時，由於藉由電容器C1的電容耦合，對應第二資料電位V_data 節點N2的電位發生變化，其變化量為電位dV。也就是說，電路401被輸入將第一資料電位V_w 和電位dV加在一起的電位。注意，雖然圖21B示出電位dV為正的值，但是其也可以為負的值。也就是說，第二資料電位V_data 也可以比電位V_ref 低。

這裡，電位dV基本由電容器C1的電容值及電路401的電容值決定。當電容器C1的電容值充分大於電路401的電容值時，電位dV成為接近第二資料電位V_data 的電位。

如上所述，由於像素電路400可以組合兩種資料信號生成供應給包括顯示元件的電路401的電位，所以可以在像素電路400內進行灰階校正。

此外，像素電路400可以生成超過可對與佈線S1及佈線S2連接的源極驅動器供給的最大電位的電位。例如，在使用發光元件的情況下，可以進行高動態範圍（HDR）顯示等。此外，在使用液晶元件的情況下，可以實現過驅動等。

[應用例子] 〔使用液晶元件的例子〕 圖21C所示的像素電路400LC包括電路401LC。電路401LC包括液晶元件LC及電容器C2。

液晶元件LC的一個電極與節點N2及電容器C2的一個電極連接，另一個電極與被供應電位V_com2 的佈線連接。電容器C2的另一個電極與被供應電位V_com1 的佈線連接。

電容器C2用作儲存電容器。此外，當不需要時可以省略電容器C2。

由於像素電路400LC可以對液晶元件LC供應高電壓，所以例如可以藉由過驅動實現高速顯示，可以採用驅動電壓高的液晶材料。此外，藉由對佈線S1或佈線S2供應校正信號，可以根據使用溫度或液晶元件LC的劣化狀態等進行灰階校正。

〔使用發光元件的例子〕 圖21D所示的像素電路400EL包括電路401EL。電路401EL包括發光元件EL、電晶體M3及電容器C2。

電晶體M3的閘極與節點N2及電容器C2的一個電極連接，源極和汲極中的一個與被供應電位V_H 的佈線連接，源極和汲極中的另一個與發光元件EL的一個電極連接。電容器C2的另一個電極與被供應電位V_com 的佈線連接。發光元件EL的另一個電極與被供應電位V_L 的佈線連接。

電晶體M3具有控制對發光元件EL供應的電流的功能。電容器C2用作儲存電容器。當不需要時也可以省略電容器C2。

此外，雖然這裡示出發光元件EL的陽極一側與電晶體M3連接的結構，但是也可以採用陰極一側與電晶體M3連接的結構。當採用陰極一側與電晶體M3連接的結構時，可以適當地改變電位V_H 與電位V_L 的值。

像素電路400EL可以藉由對電晶體M3的閘極施加高電位使大電流流過發光元件EL，所以例如可以實現HDR顯示等。此外，藉由對佈線S1或佈線S2供應校正信號可以對電晶體M3或發光元件EL等的電特性偏差進行校正。

此外，不侷限於圖21C及圖21D所示的電路，也可以採用另外附加電晶體或電容器等的結構。

本實施方式的至少一部分可以與本說明書所記載的其他實施方式適當地組合而實施。

實施方式4 在本實施方式中，對可以使用本發明的一個實施方式製造的顯示模組進行說明。

圖22A所示的顯示模組6000在上蓋6001與下蓋6002之間包括與FPC6005連接的顯示裝置6006、框架6009、印刷電路板6010及電池6011。

例如，可以將使用本發明的一個實施方式製造的顯示裝置用作顯示裝置6006。藉由利用顯示裝置6006，可以實現功耗極低的顯示模組。

上蓋6001及下蓋6002可以根據顯示裝置6006的尺寸適當地改變其形狀或尺寸等。

顯示裝置6006也可以具有作為觸控面板的功能。

框架6009具有保護顯示裝置6006的功能、遮斷因印刷電路板6010的工作而產生的電磁波的功能以及散熱板的功能等。

印刷電路板6010具有電源電路以及用來輸出視訊信號及時脈信號的信號處理電路、電池控制電路等。

圖22B是具備光學觸控感測器時的顯示模組6000的剖面示意圖。

顯示模組6000包括設置在印刷電路板6010上的發光部6015及受光部6016。此外，由上蓋6001與下蓋6002圍繞的區域設置有一對導光部（導光部6017a、導光部6017b）。

顯示裝置6006隔著框架6009與印刷電路板6010或電池6011等重疊。顯示裝置6006及框架6009固定在導光部6017a、導光部6017b。

從發光部6015發射的光6018經過導光部6017a、顯示裝置6006的頂部及導光部6017b到達受光部6016。例如，當光6018被指頭或觸控筆等被檢測體阻擋時，可以檢測觸摸操作。

例如，多個發光部6015沿著顯示裝置6006的相鄰的兩個邊設置。多個受光部6016配置在與發光部6015對置的位置。由此，可以取得觸摸操作的位置的資訊。

作為發光部6015例如可以使用LED元件等光源，尤其是，較佳為使用發射紅外線的光源。作為受光部6016可以使用接收發光部6015所發射的光且將其轉換為電信號的光電元件。較佳為使用能夠接收紅外線的光電二極體。

藉由使用控制光6018的路徑的導光部6017a及導光部6017b，可以將發光部6015及受光部6016配置在顯示裝置6006的下側，可以抑制外光到達受光部6016而導致觸控感測器的錯誤工作。尤其較佳為使用吸收可見光且透過紅外線的樹脂，由此可以更有效地抑制觸控感測器的錯誤工作。

本實施方式的至少一部分可以與本說明書所記載的其他實施方式適當地組合而實施。

實施方式5 在本實施方式中對能夠使用本發明的一個實施方式的顯示裝置的電子裝置的例子進行說明。

圖23A所示的電子裝置6500是可以用作智慧手機的可攜式資訊終端設備。

電子裝置6500的外殼6501中包括顯示部6502、電源按鈕6503、按鈕6504、揚聲器6505、麥克風6506、照相機6507及光源6508等。顯示部6502具有觸控面板功能。

顯示部6502可以使用本發明的一個實施方式的顯示裝置。

圖23B是包括外殼6501的麥克風6506一側的端部的剖面示意圖。

外殼6501的顯示面一側設置有具有透光性的保護構件6510，被外殼6501及保護構件6510包圍的空間內設置有顯示面板6511、光學構件6512、觸控感測器面板6513、印刷電路板6517、電池6518等。

顯示面板6511、光學構件6512及觸控感測器面板6513使用沒有圖示的黏合層固定到保護構件6510。

此外，在顯示部6502外側的區域中，顯示面板6511的一部分被折疊。此外，該被折疊的部分與FPC6515連接。FPC6515安裝有IC6516。此外，FPC6515與設置於印刷電路板6517的端子連接。

顯示面板6511可以使用本發明的一個實施方式的撓性顯示器面板。由此，可以實現極輕量的電子裝置。此外，由於顯示面板6511極薄，所以可以在抑制電子裝置的厚度的情況下搭載大容量的電池6518。此外，藉由折疊顯示面板6511的一部分以在像素部的背面設置與FPC6515的連接部，可以實現窄邊框的電子裝置。

本實施方式的至少一部分可以與本說明書所記載的其他實施方式適當地組合而實施。

實施方式6 在本實施方式中對包括使用本發明的一個實施方式製造的顯示裝置的電子裝置進行說明。

以下所示的電子裝置是在顯示部中包括本發明的一個實施方式的顯示裝置的電子裝置，因此是可以實現高解析度的電子裝置。此外，可以同時實現高解析度及大螢幕的電子裝置。

在本發明的一個實施方式的電子裝置的顯示部上例如可以顯示具有全高清、4K2K、8K4K、16K8K或更高的解析度的影像。

作為電子裝置，例如除了電視機、膝上型個人電腦、顯示器裝置、數位看板、彈珠機、遊戲機等具有比較大的螢幕的電子裝置之外，還可以舉出數位相機、數位攝影機、數位相框、行動電話機、可攜式遊戲機、可攜式資訊終端、音頻再生裝置等。

使用了本發明的一個實施方式的電子裝置可以沿著房屋、樓等的內壁或外壁、汽車等的內部裝飾或外部裝飾等的平面或曲面組裝。

圖24A是安裝有取景器8100的照相機8000的外觀圖。

照相機8000包括外殼8001、顯示部8002、操作按鈕8003、快門按鈕8004等。此外，照相機8000安裝有可裝卸的鏡頭8006。

在照相機8000中，鏡頭8006和外殼也可以被形成為一體。

照相機8000藉由按下快門按鈕8004或者觸摸用作觸控面板的顯示部8002，可以進行攝像。

外殼8001包括具有電極的嵌入器，除了可以與取景器8100連接以外，還可以與閃光燈裝置等連接。

取景器8100包括外殼8101、顯示部8102以及按鈕8103等。

外殼8101藉由嵌合到照相機8000的嵌入器的嵌入器裝到照相機8000。取景器8100可以將從照相機8000接收的影像等顯示到顯示部8102上。

按鈕8103被用作電源按鈕等。

本發明的一個實施方式的顯示裝置可以用於照相機8000的顯示部8002及取景器8100的顯示部8102。此外，也可以在照相機8000中內置有取景器。

圖24B是頭戴顯示器8200的外觀圖。

頭戴顯示器8200包括安裝部8201、透鏡8202、主體8203、顯示部8204以及電纜8205等。此外，在安裝部8201中內置有電池8206。

藉由電纜8205，將電力從電池8206供應到主體8203中。主體8203具備無線接收器等，能夠將所接收的影像資訊等顯示到顯示部8204上。此外，主體8203具有照相機，由此可以利用使用者的眼球或眼瞼的動作作為輸入方法。

此外，也可以對安裝部8201的被使用者接觸的位置設置多個電極，以檢測出根據使用者的眼球的動作而流過電極的電流，由此實現識別使用者的視線的功能。此外，還可以具有根據流過該電極的電流監視使用者的脈搏的功能。安裝部8201可以具有溫度感測器、壓力感測器、加速度感測器等各種感測器，也可以具有將使用者的生物資訊顯示在顯示部8204上的功能或與使用者的頭部的動作同步地使顯示在顯示部8204上的影像變化的功能等。

可以將本發明的一個實施方式的顯示裝置用於顯示部8204。

圖24C、圖24D及圖24E是頭戴顯示器8300的外觀圖。頭戴顯示器8300包括外殼8301、顯示部8302、帶狀固定工具8304以及一對透鏡8305。

使用者可以藉由透鏡8305看到顯示部8302上的顯示。較佳的是，彎曲配置顯示部8302，因為使用者可以感受高真實感。此外，藉由透鏡8305分別看到顯示在顯示部8302的不同區域上的影像，來可以進行利用視差的三維顯示等。此外，本發明的一個實施方式不侷限於設置有一個顯示部8302的結構，也可以設置兩個顯示部8302以對使用者的一對眼睛分別配置兩個不同的顯示部。

可以將本發明的一個實施方式的顯示裝置用於顯示部8302。因為包括本發明的一個實施方式的半導體裝置的顯示裝置具有極高的清晰度，所以即使如圖24E那樣地使用透鏡8305放大，也可以不使使用者看到像素而可以顯示現實感更高的影像。

圖25A至圖25G所示的電子裝置包括外殼9000、顯示部9001、揚聲器9003、操作鍵9005（包括電源開關或操作開關）、連接端子9006、感測器9007（該感測器具有測量如下因素的功能：力、位移、位置、速度、加速度、角速度、轉速、距離、光、液、磁、溫度、化學物質、聲音、時間、硬度、電場、電流、電壓、電力、輻射線、流量、濕度、傾斜度、振動、氣味或紅外線）、麥克風9008等。

圖25A至圖25G所示的電子裝置具有各種功能。例如，可以具有如下功能：將各種資訊（靜態影像、動態影像、文字影像等）顯示在顯示部上的功能；觸控面板的功能；顯示日曆、日期或時間等的功能；藉由利用各種軟體（程式）控制處理的功能；進行無線通訊的功能；讀出儲存在存儲介質中的程式或資料來處理的功能；等。注意，電子裝置的功能不侷限於上述功能，而可以具有各種功能。電子裝置可以包括多個顯示部。此外，也可以在該電子裝置中設置照相機等而使其具有如下功能：拍攝靜態影像或動態影像來將所拍攝的影像儲存在存儲介質（外部存儲介質或內置於照相機的存儲介質）中的功能；將所拍攝的影像顯示在顯示部上的功能；等。

下面，詳細地說明圖25A至圖25G所示的電子裝置。

圖25A是示出電視機9100的立體圖。可以將例如是50英寸以上或100英寸以上的大型顯示部9001組裝到電視機9100。

圖25B是示出可攜式資訊終端9101的立體圖。可攜式資訊終端9101例如可以用作智慧手機。可攜式資訊終端9101也可以設置有揚聲器9003、連接端子9006、感測器9007等。此外，可攜式資訊終端9101可以將文字或影像資訊等顯示在其多個面上。圖25B示出顯示三個圖示9050的例子。此外，也可以將由虛線矩形表示的資訊9051顯示在顯示部9001的另一個面上。作為資訊9051的一個例子，可以舉出提示收到電子郵件、SNS或電話等的資訊；電子郵件或SNS等的標題；發送者姓名；日期；時間；電池餘量；以及天線接收信號強度等。或者，可以在顯示有資訊9051的位置上顯示圖示9050等。

圖25C是示出可攜式資訊終端9102的立體圖。可攜式資訊終端9102具有將資訊顯示在顯示部9001的三個以上的面上的功能。在此，示出資訊9052、資訊9053、資訊9054分別顯示於不同的面上的例子。例如，使用者也可以在將可攜式資訊終端9102放在上衣口袋裡的狀態下確認顯示在能夠從可攜式資訊終端9102的上方觀察到的位置上的資訊9053。使用者可以確認到該顯示而無需從口袋裡拿出可攜式資訊終端9102，由此能夠判斷例如是否接電話。

圖25D是示出手錶型可攜式資訊終端9200的立體圖。此外，顯示部9001的顯示面被彎曲，能夠在所彎曲的顯示面上進行顯示。例如，藉由與可進行無線通訊的耳麥相互通訊，可攜式資訊終端9200可以進行免提通話。此外，可攜式資訊終端9200包括連接端子9006，可以與其他資訊終端進行資料的交換或者進行充電。此外，充電工作也可以利用無線供電進行。

圖25E至圖25G是示出能夠折疊的可攜式資訊終端9201的立體圖。此外，圖25E是可攜式資訊終端9201為展開狀態的立體圖，圖25G是可攜式資訊終端9201為折疊狀態的立體圖，並且圖25F是可攜式資訊終端9201為從圖25E和圖25G中的一個狀態變為另一個狀態的中途的狀態的立體圖。可攜式資訊終端9201在折疊狀態下可攜性好，在展開狀態下因為具有無縫拼接的較大的顯示區域而其顯示的一覽性優異。可攜式資訊終端9201所包括的顯示部9001由鉸鏈9055所連接的三個外殼9000來支撐。例如，可以以1mm以上且150mm以下的曲率半徑使顯示部9001彎曲。

圖26A示出電視機的一個例子。電視機7100的顯示部7500被組裝在外殼7101中。在此示出利用支架7103支撐外殼7101的結構。

可以藉由利用外殼7101所具備的操作開關或另外提供的遙控器7111進行圖26A所示的電視機7100的操作。此外，也可以將觸控面板應用於顯示部7500，藉由用手指等觸摸顯示部7500可以進行電視機7100的操作。此外，遙控器7111也可以除了具備操作按鈕以外還具備顯示部。

此外，電視機7100也可以具備電視廣播的接收機或用來連接到通訊網路的通訊設備。

圖26B示出筆記型個人電腦7200。筆記型個人電腦7200包括外殼7211、鍵盤7212、指向裝置7213、外部連接埠7214等。在外殼7211中組裝有顯示部7500。

圖26C及圖26D示出數位看板（Digital Signage）的一個例子。

圖26C所示的數位看板7300包括外殼7301、顯示部7500及揚聲器7303等。此外，還可以包括LED燈、操作鍵（包括電源開關或操作開關）、連接端子、各種感測器以及麥克風等。

此外，圖26D示出設置於圓柱狀柱子7401上的數位看板7400。數位看板7400包括沿著柱子7401的曲面設置的顯示部7500。

顯示部7500越大，一次能夠提供的資訊量越多，並且容易吸引人的注意，由此例如可以提高廣告宣傳效果。

較佳為將觸控面板用於顯示部7500，使得使用者能夠操作。由此，不僅可以用於廣告，還可以用於提供路線資訊、交通資訊或商用設施的指南等使用者需要的資訊。

如圖26C和圖26D所示，數位看板7300或數位看板7400較佳為藉由無線通訊可以與使用者所攜帶的智慧手機等資訊終端設備7311聯動。例如，藉由將顯示在顯示部7500上的廣告的資訊顯示在資訊終端設備7311的螢幕上或者操作資訊終端設備7311，可以切換顯示部7500的顯示。

此外，可以在數位看板7300或數位看板7400上以資訊終端設備7311為操作單元（控制器）執行遊戲。由此，不特定多個使用者可以同時參加遊戲，享受遊戲的樂趣。

本發明的一個實施方式的顯示裝置可以應用於圖26A至圖26D所示的顯示部7500。

雖然本實施方式的電子裝置採用具有顯示部的結構，但是本發明的一個實施方式也可以用於不具有顯示部的電子裝置。

本實施方式的至少一部分可以與本說明書所記載的其他實施方式適當地組合而實施。

LIN:信號 RIN:信號 BDG:信號 CLK:信號 OUT:輸出端子 GOUT:輸出端子 SROUT:輸出端子 PWC:信號 RES:信號 SP:信號 C1至C4:電容器 CK1至CK4:信號 CLK1至CLK3:信號 N、N1、N2:節點 OUT至OUT6:佈線 PWC1至PWC4:信號 RIN1、RIN2:信號 10、10a、10b、10c:時序電路 11、11a、12、13:電路 14a、14b:信號生成電路 15a、15b:佈線 20:時序電路 21至26:電晶體 30、30a、30a_n:時序電路 30b:時序電路 31至34:電晶體 40a、40b:驅動電路 41至47、51、52、60至69、71、72:電晶體

[圖1]是示出時序電路的結構例子的圖。 [圖2A]是示出時序電路的結構例子的圖。[圖2B]是時序圖。 [圖3A]至[圖3C]是示出時序電路的結構例子的圖。 [圖4A]及[圖4B]是示出時序電路的結構例子的圖。 [圖5A]及[圖5B]是示出時序電路的結構例子的圖。 [圖6]是示出時序電路的結構例子的圖。 [圖7]是時序圖。 [圖8A]是示出時序電路的結構例子的圖。[圖8B]是移位暫存器的電路圖。[圖8C]是時序圖。 [圖9]是示出信號生成電路的結構例子的圖。 [圖10]是示出時序電路的結構例子的圖。 [圖11]是時序圖。 [圖12A]是示出時序電路的結構例子的圖。[圖12B]是移位暫存器的電路圖。[圖12C]是時序圖。 [圖13A]至[圖13C]是示出電晶體的結構例子的圖。 [圖14A]至[圖14C]是示出電晶體的結構例子的圖。 [圖15A]至[圖15C]是示出電晶體及電容器的結構例子的圖。 [圖16]是示出電晶體及電容器的結構例子的圖。 [圖17A]至[圖17F]是說明電晶體的製造方法的圖。 [圖18A]至[圖18D]是說明電晶體的製造方法的圖。 [圖19A]至[圖19C]是示出電晶體的結構例子的圖。 [圖20A]是顯示裝置的方塊圖。[圖20B]及[圖20C]是像素電路的電路圖。 [圖21A]、[圖21C]及[圖21D]是像素電路的電路圖。[圖21B]是時序圖。 [圖22A]及[圖22B]是示出顯示模組的結構例子的圖。 [圖23A]及[圖23B]是示出電子裝置的結構例子的圖。 [圖24A]至[圖24E]是示出電子裝置的結構例子的圖。 [圖25A]至[圖25G]是示出電子裝置的結構例子的圖。 [圖26A]至[圖26D]是示出電子裝置的結構例子的圖。

LIN:信號

RIN:信號

BDG:信號

CLK:信號

OUT:輸出端子

C1:電容器

10:時序電路

11、12:電路

15a、15b:佈線

21至23:電晶體

Claims (12)

1. 一種半導體裝置，包括第一至第三電晶體、第一電容器以及第一至第五佈線， 其中，該第一電晶體的源極和汲極中的一個與該第一佈線電連接，源極和汲極中的另一個與該第二電晶體的閘極及該第一電容器中的一個電極電連接，閘極與該第三佈線電連接， 該第二電晶體的源極和汲極中的一個與該第四佈線電連接，源極和汲極中的另一個與該第一電容器中的另一個電極及該第三電晶體的源極和汲極中的一個電連接， 該第三電晶體的源極和汲極中的另一個與該第五佈線電連接，閘極與該第二佈線電連接， 向該第一佈線供應第一信號， 向該第二佈線供應使該第一信號反轉的第二信號， 向該第四佈線供應第一脈衝信號， 向該第五佈線供應第一電位， 向該第三佈線供應第二脈衝信號， 該第一脈衝信號為時脈信號， 並且，該第二脈衝信號為其工作比為55％以下的信號。
2. 一種半導體裝置，包括控制電路、第一至第三電晶體、第一電容器以及第一至第五佈線， 其中，該第一電晶體的源極和汲極中的一個與該第一佈線電連接，源極和汲極中的另一個與該第二電晶體的閘極及該第一電容器中的一個電極電連接，閘極與該第三佈線電連接， 該第二電晶體的源極和汲極中的一個與該第四佈線電連接，源極和汲極中的另一個與該第一電容器中的另一個電極及該第三電晶體的源極和汲極中的一個電連接， 該第三電晶體的源極和汲極中的另一個與該第五佈線電連接，閘極與該第二佈線電連接， 該控制電路向該第一佈線輸出第一信號且向該第二佈線輸出使該第一信號反轉的第二信號， 向該第四佈線供應第一脈衝信號， 向該第五佈線供應第一電位， 向該第三佈線供應第二脈衝信號， 該第一脈衝信號為時脈信號， 並且，該第二脈衝信號為其工作比為55％以下的信號。
3. 如請求項2之半導體裝置，還包括輸出該第二脈衝信號的信號生成電路， 其中向該信號生成電路和該控制電路供應第三脈衝信號， 並且該第三脈衝信號為其工作比為1％以下的信號。
4. 如請求項3之半導體裝置， 其中該第二脈衝信號為其工作比為1％以下的信號。
5. 如請求項3或4之半導體裝置， 其中該信號生成電路包括第四電晶體、第五電晶體以及第二電容器， 向該第四電晶體的源極和汲極中的一個供應高於該第一電位的第二電位，源極和汲極中的另一個與該第三佈線、該第五電晶體的源極和汲極中的一個及該第二電容器中的一個電極電連接， 向該第五電晶體的源極和汲極中的另一個供應該第一電位， 向該第二電容器中的另一個電極供應該第一電位， 向該第四電晶體的閘極供應該第三脈衝信號， 向該第五電晶體的閘極供應第四脈衝信號， 並且該第四脈衝信號為其工作比為1％以下的信號。
6. 如請求項2之半導體裝置， 其中該第二脈衝信號被供應到該第三佈線及該控制電路中。
7. 如請求項1至6中任一項之半導體裝置， 其中該第一電晶體包括第一半導體層以及隔著該第一半導體層彼此重疊的第一閘極及第二閘極， 並且該第一閘極與該第二閘極電連接。
8. 如請求項1至7中任一項之半導體裝置， 其中該第三電晶體包括第二半導體層以及隔著該第二半導體層彼此重疊的第三閘極及第四閘極， 該第三閘極和該第四閘極中的一個與該第二佈線電連接， 並且該第三閘極和該第四閘極中的另一個與該第五佈線電連接。
9. 如請求項8之半導體裝置， 其中該第四閘極位於該第二半導體層的下側， 該第三閘極與該第二佈線電連接， 並且該第四閘極與該第五佈線電連接。
10. 一種顯示裝置，包括請求項1至9中任一項之半導體裝置、以及像素， 其中，該像素包括顯示元件以及第六電晶體， 並且，該第六電晶體設置在與該第一電晶體、該第二電晶體及該第三電晶體同一的面上。
11. 如請求項10之顯示裝置， 其中該顯示元件為液晶元件或發光元件。
12. 一種電子裝置，包括： 請求項10或11之顯示裝置；以及 天線、電池、外殼、照相機、揚聲器、麥克風、觸控感測器和操作按鈕中的至少一個。

Images