TW202121650A - 針對高效率3d集成相關應用資料的高度規則邏輯設計 - Google Patents

針對高效率3d集成相關應用資料的高度規則邏輯設計 Download PDF

Info

Publication number
TW202121650A
TW202121650A TW109125226A TW109125226A TW202121650A TW 202121650 A TW202121650 A TW 202121650A TW 109125226 A TW109125226 A TW 109125226A TW 109125226 A TW109125226 A TW 109125226A TW 202121650 A TW202121650 A TW 202121650A
Authority
TW
Taiwan
Prior art keywords
unit
integrated circuit
unit cell
circuit
field effect
Prior art date
Application number
TW109125226A
Other languages
English (en)
Inventor
拉爾斯 利布曼
傑佛瑞 史密斯
丹尼爾 查訥姆甘姆
安東 德維利耶
Original Assignee
日商東京威力科創股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商東京威力科創股份有限公司 filed Critical 日商東京威力科創股份有限公司
Publication of TW202121650A publication Critical patent/TW202121650A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0688—Integrated circuits having a three-dimensional layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823871—Complementary field-effect transistors, e.g. CMOS interconnection or wiring or contact manufacturing related aspects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

一集成電路包含一陣列的單位單元，每一單位單元包含被佈置在一堆疊之中的場效電晶體。局部內連接結構在場效電晶體的選擇終端之間形成選擇傳導路徑，以界定被侷限在每一單位單元內的單位電路。一陣列的接點被安置在該單位單元的一可接取表面之上，其中每一接點被電性耦合至該單元電路的一相對應的電節點。

Description

針對高效率3D集成相關應用資料的高度規則邏輯設計
[相關申請案的交互參照]本申請案根據專利法主張以下優先權：美國臨時專利申請案第62/879721號，申請於西元2019年7月29日，發明名稱「Ultra-regular Logic Design for Efficient 3D Integration」；以及美國專利申請案第16/847001號，申請於西元2020年4月13日，發明名稱「HIGHLY REGULAR LOGIC DESIGN FOR EFFICIENT 3D INTEGRATION RELATED APPLICATION DATA」，上述申請案的全部內容藉由引用全部納入於此。
本揭露關聯於集成電路以及微電子元件的製造。
在半導體元件的製造之中（特別在微觀尺度上），執行了各種不同的製造過程，諸如膜形成沉積、蝕刻光罩生產、圖案化、材料蝕刻及移除、及摻雜處理。這些製程重複地實施以在一基板之上形成期待的半導體元件器件。在歷史上，在微加工的情況下，電晶體被產生在一平面之中，有著在主動元件平面之上形成的佈線/金屬化，並且因此以使用2D生產技術的2維（2D）電路作為特徵。微縮努力大大地增加了在2D電路之中每單位面積的電晶體數量，而隨著微縮進入個位數奈米的半導體元件製造節點，這些微縮努力遭遇了更大的挑戰。半導體元件製造商表現了對3維（3D）半導體電路的渴望，其中複數的電晶體被堆疊在彼此的頂部之上。
3D集成（3Di, 3D integration）被認為是儘管有臨界尺度微縮之中不可避免飽和的情況下持續半導體微縮努力的一可行選項。當接觸閘間距因為製造變異性及靜電極限而達到其微縮極限時，二維電晶體密度的微縮無法再更進一步。即便實驗性新電晶體設計（例如在整個電晶體周圍的垂直通道閘）可能有一天能夠克服這些接觸閘間距微縮極限，但由於電阻、電容、及可靠性考量，其本身也存在微縮問題，從而限制了電晶體可被佈線進入電路中的密度。
3Di，即複數元件的垂直堆疊，目的為藉由就體積而非面積增加電晶體密度而克服這些微縮限制。儘管此概念已藉由快閃記憶體產業（例如3D NAND）成功地展現及實現，主流的CPU及GPU產品的互補式金屬氧化物半導體（CMOS）超大型集成電路（VLSI）製造商對將3D集成採用為將半導體藍圖向前推進的主要方法仍有疑慮。除了利基應用（例如，在用於人工智慧晶片之中的機器學習加速器的邏輯件的頂部之上堆疊的記憶體）之外較少採用3Di應用的主要原因係習知方案的內在低效率。
成功半導體微縮的一種方式係利用在橫跨非常大數量的電晶體上製程複雜度及成本的適度增加。在2D微縮之中，藉由在大致固定的晶圓製造成本下減少特徵尺寸及增加電晶體密度，將其加以達成。然而，藉由導致兩倍的製造成本的在體積上將電晶體密度加倍的3D集成方式，無法提供有效的微縮方案。使用3Di成功微縮的關鍵在於製程及設計複雜度的極端減少，以最小化節點至節點的成本增加。
一集成電路包含一陣列的單位單元，其中每一單位單元包含被佈置在一堆疊之中的場效電晶體。局部內連接結構在場效電晶體的選擇終端之間形成選擇傳導路徑，以界定被侷限在每一單位單元內的單位電路。一陣列的接點被安置在該單位單元的一可接取表面之上，其中每一接點被電性耦合至該單元電路的一相對應的電節點。
在此揭露的發明概念的一額外的或替代的態樣之中，該集成電路包含一功能化層，該功能化層包含了形成在陣列之中一或多單位單元的各別可接取表面之上的選擇接點之間的導電佈線區段。
在此揭露之發明概念的另一額外的或替代的態樣之中，該等單位單元有著共同的指紋並且定位在該陣列之中，使得環繞單位單元每一者的單元電路之擴散中斷部對準了在相鄰單位單元之中的擴散中斷部，以形成在陣列的各列之中延伸橫跨所有單位單元的連續空間。
在此揭露的發明概念的又另一額外的或替代的態樣之中，該集成電路包含了被安置在該連續空間之中的功率壁，其至少向該陣列的各列之中的單位單元提供電功率。
在此揭露之發明概念的另一額外的或替代的態樣之中，各個功率壁的上表面在該陣列的列之中的單位單元每一者的可接取表面之上加以暴露。
在此揭露的發明概念的又另一額外的或替代的態樣之中，該單元電路在該陣列的所有單位單元之中係相同的。
在此揭露的發明概念的另一額外的或替代的態樣之中，該單元電路係由如前段製程及中段製程所產生。
在此揭露的發明概念的又另一額外的或替代的態樣之中，該前段製程及該中段製程包含倍增（multiplication）圖案化製程。
在此揭露的發明概念的另一額外的或替代的態樣之中，該倍增圖案化製程包含定向自組裝及/或自對準多重曝光圖案化。
在此揭露的發明概念的又另一額外的或替代的態樣之中，該等場效電晶體被堆疊在互補對之中。
在此揭露的發明概念的另一額外的或替代的態樣之中，場效電晶體的互補對的閘極加以共同地連接。
在此揭露的發明概念的又另一額外的或替代的態樣之中，在場效電晶體的該堆疊之中的該互補對之數量大於一。
應理解到此「發明內容」章節未特定本揭露或發明申請專利範圍的全部實施例及/或新穎性較小的態樣。而是，此「發明內容」僅提供不同實施例以及與習用技術相比的新穎點的初步討論。「實施方法」章節及本揭露的相對應圖示提供了額外的本發明及實施例的細節及/或可能的觀點。
本發明概念藉由其某些實施例加以最佳地敘述，其在此參考附隨圖示加以詳細敘述，其中在各處相似的參考編號指涉相似的特徵部。應理解到，當術語「發明」在此被使用時，其旨在指涉為下述實施例基礎的發明概念而不僅係該等實施例自身。應進一步理解到，整體的發明概念不侷限於以下敘述的說明性實施例，並且附隨的敘述應以如此的方式解讀。
另外，詞彙「例示性」在此被用以意指「作為一示例、實例或圖示」。在此指定為例式性的構造、製程、設計、技術等等的任何實施例，不必然被認為是相對其他如此實施例而言係優選的或有優勢的。在此被指示為例示性之示例的特定品質或適用性既不指定亦不應被推斷。
本文的技術包含集成電路以及製造半導體元件的方法，其對所有邏輯單元使用共同的前段製程及中段製程結構，並接著在低程度金屬化之中功能化這些通用單位單元。一實施例包含有著一陣列單位單元的一集成電路。單位單元每一者可能有著相同的單位單元高度及相同的單位單元寬度。每一單位單元可能至少有著二垂直位準的電晶體，其中在一堆疊之中一第一場效電晶體被定位於一第二場效電晶體之上。場效電晶體每一者可能有著一環繞式閘極（gate-all-around）通道。每一單位單元可能包含電性連接源極/汲極以及閘極結構的局部內連接佈線。一或多的佈線層可能被直接定位在單位單元的陣列之上，其中至少二個不同類型的功能性邏輯單元可能自單位單元的陣列加以形成。因此，如此的技術可以提供有著製程簡化及成本減少的3D集成。
本文的技術包含那些集成電路係藉其加以物理構成或以其他方式實現為一物理物件者，包含了設計及製造集成電路的技術。的確，在相關技藝中的具備通常知識並且理解本揭露者將能夠使本文所述的原則實現為合適的電子/工程設計自動化（EDA）以及晶圓代工業平台，本文所述結構可藉其加以物理建構及/或用作一較廣電路設計的一構件。在此的技術發現了對單石集成3D CMOS（互補式金屬氧化物半導體）電路的特定適用性，如敘述於美國臨時專利申請案第62/727097號，申請於西元2018年9月5日，發明名稱「Architecture Design and Processes for Manufacturing Monolithically Integrated 3D CMOS Logic and Memory」，藉由引用將其全部納入於此。
邏輯件的功能化可以被實現為一後段製程（Back end-of-line, BEOL）作業，例如，經由在可輕易接取接點網格之上方進行金屬化，提供對三維單位單元的內部電路構件之電性接取。
在此的實施例包含在該單位單元寬度之上施加共同的2個接觸式多節距（cpp）覆蓋區。儘管此侷限將單位單元限制為各側配置有單擴散中斷部的單電晶體軌道，但此設計帶來顯著的微縮利益，並有助於顯著降低複雜度。舉例而言，將所有單位單元設計在一固定寬度覆蓋區，導致橫跨相對應邏輯區塊的所有行（row）的擴散中斷部的對準。此佈置有利於形成在該擴散中斷部的未佔用空間中延伸的局部電源軌，使元件的源極區域在不阻絕信號軌道的情況下可不受阻礙地接取。此佈置亦提供一高度均勻的局部佈局環境，將在先進技術節點之中已成為顯著性能貶抑者的複雜佈局依賴元件的變異度加以消除。使用有著相同寬度以及共同使用的相同高度之單位單元，允許與由最佳（垂直或水平）相鄰單位單元構成的單一電晶體軌道寬度堆疊中可得者相比需要較多電晶體的邏輯功能，而在簡化佈線形狀之中提供了關鍵的自由度。
圖1係一示例單位單元100的一頂視圖的一圖示，利用其可體現本揭露的原理。圖1的單元視圖示出單位單元100的一可接取表面105，橫跨其上安置了複數的單元接點130a-130j，在此統稱為單元接點130。單元接點130每一者加以電性連接至被建構在可接取表面105之下的單元電路的一節點。舉例而言，單位單元100可能包含一雙堆疊的互補式場效電晶體（CFET）電路，亦即在此被稱為一主動元件堆疊之中彼此堆疊的二對共同閘極n型及p型電晶體對。如此的一主動元件堆疊的一示例被繪示於圖2之中。在圖1的例示實施例之中，如此的一元件堆疊可能被侷限為一4軌道（4T）高（如藉由路徑140a-140d加以繪示，在此統稱為軌道140）以及2 cpp寬的單元，如圖1之中所繪示。在如此的一雙堆疊配置之中，四（4）主動通道可能被建立在各自的主動區域150之中並且藉由橫跨單元接點130所建立的內連接及所施加的電壓加以控制，例如其中分別地，單元接點130a及130c可能被連接至底p擴散層，單元接點130d及130e可能被連接至頂p擴散層，單元接點130f及130g可能被連接至頂n擴散層，單元接點130h及130j可能被連接至底n擴散層，並且單元接點130b及130i可能被連接至上及下CFET對的共同多晶矽閘極。吾人亦可能如以下看待這些接點：單元接點130a及130c可能作為用於一下CFET對的一P型電晶體的源極接點及汲極接點，單元接點130d及130e可能作為用於一上CFET對的一p型電晶體的源極接點及汲極接點，單元接點130f及130g可能作為用於上CFET對的一n型電晶體的源極接點及汲極接點，130h及130j可能作為用於下CFET的一n型電晶體的源極接點及汲極接點，並且單元接點130b及130i可能作為對該上及下CFET對的共同閘極接點。此接點分派對實踐在此敘述的發明概念係不必要的；其他接點分配係可能的且可能取決於該單位單元的內部架構。
除了單元接點130，可接取表面105進一步將一VDD功率壁110及一VSS功率壁120的上表面暴露。在某些實施例之中，VDD功率壁110及VSS功率壁120被建構為自基板表面向上延伸至可接取表面105的壁。因此，VDD功率壁110及VSS功率壁120可接取至單位單元100內部的局部內連接以及可接取至在可接取表面105處的佈線。因此，如此的局部內連接可能直接連接至VDD功率壁110及/或VSS功率壁120，例如用於電晶體偏壓，而不是在可接取表面105處做成如此連接。在某些實施例之中，VDD功率壁110及VSS功率壁120可能每一者被定位於一單擴散中斷部的空間之中，並且如圖1所繪示，可能每一者越過單元邊界以便可用於相鄰的單元。
在例示性單位單元100之中有四（4）個的主動區域150亦繪示於圖1之中。然而，應理解到該四個主動區域可能每一者包含複數的通道，其中電流從源極流至汲極（或相反）。舉例而言，在一環繞式閘極（GAA）配置之中，主動區域150每一者可能包含複數的載流構件，例如奈米線或奈米片。其他主動區域可能亦在本發明的實施例之中被實現，通常取決於設計及製造該單位單元的科技節點。
包含圖2A-2E的圖2係藉由數個橫剖面圖顯示單位單元100的內部、3D結構的一圖示。在圖2A-2D之中示出不同圖示，且該等不同圖示被引用至圖2E，其繪示了參考圖1加以敘述以及示於其中的可接取表面105以及單元接點130。應理解到包含圖2A-2E的圖2係示意圖示並且未照比例繪製。
圖2A顯示了：一貫穿底部局部互連215，其可能將單元接點130a連接至在主動元件堆疊250之中的最下電晶體210a的一源極/汲極；局部內連接235，其可能將單元接點130c連接至在主動元件堆疊250之中的最下電晶體210a的一汲極/源極；以及一頂閘極多晶矽內連接230，其可能將單元接點130b連接至包含電晶體210c及210d之最上CGET對的共同閘極。應注意到，在某些實施例之中，VDD功率壁110及VSS功率壁120可能被連接至埋入式電源軌，分別代表性地繪示於埋入式電源軌112及122處，並且在可接取表面105之上的其上表面處加以暴露。
圖2B顯示：一貫穿底部局部內連接215；局部內連接220，其可能將單元接點130f連接至在主動元件堆疊250之中的電晶體210c的一汲極/源極；局部內連接225，其可能將單元接點130h連接至主動元件堆疊250的電晶體210c的一源極/汲極；以及單元接點130d，其可能被直接連接至主動元件堆疊250的最上電晶體210d的源極/汲極。另外，圖2B顯示了主動元件堆疊250的一貫穿部份。
圖2C顯示了在主動元件堆疊250之中的一貫穿共同閘極。上及下CFET對的每一者可能分別經由多晶矽內連接230及240被連接至單元接點130b及130i。
圖2D顯示：一貫穿局部內連接225，其可能將單元接點130a連接至在主動元件堆疊250之中的最下電晶體210a的一源極/汲極；內連接245，其可能將單元接點130j連接至在主動元件堆疊250之中的最上電晶體210d的一汲極/源極；以及一底閘極多晶矽內連接240，其可能將單元接點130i連接至包含電晶體210a及210b的最下CFET對的共同閘極。
根據在此揭露的發明概念的實施例，信號及功率連接可能被路由至在主動元件堆疊250上方的一平面之上（例如，在可接取表面105之上），以在本文中稱之為功能化層者之上的局部導線之中加以功能化。局部電源軌可能在一單擴散中斷部的空間之中加以延伸。因此，單位單元每一者可有著均勻尺度且可選擇性地有著包含電晶體、閘極、及局部內連接的均勻幾何結構。
圖3A係單位單元的一10 x 10陣列300的一圖示，以強調前段製程（FEOL）及中段製程（MEOL）佈局的規律性。為了識別之目的，在陣列300之中的單元每一者在圖3A之中被關聯於一列（column）及行識別元，例如單位單元3F指涉在陣列300的第3列及第F行之中的單位單元。應觀察到，在考量FEOL及MEOL佈局的範圍內，陣列300係高度規律的，並且如此，各種不同的製造程序可被利用以簡化整體製造努力並減少成本。在某些實施例之中，陣列300可能係一單石集成（monolithic integrated）電路，其中該等單位單元全部被建構在一單基板之上（未繪示）。
圖3B係單位單元陣列300的一圖示，其中僅有主動通道區域（代表性地繪示於主動通道區域310處）以及源極/汲極接點（代表性地繪示於源極/汲極接點320處）。圖3B強調低成本頻率倍增圖案化技術（multiplication patterning）的可能使用（例如，定向自組裝或自對準多重圖案化，例如自對準雙重/三重/四重圖案化）以將這些臨界特徵圖像化。
圖3C係單位單元陣列300的一圖示，其中一網格的切割光罩代表性地繪示於切割光罩330a及330b處，被顯示為可以選擇性地提供低成本、高精度的一方案以為局部內連接及多晶矽閘極形成線端。
圖3D係單位單元陣列300的一圖示，其中示出了VDD電源軌（代表性地繪示於VDD電源軌340處）以及VSS電源軌（代表性地繪示於VSS電源軌350處）。應理解到，這些電源軌被定位在由擴散中斷部所留下的空間之中。亦繪示於圖3D之中的是將功率提供至局部電源軌的宏觀電源軌，代表性地繪示在宏觀電源軌360處。
圖4係已藉由後段製程（BEOL）經受功能化的一單位單元400的一頂視圖的一圖示。單位單元400可能具有與上述單位單元100相同的內部架構。代表性地繪示於單元接點403的該等單元接點可能分布在整個可接取表面401，以連接至：單位單元100的相似定位單元接點130亦被連接至的相同內部電路節點。在繪示的實施例之中，第一金屬連接415及第二金屬連接420被安置在可接取表面401上方，以連接目標特定單元接點403並且從而形成一特定邏輯單元，在圖4的例子之中該特定邏輯單元係一個二指反相器（INV2）。在此例示實施例之中，使用了三個位準的高度規律化且單向的金屬連接。第一，VDD功率分接頭430a與430b以及VSS功率分接頭460a與460b可能將特定源極/汲極接點連接至局部電源軌，即VDD電源軌425以及VSS電源軌455。在局部佈線的一分離層之上，垂直對準的源極/汲極及/或閘極接點可能藉由第一金屬加以連接，該第一金屬代表性地繪示於第一金屬連接415處。在局部佈線的又另一層之中，邏輯單元的輸入/輸出銷（例如頂閘極接點405電性連接至底閘極接點445而用作邏輯單元輸入銷，單元接點440用作一n型輸出銷而單元接點450用作一p型輸出銷）可能藉由第二金屬加以建構，該第二金屬代表性地繪示於第二金屬連接420處，一電路路由器可將其他電子構件連接至該處。在某些實施例之中，一信號介層窗（代表性地繪示於410處）可能被建構以將附接於橫跨可接取表面401而水平地安置的第二金屬的一輸入銷連接至橫跨可接取表面401垂直地安置的第一金屬的局部佈線。
圖5係一對單位單元505a及505b的頂視圖的一圖示，其每一者可相同於圖1及2的單位單元100加以建構，如功能化成一個二輸入與或非（AOI22）邏輯單元500。與圖4相似，在代表性地繪示於功率分接頭525處的功率分接頭被放置於所需要之處的情況下，代表性地繪示於第一金屬連接515的第一金屬連接係垂直定向，而代表性地繪示於第二金屬連接520處的第二金屬連接係水平定向。圖5的繪示實施例展示了第一金屬連接510在一垂直單元基台（cell abutment）之中將p型「A」電晶體的輸出搭接至p型「B」電晶體的輸入以形成AOI22邏輯單元500之高效率使用。
圖6係一對單位單元605a及605b的一頂視圖的一圖示，其每一者可相同於圖1及圖2的單位單元100加以建構，如功能化成一個二輸入與（AND2）邏輯單元600之內，基本上是一個二輸入非與電路（在單位單元605a之中的NAND2）被連接至一個雙輸出反相電路（在單位單元605b之中的INV2）。與圖4有著相似，在代表性地繪示於功率分接頭625的功率分接頭被放置於所需要之處的情況下，代表性地繪示於第一金屬連接615處的第一金屬連接係垂直定向，而代表性地繪示於第二金屬連接620處的第二金屬連接係水平定向。圖6的繪示實施例展示了在一水平基台之中第二金屬連接610將NAND2電路的輸出搭接至INV2電路的閘極以形成AND2邏輯單元600之高效率使用。
圖7係一對單位單元705a與705b的一頂視圖的一圖示，其每一者在它們各自的主動元件堆疊之中有著一個單CFET對而不是圖1及2的實施例的二個CFET對。圖7展示了在此所述的設計方法如何可被應用於其他的3Di方式。在圖7的繪示實施例之中，藉由類似於那些以上所述者的功能化技術的方式建構一個二輸入非與（NAND2）邏輯單元700。
表1顯示以本文技術達成的樣品面積微縮與相對積極的5T 2D設計的比較。注意比例因數顯示了由本文技術提供的顯著的微縮好處。
單元 2D 尺寸 3D 尺寸 比例因數
AOI22 5cpp × 5T = 25 2cpp × 4T × 2 = 16 16/25 = 0.64
NAND2 3cpp × 5T = 15 2cpp × 4T = 8 8/15 = 0.53
AND 5cpp × 5T = 25 4cpp × 4T = 16 16/25 = 0.64
INV2 3cpp × 5T = 15 2cpp × 4T = 8 8/15 = 0.53
表1
本文所述發明概念的實施例可以包含有著一陣列均勻單位單元的一集成電路或半導體元件。一固定覆蓋區（寬度及高度）單位單元包含所有的前段製程構造（FEOL，例如元件、源極/汲極、閘極）以及中段製程（MEOL，例如局部內連接）構造。均勻及固定間距的一陣列的接點可能被提供以將所有信號及功率連接加以路由至在元件堆疊上方的一可接取平面。平行延伸至多晶矽閘極連接的一組局部電源軌可能使用擴散中斷部的空間。邏輯合成可藉由將單位單元水平地（即形成寬的一標準邏輯單元）或垂直地（即形成高的一標準邏輯單元）鄰接加以實現。一組規律且單向的金屬形狀可能被用以將單位單元功能化為標準單元邏輯或用於大塊合成（例如，將大邏輯塊映射進入一陣列單位單元的局部佈線之內）。
在前文敘述之中，特定細節已被闡明，例如特定的幾何以及各種不同構件的敘述以及用以構成此等構件的製程。然而應理解到，本文的技術可能在不同於這些特定細節的其他實施例之中加以實施，而此等細節係為解釋之目的而非限制之目的。本文揭露的實施例已參考附隨圖示加以敘述。相似地，為了解釋之目的，特定數字、材料、及配置已為了提供一透徹理解而加以闡明。儘管如此，實施例可能在沒有此等特定細節的情況下加以實施。有著大致上相同功能構造的構件藉由相似的參考字元加以標示，而因此任何冗贅的敘述可能被省略。
各種不同的技術已被描述為多個分離操作，以協助理解各種不同的實施例。描述的順序不應被理解為暗示這些操作係必要地順序依附的。事實上，這些操作不需要依呈現順序加以實施。所述操作可能依不同於所述實施例的順序加以實施。各種不同的額外操作可能被實施且/或所述操作可能在額外實施例之中被省略。
當然，本文所述的不同步驟的討論順序已為了清晰之目的加以呈現。一般而言，這些步驟可以任何適合的順序加以實施。另外，儘管不同特徵、技術、配置等等的每一者，在此可能於本揭露的不同位置加以敘述，這旨在使該等概念的每一者可以獨立於彼此地或與彼此組合地加以實施。因此，本發明可以許多不同方式加以實施及檢視。
如本文使用，「基板」或「目標基板」通常指涉根據本發明加以處理的一物件。該基板可能包含任何的材料部份或一元件的結構（特別是一半導體或其他電子元件）以及可能例如係一基底基板結構（如一半導體晶圓、倍縮光罩）或在一基底基板結構（如一薄膜）之上或上覆的一層。因此，基板不侷限於任何特定基底結構、下伏層或上覆層、圖案化或非圖案化，而是被認為包含任何如此的層或基底結構、以及層及/或基底結構的任何組合。該敘述可能參考基板的特定類型，但這僅係為了說明性目的。
以上的敘述旨在繪示本發明概念的可能實施，且不係限制性的。對審閱本揭露之後的通常知識者而言，許多變化、修改及替代將變得顯而易見的。舉例而言，同等於這些所示及所述者的構件可能從而被取代，分別敘述的器件及方法可能被組合，而被敘述為分離的元件可能被分布在橫跨許多構件。因此本發明的範圍不應參考以上敘述加以決定，而應參考附隨的發明申請專利範圍，以及在其同等物的全部範圍。
100:單位單元 105:可接取表面 110:VDD功率壁 112:埋入式電源軌 120:VSS功率壁 122:埋入式電源軌 130,130a~130j:單元接點 140,140a~140d:軌道 150:主動區域 210a~d:電晶體 215:貫穿底部局部內連接 220:局部內連接 225:局部內連接 230:多晶矽內連接 235:局部內連接 240:多晶矽內連接 245:內連接 250:主動元件堆疊 300:陣列 310:主動通道區域 320:源極/汲極接點 330a~330b:切割光罩 340:VDD電源軌 350:VSS電源軌 360:宏觀電源軌 400:單位單元 401:可接取表面 403:單元接點 405:頂閘極接點 415:第一金屬連接 420:第二金屬連接 425:VDD電源軌 430a,430b:VDD功率分接頭 440:單元接點 445:底閘極接點 455:VSS電源軌 450:單元接點 460a,460b:VSS功率分接頭 500:二輸入與或非（AOI22）邏輯單元 505a,505b:單位單元 510:第一金屬連接 515:第一金屬連接 520:第二金屬連接 525:功率分接頭 600:二輸入與（AND2）邏輯單元 605a,605b:單位單元 610:第二金屬連接 615:第一金屬連接 620:第二金屬連接 625:功率分接頭 700:二輸入非與（NAND2）邏輯單元 705a~705b:單位單元
圖1係本揭露的原理可以其加以實現的一例示單位單元的一頂視圖的一圖示。
圖2（包含圖2A-2E）係顯示在圖1之中繪示的例示單位單元的內部、3D結構的一圖表。
圖3A係根據在此所述原理的一10 x 10陣列的單位單元的一圖示，以強調前段製程（FEOL）及中段製程（MEOL）佈局的規律性。
圖3B係一單位單元陣列的一圖示，其中僅示出根據在此所述原理的主動通道區域及源極/汲極接點。
圖3C係單位單元陣列的一圖示，其中根據在此所述原理示出切割光罩的一網格。
圖3D係一單位單元陣列的一圖示，其中根據在此所述的原理示出VDD電源軌及VSS電源軌。
圖4係一單位單元的一頂示圖的一圖示，根據在此所述原理該單位單元經受功能化以形成一個二指反相器（INV2）邏輯單元。
圖5係一對單位單元的一頂視圖的一圖示，根據在此所述原理該單位單元被功能化為一個二輸入與或反相器（AOI22）邏輯單元。
圖6係一對單位單元的一頂視圖的一圖示，根據在此所述原理該對單位單元被功能化為一個二輸入與（AND2）邏輯單元。
圖7係一對單位單元的一頂視圖的一圖示，根據在此所述原理，在該對單位單元每一者各自的主動元件堆疊之中有著一單CFET對而不是二CFET對，該對單位單元被功能化為一個二輸入非與（NAND2）邏輯單元。
100:單位單元
105:可接取表面
110:VDD功率壁
120:VSS功率壁
130a~130j:單元接點
140a~140d:路徑
150:主動區域

Claims (20)

  1. 一種集成電路，包含： 單位單元，佈置成一單位單元陣列，單位單元每一者包含： 場效電晶體，佈置在一堆疊之中； 局部內連接結構，包含了在該等場效電晶體的選擇終端之間的選擇傳導路徑，以界定被侷限在該單位單元之內的單元電路；及 一陣列的接點，被安置在該單位單元的一可接取表面，每一接點被電性耦合至該單元電路的一相對應電節點。
  2. 如請求項1之集成電路，進一步包含一功能化層，其包含了在該單位單元陣列之中在一個以上單位單元的各自可接取表面之上的選擇接點之間形成的導電佈線區段。
  3. 如請求項1之集成電路，其中該等單位單元具有一共同覆蓋區並且被放置在該單位單元陣列之中，使得環繞每一單位單元的該單元電路的擴散中斷部對準在相鄰單位單元之中的該等擴散中斷部，以形成在該單位單元陣列的各別列之中延伸橫跨所有單位單元的連續空間。
  4. 如請求項3之集成電路，進一步包含安置在該連續空間之中的功率壁，該等功率壁至少向該單位單元陣列的各別列之中的該等單位單元提供電功率。
  5. 如請求項4之集成電路，其中該等功率壁的上表面在該單位單元陣列的各自列之中的每一單位單元的該可接取表面之上加以暴露。
  6. 如請求項4之集成電路，其中該等功率壁各別的下表面被連接至埋入式電源軌。
  7. 如請求項1之集成電路，其中該單元電路在該單位單元陣列之中全部單位單元之間係相同的。
  8. 如請求項7之集成電路，其中該單元電路由延伸橫跨該等單位單元的前段製程的結構及中段製程結構加以建構。
  9. 如請求項8之集成電路，其中該前段製程及該中段製程包含倍增圖案化製程。
  10. 如請求項9之集成電路，其中該倍增圖案化製程包含定向自組裝及/或自對準雙重圖案化。
  11. 如請求項1之集成電路，其中該等場效電晶體被堆疊在互補對之中。
  12. 如請求項11之集成電路，其中該等場效電晶體的該等互補對每一者的閘極彼此加以電性連接。
  13. 如請求項12之集成電路，其中在該等場效電晶體的堆疊之中該等互補對的數量大於一。
  14. 如請求項1之集成電路，其中該等場效電晶體被堆疊在與該可接取表面呈平行的平面之中。
  15. 如請求項1之集成電路，其中該集成電路係單石的。
  16. 一種集成電路，包含： 電接點，遍布一表面而配置，在該表面下方建構有多個相等的單位單元，每一單位單元包含： 電晶體，配置在一堆疊之中；及 局部內連接結構，包含了在該等電晶體的選擇終端之間的選擇傳導路徑，以界定被侷限在該單位單元之內的單元電路， 其中該單元電路的選擇節點被連接至安置在每一單位單元的電晶體的該堆疊上方的該等電接點。
  17. 如請求項16之集成電路，進一步包含一功能化層，其包含形成在該等電接點其中所選擇者之間的導電佈線區段。
  18. 如請求項16之集成電路，進一步包含被安置在該等單位單元的群組之間的連續空間之中的功率壁，該等功率壁至少向在其相對應群組之中的該等單位單元提供電功率。
  19. 如請求項18之集成電路，其中該等局部內連接結構其中所選擇者被連接至該等功率壁的至少其中一者。
  20. 如請求項16之集成電路，其中該等場效電晶體被堆疊在與在其之上配置了該等電接點的該表面呈平行的平面之中。
TW109125226A 2019-07-29 2020-07-27 針對高效率3d集成相關應用資料的高度規則邏輯設計 TW202121650A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201962879721P 2019-07-29 2019-07-29
US62/879,721 2019-07-29
US16/847,001 2020-04-13
US16/847,001 US11488947B2 (en) 2019-07-29 2020-04-13 Highly regular logic design for efficient 3D integration

Publications (1)

Publication Number Publication Date
TW202121650A true TW202121650A (zh) 2021-06-01

Family

ID=74228570

Family Applications (1)

Application Number Title Priority Date Filing Date
TW109125226A TW202121650A (zh) 2019-07-29 2020-07-27 針對高效率3d集成相關應用資料的高度規則邏輯設計

Country Status (6)

Country Link
US (2) US11488947B2 (zh)
JP (1) JP2022543766A (zh)
KR (1) KR20220039739A (zh)
CN (1) CN114175246A (zh)
TW (1) TW202121650A (zh)
WO (1) WO2021021334A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11469321B2 (en) * 2020-02-27 2022-10-11 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device
WO2022220535A1 (ko) 2021-04-13 2022-10-20 주식회사 엘지에너지솔루션 이차 전지 및 이를 포함하는 전지 모듈

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5384472A (en) * 1992-06-10 1995-01-24 Aspec Technology, Inc. Symmetrical multi-layer metal logic array with continuous substrate taps and extension portions for increased gate density
US7763534B2 (en) * 2007-10-26 2010-07-27 Tela Innovations, Inc. Methods, structures and designs for self-aligning local interconnects used in integrated circuits
JP5509599B2 (ja) 2009-01-23 2014-06-04 ソニー株式会社 半導体集積回路
US11282861B2 (en) 2015-12-26 2022-03-22 Intel Corporation Dynamic logic built with stacked transistors sharing a common gate
US10236302B2 (en) 2016-06-22 2019-03-19 Qualcomm Incorporated Standard cell architecture for diffusion based on fin count
TWI744358B (zh) 2016-07-19 2021-11-01 日商東京威力科創股份有限公司 三維半導體裝置及其製造方法
WO2018031528A1 (en) 2016-08-08 2018-02-15 Tokyo Electron Limited Three-dimensional semiconductor device and method of fabrication
JP6951903B2 (ja) 2016-08-10 2021-10-20 東京エレクトロン株式会社 半導体素子のための拡張領域
US11011545B2 (en) 2017-11-14 2021-05-18 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device including standard cells
US10734384B1 (en) * 2019-01-23 2020-08-04 Qualcomm Incorporated Vertically-integrated two-dimensional (2D) semiconductor slabs in complementary field effect transistor (CFET) cell circuits, and method of fabricating
US10950545B2 (en) * 2019-03-08 2021-03-16 International Business Machines Corporation Circuit wiring techniques for stacked transistor structures
US11374003B2 (en) * 2019-04-12 2022-06-28 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated circuit
US11063045B2 (en) * 2019-04-15 2021-07-13 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and method of manufacturing the same

Also Published As

Publication number Publication date
KR20220039739A (ko) 2022-03-29
US20220375921A1 (en) 2022-11-24
US20210035967A1 (en) 2021-02-04
JP2022543766A (ja) 2022-10-14
US11488947B2 (en) 2022-11-01
WO2021021334A1 (en) 2021-02-04
CN114175246A (zh) 2022-03-11

Similar Documents

Publication Publication Date Title
JP7486058B2 (ja) 後面電力供給における交換用埋設電力レール
US11616020B2 (en) Power distribution network for 3D logic and memory
US11201148B2 (en) Architecture for monolithic 3D integration of semiconductor devices
US20200075574A1 (en) Method to vertically route a logic cell incorporating stacked transistors in a three dimensional logic device
TWI825166B (zh) 用於製造單晶片積體式 3d cmos 邏輯及記憶體的架構設計及製程
US20200381430A1 (en) Compact 3d stacked-cfet architecture for complex logic cells
US11450671B2 (en) Semiconductor apparatus having stacked devices and method of manufacture thereof
US20220375921A1 (en) Highly regular logic design for efficient 3d integration
JP2022553678A (ja) 埋設電源レールを有するｃｆｅｔのための電力供給ネットワーク
WO2022119651A1 (en) Power-tap pass-through to connect a buried power rail to front-side power distribution network
US20220181318A1 (en) Interdigitated device stack
US12002862B2 (en) Inter-level handshake for dense 3D logic integration
US20220181453A1 (en) Inter-level handshake for dense 3d logic integration
US20240119998A1 (en) 3D Integrated Circuit
US11923364B2 (en) Double cross-couple for two-row flip-flop using CFET
WO2024057136A1 (en) Vtfet circuit with optimized output