TW202117848A - 基板處理方法及電漿處理裝置 - Google Patents

基板處理方法及電漿處理裝置 Download PDF

Info

Publication number
TW202117848A
TW202117848A TW109131984A TW109131984A TW202117848A TW 202117848 A TW202117848 A TW 202117848A TW 109131984 A TW109131984 A TW 109131984A TW 109131984 A TW109131984 A TW 109131984A TW 202117848 A TW202117848 A TW 202117848A
Authority
TW
Taiwan
Prior art keywords
gas
substrate
film
processing method
section
Prior art date
Application number
TW109131984A
Other languages
English (en)
Inventor
石川慎也
久松亨
Original Assignee
日商東京威力科創股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商東京威力科創股份有限公司 filed Critical 日商東京威力科創股份有限公司
Publication of TW202117848A publication Critical patent/TW202117848A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/3244—Gas supply means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/3244—Gas supply means
    • H01J37/32449—Gas control, e.g. control of the gas flow
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32798—Further details of plasma apparatus not provided for in groups H01J37/3244 - H01J37/32788; special provisions for cleaning or maintenance of the apparatus
    • H01J37/32816—Pressure
    • H01J37/32834—Exhausting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02118—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H01L21/31138—Etching organic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/332—Coating
    • H01J2237/3321—CVD [Chemical Vapor Deposition]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/334—Etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/334—Etching
    • H01J2237/3341—Reactive etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Analytical Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

本發明提供一種用來以原子層級形成有機膜之技術。 在例示之實施形態中提供基板處理方法。基板處理方法包含以下步驟：a)提供基板至腔室內；及b)在基板之表面上形成有機膜。b)包含兩個步驟b1)及b2)。b1)係供給包含有機化合物之第一氣體至腔室內，接著在基板上形成前驅物層。b2)係供給包含改質氣體之第二氣體至腔室內，接著供給能量至前驅物層及第二氣體中之至少一者以改質前驅物層，藉此在基板上形成有機膜。

Description

基板處理方法及電漿處理裝置
本發明之例示實施形態有關於基板處理方法及電漿處理裝置。
製造電子裝置時，有時藉由蝕刻形成微細圖案。專利文獻1揭示利用氧化矽膜形成微細圖案之方法。專利文獻1揭示利用氧化矽膜形成微細圖案之方法。專利文獻1揭示之方法係在可形成微細圖案之物質膜上形成光阻圖案，接著在光阻圖案上蒸鍍氧化矽膜。氧化矽膜未對下部光阻圖案造成損傷而保形地用薄厚度形成。接著，對下部膜實施乾式蝕刻。在該乾式蝕刻中，初期在光阻圖案之側壁形成分隔件，然後在光阻圖案上形成聚合物膜。 [先前技術文獻] [專利文獻]
[專利文獻1]日本特2004-80033號公報
本發明提供用以形成有機膜之技術。
在例示之實施形態中提供基板處理方法。基板處理方法包含a)步驟及b)步驟。a)步驟係提供基板至腔室內之步驟。b)步驟係在基板之表面上形成有機膜的步驟。b)步驟包含b1)步驟及b2)步驟。b1)步驟係供給包含有機化合物之第一氣體至腔室內，接著在基板上形成前驅物層。b2)步驟係供給包含改質氣體之第二氣體至腔室內，接著供給能量至前驅物層及第二氣體中之至少一者以改質前驅物層，藉此在基板上形成有機膜。
依據本發明，可提供用以形成有機膜之技術。
製造電子裝置時，組合成膜及蝕刻之技術用於：對CD控制之利用；及作為保護膜、犧牲膜等之利用等。成膜時需要對組合之蝕刻具有耐性之高選擇比的膜。此外，隨著裝置之微細化，在蝕刻時亦需要微細之形狀。因此，要求開發可用原子層級控制成膜及蝕刻之技術。以下，說明各種例示之實施形態。
在例示之實施形態中提供基板處理方法。基板處理方法包含a)步驟及b)步驟。a)步驟係提供基板至腔室內之步驟。b)步驟係在基板之表面上形成有機膜的步驟。b)步驟包含b1)步驟及b2)步驟。b1)步驟係供給包含有機化合物之第一氣體至腔室內，接著在基板上形成前驅物層。b2)步驟係供給包含改質氣體之第二氣體至腔室內，接著供給能量至前驅物層及第二氣體中之至少一者以改質前驅物層，藉此在基板上形成有機膜。
在例示之實施形態中，在b2)步驟中，藉由生成第二氣體之電漿，在基板上形成前述有機膜。
在例示之實施形態中，交互地重複b1)步驟及b2)步驟。
在例示之實施形態中，基板處理方法更包含c)步驟。c)步驟係在b)步驟之後，使用處理氣體之電漿來對蝕刻區域進行蝕刻的步驟。基板具有蝕刻區域及設置在蝕刻區域上之圖案化區域。蝕刻區域被圖案化區域之側面包圍。
在例示之實施形態中，基板處理方法更包含d)步驟。d)步驟係在c)步驟之前，蝕刻在蝕刻區域上延伸之有機膜使有機膜殘留在沿圖案化區域之側面的部分的步驟。
在例示之實施形態中，基板處理方法更包含e)步驟及f)步驟。e)步驟係在b)步驟之前，使用處理氣體之電漿，透過圖案化區域部份地對蝕刻區域進行蝕刻，藉此形成凹部的步驟。f)步驟係在b)步驟之後，使用處理氣體之電漿進一步蝕刻凹部的步驟。基板具有蝕刻區域及設置在蝕刻區域上之圖案化區域，且蝕刻區域被圖案化區域之側面包圍。
在例示之實施形態中，在b1)中未在凹部之表面整體形成前述前驅物層及/或在b2)中未在凹部之表面整體改質前驅物層。
在例示之實施形態中，有機膜沿著基板之厚度方向具有不同厚度。
在例示之實施形態中，基板處理方法更包含g)步驟及h)步驟。g)步驟係在b)步驟之後，修整有機膜的步驟。h)步驟係使用處理氣體之電漿，透過圖案化區域對蝕刻區域進行蝕刻的步驟。基板具有蝕刻區域及設置在蝕刻區域上之圖案化區域。蝕刻區域被圖案化區域之側面包圍。在b)中，有機膜在側面形成為沿著基板之厚度方向具有不同厚度。
在例示之實施形態中，基板處理方法更包含i)步驟。i)步驟係在b)步驟之前，在側面之整體形成保形之有機膜的步驟。
在例示之實施形態中，第一氣體包含選自於由環氧化物、羧酸、羧酸鹵化物、酸酐、異氰酸酯及酚類所構成之群組中的至少一種有機化合物。
在例示之實施形態中，第二氣體包含選自於由具有NH鍵之無機化合物氣體、鈍性氣體、N2 與H2 之混合氣體、H2 O氣體以及H2 與O2 之混合氣體所構成之群組中的至少一種改質氣體。
在例示之實施形態中，第一氣體包含選自於由羧酸、羧酸鹵化物及異氰酸酯所構成之群組中的至少一種有機化合物時，第二氣體包含選自於以下氣體群組中的至少一種改質氣體。如此之氣體群組包含：具有NH鍵之無機化合物氣體、鈍性氣體、N2 與H2 之混合氣體、H2 O氣體以及H2 與O2 之混合氣體。
在例示之實施形態中，第一氣體包含選自於由環氧化物、酸酐及酚類所構成之群組中的至少一種有機化合物時，第二氣體包含選自於以下氣體群組中的至少一種改質氣體。如此之氣體群組包含：具有NH鍵之無機化合物氣體、鈍性氣體以及N2 與H2 之混合氣體。
在例示之實施形態中，具有NH鍵之無機化合物氣體係選自於由N2 H2 、N2 H4 及NH3 所構成之群組中的至少一種。
在例示之實施形態中，蝕刻區域包含含矽膜。
在例示之實施形態中，維持減壓環境且在同一腔室內(in-situ)或同一系統內(in-system)實行形成有機膜之步驟及蝕刻之步驟。
在例示之實施形態中提供電漿處理裝置。電漿處理裝置具有：腔室、高頻電源、氣體源群及控制部。高頻電源係構成為供給高頻波至收納基板之腔室的內部空間。氣體源群係構成為供給第一氣體及第二氣體至內部空間。控制部係構成為控制高頻電源及氣體源群。第一氣體包含有機化合物。第二氣體包含改質氣體。控制部係構成為在基板被收納於內部空間之狀態下，控制高頻電源及氣體源群，以便進行a)步驟及b)步驟。a)步驟係供給第一氣體至腔室內，接著在基板上形成前驅物層。b)步驟係供給第二氣體至腔室內，接著供給能量至前驅物層及前述第二氣體中之至少一者以改質前驅物層，藉此在基板上形成有機膜。
以下，參照圖式詳細地說明各種例示之實施形態。此外，在各圖式中對相同或相當之部分附加相同之符號。
圖1所示之流程圖顯示基板處理方法之例示實施形態(以下，稱為方法MT)。方法MT係使用例如圖2所示之電漿處理裝置來實行。
電漿處理裝置1具有腔室10。腔室10在其中提供內部空間10s。腔室10包含腔室本體12。腔室本體12具有大致圓筒形狀。腔室本體12係由例如鋁形成。腔室本體12之內壁上設置具有耐腐蝕性之膜。該膜可為氧化鋁、氧化釔等之陶瓷。
通路12p形成在腔室本體12之側壁中。基板W通過通路12p在內部空間10s與腔室10之外部間搬送。通路12p被沿著腔室本體12之側壁設置的閘閥12g開閉。
支持部13設置在腔室本體12之底部上。支持部13係由絕緣材料形成。支持部13具有大致圓筒形狀。支持部13係在內部空間10s中由腔室本體12之底部朝上方延伸。支持部13在上部具有支持台14。支持台14係構成為在內部空間10s中支持基板W。
支持台14具有下部電極18及靜電吸盤20。支持台14更具有電極板16。電極板16係由鋁等之導體形成且具有大致圓盤形狀。下部電極18設置在電極板16上。下部電極18係由鋁等之導體形成且具有大致圓盤形狀。下部電極18係電性連接於電極板16。
靜電吸盤20設置在下部電極18上。基板W載置在靜電吸盤20之上面。靜電吸盤20具有本體及電極。靜電吸盤20之本體具有大致圓盤形狀且由介電體形成。靜電吸盤20之電極係膜狀之電極且設置在靜電吸盤20之本體內。靜電吸盤20之電極係經由開關20s連接於直流電源20p。來自直流電源20p之電壓施加至靜電吸盤20之電極時，在靜電吸盤20與基板W之間產生靜電吸力。基板W藉由該靜電吸力保持在靜電吸盤20上。
邊緣環25以包圍基板W之邊緣之方式配置在下部電極18之周緣部上。邊緣環25提高對基板W之電漿處理的面內均一性。邊緣環25可由矽、碳化矽或石英等形成。
流路18f設置在下部電極18之內部。由設置在腔室10之外部的冷卻器單元(未圖示)經由配管22a供給熱交換介質(例如冷媒)至流路18f。供給至流路18f之熱交換介質經由配管22b返回冷卻器單元。在電漿處理裝置1中，載置在靜電吸盤20上之基板W的溫度係藉由熱交換介質與下部電極18之熱交換來調整。
氣體供給管線24設置在電漿處理裝置1中。氣體供給管線24將來自傳熱氣體供給機構之傳熱氣體(例如He氣體)供給至靜電吸盤20之上面與基板W之背面間。
電漿處理裝置1更具有上部電極30。上部電極30設置在支持台14之上方。上部電極30藉由構件32被支持在腔室本體12之上部。構件32係由具有絕緣性之材料形成。上部電極30及構件32封閉腔室本體12之上部開口。
上部電極30可包含頂板34及支持體36。頂板34之下面係內部空間10s側之下面且界定內部空間10s。頂板34可由產生之焦耳熱少的低電阻導電體或半導體形成。頂板34具有朝其板厚方向貫穿之多數氣體噴吐孔34a。
支持體36可自由連接分離地支持頂板34。支持體36係由鋁等之導電性材料形成。氣體擴散室36a設置在支持體36之內部。支持體36具有由氣體擴散室36a朝下方延伸之多數氣孔36b。多數氣孔36b分別地連通於多數氣體噴吐孔34a。氣體導入口36c形成在支持體36中。氣體導入口36c連接於氣體擴散室36a。氣體供給管38連接於氣體導入口36c。
閥群41、流量控制器群42及氣體源群40分別連接於氣體供給管38。氣體源群40、閥群41及流量控制器群42構成氣體供給部。氣體源群40構成為供給包含有機化合物之第一氣體GS及第二氣體至內部空間10s。氣體源群40包含多數氣體源。閥群41包含多數開閉閥。流量控制器群42包含多數流量控制器。流量控制器群42之多數流量控制器各自為質量流控制器或壓力控制式之流量控制器。氣體源群40之多數氣體源各自經由對應閥群41之開閉閥及對應流量控制器群42之流量控制器連接於氣體供給管38。
在電漿處理裝置1中，沿著腔室本體12之內壁面及支持部13之外周可自由連接分離地設置護罩46。護罩46防止反應副產物附著在腔室本體12上。護罩46係例如藉由在由鋁形成之母材表面形成具有耐腐蝕性之膜而構成。具有耐腐蝕性之膜可由氧化釔等之陶瓷形成。
緩衝板48設置在支持部13與腔室本體12之側壁間。緩衝板48係例如藉由在由鋁形成之母材表面形成具有耐腐蝕性之膜(氧化釔等之膜)而構成。多數貫穿孔形成在緩衝板48中。排氣口12e設置在緩衝板48之下方且在腔室本體12之底部。排氣裝置50經由排氣管52連接於排氣口12e。排氣裝置50包含壓力調整閥及渦輪分子泵等之真空泵。
電漿處理裝置1具有第一高頻電源62及第二高頻電源64。第一高頻電源62係產生第一高頻電力之電源。第一高頻電源62係構成為供給高頻波至內部空間10s。第一高頻電力具有適合生成電漿之頻率。第一高頻電力之頻率係例如27至100[MHz]之範圍內的頻率。第一高頻電源62係經由匹配器66及電極板16連接於下部電極18。匹配器66具有用以匹配第一高頻電源62之輸出阻抗及負載側(下部電極18側)之阻抗的電路。此外，第一高頻電源62可經由匹配器66連接於上部電極30。第一高頻電源62構成電漿生成部之一例。
第二高頻電源64係產生第二高頻電力之電源。第二高頻電源64係構成為供給高頻波至內部空間10s。第二高頻電力具有比第一高頻電力之頻率低的頻率。與第一高頻電力一起使用第二高頻電力時，第二高頻電力係作為用以將離子植入基板W之偏壓用高頻電力使用。第二高頻電力之頻率係例如400[kHz]至13.56[MHz]之範圍內的頻率。第二高頻電源64係經由匹配器68及電極板16連接於下部電極18。匹配器68具有用以匹配第二高頻電源64之輸出阻抗及負載側(下部電極18側)之阻抗的電路。
此外，可未使用第一高頻電力而使用第二高頻電力，即，只使用單一高頻電力來生成電漿。此時，第二高頻電力之頻率可為比13.56[MHz]大之頻率，例如40[MHz]。電漿處理裝置1可沒有第一高頻電源62及匹配器66。第二高頻電源64構成電漿生成部之一例。
在電漿處理裝置1中氣體由氣體供給部供給至內部空間10s以生成電漿。此外，藉由供給第一高頻電力及/或第二高頻電力，在上部電極30與下部電極18之間生成高頻電場。生成之高頻電場生成電漿。
電漿處理裝置1可更具有控制部80。控制部80可為具有：處理器、記憶體等之記憶部、輸入裝置、顯示裝置、信號之輸出入介面等的電腦。控制部80控制電漿處理裝置1之各部。控制部80係構成為控制第一高頻電源62等(第一高頻電源62、第二高頻電源64)及氣體源群40。
在控制部80中，操作者可使用輸入裝置進行命令之輸入操作等以便管理電漿處理裝置1。此外，在控制部80中，可藉由顯示裝置使電漿處理裝置1之操作狀況可視化而顯示。另外，控制程式及製程資料儲存在記憶部中。控制程式係藉由處理器執行以便在電漿處理裝置1中實行各種處理。處理器執行控制程式且依據製程資料控制電漿處理裝置1之各部。
控制部80係構成為藉由控制電漿處理裝置1之各結構(具體而言，氣體源群40、第一高頻電源62等)，實行圖1之流程圖所示的方法MT。控制部80係構成為控制第一高頻電源62及氣體源群40，用以在基板W被收納於腔室10中之狀態下特別地實行下述處理A、B。
即，控制部80供給第一氣體至內部空間10s內且在基板W上形成前驅物層PC(處理A)。控制部80在前驅物層PC形成後供給第二氣體至內部空間10s內且供給能量至前驅物層PC及第二氣體中之至少一者，藉此在基板W上形成有機膜OF(有機膜OFa)(處理B)。
接著一邊參照圖1，一邊說明方法MT。以下，說明使用電漿處理裝置1實行方法MT的情形作為一例。方法MT具有：步驟ST1、步驟STJ、步驟ST2。步驟ST1具有：步驟ST11、步驟ST12。步驟ST1可具有步驟STPa、步驟STPb。此外，方法MT可具有：步驟STa、步驟STb、步驟STc、步驟STd中之至少一步驟。
在以下說明中，與圖1一起參照圖3。圖3所示之剖面CS11係放大顯示使用方法MT之基板W的一部份剖面的一例。圖3所示之剖面CS12係放大顯示實行步驟ST1後之狀態之基板W的一部份剖面的一例。圖3所示之剖面CS13係放大顯示實行步驟ST2後之狀態之基板W的一部份剖面的一例。
剖面CS11之基板W係在實行步驟ST11前提供至內部空間10s。如剖面CS11所示地，基板W具有：基底區域UR、區域ER及區域PR。區域ER係在方法MT中被蝕刻之蝕刻區域且形成為例如層狀。區域ER設置在基底區域UR上。區域PR設置在區域ER上。如此，基板W具有：區域ER；及設置在區域ER上且圖案化之區域PR。
剖面CS11之基板W的表面預先圖案化以提供多數開口OP。多數開口OP可具有一定深寬比或具有互異之多數深寬比。
區域ER包含含矽膜且區域ER之材料係例如含矽材料。區域PR之材料可為例如：有機材料、含矽材料或含金屬材料(例如，含鈦材料或含鎢材料)。區域PR之材料係含矽材料時，可為與區域ER之材料不同之含矽材料。例如，區域PR之材料係氮化矽時，區域ER之材料可為氧化矽。
步驟ST1係在提供剖面CS11之基板W至內部空間10s後，在基板W配置於內部空間10s中之狀態下實行。在步驟ST1中，在基板W上形成有機膜OF(有機膜OFa)。基板W係在內部空間10s之中載置在靜電吸盤20上。
藉由步驟ST1，在開口OP內形成有機膜OF。更具體而言，在步驟ST1中，如剖面CS12所示地，在基板W之表面上形成有機膜OF。如此，在步驟ST1中，在圖案化之區域PR的側面形成有機膜OF。
步驟ST11藉由供給包含有機化合物之第一氣體GS至內部空間10s，在基板W上形成前驅物層PC。在步驟ST11中，向基板W供給第一氣體GS。在步驟ST11中，由氣體源群40供給第一氣體GS至內部空間10s。第一氣體GS包含有機化合物。
藉由實行步驟ST11，將第一氣體GS之有機化合物吸附在基板W或已形成之有機膜上。結果，在基板W上形成包含第一氣體GS之有機化合物的前驅物層PC。
步驟STPa係在步驟ST11與步驟ST12之間實行。在步驟STPa中實行內部空間10s之驅氣。即，排出內部空間10s內之氣體。
在步驟STPa中，可由氣體源群40供給稀有氣體或氮氣等之鈍性氣體至處理空間。藉由實行步驟STPa，去除過剩地堆積在基板W上之第一氣體GS的有機化合物。
步驟ST12係供給第二氣體至內部空間10s內且供給能量至前驅物層PC及第二氣體中之至少一者以改質前驅物層PC，藉此在基板W上形成有機膜OF(有機膜OFa)。第二氣體包含改質氣體。如此供給至前驅物層PC及第二氣體中之至少一者的能量可為：高頻、微波、熱等。
例如，步驟ST12係在內部空間10s中生成第二氣體之電漿以使前驅物層PC及第二氣體之電漿(圖7所示之活性種AS)反應，藉此在基板W上形成有機膜。
在步驟ST12中生成第二氣體之電漿。在一實施形態之步驟ST12中，由氣體源群40供給第二氣體至內部空間10s。第二氣體可依據第一氣體GS之有機化合物理想地選擇。
在步驟ST12中，在內部空間10s中激發第二氣體以生成第二氣體之電漿。在步驟ST12中，第二氣體之電漿包含的離子、自由基等之活性種AS與形成在基板W上之包含第一氣體GS之有機化合物的前驅物層PC反應。
步驟STPb係在實行步驟ST12後實行。在步驟STPb中實行內部空間10s之驅氣。即，排出內部空間10s內之氣體。在步驟STPb中可由氣體源群40供給稀有氣體或氮氣(N2 氣體)等之鈍性氣體至內部空間10s。
藉由實行步驟STPb，可去除未與活性種AS進行反應之基板W上的前驅物層PC。
在步驟ST1中，可透過步驟STJ交互地重複步驟ST11及步驟ST12。例如，只實行包含步驟ST11及步驟ST12之程序預先設定的規定次數。有機膜OF之膜厚係由該規定次數決定。
在步驟STJ中，判定是否滿足停止條件。例如當程序之實行次數達到規定次數時，判定為滿足停止條件。
在步驟STJ中，判定為未滿足停止條件時，再實行程序。另一方面，判定為滿足停止條件時，步驟ST1結束。
步驟ST1之程序的規定次數可為1次。此外，步驟ST1之各程序亦可未包含步驟STPa及步驟STPb中之至少一者。
藉由實行步驟ST1，如剖面CS12所示地，在基板W之表面上形成有機膜OF。依據有機膜OF之厚度，調整區域PR之開口OP的寬度。
在方法MT中，接著實行步驟ST2。步驟ST2係在基板W配置於內部空間10s中之狀態下實行。在步驟ST2中實行區域ER之電漿蝕刻。在步驟ST2中，在藉由步驟ST1及步驟STJ形成有機膜OF後，使用處理氣體之電漿來蝕刻區域ER。
在步驟ST2中，供給處理氣體至內部空間10s。處理氣體在區域ER之材料係氧化矽時包含氟碳氣體(例如，C4 F6 氣體)，且可更包含稀有氣體及氧氣(O2 氣體)。
處理氣體除了氟碳氣體以外，也可包含：氫氟碳氣體、NF系氣體或HF系氣體中之至少一氣體；或包含前述氣體來取代氟碳氣體。
在步驟ST2中，控制排氣裝置50使內部空間10s內之壓力設定在指定之壓力。在步驟ST2中，供給第一高頻以激發處理氣體。在步驟ST2中，可與第一高頻一起供給第二高頻。
在步驟ST2中，在內部空間10s中激發處理氣體以生成處理氣體之電漿。在步驟ST2中，藉由處理氣體之電漿包含之離子、自由基等的活性種來蝕刻區域ER。結果，如剖面CS13所示地，在相對包含區域PR及有機膜OF之區域露出的部分中去除區域ER。
方法MT可更包含在步驟ST2前去除在區域ER上形成之有機膜OF的步驟STb(突破步驟)。步驟STb係在步驟ST1與步驟ST2之間實行。在步驟STb中，去除在區域ER內之欲蝕刻部分上延伸的有機膜OF。
在步驟STb中，例如供給包含氮氣(N2 氣體)及氫氣(H2 氣體)之處理氣體至內部空間10s。
在步驟STb中，控制排氣裝置50使內部空間10s內之壓力設定在指定之壓力。在步驟STb中，供給第一高頻以激發處理氣體。在步驟STb中，與第一高頻一起供給第二高頻。
藉由實行步驟STb，去除在區域ER內之欲蝕刻部分上延伸的有機膜OF，露出區域ER。
在以上說明之方法MT的步驟ST1及步驟ST2中，藉由第一氣體GS之有機化合物與第二氣體之改質氣體的反應，在基板W之表面上形成有機膜。實行多數次包含步驟ST11、步驟STPa、步驟ST12及步驟STPb之步驟ST1的程序時，與藉由原子層沉積法形成膜同樣地，形成理想膜厚之保形的有機膜OF。
參照圖4及圖5，例示構成藉由第一氣體GS之有機化合物與第二氣體之改質氣體反應生成之有機膜OF的有機化合物。
第一氣體GS包含選自於由環氧化物、羧酸、羧酸鹵化物、酸酐、異氰酸酯、酚類所構成之群組中的至少一種有機化合物。
第二氣體包含選自於由具有NH鍵之無機化合物氣體、鈍性氣體、N2 與H2 之混合氣體、H2 O氣體、H2 與O2之混合氣體所構成之群組中的至少一種改質氣體。具有NH鍵之無機化合物氣體可使用選自於例如：由N2 H2 、N2 H4 及NH3 所構成之群組中的至少一種。鈍性氣體可使用Ar等稀有氣體、N2 氣體等。
第一氣體GS包含選自於由羧酸、羧酸鹵化物及異氰酸酯所構成之群組中的至少一種時，第二氣體包含選自於以下氣體群組中之至少一種。如此之氣體群組包含：具有NH鍵之無機化合物氣體、鈍性氣體、N2 與H2 之混合氣體、H2 O氣體、H2 與O2 之混合氣體。
第一氣體GS包含選自於由環氧化物、酸酐及酚類中的至少一種時，第二氣體包含選自於由具有NH鍵之無機化合物氣體、鈍性氣體、N2 與H2 之混合氣體所構成之群組中的至少一種。
第一氣體GS之有機化合物可為例如圖4所示之化學式CF21或化學式CF22等之羧酸或羧酸鹵化物。第一氣體GS之有機化合物可為單官能性羧酸或二官能性羧酸。
有機化合物係例如化學式CF21或化學式CF22等羧酸或羧酸鹵化物時可使用之第二氣體的改質氣體可為以下氣體中之任一氣體。如此之氣體可為：具有NH鍵之無機化合物氣體、鈍性氣體、N2 與H2 之混合氣體、H2 O氣體、H2 與O2 之混合氣體。
在化學式CF21或化學式CF22中，R係烷基(直鏈狀烷基或環狀烷基)等飽和烴基、芳基等不飽和烴基、或包含N、O、S、F或Si等雜原子的基。包含雜原子之基包含其一部份元素經N、O、S、F或Si等取代之飽和烴基或不飽和烴基。在化學式CF21或化學式CF22中，X可為H、鹵原子。係為第一氣體GS之有機化合物的羧酸可舉對苯二甲酸為例。
能藉由例如化學式CF21或化學式CF22等羧酸或羧酸鹵化物與具有NH鍵之無機化合物氣體、鈍性氣體、N2 與H2 之混合氣體中之任一氣體的電漿之反應而生成的有機化合物，可為具有醯胺鍵之聚合物狀的化合物。如此之具有醯胺鍵之聚合物狀的化合物可為例如圖4所示之化學式CF23等化合物(聚醯胺等)。在化學式CF23中，n係2以上之整數。
能藉由例如化學式CF21或化學式CF22等羧酸或羧酸鹵化物與H2 O氣體、H2 與O2 之混合氣體中之任一氣體的電漿之反應而生成的有機化合物，可為具有酯鍵之聚合物狀的化合物。如此之具有酯鍵之聚合物狀的化合物可為例如圖4所示之化學式CF24等化合物(聚酯等)。在化學式CF24中，n係2以上之整數。
此外，第一氣體GS之有機化合物可為例如圖4所示之化學式CF11或化學式CF12等異氰酸酯。第一氣體GS之有機化合物可為單官能性異氰酸酯或二官能性異氰酸酯。
有機化合物係例如化學式CF11或化學式CF12等異氰酸酯時可使用之第二氣體的改質氣體可為：具有NH鍵之無機化合物氣體、鈍性氣體、N2 與H2 之混合氣體、H2 O氣體、H2 與O2 之混合氣體中之任一種氣體。
在化學式CF11或化學式CF12中，R係烷基(直鏈狀烷基或環狀烷基)等飽和烴基、芳基等不飽和烴基、或包含N、O、S、F或Si等雜原子的基。包含雜原子之基包含其一部份元素經N、O、S、F或Si等取代之飽和烴基或不飽和烴基。係為第一氣體GS之有機化合物的異氰酸酯可使用例如脂肪族化合物或芳香族化合物。脂肪族化合物可使用脂肪族鏈狀化合物或脂肪族環狀化合物。脂肪族化合物可舉六亞甲基二異氰酸酯為例。脂肪族環狀化合物可舉1,3-雙(異氰酸根合甲基)環己烷(H6XDI)。
能藉由例如化學式CF11或化學式CF12等異氰酸酯與具有NH鍵之無機化合物氣體、鈍性氣體、N2 與H2 之混合氣體中之任一氣體的電漿之反應而生成的有機化合物，可為具有脲鍵之聚合物狀的化合物。如此之具有脲鍵之聚合物狀的化合物可為例如圖4所示之化學式CF13等化合物且可藉由類似於電漿聚合之反應生成。在化學式CF13中，n係2以上之整數。
能藉由例如化學式CF11或化學式CF12等異氰酸酯與H2 O氣體、H2 與O2 之混合氣體中之任一氣體的電漿之反應而生成的有機化合物，可為具有胺甲酸酯鍵之聚合物狀的化合物。如此之具有胺甲酸酯鍵之聚合物狀的化合物可為例如圖4所示之化學式CF14等化合物(聚胺甲酸酯等)且可藉由類似於電漿聚合之反應生成。在化學式CF14中，n係2以上之整數。
此外，第一氣體GS之有機化合物可為例如圖5所示之化學式CF31或化學式CF32等酸酐。
有機化合物係例如化學式CF31或化學式CF32等酸酐時可使用之第二氣體的改質氣體可為：具有NH鍵之無機化合物氣體、鈍性氣體、N2 與H2 之混合氣體中之任一種氣體。
在化學式CF31或化學式CF32中，R係烷基(直鏈狀烷基或環狀烷基)等飽和烴基、芳基等不飽和烴基、或包含N、O、S、F或Si等雜原子的基。包含雜原子之基包含其一部份元素經N、O、S、F或Si等取代之飽和烴基或不飽和烴基。係為第一氣體GS之有機化合物的酸酐可舉均苯四甲酸酐為例。
能藉由例如化學式CF31或化學式CF32等酸酐與具有NH鍵之無機化合物氣體、鈍性氣體、N2 與H2 之混合氣體中之任一氣體的電漿之反應而生成的有機化合物，可為具有醯亞胺鍵之聚合物狀的化合物。如此之具有醯亞胺鍵之聚合物狀的化合物可為例如圖5所示之化學式CF33等化合物。在化學式CF33中，n係2以上之整數。
此外，第一氣體GS之有機化合物可為例如圖5所示之化學式CF41等環氧化物。有機化合物係例如化學式CF41等環氧化物時可使用之第二氣體的改質氣體可為：具有NH鍵之無機化合物氣體、鈍性氣體、N2 與H2 之混合氣體中之任一種氣體。
在化學式CF41中，R係烷基(直鏈狀烷基或環狀烷基)等飽和烴基、芳基等不飽和烴基、或包含N、O、S、F或Si等雜原子的基。包含雜原子之基包含其一部份元素經N、O、S、F或Si等取代之飽和烴基或不飽和烴基。
能藉由例如化學式CF41等環氧化物與具有NH鍵之無機化合物氣體、鈍性氣體、N2 與H2 之混合氣體中之任一氣體的電漿之反應而生成的有機化合物，可為環氧樹脂。如此之環氧樹脂可為例如圖5所示之化學式CF42等聚合物狀的化合物。在化學式CF42中，n係2以上之整數。
除了上述以外，第一氣體GS之有機化合物還可使用酚類。酚類可使用例如：酚、甲酚、苯二酚等。此時，第二氣體之改質氣體可使用選自於：具有NH鍵之無機化合物氣體、鈍性氣體、N2 與H2 之混合氣體之群中的至少一種氣體。
在以下說明中，與圖1一起參照圖6。圖6之剖面CS21係放大顯示可使用方法MT之基板W的一部份剖面的一例。圖6之剖面CS22係放大顯示實行步驟STa後之狀態之基板W的一部份剖面的一例。
圖6之剖面CS23係放大顯示實行步驟ST1後之狀態之基板W的一部份剖面的一例。圖6之剖面CS24係放大顯示實行步驟STb後之狀態之基板W的一部份剖面的一例。圖6之剖面CS25係放大顯示實行步驟ST2後之狀態之基板W的一部份剖面的一例。
在一實施形態中，方法MT可適用於剖面CS21之基板W。此時，方法MT係使用電漿處理裝置1實行。方法MT係在基板W配置於內部空間10s中之狀態下實行。
剖面CS21之基板W具有：基底區域UR、區域ER及圖案化之層PL。區域ER設置在基底區域UR上。區域ER係例如矽膜。層PL設置在區域ER上。層PL之材料可為例如氧化矽。
剖面CS21之基板W的表面預先圖案化以提供多數開口OP。更具體而言，剖面CS21所示之層PL預先圖案化。層PL圖案化以提供開口OP。多數開口OP可具有一定深寬比或具有互異之多數深寬比。
適用於剖面CS21之基板W的方法MT更包含步驟STa。在提供基板W至腔室10之內部空間10s內的步驟後，實行步驟STa以後之步驟。在提供剖面CS21之基板W至內部空間10s後且在步驟ST1前實行步驟STa。
在步驟STa中實行區域ER之電漿蝕刻。在步驟STa中，藉由部份地蝕刻區域ER來形成凹部CO。具體而言，區域ER在區域ER之膜厚方向上蝕刻到表面(層PL側之面)與底面(基底區域UR側之面)間的位置。
在適用於剖面CS21之基板W的方法MT中，在步驟STa中供給處理氣體至內部空間10s。
處理氣體係含鹵氣體且包含例如HBr氣體。除了HBr氣體以外或取代HBr氣體，處理氣體可包含Cl2 氣體。
在步驟STa中，控制排氣裝置50使內部空間10s內之壓力設定在指定之壓力。在步驟STa中，供給第一高頻以激發處理氣體。在步驟STa中，可與第一高頻一起供給第二高頻。
在步驟STa中，藉由處理氣體之電漿包含之離子、自由基等的活性種來蝕刻區域ER且形成凹部CO(參照剖面CS22)。如此，方法MT具有：在步驟ST1前供給處理氣體至內部空間10s內，接著透過基板W之圖案化的區域(層PL)部份地蝕刻基板W之區域ER而形成凹部CO的步驟STa。界定凹部CO之區域ER的表面包含底面ERB及側面ERS。
在適用於剖面CS21之基板W的方法MT中，接著實行步驟ST1。藉由步驟ST1，在凹部CO內形成有機膜OF。更具體而言，藉由實行步驟ST1，如剖面CS23所示地，在層PL之表面及凹部CO之表面上形成有機膜OF。
在適用於剖面CS21之基板W的方法MT中，可在步驟ST1後實行步驟STb。藉由實行步驟STb，去除在底面ERB上延伸之有機膜OF(參照剖面CS24)。在步驟STb中使用之處理氣體的電漿去除在底面ERB上延伸之有機膜OF。
在適用於剖面CS21之基板W的方法MT中，接著實行步驟ST2。在步驟ST2中，與步驟STa同樣地生成處理氣體之電漿。結果，如剖面CS25所示地，進一步蝕刻凹部CO。
步驟ST2之實行中，藉由在側面ERS上延伸之有機膜OF，抑制區域ER之部分ERP的橫向蝕刻。即，抑制凹部CO之橫向蝕刻。
適用於剖面CS21之基板W的方法MT可更包含步驟STc。在步驟STc中可去除有機膜OF。有機膜OF可藉由在內部空間10s內生成之處理氣體的電漿來去除。該處理氣體包含例如N2 氣體及H2 氣體。
有機膜OF亦可藉由加熱基板W來去除。如此之有機膜OF可包含：第一氣體GS之有機化合物係異氰酸酯(例如圖4所示之化學式CF11或化學式CF12等有機化合物)時生成之有機化合物(例如圖4所示之化學式CF13或化學式CF14等有機化合物)。用以去除有機膜OF之基板W的溫度可為250℃以上、400℃以下之溫度。如此加熱基板W時，構成有機膜OF之有機化合物會發生解聚合。因解聚合而生成之有機化合物的氣體被排出。此外，基板W可藉由靜電吸盤20內之1個以上加熱器來加熱。
此外，在步驟ST1中，在層PL之表面及凹部CO之側面中之至少一部份形成次保形(subconformal)之有機膜OF。在此，次保形之有機膜意味沿著基板之厚度方向具有不同厚度的有機膜OF。此時，因為未在凹部CO之底面形成有機膜OF，所以不需要實行步驟STb。
次保形之有機膜OF可藉由在步驟ST11中未在凹部CO之表面整體形成前驅物層PC及/或在步驟ST12中未在凹部CO之表面整體改質前驅物層PC來形成。以下，一面參照圖7，一面詳細地說明未在凹部CO之表面整體改質前驅物層PC的情形。
圖7所示之剖面CS12a係顯示實行步驟ST11後之狀態之基板W的一部份剖面的一例。圖7所示之剖面CS12b係顯示實行步驟ST12中之狀態之基板W的一部份剖面的一例。圖7所示之剖面CS12c係顯示實行步驟ST12後之狀態之基板W的一部份剖面的一例。圖7所示之剖面CS12d係顯示實行步驟STPb後之狀態之基板W的一部份剖面的一例。
在圖7所示之例中，藉由調整步驟ST12之實行時間，即第二氣體之電漿包含之活性種AS的供給時間，可調整開口OP內之有機膜OF的形成範圍。藉由調整步驟ST12之實行時間，可理想地調整與電漿包含之活性種AS反應的前驅物層PC範圍。
步驟ST12之實行時間十分長時，活性種AS可與藉由步驟ST11在開口OP內預先形成之前驅物層PC整體反應。此時，開口OP內之側面整體被有機膜OFa覆蓋。相對於此，步驟ST12之實行時間可調整，使活性種AS只與藉由步驟ST11在開口OP內預先形成之前驅物層PC的一部份反應。藉由重複實行包含該實行時間之步驟ST12的步驟ST1，可理想地調整開口OP內之有機膜OF的形成範圍。
在以下說明中，與圖1一起參照圖8。圖8之剖面CS31係放大顯示可使用方法MT之基板W的一部份剖面的一例。圖8所示之剖面CS32係放大顯示實行步驟ST1後之狀態之基板W的一部份剖面的一例。圖8所示之剖面CS33係放大顯示實行步驟STb後之狀態之基板W的一部份剖面的一例。
圖8所示之剖面CS34係放大顯示實行步驟ST21後之狀態之基板W的一部份剖面的一例。圖8所示之剖面CS35係放大顯示實行步驟ST1後之狀態之基板W的一部份剖面的一例。圖8所示之剖面CS36係放大顯示實行步驟STd後之狀態之基板W的一部份剖面的一例。
在一實施形態中，方法MT可適用於剖面CS31所示之基板W。此時，方法MT係使用電漿處理裝置1實行。方法MT係在基板W配置於內部空間10s中之狀態下實行。
剖面CS31所示之基板W具有：區域PR、區域ER及遮罩MK。區域ER被區域PR之側面包圍或被夾在區域PR之一對側面間。區域ER係藉由實行方法MT來蝕刻之區域。
遮罩MK設置在區域PR之頂部上。遮罩MK之材料係對區域ER之蝕刻具有耐性的材料，例如有機材料或含金屬材料。含金屬材料可舉含鈦材料或含鎢材料為例。
開口GV(例如溝)可中介於區域ER與區域PR之間。剖面CS31之基板W的表面圖案化以提供多數開口GV。更具體而言，剖面CS31所示之區域PR預先圖案化。區域PR圖案化以提供開口GV。多數開口GV可具有一定深寬比或具有互異之多數深寬比。
區域ER及區域PR各自之材料可為相同之材料。此時，區域ER及區域PR係藉由對單一膜蝕刻來形成。區域PR及區域ER之材料可為例如低介電率材料或多孔質層。低介電質材料包含：矽、氧、碳及氫。更具體而言，區域PR及區域ER之材料可為例如包含矽之材料。
在適用於剖面CS31之基板W的方法MT中，在提供剖面CS31之基板W至內部空間10s後，可對剖面CS31之基板W實行步驟ST1。包含步驟ST11及步驟ST12之程序係透過步驟STJ實行1次以上。
藉由實行步驟ST1，如剖面CS32所示地，在遮罩MK之表面、區域PR之表面及區域ER之表面上形成有機膜OF。有機膜OF覆蓋基板W之表面，即遮罩MK之表面、區域PR之表面及區域ER之表面。有機膜OF特別地形成在開口GV內。更具體而言，開口GV被有機膜OF填充。
在適用於剖面CS31之基板W的方法MT中，接著實行步驟STb。藉由實行步驟STb，如剖面CS33所示地，蝕刻在區域ER之上面上延伸之有機膜OF，使有機膜OF沿著區域PR之側面(或一對側面)殘留，即殘留於開口GV內。
藉由實行步驟STb，副產物BP1如剖面CS33所示地堆積在有機膜OF上。副產物BP1包含碳。副產物BP1可更包含氮。
在適用於剖面CS31之基板W的方法MT中，接著實行步驟ST2。在步驟ST2中，如剖面CS34所示地實行區域ER之電漿蝕刻。在步驟ST2中，供給處理氣體至內部空間10s。
處理氣體包含氟碳氣體(例如，C4 F8 氣體)。處理氣體可更包含：稀有氣體、氮氣(N2 氣體)及氧氣(O2 氣體)。處理氣體除了氟碳氣體以外，也可包含：氫氟碳氣體、NF系氣體或HF系氣體中之至少一氣體；或包含前述氣體來取代氟碳氣體。
在步驟ST2中，控制排氣裝置50使內部空間10s內之壓力設定在指定之壓力。在步驟ST2中，供給第一高頻以激發處理氣體。在步驟ST2中，可與第一高頻一起供給第二高頻。
在步驟ST2中，藉由處理氣體之電漿包含之離子、自由基等之活性種來蝕刻區域ER。此時之步驟ST2的電漿蝕刻可為與用以形成開口GV之電漿蝕刻同樣的蝕刻。
此外，步驟ST2中使用之處理氣體係依據構成區域ER之材料來選擇。
藉由實行步驟ST2，副產物BP2如剖面CS34所示地堆積在副產物BP1上且在有機膜OF上。副產物BP2包含在步驟ST2生成之電漿中的化學種及區域ER的構成材料(例如矽)。
在適用於剖面CS31之基板W的方法MT中，接著實行步驟STc。在步驟STc中，如剖面CS35所示地去除有機膜OF。
有機膜OF係藉由加熱基板W去除。加熱解聚合之結果係可去除有機膜OF。如此之有機膜OF可包含：第一氣體GS之有機化合物係異氰酸酯(例如圖4所示之化學式CF11或化學式CF12等之有機化合物)時生成之有機化合物(例如圖4所示之化學式CF13或化學式CF14等之有機化合物)。用以去除有機膜OF之基板W的溫度可為250℃以上、400℃以下之溫度。如此加熱基板W時，構成有機膜OF之有機化合物產生解聚合。因解聚合生成之有機化合物的氣體被排出。此外，基板W可藉由靜電吸盤20內之1個以上加熱器來加熱。
在適用於剖面CS31之基板W的方法MT中，實行步驟STc後，如剖面CS35所示地形成殘渣RS。殘渣RS包含副產物BP1及/或副產物BP2。
為了去除殘渣RS，實行步驟STd。在步驟STd中，與步驟ST2同樣地實行電漿蝕刻。步驟STd之電漿蝕刻的結果是如剖面CS36所示地去除殘渣RS。
圖9所示之流程圖顯示基板處理方法之另一例示實施形態(以下，稱為方法MT1)。方法MT1具有：步驟ST110、步驟ST120(第一步驟)、步驟ST130(第二步驟)、步驟ST140。方法MT1可使用例如圖2所示之電漿處理裝置1來實行。 此時，方法MT1可藉由電漿處理裝置1之控制部80來實行。
首先，在步驟ST110中，提供具有高深寬比開口之遮罩的基板至腔室之內部空間。此外，在本發明中「高深寬比開口」係指深度對遮罩之開口尺寸之比為5以上的開口。
在接續步驟ST110之步驟ST120中，在遮罩之側面形成第一膜。第一膜可為例如有機膜。該有機膜沿著基板之厚度方向具有不同厚度。在步驟ST120中，可進行與包含圖1所示之步驟ST1及步驟STJ的程序同樣的處理。但是，方法MT1中之有機膜係藉由在步驟ST11中未在凹部CO之表面整體形成前驅物層PC及/或在步驟ST12中未在凹部CO之表面整體改質前驅物層PC來形成。
在接續步驟ST120之步驟ST130中，修整第一膜。在本發明中，修整可藉由例如與圖1所示之步驟ST2同樣的蝕刻處理來實現。
在接續步驟ST130之步驟ST140中，判定修整後之開口尺寸是否為預先設定之值。在本發明中，開口尺寸可為例如臨界尺寸(critical dimension：CD)。
在步驟ST140中判定修整後之開口尺寸為預先設定之值時(步驟ST140：「是」)，結束處理。在步驟ST140中判定修整後之開口尺寸非預先設定之值時(步驟ST140：「否」)，重複步驟ST120至步驟ST140之處理。如此，實行包含步驟ST120及步驟ST130之循環1次以上。
接著，與圖9一起參照圖10，進一步說明方法MT1。在圖10中，X方向對應於基板之厚度方向且Y方向對應於基板之表面的寬度方向。
圖10所示之剖面CS41係放大顯示在步驟ST110中提供且可使用方法MT1之基板W的一部份剖面的一例。圖10所示之剖面CS42係放大顯示實行步驟ST120後之狀態之基板W的一部份剖面的一例。
圖10所示之剖面CS43係放大顯示實行步驟ST130後之狀態之基板W的一部份剖面的一例。圖10所示之剖面CS44係放大顯示步驟ST140係「是」時之基板W的一部份剖面的一例。
基板W如剖面CS41所示地具有：蝕刻膜110(蝕刻區域)；及設置在蝕刻膜110上且圖案化之遮罩120(區域)。開口200形成在遮罩120中。開口200具有：頂部200T、側壁200S及底部200B。
開口200之側壁200S中產生形狀異常200X。開口200具有高深寬比。例如，開口200之深寬比係5以上或10以上。
首先，在步驟ST110中提供剖面CS41。在接續步驟ST110之步驟ST120中，如剖面CS42所示地在開口200之內周面(例如，側壁200S中包含形狀異常200X之至少一部份)上形成第一膜130。
第一膜130沿著遮罩120之積層方向(圖10中記載之X方向)具有不同膜厚。換言之，第一膜130之膜厚係沿著遮罩120之積層方向次保形。此外，例如在圖10所示之剖面CS42時，第一膜130具有隨著相對遮罩120之頂部200T的距離而不同的膜厚且第一膜130之膜厚向底部200B緩緩地減少。
第一膜130主要形成在形狀異常200X上。第一膜130覆蓋形狀異常200X。開口200之開口尺寸在形狀異常200X之位置可因第一膜130之膜厚而減少。
上述形狀之第一膜130係使用例如化學蒸氣沉積(Chemical Vapor Deposition：CVD)或原子層沉積(Atomic Layer Deposition：ALD)來形成。此外，在步驟ST120中使用之成膜方法不限於上述方法。
在接續步驟ST120之步驟ST130中，修整第一膜130。第一膜130之表面係藉由修整去除且如剖面CS43所示地沿著積層方向呈平滑狀。相較於剖面CS41，在剖面CS43中藉由在形狀異常200X形成第一膜130，形狀異常200X緩和。
如此，步驟ST120前之開口200的頂部200T位置的開口尺寸、形狀異常200X位置的開口尺寸及底部200B位置的開口尺寸間的差在步驟ST130後減少。
此外，如上所述，在步驟ST120中，在第一膜130之膜厚由頂部200T向底部200B變薄的處理條件下進行成膜處理。因此，可抑制步驟ST120前與步驟ST130後之間的底部200B的開口尺寸變動。例如，剖面CS41之底部200B的開口尺寸W1與剖面CS43之底部200B的開口尺寸W2大致相同。
因此，藉由實行圖9所示之流程圖，可在未改變開口200之底部200B的開口尺寸之情形下，修正如彎曲或頸縮之在積層方向之預先設定位置產生的形狀異常。
在接續步驟ST130之步驟ST140中，判定開口200之開口尺寸是否到達預先設定之值。「開口尺寸到達預先設定之值」係指例如開口200之頂部200T的開口尺寸、側壁200S之預先設定位置(例如形狀異常200X)的開口尺寸及底部200B的開口尺寸間的差到達預先設定之範圍內。
步驟ST140之判定係例如依據步驟ST120及步驟ST130之實行次數(循環數)來進行。在步驟ST140中，開口尺寸是否到達預先設定之值的判定係藉由步驟ST120及步驟ST130之循環數是否到達預先設定之次數的判定來進行。實行到開口尺寸到達預先設定之值的ST120及步驟ST130的循環數係預先設定。
在步驟ST140中，步驟ST120及步驟ST130之實行次數到達預先設定之次數時，判定為開口尺寸到達預先設定之值(步驟ST140：「是」)。
在步驟ST140中，步驟ST120及步驟ST130之實行次數未到達預先設定之次數時，判定為開口尺寸未到達預先設定之值(步驟ST140：「否」)。此時，再實行步驟ST120及步驟ST130。
例如步驟ST140之判定時的基板W狀態為剖面CS44所示的狀態時，判定為開口尺寸到達預先設定之值且結束處理。
此外，第一膜130之材料可與遮罩120之材料同種。遮罩120可為例如：含碳膜、含矽膜、金屬膜等。藉由將第一膜130及遮罩120作成同種材料之膜，可容易地控制方法MT1後之處理。例如，蝕刻時可使第一膜130與遮罩120之蝕刻率一致。
因此，形成第一膜130後之蝕刻時可容易地控制開口200之底部200B的尺寸。此外，藉由將第一膜130及遮罩120作成同種膜，可容易地控制藉由蝕刻去除之量。
相對於此，例如遮罩120係含碳膜時，蝕刻膜110可為：含矽膜、金屬膜等。
含碳膜可為例如非晶碳層(ALC)。含矽膜可為例如：氧化矽膜(SiO)、氮化矽膜(SiN)、氮氧化矽膜(SiON)或其組合等。金屬膜可為：鈦(Ti)膜、鎢(W)膜等。
此外，例如遮罩120係含矽膜時，蝕刻膜110可為：含碳膜、金屬膜、與遮罩120的組成不同之含矽膜等。另外，例如遮罩120係金屬膜時，蝕刻膜110可為：含矽膜、含碳膜等。
此外，蝕刻膜110可為積層多數層之積層膜。例如，蝕刻膜110可為ONON(氧化物/氮化物)膜、OPOP(氧化物/多晶矽)膜等。
此外，步驟ST120、步驟ST130可分別連續地實行多數次。例如，可連續實行5次步驟ST120後，實行1次步驟ST130。例如，亦可連續實行10至50次步驟ST120後，連續實行2次步驟ST130。
接著，參照圖11，進一步說明方法MT1。在以下之說明中，與圖11一起參照圖9。在圖11中，X方向對應於基板之厚度方向且Y方向對應於基板之表面的寬度方向。
圖11所示之剖面CS51係放大顯示在步驟ST110中提供且可使用方法MT1之基板W的一部份剖面的一例。圖11所示之剖面CS52係放大顯示實行步驟ST120後之狀態之基板W的一部份剖面的一例。圖11所示之剖面CS53係放大顯示步驟ST140係「是」時之基板W的一部份剖面的一例。
基板W如剖面CS51所示地具有：蝕刻膜111(蝕刻區域)；及設置在蝕刻膜111上且圖案化之遮罩121(區域)。蝕刻膜111之材料可與蝕刻膜110之材料同種。
開口201形成在遮罩121中。遮罩121之材料可與遮罩120之材料同種。開口201由頂部201T向底部201B錐狀地逐漸變小。如剖面CS52所示地，在步驟ST120中，沿著遮罩121之積層方向膜厚不同的第一膜131形成在開口201之側壁201S上。
如此在步驟ST120中，在圖案化之遮罩121的側壁201S(側面)形成第一膜131。第一膜131之材料可與第一膜130之材料同種。
因為藉由第一膜131修正開口201之內周面(側壁201S)的形狀，所以積層方向(X方向)之開口尺寸的差可藉由第一膜131之膜厚而減少。
在接續步驟ST120之步驟ST130中，修整第一膜131。藉由實行步驟ST120及步驟ST130，可緩和開口201內之錐形。因此，如剖面CS53所示地，藉由重複步驟ST120及步驟ST130，相較於處理前之開口尺寸的差，頂部201T、側壁201S及底部201B之開口尺寸的差可減少。藉由重複包含步驟ST120及步驟ST130之循環，可減少積層方向(X方向)之開口尺寸的差且修正遮罩121的形狀。
圖12所示之流程圖顯示基板處理方法之另一例示實施形態(以下，稱為方法MT2)。方法MT2具有：步驟ST410、步驟ST420、步驟ST430(第一步驟)、步驟ST440(第二步驟)、步驟ST450。方法MT2可使用例如圖2所示之電漿處理裝置1來實行。此時，方法MT2可藉由電漿處理裝置1之控制部80來實行。
首先，在步驟ST410中，提供具有遮罩的基板至腔室之內部空間內。在接續步驟ST410之步驟ST420中，在設置於遮罩中之開口的內周面上形成預備膜。預備膜與圖10所示之第一膜130不同且形成於開口整體。例如，預備膜可為保形之膜。
在接續步驟ST420之步驟ST430中，由預備膜上在開口之內周面上形成第一膜。第一膜可為例如有機膜。即，在步驟ST430中，在基板上形成有機膜。在步驟ST430中，可進行與包含圖1所示之步驟ST1及步驟STJ的程序同樣的處理。在方法MT2中，第一膜與方法MT1之第一膜同樣地沿著遮罩之積層方向具有不同膜厚。
在接續步驟ST430之步驟ST440中，修整第一膜。在接續步驟ST440之步驟ST450中，判定修整後之開口的開口尺寸(CD)是否為預先設定之值。在步驟ST450中判定修整後之開口的開口尺寸為預先設定之值時(步驟ST450：「是」)，結束處理。
在步驟ST450中判定修整後之開口的開口尺寸非預先設定之值時(步驟ST450：「否」)，重複步驟ST420至步驟ST450之處理。如此，實行包含步驟ST430及步驟ST440之循環1次以上。
方法MT2與方法MT1不同且在遮罩上形成2種膜後進行修整。例如，希望抑制在方法MT1中底部200B及底部201B(參照圖10及圖11)因修整(步驟ST130)而CD增加時，可使用方法MT2。
接著，參照圖13進一步說明方法MT2。在以下之說明中，與圖13一起參照圖12。在圖13中，X方向對應於基板之厚度方向且Y方向對應於基板之表面的寬度方向。
圖13所示之剖面CS61係放大顯示在步驟ST410中提供且可使用方法MT2之基板W的一部份剖面的一例。剖面CS61之形狀與圖10所示之剖面CS41的形狀相同。圖13所示之剖面CS62係放大顯示實行步驟ST420後之狀態之基板W的一部份剖面的一例。
圖13所示之剖面CS63係放大顯示實行步驟ST430後之狀態之基板W的一部份剖面的一例。圖13所示之剖面CS64係放大顯示實行步驟ST440後之狀態之基板W的一部份剖面的一例。圖13所示之剖面CS65係放大顯示步驟ST450係「是」時之基板W的一部份剖面的一例。
首先，在步驟ST410中，提供剖面CS61。在接續步驟ST410之步驟ST420中，如剖面CS62所示地在開口200中形成預備膜130a。
預備膜130a形成在開口200之內面的整體上(包含側壁200S及底部200B)。預備膜130a與圖10所示之第一膜130不同且沿著積層方向(X方向)沒有不同膜厚。即，例如，預備膜130a由頂部200T到底部200B可具有保形之一定膜厚。預備膜130a可例如藉由ALD形成。
在接續步驟ST420之步驟ST430中，如剖面CS63所示地在預備膜130a上形成第一膜130b。第一膜130b與圖10所示之第一膜130同樣地沿著遮罩120之積層方向具有不同膜厚。例如，第一膜130b主要形成在形狀異常200X上。第一膜130b之成膜方法與圖10所示之第一膜130的成膜方法相同。
預備膜130a之材料係與遮罩120同種之材料。第一膜130b之材料係與蝕刻膜110同種之材料。此外，選擇材料以便在預備膜130a之材料與第一膜130b之材料間取得高選擇比。這是因為第一膜130b形成後之修整(步驟ST440)係在主要可去除預備膜130a之處理條件下實行。
藉由如上所述地設定處理條件，可一邊殘留形成在該形狀異常200X上之第一膜130b，一邊良好地去除形成在形狀異常200X以外之其他部份上的預備膜130a。因此，可一邊藉由預備膜130a填補形狀異常200X，一邊抑制開口200內之其他部分的開口尺寸的變動。
在接續步驟ST430之步驟ST440中，如剖面CS64所示地修整開口200內。在剖面CS64之例子中，去除開口200之側壁200S的下部及底部200B上的預備膜130a且由形狀異常200X到頂部200T殘留預備膜130a及第一膜130b。如此，藉由方法MT2可理想地修正遮罩之形狀。
在方法MT2中，步驟ST420、ST430、ST440之各步驟可重覆實行到開口200之開口尺寸成為預先設定之值為止。例如，可重覆實行各步驟到開口200之頂部200T、側壁200S、底部200B之開口尺寸的差到達預先設定之值為止。
剖面CS65顯示修正遮罩圖案(開口200)之形狀且開口尺寸到達預先設定之值時的基板W狀態。此外，藉由步驟ST450後進一步蝕刻，可實現剖面CS65之形狀。
接著，參照圖14進一步說明方法MT2。在以下說明中，與圖14一起參照圖12。X方向對應於基板之厚度方向且Y方向對應於基板之表面的寬度方向。
圖14所示之剖面CS71係放大顯示在步驟ST410中提供且可使用方法MT2之基板W的一部份剖面的一例。剖面CS71之形狀與圖11所示之剖面CS51的形狀相同。圖14所示之剖面CS72係放大顯示實行步驟ST420後之狀態之基板W的一部份剖面的一例。
圖14所示之剖面CS73係放大顯示實行步驟ST430後之狀態之基板W的一部份剖面的一例。圖14所示之剖面CS74係放大顯示實行步驟ST440後之狀態之基板W的一部份剖面的一例。圖14所示之剖面CS75係放大顯示步驟ST450係「是」時之基板W的一部份剖面的一例。
在圖14之例中亦與圖13同樣地，如剖面CS72所示地在步驟ST420中在步驟ST430前在開口201整體上形成保形之預備膜131a。在接續步驟ST420之步驟ST430中，如剖面CS73所示地，在預備膜131a上形成沿著積層方向(X方向)具有不同膜厚之第一膜131b。
在接續步驟ST430之步驟ST440中實行修整。此時，如剖面CS74所示地在底部201B附近去除預備膜131a，同時藉由殘存之預備膜131a及第一膜131b減少開口201內之錐度(緩和錐形)。因此，藉由重複步驟ST420至ST440，如剖面CS75所示地，可理想地修正開口201之錐度。
如上所述，方法MT2更包含步驟ST430前實行且在開口中形成保形之預備膜的步驟ST420。因此，依據方法MT2，可一邊調整遮罩之開口尺寸，一邊修正遮罩之形狀。
此外，在方法MT2中，預備膜之材料與第一膜之材料可具有互異之蝕刻選擇比。例如，可選擇預備膜及第一膜各自之材料，使藉由步驟ST440之修整去除的預備膜量比第一膜量多。藉此，可提高修整之修正效果。
此外，在方法MT2中，預備膜之材料可與遮罩之材料相同且第一膜之材料可與遮罩下之蝕刻膜的材料相同。因此，在因應遮罩之蝕刻條件下實行蝕刻時，可殘存第一膜且可有效率地修正遮罩之形狀。
以上，雖然說明了各種例示之實施形態，但不限於上述例示之實施形態，可進行各種省略、取代及變更。此外，可組合不同之例示實施形態的要素而形成其他例示實施形態。
例如，方法MT、MT1、MT2可使用電漿處理裝置1以外之電漿處理裝置來實行。如此之電漿處理裝置可舉例如：感應耦合型之電漿處理裝置或藉由微波等之表面波生成電漿之電漿處理裝置。
此外，形成有機膜之步驟(步驟ST1、步驟ST120、步驟ST420及步驟ST430)及蝕刻之步驟(步驟ST12、步驟ST130及步驟ST440)可維持減壓環境且在同一腔室內(in-situ)實行。或形成有機膜之步驟(步驟ST1、步驟ST120、步驟ST420及步驟ST430)及蝕刻之步驟(步驟ST12、步驟ST130及步驟ST440)可在同一系統內(in-system)實行。
由以上說明可了解本發明之各種例示實施形態係為了說明而用本說明書來說明，且可在不脫離本發明之範圍及主旨的情形下進行各種變更。因此，本說明書揭示之各種例示實施形態非意圖限制，且真正之範圍及主旨係由附加申請專利範圍表示。
1:電漿處理裝置 10:腔室 10s:內部空間 12:腔室本體 12e:排氣口 12g:閘閥 12p:通路 13:支持部 14:支持台 16:電極板 18:下部電極 18f:流路 20:靜電吸盤 20p:直流電源 20s:開關 22a,22b:配管 24:氣體供給管線 25:邊緣環 30:上部電極 32:構件 34:頂板 34a:氣體噴吐孔 36:支持體 36a:氣體擴散室 36b:氣孔 36c:氣體導入口 38:氣體供給管 40:氣體源群 41:閥群 42:流量控制器群 46:護罩 48:緩衝板 50:排氣裝置 52:排氣管 62:第一高頻電源 64:第二高頻電源 66,68:匹配器 80:控制部 110,111:蝕刻膜 120,121,MK:遮罩 130,131,130b,131b:第一膜 130a,131a:預備膜 200,201,GV,OP:開口 200B,201B:底部 200S,201S:側壁 200T,201T:頂部 200X:形狀異常 AS:活性種 BP1,BP2:副產物 CO:凹部 CS11,CS12,CS12a~CS12d,CS13,CS21~CS25,CS31~CS36,CS41~CS44,CS51~CS53,CS61~CS65,CS71~CS75:剖面 ER,PR:區域 ERB:底面 ERP:部分 ERS:側面 GS:第一氣體 MT,MT1,MT2:方法 OF,OFa:有機膜 PC:前驅物層 PL:層 RS:殘渣 ST1,ST2,ST11,ST12,ST110~ST140,ST410~ST450,STa~STd,STJ,STPa,STPb:步驟 UR:基底區域 W:基板 W1,W2:開口尺寸
圖1係基板處理方法之例示實施形態的流程圖。 圖2係概略地例示可使用於圖1所示之流程圖中之電漿處理裝置的圖。 圖3例示伴隨著圖1所顯示之流程圖的實行之基板的多數剖面。 圖4係顯示例示伴隨著圖1所顯示之流程圖的實行之各種氣體及生成物的多數化學式的圖。 圖5係顯示例示伴隨著圖1所顯示之流程圖的實行之各種氣體及生成物的多數化學式的圖。 圖6例示伴隨著圖1所顯示之流程圖的實行之基板的多數剖面。 圖7係用以更詳細地說明實行圖1所示之流程圖時之有機膜形成的圖。 圖8例示伴隨著圖1所顯示之流程圖的實行之基板的多數剖面。 圖9係基板處理方法之另一例示實施形態的流程圖。 圖10例示伴隨著圖9所顯示之流程圖的實行之基板的多數剖面。 圖11例示伴隨著圖9所顯示之流程圖的實行之基板的多數其他剖面。 圖12係基板處理方法之另一例示實施形態的流程圖。 圖13例示伴隨著圖12所顯示之流程圖的實行之基板的多數剖面。 圖14例示伴隨著圖12所顯示之流程圖的實行之基板的多數其他剖面。
MT:方法
ST1,ST2,ST11,ST12,STa~STd,STJ,STPa,STPb:步驟

Claims (18)

  1. 一種基板處理方法，包含以下步驟： a)提供基板至腔室內；及 b)在該基板之表面上形成有機膜， 該b)步驟包含以下步驟： b1)供給包含有機化合物之第一氣體至該腔室內，接著在該基板上形成前驅物層；及 b2)供給包含改質氣體之第二氣體至該腔室內，接著供給能量至該前驅物層及該第二氣體中之至少一者以改質該前驅物層，藉此在該基板上形成有機膜。
  2. 如請求項1之基板處理方法，其中在該b2)步驟中，藉由生成該第二氣體之電漿，而在該基板上形成該有機膜。
  3. 如請求項1或2之基板處理方法，其中該b1)步驟與該b2)步驟係交互地重複進行。
  4. 如請求項1至3中任一項之基板處理方法，更包含以下步驟： c)於該b)步驟之後，使用處理氣體之電漿來對蝕刻區域進行蝕刻， 該基板具有該蝕刻區域及設置在該蝕刻區域上之圖案化區域，該蝕刻區域被該圖案化區域之側面包圍。
  5. 如請求項4之基板處理方法，更包含以下步驟： d)於該c)步驟之前，蝕刻在該蝕刻區域上延伸之該有機膜，而在沿著該圖案化區域之該側面的部分使該有機膜殘留。
  6. 如請求項1至3中任一項之基板處理方法，更包含以下步驟： e)於該b)步驟之前，使用處理氣體之電漿，透過圖案化區域部份地對蝕刻區域進行蝕刻，藉此形成凹部；及 f)於該b)步驟之後，使用處理氣體之電漿進一步蝕刻該凹部， 該基板具有該蝕刻區域及設置在該蝕刻區域上之該圖案化區域，該蝕刻區域被該圖案化區域之側面包圍。
  7. 如請求項6之基板處理方法，其中，於該b1)步驟中未在該凹部之表面整體形成該前驅物層，及/或於該b2)步驟中未在該凹部之表面整體改質該前驅物層。
  8. 如請求項6或7之基板處理方法，其中該有機膜沿著該基板之厚度方向具有不同厚度。
  9. 如請求項1至3中任一項之基板處理方法，更包含以下步驟： g)於該b)步驟之後，修整該有機膜；及 h)使用處理氣體之電漿，透過圖案化區域對蝕刻區域進行蝕刻， 該基板具有該蝕刻區域及設置在該蝕刻區域上之該圖案化區域， 該蝕刻區域被該圖案化區域之側面包圍， 於該b)步驟中，該有機膜在該側面形成為沿著該基板之厚度方向具有不同厚度。
  10. 如請求項9之基板處理方法，更包含以下步驟： i)於該b)步驟之前，在該側面之整體形成保形之有機膜。
  11. 如請求項1至10中任一項之基板處理方法，其中該第一氣體包含選自於由環氧化物、羧酸、羧酸鹵化物、酸酐、異氰酸酯及酚類所構成之群組中的至少一種有機化合物。
  12. 如請求項1至11中任一項之基板處理方法，其中該第二氣體包含選自於由具有NH鍵之無機化合物氣體、鈍性氣體、N2 與H2 之混合氣體、H2 O氣體以及H2 與O2 之混合氣體所構成之群組中的至少一種改質氣體。
  13. 如請求項1至12中任一項之基板處理方法，其中該第一氣體包含選自於由羧酸、羧酸鹵化物及異氰酸酯所構成之群組中的至少一種有機化合物時，該第二氣體包含選自於由具有NH鍵之無機化合物氣體、鈍性氣體、N2 與H2 之混合氣體、H2 O氣體以及H2 與O2 之混合氣體所構成之群組中的至少一種改質氣體。
  14. 如請求項1至9中任一項之基板處理方法，其中該第一氣體包含選自於由環氧化物、酸酐及酚類所構成之群組中的至少一種有機化合物時，該第二氣體包含選自於由具有NH鍵之無機化合物氣體、鈍性氣體以及N2 與H2 之混合氣體所構成之群組中的至少一種改質氣體。
  15. 如請求項12至14中任一項之基板處理方法，其中該具有NH鍵之無機化合物氣體係選自於由N2 H2 、N2 H4 及NH3 所構成之群組中的至少一種。
  16. 如請求項4至7中任一項之基板處理方法，其中該蝕刻區域包含含矽膜。
  17. 如請求項4至15中任一項之基板處理方法，其中形成該有機膜之該步驟及蝕刻之該步驟，係在維持減壓環境且在同一腔室內(in-situ)或同一系統內(in-system)實行。
  18. 一種電漿處理裝置，具有： 腔室； 高頻電源，供給高頻波至收納基板之該腔室的內部空間； 氣體源群，供給第一氣體及第二氣體至該內部空間；及 控制部，控制該高頻電源及該氣體源群， 該第一氣體包含有機化合物， 該第二氣體包含改質氣體， 該控制部在將該基板收納於該內部空間之狀態下，控制該高頻電源及該氣體源群，以便： 供給該第一氣體至該腔室內，而在該基板上形成前驅物層， 供給該第二氣體至該腔室內，並供給能量至該前驅物層及該第二氣體中之至少一者以改質該前驅物層，藉此而在該基板上形成有機膜。
TW109131984A 2019-10-01 2020-09-17 基板處理方法及電漿處理裝置 TW202117848A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2019-181500 2019-10-01
JP2019181500A JP7323409B2 (ja) 2019-10-01 2019-10-01 基板処理方法、及び、プラズマ処理装置

Publications (1)

Publication Number Publication Date
TW202117848A true TW202117848A (zh) 2021-05-01

Family

ID=75163394

Family Applications (1)

Application Number Title Priority Date Filing Date
TW109131984A TW202117848A (zh) 2019-10-01 2020-09-17 基板處理方法及電漿處理裝置

Country Status (5)

Country Link
US (2) US11469111B2 (zh)
JP (1) JP7323409B2 (zh)
KR (1) KR20210039308A (zh)
CN (1) CN112599407A (zh)
TW (1) TW202117848A (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10727045B2 (en) * 2017-09-29 2020-07-28 Taiwan Semiconductor Manufacturing Company, Ltd. Method for manufacturing a semiconductor device
WO2023177594A1 (en) * 2022-03-14 2023-09-21 Lam Research Corporation Sidewall passivation using aldehyde or isocyanate chemistry for high aspect ratio etch
WO2024062995A1 (ja) * 2022-09-22 2024-03-28 東京エレクトロン株式会社 基板処理方法及び基板処理装置
US20240162042A1 (en) * 2022-10-26 2024-05-16 American Air Liquide, Inc. Etching methods with alternating non-plasma and plasma etching processes

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100480610B1 (ko) 2002-08-09 2005-03-31 삼성전자주식회사 실리콘 산화막을 이용한 미세 패턴 형성방법
US7491647B2 (en) 2005-03-08 2009-02-17 Lam Research Corporation Etch with striation control
US7500397B2 (en) 2007-02-15 2009-03-10 Air Products And Chemicals, Inc. Activated chemical process for enhancing material properties of dielectric films
US20110207323A1 (en) 2010-02-25 2011-08-25 Robert Ditizio Method of forming and patterning conformal insulation layer in vias and etched structures
JP2014225501A (ja) 2013-05-15 2014-12-04 東京エレクトロン株式会社 プラズマエッチング方法及びプラズマエッチング装置
JP6154215B2 (ja) 2013-06-28 2017-06-28 株式会社日立国際電気 半導体装置の製造方法、基板処理装置およびプログラム
US9887097B2 (en) 2014-12-04 2018-02-06 Lam Research Corporation Technique to deposit sidewall passivation for high aspect ratio cylinder etch
US10170324B2 (en) 2014-12-04 2019-01-01 Lam Research Corporation Technique to tune sidewall passivation deposition conformality for high aspect ratio cylinder etch
JP6529357B2 (ja) * 2015-06-23 2019-06-12 東京エレクトロン株式会社 エッチング方法
US10343186B2 (en) 2015-10-09 2019-07-09 Asm Ip Holding B.V. Vapor phase deposition of organic films
US10643840B2 (en) 2017-09-12 2020-05-05 Applied Materials, Inc. Selective deposition defects removal by chemical etch
JP6960839B2 (ja) 2017-12-13 2021-11-05 東京エレクトロン株式会社 半導体装置の製造方法
JP7145031B2 (ja) 2017-12-25 2022-09-30 東京エレクトロン株式会社 基板を処理する方法、プラズマ処理装置、及び基板処理装置
US11476123B2 (en) * 2019-09-13 2022-10-18 Tokyo Electron Limited Etching method, plasma processing apparatus, and substrate processing system

Also Published As

Publication number Publication date
JP7323409B2 (ja) 2023-08-08
US20230018151A1 (en) 2023-01-19
US20210098263A1 (en) 2021-04-01
CN112599407A (zh) 2021-04-02
JP2021057525A (ja) 2021-04-08
US11469111B2 (en) 2022-10-11
KR20210039308A (ko) 2021-04-09

Similar Documents

Publication Publication Date Title
TW202117848A (zh) 基板處理方法及電漿處理裝置
US9847221B1 (en) Low temperature formation of high quality silicon oxide films in semiconductor device manufacturing
US8211808B2 (en) Silicon-selective dry etch for carbon-containing films
US8435902B2 (en) Invertable pattern loading with dry etch
US9093390B2 (en) Conformal oxide dry etch
US20110151674A1 (en) Smooth siconi etch for silicon-containing films
KR100518156B1 (ko) 테트라에틸오르토실란및오존실리콘산화물의표면감도감소방법및장치
US10626497B2 (en) Method for cleaning components of plasma processing apparatus
CN108878285B (zh) 蚀刻方法
KR20130141639A (ko) 2개의 스테이지들에서의 균일한 건식 에칭
CN117198935A (zh) 具有气体分布及单独泵送的批量固化腔室
TW201140692A (en) High-temperature selective dry etch having reduced post-etch solid residue
US11127598B2 (en) Film etching method for etching film
US10734204B2 (en) Method for cleaning components of plasma processing apparatus
US20060068606A1 (en) Method and apparatus for forming silicon nitride film
JP7145031B2 (ja) 基板を処理する方法、プラズマ処理装置、及び基板処理装置
US11666950B2 (en) Method of forming process film
KR101029286B1 (ko) 조정 가능한 광학적 특성 및 에칭 특성을 갖는 물질을 증착하는 방법 및 장치
KR20200135204A (ko) 하드 마스크, 기판 처리 방법 및 기판 처리 장치
US20240003010A1 (en) Backside deposition and local stress modulation for wafer bow compensation
US10811274B2 (en) Etching method and plasma processing apparatus
CN110616416A (zh) 基板处理方法及基板处理装置
CN112838004A (zh) 蚀刻方法以及蚀刻装置
KR20110051195A (ko) 증착 방법들 및 응력 축적 릴리스
EP1422751A2 (en) Method of plasma etching high-K dielectric materials with high selectivity to underlying layers