TW202115837A - 包括堆疊的半導體晶片的半導體封裝件及其製造方法 - Google Patents

包括堆疊的半導體晶片的半導體封裝件及其製造方法 Download PDF

Info

Publication number
TW202115837A
TW202115837A TW109123165A TW109123165A TW202115837A TW 202115837 A TW202115837 A TW 202115837A TW 109123165 A TW109123165 A TW 109123165A TW 109123165 A TW109123165 A TW 109123165A TW 202115837 A TW202115837 A TW 202115837A
Authority
TW
Taiwan
Prior art keywords
redistribution
pad
vertical
semiconductor
semiconductor wafers
Prior art date
Application number
TW109123165A
Other languages
English (en)
Other versions
TWI841757B (zh
Inventor
李采城
金鍾薰
崔福奎
成基俊
Original Assignee
南韓商愛思開海力士有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 南韓商愛思開海力士有限公司 filed Critical 南韓商愛思開海力士有限公司
Publication of TW202115837A publication Critical patent/TW202115837A/zh
Application granted granted Critical
Publication of TWI841757B publication Critical patent/TWI841757B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/20—Structure, shape, material or disposition of high density interconnect preforms
    • H01L2224/21—Structure, shape, material or disposition of high density interconnect preforms of an individual HDI interconnect
    • H01L2224/214—Connecting portions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73217—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06548—Conductive via connections through the substrate, container, or encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06562—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking at least one device in the stack being rotated or offset
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06582—Housing for the assembly, e.g. chip scale package [CSP]
    • H01L2225/06586—Housing with external bump or bump-like connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18162—Exposing the passive side of the semiconductor or solid-state body of a chip with build-up interconnect

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Ceramic Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

一種半導體封裝件可包括：晶片堆疊物，其包括在垂直方向上堆疊的多個半導體晶片；多個垂直互連器，各個垂直互連器具有分別連接到所述多個半導體晶片的第一端，並且在所述垂直方向上延伸；模製層，其覆蓋晶片堆疊物和垂直互連器，同時暴露垂直互連器的第二端；多個著陸焊盤，其形成在模製層的一個表面上方以分別與垂直互連器的第二端接觸，其中，多個著陸焊盤是導電的並且分別與垂直互連器的第一端交疊；以及封裝再分佈層，其藉由著陸焊盤電連接到垂直互連器。

Description

包括堆疊的半導體晶片的半導體封裝件及其製造方法
本公開總體上涉及半導體封裝件，更具體地，涉及一種包括堆疊在其中的多個晶片的半導體封裝件。 相關申請案之交叉參考
本申請主張2019年10月1日提交的韓國專利申請No. 10-2019-0121521的優先權，其整體藉由引用併入本文。
電子產品需要在物理尺寸不斷變小時處理大量的數據。因此，有必要增加這些電子產品中使用的半導體裝置的整合程度。
然而，由於半導體整合技術的限制，無法僅藉由單個半導體晶片滿足所需功能。因此，需要製造具有嵌入在其中的多個半導體晶片的半導體封裝件。
儘管半導體封裝件包括多個半導體晶片，但是基於要安裝半導體封裝件的電子產品的要求，半導體封裝件需要具有指定的尺寸或比指定的尺寸小的尺寸。
在實施方式中，一種半導體封裝件可包括：晶片堆疊物，其包括在垂直方向上堆疊的多個半導體晶片；多個垂直互連器，各個垂直互連器具有分別連接到所述多個半導體晶片的第一端，並且在所述垂直方向上延伸；模製層，其覆蓋晶片堆疊物和垂直互連器，同時暴露垂直互連器的第二端；多個著陸焊盤，其形成在模製層的一個表面上方以分別與垂直互連器的第二端接觸，其中，多個著陸焊盤是導電的並且分別與垂直互連器的第一端交疊；以及封裝再分佈層，其藉由著陸焊盤電連接到垂直互連器。
在另一實施方式中，一種製造半導體封裝的方法可包括以下步驟：在基板上在垂直方向上堆疊多個半導體晶片以形成晶片堆疊物；形成在垂直方向上延伸的多個垂直互連器，多個垂直互連器的第一端分別連接到所述多個半導體晶片；形成模製層以覆蓋晶片堆疊物和垂直互連器，同時暴露垂直互連器的第二端；在模製層上方形成多個著陸焊盤以分別與垂直互連器的第二端接觸，其中，多個著陸焊盤是導電的並且分別與垂直互連器的第一端交疊；以及形成藉由著陸焊盤電連接到垂直互連器的封裝再分佈層。
下面參照附圖描述所公開的技術的各種示例和實現方式。
附圖可能未必按比例，在一些情況下，附圖中的至少一些結構的比例可能已被誇大，以便清楚地示出所描述的示例或實現方式的特定特徵。在以多層結構呈現具有兩個或更多個層的附圖或描述中的特定示例時，如所示的這些層的相對定位關係或佈置層的順序反映了所描述或示出的示例的特定實現方式，不同的相對定位關係或佈置層的順序可能是可行的。另外，多層結構的所描述或示出的示例可能沒有反映該特定多層結構中所存在的所有層（例如，兩個所示層之間可存在一個或更多個附加層）。作為特定示例，當所描述或示出的多層結構中的第一層被稱為在第二層“上”或“上方”或者在基板“上”或“上方”時，第一層可直接形成在第二層或基板上，但也可表示第一層和第二層或基板之間可存在一個或更多個其它中間層的結構。
在實施方式的以下描述中，當參數被稱為是“預定”的時，可旨在意指在處理或算法中使用參數時預先確定參數的值。參數的值可在處理或算法開始時設定，或者可在執行處理或算法的時段期間設定。
將理解，儘管本文中使用術語“第一”、“第二”、“第三”等來描述各種元件，但是這些元件不應受這些術語限制。這些術語僅用於將一個元件與另一元件相區分。因此，在不脫離本公開的教導的情況下，一些實施方式中的第一元件在其它實施方式中可稱為第二元件。
此外，將理解，當元件被稱為“連接”或“聯接”到另一元件時，它可直接連接或聯接到該另一元件，或者可存在中間元件。相反，當元件被稱為“直接連接”或“直接聯接”到另一元件時，不存在中間元件。
各種實施方式涉及一種半導體封裝件，其具有小厚度並且可藉由堆疊多個半導體晶片並使用垂直互連器將半導體晶片連接到再分佈層的方法在減少製程缺陷的同時滿足高性能和高容量要求。
圖1A是例示了根據實施方式的半導體晶片的作用表面的平面圖，圖1B是沿著圖1A的線A1-A1’截取的橫截面圖。
參照圖1A和圖1B，半導體晶片100可包括設置有晶片焊盤110的作用表面101、位於作用表面101的相反側的無作用表面102以及連接作用表面101和無作用表面102的側表面103、104、105和106。
由於半導體晶片100具有平面矩形形狀或其類似形狀，所以半導體晶片100可包括四個側表面103、104、105和106。在側表面103、104、105和106當中，在與半導體晶片100的作用表面101和/或無作用表面102平行的第一方向上彼此面對的側表面103和105將被稱為第一側表面103和第三側表面105。此外，在與半導體晶片100的作用表面101和/或無作用表面102平行的同時沿與第一方向垂直的第二方向彼此面對的側表面104和106將被稱為第二側表面104和第四側表面106。在實施方式中，第一側表面103和第三側表面105的長度可小於第二側表面104和第四側表面106。然而，本實施方式不限於此，側表面的長度可被設定為各種值。
晶片焊盤110可設置在作用表面101在第一方向上的兩個邊緣區域（即，與第一側表面103相鄰的邊緣區域以及與第三側表面105相鄰的邊緣區域）處。即，晶片焊盤110可按邊緣焊盤類型設置。在晶片焊盤110當中，設置在靠近第一側表面103的邊緣區域處的晶片焊盤110將被稱為一側晶片焊盤110A。設置在靠近第三側表面105的邊緣區域處的晶片焊盤110將被稱為另一側晶片焊盤110B。在實施方式中，一側晶片焊盤110A可沿著第二方向佈置成一排，另一側晶片焊盤110B也可沿著第二方向佈置成一排。然而，本實施方式不限於此，一側晶片焊盤110A和/或另一側晶片焊盤110B可按各種方式佈置在第一方向上的兩個邊緣區域處。在實施方式中，一側晶片焊盤110A的數量可大於另一側晶片焊盤110B的數量。然而，本實施方式不限於此，一側晶片焊盤110A的數量和另一側晶片焊盤110B的數量可被設定為各種值。在實施方式中，晶片焊盤110可具有平面矩形形狀。然而，本實施方式不限於此，晶片焊盤110的平面形狀可按各種方式修改。
當這些半導體晶片100在垂直方向上堆疊時，不管用於堆疊半導體晶片100的方法如何，難以同時暴露一側晶片焊盤110A和另一側晶片焊盤110B。為了解決這種問題，半導體晶片100還可包括形成在作用表面101上的晶片再分佈層120。
晶片再分佈層120可包括再分佈介電層121和125以及再分佈導電層123。
例如，再分佈導電層123可包括位於圖1A所示的平面圖中的再分佈焊盤123A和再分佈線123B。再分佈焊盤123A可設置在第二方向上的兩個邊緣區域當中的靠近第四側表面106的邊緣區域處。再分佈線123B可從再分佈焊盤123A延伸到另一側晶片焊盤110B。在實施方式中，再分佈焊盤123A可沿著第一方向佈置成一排，同時再分佈焊盤123A的數量被設定為與另一側晶片焊盤110B的數量相同的值，以使得再分佈焊盤123A與另一側晶片焊盤110B一一對應。然而，本實施方式不限於此，再分佈焊盤123A的數量和佈置方式可按各種方式修改。在實施方式中，再分佈焊盤123A可設置在靠近第四側表面106的邊緣區域處。然而，本實施方式不限於此，再分佈焊盤123A可設置在靠近第二側表面104的邊緣區域處。第二方向上的兩個邊緣區域當中的設置再分佈焊盤123A的邊緣區域可基於下面將描述的半導體晶片100的偏移堆疊方向來決定。在實施方式中，再分佈焊盤123A可電聯接到另一側晶片焊盤110B。然而，本實施方式不限於此，再分佈焊盤123A可電聯接到一側晶片焊盤110A。一側晶片焊盤110A和另一側晶片焊盤110B當中的連接有再分佈焊盤123A的晶片焊盤可基於下面將描述的半導體晶片100的偏移堆疊方向來決定。當再分佈焊盤123A電聯接到另一側晶片焊盤110B時，再分佈焊盤123A可如圖1A所示在第一方向上相對靠近第三側表面105設置，這使得可縮短到另一側晶片焊盤110B的連接路徑。另一方面，當再分佈焊盤123A連接到一側晶片焊盤110A時，再分佈焊盤123A可按所示結構的相反方式在第一方向上相對靠近第一側表面103設置。當再分佈焊盤123A連接到另一側晶片焊盤110B，所述另一側晶片焊盤110B比一側晶片焊盤110A少時，藉由晶片再分佈層120和封裝再分佈層600（參見圖7）的佈線路徑可相對簡化。在實施方式中，再分佈焊盤123A可具有與晶片焊盤110相同或相似的平面矩形形狀。為了描述方便，再分佈焊盤123A由與晶片焊盤110相比更粗的實線表示。然而，本實施方式不限於此，再分佈焊盤123A的平面形狀可按各種方式修改。再分佈線123B可形成為彼此不交叉。對於該結構，再分佈焊盤123A和另一側晶片焊盤110B可按它們之間的距離的升序分別彼此連接。
參照圖1B所示的橫截面，除了藉由再分佈介電層121和125的開口暴露的部分之外，再分佈導電層123可被再分佈介電層121和125覆蓋，以將再分佈導電層123與其它組件電隔離。覆蓋半導體晶片100的作用表面101的第一再分佈介電層121可具有暴露晶片焊盤110的開口。再分佈線123B可填充第一再分佈介電層121的開口以電聯接到晶片焊盤110。再分佈線123B可在第一再分佈介電層121上方延伸。再分佈線123B可按寬度較小的線形狀延伸。再分佈線123B可具有寬度相對大的端部。在覆蓋再分佈線123B和第一再分佈介電層121時，第二再分佈介電層125可具有暴露再分佈線123B的端部的開口。再分佈線123B的端部的藉由形成在第二再分佈介電層125中的開口暴露的部分可構成再分佈焊盤123A。
根據實施方式的半導體晶片100可包括移動動態隨機存取記憶體（DRAM）。然而，本實施方式不限於此，半導體晶片100可包括諸如快閃、相變RAM（PRAM）或磁阻RAM（MRAM）的非揮發性記憶體或者諸如DRAM或靜態RAM（SRAM）的揮發性記憶體。
上述多個半導體晶片100可在垂直方向上堆疊以形成半導體封裝件。將參照圖2A、圖2B、圖3A、圖3B、圖4A、圖4B、圖5A、圖5B、圖6和圖7來描述該結構。
圖2A、圖2B、圖3A、圖3B、圖4A、圖4B、圖5A、圖5B、圖6和圖7是例示了根據實施方式的半導體封裝件及其製造方法的圖。例如，圖2A、圖3A、圖4A和圖5A是在作用表面的方向看半導體封裝件時的平面圖。圖2B、圖3B、圖4B和圖5B是分別與圖2A至圖5B對應的橫截面圖。具體地，圖2B至圖5B分別是沿著圖2A至圖5A的線A2-A2’截取的橫截面圖。圖6和圖7是例示了參照圖5A和圖5B描述的製程的後續製程的橫截面圖。以下將省略與參照圖1A和圖1B描述的組件相同的組件的描述。
首先，將描述製造方法。
參照圖2A和圖2B，可提供載體基板200。載體基板200可以是玻璃載體基板、矽載體基板、陶瓷載體基板等。或者是，載體基板200可以是晶圓，並且多個封裝件可同時形成在載體基板200上。
然後，可在載體基板200的第一表面201上形成第一晶片堆疊物300。第一晶片堆疊物300可包括在與載體基板200的第一表面201垂直的方向上堆疊的多個第一半導體晶片300-1至300-4。在實施方式中，第一晶片堆疊物300可包括四個第一半導體晶片300-1至300-4。然而，本實施方式不限於此，第一晶片堆疊物300中所包括的半導體晶片的數量可被設定為各種值，例如但不限於2和8。為了描述方便，四個第一半導體晶片按照距載體基板200的距離的順序依序由元件符號300-1至300-4表示。
第一半導體晶片300-1至300-4中的每一個可具有與參照圖1A和圖1B描述的半導體晶片100基本上相同的結構。因此，第一半導體晶片300-1至300-4中的每一個可包括作用表面301，晶片焊盤310和再分佈導電層323（包括再分佈焊盤323A和再分佈線323B）設置在作用表面301上。第一半導體晶片300-1至300-4中的每一個還可包括位於作用表面301的相反側的無作用表面302。此外，第一半導體晶片300-1至300-4中的每一個可包括連接作用表面301和無作用表面302的第一至第四側表面303、304、305和306。作為參考，圖2B是沿著圖2A的線A2-A2’截取的橫截面圖，在該橫截面圖上無法看到晶片焊盤310。為了描述方便，圖2B的橫截面圖省略了再分佈線323B和再分佈介電層的例示。然而，第一半導體晶片300-1至300-4中的每一個可包括與參照圖1B的橫截面圖描述的晶片再分佈層120相同的再分佈層。第一半導體晶片300-1至300-4中的每一個可以是相同的記憶體晶片（例如，相同的移動DRAM晶片）。
多個第一半導體晶片300-1至300-4可堆疊在載體基板200上，使得無作用表面302面向載體基板200並且作用表面301位於無作用表面302的相反側。即，多個第一半導體晶片300-1至300-4可按面向上的方式堆疊。第一半導體晶片300-1至300-4中的每一個的無作用表面302上可形成有黏合層330。藉由黏合層330，第一半導體晶片300-1至300-4中的每一個可附接到緊位於下方的第一半導體晶片或載體基板200的第一表面201。黏合層330可包括諸如晶粒附接膜（DAF）的介電黏合材料。
多個第一半導體晶片300-1至300-4可堆疊為使得第一半導體晶片300-1至300-4中的每一個的一側晶片焊盤310A和再分佈焊盤323A全部暴露。例如，第一半導體晶片300-1至300-4中的任一個可在與載體基板200的第一表面201平行的預定方向上相對於堆疊方向上相鄰的另一第一半導體晶片以恆定偏移堆疊。所述預定方向可指示與第一方向和第二方向交叉的第三方向當中的遠離靠近一側晶片焊盤310A的第一側表面303和靠近再分佈焊盤323A的第四側表面306的方向。所述預定方向以下將稱為第一偏移方向。以下，各自彼此相鄰的第一半導體晶片300-1至300-4之間的偏移將被稱為第一偏移D1。第一偏移D1可以是恒定的或者可能不恒定。然而，第一偏移D1需要具有能夠至少暴露一側晶片焊盤310A和再分佈焊盤323A的值。在第三方向上截取的圖2B的橫截面圖從這一角度示出具有階梯形狀的第一晶片堆疊物300。
隨著第一半導體晶片偏移堆疊，設置在最下第一半導體晶片300-1上的一側晶片焊盤310A和再分佈焊盤323A可能不被其它第一半導體晶片300-2至300-4覆蓋。相反，第一半導體晶片300-1的一側晶片焊盤310A和再分佈焊盤323A可暴露。類似地，設置在第一半導體晶片300-2上的一側晶片焊盤310A和再分佈焊盤323A可能不被位於第一半導體晶片300-2上方的第一半導體晶片300-3和300-4覆蓋。相反，第一半導體晶片300-2的一側晶片焊盤310A和再分佈焊盤323A可暴露。設置在第一半導體晶片300-3上的一側晶片焊盤310A和再分佈焊盤323A可能不被位於第一半導體晶片300-3上的第一半導體晶片300-4覆蓋。相反，第一半導體晶片300-3的一側晶片焊盤310A和再分佈焊盤323A可暴露。由於最上第一半導體晶片300-4位於第一晶片堆疊物300的最上部，所以如果半導體封裝件僅包括第一晶片堆疊物300，則不管堆疊結構如何，最上第一半導體晶片300-4可總是暴露。在這種情況下，可省略最上第一半導體晶片300-4的再分佈焊盤323A和再分佈線323B。如下面將描述的，然而，當另一半導體晶片（例如，圖3A和圖3B的第二半導體晶片400-1）位於第一半導體晶片300-4上時，類似於其它第一半導體晶片300-1至300-3，第一半導體晶片300-4可包括再分佈焊盤323A和再分佈線323B。
參照圖3A、圖3B、圖4A和圖4B，可在第一晶片堆疊物300上形成第二晶片堆疊物400。根據實施方式，圖3A和圖3B僅示出位於第二晶片堆疊物400中所包括的第二半導體晶片400-1至400-4的最下部的第二半導體晶片400-1。圖4A和圖4B示出整個第二晶片堆疊物400（包括第二半導體晶片400-1至400-4）。
第二晶片堆疊物400可包括在垂直方向上堆疊的多個第二半導體晶片400-1至400-4。第二晶片堆疊物400中所包括的第二半導體晶片400-1至400-4的數量可被設定為四個（這等於第一晶片堆疊物300中所包括的第一半導體晶片300-1至300-4的數量）。然而，本實施方式不限於此，第二晶片堆疊物400中所包括的半導體晶片的數量可被設定為各種值，例如但不限於2和8。此外，第二晶片堆疊物400中所包括的半導體晶片的數量可不同於第一晶片堆疊物300中所包括的半導體晶片的數量。為了描述方便，四個第二半導體晶片按照距載體基板200的距離的順序由元件符號400-1至400-4依序表示。
第二半導體晶片400-1至400-4中的每一個可具有與圖1A和圖1B的半導體晶片100和/或第一半導體晶片300-1至300-4中的每一個基本上相同的結構。因此，第二半導體晶片400-1至400-4中的每一個可包括設置有晶片焊盤410和再分佈導電層423的作用表面401，該再分佈導電層423包括再分佈焊盤423A和再分佈線423B。第二半導體晶片400-1至400-4中的每一個還可包括位於作用表面401的相反側的無作用表面402以及連接作用表面401和無作用表面402的第一側表面403至第四側表面406。
然而，第二半導體晶片400-1至400-4中的每一個可在與第一半導體晶片300-1至300-4相比相反的方向上偏移堆疊。第二半導體晶片400-1至400-4中的每一個可藉由將半導體晶片100在與半導體晶片100的側表面103至106平行的方向（即，穿過作用表面101和無作用表面102的方向）上繞軸線旋轉180度來形成。因此，第二半導體晶片400-1至400-4中的每一個的第一側表面403至第四側表面406可分別位於第一半導體晶片300-1至300-4中的每一個的第一側表面303至第四側表面306的位置的相反位置處。即，假設在平面圖中第一半導體晶片300-1至300-4中的每一個的第一側表面303至第四側表面306分別位於頂側、右側、底側和左側，則第二半導體晶片400-1至400-4中的每一個的第一側表面403至第四側表面406可分別位於平面圖中的底側、左側、頂側和右側。此外，第二半導體晶片400-1至400-4的晶片焊盤410和再分佈導電層423也可位於第一半導體晶片300-1至300-4的晶片焊盤310和再分佈導電層323的位置的相反位置處。即，假設第一半導體晶片300-1至300-4的一側晶片焊盤310A和另一側晶片焊盤310B位於平面圖中的頂邊緣區域和底邊緣區域處，並且再分佈焊盤323A被設置為在平面圖中的左邊緣區域處靠近底側，則第二半導體晶片400-1至400-4的一側晶片焊盤410A和另一側晶片焊盤410B可位於平面圖中的底邊緣區域和頂邊緣區域處，並且再分佈焊盤423A可被設置為在平面圖中的右邊緣區域處靠近頂側。
作為參考，類似於圖2B，圖3B和圖4B是沿著線A2-A2’截取的橫截面圖。與第一半導體晶片300-1至300-4不同，在橫截面圖上可看到第二半導體晶片400-1至400-4的一側晶片焊盤410A，並且在橫截面圖上看不到另一側晶片焊盤410B和再分佈焊盤423A。為了描述方便，圖3B和圖4B的橫截面圖省略了再分佈線423B和再分佈介電層的例示。然而，第二半導體晶片400-1至400-4中的每一個可包括與參照圖1B的橫截面圖描述的晶片再分佈層120相同的再分佈層。
第二半導體晶片400-1至400-4中的每一個可以是相同的記憶體晶片（例如，相同的移動DRAM晶片）。第二半導體晶片400-1至400-4可以是與第一半導體晶片300-1至300-4相同的記憶體晶片。
多個第二半導體晶片400-1至400-4可堆疊在第一晶片堆疊物300上，使得無作用表面402面向載體基板200並且作用表面401位於無作用表面402的相反側。即，多個第二半導體晶片400-1至400-4可按面向上的方式堆疊。第二半導體晶片400-1至400-4中的每一個的無作用表面402上可形成有黏合層430。藉由黏合層430，第二半導體晶片400-1至400-4中的每一個可附接到緊位於下方的對應第二半導體晶片或第一晶片堆疊物300的最上第一半導體晶片300-4的作用表面301。黏合層430可包括諸如DAF的介電黏合材料。
多個第二半導體晶片400-1至400-4可堆疊為使得第二半導體晶片400-1至400-4中的每一個的一側晶片焊盤410A和再分佈焊盤423A全部暴露。例如，第二半導體晶片400-1至400-4中的任一個可在與載體基板200的第一表面201平行的預定方向上相對於堆疊方向上相鄰的另一第二半導體晶片以恒定偏移堆疊。所述預定方向可指示與第一方向和第二方向交叉的第三方向當中的遠離靠近一側晶片焊盤410A的第一側表面403和靠近再分佈焊盤423A的第四側表面406的方向。所述預定方向以下將稱為第二偏移方向。由於第二半導體晶片400-1至400-4的一側晶片焊盤410A和再分佈焊盤423A分別位於第一半導體晶片300-1至300-4的一側晶片焊盤310A和再分佈焊盤323A的相反側，所以第二偏移方向可面向第一偏移方向的相反方向。例如，當第一偏移方向面向右側和底側之間時，第二偏移方向可在與第一偏移方向平行時面向頂側和左側之間。以下，彼此相鄰的第二半導體晶片400-1至400-4之間的偏移將被稱為第二偏移D2。第二偏移D2可以是恒定的或者可能不恒定。然而，第二偏移D2需要具有能夠至少暴露一側晶片焊盤410A和再分佈焊盤423A的值。在實施方式中，第二偏移D2可等於第一偏移D1。然而，在其它實施方式中，第二偏移D2可不同於第一偏移D1。作為在第三方向上截取的橫截面圖，圖4B示出具有面向第一晶片堆疊物300的相反方向的階梯形狀的第二晶片堆疊物400。
隨著第二半導體晶片偏移堆疊，設置在最下第二半導體晶片400-1上的一側晶片焊盤410A和再分佈焊盤423A可能不被其它第二半導體晶片400-2至400-4覆蓋。相反，第二半導體晶片400-1的一側晶片焊盤410A和再分佈焊盤423A可暴露。類似地，設置在第二半導體晶片400-2上的一側晶片焊盤410A和再分佈焊盤423A可能不被位於第二半導體晶片400-2上方的第二半導體晶片400-3和400-4覆蓋。相反，第二半導體晶片400-2的一側晶片焊盤410A和再分佈焊盤423A可暴露。設置在第二半導體晶片400-3上的一側晶片焊盤410A和再分佈焊盤423A可能不被位於第二半導體晶片400-3上的第二半導體晶片400-4覆蓋。相反，第二半導體晶片400-3的一側晶片焊盤410A和再分佈焊盤423A可暴露。由於第二半導體晶片400-4位於第二晶片堆疊物400的最上部，所以當半導體封裝件僅包括第一晶片堆疊物300和第二晶片堆疊物400並且在第二晶片堆疊物400上沒有設置其它電子元件時，可如圖4A所示從最上第二半導體晶片400-4省略包括再分佈焊盤423A和再分佈線423B的再分佈層。然而，當諸如另一半導體晶片的電子元件（未示出）設置在第二晶片堆疊物400上時，與其它第二半導體晶片400-1至400-3相同，最上第二半導體晶片400-4可包括再分佈焊盤423A和再分佈線423B。
第一半導體晶片300-1至300-4的一側晶片焊盤310A和再分佈焊盤323A可暴露。即，第一半導體晶片300-1至300-4的一側晶片焊盤310A和再分佈焊盤323A可不被第二晶片堆疊物400覆蓋。這是為了在一側晶片焊盤310A和再分佈焊盤323A上形成垂直互連器以在垂直方向上延伸。此外，由於第二晶片堆疊物400的偏移堆疊方向在與第一晶片堆疊物300的偏移堆疊方向相反的相反方向上，所以第二晶片堆疊物400有可能覆蓋第一半導體晶片300-1至300-4的一側晶片焊盤310A和再分佈焊盤323A中的至少一些。在一些實施方式中，為了防止這種風險，第二晶片堆疊物400的最下第二半導體晶片400-1與第一晶片堆疊物300的最上第一半導體晶片300-4之間在第三方向上的距離D3可盡可能增大。此外，第二偏移D2可盡可能減小。
然而，當距離D3過度增大時，第二晶片堆疊物400可能無法由第一晶片堆疊物300可靠地支撐，導致第二晶片堆疊物400向一側傾斜。為了防止這種傾斜，可適當地調節距離D3，或者可在第二晶片堆疊物400下方形成厚度與第一晶片堆疊物300基本上相同的支撐結構（未示出）。
這樣，第一晶片堆疊物300和第二晶片堆疊物400可按面向第一偏移方向的箭頭形狀形成在載體基板200上方。在這種狀態下，第一晶片堆疊物300的第一半導體晶片300-1至300-4的一側晶片焊盤310A和再分佈焊盤323A可全部暴露，並且第二晶片堆疊物400的除了最上第二半導體晶片400-4之外的第二半導體晶片400-1至400-3的一側晶片焊盤410A和再分佈焊盤423A可全部暴露。由於最上第二半導體晶片400-4的整個作用表面401暴露，所以所有晶片焊盤410可暴露。
參照圖5A和圖5B，第一垂直互連器340可分別形成在第一半導體晶片300-1至300-4的一側晶片焊盤310A和再分佈焊盤323A上並且可在連接到一側晶片焊盤310A和再分佈焊盤323A的同時在垂直方向上延伸。第二垂直互連器440可分別形成在第二半導體晶片400-1至400-3的一側晶片焊盤410A和再分佈焊盤423A以及第二晶片堆疊物400的最上第二半導體晶片400-4的晶片焊盤410上，並且在連接到一側晶片焊盤410A、再分佈焊盤423A和晶片焊盤410的同時在垂直方向上延伸。
例如，第一垂直互連器340和第二垂直互連器440可以是接合引線。下面將簡要描述形成第一垂直互連器340和第二垂直互連器440的製程。首先，關於連接到一側晶片焊盤310A的第一垂直互連器340，可藉由引線接合機（未示出）將引線的第一端接合到一側晶片焊盤310A。引線可包括金屬（例如金、銀、銅和鉑或其合金），其可藉由超音波能量和/或熱被焊接到一側晶片焊盤310A。然後，可藉由引線接合機將引線的第二端在垂直方向上遠離載體基板200（例如，從下向上）牽拉。隨後，當引線的第二端延伸到期望的位置時，可切割引線的第二端。這樣，可形成第一垂直互連器340，其具有接合到一側晶片焊盤310A的第一端（例如，下端）以及位於距載體基板200的第一表面201預定距離處的第二端（例如，上端）。所述預定距離的值可大於從載體基板200的第一表面201到第二晶片堆疊物400的上表面的距離。
或者是，與位於第二晶片堆疊物400的最上部的第二半導體晶片400-4的各個晶片焊盤410連接的第二垂直互連器440可以是另一類型的互連器，而非接合引線。例如，連接到第二半導體晶片400-4的各個晶片焊盤410的第二垂直互連器440可以是各種類型的凸塊，例如釘頭凸塊和柱凸塊。凸塊可包括諸如銅、銀、錫和鉛的金屬。
參照圖6，可在形成有第一晶片堆疊物300和第二晶片堆疊物400以及第一垂直互連器340和第二垂直互連器440的載體基板200上形成模製層500。
模製層500可藉由模製製程形成，該模製製程涉及利用模製材料填充模具（未示出）的空白空間，然後使模製材料固化。模製材料可包括熱固性樹脂，例如環氧樹脂模塑料（EMC）。
可形成模製層500以在覆蓋第一晶片堆疊物300和第二晶片堆疊物400以及第一垂直互連器340和第二垂直互連器440時暴露第一垂直互連器340和第二垂直互連器440的第二端（例如，上端）。對於該結構，在模製層500形成為覆蓋第一晶片堆疊物300和第二晶片堆疊物400以及第一垂直互連器340和第二垂直互連器440的這種厚度之後，可對模製層500執行磨削製程。磨削製程可包括機械或化學拋光製程。另選地，藉由調節第一垂直互連器340和第二垂直互連器440的形狀和/或模具的形狀而不進行磨削製程，第一垂直互連器340和第二垂直互連器440的第二端可暴露。
因此，模製層500可具有形成在與第一垂直互連器340和第二垂直互連器440的第二端基本上相同的水平處的第一表面501，並且第一垂直互連器340和第二垂直互連器440的第二端可藉由第一表面501暴露。
參照圖7，可在模製層500的第一表面501上形成封裝再分佈層600。為了與上述半導體晶片中形成的再分佈層120、323和423相區分，形成在模製層500的第一表面501上的再分佈層被稱為封裝再分佈層600。
下面將描述封裝再分佈層600的形成製程。首先，可在模製層500的第一表面501上形成第一再分佈介電層610。可對第一再分佈介電層610進行構圖以使其具有分別暴露第一垂直互連器340和第二垂直互連器440的第二端的開口。然後，可在第一再分佈介電層610上形成再分佈導電層620。再分佈導電層620可填充第一再分佈介電層610的開口以電聯接到第一垂直互連器340和第二垂直互連器440的第二端。再分佈導電層620可被構圖為各種形狀。連接到第一垂直互連器340的再分佈導電層620將被稱為第一再分佈導電層620A，並且連接到第二垂直互連器440的再分佈導電層620將被稱為第二再分佈導電層620B。然後，可在第一再分佈介電層610和再分佈導電層620上形成第二再分佈介電層630。可對第二再分佈介電層630進行構圖以使其具有暴露再分佈導電層620的部分的開口。為了描述方便，該橫截面圖僅示出第一再分佈介電層610的分別暴露連接到最下第一半導體晶片300-1的第一垂直互連器340的第二端和連接到最下第二半導體晶片400-1的第二垂直互連器440的第二端的兩個開口以及填充這兩個開口的兩個再分佈導電層620。然而，第一再分佈介電層610可具有暴露連接到剩餘第一半導體晶片300-2、300-3和300-4的第一垂直互連器340的第二端、連接到剩餘第二半導體晶片400-2、400-3和400-4的第二垂直互連器440的第二端的開口，並且再分佈導電層620可填充這些開口。
隨後，可在封裝再分佈層600上形成外部連接端子700以藉由第二再分佈介電層630的開口電聯接到再分佈導電層620。在實施方式中，焊球可用作外部連接端子700。然而，本實施方式不限於此，各種類型的電連接器可用作外部連接端子700。外部連接端子700可包括連接到第一再分佈導電層620A的第一外部連接端子700A以及連接到第二再分佈導電層620B的第二外部連接端子700B。
然後，可去除載體基板200。可在形成模製層500之後的任何時間去除載體基板200。
藉由上述製程，可製造圖7所示的半導體封裝件。
返回參照圖5A與圖7，半導體封裝件可包括第一晶片堆疊物300、第一垂直互連器340、第二晶片堆疊物400和第二垂直互連器440。第一晶片堆疊物300可包括在垂直方向上堆疊的多個第一半導體晶片300-1至300-4。第一垂直互連器340可分別電聯接到多個第一半導體晶片300-1至300-4，並且在垂直方向上延伸。第二晶片堆疊物400可設置在第一晶片堆疊物300上並且可包括在垂直方向上堆疊的多個第二半導體晶片400-1至400-4。第二垂直互連器440可分別電聯接到多個第二半導體晶片400-1至400-4，並且在垂直方向上延伸。
第一半導體晶片300-1至300-4中的每一個可包括作用表面301、一側第一晶片焊盤310A、另一側第一晶片焊盤310B以及第一再分佈焊盤323A。作用表面301可由第一方向上的兩個側表面和第二方向上的兩個側表面限定。一側第一晶片焊盤310A可設置在作用表面301的靠近第一方向上的一個側表面的邊緣處。另一側第一晶片焊盤310B可設置在作用表面301的靠近第一方向上的另一側表面的邊緣處。第一再分佈焊盤323A可電聯接到另一側第一晶片焊盤310B，並且設置在作用表面301的靠近第二方向上的兩個側表面當中的一個側表面的邊緣處。
多個第一半導體晶片300-1至300-4可在與第一方向和第二方向交叉的第三方向上偏移堆疊，使得一側第一晶片焊盤310A和第一再分佈焊盤323A暴露。例如，多個第一半導體晶片300-1至300-4可在遠離第一方向上的一個側表面和第二方向上的一個側表面的方向上偏移堆疊。
第一垂直互連器340的第一端可連接到暴露的一側第一晶片焊盤310A和暴露的第一再分佈焊盤323A。
第二半導體晶片400-1至400-4中的每一個可藉由將第一半導體晶片300-1至300-4繞與垂直方向平行的軸線旋轉180度來堆疊和形成。因此，第二半導體晶片可包括位於一側第一晶片焊盤310A、另一側第一晶片焊盤310B和第一再分佈焊盤323A的位置的相反位置處的一側第二晶片焊盤410A、另一側第二晶片焊盤410B和第二再分佈焊盤423A。然而，由於最上第二半導體晶片400-4不需要第二再分佈焊盤423A，所以可從最上第二半導體晶片400-4省略第二再分佈焊盤423A。
多個第二半導體晶片400-1至400-4可在第三方向上偏移堆疊，以使得一側第二晶片焊盤410A和第二再分佈焊盤423A暴露。例如，多個第二半導體晶片400-1至400-4可在第一半導體晶片300-1至300-4的偏移堆疊方向的相反方向上偏移堆疊。
第二垂直互連器440的第一端可連接到一側第二晶片焊盤410A和第二再分佈焊盤423A。然而，當從最上第二半導體晶片400-4省略第二再分佈焊盤423A時，連接到最上第二半導體晶片400-4的第二垂直互連器440的第一端可連接到一側第二晶片焊盤410A和另一側第二晶片焊盤410B。
半導體封裝件還可包括模製層500、封裝再分佈層600和外部連接端子700。模製層500可覆蓋第一晶片堆疊物300和第二晶片堆疊物400。封裝再分佈層600和外部連接端子700可形成在模製層500的第一表面501上。由於封裝再分佈層600可形成在由模製層500限定的區域中，所以半導體封裝件可以是扇出半導體封裝件。
在藉由與之連接的第一垂直互連器340、第一再分佈導電層620A和第一外部連接端子700A連接到外部組件時，第一晶片堆疊物300可被識別為一個半導體晶片。在藉由與之連接的第二垂直互連器440、第二再分佈導電層620B和第二外部連接端子700B連接到外部組件時，第二晶片堆疊物400可被識別為不同於第一晶片堆疊物300的另一半導體晶片。即，藉由第一晶片堆疊物300、第一垂直互連器340、第一再分佈導電層620A和第一外部連接端子700A的電路徑可與藉由第二晶片堆疊物400、第二垂直互連器440、第二再分佈導電層620B和第二外部連接端子700B的電路徑電隔離並且可被識別為與其分離的路徑。
由於在描述製造方法期間已經描述了半導體封裝件的組件，所以省略其詳細描述。
到目前為止描述的半導體封裝件及其製造方法可獲取以下效果。
首先，可形成具有多個堆疊的半導體晶片的半導體封裝件以滿足高性能/高容量要求。此外，可藉由垂直引線形成使用再分佈層而非現有基板的扇出半導體封裝件，這使得可實現具有小厚度的半導體封裝件。
此外，當半導體晶片包括設置在其兩個邊緣處的晶片焊盤時，該半導體封裝件和製造方法可解決難以在暴露設置在其兩個邊緣處的所有晶片焊盤的同時堆疊半導體晶片的問題。例如，為了解決該問題，可向半導體晶片添加再分佈層，並且多個半導體晶片可在對角方向上偏移堆疊。具體地，可形成僅與設置在半導體晶片的兩個邊緣當中的一個邊緣處的晶片焊盤連接的再分佈層。由於再分佈層的形成，這使得可降低製程成本或降低製程難度。
在實施方式中，描述了半導體封裝件包括在垂直方向上堆疊的兩個晶片堆疊物（即，第一晶片堆疊物300和第二晶片堆疊物400）的情況。然而，半導體封裝件可僅包括第一晶片堆疊物300和第二晶片堆疊物400之一或者比第一晶片堆疊物300和第二晶片堆疊物400更多的堆疊物。
當半導體封裝件僅包括一個晶片堆疊物時，可省略最上半導體晶片的再分佈層。因此，連接到最上半導體晶片的垂直互連器可分別連接到一側晶片焊盤和另一側晶片焊盤。此外，連接到最上半導體晶片的垂直互連器可以是導電凸塊，並且連接到其它半導體晶片的垂直互連器可以是接合引線。
當半導體封裝件包括三個或更多個晶片堆疊物時，可在第一晶片堆疊物300和第二晶片堆疊物400上方重複地堆疊與第一晶片堆疊物300和第二晶片堆疊物400類似的結構。在半導體晶片堆疊物當中，可僅省略最上晶片堆疊物的最上半導體晶片的再分佈層，其它半導體晶片可包括再分佈層。三個或更多個晶片堆疊物可在其偏移方向交替地改變的同時堆疊，以暴露除了最上半導體晶片之外的半導體晶片的所有一側晶片焊盤和再分佈焊盤。
由於可從上述實施方式的描述容易地推導半導體封裝件僅包括一個晶片堆疊物或者三個或更多個晶片堆疊物的情況，所以省略其詳細描述。
根據本實施方式，藉由堆疊多個半導體晶片（各個半導體晶片在其兩個邊緣處設置有晶片焊盤）的方法，可提供一種具有小厚度並且能夠滿足高性能和高容量要求的半導體封裝件。
此外，當在上述半導體封裝件中第一垂直互連器340和第二垂直互連器440包括接合引線時，可能發生第一垂直互連器340和第二垂直互連器440的彎曲。這將參照圖8更詳細地描述。
圖8示出垂直引線的彎曲。
參照圖8，垂直引線VW可具有附接到晶片焊盤的第一端E1以及位於其相反側的第二端E2。
箭頭的左側示出緊接在形成垂直引線VW之後的狀態。換言之，箭頭的左側示出在使用引線接合機的引線接合製程中緊接在引線切割之後的狀態。只要不施加外力，這種垂直引線VW可維持基本上90度垂直的狀態。
箭頭的右側示出在模製製程期間藉由模製材料的流動對垂直引線VW施加外力（例如，壓力）之後的狀態。當施加壓力時，垂直引線VW的第一端E1不移動，因為第一端E1被固定到晶片焊盤。然而，由於垂直引線VW的第二端E2沒有固定，所以可能發生彎曲。即，垂直引線VW可能彎曲。作為彎曲的結果，垂直引線VW的第二端E2可能移位到例如圖8所示的圓的範圍內的隨機位置。藉由由模製材料的注入方向和壓力以及周圍結構導致的模製材料的渦旋，垂直引線VW的第二端E2的位移可能改變。垂直引線VW的長度越長，彎曲越嚴重。在垂直引線VW彎曲的情況下，由於垂直引線VW的第二端E2的位置改變，所以要連接到垂直引線VW的第二端E2的組件（例如，再分佈層）可能與垂直引線VW的第二端E2未對準。因此，在垂直引線VW與再分佈層之間可能發生連接缺陷。
換言之，當第一垂直互連器340和第二垂直互連器440彎曲並且第一垂直互連器340和第二垂直互連器440的第二端的位置改變時，第一垂直互連器340和第二垂直互連器440與第一再分佈介電層610的對應開口和/或對應再分佈導電層620可能未對準。結果，可能出現第一垂直互連器340和第二垂直互連器440與對應再分佈導電層620之間的不良連接。
在以下實施方式中，將描述一種防止第一垂直互連器340和第二垂直互連器440與再分佈導電層620之間的不良連接的半導體封裝件。
圖9是例示了根據另一實施方式的半導體封裝件及其製造方法的橫截面圖。圖10A是基於連接到第一晶片堆疊物的最下半導體晶片並彼此相鄰的垂直互連器，圖9的半導體封裝件中的著陸焊盤和封裝再分佈層的放大平面圖。圖10B是與圖10A的平面圖對應的橫截面圖。圖10C是圖10A的一部分的放大平面圖。更具體地，圖10A基於圖5A的R1區域中的垂直互連器示出。圖10B是從圖10A的左側的橫截面圖。圖10C是從底部起位於第二位置的著陸焊盤以及與其連接的組件的放大圖。將省略與上述實施方式的組件基本上相同的組件的詳細描述。
參照圖9，本實施方式的半導體封裝件可包括與上述實施方式基本上相同的第一晶片堆疊物300、第二晶片堆疊物400、第一垂直互連器340、第二垂直互連器440和模製層500。
另外，半導體封裝件可包括設置在模製層500的第一表面501上的著陸焊盤800和封裝再分佈層600’。
著陸焊盤800可形成在模製層500的第一表面501上以與第一垂直互連器340和第二垂直互連器440中的每一個交疊。換言之，著陸焊盤800可位於圖5A的平面圖中所示的第一垂直互連器340和第二垂直互連器440的各個位置處。為了描述方便，在本橫截面圖中僅示出兩個著陸焊盤800。著陸焊盤800之一連接到與最下第一半導體晶片300-1連接的第一垂直互連器340的第二端，另一著陸焊盤800連接到與最下第二半導體晶片400-1連接的第二垂直互連器440的第二端。著陸焊盤800還可形成為分別連接到剩餘第一半導體晶片300-2、300-3和300-4的第一垂直互連器340的第二端以及剩餘第二半導體晶片400-2、400-3和400-4的第二垂直互連器440的第二端。
這裡，由於第一垂直互連器340和第二垂直互連器440的第二端的位置可能由於彎曲而改變，所以著陸焊盤800可被佈置為分別相對於第一垂直互連器340和第二垂直互連器440的第一端與第一垂直互連器340和第二垂直互連器440對準。如稍後將描述的，著陸焊盤800可具有相對大的平面面積和/或直徑。因此，即使第一垂直互連器340和第二垂直互連器440的第二端的位置由於第一垂直互連器340和第二垂直互連器440的彎曲而有所改變，著陸焊盤800也可保持與第一垂直互連器340和第二垂直互連器440的第二端連接。
著陸焊盤800可包括金屬材料，例如金、鋁、銅、鈦、鎢或其它導電材料。著陸焊盤800可在第一垂直互連器340和第二垂直互連器440與封裝再分佈層600’之間提供電連接。著陸焊盤800可藉由鍍覆等形成。
封裝再分佈層600’可形成在模製層500的形成有著陸焊盤800的第一表面501上。封裝再分佈層600’可包括第一再分佈介電層610’、再分佈導電層620’和第二再分佈介電層630’。除了第一再分佈介電層610’具有覆蓋著陸焊盤800的頂表面和側表面的厚度之外，封裝再分佈層600’可與上述實施方式的封裝再分佈層600基本上相同。封裝再分佈層600’還可具有暴露著陸焊盤800的各個上表面的開口611，並且再分佈導電層620’可藉由開口611接觸著陸焊盤800的上表面。藉由著陸焊盤800電連接到第一垂直互連器340的再分佈導電層620’將被稱為第一再分佈導電層620A’。此外，藉由著陸焊盤800電連接到第二垂直互連器440的再分佈導電層620’將被稱為第二再分佈導電層620B’。類似於上述實施方式，為了描述方便，在此橫截面圖中示出連接到著陸焊盤800的僅兩個再分佈導電層620’。然而，其它再分佈導電層可形成為藉由著陸焊盤800連接到第一垂直互連器340的第二端和第二垂直互連器440的第二端。例如，再分佈導電層可形成為藉由第一垂直互連器340連接到剩餘第一半導體晶片300-2、300-3和300-4，此外，再分佈導電層可形成為藉由第二垂直互連器440連接到剩餘第二半導體晶片400-2、400-3和400-4。
圖10A至圖10C將以平面圖詳細示出形成並對準第一垂直互連器340和第二垂直互連器440、著陸焊盤800以及再分佈導電層620’的方法。
圖10A和圖10B示出圖5A的區域R1中的第一垂直互連器340，即，第一端E1分別連接到最下第一半導體晶片300-1的再分佈焊盤323A的第一垂直互連器340、分別連接到第一垂直互連器340的第二端E2的著陸焊盤800以及分別連接到著陸焊盤800的第一再分佈導電層620A’。為了描述方便，在此圖中，第一再分佈導電層620A’的線部分620A-1’被表示成在向右方向上延伸的形狀。
在第一垂直互連器340當中，圖9中可示出在圖10A的線A3-A3’上的第一垂直互連器340、連接到第一垂直互連器340的第一端E1的再分佈焊盤323A以及連接到第一垂直互連器340的第二端E2和第一再分佈導電層620A’的著陸焊盤800。換言之，最左第一垂直互連器340以及與其連接的再分佈焊盤323A、著陸焊盤800和第一再分佈導電層620A’可對應於在沿著圖10A的線A3-A3’的橫截面中示出的組件。另一方面，剩餘第一垂直互連器340未示出於圖9的橫截面圖中，而是可佈置在穿過圖9的橫截面圖的方向上。
再分佈焊盤323A可具有平面矩形形狀。然而，本實施方式不限於此，再分佈焊盤323A的平面形狀可按各種方式修改。在平面圖中再分佈焊盤323A的寬度由W0表示。
第一垂直互連器340可具有平面圓形形狀。然而，本實施方式不限於此，第一垂直互連器340的平面形狀可按各種方式修改。第一垂直互連器340的平面寬度和/或直徑以下將稱為第一寬度W1。第一垂直互連器340的第一端E1可附接和/或接合到再分佈焊盤323A以固定其位置。第一垂直互連器340可與再分佈焊盤323A交疊和/或對準，以使得第一垂直互連器340的第一端E1的中心和再分佈焊盤323A的中心彼此重合。另一方面，如參照圖8描述的，第一垂直互連器340的第二端E2可具有可變位置。換言之，第一垂直互連器340的第二端E2的中心可與第一垂直互連器340的第一端E1的中心和/或再分佈焊盤323A的中心隔開預定距離。圖10A和圖10B示出第一垂直互連器340的第二端E2的變化的位置的各種示例。
著陸焊盤800可在第一垂直互連器340上與第一垂直互連器340交疊和/或對準。具體地，著陸焊盤800可與第一垂直互連器340交疊和/或對準，以使得其中心與第一垂直互連器340的第一端E1的中心重合。儘管著陸焊盤800被示出為具有平面圓形形狀，但本實施方式不限於此，著陸焊盤800的平面形狀可不同地修改。著陸焊盤800的平面寬度和/或直徑以下將稱為第四寬度W4。
第一再分佈導電層620A’可具有線部分620A-1’和焊盤部分620A-2’。線部分620A-1’可具有相對窄的寬度並在一個方向上延伸或在各種方向上彎曲，並且焊盤部分620A-2’可具有比線部分620A-1’相對更大的寬度以易於與著陸焊盤800連接。第一再分佈導電層620A’的焊盤部分620A-2’可在著陸焊盤800上與著陸焊盤800交疊和/或對準。具體地，焊盤部分620A-2’可與著陸焊盤800交疊和/或對準，使得其中心與著陸焊盤800的中心重合。儘管焊盤部分620A-2’被示出為具有平面圓形形狀，但本實施方式不限於此，焊盤部分620A-2’的平面形狀可不同地修改。焊盤部分620A-2’的平面寬度或直徑以下將稱為第三寬度W3。
焊盤部分620A-2’可藉由第一再分佈介電層（參見圖9的610’）的開口611連接到著陸焊盤800。開口611也可分別與焊盤部分620A-2’和著陸焊盤800交疊和/或對準。具體地，開口611的中心可與焊盤部分620A-2’的中心和著陸焊盤800的中心重合。儘管開口611被示出為具有平面圓形形狀，但本實施方式不限於此，開口611的平面形狀可不同地修改。開口611的平面寬度和/或直徑以下將稱為第二寬度W2。
總之，再分佈焊盤323A、第一垂直互連器340的第一端E1、第一再分佈介電層（參見圖9中的610’）的開口611、第一再分佈導電層620A’的焊盤部分620A-2’以及著陸焊盤800可彼此交疊和/或對準，以使得其中心彼此基本上重合。然而，在其它實施方式中，由於製程問題等，這些中心可略微移位。
儘管再分佈焊盤323A、第一垂直互連器340的第一端E1、第一再分佈介電層（參見圖9中的610’）的開口611、第一再分佈導電層620A’的焊盤部分620A-2’和著陸焊盤800的中心彼此基本上對準或者彼此略微移位，但是它們可被佈置為具有相同的間距，以使得可在其間進行電連接。即，當彼此相鄰的再分佈焊盤323A的中心之間的距離被稱為第一間距P1時，彼此相鄰的第一垂直互連器340的第一端E1的中心之間的距離、彼此相鄰的開口611的中心之間的距離、彼此相鄰的焊盤部分620A-2’的中心之間的距離以及彼此相鄰的著陸焊盤800的中心之間的距離可與第一間距P1基本上相同。
這裡，第一垂直互連器340的第一寬度W1可最小，並且著陸焊盤800的第四寬度W4和焊盤部分620A-2’的第三寬度W3可大於第一寬度W1，並且開口611的第二寬度W2可大於第一寬度W1，而小於第四寬度W4和第三寬度W3。第三寬度W3和第四寬度W4可彼此相同或相似。第一寬度W1可為幾微米至幾十微米。當第一寬度W1（即，第一垂直互連器340的厚度）太小時，在形成第一垂直互連器340時可能難以形成穩定的回路。換言之，可能難以製造在垂直方向上恒定地形成的第一垂直互連器340。另外，由於第一垂直互連器340的第二端E2的位移由於來自模製材料的流動的較大影響而過大，所以可能難以將著陸焊盤800連接到第一垂直互連器340。另一方面，當第一寬度W1具有過大的值時，可能難以利用使用毛細接合的引線接合設備形成回路。可考慮第一垂直互連器340的第二端E2的位移以及著陸焊盤800之間的距離來確定第四寬度W4。更具體地，如果第四寬度W4太小，則第一垂直互連器340與著陸焊盤800之間的連接可能困難。另一方面，如果第四寬度W4太大，則可能發生相鄰著陸焊盤800之間的電短路。為了解決這些問題，必須適當地調節第四寬度W4的下限和上限。例如，第四寬度W4的值可等於或大於晶片焊盤（未示出）或再分佈焊盤323A的側面的寬度W0和/或長度，並且小於第一間距P1。此外，第四寬度W4的值可為第一寬度W1的2至3倍。第三寬度W3可與第四寬度W4相同或相似。第二寬度W2的值可介於第三寬度W3和第四寬度W4與第一寬度W1之間。例如，第二寬度W2的值可為第一寬度W1的1.2至1.8倍。
此外，第一垂直互連器340的整個第二端E2可接觸著陸焊盤800的下表面。另選地，當第一垂直互連器340的第二端E2的位移較大時，第一垂直互連器340的第二端E2的一部分可接觸著陸焊盤800。然而，即使在這種情況下，第一垂直互連器340的第二端E2的與著陸焊盤800接觸的部分的面積也可超過預定水平，以將著陸焊盤800和第一垂直互連器340充分電連接。例如，如圖10C所示，當第一垂直互連器340的第二端E2的一部分（參見DI1）接觸著陸焊盤800，而剩餘部分（參見DI2）不與著陸焊盤800交疊時，第二端E2的該部分的直徑DI1的值可等於或大於總直徑DI的2/3，以滿足著陸焊盤800和第一垂直互連器340之間的電連接的要求。
根據上述半導體封裝件及其製造方法，即使發生垂直互連器的彎曲，藉由在再分佈導電層和垂直互連器之間放置相對大的著陸焊盤，再分佈導電層和垂直互連器也可容易地彼此連接。
此外，圖9和圖10A至圖10C示出圖2A至圖7的半導體封裝件中的垂直互連器、著陸焊盤和再分佈導電層的連接和佈置。然而，代替圖2A至圖7的半導體封裝件，本實施方式也可應用於使用垂直互連器的其它扇出半導體封裝件。這將在下面參照圖11A至圖12B作為示例描述。
圖11A是例示了根據另一實施方式的半導體封裝件的橫截面圖，圖11B是示出圖11A的半導體封裝件的晶片堆疊物和垂直互連器的平面圖。圖11A可包括沿著圖11B的線A4-A4’截取的橫截面圖。
參照圖11A和圖11B，半導體封裝件可包括晶片堆疊物1300，晶片堆疊物1300具有在基本上垂直的方向上堆疊的多個半導體晶片1300-1至1300-8。在此實施方式中，晶片堆疊物1300包括八個半導體晶片1300-1至1300-8。然而，本公開不限於此，包括在晶片堆疊物1300中的半導體晶片的數量可變化。
半導體晶片1300-1至1300-8中的每一個可包括設置有晶片焊盤1310的作用表面1301以及設置在作用表面1301的相反側的無作用表面1302。晶片焊盤1310可設置在作用表面1301的第一方向的兩個邊緣區域之一處（例如，左側）。另外，晶片焊盤1310可在第二方向上佈置成一排。然而，本公開不限於此，晶片焊盤1310的佈置方式可變化，只要晶片焊盤1310設置在第一方向的兩個邊緣區域中的任一個中即可。黏合層1330可形成在半導體晶片1300-1至1300-8中的每一個的無作用表面1302上。
半導體晶片1300-1至1300-8中的每一個可以是相同的記憶體晶片（例如，NAND快閃晶片）。然而，本公開不限於此，半導體晶片1300-1至1300-8可包括不同的記憶體晶片。
半導體晶片1300-1至1300-8可按作用表面1301面朝上的面向上方式堆疊。在這種情況下，半導體晶片1300-1至1300-8可從第一方向的與晶片焊盤1310相鄰的一側朝著被設置為與這一側相反的另一側在第一偏移方向上偏移堆疊，以使得半導體晶片1300-1至1300-8的所有晶片焊盤1310暴露。半導體晶片1300-1至1300-8在第二方向上的兩個側壁可彼此對準。
垂直互連器1340可在基本上垂直的方向上延伸，其第一端連接到基於偏移堆疊相應暴露的晶片焊盤1310。垂直互連器1340可以是接合引線。另選地，多個垂直互連器1340中連接到最上半導體晶片1300-8的垂直互連器1340可以是導電凸塊，剩餘垂直互連器1340可以是接合引線。
模製層1500可形成為覆蓋晶片堆疊物1300和垂直互連器1340，同時具有暴露垂直互連器1340的第二端的第一表面1501。
著陸焊盤1800可形成為藉由在模製層1500的第一表面1501上與各個垂直互連器1340對準來與各個垂直互連器1340的第二端接觸。
封裝再分佈層1600可包括：第一再分佈介電層1610，其覆蓋模製層1500的第一表面1501和著陸焊盤1800；再分佈導電層1620，其形成在第一再分佈介電層1610上並藉由第一再分佈介電層1610的開口1611連接到著陸焊盤1800；以及第二再分佈介電層1630，其覆蓋第一再分佈介電層1610和再分佈導電層1620。
著陸焊盤1800、第一再分佈介電層1610的開口1611以及再分佈導電層1620的佈置方式可與參照圖10A至圖10C描述的那些基本上相同。因此，將省略其詳細描述。
外部連接端子1700可藉由形成在第二再分佈介電層1630中的開口連接到再分佈導電層1620。
圖12A是例示了根據另一實施方式的半導體封裝件的橫截面圖，圖12B是示出圖12A的半導體封裝件的第一晶片堆疊物和第二晶片堆疊物以及第一垂直互連器和第二垂直互連器的平面圖。圖12A可包括沿著圖12B的線A5-A5’截取的橫截面圖。
參照圖12A和圖12B，半導體封裝件可包括：第一晶片堆疊物2300，其具有在垂直方向上堆疊的多個第一半導體晶片2300-1至2300-4；以及第二晶片堆疊物2400，其設置在第一晶片堆疊物2300上方並且包括在垂直方向上堆疊的多個第二半導體晶片2400-1至2400-4。在此實施方式中，第一晶片堆疊物2300和第二晶片堆疊物2400中的每一個包括四個半導體晶片。然而，本公開不限於此，包括在第一晶片堆疊物2300和第二晶片堆疊物2400中的每一個中的半導體晶片的數量可變化。
第一半導體晶片2300-1至2300-4中的每一個可包括設置有第一晶片焊盤2310的作用表面2301以及設置在作用表面2301的相反側的無作用表面2302。第一晶片焊盤2310可設置在作用表面2301的第一方向的兩個邊緣區域之一處（例如，左側）。另外，第一晶片焊盤2310可在第二方向上佈置成一排。然而，本公開不限於此，第一晶片焊盤2310的佈置方式可變化，只要第一晶片焊盤2310設置在第一方向的兩個邊緣區域中的任一個中即可。黏合層2330可形成在第一半導體晶片2300-1至2300-4中的每一個的無作用表面2302上。
第一半導體晶片2300-1至2300-4中的每一個可以是相同的記憶體晶片（例如，NAND快閃晶片）。然而，本公開不限於此。
第一半導體晶片2300-1至2300-4可按作用表面2301面朝上的面向上方式堆疊。在這種情況下，第一半導體晶片2300-1至2300-4可從第一方向的與第一晶片焊盤2310相鄰的一側朝著被設置為與這一側相反的另一側在第一偏移方向上偏移堆疊，以使得半導體晶片2300-1至2300-4的所有第一晶片焊盤2310暴露。第一半導體晶片2300-1至2300-4在第二方向上的兩個側壁可彼此對準。
第一垂直互連器2340可在基本上垂直的方向上延伸，其第一端連接到基於偏移堆疊相應暴露的第一晶片焊盤2310。第一垂直互連器2340可以是接合引線。
第二半導體晶片2400-1至2400-4中的每一個可包括設置有第二晶片焊盤2410的作用表面2401以及與作用表面2401相對設置的無作用表面2402。第二晶片焊盤2410可設置在作用表面2401的第一方向的兩個邊緣區域中的另一個處（例如，右側）。例如，第二半導體晶片2400-1至2400-4中的每一個可藉由將第一半導體晶片2300-1至2300-4繞基本上垂直的方向上的軸線旋轉180度來堆疊和形成。黏合層2430可形成在第二半導體晶片2400-1至2400-4中的每一個的無作用表面2402上。
第二半導體晶片2400-1至2400-4中的每一個可以是相同的記憶體晶片（例如，NAND快閃晶片）。另外，第二半導體晶片2400-1至2400-4中的每一個可以是與第一半導體晶片2300-1至2300-4相同的記憶體晶片。
第二半導體晶片2400-1至2400-4可按作用表面2401面朝上的面向上方式堆疊。在這種情況下，第二半導體晶片2400-1至2400-4可在與第一偏移方向相反的第二偏移方向上偏移堆疊，以使得第二半導體晶片2400-1至2400-4的所有第二晶片焊盤2410暴露。第二半導體晶片2400-1至2400-4在第二方向上的兩個側壁可彼此對準。
另外，第二晶片堆疊物2400可形成為暴露第一晶片堆疊物2300的所有第一晶片焊盤2310。這可藉由增加第二晶片堆疊物2400的最下第二半導體晶片2400-1與第一晶片堆疊物2300的最上第一半導體晶片2300-4之間在偏移方向上的距離和/或減小第二半導體晶片2400-1至2400之間的偏移來實現。
第二垂直互連器2440可在基本上垂直的方向上延伸，其第一端連接到基於偏移堆疊暴露的各個第二晶片焊盤2410。第二垂直互連器2440可以是接合引線。另選地，多個第二垂直互連器2440中的連接到最上第二半導體晶片2400-4的第二垂直互連器2440可以是導電凸塊，剩餘第二垂直互連器2440可以是接合引線。
模製層2500可形成為覆蓋第一晶片堆疊物2300和第二晶片堆疊物2400以及第一垂直互連器2340和第二垂直互連器2440，同時具有暴露第一垂直互連器2340和第二垂直互連器2440的第二端的第一表面2501。
著陸焊盤2800可形成為藉由在模製層2500的第一表面2501上與第一垂直互連器2340和第二垂直互連器2440對準來與第一垂直互連器2340和第二垂直互連器2440的第二端接觸。
封裝再分佈層2600可包括：第一再分佈介電層2610，其覆蓋模製層2500的第一表面2501和著陸焊盤2800；再分佈導電層2620，其形成在第一再分佈介電層2610上並且藉由第一再分佈介電層2610的開口2611連接到著陸焊盤2800；以及第二再分佈介電層2630，其覆蓋第一再分佈介電層2610和再分佈導電層2620。再分佈導電層2620可包括：第一再分佈導電層2620A，其藉由著陸焊盤2800連接到第一垂直互連器2340；以及第二再分佈導電層2620B，其藉由著陸焊盤2800連接到第二垂直互連器2440。
著陸焊盤2800、第一再分佈介電層2610的開口2611以及再分佈導電層2620的佈置方式可與參照圖10A至圖10C描述的那些基本上相同。因此，將省略其詳細描述。
外部連接端子2700可藉由形成在第二再分佈介電層2630中的開口連接到再分佈導電層2620。外部連接端子2700可包括連接到第一再分佈導電層2620A的第一外部連接端子2700A和連接到第二再分佈導電層2620B的第二外部連接端子2700B。
此外，在圖9的上述實施方式中，與形成在封裝再分佈層600’的第一再分佈介電層610’上的再分佈導電層620’不同，著陸焊盤800可形成為與模製層500直接接觸。這將參照圖13更詳細地描述。
圖13是圖9的半導體封裝件的區域R2的放大圖。
參照圖13，模製層500的第一表面501可比第一再分佈介電層610’的第一表面601粗糙。原因之一在於，模製層500包含諸如二氧化矽的大量填料。由於這種填料的存在，即使進行了研磨製程，模製層500的第一表面501也可能不平滑，特別是，在研磨製程期間產生的填料損耗可進一步增加第一表面501的粗糙度。
當模製層500的第一表面501的粗糙度大時，形成在其上的圖案形狀可能變形。更具體地，在模製層500的第一表面501上形成預定鍍覆圖案並蝕刻用於鍍覆圖案的種子層的製程中，所需的過蝕刻程度可隨第一表面501的粗糙度增加而增加，從而增加鍍覆圖案的損耗。當形成精細圖案（例如，具有窄線寬的再分佈導電層620’）時，鍍覆圖案的損耗可能成問題。
在本實施方式中，可在模製層500的第一表面501上形成具有相對大的尺寸的著陸焊盤800。然後，可形成覆蓋著陸焊盤800並具有比模製層500小的表面粗糙度的第一再分佈介電層610’。然後，具有精細線寬的再分佈導電層620’可在第一再分佈介電層610’上。因此，可獲得不受模製層500的第一表面501的粗糙度影響的半導體封裝件。
圖14示出例示了包括採用根據實施方式的半導體封裝件中的至少一個的記憶卡7800的電子系統的方塊圖。記憶卡7800包括諸如非揮發性記憶體裝置的記憶體7810以及記憶體控制器7820。記憶體7810和記憶體控制器7820可儲存數據或者讀出所儲存的數據。記憶體7810和記憶體控制器7820中的至少一個可包括根據所描述的實施方式的半導體封裝件中的至少一個。
記憶體7810可包括應用了本公開的實施方式的技術的非揮發性記憶體裝置。記憶體控制器7820可控制記憶體7810，使得響應於來自主機7830的讀/寫請求，讀出所儲存的數據或者儲存數據。
圖15示出例示了包括根據所描述的實施方式的半導體封裝件中的至少一個的電子系統8710的方塊圖。電子系統8710可包括控制器8711、輸入/輸出裝置8712和記憶體8713。控制器8711、輸入/輸出裝置8712和記憶體8713可藉由提供數據移動的路徑的總線8715來彼此聯接。
在實施方式中，控制器8711可包括一個或更多個微處理器、數位信號處理器、微控制器和/或能夠執行與這些組件相同的功能的邏輯元件。控制器8711或記憶體8713可包括根據本公開的實施方式的半導體封裝件中的一個或更多個。輸入/輸出裝置8712可包括選自鍵區、鍵盤、顯示裝置、觸摸屏等中的至少一個。記憶體8713是用於儲存數據的裝置。記憶體8713可儲存要由控制器8711執行的數據和/或命令等。
記憶體8713可包括諸如DRAM的揮發性記憶體裝置和/或諸如快閃的非揮發性記憶體裝置。例如，快閃可被安裝到諸如移動終端或桌上型電腦的信息處理系統。快閃可構成固態盤（SSD）。在這種情況下，電子系統8710可在快閃系統中穩定地儲存大量數據。
電子系統8710還可包括被配置為向通信網絡發送數據以及從通信網絡接收數據的介面8714。介面8714可為有線或無線型。例如，介面8714可包括天線或者有線或無線收發器。
電子系統8710可被實現為移動系統、個人計算機、工業計算機或者執行各種功能的邏輯系統。例如，移動系統可以是個人數位助理（PDA）、便攜式計算機、平板計算機、移動電話、智能電話、無線電話、膝上型計算機、記憶卡、數位音樂系統和信息發送/接收系統中的任一個。
如果電子系統8710表示能夠執行無線通信的設備，則電子系統8710可用在使用CDMA（碼分多址）、GSM（全球移動通信系統）、NADC（北美數位蜂窩）、E-TDMA（增強時分多址）、WCDMA（寬頻碼分多址）、CDMA2000、LTE（長期演進）或Wibro（無線寬頻互聯網）的技術的通信系統中。
儘管出於例示性目的描述了各種實施方式，但對於本領域技術人員而言將顯而易見的是，在不脫離以下申請專利範圍中限定的本公開的精神和範圍的情況下，可進行各種改變和修改。
100:半導體晶片 101:作用表面 102:無作用表面 103:側表面/第一側表面 104:側表面/第二側表面 105:側表面/第三側表面 106:側表面/第四側表面 110:晶片焊盤 110A:一側晶片焊盤 110B:另一側晶片焊盤 120:晶片再分佈層 121:再分佈介電層/第一再分佈介電層 123:再分佈導電層 123A:再分佈焊盤 123B:再分佈線 125:再分佈介電層/第二再分佈介電層 200:載體基板 201:第一表面 300:第一晶片堆疊物 300-1:第一半導體晶片 300-2:第一半導體晶片 300-3:第一半導體晶片 300-4:第一半導體晶片 301:作用表面 302:無作用表面 303:第一側表面 304:第二側表面 305:第三側表面 306:第四側表面 310:晶片焊盤 310A:一側晶片焊盤 310B:另一側晶片焊盤 323:再分佈導電層 323A:再分佈焊盤 323B:再分佈線 330:黏合層 340:第一垂直互連器 400:第二晶片堆疊物 400-1:第二半導體晶片 400-2:第二半導體晶片 400-3:第二半導體晶片 400-4:第二半導體晶片 401:作用表面 402:無作用表面 403:第一側表面 404:第二側表面 405:第三側表面 406:第四側表面 410:晶片焊盤 410A:一側晶片焊盤 410B:另一側晶片焊盤 423:再分佈導電層 423A:再分佈焊盤 423B:再分佈線 430:黏合層 440:第二垂直互連器 500:模製層 501:第一表面 600、600’:封裝再分佈層 610、610’:第一再分佈介電層 611:開口 620、620’:再分佈導電層 620A、620A’:第一再分佈導電層 620B、620B’:第二再分佈導電層 630、630’:第二再分佈介電層 700:外部連接端子 700A:第一外部連接端子 700B:第二外部連接端子 800:著陸焊盤 1300:晶片堆疊物 1300-1~1300-8:半導體晶片 1301:作用表面 1302:無作用表面 1310:晶片焊盤 1330:黏合層 1340:垂直互連器 1500:模製層 1501:第一表面 1600:封裝再分佈層 1610:第一再分佈介電層 1611:開口 1620:再分佈導電層 1630:第二再分佈介電層 1700:外部連接端子 1800:著陸焊盤 2300:第一晶片堆疊物 2300-1~2300-4:第一半導體晶片 2301:作用表面 2302:無作用表面 2310:第一晶片焊盤 2330:黏合層 2340:第一垂直互連器 2400:第二晶片堆疊物 2400-1~2400-4:第二半導體晶片 2401:作用表面 2402:無作用表面 2410:第二晶片焊盤 2430:黏合層 2440:第二垂直互連器 2500:模製層 2501:第一表面 2600:封裝再分佈層 2610:第一再分佈介電層 2611:開口 2620:再分佈導電層 2620A:第一再分佈導電層 2620B:第二再分佈導電層 2700:外部連接端子 2700A:第一外部連接端子 2700B:第二外部連接端子 2800:著陸焊盤 8710:電子系統 8711:控制器 8712:輸入/輸出單元 8713:記憶體 8714:介面 8715:匯流排
[圖1A]是例示了根據實施方式的半導體晶片的作用表面的平面圖。
[圖1B]是沿著圖1A的線A1-A1’截取的橫截面圖。
[圖2A、圖2B、圖3A、圖3B、圖4A、圖4B、圖5A、圖5B、圖6和圖7]是例示了根據實施方式的半導體封裝件及其製造方法的圖。
[圖8]例示了垂直引線的彎曲。
[圖9]是例示了根據另一實施方式的半導體封裝件及其製造方法的橫截面圖。
[圖10A]是基於連接到第一晶片堆疊物的最下半導體晶片並彼此相鄰的垂直互連器，圖9的半導體封裝件中的著陸焊盤和封裝再分佈層的放大平面圖。
[圖10B]是與圖10A的平面圖對應的橫截面圖。
[圖10C]是圖10A的一部分的放大平面圖。
[圖11A]是例示了根據另一實施方式的半導體封裝件的橫截面圖。
[圖11B]是示出圖11A的半導體封裝件的晶片堆疊物和垂直互連器的平面圖。
[圖12A]是例示了根據另一實施方式的半導體封裝件的橫截面圖。
[圖12B]是示出圖12A的半導體封裝件的第一晶片堆疊物和第二晶片堆疊物以及第一垂直互連器和第二垂直互連器的平面圖。
[圖13]是圖9的半導體封裝件的區域R2的放大圖。
[圖14]示出例示了採用包括根據實施方式的半導體封裝件的記憶卡的電子系統的方塊圖。
[圖15]示出例示了包括根據實施方式的半導體封裝件的另一電子系統的方塊圖。
300:第一晶片堆疊物
300-1:第一半導體晶片
300-2:第一半導體晶片
300-3:第一半導體晶片
300-4:第一半導體晶片
301:作用表面
302:無作用表面
323A:再分佈焊盤
340:第一垂直互連器
400:第二晶片堆疊物
400-1:第二半導體晶片
400-2:第二半導體晶片
400-3:第二半導體晶片
400-4:第二半導體晶片
401:作用表面
402:無作用表面
410A:一側晶片焊盤
430:黏合層
440:第二垂直互連器
500:模製層
501:第一表面
600’:封裝再分佈層
610’:第一再分佈介電層
611:開口
620’:再分佈導電層
620A’:第一再分佈導電層
620B’:第二再分佈導電層
630’:第二再分佈介電層
700:外部連接端子
700A:第一外部連接端子
700B:第二外部連接端子
800:著陸焊盤

Claims (27)

  1. 一種半導體封裝件，該半導體封裝件包括： 晶片堆疊物，該晶片堆疊物包括在垂直方向上堆疊的多個半導體晶片； 多個垂直互連器，各個垂直互連器具有分別連接到所述多個半導體晶片的第一端，並且在所述垂直方向上延伸； 模製層，該模製層覆蓋所述晶片堆疊物和所述垂直互連器，同時暴露所述垂直互連器的第二端； 多個著陸焊盤，多個所述著陸焊盤形成在所述模製層的一個表面上方以分別與所述垂直互連器的所述第二端接觸，其中，多個所述著陸焊盤是導電的並且分別與所述垂直互連器的所述第一端交疊；以及 封裝再分佈層，該封裝再分佈層藉由所述著陸焊盤電連接到所述垂直互連器。
  2. 根據請求項1所述的半導體封裝件，其中，多個所述著陸焊盤的間距等於多個所述垂直互連器的所述第一端的間距。
  3. 根據請求項1所述的半導體封裝件，其中，所述著陸焊盤的中心與所述垂直互連器的所述第一端的中心重合。
  4. 根據請求項1所述的半導體封裝件，其中，所述垂直互連器的所述第二端的中心不與各個所述著陸焊盤的中心或所述垂直互連器的各個第一端的中心重合。
  5. 根據請求項1所述的半導體封裝件，其中，所述著陸焊盤的寬度大於所述垂直互連器的寬度。
  6. 根據請求項1所述的半導體封裝件，其中，各個所述半導體晶片包括連接到所述垂直互連器的所述第一端的焊盤，並且 所述著陸焊盤的寬度等於或大於所述焊盤的寬度。
  7. 根據請求項1所述的半導體封裝件，其中，各個所述半導體晶片包括連接到所述垂直互連器的所述第一端的焊盤， 多個所述著陸焊盤的間距等於多個所述垂直互連器的所述第一端的間距和多個所述焊盤的間距，並且 所述著陸焊盤的寬度的值小於所述間距。
  8. 根據請求項1所述的半導體封裝件，其中，所述封裝再分佈層包括： 第一再分佈介電層，所述第一再分佈介電層形成在所述模製層的所述一個表面上以覆蓋所述著陸焊盤，並且具有分別暴露所述著陸焊盤的多個開口； 多個再分佈導電層，多個所述再分佈導電層形成在所述第一再分佈介電層上，並且各個所述再分佈導電層包括具有相對小的寬度的線部分以及具有相對大的寬度並且與各個所述開口交疊的焊盤部分；以及 第二再分佈介電層，該第二再分佈介電層覆蓋所述第一再分佈介電層和所述再分佈導電層。
  9. 根據請求項8所述的半導體封裝件，其中，多個所述著陸焊盤的間距、多個所述焊盤部分的間距、多個所述垂直互連器的所述第一端的間距以及多個所述開口的間距彼此相等。
  10. 根據請求項8所述的半導體封裝件，其中，選自所述著陸焊盤的中心、所述焊盤部分的中心、所述垂直互連器的所述第一端的中心和所述開口的中心中的至少兩個彼此重合。
  11. 根據請求項1所述的半導體封裝件，其中，所述垂直互連器的所述第二端的一部分接觸各個所述著陸焊盤，並且 所述垂直互連器的所述第二端的所述部分的寬度是所述垂直互連器的寬度的至少2/3。
  12. 根據請求項1所述的半導體封裝件，其中，所述垂直互連器包括接合引線。
  13. 根據請求項8所述的半導體封裝件，其中，所述模製層的所述一個表面的粗糙度大於所述第一再分佈介電層的面向所述再分佈導電層的一個表面的粗糙度。
  14. 根據請求項13所述的半導體封裝件，其中，所述著陸焊盤與所述模製層的所述一個表面直接接觸，並且 所述再分佈導電層與所述第一再分佈介電層的所述一個表面直接接觸。
  15. 根據請求項1所述的半導體封裝件，其中，與所述晶片堆疊物的所述多個半導體晶片中的最上半導體晶片連接的所述垂直互連器包括導電凸塊，並且 其中，與所述最上半導體晶片以外的剩餘半導體晶片連接的所述垂直互連器包括接合引線。
  16. 根據請求項1所述的半導體封裝件，其中，所述多個半導體晶片包括相同的記憶體晶片。
  17. 根據請求項1所述的半導體封裝件，其中，所述多個半導體晶片中的每一個包括形成在面向所述封裝再分佈層的作用表面上的晶片焊盤， 其中，所述多個半導體晶片偏移堆疊以暴露所述多個半導體晶片的晶片焊盤，並且 其中，所述垂直互連器的所述第一端連接到所述晶片焊盤。
  18. 根據請求項17所述的半導體封裝件，其中，所述晶片焊盤形成在所述作用表面的一個邊緣區域中，並且 其中，所述半導體晶片在遠離所述一個邊緣區域的方向上偏移堆疊。
  19. 根據請求項17所述的半導體封裝件，其中，所述多個半導體晶片包括在第一偏移方向上偏移堆疊的多個第一半導體晶片以及在所述第一半導體晶片上方在與所述第一偏移方向相反的第二偏移方向上偏移堆疊的多個第二半導體晶片。
  20. 根據請求項19所述的半導體封裝件，其中，所述第一半導體晶片的所述晶片焊盤形成在所述作用表面的一個邊緣區域中， 其中，所述第二半導體晶片的所述晶片焊盤形成在所述作用表面的與所述一個邊緣區域相對的另一邊緣區域中， 其中，所述第一半導體晶片在遠離所述一個邊緣區域的方向上偏移堆疊，並且 其中，所述第二半導體晶片在遠離所述另一邊緣區域的方向上偏移堆疊。
  21. 根據請求項19所述的半導體封裝件，其中，所述第二半導體晶片具有所述第一半導體晶片繞平行於所述垂直方向的軸線旋轉180度的狀態。
  22. 根據請求項1所述的半導體封裝件，其中，除了至少最上半導體晶片之外，所述多個半導體晶片中的每一個包括：由第一方向上的兩個側表面以及與所述第一方向交叉的第二方向上的兩個側表面界定的作用表面；設置在所述作用表面的靠近所述第一方向上的一個側表面的邊緣處的第一一側晶片焊盤；設置在所述作用表面的靠近所述第一方向上的另一側表面的邊緣處的第一另一側晶片焊盤；以及電連接到所述第一另一側晶片焊盤並且設置在所述作用表面的靠近所述第二方向上的一個側表面的邊緣處的第一再分佈焊盤， 其中，所述多個半導體晶片在與所述第一方向和所述第二方向交叉的第三方向上朝著一側偏移堆疊，所述一側遠離所述第一方向上的所述一個側表面和所述第二方向上的所述一個側表面，以便暴露所述第一一側晶片焊盤和所述第一再分佈焊盤， 其中，與除了所述最上半導體晶片之外的所述多個半導體晶片電連接的多個所述垂直互連器的所述第一端分別連接到所述第一一側晶片焊盤和所述第一再分佈焊盤。
  23. 根據請求項22所述的半導體封裝件，其中，所述第一另一側晶片焊盤的數量小於所述第一一側晶片焊盤的數量。
  24. 一種半導體封裝件，該半導體封裝件包括： 在垂直方向上堆疊的多個第一半導體晶片； 在所述第一半導體晶片上方在所述垂直方向上堆疊的多個第二半導體晶片； 多個垂直互連器，各個所述垂直互連器具有分別連接到所述多個第一半導體晶片和所述多個第二半導體晶片的第一端，並且在所述垂直方向上延伸； 模製層，該模製層覆蓋所述多個第一半導體晶片和所述多個第二半導體晶片以及所述垂直互連器，同時暴露所述垂直互連器的第二端； 多個著陸焊盤，多個所述著陸焊盤形成在所述模製層的一個表面上方以分別與所述垂直互連器的所述第二端接觸，其中，多個所述著陸焊盤是導電的並且分別與所述垂直互連器的所述第一端交疊；以及 封裝再分佈層，該封裝再分佈層藉由所述著陸焊盤電連接到所述垂直互連器， 其中，所述多個第一半導體晶片中的每一個包括：由所述第一半導體晶片在第一方向上的兩個側表面以及所述第一半導體晶片在與所述第一方向交叉的第二方向上的兩個側表面界定的作用表面；設置在所述作用表面的靠近所述第一方向上的一個側表面的邊緣處的第一一側晶片焊盤；設置在所述作用表面的靠近所述第一方向上的另一側表面的邊緣處的第一另一側晶片焊盤；以及電聯接到所述第一另一側晶片焊盤並且設置在所述作用表面的靠近所述第二方向上的一個側表面的邊緣處的第一再分佈焊盤， 其中，所述多個第一半導體晶片在與所述第一方向和所述第二方向交叉的第三方向上朝著一側偏移堆疊，所述一側遠離所述第一方向上的所述一個側表面和所述第二方向上的所述一個側表面，以便暴露所述第一一側晶片焊盤和所述第一再分佈焊盤， 其中，連接到所述第一半導體晶片的多個所述垂直互連器的所述第一端分別連接到所述第一一側晶片焊盤和所述第一再分佈焊盤， 其中，除了至少最上第二半導體晶片之外，所述多個第二半導體晶片處於與所述多個第一半導體晶片繞平行於所述垂直方向的一個軸線旋轉180度的狀態相同的狀態，並且各個所述第二半導體晶片包括位於與所述第一一側晶片焊盤、所述第一另一側晶片焊盤和所述第一再分佈焊盤的位置相反的位置的第二一側晶片焊盤、第二另一側晶片焊盤和第二再分佈焊盤， 其中，所述多個第二半導體晶片在與所述多個第一半導體晶片的偏移堆疊方向相反的方向上偏移堆疊，以便暴露所述第二一側晶片焊盤和所述第二再分佈焊盤， 其中，分別與除了至少所述最上第二半導體晶片之外的所述多個第二半導體晶片電聯接的多個所述垂直互連器的所述第一端分別連接到所述第二一側晶片焊盤和所述第二再分佈焊盤。
  25. 根據請求項24所述的半導體封裝，其中，所述第一另一側晶片焊盤的數量小於所述第一一側晶片焊盤的數量，並且 其中，所述第二另一側晶片焊盤的數量小於所述第二一側晶片焊盤的數量。
  26. 一種製造半導體封裝件的方法，該方法包括以下步驟： 在基板上在垂直方向上堆疊多個半導體晶片以形成晶片堆疊物； 形成在所述垂直方向上延伸的多個垂直互連器，多個所述垂直互連器的第一端分別連接到所述多個半導體晶片； 形成模製層以覆蓋所述晶片堆疊物和所述垂直互連器，同時暴露所述垂直互連器的第二端； 在所述模製層上方形成多個著陸焊盤以分別與所述垂直互連器的所述第二端接觸，其中，多個所述著陸焊盤是導電的並且分別與所述垂直互連器的所述第一端交疊；以及 形成藉由所述著陸焊盤電連接到所述垂直互連器的封裝再分佈層。
  27. 根據請求項26所述的方法，其中，形成所述封裝再分佈層的步驟還包括以下步驟： 在所述模製層的一個表面上形成第一再分佈介電層以覆蓋所述著陸焊盤，並且所述第一再分佈介電層具有分別暴露所述著陸焊盤的多個開口； 在所述第一再分佈介電層上形成多個再分佈導電層，並且各個所述再分佈導電層包括具有相對小的寬度的線部分以及具有相對大的寬度並且與各個所述開口交疊的焊盤部分；以及 形成第二再分佈介電層以覆蓋所述第一再分佈介電層和所述再分佈導電層。
TW109123165A 2019-10-01 2020-07-09 包括堆疊的半導體晶片的半導體封裝件及其製造方法 TWI841757B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020190121521A KR20210039112A (ko) 2019-10-01 2019-10-01 적층 반도체 칩을 포함하는 반도체 패키지
KR10-2019-0121521 2019-10-01

Publications (2)

Publication Number Publication Date
TW202115837A true TW202115837A (zh) 2021-04-16
TWI841757B TWI841757B (zh) 2024-05-11

Family

ID=

Also Published As

Publication number Publication date
US11430767B2 (en) 2022-08-30
CN112599498A (zh) 2021-04-02
US20210098425A1 (en) 2021-04-01
KR20210039112A (ko) 2021-04-09

Similar Documents

Publication Publication Date Title
CN105390464B (zh) 半导体装置和制造半导体装置的方法
US11430767B2 (en) Semiconductor package including stacked semiconductor chips
US10658332B2 (en) Stack packages including bridge dies
US20110244634A1 (en) Semiconductor package and methods of manufacturing the same
JP2015517745A (ja) ワイヤボンド相互接続を用いた基板レス積層可能パッケージ
CN106298731B (zh) 电路板和包括该电路板的半导体封装件
TW201705429A (zh) 堆疊封裝以及製造該堆疊封裝的方法
CN112466835B (zh) 半导体封装及其制造方法
US9159705B2 (en) Semiconductor chip connecting semiconductor package
US11637089B2 (en) Semiconductor package including stacked semiconductor chips
TWI708293B (zh) 包括升高襯墊上的貫穿模球連接體的半導體封裝及其製造方法
US20160079206A1 (en) Semiconductor package, package-on-package device including the same, and mobile device including the same
US11133287B2 (en) Semiconductor package including stacked semiconductor chips and method for fabricating the same
CN111883489B (zh) 包括扇出子封装件的层叠封装件
CN112103283B (zh) 包括支撑基板的层叠封装件
US20220059503A1 (en) Semiconductor package including vertical interconnector
TW202117997A (zh) 包括橋接晶粒的半導體封裝件
TW201935584A (zh) 半導體封裝
US11444063B2 (en) Semiconductor package including vertical interconnector
TW201739004A (zh) 半導體模組以及製造其的方法
US20220189906A1 (en) Semiconductor package including stacked semiconductor chips
TW202236561A (zh) 包括貫通電極的半導體晶片以及包括其的半導體封裝件
CN114141745A (zh) 包括层叠的半导体芯片的半导体封装及其制造方法
CN117673019A (zh) 微电子装置封装以及相关的方法及系统
JP2006040983A (ja) 半導体装置の製造方法