TW202105052A - 用於積體電路之半自動化設計的方法、電腦程式產品以及系統 - Google Patents

用於積體電路之半自動化設計的方法、電腦程式產品以及系統 Download PDF

Info

Publication number
TW202105052A
TW202105052A TW108138541A TW108138541A TW202105052A TW 202105052 A TW202105052 A TW 202105052A TW 108138541 A TW108138541 A TW 108138541A TW 108138541 A TW108138541 A TW 108138541A TW 202105052 A TW202105052 A TW 202105052A
Authority
TW
Taiwan
Prior art keywords
circuit
semi
sub
partial
information
Prior art date
Application number
TW108138541A
Other languages
English (en)
Other versions
TWI789555B (zh
Inventor
劉先鳳
Original Assignee
大陸商廈門星宸科技有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 大陸商廈門星宸科技有限公司 filed Critical 大陸商廈門星宸科技有限公司
Publication of TW202105052A publication Critical patent/TW202105052A/zh
Application granted granted Critical
Publication of TWI789555B publication Critical patent/TWI789555B/zh

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/392—Floor-planning or layout, e.g. partitioning or placement
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/36—Circuit design at the analogue level
    • G06F30/367—Design verification, e.g. using simulation, simulation program with integrated circuit emphasis [SPICE], direct methods or relaxation methods
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/36—Circuit design at the analogue level
    • G06F30/373—Design optimisation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
    • H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2111/00—Details relating to CAD techniques
    • G06F2111/20—Configuration CAD, e.g. designing by assembling or positioning modules selected from libraries of predesigned modules

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Architecture (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本發明提供一種用於一積體電路之半自動化設計的方法、電腦程式產品以及系統，其中該積體電路包含一第一局部電路以及一第二局部電路。該方法包含：直接利用一組預先設計的預定電路資訊來作為該第一局部電路的電路資訊；以及透過一自動化設計流程來產生該第二局部電路的電路資訊。

Description

用於積體電路之半自動化設計的方法、電腦程式產品以及系統
本發明係關於積體電路設計，尤指一種用於積體電路之半自動化設計的方法、電腦程式產品以及系統。
設計一高效能的積體電路通常需要花費大量的時間去針對其內的一或多個組成電路區塊進行最佳化，而為了降低成本，相關技術也開始嘗試將自動化設計應用於過去必須由工程師手動設計的電路，例如鎖相迴路。然而，在相關技術中目前提出的自動化設計流程仍遭遇許多的困難，例如，在該自動化設計流程中有過多的變數，造成在實作上難以收斂出明確的結果。因此，需要一種新穎的電路設計方法、電腦程式產品以及相關系統，以將自動化設計應用於高效能的積體電路的設計流程中。
因此，本發明之一目的在於提供一種用於一積體電路（例如鎖相迴路）之半自動化設計的方法、電腦程式產品以及系統，以在沒有副作用或較不會帶來副作用的情況下將自動化設計應用於該積體電路的設計流程中來縮短設計該積體電路所需要的時間。
本發明至少一實施例提供一種用於一積體電路之半自動化設計的方法，其中該積體電路包含一第一局部電路以及一第二局部電路。該方法包含：直接利用預先設計的預定電路資訊來作為該第一局部電路的電路資訊；以及透過一自動化設計流程來產生該第二局部電路的電路資訊。
本發明至少一實施例提供一種用於一積體電路的半自動化設計系統，其中該積體電路包含一第一局部電路以及一第二局部電路。該半自動化設計系統包含一儲存系統以及耦接至該儲存系統的一處理電路，其中該儲存系統可用來儲存於一半自動化設計流程中所需的資料以及對應於該半自動化設計流程的一程式碼，以及該處理電路可用來執行該程式碼以控制該半自動化設計系統進行該半自動化設計流程。尤其是，該半自動化設計系統可直接利用預先設計的預定電路資訊來作為該第一局部電路的電路資訊，並且該半自動化設計系統可透過一自動化設計流程來產生該第二局部電路的電路資訊。
本發明至少一實施例提供一種用於一鎖相迴路之半自動化設計的方法，其中該鎖相迴路包含一相位頻率偵測器、一充電幫浦（charge pump, CP）、一迴路濾波器、一電壓控制振盪器以及一除頻器。該方法包含：直接利用預先設計的預定電路資訊來作為該相位頻率偵測器、該充電幫浦與該除頻器的電路資訊；以及透過一自動化設計流程來產生該電壓控制振盪器與該迴路濾波器的電路資訊。
本發明至少一實施例提供一種用於一積體電路的半自動化設計電腦程式產品，其中該積體電路包含一第一局部電路以及一第二局部電路。經由一電腦載入該半自動化設計電腦程式產品，該電腦可執行下列運作：直接利用一組預先設計的預定電路資訊來作為該第一局部電路的電路資訊；以及透過一自動化設計流程來產生該第二局部電路的電路資訊。
本發明所提供的半自動化設計方法、半自動化設計電腦程式產品以及半自動化設計系統能僅針對一積體電路中的一部分進行自動化設計，以使得一電路設計流程中的變數能被妥善的管理。如此一來，透過自動化設計產生的電路能大幅的縮短所需的設計時間，且該積體電路中的其他部分不會導入額外的變數造成自動化設計難以實施的問題。因此，本發明能在沒有副作用或較不會帶來副作用的情況下解決相關技術的問題。
於說明書及後續的申請專利範圍當中使用了某些詞彙來指稱特定的元件。所屬領域中具有通常知識者應可理解，硬體製造商可能會用不同的名詞來稱呼同樣的元件。本說明書及後續的申請專利範圍並不以名稱的差異來作為區分元件的方式，而是以元件在功能上的差異來作為區分的準則。於通篇說明書及後續的請求項當中所提及的「包含」係為一開放式的用語，故應解釋成「包含但不限定於」。另外，「耦接」一詞在此係包含任何直接及間接的電氣連接手段。因此，若文中描述一第一裝置耦接於一第二裝置，則代表該第一裝置可直接電氣連接於該第二裝置，或透過其他裝置或連接手段間接地電氣連接至該第二裝置。
第1圖為依據本發明一實施例之半自動化設計系統10的示意圖。半自動化設計系統10可用於一積體電路之半自動化設計。在本實施例中，半自動化設計系統10可包含一儲存系統120以及耦接至儲存系統120的一處理電路140，其中儲存系統120可用來儲存於一半自動化設計流程中所需的資料諸如輸入資料120D以及一半自動化設計電腦程式產品諸如對應於該半自動化設計流程的一程式碼120C，而處理電路140可用來執行程式碼120C以控制半自動化設計系統10進行該半自動化設計流程來進行一積體電路的半自動化設計。半自動化設計系統10的例子可包含（但不限於）個人電腦、伺服器或是任意適合執行該半自動化設計流程的電子系統，其中處理電路140可以是處理器，以及儲存系統120可以是揮發性記憶體或是非揮發性記憶體。
請連同第1圖參考第2圖。第2圖為依據本發明一實施例之一積體電路20的示意圖。積體電路20可為一鎖相迴路，其中積體電路20可包含一第一局部電路220以及一第二局部電路240。在本實施例中，第一局部電路220可包含一相位頻率偵測器222、一充電幫浦（charge pump, CP）224（例如一可編程（programmable）充電幫浦）及／或一除頻器226（例如一可編程除頻器），而第二局部電路220可包含一迴路濾波器242及／或一電壓控制振盪器244。在本實施例中，充電幫浦224耦接至相位頻率偵測器222，迴路濾波器242以及電壓控制振盪器均耦接至充電幫浦224，電壓控制振盪器244的輸出端子耦接至除頻器226的輸入端子，以及除頻器226的輸出端子耦接至相位頻率偵測器222的輸入端子。在該鎖相迴路的運作中，相位頻率偵測器222可接收一參考時脈訊號REF以及來自除頻器226的一回授訊號FB（透過對電壓控制振盪器244的振盪輸出訊號OSC_OUT進行除頻而產生），以及耦接至電壓控制振盪器244的輸出端子的一除頻器262可對電壓控制振盪器244的振盪輸出訊號OSC_OUT進行除頻來產生一輸出時脈訊號OUT，以作為後續電路操作所需的時脈訊號。鎖相迴路設計之相關領域者可依據第2圖所示之電路架構了解積體電路20的操作細節，為簡明起見在此不贅述。請注意，除頻器262是一個選擇性的元件，例如，於其它應用中，積體電路20可適當修改而省略除頻器262。
在積體電路20之半自動化設計流程中，半自動化設計系統10可直接利用預先設計的預定電路資訊來作為第一局部電路220的電路資訊；例如，輸入資料120D可包含預先設計的相位頻率偵測器222、充電幫浦224以及除頻器226的電路資訊，因此半自動化設計系統10在後續的流程中不需再耗費額外的時間成本去進行相位頻率偵測器222、充電幫浦224以及除頻器226的自動化設計。在某些實施例中，第一局部電路220中的一或多個子電路可利用可編程的電路來實施，諸如一可編程充電幫浦及／或一可編程除頻器，但本發明不限於此。另外，半自動化設計系統10可透過一自動化設計流程來產生第二局部電路240的電路資訊，例如，第二局部電路240可包含一第一子電路（例如電壓控制振盪器244）以及一第二子電路（例如迴路濾波器242），以及該自動化設計流程可包含一第一自動化設計子流程以及一第二自動化設計子流程，其中半自動化設計系統10可先透過該第一自動化設計子流程產生電壓控制振盪器244的電路資訊（例如電壓控制振盪器244中各個電晶體的大小或是電壓控制振盪器244的一增益（gain）），接著再透過該第二自動化設計子流程來依據電壓控制振盪器244的電路資訊以產生迴路濾波器242的電路資訊（例如透過數學運算取得迴路濾波器的各個參數，諸如其內的電阻值以及電容值）。在本實施例中，用來產生電壓控制振盪器244的電路資訊的該第一自動化設計子流程不限於特定類型的自動化設計方法，凡是能透過一電腦或伺服器自動完成一電壓控制振盪器的設計而不需透過工程師手動操作者，均適用於上述第一自動化設計子流程，為簡明起見在此不贅述。
另外，上述半自動化設計流程可另包含配置積體電路20的電路佈局。在產生第二局部電路240的電路資訊（例如電壓控制振盪器244的電路資訊以及迴路濾波器242的電路資訊）以前，半自動化設計系統10可預先配置第一局部電路220以及第二局部電路240在一實體晶片中的佈局方式。由於第二佈局電路240的電路資訊（例如其內的電晶體大小）是透過一自動化設計流程來產生，因此在進行該自動化設計流程以前，第二局部電路240在該實體晶片中所需要的佈局空間尚未被決定。為了確保提供給第二局部電路240的一佈局區域適用第二局部電路240的電路資訊（透過該自動化設計流程產生的電路資訊），在該實體晶片中配置給第二局部電路240的該佈局區域可包含一預留空間，因此該佈局區域能容許第二佈局電路240使用多種不同的電晶體大小的設計。尤其是，半自動化設計系統10在該實體晶片中配置給電壓控制振盪器244的一第一佈局區域可包含一第一預留空間，以確保該第一佈局區域適用電壓控制振盪器244的電路資訊（例如其內的電晶體大小）；以及半自動化設計系統10在該實體晶片中配置給迴路濾波器242的一第二佈局區域可包含一第二預留空間，以確保該第二佈局區域適用迴路濾波器242的電路資訊（例如其內的電晶體大小）。
為便於理解本發明所提供的半自動化設計方法，請連同第1圖以及第2圖來參考第3圖。第3圖為依據本發明一實施例之用於一積體電路（諸如積體電路20）之半自動化設計的方法的工作流程。需注意的是，第3圖所示之工作流程只是為了說明之目的，並非本發明的限制，因此一或多個步驟可在第3圖所示之工作流程中被新增、刪除或修改。此外，假若可得到相同的結果，則這些步驟不一定要完全遵照第3圖所示的順序來執行。
在步驟310中，半自動化設計系統10可從外部接收輸入資料120D，並且將輸入資料120D儲存於儲存系統120中。輸入資料120D可包含預先設計的預定電路資訊（例如相位頻率偵測器222、充電幫浦224、除頻器226以及其他的電路區塊的電路描述檔以及佈局檔），且可另包含進行第二局部電路240之自動化設計時所需要的所有資料（諸如描述第二局部電路240的目標規格的一規則（criteria）檔等等）。
在步驟320中，半自動化設計系統10可直接利用該預定電路資訊來作為第一局部電路220（諸如其內的相位頻率偵測器222、充電幫浦224以及除頻器226）的電路資訊。因此，在後續步驟中，半自動化設計系統10不需再耗費額外的時間成本來設計相位頻率偵測器222、充電幫浦224以及除頻器226。
在步驟330中，半自動化設計系統10可透過一自動化設計流程中之一第一自動化設計子流程來產生第二局部電路240中之一第一子電路（例如電壓控制振盪器244）的電路資訊（例如一電路描述檔（包含有電壓控制振盪器244中的電晶體的大小及／或電壓控制振盪器244的一增益）及／或對應的佈局檔）。
在步驟340中，半自動化設計系統10可透過該自動化設計流程中之一第二自動化設計子流程來依據該第一子電路的電路資訊（例如電壓控制振盪器244的該增益）產生第二局部電路240中之一第二子電路（例如迴路濾波器242）的電路資訊（例如一電路描述檔（包含有迴路濾波器242中的一或多個參數諸如電阻值以及電容值）及／或對應的佈局檔）。
在步驟350中，半自動化設計系統10可依據於以上步驟中所產生的全部電路資訊（諸如該預定電路資訊、電壓控制振盪器的電路資訊以及迴路濾波器的電路資訊）來產生積體電路20的完整電路資訊，並接著完成積體電路20的佈局的整合。
總結來說，本發明所提供之用於一積體電路之半自動化設計的方法以及系統能將該積體電路分為兩個部份，其中一部份是直接利用預先設計的電路資訊或是現有的電路資訊，而另一部分則是藉由自動化設計流程來產生。由於該積體電路並非完全由自動化設計流程來設計，因此相較於相關技術中的全自動化設計流程，本發明所提供的半自動化設計流程（一部分為預先設計電路資訊的或是現有的電路資訊，而另一部份是藉由自動化設計流程（例如，該系統依據程式指令執行相對應的運作，而此過程中不需要透過額外的人力去操作，亦即自動化設計流程無需使用者的介入）來產生）能減少於進行自動化設計流程時的需考量的變數。
請注意，上述實施例僅以鎖相迴路為例來說明本發明所揭示之半自動化設計流程的操作，然而，本發明並不以此為限，任何應用本發明所揭示之半自動化設計流程所設計的積體電路（包含預先設計的局部電路以及透過自動化設計流程所設計的局部電路）均屬本發明的範疇。此外，第2圖所示的鎖相迴路架構僅作為範例說明，本發明所揭示之半自動化設計流程可適用於其它的鎖相迴路架構，這些設計上的變化亦屬本發明的範疇。 以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。
10:半自動化設計系統 120:儲存系統 120D:輸入資料 120C:程式碼 140:處理電路 20:積體電路 220:第一局部電路 222:相位頻率偵測器 224:充電幫浦 226、262:除頻器 240:第二局部電路 242:迴路濾波器 244:電壓控制振盪器 310、320、330、340、350:步驟 REF:參考時脈訊號 FB:回授時脈訊號 OUT:輸出時脈訊號 OSC_OUT:振盪輸出訊號
第1圖為依據本發明一實施例之一半自動化設計系統的示意圖。 第2圖為依據本發明一實施例之一積體電路的示意圖。 第3圖為依據本發明一實施例之用於一積體電路之半自動化設計的方法的工作流程。
310、320、330、340、350:步驟

Claims (28)

  1. 一種用於一積體電路之半自動化設計的方法，該積體電路包含一第一局部電路以及一第二局部電路，該方法包含： 直接利用一組預先設計的預定電路資訊來作為該第一局部電路的電路資訊；以及 透過一自動化設計流程來產生該第二局部電路的電路資訊。
  2. 如申請專利範圍第1項所述之方法，其中該第二局部電路包含一第一子電路以及一第二子電路，該自動化設計流程包含一第一自動化設計子流程以及一第二自動化設計子流程，以及透過該自動化設計流程來產生該第二局部電路的電路資訊的步驟包含： 透過該第一自動化設計子流程產生該第一子電路的電路資訊；以及 透過該第二自動化設計子流程來依據該第一子電路的電路資訊產生該第二子電路的電路資訊。
  3. 如申請專利範圍第2項所述之方法，其中該積體電路係一鎖相迴路。
  4. 如申請專利範圍第3項所述之方法，其中該第一局部電路包含一相位頻率偵測器、一充電幫浦（charge pump, CP）或一除頻器。
  5. 如申請專利範圍第1項所述之方法，其中該第二局部電路包含一電壓控制振盪器。
  6. 如申請專利範圍第5項所述之方法，其中該第二局部電路的電路資訊包含該電壓控制振盪器的一增益（gain）。
  7. 如申請專利範圍第1項所述之方法，其中該第二局部電路包含一迴路濾波器。
  8. 如申請專利範圍第1項所述之方法，另包含： 在產生該第二局部電路的電路資訊以前，預先配置該第一局部電路以及該第二局部電路在一實體晶片中的佈局方式，其中在該實體晶片中配置給該第二局部電路的一佈局區域包含一預留空間，以確保該佈局區域適用該第二局部電路的電路資訊。
  9. 一種用於一積體電路的半自動化設計系統，該積體電路包含一第一局部電路以及一第二局部電路，該半自動化設計系統包含： 一儲存系統，用來儲存於一半自動化設計流程中所需的資料以及對應於該半自動化設計流程的一程式碼；以及 一處理電路，耦接至該儲存系統，用來執行該程式碼以控制該半自動化設計系統進行該半自動化設計流程，其中： 該半自動化設計系統直接利用預先設計的預定電路資訊來作為該第一局部電路的電路資訊；以及 該半自動化設計系統透過一自動化設計流程來產生該第二局部電路的電路資訊。
  10. 如申請專利範圍第9項所述之半自動化設計系統，其中該第二局部電路包含一第一子電路以及一第二子電路，該自動化設計流程包含一第一自動化設計子流程以及一第二自動化設計子流程，以及該半自動化設計系統於該自動化設計流程中的運作包含： 該半自動化設計系統透過該第一自動化設計子流程產生該第一子電路的電路資訊；以及 該半自動化設計系統透過該第二自動化設計子流程來依據該第一子電路的電路資訊產生該第二子電路的電路資訊。
  11. 如申請專利範圍第9項所述之半自動化設計系統，其中該積體電路係一鎖相迴路。
  12. 如申請專利範圍第11項所述之半自動化設計系統，其中該第一局部電路包含一相位頻率偵測器、一充電幫浦（charge pump, CP）或一除頻器。
  13. 如申請專利範圍第9項所述之半自動化設計系統，其中該第二局部電路包含一電壓控制振盪器。
  14. 如申請專利範圍第13項所述之半自動化設計系統，其中該第二局部電路的電路資訊包含該電壓控制振盪器的一增益（gain）。
  15. 如申請專利範圍第9項所述之半自動化設計系統，其中該第二局部電路包含一迴路濾波器。
  16. 如申請專利範圍第9項所述之半自動化設計系統，其中： 在產生該第二局部電路的電路資訊以前，該半自動化設計系統預先配置該第一局部電路以及該第二局部電路在一實體晶片中的佈局方式，其中在該實體晶片中配置給該第二局部電路的一佈局區域包含一預留空間，以確保該佈局區域適用該該第二局部電路的電路資訊。
  17. 一種用於一鎖相迴路之半自動化設計的方法，該鎖相迴路包含一相位頻率偵測器、一充電幫浦（charge pump, CP）、一迴路濾波器、一電壓控制振盪器以及一除頻器，該方法包含： 直接利用一預先設計的預定電路資訊來作為該相位頻率偵測器、該充電幫浦與該除頻器的電路資訊；以及 透過一自動化設計流程來產生該電壓控制振盪器與該迴路濾波器的電路資訊。
  18. 如申請專利範圍第17項所述之方法，其中透過該自動化設計流程來產生該電壓控制振盪器與該迴路濾波器的電路資訊的步驟包含： 透過該自動化設計流程中之一第一自動化設計子流程產生該電壓控制振盪器的電路資訊；以及 透過該自動化設計流程中之一第二自動化設計子流程來依據該電壓控制振盪器的電路資訊產生該迴路濾波器的電路資訊。
  19. 如申請專利範圍第18項所述之方法，其中該電壓控制振盪器的電路資訊包含該電壓控制振盪器的一增益（gain）。
  20. 如申請專利範圍第17項所述之方法，另包含： 在產生該電壓控制振盪器的電路資訊以及該迴路濾波器的電路資訊以前，預先配置該第一局部電路以及該第二局部電路在一實體晶片中的佈局方式； 其中： 在該實體晶片中配置給該電壓控制振盪器的一第一佈局區域包含一第一預留空間，以確保該第一佈局區域適用該電壓控制振盪器的電路資訊；以及 在該實體晶片中配置給該迴路濾波器的一第二佈局區域包含一第二預留空間，以確保該第二佈局區域適用該迴路濾波器的電路資訊。
  21. 一種用於一積體電路的半自動化設計電腦程式產品，該積體電路包含一第一局部電路以及一第二局部電路，經由一電腦載入該半自動化設計電腦程式產品來執行下列運作： 直接利用一組預先設計的預定電路資訊來作為該第一局部電路的電路資訊；以及 透過一自動化設計流程來產生該第二局部電路的電路資訊。
  22. 如申請專利範圍第21項所述之半自動化設計電腦程式產品，其中該第二局部電路包含一第一子電路以及一第二子電路，該自動化設計流程包含一第一自動化設計子流程以及一第二自動化設計子流程，以及透過該自動化設計流程來產生該第二局部電路的電路資訊的運作包含： 透過該第一自動化設計子流程產生該第一子電路的電路資訊；以及 透過該第二自動化設計子流程來依據該第一子電路的電路資訊產生該第二子電路的電路資訊。
  23. 如申請專利範圍第22項所述之半自動化設計電腦程式產品，其中該積體電路係一鎖相迴路。
  24. 如申請專利範圍第23項所述之半自動化設計電腦程式產品，其中該第一局部電路包含一相位頻率偵測器、一充電幫浦（charge pump, CP）或一除頻器。
  25. 如申請專利範圍第21項所述之半自動化設計電腦程式產品，其中該第二局部電路包含一電壓控制振盪器。
  26. 如申請專利範圍第25項所述之半自動化設計電腦程式產品，其中該第二局部電路的電路資訊包含該電壓控制振盪器的一增益（gain）。
  27. 如申請專利範圍第21項所述之半自動化設計電腦程式產品，其中該第二局部電路包含一迴路濾波器。
  28. 如申請專利範圍第21項所述之半自動化設計電腦程式產品，該些運作另包含： 在產生該第二局部電路的電路資訊以前，預先配置該第一局部電路以及該第二局部電路在一實體晶片中的佈局方式，其中在該實體晶片中配置給該第二局部電路的一佈局區域包含一預留空間，以確保該佈局區域適用該第二局部電路的電路資訊。
TW108138541A 2019-07-29 2019-10-25 用於積體電路之半自動化設計的方法、電腦程式產品以及系統 TWI789555B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN201910689087.0 2019-07-29
CN201910689087.0A CN112380802B (zh) 2019-07-29 2019-07-29 集成电路的半自动化设计的方法以及系统

Publications (2)

Publication Number Publication Date
TW202105052A true TW202105052A (zh) 2021-02-01
TWI789555B TWI789555B (zh) 2023-01-11

Family

ID=74259306

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108138541A TWI789555B (zh) 2019-07-29 2019-10-25 用於積體電路之半自動化設計的方法、電腦程式產品以及系統

Country Status (3)

Country Link
US (1) US20210034806A1 (zh)
CN (1) CN112380802B (zh)
TW (1) TWI789555B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI806286B (zh) * 2021-12-14 2023-06-21 瑞昱半導體股份有限公司 用於濾波器的積體電路佈局及積體電路佈局方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5369376A (en) * 1991-11-29 1994-11-29 Standard Microsystems, Inc. Programmable phase locked loop circuit and method of programming same
US6704908B1 (en) * 1999-11-17 2004-03-09 Amadala Limited Method and apparatus for automatically generating a phase lock loop (PLL)
TWI239146B (en) * 2003-06-27 2005-09-01 Univ Nat Yunlin Sci & Tech Phase lock loop circuit having rapid lock frequency
JP2006032870A (ja) * 2004-07-22 2006-02-02 Matsushita Electric Ind Co Ltd 半導体集積回路装置の設計方法
CN1756082B (zh) * 2004-09-27 2010-05-12 扬智科技股份有限公司 一种锁相回路抖动信号检测电路装置及其运作方法
JP4528728B2 (ja) * 2006-01-31 2010-08-18 株式会社東芝 デジタル回路の自動設計装置、自動設計方法、および自動設計プログラム
US7398505B2 (en) * 2006-02-07 2008-07-08 International Business Machines Corporation Automatic back annotation of a functional definition of an integrated circuit design based upon physical layout
US9613175B2 (en) * 2014-01-28 2017-04-04 Globalfoundries Inc. Method, computer system and computer-readable storage medium for creating a layout of an integrated circuit
US10169507B2 (en) * 2016-11-29 2019-01-01 Taiwan Semiconductor Manufacturing Co., Ltd. Variation-aware circuit simulation

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI806286B (zh) * 2021-12-14 2023-06-21 瑞昱半導體股份有限公司 用於濾波器的積體電路佈局及積體電路佈局方法

Also Published As

Publication number Publication date
US20210034806A1 (en) 2021-02-04
CN112380802B (zh) 2024-04-19
CN112380802A (zh) 2021-02-19
TWI789555B (zh) 2023-01-11

Similar Documents

Publication Publication Date Title
US9678555B2 (en) Methods and systems for calibration of voltage regulator systems with multiple types of power stages
US20150370295A1 (en) Methods and systems for implementing adaptive fet drive voltage optimization for power stages of multi-phase voltage regulator circuits
US8863072B1 (en) FPGA and OS image build tool
US20140104009A1 (en) Crystal oscillator with electrostatic discharge (esd) compliant drive level limiter
US20160110486A1 (en) Systems and methods for flexibly optimizing processing circuit efficiency
JP2021528711A (ja) 基準クロック信号のオンチップ生成のための装置、方法、及びシステム
TWI789555B (zh) 用於積體電路之半自動化設計的方法、電腦程式產品以及系統
US11699011B2 (en) Method, computer readable medium and system for automated design of controllable oscillator
US20160034622A1 (en) Simulating electronic circuits including charge pumps
WO2018010520A1 (zh) 一种芯片架构重构方法、装置和计算机可读存储介质
CN106557343A (zh) 生成功能应用及加载资源的方法及装置
US8324933B2 (en) Implementing dual speed level shifter with automatic mode control
JP2017068646A (ja) 回路設計装置、方法、プログラム及び記録媒体
TWI620416B (zh) 經由儲存的頻帶值在後續校準加速ｐｌｌ鎖定時間之系統及方法
CN112069102B (zh) Gpio控制器配置方法和系统
US9571109B2 (en) Voltage controlled oscillator runaway prevention
US9588932B2 (en) Storage control devices and invoking method thereof
US10627852B2 (en) Synchronized switching of voltage regulators in an information handling system
JP2011008620A (ja) 検証装置、検証方法、及びプログラム
KR102396997B1 (ko) 서플라이 레귤레이션 루프를 이용한 발진기 및 발진기의 동작 방법
CN108614906B (zh) 一种io接口特征库的生成方法及系统
KR101932341B1 (ko) 콜피츠 발진기
US10740526B2 (en) Integrated circuit design system with automatic timing margin reduction
US20160224712A1 (en) Method of supporting design, computer product, and semiconductor integrated circuit
US20240235561A9 (en) Sampling fractional-n phase-locked loop with feedback spur compensation