TW202101742A - 鐵電記憶體元件及其形成方法 - Google Patents

鐵電記憶體元件及其形成方法 Download PDF

Info

Publication number
TW202101742A
TW202101742A TW108135452A TW108135452A TW202101742A TW 202101742 A TW202101742 A TW 202101742A TW 108135452 A TW108135452 A TW 108135452A TW 108135452 A TW108135452 A TW 108135452A TW 202101742 A TW202101742 A TW 202101742A
Authority
TW
Taiwan
Prior art keywords
dopants
electrode
ferroelectric
doped
ferroelectric memory
Prior art date
Application number
TW108135452A
Other languages
English (en)
Other versions
TWI733202B (zh
Inventor
震宇 呂
Original Assignee
大陸商無錫拍字節科技有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 大陸商無錫拍字節科技有限公司 filed Critical 大陸商無錫拍字節科技有限公司
Publication of TW202101742A publication Critical patent/TW202101742A/zh
Application granted granted Critical
Publication of TWI733202B publication Critical patent/TWI733202B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H10B53/30—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the memory core region
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/221—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements using ferroelectric capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H10B53/10—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the top-view layout
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H10B53/20—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the three-dimensional arrangements, e.g. with cells on different height levels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B99/00—Subject matter not provided for in other groups of this subclass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40111—Multistep manufacturing processes for data storage electrodes the electrodes comprising a layer which is used for its ferroelectric properties
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/516—Insulating materials associated therewith with at least one ferroelectric layer
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B51/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory transistors
    • H10B51/10—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory transistors characterised by the top-view layout
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B51/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory transistors
    • H10B51/20—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory transistors characterised by the three-dimensional arrangements, e.g. with cells on different height levels

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Memories (AREA)

Abstract

鐵電記憶體單元包括第一電極、第二電極以及佈置在第一電極與第二電極之間的摻雜鐵電層。摻雜鐵電層包括氧和一種或多種鐵電金屬。摻雜鐵電層還包括多種摻質，包括來自下列各項之一的至少一種摻質：第II族元素、第III族元素以及鑭系元素。摻質不同於所述一種或多種鐵電金屬。

Description

鐵電記憶體元件及其形成方法
本揭露係涉及一種非揮發性記憶體元件，特別是涉及一種鐵電記憶體元件及其形成方法。
鐵電記憶體，例如鐵電RAM（FeRAM或FRAM），是使用鐵電材料層來實現非揮發性。鐵電材料層具有所施加電場與所儲存表觀電荷之間的非線性關係，並且因此可以在電場下切換極性。鐵電記憶體的優點包括低功耗、快速寫性能和高最大讀/寫耐久度。
在此公開了鐵電記憶體元件及其製造方法的實施例。
在一個示例中，鐵電記憶體單元包括第一電極、第二電極以及佈置在第一電極與第二電極之間的摻雜鐵電層。摻雜鐵電層包括氧和一種或多種鐵電金屬。摻雜鐵電層還包括多種摻質，包括、但不限於來自下列各項之一的至少一種摻質：第II族元素、第III族元素以及鑭系元素。摻質不同於所述一種或多種鐵電金屬。
在一些實施例中，摻質沿著濃度梯度從摻雜鐵電層的第一層級分佈到鐵電層的第二層級。在一些實施例中，第一層級和第二層級的摻質濃度不同。在一些實施例中，第一層級和第二層級的摻質濃度相同。
在一些實施例中，第一層級和第二層級各自是與第一電極和第二電極接觸的表面中的相應表面。
在一些實施例中，所述多種摻雜物包括第一組摻雜物和第二組摻雜物。在一些實施例中，第一組摻雜物包括來自第IV族元素的至少一種摻雜物，並且第二組摻雜物包括來自下列各項至少之一的至少一種摻雜物：第V族元素、第II族元素、第III族元素或鑭系元素。在一些實施例中，第一組摻雜物包括下列各項至少之一：鋯（Zr）、鉿（Hf）、鈦（Ti）或矽（Si），並且第二組摻雜物包括下列各項至少之一：鉭（Ta）、鈮（Nb）、𨧀（Db）、釩（V）、鈧（Sc）、釔（Y）、鋁（Al）、鎵（Ga）、銦（In）、鑭系元素、鈣（Ca）、鍶（Sr）或鋇（Ba）。在一些實施例中，第一組摻雜物與第二組摻雜物的莫耳比為大約100:1至大約1:100。
在一些實施例中，摻質包括第一組摻質和第二組摻質。在一些實施例中，第一組摻質包括來自第V族元素的至少一種摻質，並且第二組摻質包括來自下列各項至少之一的至少一種摻質：第II族元素、第III族元素或鑭系元素。在一些實施例中，第一組摻質包括下列各項至少之一：Ta、Nb、Db、或V，並且第二組摻質包括下列各項至少之一：Sc、Y、Al、Ga、In、鑭系元素、Ca、Sr或者Ba。在一些實施例中，第一組摻質與第二組摻質的莫耳比為大約100:1至大約1:100。
在一些實施例中，摻質包括第一組摻質和第二組摻質。在一些實施例中，第一組摻質包括來自第III族元素或者鑭系元素的至少一種摻質，並且第二組摻質包括來自第II族元素的至少一種摻質。在一些實施例中，第一組摻質包括下列各項至少之一： Sc、Y、Al、Ga、In或鑭系元素，並且第二組摻質包括下列各項至少之一：Ca、Sr、或Ba。在一些實施例中，第一組摻質與第二組摻質的莫耳比為大約100:1至大約1:100。
在一些實施例中，第一層級和第二層級每個都是下列各項中的相應項：摻雜鐵電層的中間層級、以及與第一電極和第二電極之一接觸的表面。
在一些實施例中，第一層級包括與第一電極和第二電極之一接觸的表面、以及摻雜鐵電層的第一中間層級。表面處的摻雜濃度可以與中間層級處的摻雜濃度相同或不同。在一些實施例中，第二層級包括表面與中間層級之間的摻雜鐵電層的另一中間層級。所述另一中間層級的摻質濃度可以與表面處的摻雜濃度相同或不同，並且可以與中間層級處的摻雜濃度相同或不同。
在一些實施例中，第一層級包括與第一電極和第二電極之一接觸的表面與摻雜鐵電層的第二層級之間的摻雜鐵電層的另一中間層級。所述另一中間層級的摻質濃度可以與表面處的摻雜濃度相同或不同，並且與中間層級處的摻雜濃度相同或不同。在一些實施例中，第二層級包括表面和摻雜鐵電層的中間層級。表面處的摻雜濃度可以與中間層級處的摻雜濃度相同或不同。
在一些實施例中，摻質沿著與摻雜鐵電層的表面垂直的方向沿著複數個濃度梯度分佈。摻質每個多可以從摻雜鐵電層的第一層級延伸到鐵電層的第二層級。濃度梯度中的每個的第一層級可以彼此相同或不同，並且濃度梯度中的每個的第二層級可以彼此相同或不同。在一些實施例中，第一電極和第二電極中的每個都包括下列各項至少之一：氮化鈦（TiN）、氮化鈦矽（TiSiNx ）、氮化鈦鋁（TiAlNx ）、碳氮化鈦（TiCNx ）、氮化鉭 （TaNx ）、氮化鉭矽（TaSiNx ）、氮化鉭鋁（TaAlNx ）、氮化鎢（WNx ）、矽化鎢（WSix ）、碳氮化鎢（WCNx ）、釕（Ru）、氧化釕（RuOx ）、銥（Ir）、摻雜多晶矽、透明導電氧化物（TCO）或氧化銥（IrOx ）。
在一些實施例中，第一和/或第二電極包括透明導電氧化物（TCOs）。TCOs包括、但不限於：基於摻雜ZnO的TCOs、基於摻雜TiO2 的TCOs、基於摻雜SnO2 的TCOs、以及鈣鈦礦TCOs。在一些實施例中，第一和/或第二電極包括 La1-x Srx CrO3 （LSCO）。
在另一示例中，鐵電記憶體元件包括基底和在基底之上垂直地延伸的複數個鐵電記憶體串。鐵電記憶體串中的每個都可以包括導體層、第一電極、摻雜鐵電層、以及第二電極層，它們從鐵電記憶體串的中心在徑向上以此順序佈置。摻雜鐵電層包括氧和一種或多種鐵電金屬。摻雜鐵電層還包括多種摻質，包括、但不限於來自下列各項之一的至少一種摻質：第II族元素、第III族元素以及鑭系元素。摻質不同於所述一種或多種鐵電金屬。
在一些實施例中，摻質包括第一組摻質和第二組摻質，它們沿著濃度梯度從第一電極和第二電極之一分佈到第一電極和第二電極中的另一個。在一些實施例中，第一組摻質包括下列各項至少之一：鋯（Zr）、鉿（Hf）、鈦（Ti）或矽，並且第二組摻質包括下列各項至少之一：鉭（Ta）、鈮（Nb）、𨧀（Db）、釩（V）、鈧（Sc）、釔（Y）、鋁（Al）、鎵（Ga）、銦（In）、鑭系元素、鈣（Ca）、鍶（Sr）或鋇（Ba）。在一些實施例中，第一組摻質與第二組摻質的莫耳比為大約100:1至大約1:100。
在一些實施例中，摻質包括第一組摻質和第二組摻質，它們沿著濃度梯度從第一電極和第二電極之一分佈到第一電極和第二電極中的另一個。在一些實施例中，第一組摻質包括下列各項至少之一：Ta、Nb、Db、或V，並且第二組摻質包括下列各項至少之一：Sc、Y、Al、Ga、In、鑭系元素、Ca、Sr或者Ba。在一些實施例中，第一組摻質與第二組摻質的莫耳比為大約100:1至大約1:100。
在一些實施例中，摻質包括第一組摻質和第二組摻質，它們沿著濃度梯度從第一電極和第二電極之一分佈到第一電極和第二電極中的另一個。在一些實施例中，第一組摻質包括下列各項至少之一： Sr、Y、Al、Ga、In或鑭系元素，並且第二組摻質包括下列各項至少之一：Ca、Sr、或Ba。在一些實施例中，第一組摻質與第二組摻質的莫耳比為大約100:1至大約1:100。
在另一示例中，公開了一種用於形成鐵電記憶體單元的方法。第一電極被形成。摻雜鐵電層被形成，其接觸第一電極。摻雜鐵電層包括氧和一種或多種鐵電金屬。摻雜鐵電層還包括多種摻質，包括、但不限於來自下列各項之一的至少一種摻質：第II族元素、第III族元素以及鑭系元素。摻質不同於所述一種或多種鐵電金屬。第二電極被形成，其接觸摻雜鐵電層。
在一些實施例中，形成摻雜鐵電層包括下列各種製程至少之一：原位摻雜製程、離子佈植製程、熱擴散製程、或電漿摻雜製程。在一些實施例中，原位摻雜製程包括、但不限於：化學氣相沉積（CVD）製程、脈衝雷射沉積（PLD）製程、原子層沉積（ALD）製程、溶膠-凝膠製程、金屬-有機CVD（MOCVD）製程、或化學溶液沉積（CSD）製程。在一些實施例中，原位摻雜製程是在形成鐵電層的同一製程腔室中在原位施行的。在一些實施例中，離子佈植製程、熱擴散製程、電漿摻雜製程或其組合被施行以在鐵電層被沉積以後將多種摻質摻雜到鐵電層中。
在一些實施例中，形成鐵電層包括施行下列各項至少之一：化學氣相沉積（CVD）、脈衝雷射沉積（PLD）、原子層沉積（ALD）、溶膠-凝膠製程、金屬-有機CVD（MOCVD）、或化學溶液沉積（CSD）。
儘管討論了本發明的配置和佈置，但是應當理解，此討論僅僅是為了圖解說明目的。本領域通常知識者能夠理解，可使用其它配置和佈置而不偏離本揭露的精神和範圍。對本領域通常知識者顯而易見的是，本發明也可用於其它多種應用。
應當注意，本發明說明書所提到的「一個實施案例」、「一實施方案」、「示例性實施例」、「一些實施例」等等是指，所描述的實施例可能包括特定特徵、結構或特性，但不是每個實施例都一定包括該特定特徵、結構或特性。此外，這樣的表述並不一定指同一個實施例。此外，當特定特徵、結構或特性結合某實施案例被描述時，屬於本領域通常知識者知識範圍的是，結合其它實施例來實施這樣的特定特徵、結構或特性，而不管是否在此明確說明。
一般來說，術語可以至少部分地根據上下文中的使用來理解。例如，在此使用的術語「一個或複數個」，至少部分地根據上下文，可用於以單數形式來描述任何特徵、結構或特性，或以複數形式來描述特徵、結構或特性的組合。類似地，諸如「一個」、「一」、或「該」之類的術語又可以至少部分地根據上下文被理解為表達單數用法或表達複數用法。
能容易地理解的是，「在……上」、「在……之上」、以及「在……上方」在本發明中的含義應該以最寬泛方式來解釋，使得「在……上」不僅指直接處於某物上，而且還可以包括在有中間特徵或中間層位於二者之間的情況下處於某物上，並且「在……之上」、或「在…….上方」不僅指處於某物之上或上方，而且還可以包括在二者之間沒有中間特徵或中間層的情況下處於在某物之上或上方（即直接處於某物上）。
此外空間相關術語，如「在……下面」、「在……之下」、「下部」、「在……之上」、「上部」等等可以在此用於方便描述一個元素或特徵相對於另一元素或特徵在圖式中示出的關係。空間相關術語旨在除了涵蓋元件在圖式中描述的取向以外，還涵蓋該元件在使用或操作時的其它取向。裝置可以以其它方式被定向（旋轉90°或處於其它取向），並且這裡所用的空間相關描述相應地也可同樣地來解釋。
這裡所用的術語「基底」是指後續材料層所添加到的材料。基底本身可以被圖案化。添加到基底之上的材料可以被圖案化，或者可保持未經圖案化。此外，基底可包括多種多樣的半導體材料、如矽、鍺、砷化鎵、磷化銦等。可替代地，基底也可由電學非導電材料製成，如玻璃、塑膠、或藍寶石晶圓。
這裡所用的術語「層」是指某一區域有厚度的材料部位。層可以遍佈整個下方或上方結構，或可以具有比下方或上方結構的範圍小的範圍。此外，層可以是同質或異質的連續結構的一個區域，該區域的厚度小於該連續結構的厚度。例如，層可位於該連續結構的頂面或底面之間的任何一對水準平面之間，或位於該連續結構的頂面或底面處。層可水平地、垂直地、和/或沿傾斜表面延伸。基底可以是層，可包括一個或複數個層在其中，和/或可以具有一個或複數個層在其上，和/或一個或複數個層在其下。層可包括多層。例如，互連層可包括一個或複數個導體和接觸層（其中形成接觸部、互連線和/或通孔）和一個或複數個介電層。
這裡所用的術語「標稱的/標稱地」指某一部件、製程在產品或製程的設計階段設置的特性或參數的期望或目標值，還包括高於和/或低於所述期望值的值範圍。該值範圍可能是由於製程的輕微差異或公差引起的。這裡所用的 「大約」是指如下給定數量的值：所述數量可能基於與所涉及半導體元件相關聯的特定技術節點而變化。基於特定技術節點，術語「大約」可以指如下給定數量的值：所述數量在例如該值的10%至30%範圍內變化（如該值±10%、±20%、或±30%）。
這裡所用的術語「三維（3D）記憶體元件」是指如下半導體元件：所述半導體元件在橫向定向的基底上具有垂直定向的記憶體單元電晶體串（此處稱為「記憶體串」），使得記憶體串相對於基底在垂直方向延伸。這裡所用的「垂直的/垂直地」是指與基底的橫向表面標稱地垂直。
與其它類型的記憶體元件相比，相對低的記憶體單元密度是現有鐵電記憶體元件的一個主要限制因素，部分原因是因為當鐵電材料的尺寸縮小，例如縮小到閾值結晶（鐵電相形成）厚度以下時，鐵電材料往往會失去鐵電性。該效應與鐵電體的退極化場有關，其中所述退極化場可能導致鐵電材料失去其正交晶晶體(orthorhombic crystalline)結構，並且因此不能結晶，而不管後期退火條件如何。
根據本揭露的各個實施例，提供了一種鐵電記憶體元件，鐵電記憶體中具有鐵電記憶體單元的陣列，鐵電記憶體元件與其它鐵電記憶體元件相比具有更小的晶片（die）尺寸、更高的膜品質、更高的元件密度以及提高的性能。通過使用具有沿著濃度梯度分佈的多組摻質的摻雜鐵電層，可以促進具有複數個顯著優點的高介電常數（高K）鐵電膜結晶。首先，結晶過程期間摻雜鐵電層中的結構缺陷可以被摻質補償和減少。其次，可以將剩餘極化增加例如30%以上，其中剩餘極化是電場被完全移除時對材料中剩餘極化的度量。另外，閾值結晶可以被降低、例如被降低到5nm以下，這可以顯著縮小記憶體單元尺寸，由此增加記憶體單元陣列密度。通過使用摻雜結構來顯著增強正交晶相，可以以厚度薄得多、例如5nm以下的摻雜鐵電層來實現鐵電屬性。例如，添加到鐵電層中的二元摻質在結晶畸變(crystallization distortion)期間為彈性的(elastic)，這改善了高k鐵電相形成。在一些實施例中，摻雜鐵電層可以在高深寬比溝槽電容器中、比如在三維記憶體元件中形成。
第1圖示出了根據本揭露一些實施例的示例性鐵電記憶體單元100的橫截面圖。鐵電記憶體單元100是鐵電記憶體元件的記憶元件，並且可以包括各種設計和配置。如第1圖所示，鐵電記憶體單元100是「1T-1C」單元，其包括形成在基底108上的電容器102、電晶體104、以及電容器102與電晶體104之間的互連106。基底108可以包括矽（例如單晶矽）、鍺矽（SiGe）、砷化鎵（GaAs）、鍺（Ge）、矽覆絕緣層（SOI）或任何其它合適的材料。
在一些實施例中，電容器102包括下電極110、上電極112、以及在垂直方向上佈置在下電極110與上電極112之間的摻雜鐵電層114。摻雜鐵電層114可以在下表面上接觸並電連接到下電極110，並且在上表面接觸並電連接到上電極112。下電極110可以通過互連106電連接到電晶體104，並且上電極112可以電連接到電源（未示出），使得電場可以施加到摻雜鐵電層114。為便於描述，在本揭露中示出了1T-1C的示例。在各個實施例中，摻雜鐵電層114可以用在每單元具有一個以上電容器的任何其它類型記憶體單元中。例如，摻雜鐵電層114也可以用在「2T-2C」單元中或者「nT-mC」（其中n和m是整數）單元。記憶體單元的類型（例如單個記憶體單元中的電容器的數目）不應當受本揭露實施例的限制。
下電極110和上電極112的材料可以包括、但不限於下列各項至少之一：氮化鈦（TiN）、氮化鈦矽（TiSiNx ）、氮化鈦鋁（TiAlNx ）、碳氮化鈦（TiCNx ）、氮化鉭 （TaNx ）、氮化鉭矽（TaSiNx ）、氮化鉭鋁（TaAlNx ）、氮化鎢（WNx ）、矽化鎢（WSix ）、碳氮化鎢（WCNx ）、釕（Ru）、氧化釕（RuOx ）、銥（Ir）、摻雜多晶矽、透明導電氧化物（TCO）或氧化銥（IrOx ）。
在一些實施例中，第一和/或第二電極包括TCOs，其包括、但不限於：基於摻雜ZnO的TCOs、基於摻雜TiO2 的TCOs、基於摻雜SnO2 的TCOs、以及鈣鈦礦TCOs。在一些實施例中，第一和/或第二電極包括La1-x Srx CrO3 （LSCO）。
在一些實施例中，下電極110和上電極112包括相同材料。在一些實施例中，下電極110和上電極112包括不同材料。下電極110或上電極112的厚度可以為大約2nm至大約50nm、比如2nm至20nm（例如為2nm、3nm、4nm、5nm、8nm、10nm、15nm、18nm、20nm、25nm、30nm、35nm、40nm、45nm、50nm、以這些值中的任何值為下限的任何範圍、或者由這些值中的任何兩個值定義的任何範圍）。在一些實施例中，下電極110和上電極112具有相同厚度。在一些實施例中，下電極110和上電極112具有不同厚度。
在一些實施例中，摻雜鐵電層114包括摻雜有可改善鐵電膜結晶的多種摻質的鐵電氧化物材料。例如，摻質可以在摻雜鐵電層結晶期間提供彈性（elasticity），由此降低鐵電膜結晶時形成的缺陷的數目，並且提高高k鐵電相形成。能夠理解，在一些實施例中，摻雜鐵電層114可以包括一個以上鐵電層。
鐵電氧化物材料可以包括鐵電複合氧化物。在一些實施例中，鐵電氧化物材料包括氧和一種或多種鐵電金屬。鐵電金屬可以包括、但不限於：鋯（Zr）、鉿（Hf）以及鈦（Ti）。在一些實施例中，鐵電金屬還包括鋁（Al）、鎳（Ni）和/或鐵（Fe）。在一些實施例中，鐵電氧化物材料包括HfOx 。在一些實施例中，鐵電氧化物材料包括氧和兩種或多種鐵電金屬。兩種鐵電金屬的莫耳比為0.1至10（例如0.1、0.2、0.3、0.4、0.5、0.6、0.7、0.8、0.9、1、2、3、4、5、6、7、8、9、10、以這些值中的任何值為下限的任何範圍、或者由這些值中的任何兩個值定義的任何範圍）。在一個示例中，鐵電氧化物材料包括ZrHfOx ，並且Zr與Hf的莫耳比為1。在另一示例中，鐵電氧化物材料包括TiHfOx ，並且Ti與Hf的莫耳比為1。在一些實施例中，鐵電氧化物材料包括氧和非金屬材料，比如矽。
摻雜鐵電層114也可以包括作為晶體結構的一部分形成的多種摻質。在一些實施例中，摻質補償在鐵電氧化物材料結晶期間形成的缺陷，以改善摻雜鐵電層114的膜品質。例如週期表中的一個或複數個族的元素可以基於其物理和/或化學性質被選擇作為摻質。在一些實施例中，元素可以被選擇用於優化對摻雜鐵電層114中的缺陷進行的補償。
在一些實施例中，摻質不同於鐵電氧化物材料中的鐵電金屬，並且包括來自下列各項的一種或多種摻質：第II族元素（例如鈣（Ca）、鍶（Sr）或鋇（Ba））；第III族元素（例如鈧（Sc）、釔（Y）、鋁（Al）、鎵（Ga）以及銦（In））；以及鑭系元素（即，鑭（La）、鈰（Ce）、鐠（Pr）、釹（Nd）、鉕（Pm）、釤（Sm）、銪（Eu）、釓（Gd）、鋱（Tb）、鏑（Dy）、鈥（Ho）、鉺（Er）、銩（Tm）、鐿（Yb）、鑥（Lu））。摻質可以在沿著垂直方向（例如z軸）在期望的深度範圍內沿著濃度梯度分佈。為便於描述，深度範圍被描述為沿著垂直方向處於摻雜鐵電層114的第一層級(first level)和第二層級(second level)之間。為便於描述，在本揭露中，濃度梯度是指摻雜濃度從摻雜鐵電層的第一層級到摻雜鐵電層114的第二層級逐漸降低。在一些實施例中，第一層級和第二層級的摻質濃度不同。在一些實施例中，第一層級和第二層級的摻質濃度相同。在一些實施例中，摻質可以例如沿著垂直方向或與摻雜鐵電層114的表面垂直的方向以複數個濃度梯度/譜分佈在摻雜鐵電層114中。一個濃度梯度的第一層級處的摻雜濃度可以與另一個濃度梯度的第一層級處的摻雜濃度相同或不同，並且一個濃度梯度的第二層級處的摻雜濃度可以與另一個濃度梯度的第二層級處的摻雜濃度相同或不同。摻質可以以任何合適的摻雜輪廓(doping profile)（例如指數型摻雜輪廓、拋物線型摻雜輪廓或者線性摻雜輪廓）分佈在摻雜鐵電層114中，並且摻雜濃度因此可以相應地隨摻雜鐵電層114中的深度而變化。在摻雜鐵電層114中，摻雜輪廓可以在不同深度範圍內為相同的或者可以變化（例如從一個等級到另一個等級或從一個表面到另一個表面）。摻雜鐵電層114中的特定類型的摻雜輪廓不應當受本揭露實施例的限制。一個示例性的摻雜輪廓在第1圖中予以示出。摻質可以從上表面（例如第一層級）到下表面（例如第二層級）沿著濃度梯度分度，如箭頭所示。也就是說，摻雜濃度從摻雜鐵電層114的上表面到下表面逐漸降低。在一些實施例中，摻雜濃度的範圍可以是從大約 1017 –1021 /cm3 （例如摻雜鐵電層114的上表面處）至大約1021 – 1017 /cm3 （例如摻雜鐵電層114的下表面處）或者反之亦然。
摻雜鐵電層114可以包括二元摻質，例如第一組摻質和不同於第一組摻質的第二組摻質。在一些實施例中，第一組摻質包括來自第IV族元素的至少一種摻質，並且第二組摻質包括來自下列各項的一個或複數個的至少一種摻質：第V族元素、第II族元素、第III族元素以及鑭系元素。在一些實施例中，第一組摻質包括Zr、Hf、或Ti中的至少之一。第一組摻質不同於鐵電氧化物材料中的鐵電金屬。在一個示例中，如果鐵電氧化物材料包括Zrx Hfy Oz （例如ZrHfOz ，其中x=y=1），則第一組摻質包括Ti，而不是Zr或Hf。在另一示例中，如果鐵電氧化物材料包括Tix Hfy Oz （例如TiHfOz ，其中x=y=1），則第一組摻質包括Zr，而不是Ti或Hf。在一些實施例中，第二組摻質包括下列各項至少之一：鉭（Ta）、鈮（Nb）、𨧀（Db）、釩（V）、Sc、Y、Al、Ga、In、鑭系元素、Ca、Sr或Ba。在一些實施例中，第一組摻質與第二組摻質的莫耳比為大約100:1至大約1:100、例如100:1、90:1、80:1、50:1、25:1、10:1、5:1、1:1、1:5、1:10、1:25、1:50、1:80、1:90、1:100、以這些值中的任何值為下限的任何範圍、或者由這些值中的任何兩個值定義的任何範圍。二元摻質可以顯著改善鐵電記憶體元件的性能，降低鐵電層厚度和退火溫度，從而在記憶體電路設計方面允許更多的自由度。謹慎設計的摻雜梯度可以改善鐵電特性，比如鐵電記憶體元件的開關電荷、疲勞(fatigue)、印痕（imprint）和/或保持（retention）。
在一些實施例中，第一組摻質包括來自第V族元素的至少一種摻質，並且第二組摻質包括來自下列各項的一個或複數個的至少一種摻質：第II族元素、第III族元素以及鑭系元素。在一些實施例中，第一組摻質包括下列各項至少之一：Ta、Nb、Db、或V。在一些實施例中，第二組摻質包括下列各項至少之一：Sc、Y、Al、Ga、In、鑭系元素、Ca、Sr或者Ba。在一些實施例中，第一組摻質與第二組摻質的莫耳比為大約100:1至大約1:100。
在一些實施例中，第一組摻質包括來自第III族元素和鑭系元素的至少一種摻質，並且第二組摻質包括來自第II族元素中的一個或複數個的至少一種摻質。在一些實施例中，第一組摻質包括Sr、Y、或鑭系元素中的至少之一。在一些實施例中，第二組摻質包括Ca、Sr、或Ba中的至少之一。在一些實施例中，第一組摻質與第二組摻質的莫耳比為大約100:1至大約1:100。例如，第III族摻質與第II族摻質的莫耳比可以是大約1：1。
在一些鐵電記憶體元件中，其鐵電膜在膜的厚度低於5nm時，可能由於膜不能結晶而失去正交晶體結構，而不管添加的後續退火條件。如上所述，在此揭露的摻質可以例如通過補償在結晶過程期間形成缺陷來改善鐵電氧化物材料的結晶。因此，在一些實施例中，鐵電層的厚度可以為大約1nm至大約5nm、比如1nm至5nm（例如為1nm、1.5nm、2nm、2.5nm、3nm、3.5nm、4nm、4.5nm、5nm、以這些值中的任何值為下限的任何範圍、或者由這些值中的任何兩個值定義的任何範圍）。
在一些實施例中，電晶體104可以包括源極/汲極區120、以及具有閘極電介質122和閘極導體124的閘極疊層。源極/汲極區120可以是基底108中的摻雜區，所述摻雜區具有所期望摻雜等級的n型或p型摻質。閘極電介質122可以包括介電材料，比如氧化矽（SiOx ）、氮化矽（SiNx ）或者高k介電材料包括但不限於：氧化鋁（Al2 O3 ）、氧化鉿（HfO2 ）、氧化鉭（Ta2 O5 ）、氧化鋯（ZrO2 ）、氧化鈦（TiO2 ）或其任何組合。閘極導體124可以包括導電材料、包括、但不限於：鎢（W）、鈷（Co）、銅（Cu）、鋁（Al）、多晶矽、矽化物或其任何組合。閘極導體124可以充當鐵電記憶體單元100的字元線。互連（未示出）可以接觸源極/汲極區域120中未接觸互連106的一個區域並且充當鐵電記憶體單元100的位元線。
摻質也可以以其它合適的摻雜輪廓分佈在摻雜鐵電層114中。在一些實施例中，摻質的摻雜輪廓是基於諸如結晶過程和/或鐵電氧化物材料的材料屬性之類的因素確定的。第2A圖至第2E圖示出了根據一些實施例的摻雜鐵電層114中的示例性摻雜輪廓的橫截面圖。每個橫截面圖附近的箭頭描繪了濃度梯度的方向（例如摻雜濃度降低所沿方向）。第2A圖至第2E圖中所示摻雜鐵電層114可以如第1圖中所示摻雜鐵電層114那樣具有第一和第二組摻質的合適組合。在第2A圖至第2E圖中的摻雜鐵電層114中用作第一組摻質和第二組摻質的可能元素的細節可以參考第1圖中對摻雜鐵電層114中摻質的描述，並且因此在此不再予以贅述。
作為第2A圖中所示示例，第一層級可以指摻雜鐵電層114的下表面204，第二層級可以指摻雜鐵電層114的上表面202，並且摻雜濃度可以從摻雜鐵電層114的下表面204到上表面202降低。如箭頭所示，摻雜濃度可以從大約1021 /cm3 （例如下表面204處）下降到大約1017 /cm3 （例如上表面202處）。在一些實施例中，第一組摻質與第二組摻質的莫耳比為大約100:1至大約1:100。
在第2B圖中所示另一示例中，第一層級可以指摻雜鐵電層114的上表面202和下表面204中的每一個，並且第二層級可以指摻雜鐵電層114的第一中間層級206。在本揭露中，中間層級(middle level)（例如第一中間層級206、第二中間層級208、以及第三中間層級210）表示上邊界（例如上表面/層級）與下邊界（例如下表面/層級）之間的任何合適的層級/深度/位置/表面。也就是說，中間層級不一定定位在兩個邊界之間的正中間位置。中間層級可以與兩個邊界之間的中間位置偏離任何所期望的距離，該距離由實際設計/應用來確定。例如，第一中間層級206可以是摻雜鐵電層114中處於上表面202與下表面204之間的任何合適等級/深度。在一些實施例中，第一中間層級206可以大致為上表面202與下表面204之間的中間位置，並且可以與上表面202和下表面204中的每個相距大致相同的距離。在一些實施例中，摻雜濃度可以從上表面202和下表面204中的每個朝著第一中間層級206降低，這如第2B圖中的箭頭所示。在一些實施例中，摻雜濃度分別從大約1021 /cm3 （例如上表面202處）和大約1021 /cm3 （例如下表面204處）下降到大約1017 /cm3 （例如中間層級206處）。在一些實施例中，第一組摻質與第二組摻質的莫耳比為大約100:1至大約1:100。
在第2C圖中所示又一示例中，第一層級可以指摻雜鐵電層114的第一中間層級206，並且第二層級可以指摻雜鐵電層114的上表面202和下表面204中的每個。在一些實施例中，摻雜濃度可以從第一中間層級206朝著上表面202和下表面204中的每個下降，這如第2C圖中的箭頭所示。在一些實施例中，摻雜濃度分別從大約1021 /cm3 （例如第一中間層級206處）下降到大約1017 /cm3 （例如上表面202處）以及下降到大約1017 /cm3 （例如下表面204處）。在一些實施例中，第一組摻質與第二組摻質的莫耳比為大約100:1至大約1:100。
在第2D圖中所示另一示例中，上表面202、第一中間層級206和下表面204可以每個都是第一層級，並且兩個相鄰第一層級之間的中間層級可以是第二層級。例如，第二中間層級208（其例如處於上表面202與第一中間層級206之間）和第三中間層級210（其例如處於下表面204與第一中間層級206之間）可以每個都是第二層級。第二中間層級208可以是上表面202與第一中間層級206之間的任何合適深度/等級，並且第三中間層級210可以是第一中間層級206與下表面204之間的任何合適深度/等級。在一些實施例中，第二中間層級208可以是上表面202與第一中間層級206之間的中間位置，並且第三中間層級210可以是第一中間層級206與下表面204之間的中間位置。例如，第二中間層級208可以與上表面202和第一中間層級206相距大致相同的距離，並且第三中間層級210可以與第一中間層級206與下表面204相距大致相同的距離。在一些實施例中，如第2D圖中的箭頭所示，摻雜濃度分別從第一中間層級206朝著第二中間層級208和第三中間層級210下降，並且從上表面202和下表面204中的每個朝著第二中間層級208和第三中間層級210下降。在一些實施例中，摻雜濃度分別從大約1021 /cm3 （例如第一中間層級206處）下降到大約1017 /cm3 （例如第二中間層級208處）以及下降到大約1017 /cm3 （例如第三中間層級210處）。在一些實施例中，摻雜濃度分別從大約1021 /cm3 （例如上表面202處）下降到大約1017 /cm3 （例如第二中間層級208處），並且從大約1021 /cm3 （例如下表面204處）下降到大約1017 /cm3 （例如第三中間層級210處）。在一些實施例中，第一組摻質與第二組摻質的莫耳比為大約100:1至大約1:100。
在第2E圖中所示另一示例中，第二和第三中間層級208和210可以每個都是第一層級，並且上表面202、第一中間層級206和下表面204可以每個都是第二層級。如第2E圖所示，第二和第三中間層級208和210表示摻雜鐵電層114中的不同表面/深度，並且第二和第三中間層級208和210處的摻雜濃度可以相同或不同。在一些實施例中，第二中間層級208可以是上表面202與第一中間層級206之間的中間位置，並且第三中間層級210可以是第一中間層級206與下表面204之間的中間位置。在一些實施例中，如第2E圖中的箭頭所示，摻雜濃度分別從第二中間層級208和第三中間層級210朝著第一中間層級206下降，並且分別從第二中間層級208和第三中間層級210朝著上表面202和下表面204中的每個下降。在一些實施例中，摻雜濃度分別從大約1021 /cm3 （例如第二中間層級208處）和大約1021 /cm3 （例如第三中間層級210處）下降到大約1017 /cm3 （例如第一中間層級206處）。在一些實施例中，摻雜濃度分別從大約1021 /cm3 （例如第二中間層級208處）下降到大約1017 /cm3 （例如上表面202處），並且從大約 1021 /cm3 （例如第三中間層級210處）下降到大約1017 /cm3 （例如下表面204處）。在一些實施例中，第一組摻質與第二組摻質的莫耳比為大約100:1至大約1:100。為便於說明，本揭露僅僅示出了有限數目的中間層級作為示例來示出摻雜濃度隨著摻雜鐵電層114中的深度變化。在一些實施例中，可以在摻雜鐵電層114中形成任何合適數目的中間層級。例如，根據設計/應用，中間層級的數目可以大於10。中間層級的特定數目和位置不應當受本揭露實施例的限制。
第3A圖至第3C圖和第3D圖至第3G圖每個都示出了根據一些實施例的用於形成與鐵電記憶體單元中的電極接觸的摻雜鐵電層的示例性製程。第4圖示出了用於形成與電極接觸的摻雜鐵電層的方法400的流程圖。由製程300和320形成的摻雜鐵電層的示例包括第1圖中所示摻雜鐵電層114。為便於圖解說明，製程300和320與第4圖一起予以說明。能夠理解，方法400中所示的操作不是窮盡的，而是其它操作也可以在所示操作之前、之後或之間施行。另外，所述操作中的一些可以同時施行或者以與第4圖中所示不同的循序施行。
參考第4圖，方法400始於操作402，在該操作402中，形成第一電極。如第3A圖所示，下電極302例如形成在層間介電（ILD）層（未示出）中。類似地，如第3D圖所示，下電極322例如形成在ILD層（未示出）中。下電極302/322可以包括使用下列製程至少之一沉積的導電層：物理氣相沉積（PVD）、化學氣相沉積（CVD）、電化學沉積、原子層沉積（ALD）、以及脈衝雷射沉積（PLD）。下電極302/322的厚度可以為2nm至50nm。用於形成導電層的製程還可以包括微影、化學機械拋光（CMP）、濕式/乾式蝕刻或其任何組合。ILD層可以包括通過一個或複數個薄膜沉積製程沉積的介電材料，所述薄膜沉積製程沉積包括但不限於： CVD、PLD、ALD、溶膠-凝膠製程、MOCVD、CSD或其任何組合。
方法400進行到操作404，如第4圖中所示，在操作404中，形成摻雜鐵電層，其接觸第一電極。在一些實施例中，摻雜鐵電層形成在第一電極之上。
第3B圖示出了用於使用原位摻雜法形成摻雜鐵電層304的操作。如第3B圖所示，摻雜鐵電層304形成在下電極302之上，所述摻雜鐵電層304接觸下電極302。摻雜鐵電層304可以包括介電材料（例如鐵電氧化物材料）。介電材料可以包括，但不限於：氧化物和一種或多種鐵電金屬，比如Zr、Hf和Si。介電材料可以被摻雜具有來自下列各項之一的至少一種摻質：第II族元素、第III族元素以及鑭系元素。摻雜鐵電層304的厚度可以為1nm至50nm，比如1nm至5nm。在一些實施例中，根據設計/應用，摻雜鐵電層304的部分（其例如處於不同深度範圍）可以通過不同沉積方法來形成。例如，一半的摻雜鐵電層304可以通過CVD製程形成，並且其餘摻雜鐵電層304可以隨後通過PVD形成。用於形成摻雜鐵電層304的特定製程不應當受本揭露實施例的限制。
在一些實施例中，介電材料是在以下溫度使用CVD沉積的：大約20°C至大約600°C，比如20°C至600°C（例如20 °C、40 °C、60 °C、80 °C、100 °C、200 °C、300 °C、 400 °C、500 °C、600 °C、以這些值中的任何值為下限的任何範圍、或者由這些值中的任何兩個值定義的任何範圍）。例如，CVD製程使用具有處於室溫至600°C的摻雜溫度的反應氣體。在一些實施例中，反應氣體包括蒸發前驅物氣體。反應氣體可以包括下列各項至少之一：含Hf化合物、含Zr化合物、或者含Si化合物。在一個示例中，反應氣體包括下列各項至少之一：含Hf反應氣體以及含Zr反應氣體。具有摻質元素（例如Ti和Ta）的摻質反應氣體也可以在反應期間被引入到反應器中以形成介電材料。摻質反應氣體可以與反應氣體混合以在沉積期間形成介電材料，使得摻質可以以所期望的摻雜輪廓分佈在隨後形成的摻雜鐵電層304中。在一些實施例中，摻質反應氣體的流速可以被調整為使得可以在隨後形成的摻雜鐵電層304中的所期望的深度處達到所期望的摻雜濃度。例如，較高的流速可以獲得較高的摻雜濃度，反之亦然。為了圖解說明，在第3B圖中，元素304-1表示用於形成介電材料的一種或多種反應氣體分子，元素304-2表示用於形成第一組摻質的一種或多種摻雜反應氣體分子，並且元素304-3表示用於形成第二組摻質的一種或多種摻質反應氣體分子。元素304-2和304-3的流速可以被動態地調整，使得摻質可以以所期望的摻雜輪廓分佈在隨後形成的摻雜鐵電層304中。在一些實施例中，元素304-2與元素304-3的莫耳比可以通過調節元素304-2和304-3的流速來調整。用於形成介電層的製程也可以包括微影、CMP、濕式/乾式蝕刻或其任何組合。
在一些實施例中，介電材料是在大約20°C至600°C、比如20°C至600°C的溫度使用ALD製程沉積的。例如，ALD製程使用具有處於室溫至600°C的沉積溫度的前驅物。前驅物可以包括下列各項中的至少之一：含Hf化合物、含Zr化合物、或者含Si化合物。在一個示例中，前驅物包括下列各項至少之一：含Hf化合物、含Zr化合物、以及至少一種含摻質的前驅物（例如Ta和Ti）。含Hf化合物和含Zr化合物可以共用相同的配體。例如，前驅物在室溫處於液相或者固體。前驅物可以以所期望的順序被引入到反應器中，使得摻質被分佈到摻雜鐵電層304的所期望的深度，由此形成所望的摻雜輪廓。用於形成介電層的製程也可以包括微影、CMP、濕式/乾式蝕刻或其任何組合。
在一些實施例中，介電材料是在大約0°C至600°C、比如20°C至300°C的溫度使用PVD製程沉積的。在一些實施例中，包含具有所期望的二元摻質（例如HfZrTiOx ）的介電材料（例如鐵電氧化物材料HfOx ）的靶材被濺射並且沉積到基底上以形成摻雜鐵電層304。反應氣體（比如氧）與惰性氣體（例如Ar）被一起用於實現摻雜鐵電層304中所期望的組成。在一些實施例中，複數個靶材（例如Hf、Zr和Ti）被放置在PVD腔室中，並且利用反應氣體（例如氧）和/或惰性氣體（例如Ar）被注入到PVD腔室中以形成摻雜鐵電層304。所期望的摻雜輪廓和化學計量比通過控制下列各項來獲得：PVD腔室壓力、反應氣體的流速、惰性氣體的流速、每個靶材的濺射速率、PVD腔室溫度以及每個靶材的濺射順序。在一些實施例中，含有介電材料（例如鐵電氧化物材料HfOx ）的靶材和含有摻質原子（例如Ti和Zr）的靶材被同時或順序地濺射和沉積到基底上以形成摻雜鐵電層304。腔室壓力、每個靶材的濺射速率、腔室溫度、每個靶材的濺射時間以及每個靶材的濺射順序可以被控制，使得摻質被分佈到摻雜鐵電層304的所期望的深度，由此形成所期望的摻雜輪廓。用於形成介電層的製程也可以包括微影、CMP、濕式/乾式蝕刻或其任何組合。
第3E圖和第3F圖示出了用於使用離子佈植製程形成摻雜鐵電層325的操作。如第3F圖所示，摻雜鐵電層325形成在下電極322之上，所述摻雜鐵電層325接觸下電極322。介電材料324可以首先使用下列各製程中的一種或多種形成：CVD、PLD、ALD、溶膠-凝膠製程、MOCVD、CSD製程、或其任何組合。與上述用於形成摻雜鐵電層304的CVD、ALD、或PLD製程不同，沒有含有摻質的反應氣體（其例如用於形成第一和第二組摻質）在介電材料324的沉積製程期間被引入。然後，可以對介電材料324進行離子佈植製程328，以形成第一和第二組摻質。然後可以形成摻雜鐵電層325。在一些實施例中，用於形成第一和第二組摻質的離子（例如被描繪為箭頭）被混合並且被同時佈植到介電材料324中。在一些實施例中，用於形成第一和第二組摻質的離子可以分開地佈植到介電材料324中。離子的劑量和佈植能量可以被控制，使得摻質可以在隨後形成的摻雜鐵電層325中具有所期望的摻雜輪廓。在一些實施例中，在離子佈植以後進行熱退火製程，以進一步改變/調整隨後形成的摻雜鐵電層325中的摻雜輪廓，以便將摻質啟動並重新分佈到介電材料324的晶格中，由此補償由離子佈植製程328造成的缺陷。在一些實施例中，其它合適的摻雜方法、比如電漿摻雜（例如在電漿摻雜中，一個或複數個靶材被偏置並且轟擊，使得摻質離子被注入到介電材料324中），並且熱擴散（例如在熱擴散中，摻質被沉積並且驅動到介電材料324中以形成所期望的摻雜輪廓）也可以被用於在摻雜鐵電層325中形成所期望的摻雜輪廓。
在一些實施例中，各種摻雜方法可以組合以形成具有所期望摻雜輪廓的鐵電層。在一些實施例中，不同摻雜方法可以組合、例如同時、順序地或者交替地被使用，從而在摻雜鐵電層中形成所期望的摻雜輪廓。不同摻雜方法也可以被施行以用於摻雜一組摻質或者單種摻質元素。在一些實施例中，第一和第二組摻質是使用不同摻雜方法形成的。例如，第一組摻質可以通過下列各種製程中的一種或多種來形成：CVD、PLD、ALD、溶膠-凝膠製程、MOCVD或CSD製程，並且第二組摻質可以通過離子佈植來形成，反之亦然。在一些實施例中，不同深度範圍的摻雜輪廓可以使用相同摻雜方法或不同摻雜方法來形成。以第2B圖中所示摻雜鐵電層114為例，下表面204與第一中間層級206之間的摻雜輪廓可以通過CVD來形成，並且第一中間層級206與上表面202之間的摻雜輪廓可以通過CVD和/或IMP來形成。
方法400進行到操作406，這如第4圖中所示，在操作406中，第二電極形成，其接觸摻雜鐵電層。如圖3C所示，上電極306形成在摻雜鐵電層304之上，所述上電極306接觸摻雜鐵電層304。類似地，如第3G圖所示，上電極326形成在摻雜鐵電層325之上，所述上電極306接觸摻雜鐵電層325。上電極306/326可以包括導電層，所述導電層是使用下列各種製程至少之一沉積的：PVD、CVD、電化學沉積、PLD、化學氣相沉積和ALD。上電極306/322的厚度可以為2nm至50nm。用於形成介電層的製程也可以包括微影、CMP、濕式/乾式蝕刻或其任何組合。
第5圖示出了根據本揭露一些實施例的示例性鐵電記憶體元件500的平面圖。鐵電記憶體單元100是平面鐵電記憶體元件的一部分，其中鐵電層被摻雜至少兩組摻質。類似的摻雜鐵電層可以被實施到三維鐵電記憶體元件，比如鐵電記憶體元件500中，以改善鐵電屬性和記憶體單元陣列密度。
鐵電記憶體元件500可以包括鐵電記憶體串502的陣列，所述鐵電記憶體串502佈置在一個或複數個ILD層504中並且垂直地在基底（未示出）之上延伸。每個鐵電記憶體串502都在平面圖中具有圓形形狀，並且包括導體層506、第一電極508、摻雜鐵電層510和第二電極512，它們從鐵電記憶體串502的中心以此順序在徑向上佈置。也就是說，摻雜鐵電層510可以在徑向上佈置在第一電極508與第二電極512之間。導體層506填充第一電極508內的其餘區域，並且包括導體材料，比如金屬。能夠理解，鐵電記憶體串502在平面圖中的形狀不限於圓形，並且可以是任何其它形狀，比如矩形、方形、橢圓形等等。
第6圖示出了根據本揭露一些實施例的示例性鐵電記憶體元件600的橫截面圖。在一些實施例中，第6圖示出了鐵電記憶體元件500沿著A-A方向的橫截面圖。如第6圖所示，鐵電記憶體元件600包括基底602、以及佈置在基底602之上的一個或複數個ILD層604。鐵電記憶體元件600也可以包括複數個鐵電記憶體串606，所述鐵電記憶體串606垂直地延伸穿過ILD層604並且在基底602之上延伸。在一些實施例中，鐵電記憶體元件600通過互連電連接到電晶體（電晶體和互連在第6圖中未示出）。
每個鐵電記憶體串606都可以具有圓柱形形狀（例如柱形）。導體層608、第一電極610、摻雜鐵電層612、以及第二電極614可以從鐵電記憶體串606的中心在橫向上（例如在徑向上）以此順序佈置。摻雜鐵電層612可以與上面在第1圖中詳細描述的摻雜鐵電層114類似，只是向右或向左旋轉了90度。摻雜鐵電層612可以在徑向上佈置在第一電極610與第二電極614之間。摻雜鐵電層612的摻雜輪廓可以與上面在第2A圖至第2E圖中詳細描述的那些示例類似，只是向右或向左旋轉了90°。
在一些實施例中，第一電極610和第二電極614中的每個都可以包括下列各項至少之一：氮化鈦（TiN）、氮化鈦矽（TiSiNx ）、氮化鈦鋁（TiAlNx ）、碳氮化鈦（TiCNx ）、氮化鉭 （TaNx ）、氮化鉭矽（TaSiNx ）、氮化鉭鋁（TaAlNx ）、氮化鎢（WNx ）、矽化鎢（WSix ）、碳氮化鎢（WCNx ）、釕（Ru）、氧化釕（RuOx ）、銥（Ir）、摻雜多晶矽、透明導電氧化物（TCO）或氧化銥（IrOx ）。在一些實施例中，第一電極610和第二電極614中的每個都可以具有2nm至50nm的厚度（在徑向上）。
為了製造每個鐵電記憶體串606，垂直開口（例如孔或溝槽）可以使用濕式和/或乾式蝕刻被蝕刻穿過一個或複數個ILD層604。第二電極614，摻雜鐵電層612和第一電極610可以使用諸如PVD、CVD、電化學沉積、ALD和任何其組合之類的一個種或多種薄膜沉積製程以此順序依序地沉積到垂直開口中，以覆蓋垂直開口的側壁和底部。摻雜鐵電層612可以使用上述用於形成摻雜鐵電層304或325的類似製程來形成。導體層608然後可以被沉積以填充垂直開口中的其餘空間。在一些實施例中，導體層608部分地填充垂直開口中的空間，並且介電結構（未示出）可以被沉積以充滿垂直開口中的剩餘空間。
前文對各種具體實施例的詳細描述旨在充分公開本發明的概要本質，以使他人可以通過應用領域內的基本常識，在不進行過度實驗且不背離本發明的基本概念的情況下，容易地修改/調整這些具體實施例，以適應多種應用。因此，上述調整和修改基於本發明的教導和指導，旨在使這些修改和調整保持在本發明所描述的實施例的等同物的含義以及範圍之內。能夠理解，此處所用的詞彙或術語均以描述為目的，從而使得本領域通常知識者在本發明的教導和引導下可以理解這些詞彙和術語，而不應該被用來限定本發明的內容。
本發明通過功能方塊圖來解釋特定功能和特定關係，來實現對本發明中的實施案例的描述。為方便敘述，上述功能方塊圖的邊界是任意界定的。只要能實現所需的特定功能和特定關係，其它替代的邊界也可被採用。
發明內容和摘要部分可能闡述了本發明的一個或複數個實施方式，但並不包括發明人構思的所有示例性實施例，因此，不旨在以任何方式限定本發明和申請專利範圍。
本發明的範圍不受限於任一上述實施例，而應該依據申請專利範圍及其均等物來定義。 以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。
100:鐵電記憶體單元 102:電容器 104:電晶體 106:互連 108:基底 110:下電極 112:上電極 114:摻雜鐵電層 120:源極/汲極區 122:閘極電介質 124:閘極導體 202:上表面 204:下表面 206:第一中間層級 208:第二中間層級 210:第三中間層級 302:下電極 304:摻雜鐵電層 304-1、304-2、304-3:元素 300:製程 306:上電極 320:製程 322:下電極 324:介電材料 325:摻雜鐵電層 326:上電極 328:離子佈植製程 400:方法 402、404、406:操作 500:鐵電記憶體元件 502:鐵電記憶體串 504:ILD層 506:導體層 508:第一電極 510:摻雜鐵電層 512:第二電極 600:鐵電記憶體元件 602:基底 604:ILD層 606:鐵電記憶體串 608:導體層 610:第一電極 612:摻雜鐵電層 614:第二電極
併入本文並形成說明書一部分的說明書圖式圖解說明了本揭露的實施例，並且與說明書一起進一步用於解釋本揭露的原理並使得本領域通常知識者能夠使用本揭露。 第1圖示出了根據本揭露一些實施例的具有摻雜鐵電層的示例性鐵電記憶體單元的橫截面圖。 第2A圖至第2E圖每個都示出了根據本揭露一些實施例的示例性摻雜鐵電層的橫截面圖。 第3A圖至第3C圖示出了根據本揭露一些實施例的用於形成鐵電記憶體單元的示例性製程。 第3D圖至第3G圖示出了根據本揭露一些實施例的用於形成鐵電記憶體單元的另一示例性製程。 第4圖是根據本揭露一些實施例的用於形成鐵電記憶體單元的示例性方法的流程圖。 第5圖示出了根據本揭露一些實施例的示例性鐵電記憶體元件的平面圖。 第6圖示出了根據本揭露一些實施例的示例性鐵電記憶體元件的橫截面圖。 本揭露的實施例將參考圖式予以描述。
100:鐵電記憶體單元
102:電容器
104:電晶體
106:互連
108:基底
110:下電極
112:上電極
114:摻雜鐵電層
120:源極/汲極區
122:閘極電介質
124:閘極導體

Claims (31)

  1. 一種鐵電記憶體單元，包括： 一第一電極； 一第二電極；以及 一摻雜鐵電層，設置在該第一電極與該第二電極之間，該摻雜鐵電層包括： 氧和一種或多種鐵電金屬；以及 複數個摻質，包括來自下列各項之一的至少一種摻質：第II族元素、第III族元素或鑭系元素，該些摻質不同於該一種或多種鐵電金屬。
  2. 如請求項1所述的鐵電記憶體單元，其中該些摻質沿著濃度梯度從該摻雜鐵電層的一第一層級分佈到該鐵電層的一第二層級。
  3. 如請求項2所述的鐵電記憶體單元，其中該第一層級和該第二層級的每一個都是與該第一電極和該第二電極接觸的表面中的相應表面。
  4. 如請求項3所述的鐵電記憶體單元，其中， 該些摻質包括一第一組摻質和一第二組摻質； 該第一組摻質包括來自第IV族元素的至少一種摻質；以及 該第二組摻質包括來自下列各項中的一個或複數個的至少一種摻質：第V族元素、第II族元素、第III族元素、或鑭系元素。
  5. 如請求項4所述的鐵電記憶體單元，其中， 該第一組摻質包括下列各項至少之一：鋯（Zr）、鉿（Hf）、鈦（Ti）、或矽（Si）；以及 該第二組摻質包括下列各項至少之一：鉭（Ta）、鈮（Nb）、𨧀（Db）、釩（V）、鈧（Sc）、釔（Y）、鋁（Al）、鎵（Ga）、銦（In）、鑭系元素、鈣（Ca）、鍶（Sr）或鋇（Ba）。
  6. 如請求項5所述的鐵電記憶體單元，其中該第一組摻質與該第二組摻質的莫耳比為大約100:1至大約1:100。
  7. 如請求項3所述的鐵電記憶體單元，其中， 該些摻質包括一第一組摻質和一第二組摻質； 該第一組摻質包括來自第V族元素的至少一種摻質；以及 該第二組摻質包括來自下列各項中的一個或複數個的至少一種摻質：第II族元素、第III族元素、或鑭系元素。
  8. 如請求項7所述的鐵電記憶體單元，其中， 該第一組摻質包括下列各項至少之一：Ta、Nb、Db、或V；以及 該第二組摻質包括下列各項至少之一：Sc、Y、Al、Ga、In、鑭系元素、Ca、Sr或Ba。
  9. 如請求項8所述的鐵電記憶體單元，其中該第一組摻質與該第二組摻質的莫耳比為大約100:1至大約1:100。
  10. 如請求項3所述的鐵電記憶體單元，其中， 該些摻質包括一第一組摻質和一第二組摻質； 該第一組摻質包括來自第III族元素或鑭系元素的至少一種摻質；以及 該第二組摻質包括來自一個或複數個第II族元素中的至少一種摻質。
  11. 如請求項10所述的鐵電記憶體單元，其中， 該第一組摻質包括下列各項中的至少之一：Sc、Y、Al、Ga、In、或鑭系元素；以及 該第二組摻質包括下列各項中的至少之一：Ca、Sr或Ba。
  12. 如請求項11所述的鐵電記憶體單元，其中該第一組摻質與該第二組摻質的莫耳比為大約100:1至大約1:100。
  13. 如請求項2所述的鐵電記憶體單元，其中該第一層級和該第二層級中的每一個都是下列各項中的相應一項：該摻雜鐵電層的中間層級、以及與該第一電極和該第二電極之一接觸的表面。
  14. 如請求項2所述的鐵電記憶體單元，其中， 該第一層級包括與該第一電極和第二電極之一接觸的一表面和該摻雜鐵電層的一中間層級，該表面處的摻質濃度與該中間層級處的摻質濃度相同或不同；以及 該第二層級包括該摻雜鐵電層在該表面與該中間層級之間的另一中間層級，該另一中間層級處的摻質濃度與該表面處的摻質濃度相同或不同，並且與該中間層級處的摻質濃度相同或不同。
  15. 如請求項2所述的鐵電記憶體單元，其中， 該第一層級包括該摻雜鐵電層在與該第一電極和該第二電極之一接觸的一表面與該摻雜鐵電層的該中間層級之間的另一中間層級，該另一中間層級處的摻質濃度與該表面處的摻質濃度相同或不同，並且與該中間層級處的摻質濃度相同或不同；以及 該第二層級包括該表面和該摻雜鐵電層的該中間層級，該表面處的摻質濃度與該中間層級處的摻質濃度相同或不同。
  16. 如請求項1所述的鐵電記憶體單元，其中該些摻質沿著與摻雜鐵電層的表面垂直的方向沿著複數個濃度梯度分佈，該些濃度梯度每個都從摻雜鐵電層的第一層級延伸到摻雜鐵電層的第二層級，該些濃度梯度中的每個的第一層級彼此相同或不同，並且該些濃度梯度中的每個的第二層級彼此相同或不同。
  17. 如請求項1所述的鐵電記憶體單元，其中該第一電極和該第二電極中的一個或複數個包括下列各項中的至少其中之一：氮化鈦（TiN）、氮化鈦矽（TiSiNx ）、氮化鈦鋁（TiAlNx ）、碳氮化鈦（TiCNx ）、氮化鉭 （TaNx ）、氮化鉭矽（TaSiNx ）、氮化鉭鋁（TaAlNx ）、氮化鎢（WNx ）、矽化鎢（WSix ）、碳氮化鎢（WCNx ）、釕（Ru）、氧化釕（RuOx ）、銥（Ir）、摻雜多晶矽、透明導電氧化物（TCO）或氧化銥（IrOx ）。
  18. 如請求項17所述的鐵電記憶體單元，其中該第一電極和該第二電極中的一個或複數個包括TCO，所述TCO包括下列各項至少之一：基於摻雜ZnO的TCOs、基於摻雜TiO2 的TCOs、基於摻雜SnO2 的TCOs、或者鈣鈦礦TCOs。
  19. 如請求項18所述的鐵電記憶體單元，其中該第一電極和該第二電極中的該一個或複數個包括La1-x Srx CrO3 （LSCO）。
  20. 一種鐵電記憶體單元，包括： 一基底；以及 複數個鐵電記憶體串，其在該基底之上垂直地延伸，該些鐵電記憶體串中的每個都包括一導體層、一第一電極、一摻雜鐵電層、以及一第二電極層，該導體層、該第一電極、該摻雜鐵電層、以及該第二電極層係自該鐵電記憶體串的中心以徑向依序設置，其中該摻雜鐵電層包括： 氧和一種或多種鐵電金屬；以及 多種摻質，其包括來自下列各項之一的至少一種摻質：第II族元素、第III族元素或鑭系元素，該些摻質不同於所述一種或多種鐵電金屬。
  21. 如請求項20所述的鐵電記憶體單元，其中， 該些摻質包括一第一組摻質和一第二組摻質，它們沿著濃度梯度從該第一電極和該第二電極之一分佈到該第一電極和該第二電極中的另一個； 該第一組摻質包括下列各項中的至少之一：鋯（Zr）、鉿（Hf）、鈦（Ti）、或矽（Si）；以及 該第二組摻質包括下列各項中的至少之一：鉭（Ta）、鈮（Nb）、𨧀（Db）、釩（V）、鈧（Sc）、釔（Y）、鋁（Al）、鎵（Ga）、銦（In）、鑭系元素、鈣（Ca）、鍶（Sr）、或鋇（Ba）。
  22. 如請求項21所述的鐵電記憶體單元，其中該第一組摻質與該第二組摻質的莫耳比為大約100:1至大約1:100。
  23. 如請求項20所述的鐵電記憶體單元，其中， 該些摻質包括一第一組摻質和一第二組摻質，它們沿著濃度梯度從該第一電極和該第二電極之一分佈到該第一電極和該第二電極中的另一個； 該第一組摻質包括下列各項中的至少之一：Ta、Nb、Db、或V；以及 該第二組摻質包括下列各項中的至少之一：Sc、Y、Al、Ga、In、鑭系元素、Ca、Sr或Ba。
  24. 如請求項23所述的鐵電記憶體單元，其中該第一組摻質與該第二組摻質的莫耳比為大約100:1至大約1:100。
  25. 如請求項20所述的鐵電記憶體單元，其中 該些摻質包括一第一組摻質和一第二組摻質，該第一組摻質和乾第二組摻質沿著濃度梯度從該第一電極和該第二電極之一分佈到該第一電極和該第二電極中的另一個； 該第一組摻質包括下列各項至少之一：Sc、Y、Al、Ga、In、或鑭系元素；以及 該第二組摻質包括下列各項至少之一：Ca、Sr或Ba。
  26. 如請求項25所述的鐵電記憶體單元，其中該第一組摻質與該第二組摻質的莫耳比為大約100:1至大約1:100。
  27. 一種用於形成鐵電記憶體單元的方法，包括： 形成一第一電極； 形成一摻雜鐵電層，該摻雜鐵電層接觸該第一電極，該摻雜鐵電層包括：（i）氧和一種或多種鐵電金屬；以及（ii）多種摻質，其包括來自下列各項之一的至少一種摻質：第II族元素、第III族元素或鑭系元素，該些摻質不同於該一種或多種鐵電金屬；以及 形成一第二電極，該第二鐵電層接觸該摻雜鐵電層。
  28. 如請求項27所述的用於形成鐵電記憶體單元的方法，其中形成該摻雜鐵電層包括下列各種製程至少之一：原位摻雜製程、離子佈植製程、熱擴散製程、或電漿摻雜製程。
  29. 如請求項28所述的用於形成鐵電記憶體單元的方法，其中形成該摻雜鐵電層包括施行原位摻雜製程在下列各種製程中的至少之一：化學氣相沉積（CVD）製程、脈衝雷射沉積（PLD）製程、原子層沉積（ALD）製程、溶膠-凝膠製程、金屬-有機化學氣相沉積（MOCVD）製程、或化學溶液沉積（CSD）製程，該原位摻雜製程是在形成該鐵電層的同一製程腔室中原位施行的。
  30. 如請求項28所述的用於形成鐵電記憶體單元的方法，其中形成該摻雜鐵電層包括： 施行下列各種製程至少之一：離子佈植製程、熱擴散製程、或電漿摻雜製程，以將該些摻質在該鐵電層被形成以後被摻雜到該鐵電層中。
  31. 如請求項30所述的用於形成鐵電記憶體單元的方法，其中形成該鐵電層包括施行下列各項至少之一：化學氣相沉積（CVD）、脈衝雷射沉積（PLD）、原子層沉積（ALD）、溶膠-凝膠製程、金屬-有機化學氣相沉積（MOCVD）、或化學溶液沉積（CSD）。
TW108135452A 2019-06-24 2019-10-01 鐵電記憶體元件及其形成方法 TWI733202B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/450,919 US10861862B1 (en) 2019-06-24 2019-06-24 Ferroelectric memory devices
US16/450,919 2019-06-24

Publications (2)

Publication Number Publication Date
TW202101742A true TW202101742A (zh) 2021-01-01
TWI733202B TWI733202B (zh) 2021-07-11

Family

ID=73653466

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108135452A TWI733202B (zh) 2019-06-24 2019-10-01 鐵電記憶體元件及其形成方法

Country Status (7)

Country Link
US (2) US10861862B1 (zh)
EP (1) EP3966864A4 (zh)
JP (1) JP7340881B2 (zh)
KR (1) KR20220002577A (zh)
CN (1) CN112133700A (zh)
TW (1) TWI733202B (zh)
WO (1) WO2020258877A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI775427B (zh) * 2021-05-07 2022-08-21 財團法人工業技術研究院 鐵電記憶體

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11101274B2 (en) 2019-12-05 2021-08-24 Micron Technology, Inc. Ferroelectric capacitor, a ferroelectric memory cell, an array of ferroelectric memory cells, and a method of forming a ferroelectric capacitor
US11264489B2 (en) 2020-03-20 2022-03-01 Taiwan Semiconductor Manufacturing Company, Ltd. Negative-capacitance and ferroelectric field-effect transistor (NCFET and FE-FET) devices
CN117016050A (zh) * 2021-08-27 2023-11-07 华为技术有限公司 铁电存储器及其形成方法、电子设备
DE102021214885B4 (de) 2021-12-22 2023-10-05 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung eingetragener Verein Elektronisches Bauteil mit mindestens einer Schicht aus einem ferroelektrischen oder antiferroelektrischen Werkstoff
CN116648790A (zh) * 2021-12-24 2023-08-25 华为技术有限公司 芯片和终端

Family Cites Families (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6350643B1 (en) * 1997-12-18 2002-02-26 Advanced Technology Materials, Inc. Reduced degradation of metal oxide ceramic due to diffusion of a mobile specie therefrom
KR100436056B1 (ko) * 1997-12-30 2004-12-17 주식회사 하이닉스반도체 강유전체 커패시터의 확산장벽막 형성방법
US6204158B1 (en) * 1998-12-18 2001-03-20 Advanced Technology Materials, Inc. Reduced diffusion of a mobile specie from a metal oxide ceramic into the substrate
US6388285B1 (en) * 1999-06-04 2002-05-14 International Business Machines Corporation Feram cell with internal oxygen source and method of oxygen release
JP4303389B2 (ja) * 2000-02-24 2009-07-29 ローム株式会社 強誘電体メモリ装置の製造方法
US6518609B1 (en) * 2000-08-31 2003-02-11 University Of Maryland Niobium or vanadium substituted strontium titanate barrier intermediate a silicon underlayer and a functional metal oxide film
US6713799B2 (en) * 2002-04-26 2004-03-30 Matsushita Electric Industrial Co., Ltd. Electrodes for ferroelectric components
KR100470166B1 (ko) * 2002-07-19 2005-02-07 주식회사 하이닉스반도체 강유전체 메모리 소자의 제조 방법
US6893769B2 (en) * 2002-12-18 2005-05-17 Hewlett-Packard Development Company, L.P. Fuel cell assemblies and methods of making the same
JP4578774B2 (ja) * 2003-01-08 2010-11-10 富士通株式会社 強誘電体キャパシタの製造方法
CN100420024C (zh) * 2003-06-06 2008-09-17 富士通株式会社 半导体器件的制造方法
US7312091B2 (en) * 2003-07-25 2007-12-25 Samsung Electronics Co., Ltd. Methods for forming a ferroelectric layer and capacitor and FRAM using the same
US20070190670A1 (en) * 2006-02-10 2007-08-16 Forest Carl A Method of making ferroelectric and dielectric layered superlattice materials and memories utilizing same
KR100763559B1 (ko) * 2006-07-18 2007-10-04 삼성전자주식회사 강유전체막의 형성 방법 및 이를 이용한 강유전체캐패시터의 제조 방법
JP5109341B2 (ja) * 2006-11-14 2012-12-26 富士通セミコンダクター株式会社 半導体装置とその製造方法
CN100550459C (zh) 2007-01-12 2009-10-14 中国科学院上海硅酸盐研究所 提高脉冲触发电阻式随机存储器抗疲劳特性的方法
JP5211560B2 (ja) * 2007-06-25 2013-06-12 富士通セミコンダクター株式会社 半導体装置の製造方法および半導体装置
US7709359B2 (en) * 2007-09-05 2010-05-04 Qimonda Ag Integrated circuit with dielectric layer
JP2009117768A (ja) * 2007-11-09 2009-05-28 Toshiba Corp 半導体記憶装置およびその製造方法
JP2011096818A (ja) * 2009-10-29 2011-05-12 Fujitsu Semiconductor Ltd 半導体装置及びその製造方法
JP5655585B2 (ja) * 2011-01-20 2015-01-21 富士通セミコンダクター株式会社 半導体装置の製造方法
JP2014053571A (ja) * 2012-09-10 2014-03-20 Toshiba Corp 強誘電体メモリ及びその製造方法
US9219225B2 (en) 2013-10-31 2015-12-22 Micron Technology, Inc. Multi-bit ferroelectric memory device and methods of forming the same
US10242989B2 (en) * 2014-05-20 2019-03-26 Micron Technology, Inc. Polar, chiral, and non-centro-symmetric ferroelectric materials, memory cells including such materials, and related devices and methods
US9449979B2 (en) * 2014-11-02 2016-09-20 Thomas J McKinnon Ferroelectric memory device and fabrication process thereof, and methods for operation thereof
US10153155B2 (en) * 2015-10-09 2018-12-11 University Of Florida Research Foundation, Incorporated Doped ferroelectric hafnium oxide film devices
US10636471B2 (en) 2016-04-20 2020-04-28 Micron Technology, Inc. Memory arrays, ferroelectric transistors, and methods of reading and writing relative to memory cells of memory arrays
US9761580B1 (en) * 2016-11-01 2017-09-12 Micron Technology, Inc. Methods of forming an array comprising pairs of vertically opposed capacitors and arrays comprising pairs of vertically opposed capacitors
US9773788B1 (en) * 2016-12-27 2017-09-26 Micron Technology, Inc. Floating body transistors and memory arrays comprising floating body transistors
US10319426B2 (en) * 2017-05-09 2019-06-11 Micron Technology, Inc. Semiconductor structures, memory cells and devices comprising ferroelectric materials, systems including same, and related methods
CN111052377B (zh) * 2017-09-06 2023-09-22 美光科技公司 包括绝缘材料和存储器单元的垂直交替层的存储器阵列以及形成存储器阵列的方法
US10854813B2 (en) * 2018-02-09 2020-12-01 Micron Technology, Inc. Dopant-modulated etching for memory devices
CN108520878A (zh) 2018-04-18 2018-09-11 湘潭大学 一种cmos后端工艺嵌入式的铁电随机存储器及其制备方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI775427B (zh) * 2021-05-07 2022-08-21 財團法人工業技術研究院 鐵電記憶體
US11856789B2 (en) 2021-05-07 2023-12-26 Industrial Technology Research Institute Ferroeolectric memories with ferroelectric composite layer

Also Published As

Publication number Publication date
KR20220002577A (ko) 2022-01-06
JP7340881B2 (ja) 2023-09-08
US20210035994A1 (en) 2021-02-04
EP3966864A1 (en) 2022-03-16
CN112133700A (zh) 2020-12-25
TWI733202B (zh) 2021-07-11
JP2022536770A (ja) 2022-08-18
EP3966864A4 (en) 2022-06-22
US10861862B1 (en) 2020-12-08
WO2020258877A1 (en) 2020-12-30
US20200402986A1 (en) 2020-12-24

Similar Documents

Publication Publication Date Title
TWI733202B (zh) 鐵電記憶體元件及其形成方法
TWI827212B (zh) 具有鐵電電容器之設備和系統及其圖案化方法
US11398263B2 (en) Semiconductor structures, memory cells and devices comprising ferroelectric materials, systems including same, and related methods
US6194229B1 (en) Method for improving the sidewall stoichiometry of thin film capacitors
US11744081B1 (en) Ferroelectric device film stacks with texturing layer which is part of a bottom electrode, and method of forming such
US6258655B1 (en) Method for improving the resistance degradation of thin film capacitors
JP5655585B2 (ja) 半導体装置の製造方法
TWI716245B (zh) 具有減少的邊緣缺陷的鐵電記憶體單元及其製造方法
JP2007317765A (ja) 強誘電体メモリおよびその製造方法
US20050230725A1 (en) Ferroelectric capacitor having an oxide electrode template and a method of manufacture therefor
US20150221516A1 (en) Process-compatible sputtering target for forming ferroelectric memory capacitor plates
US6952029B1 (en) Thin film capacitor with substantially homogenous stoichiometry
US11765908B1 (en) Memory device fabrication through wafer bonding
US11769790B2 (en) Rapid thermal annealing (RTA) methodologies for integration of perovskite-material based trench capacitors
US20050191765A1 (en) Thin film capacitor with substantially homogenous stoichiometry
KR20030084331A (ko) 2단계 열처리를 적용한 반도체 소자의 캐패시터 제조방법