TW202044441A - 用於半導體裝置之測試治具 - Google Patents
用於半導體裝置之測試治具 Download PDFInfo
- Publication number
- TW202044441A TW202044441A TW108118807A TW108118807A TW202044441A TW 202044441 A TW202044441 A TW 202044441A TW 108118807 A TW108118807 A TW 108118807A TW 108118807 A TW108118807 A TW 108118807A TW 202044441 A TW202044441 A TW 202044441A
- Authority
- TW
- Taiwan
- Prior art keywords
- holes
- hole
- test fixture
- seat body
- semiconductor device
- Prior art date
Links
Images
Landscapes
- Measuring Leads Or Probes (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
- Connecting Device With Holders (AREA)
Abstract
本發明提供了一種用於具有多個球形電極之半導體裝置的測試治具,該測試治具具有一座體、一導引塊、多個第一孔及多個第二孔,導引塊圍繞座體以導引半導體裝置朝向座體,第一孔成形於座體之第一區域,各第一孔具有一第一尺寸,第二孔成形於座體之第二區域,各第二孔具有一第二尺寸,其大於第一尺寸,因此,縱使在半導體裝置插入測試治具時產生位移,最外圍的球形電極總是會位在第二孔中以防止撞擊座體、或被較小的第一孔所卡住。
Description
本發明係關於半導體製造領域,尤其針對半導體裝置之測試程序。
球柵陣列(Ball Grid Array, BGA)封裝為其中一種用於積體電路之表面封裝的方法,在具有BGA封裝體之半導體裝置的測試流程中,係將半導體裝置插入一現有技術的測試治具,以與測試電路形成電連接,半導體裝置之底面的球形電極須和現有技術之測試治具的孔相對齊,以使球電極與測試電路電連接,當半導體裝置仍差設於現有技術的治具中、且中心位置產生移動時,最外圍的球形電極被夾在現有技術的治具之最外圍的孔中,而造成半導體裝置的損壞,例如基於自體重量脫落、球形電極未對準、形態的干擾、球形電極的不正常對位等等。
參考文獻1:美國專利第7,477,063號。
為了克服這些缺點,本發明修改了測試治具以減輕或消除上述問題。
本發明提供一種用於半導體裝置的測試治具,其包含有:
一座體,其具有一頂面、一底面、一第一區域、及一第二區域,該第二區域設置於該第一區域外;
一導引塊,其圍繞於該座體,並具有多個斜面以導引半導體裝置朝向座體;
多個第一孔,其成形於該座體之第一區域,並由該座體之頂面貫穿成形至該座體之底面,各第一孔具有一第一尺寸;及
多個第二孔,其成形於該座體之第二區域,並由該做體之頂面貫穿成形至該座體之底面,各第二孔具有一第二尺寸,該第二尺寸大於該第一尺寸。
因此,即使當如上所述將半導體裝置插入測試治具中時發生位置偏移,最外圍球形電極也總是位於第二孔處,以避免撞到座體或被較小的第一孔卡住。
從以下結合附圖的詳細描述中,將更明顯呈現本發明的其他目的、優點和新穎特徵。
請參閱圖1和圖2所示,本發明之用於半導體裝置的測試治具包括一座體10、一導引塊20、多個第一孔30及多個第二孔40。
該座體10包含有一頂面、一底面、一第一區域及一第二區域,該第二區域設置於該第一區域之外,亦即該第二區域較該第一區域而言距離邊緣更近。
該導引塊20圍繞該座體10,並具有多個斜面21,各斜面21具有一頂端及一底端,相對斜面21之頂端的距離大於相對斜面21之底端的距離,則當半導體裝置插入本發明之測試治具時,將使得半導體裝置被導引朝向該座體10。
在一實施例中,該導引塊20具有凹槽210成形於其上,該座體10設置於該導引塊20的凹槽210中,以被導引塊20所圍繞。所述斜面21設於該凹槽210的壁面上。
所述第一孔30成形於該座體10之第一區域,且由該座體10之頂面貫穿至該座體10之底面,各第一孔30具有一第一尺寸。
所述第二孔40成形於該座體10之第二區域,且由該座體10之頂面貫穿至該座體10之底面,各第二孔40具有一第二尺寸,其大於第一尺寸。
請參閱圖1C及圖1D所示,當一半導體裝置50被插入該凹槽210中以進行測試時,半導體裝置50被斜面21所導引而朝向座體10,半導體裝置50的球形電極51分別插設於所述第一孔30及所述第二孔40中。各第一孔30容納第一數量的球形電極51,各第二孔40容納第二數量的球形電極51,該第二數量大於該第一數量,該第一數量可為1或大於1,則所述第一數量的球形電極51可包含一球形電極51或相鄰的球形電極51,所述第二數量的球形電極51可包含相鄰的球形電極51。在部份實施例中,所述第一孔30的第一尺寸與一個球形電極51之尺寸相同。
進一步而言,插設有半導體裝置之該測試治具設置於測試設備中,而測試設備的接觸針與由座體10之第一孔30及第二孔40露出之半導體裝置50的球形電極51相接觸,然後測試治具中的半導體裝置50由測試設備進行規範的測試。
所述第一孔30和所述第二孔40的配置和所容納球形電極51在不同的實施例中有所不同,該些實施例在下文中公開,但不限於此。
在如圖1A至圖1D所示的實施例中,所述第一數量為1而第二數量為2,各第一孔30容納一個球形電極51且各第二孔40容納兩個球形電極51,所述第一孔30在座體10的左右兩部份均排列為多行,所述第二孔40為長孔且排列成兩行,其中一行的第二孔40位於第一孔30之行與座體10之第一邊緣101之間,另一行的第二孔40位於第一孔30之行與座體10之第二邊緣102之間。
在如圖2A至圖2D所示的實施例中,所述第一數量為1而第二數量為4,各第一孔30A容納一個球形電極51且各第二孔40A容納四個球形電極51,所述第一孔30A排列成多個同心矩形,所述第二孔40A為方形孔且排列成一矩形,並圍繞於所述第一孔30A所構成的同心矩形外,亦即第二孔40A所構成的矩形設置於座體10的四個邊緣101、102、103、104與第一孔30A所構成的同心矩形之間。
請參閱圖3A至圖3C所示,所述第一數量為1而所述第二數量為2或4,各第一孔30B容納一個球形電極51且各第二孔40B容納二或四個球形第51,所述第一孔30B排列成多個同心矩形,所述第二孔40B排列成一矩形,並圍繞於所述第一孔30B所構成的同心矩形外,亦即第二孔40B所構成的矩形設置於座體10的四個邊緣101、102、103、104與第一孔30B所構成的同心矩形之間。其中部份的第二孔40B為長孔且各自容納兩個球形電極51,其餘的第二孔40B為方形孔且各自容納四個球形電極51,並設置於由第二孔40B所構成之矩形的其中一角落。
請參閱圖4A至圖4C所示,所述第一數量為1而所述第二數量為2或4,各第一孔30C容納一個球形電極51且各第二孔40C容納二或四個球形第51,所述第一孔30C排列成多個同心矩形,所述第二孔40C排列成一矩形,並圍繞於所述第一孔30C所構成的同心矩形外,亦即第二孔40C所構成的矩形設置於座體10的四個邊緣101、102、103、104與第一孔30C所構成的同心矩形之間。其中部份的第二孔40C為長孔並分別排列於第一孔30C所構成的矩形與座體10之第一及第二邊緣101、102之間,且各自容納兩個球形電極51,其餘的第二孔40C為方形孔並分別排列於第一孔30C所構成的矩形與座體10之第三及第四邊緣103、104之間且各自容納四個球形電極51。
在如圖5A至圖5C所示的實施例中,所述第一數量為1而第二數量為大於4,各第一孔30D容納一個球形電極51且各第二孔40D容納多餘四個球形電極51,所述第一孔30D排列成多個同心矩形,所述第二孔40D為L形孔且圍繞於所述第一孔30D所構成的同心矩形外,亦即第二孔40D所構成的矩形設置於座體10的四個邊緣101、102、103、104與第一孔30D所構成的同心矩形之間。
再者,座體10由薄膜基板製成,該薄膜基板由具有高耐熱性的聚醯亞胺(polyimide)構成,且由與導引塊20不同的材料所製成,又座體10包括藉由切割沖壓或蝕刻等方式構成之多個第一孔30及第二孔40,第一孔30和第二孔40的結構如前所述。
再者,座體10由聚醯亞胺薄膜基板所構成,該薄膜基板不同於經由注塑模具製程之樹脂構件的導引塊20,由於前述之孔係經由切割沖壓或蝕刻等方式,因此可以在座體10上形成與半導體裝置50之窄節距(pitch)的球形電極51相對應的第一孔30。
此外,形成為與半導體裝置50之球形電極51基本相同尺寸的多個第一孔30,使得能夠對準容納在測試治具中的半導體裝置50之球形電極。
由於透過設置多個第一孔30來固定座體10的區域,所述多個第一孔30構造成具有與一個球形電極51基本相同尺寸,因此在座體10中,可以保持經常被搬運之承載治具的耐久性。
在其他實施例中,所述第一孔亦可被排列成一矩陣形。
圖6A及圖6B為應用於本發明之測試治具的槽體。
請參閱圖6A及圖6B所示,多個接觸針60設置於該座體10之下,各第一孔30與第一數量的接觸針60相對齊,且各第二孔40與第二數量的接觸針60相對齊。當半導體裝置50插入該凹槽210中以進行測試時,各接觸針60接收其中一個球形電極51以形成電連接。
圖7A及圖7B為本發明之其他實施例,測試插槽具有錐狀部401,其各自成形於第二孔40A之邊緣並朝向座體10之中央,透過第二孔40A的錐狀部401,測試插槽成為對BGA封裝結構具有自我對準功能,第二孔40A的外邊緣為垂直加工,此係為了防止球形電極51因過度自對準而爬上外邊緣。
所述測試治具具有以下優點,第二孔40大於第一孔且可容納一個以上的球形電極,因此,縱使當將半導體裝置50插入所述之測試治具時發生位置偏移,最外圍的球形電極51也總是位於第二孔40處,以避免撞擊座體10或被較小的第一孔30卡住。
儘管在前面的描述中連同本發明的結構和特徵的細節,已經闡述了本發明的許多特徵和優點,惟上述揭露內容僅為說明性。在檢附的申請專利範圍中所表達之用詞的廣泛與通常含義可及的全部範圍內,可以對細節進行更改,特別是在本發明原則下之元件的形狀,尺寸和排列方面。
10:座體101:第一邊緣
102:第二邊緣103:第三邊緣
104:第四邊緣20:導引塊
21:斜面210:凹槽
30、30A、30B、30C、30D:第一孔
40、40A、40B、40C、40D:第二孔
401:錐狀部50:半導體裝置
51:球形電極60:接觸針
圖1A為本發明之用於半導體裝置的測試治具之第一實施例的立體圖;
圖1B為圖1A之測試治具的座體之放大俯視圖;
圖1C為圖1A之測試治具的部份剖面側視動作圖;
圖1D為圖1A之測試治具的之座體與半導體裝置的球形電極之放大俯視動作圖;
圖2A為本發明之用於半導體裝置的測試治具之第二實施例的立體圖;
圖2B為圖2A之測試治具的座體之放大俯視圖;
圖2C為圖2A之測試治具的之座體與半導體裝置的球形電極之放大俯視動作圖;
圖3A為本發明之用於半導體裝置的測試治具之第三實施例的立體圖;
圖3B為圖3A之測試治具的座體之放大俯視圖;
圖3C為圖3A之測試治具的之座體與半導體裝置的球形電極之放大俯視動作圖;
圖4A為本發明之用於半導體裝置的測試治具之第四實施例的立體圖;
圖4B為圖4A之測試治具的座體之放大俯視圖;
圖4C為圖4A之測試治具的之座體與半導體裝置的球形電極之放大俯視動作圖;
圖5A為本發明之用於半導體裝置的測試治具之第五實施例的立體圖;
圖5B為圖5A之測試治具的座體之放大俯視圖;
圖5C為圖5A之測試治具的之座體與半導體裝置的球形電極之放大俯視動作圖;
圖6A為本發明之用於半導體裝置的測試治具之第六實施例的側視剖面動作圖,呈現半導體裝置正在插入;
圖6B為圖6A之測試治具的側視剖面動作圖,呈現半導體裝置已插入;
圖7A為本發明之用於半導體裝置的測試治具之第七實施例的側視剖面動作圖,呈現半導體裝置正在插入;及
圖7B為測試治具與半導體裝置之球形電極的放大頂視動作圖。
10:座體
101:第一邊緣
102:第二邊緣
20:導引塊
21:斜面
210:凹槽
30:第一孔
40:第二孔
Claims (10)
- 一種用於半導體裝置的測試治具,其包含有: 一座體,其具有一頂面、一底面、一第一區域、及一第二區域,該第二區域設置於該第一區域外; 一導引塊,其圍繞於該座體,並具有多個斜面以導引半導體裝置朝向座體; 多個第一孔,其成形於該座體之第一區域,並由該座體之頂面貫穿成形至該座體之底面,各第一孔具有一第一尺寸;及 多個第二孔,其成形於該座體之第二區域,並由該做體之頂面貫穿成形至該座體之底面,各第二孔具有一第二尺寸,該第二尺寸大於該第一尺寸。
- 如請求項1所述之具有多個球形電極的半導體裝置的測試治具,其中 各第一孔用於容納第一數量的球形電極;及 各第二孔用於容納第二數量的球形電極,其中該第二數量大於該第一數量。
- 如請求項2所述之測試治具,其中 該第一數量為1;及 各第一孔之第一尺寸與一個球形電極的尺寸實質相同。
- 如請求項1至3中任一項所述之測試治具,其中所述第二孔為長孔且排列為兩行,其中一行的第二孔位於所述第一孔與座體之第一邊緣之間,另一行的第二孔位於所述第一孔與座體之第二邊緣之間。
- 如請求項1至3中任一項所述之測試治具,其中所述第二孔為方形孔且排列為一矩形並圍繞於所述第一孔。
- 如請求項1至3中任一項所述之測試治具,其中所述第二孔包含有方形孔及長孔,且排列為一矩形並圍繞於所述第一孔。
- 如請求項1至3中任一項所述之測試治具,其中所述第二孔為L形,且所述第二孔排列成圍繞於所述第一孔。
- 如請求項2或3所述之測試治具,其進一步包含有多個接觸針,其設置於座體下,其中各第一孔與第一數量的接觸針相對齊,且各第二孔與第二數量的接觸針相對齊。
- 如請求項1至3中任一項所述之測試治具,其中該座體由薄膜基板製成,且該座體之材料與該導引塊之材料不同。
- 如請求項1至3中任一項所述之測試治具,其中該座體包含有多個錐狀部,各錐狀部設置於相對應的其中一第二孔,各錐狀部設置於相對應之第二孔朝向座體之中心的一側。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW108118807A TWI721442B (zh) | 2019-05-30 | 2019-05-30 | 用於半導體裝置之測試治具 |
JP2019145987A JP2020197519A (ja) | 2019-05-30 | 2019-08-08 | 半導体装置のための試験治具 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW108118807A TWI721442B (zh) | 2019-05-30 | 2019-05-30 | 用於半導體裝置之測試治具 |
Publications (2)
Publication Number | Publication Date |
---|---|
TW202044441A true TW202044441A (zh) | 2020-12-01 |
TWI721442B TWI721442B (zh) | 2021-03-11 |
Family
ID=73647947
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW108118807A TWI721442B (zh) | 2019-05-30 | 2019-05-30 | 用於半導體裝置之測試治具 |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP2020197519A (zh) |
TW (1) | TWI721442B (zh) |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100629958B1 (ko) * | 2005-01-15 | 2006-09-28 | 황동원 | 반도체용 테스트 및 번인을 위한 비지에이형 소켓 |
US7477063B1 (en) * | 2007-08-17 | 2009-01-13 | Powertech Technologies, Inc. | Universal insert tool for fixing a BGA package under test |
-
2019
- 2019-05-30 TW TW108118807A patent/TWI721442B/zh active
- 2019-08-08 JP JP2019145987A patent/JP2020197519A/ja active Pending
Also Published As
Publication number | Publication date |
---|---|
TWI721442B (zh) | 2021-03-11 |
JP2020197519A (ja) | 2020-12-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI589883B (zh) | 用於積體電路測試機中的測試針之精確對準的對準系統 | |
US10330702B2 (en) | Wafer level integrated circuit probe array and method of construction | |
KR100840788B1 (ko) | 칩 적층 패키지 및 그 제조 방법 | |
US7298629B2 (en) | Circuit board for mounting a semiconductor circuit with a surface mount package | |
US8911242B2 (en) | Electrical component having an array of electrical contacts | |
US10971425B2 (en) | Semiconductor device | |
US10078101B2 (en) | Wafer level integrated circuit probe array and method of construction | |
KR102678759B1 (ko) | 반도체 소자 | |
JP2006294976A (ja) | 半導体装置およびその製造方法 | |
TWI436529B (zh) | 電子元件 | |
US20060197545A1 (en) | Test sockets, test systems, and methods for testing microfeature devices | |
TWI721442B (zh) | 用於半導體裝置之測試治具 | |
KR100340743B1 (ko) | 반도체소자검사용 소켓, 반도체장치 및 반도체장치의 제조방법 | |
JP4970994B2 (ja) | 半導体パッケージ | |
US11112452B2 (en) | IC tray and test jig | |
KR20050107196A (ko) | 반도체패키지로의 솔더 볼 접착을 위한 플럭스 도팅 장치 | |
TW202236752A (zh) | 電氣連接結構 | |
JP7237790B2 (ja) | 半導体装置 | |
JP2002246512A (ja) | Bgaパッケージの構造及び実装基板の構造 | |
JP2013089464A (ja) | Icソケット | |
US11353497B2 (en) | Test socket | |
KR102220334B1 (ko) | 전자 부품을 수납하기 위한 인서트 조립체 | |
KR101809003B1 (ko) | 스테이션 블록 | |
KR100584516B1 (ko) | 반도체 제조공정용 흡착패드 | |
TWI590364B (zh) | 圓餅狀的半導體封裝結構、其製作方法及其與載盤的組合 |