TW202042373A

TW202042373A - 半導體結構及其製造方法

Info

Publication number: TW202042373A
Application number: TW108115224A
Authority: TW
Inventors: 任楷; 王麗婷; 簡毅豪
Original assignee: 華邦電子股份有限公司
Priority date: 2019-05-02
Filing date: 2019-05-02
Publication date: 2020-11-16
Also published as: TWI685087B

Abstract

一種半導體結構，包含半導體基底、設置於半導體基底之上的閘極堆疊、沿著閘極堆疊的側壁設置的第一氧化物間隙壁、設置於第一氧化物間隙壁上方的保護部、以及設置於半導體基底之上的層間介電層。第一氧化物間隙壁和保護層介於閘極堆疊與層間介電層之間。

Description

半導體結構及其製造方法

本揭露係有關於一種半導體結構，且特別是有關於動態隨機存取記憶體。

動態隨機存取記憶體(Dynamic Random Access Memory，DRAM)裝置廣泛地應用於消費性電子產品中。為了增加動態隨機存取記憶體裝置內的元件密度以及改善其整體表現，目前動態隨機存取記憶體裝置的製造技術持續朝向元件尺寸的微縮化而努力。

然而，當元件尺寸持續縮小時，許多挑戰隨之而生。舉例而言，在半導體製程中，空隙(void)可能會形成於介電材料中。當導電材料填入空隙時，半導體元件可能會發生短路。因此，業界仍需要改進動態隨機存取記憶體裝置的製造方法，以克服元件尺寸縮小所產生的問題。

本發明實施例提供半導體結構的製造方法。此方法包含提供半導體基底、形成閘極堆疊於半導體基底之上、形成氧化物間隙壁沿著閘極堆疊的側壁、以及形成層間介電層於半導體基底之上。氧化物間隙壁介於層間介電層與閘極堆疊之間。此方法還包含移除氧化物間隙壁的上部以形成空隙、以及形成保護部於空隙中。

本發明實施例提供半導體結構。此半導體結構包含半導體基底、設置於半導體基底之上的閘極堆疊、沿著閘極堆疊的側壁設置的第一氧化物間隙壁、設置於第一氧化物間隙壁上方的保護部、以及設置於半導體基底之上的層間介電層。第一氧化物間隙壁和保護層介於閘極堆疊與層間介電層之間。

以下參照本發明實施例之圖式以更全面地闡述本揭露。然而，本揭露亦可以各種不同的實施方式實現，而不應限於本文中所述之實施例。圖式中的層與區域的厚度可能會為了清楚起見而放大，並且在各圖式中相同或相似之參考號碼表示相同或相似之元件。

第1-11圖是根據本發明的一些實施例，繪示形成第11圖所示半導體結構100在不同階段的剖面示意圖。

根據一些實施例，提供半導體基底102，如第1圖所示。在一些實施例中，半導體基底102可以是元素半導體基底，例如矽基底、或鍺基底；或化合物半導體基底，例如碳化矽基底、或砷化鎵基底。在一些實施例中，半導體基底102可以是絕緣體上的半導體(semiconductor-on-insulator，SOI)基底。

根據一些實施例，形成閘極堆疊104於半導體基底102之上，如第1圖所示。根據一些實施例，閘極堆疊104包含依序堆疊於半導體基底102上的閘極介電層106、第一導電層108、阻障層110、以及第二導電層112。

在一些實施例中，閘極介電層106由氧化矽(SiO₂ )、氮化矽(SiN)、氮氧化矽(SiON)形成，並且透過臨場蒸氣產生法(in-situ steam generation，ISSG)、熱氧化製程、化學氣相沉積(chemical vapor deposition，CVD)製程、或前述之組合形成閘極介電層106。

在一些實施例中，第一導電層108由半導體材料形成，例如多晶矽(polysilicon)，並且透過化學氣相沉積(CVD)製程形成第一導電層108。在一些實施例中，多晶矽可以是摻雜的或未摻雜的。

在一些實施例中，阻障層110由氮化鈦(TiN)、氮化鉭(TaN)、或氮化鎢(WN)形成，並且透過物理氣相沉積(physical vapor deposition，PVD)、化學氣相沉積(CVD)製程、或前述之組合形成阻障層110。在一些實施例中，阻障層110可防止第二導電層112的原子擴散至下方的第一導電層108，並且可以作為第一導電層108與第二導電層112之間的黏著層。

在一些實施例中，第二導電層112由金屬材料形成，例如鎢(W) 、鈦(Ti)、鋁(Al)、銅(Cu)、鉬(Mo)、鎳(Ni)、鉑(Pt)、或前述之組合，並且透過原子層沉積(atomic layer deposition，ALD)、化學氣相沉積(CVD)製程、物理氣相沉積(PVD)製程、或前述之組合形成第二導電層112。

根據一些實施例，形成蓋層114於閘極堆疊104的上表面之上，如第1圖所示。在一些實施例中，蓋層114由介電材料形成，例如氮化矽(SiN)，並且透過化學氣相沉積(CVD)製程例如電漿增強化學氣相沉積(plasma enhanced CVD，PECVD)形成蓋層114。在一些實施例中，蓋層114的側壁與閘極堆疊104的側壁大致上對齊。

根據一些實施例，形成第一氮化物間隙壁116沿著閘極堆疊104的側壁和蓋層114的側壁，如第1圖所示。在一些實施例中，第一氮化物間隙壁116覆蓋蓋層114的下部。在一些實施例中，第一氮化物間隙壁116由氮化矽形成，並且透過沉積製程和蝕刻製程形成第一氮化物間隙壁116。在一些實施例中，沉積製程包含化學氣相沉積(CVD)例如電漿增強化學氣相沉積(PECVD)、原子層沉積(ALD)、或前述之組合。

根據一些實施例，依序順應性地(conformally)形成氧化物層117、氮化物層119、以及氧化物層121沿著半導體基底102的上表面、閘極堆疊104的側壁、蓋層114的上表面和側壁，如第1圖所示。根據一些實施例，氧化物層117覆蓋第一氮化物間隙壁116。

在一些實施例中，氧化物層117是由四乙氧基矽烷(tetraethoxysilane，TEOS)形成的氧化矽，並且透過化學氣相沉積(CVD)例如電漿增強化學氣相沉積(PECVD)、原子層沉積(ALD)、或前述之組合形成氧化物層117。

在一些實施例中，氮化物層119是氮化矽，並且透過原子層沉積(ALD)、化學氣相沉積(CVD)例如電漿增強化學氣相沉積(PECVD)、或前述之組合形成氮化物層119。

在一些實施例中，氧化物層121是氧化矽，並且透過化學氣相沉積(CVD)例如電漿增強化學氣相沉積(PECVD)、原子層沉積(ALD)、或前述之組合形成氧化物層121。

根據一些實施例，形成介電材料123於半導體基底102之上，如第2圖所示。根據一些實施例，介電材料123覆蓋氧化物層121的上表面。根據一些實施例，介電材料123是低介電常數(low-k)介電材料，例如磷矽酸鹽玻璃(phosphosilicate glass，PSG)、硼磷矽酸鹽玻璃(borophosphosilicate glass，BPSG)、旋塗玻璃(spin-on-glass，SOG)、類似材料、或前述之組合。在一些實施例中，透過化學氣相沉積(CVD)例如電漿增強化學氣相沉積(PECVD)、或高密度電漿增強化學氣相沉積(high density plasma CVD，HDP-CVD)、或旋轉塗佈(spin-on coating)形成介電材料123。

在一些實施例中，介電材料123為旋塗玻璃(SOG)，透過退火製程將介電材料123平坦化。在一些實施例中，在形成介電材料123(或如果有實施的退火製程)之後，接著透過例如化學機械研磨(chemical vapor deposition，CMP)將介電材料123平坦化。

根據一些實施例，對介電材料123進行回蝕刻(etch back)製程，以形成層間介電層(interlayer dielectric，ILD)124，如第3圖所示。根據一些實施例，回蝕刻製程移除蓋層114的上表面上方的介電材料123、氧化物層121、氮化物層119、以及氧化物層117，直到暴露出蓋層114的上表面。在一些實施例中，回蝕刻製程移除第一氮化物間隙壁116的較上部分。

根據一些實施例，在回蝕刻製程之後，氧化物層117、氮化物層119、以及氧化物層121分別形成第一氧化物間隙壁118、第二氮化物間隙壁120、以及第二氧化物間隙壁122。根據一些實施例，層間介電層124、第二氧化物間隙壁122、第二氮化物間隙壁120、第一氧化物間隙壁118、第一氮化物間隙壁116、及蓋層114的上表面大致上共平面。根據一些實施例，第一氧化物間隙壁118、第二氮化物間隙壁120、第二氧化物間隙壁122各自具有沿著閘極堆疊104的側壁延伸的垂直部分、以及沿著半導體基底102之上表面延伸的水平部分。

根據一些實施例，與層間介電層124接觸的第二氧化物間隙壁122可提供層間介電層接觸124氧原子，以增強層間介電層接觸124抗介電擊穿的能力。

根據一些實施例，對半導體基底102執行清潔製程126，如第4圖所示。在一些實施例中，清潔製程126是對半導體基底102之其他區域(未顯示)進行蝕刻製程之後的後段清潔(post clean)製程。舉例而言，上述蝕刻製程用以形成半導體基底102之其他區域(未顯示)中的閘極結構。根據一些實施例，清潔製程126除去半導體基底102之上的顆粒、副產物、及/或氧化物，其由蝕刻製程所產生。根據一些實施例，清潔製程126使用含氟溶液例如稀釋的氫氟酸(dilute hydrofluoric acid，DHF)、及/或緩衝劑。

根據一些實施例，清潔製程126移除第二氧化物間隙壁122之垂直部分的上部，而形成空隙128，如第4圖所示。根據一些實施例，空隙128暴露出層間介電層124和第二氮化物間隙壁120的側壁。舉例而言，對介電材料123(例如SOG)進行的退火製程可能會導致層間介電層124與第二氧化物間隙壁122之間的黏著性下降、或者形成間隙於層間介電層124與第二氧化物間隙壁122之間。因此，清潔製程126的含氟溶液可能會造成第二氧化物間隙壁122之垂直部分的上部剝離，而形成空隙128。在一些實施例中，閘極堆疊104一側的第二氧化物間隙壁122發生剝離而形成空隙128，而閘極堆疊104另一側的第二氧化物間隙壁122並未發生剝離，如第4圖所示。

在一些實施例中，空隙128的底部具有凸形輪廓。換言之，第二氧化物間隙壁122被空隙128暴露出來的上表面具有凹形輪廓。在一些實施例中，空隙128的深度D1範圍在約1奈米(nm)至約20奈米。

根據一些實施例，順應性地形成氧化物層130沿著空隙128的側壁和底面(即，被空隙128所暴露出來之層間介電層124的側壁、第二氮化物間隙壁120的側壁、和第二氧化物間隙壁122的上表面)，如第5圖所示。根據一些實施例，氧化物層130還順應性地沿著層間介電層124、第二氮化物間隙壁120、第一氧化物間隙壁118、第一氮化物間隙壁116、以及蓋層114的上表面形成。

在一些實施例中，氧化物層130的厚度小於約5奈米，例如範圍在約0.5奈米至約5奈米，例如約2奈米。在一些實施例中，氧化物層130是氧化矽，並且透過臨場蒸氣產生法(ISSG)、原子層沉積(ALD)、化學氣相沉積(CVD)、或前述之組合形成氧化物層130。

根據一些實施例，形成氮化物層132於氧化物層130上，如第5圖所示。氮化物層132填充空隙128的剩餘部分，並且形成於層間介電層124、第二氮化物間隙壁120、第一氧化物間隙壁118、第一氮化物間隙壁116、以及蓋層114上表面之上。在一些實施例中，如果氧化物層130的厚度太厚，在形成氮化物層132的過程中，可能會形成額外的空隙於氮化物層132中。

在一些實施例中，氮化物層132是氮化矽，並且透過化學氣相沉積(CVD) 例如電漿增強化學氣相沉積(PECVD)、原子層沉積(ALD)、或前述之組合形成氮化物層132。

根據一些實施例，移除形成於層間介電層124的上表面上方的氮化物層132，如第6圖所示。根據一些實施例，在移除製程之後，沿著層間介電層124、第二氮化物間隙壁120、第一氧化物間隙壁118、第一氮化物間隙壁116、及蓋層114的上表面形成的氧化物層130暴露出來，並且氮化物層132的剩餘部分132’(後續亦稱為氮化物層)留在空隙128中。根據一些實施例，移除製程包含化學機械研磨(CMP)，後續執行回蝕刻製程。在一些實施例中，回蝕刻製程是使用磷酸的濕式蝕刻。

根據一些實施例，在回蝕刻製程中，氧化物層130作為蝕刻停止層，以保護氧化物層130下方的含氮材料(例如，蓋層114、第一氮化物間隙壁116、及/或第二氮化物間隙壁120)不會在回蝕刻製程期間被移除。

根據一些實施例，在回蝕刻製程之後，氮化物層132’的上表面的水平高度會低於層間介電層124的上表面，以形成一凹陷134，如第6圖所示。在一些實施例中，凹陷134的深度小於空隙128的深度，例如小於約2奈米。

根據一些實施例，形成三層遮罩結構於半導體基底102之上，如第7圖所示。根據一些實施例，三層遮罩結構包含依序形成於氧化物層130和氮化物層132’的上表面之上的底層136、中間層138、以及頂層140。根據一些實施例，對頂層140執行微影製程，以形成開口142暴露出中間層138的上表面，如第7圖所示。

在一些實施例中，底層136由無氮材料形成，例如碳或碳氧化矽(SiOC)。中間層138由抗反射塗層(antireflection coating layer，ARC)形成，例如氮氧化矽(SiON)。頂層140由光阻材料形成。

根據一些實施例，通過頂層140的開口142對層間介電層124、第二氧化物間隙壁122、第二氮化物間隙壁120、第一氧化物間隙壁118進行蝕刻製程，以形成開口144，如第8圖所示。根據一些實施例，開口144穿過層間介電層124，並且穿過第二氧化物間隙壁122、第二氮化物間隙壁120、以及第一氧化物間隙壁118的水平部分，以暴露出半導體基底102的上表面。在一些實施例中，蝕刻製程是乾式蝕刻。

根據一些實施例，在蝕刻製程之後，移除層間介電層124之上表面上方的三層遮罩結構，例如透過灰化(ash)製程、濕剝除製程、或前述之組合。根據一些實施例，接著對半導體基底102進清潔製程。根據一些實施例，清潔製程除去半導體基底102之上的顆粒、副產物、及/或氧化物。根據一些實施例，清潔製程使用含氟溶液，例如稀釋的氫氟酸(DHF)、及/或緩衝劑。

根據一些實施例，清潔製程移除層間介電層124、第二氮化物間隙壁120、第一氧化物間隙壁118、第一氮化物間隙壁116、以及蓋層114的上表面上方的氧化物層130。根據一些實施例，在清潔製程之後，氧化物層130的剩餘部分130’(後續亦稱為氧化物層)留在空隙128中。

根據一些實施例，氧化物層130’與氮化物層132’的組合形成保護部133，如第8圖所示。根據一些實施例，保護部133形成於層間介電層124與第二氮化物間隙壁120的垂直部分之間。根據一些實施例，保護部133形成於第二氧化物間隙壁122的垂直部分上方。在一些實施例中，保護部133的底部具有凸形輪廓，並且與第二氧化物間隙壁122之具有凹形輪廓的上表面接觸且相配合。根據一些實施例，保護部133的側壁與第二氧化物間隙壁122之垂直部分的側壁大致上對齊。

根據一些實施例，形成矽化物(silicide)146於開口144的底面(即，開口144所暴露出來之半導體基底102的上表面)，如第9圖所示。在一些實施例中，矽化物146是矽化鈷(CoSi)、矽化鎳(NiSi)、矽化鈦(TiSi)、或前述之組合。形成矽化物146的步驟可包含沉積製程、退火製程、以及蝕刻製程。

根據一些實施例，順應性地形成阻障層148沿著開口144的側壁(即，開口144所暴露出來之層間介電層124、第二氧化物間隙壁122、第二氮化物間隙壁120、及第一氧化物間隙壁118的表面)、以及矽化物146的上表面，如第9圖所示。根據一些實施例，阻障層148還順應性地沿著層間介電層124、保護部133、第二氮化物間隙壁120、第一氧化物間隙壁118、第一氮化物間隙壁116、以及蓋層114的上表面形成。根據一些實施例，阻障層148形成於凹陷134中。

在一些實施例中，阻障層148由鈦(Ti)、鉭(Ta)、氮化鈦(TiN)、氮化鉭(TaN)、或前述之組合形成，並且透過原子層沉積(ALD)、物理氣相沉積(PVD)、或前述之組合形成。在一些實施例中，在形成阻障層148之前，可對半導體基底102進行前清潔製程(pre-clean)，其使用還原性氣體的電漿，例如氬(Ar)電漿或NH₃ ，以移除原生氧化物。

根據一些實施例，形成金屬材料150於阻障層148之上，如第10圖所示。根據一些實施例，金屬材料150填充開口144的剩餘部分。根據一些實施例，金屬材料150還形成於凹陷134中。

在一些實施例中，金屬材料150是鎢(W)、銅(Cu)、鋁(Al)、金(Au)、鉻(Cr)、鎳(Ni)、鉑(Pt)、鈦(Ti)、或前述之組合，並且金屬材料150透過原子層沉積(ALD)、物理氣相沉積(PVD)、或前述之組合形成。

根據一些實施例，移除層間介電層124之上表面上方的金屬材料150和阻障層148，以形成接觸件152，如第11圖所示。在一些實施例中，移除製程是化學機械研磨(CMP)。

根據一些實施例，接觸件152穿過層間介電層124、以及第二氧化物間隙壁122、第二氮化物間隙壁120、和第一氧化物間隙壁118的水平部分落在半導體基底102上。在一些實施例中，接觸件152落在半導體基底102的源極/汲極區(未顯示)上、並且與源極/汲極區電性連接。

在移除製程之後，暴露出層間介電層124、保護部133、第二氮化物間隙壁120、第一氧化物間隙壁118、第一氮化物間隙壁116、以及蓋層114的上表面。根據一些實施例，凹陷134在移除製程中被移除，使得接觸件152、層間介電層124、保護部133、第二氮化物間隙壁120、第一氧化物間隙壁118、第一氮化物間隙壁116、以及蓋層114的上表面大致上共平面。

在形成接觸件152之後，製得半導體結構100。在一些實施例中，可以在半導體結構100之上形成電容器結構(未顯示)，以形成動態存取記憶體(DRAM)。

在本發明實施例中，半導體結構100包含半導體基底102、以及設置於半導體基底102之上的閘極堆疊104。半導體結構100還包含依序沿著閘極堆疊104的側壁設置的第一氮化物間隙壁116、第一氧化物間隙壁118、第二氮化物間隙壁120、以及第二氧化物間隙壁122。半導體結構100還包含設置於第二氧化物間隙壁122上方的保護部133、以及設置於半導體基底102之上的層間介電層124。保護部133填充形成於層間介電層124與第二氮化物間隙壁120之間的空隙128(顯示於第4圖)。

值得注意的是，由於空隙128可能在半導體基底102之上橫向延伸，若空隙中填充導電材料，導電材料可能會導致半導體元件發生短路。在本發明實施例中，在第二氧化物間隙壁122之上形成保護部133填充空隙128，以防止導電材料(例如，矽化物146、阻障層148、金屬材料150)形成於空隙128中。因此，保護部避免了導電材料形成於空隙中所引發的電性可靠性問題，從而提升半導體裝置的製造良率和可靠性。

雖然本發明以前述之實施例揭露如上，然其並非用以限定本發明。本發明所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可做些許之更動與潤飾。因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。

100:半導體結構102:半導體基底104:閘極堆疊106:閘極介電層108:第一導電層110:阻障層112:第二導電層114:蓋層116:第一氮化物間隙壁117、121、130:氧化物層118:第一氧化物間隙壁119、132:氮化物層120:第二氮化物間隙壁122:第二氧化物間隙壁123:介電材料124:層間介電層126:清潔製程128:空隙130’、132’:剩餘部分133:保護部134:凹陷136:底層138:中間層140:頂層142、144:開口146:矽化物148:阻障層150:金屬材料152:接觸件D1:深度

為讓本發明之特徵和優點能更明顯易懂，下文特舉不同實施例，並配合所附圖式作詳細說明如下：第1-11圖是根據本發明的一些實施例，繪示形成半導體結構在不同階段的剖面示意圖。

100:半導體結構

102:半導體基底

104:閘極堆疊

106:閘極介電層

108:第一導電層

110:阻障層

112:第二導電層

114:蓋層

116:第一氮化物間隙壁

118:第一氧化物間隙壁

120:第二氮化物間隙壁

122:第二氧化物間隙壁

124:層間介電層

130’、132’:剩餘部分

133:保護部

146:矽化物

148:阻障層

152:接觸件

Claims

一種半導體結構的製造方法，包括：提供一半導體基底；形成一閘極堆疊於該半導體基底之上；形成一氧化物間隙壁沿著該閘極堆疊的一側壁；形成一層間介電層於該半導體基底之上，其中該氧化物間隙壁介於該層間介電層與該閘極堆疊之間；移除該氧化物間隙壁的一上部以形成一空隙；以及形成一保護部於該空隙中。
如申請專利範圍第1項所述之半導體結構的製造方法，其中移除該氧化物間隙壁的該上部包括一清潔製程，該清潔製程使用一含氟溶液。
如申請專利範圍第1項所述之半導體結構的製造方法，更包括：形成一氮化物間隙壁沿著該閘極堆疊的該側壁，其中該氮化物間隙壁介於該氧化物間隙壁與該閘極堆疊之間。
如申請專利範圍第1項所述之半導體結構的製造方法，其中形成該保護部的步驟包括：形成一氧化物層沿著該空隙的側壁和底面、及該層間介電層的一上表面；以及形成一氮化物層於該氧化物層上且填充該空隙。
如申請專利範圍第4項所述之半導體結構的製造方法，其中形成該保護部的步驟更包括：移除該氮化物層在該層間介電層的該上表面之上的一部分，移除該氮化物層的步驟包含一回蝕刻製程，其中在該回蝕刻製程中，該氧化物層作為一蝕刻停止層。
一種半導體結構，包括：一半導體基底；一閘極堆疊，設置於該半導體基底之上；一第一氧化物間隙壁，沿著該閘極堆疊的一側壁設置；一保護部，設置於該第一氧化物間隙壁之上方；以及一層間介電層，設置於該半導體基底之上，其中該第一氧化物間隙壁和該保護層介於該閘極堆疊與該層間介電層之間。
如申請專利範圍第6項所述之半導體結構，更包括：一第一氮化物間隙壁，沿著該閘極堆疊的該側壁設置，且介於該第一氧化物間隙壁與該閘極堆疊之間。
如申請專利範圍第7項所述之半導體結構，其中該保護部包括：一氧化物層；以及一氮化物層，設置於該氧化物層之上。
如申請專利範圍第8項所述之半導體結構，其中該氧化物層沿著該層間介電層的一側壁、該第一氧化物間隙壁的一上表面、以及該第一氮化物間隙壁的一側壁設置。
如申請專利範圍第8項所述之半導體結構，其中該氮化物層的一上表面、該層間介電層的一上表面、以及該第一氮化物間隙壁的一上表面為大致上共平面。
如申請專利範圍第6項所述之半導體結構，其中該保護部的一側壁與該第一氧化物間隙壁的一側壁對齊。