TW202040692A - 工件的表面平滑化 - Google Patents

工件的表面平滑化 Download PDF

Info

Publication number
TW202040692A
TW202040692A TW108146446A TW108146446A TW202040692A TW 202040692 A TW202040692 A TW 202040692A TW 108146446 A TW108146446 A TW 108146446A TW 108146446 A TW108146446 A TW 108146446A TW 202040692 A TW202040692 A TW 202040692A
Authority
TW
Taiwan
Prior art keywords
gas
plasma
silicon
containing gas
oxygen
Prior art date
Application number
TW108146446A
Other languages
English (en)
Inventor
張齊
新亮 呂
華 仲
Original Assignee
美商得昇科技股份有限公司
大陸商北京屹唐半導體科技有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商得昇科技股份有限公司, 大陸商北京屹唐半導體科技有限公司 filed Critical 美商得昇科技股份有限公司
Publication of TW202040692A publication Critical patent/TW202040692A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/32—Carbides
    • C23C16/325—Silicon carbide
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/448—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for generating reactive gas streams, e.g. by evaporation or sublimation of precursor materials
    • C23C16/4488—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for generating reactive gas streams, e.g. by evaporation or sublimation of precursor materials by in situ generation of reactive gas by chemical or electrochemical reaction
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/56—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/321—Radio frequency generated discharge the radio frequency energy being inductively coupled to the plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/3244—Gas supply means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32458—Vessel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02252—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by plasma treatment, e.g. plasma oxidation of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32134—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by liquid etching only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H01L21/32137—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas of silicon-containing layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/332—Coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/334—Etching
    • H01J2237/3341—Reactive etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Analytical Chemistry (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Electrochemistry (AREA)
  • Drying Of Semiconductors (AREA)
  • Plasma Technology (AREA)

Abstract

本文提出用於處理工件的設備、系統、及方法。在一示範實施例中，基於氟及氧電漿的製程可被用來平滑化矽及/或含矽表面的粗化表面。製程可包括在第一室中使用感應耦合元件從製程氣體生成物種。製程可包括引進含氟氣體以及含氧氣體到物種，以生成混合物。製程可進一步包括曝露矽及/或含矽構造至混合物，這樣混合物至少部分蝕刻粗化部分以留下矽及/或含矽構造的較平滑表面。

Description

工件的表面平滑化 【優先權】
本申請案主張於2018年12月21日申請之美國臨時專利申請案號62/783,517的優先權，其案名為「工件之表面平滑化(Surface Smoothing of Workpieces)」，文件以引用方式納入本文。本申請案主張於2019年4月10日申請之美國臨時專利申請案號62/832,055的優先權，其案名為「工件之表面平滑化(Surface Smoothing of Workpieces)」，文件以引用方式納入本文。
本案般來說是關於半導體加工，更明確地說，是關於用於平滑化工件之表面的表面處理製程。
半導體工件加工可涉及不同材料層在基板上的沉積以及移除。在半導體加工中的裝置尺度以及材料厚度持續減少，同時半導體裝置的臨界尺度直縮減。先進的裝置節點上，材料表面特性(例如像是粗糙度)以及介面完整度對裝置性能來說變得日益重要。
本發明的目標及優點將在以下描述中提出，或可由敘述中明顯看出，或可經由實行本發明而學會。本揭露的示範實施例係關於一種用來加工工件的方法。工件可包括含矽層。含矽層的表面可包括粗化部分。 方法可包括在第一室中使用感應耦合元件從製程氣體生成物種；提供含氟氣體以及含氧氣體進入物種中以生成混合物；並且將含矽層表面曝露至混合物，這樣混合物至少部分蝕刻粗化部分以留下更平滑的含矽層表面。
可對本案的示範具體實施例做出變化及修飾。
參照以下所附詳細描述以及隨附申請專利範圍，將能更加了解本發明的這些以及其他特徵、態樣及優勢。納入本文並構成本說明書的部分之附圖，其說明本發明的具體實施例，並與詳細描述共同用來解釋本發明的原理。
50:構造
52:粗化表面
54:凸出區域
56:凹入區域
58:較平滑表面
59:臨界尺度
60A:蝕刻製程
60B:氧化及蝕刻製程
60C:蝕刻及沉積製程
62:氧化層
64:表面層
70:蝕刻製程
100:電漿處理設備
110:處理室
112:工件支架
114:工件
120:電漿室
122:側壁
124:天花板
125:電漿室內部
128:法拉第屏蔽
130:感應線圈
132:匹配網路
134:射頻電力產生器
135:感應式耦合電漿源
150:氣體供應
151:環狀氣體分配通道
159:饋入氣體管線
200:分離網格組件
210:第一網格板
215:物種
220:第二網格板
225:混合物
230:氣體注入源
235:第三網格板
500:方法
510:步驟
520:步驟
530:步驟
540:步驟
600:方法
610:步驟
620:步驟
630:步驟
640:步驟
650:步驟
660:步驟
800:電漿處理設備
802:第一電漿
804:第二電漿
810:偏壓電極
812:匹配網路
814:射頻電力產生器
816:排氣埠
900:電漿處理設備
902:第一電漿
904:第二電漿
910:感應線圈
912:匹配網路
914:射頻電力
916:垂直抬升器
922:傾斜介電質側壁
928:法拉第屏蔽
935:第二感應式電漿源
1000:示範例
1010:蝕刻量
1020:粗糙度改進
針對所屬技術領域中具通常知識者的具體實施例之詳細討論，將在本說明書中參照附圖提出，其中：
第一圖繪示依據本案之示範具體實施例在構造上的一示例表面平滑化製程；
第二圖繪示依據本案之示範具體實施例在構造上的一示例表面平滑化製程；
第三圖繪示依據本案之示範具體實施例在構造上的一示例表面平滑化製程；
第四圖繪示依據本案示範具體實施例的一示例電漿處理設備；
第五圖繪示依據本案之示範具體實施例的一示例方法之流程圖；
第六圖繪示依據本案之示範具體實施例的一示例方法之流 程圖；
第七圖繪示依據本發明示範具體實施例使用後電漿氣體注入的含氟氣體與含氧氣體引入示例；
第八圖繪示依據本案示範具體實施例的一示例電漿處理設備；
第九圖描繪示依據本案示範具體實施例的一示例電漿處理設備；且
第十圖繪出示例表面粗糙度改進與蝕刻量的對應關係。
現在將詳細參照具體實施例，其或多個示範例已在圖式中繪出。以解釋具體實施例而非限制本案的方式提出各示範例。事實上，熟習所屬技術領域者應能輕易得知，可對具體實施例做出各種修飾及變化而不會偏離本案的範疇及精神。舉例來說，繪出或描述為具體實施例之某部分的特徵可配合另具體實施使用，以產出又更進步的具體實施例。因此，本案的態樣欲涵括此等修飾及變化。
本案的示例態樣是關於用於加工處理工件的方法，以至少部分移除工件上的粗化表面而留下較平滑表面。矽和/或含矽構造有時會受蝕刻後增加的表面粗糙度所苦。舉例來說，各種的製程，例如像是含氟以及/或含氧化學劑，會被用於蝕刻矽或含矽材料(例如，SiGe)。然而，有些蝕刻製程會在材料表面留下明顯的粗糙度，這會影響介面性質以及裝置性能。
依據本案的示例態樣，基於氟及氧電漿的製程可被用來平滑化矽及/或含矽構造的粗化表面。更明確地說，基於氟及氧電漿的製程可藉 由同時氧化並蝕刻表面層而被用來細化柔和的修整，以改進表面粗糙度。
在某些具體實施例中，製程可包括解離(例如，使用感應耦合電漿源)電漿室內的惰性氣體(例如，He、Ar、Xe、Ne等等)。製程可包括將惰性氣體與含氟氣體及含氧氣體混合，以形成氟自由基以及氧自由基。氟自由基以及氧自由基可被曝露至工件，用以平滑化矽及/或含矽構造或工件上的其他表面。
在某些具體實施例中，氟自由基及/或氧自由基可在藉由分離網格與處理室分隔開來的電漿室內生成。工件可被置於處理室內。電漿室內生成的自由基可穿過分離網格(例如，像是中性物種)用於曝露至處理室內的工件。
可藉由使用感應耦合電漿源從電漿室內的製程氣體誘發電漿而生成氟自由基以及氧自由基。製程氣體可以是混合物，其包含含氟氧體、含氧氣體，以及/或承載氣體。舉例來說，含氟氣體可以是四氟化碳(CF4)、三氟化氮(NF3)，或具有化學式CFxHy(例如，x和y是正整數)的氧體等等。舉例來說，含氧氣體可以是氧(O2)、水蒸汽(H2O)，或一氧化二氮(N2O)等等。舉例來說，承載氣體(也稱為惰性氣體)可以是氦(He)、氬(Ar)、氙(Xe)、氖(Ne)、氮(N2)等等。
在某些具體實施例中，可藉由在電漿室下游位置，以含氟氣體及/或含氧氣體注入被電漿源所激發之物種(例如，被激發的惰性氧體物種)，進而生成氟自由基以及/或氧自由基。舉例來說，可使用後電漿氧體注入，在分離網格處或其下方注入含氟氣體及/或含氧氣體。
依據本發明之示範實施例之製程的一示範應用例，可在矽及 /或含矽構造的直接蝕刻期間實施。舉例來說，蝕刻製程可使用含氟、含氧以及惰性氧體實施。製程可在表面頂部留下具有氧化層的較平滑表面。舉例來說，可藉由濕式製程，例如氟酸(HF)浸，或藉由乾式蝕刻製程(例如，基於電漿的製程)移除氧化層。
另一示範應用例可被用於粗糙化矽或含矽表面(例如像是結晶矽、多晶矽(polysilicon)，或矽鍺)的表面處理。粗化表面可以是由之前的蝕刻製程或沉積製程所導致(例如，濕式蝕刻製程或乾式蝕刻製程)。粗化表面可使用遠端電漿加以處理(例如，在被分離網格與處理室分隔的遠端電漿源中所生成之電漿)。電漿可以是基於含氟氣體及/或含氧氣體。製程可在某些材料耗損下減緩表面粗糙度。
在某些具體實施例中，使用依據本案之示範實施例之(諸)製程的材料耗損及平滑效果可得到平衡。舉例來說，可增加材料耗損以提供較平滑表面。較少材料耗損會導致較少平滑效果。試舉一例，相對於要達成帶有較多材料耗損的初始矽表面，矽表面粗糙度可減少30%而有較少矽耗損。
在某些具體實施例中，方法可包括生成氟(F)、氧(O)、碳(C)或氮(N)自由基而在這些物種之間有若干鍵結。在粗化表面與這些物種反應期間，也可以有由化合物(例如，以化學式SiOxFyCz表示，其中x、y、z是正整數)形成的表面層。粗化表面上，凹入區域可具有較厚成形表面層，而凸出區域可具有較薄成形表面層。經若干加工時間，凹入區域可相對於凸出區域被蝕刻得更多，使得表面更平滑。成形表面層可藉由濕式製程輕易移除，像是稀釋HF浸及/或由乾式蝕刻製程移除。若加工流程容 許，也可留在表面上供下一個步驟用。
以上製程係蝕刻製程，其移除Si(非晶矽、多晶矽、晶態矽或矽鍺)，也可以是沉積製程，其形成SiOxFyOz層。層的厚度可和蝕刻量緊密相關，以致粗糙度改進伴隨著矽材料耗損。
調整製程條件，例如像是含氟氣體流量比率、含氧氣體流量比率、電漿功率、製程壓力以及/或製程溫度，可調整材料耗損量與表面平滑改進之間的比值。如此一來，表面平滑效果可藉由調整這些製程參數得到強化。
在某些具體實施例中，表面平滑化是在垂直構造上而非在平面上進行。舉例來說，表面平滑化可實施在用於FINFET裝置的矽或矽鍺FIN構造上。在某些立體構造上，在頂部和底部的平滑效率(以及因此材料耗損也是)必須相同。這些也可藉由調整製程條件得到強化。
對於某些應用例，成形的表面層必須以高品質維持在表面上。有一種品質測度是蝕刻率對上熱氧化物的蝕刻率。為改進品質，可調節例如像是含氟氣體流量比率、含氧氣體流量比率、電漿功率、製程壓力，以及/或製程溫度的製程參數。
用於依據本發明示範具體實施例的一示範實例的示範製程參數提供如下：
工件溫度：約100℃至約600℃，例如像是約150℃至約300℃；
壓力：約100微托爾(mTorr)至約4托爾(Torr)，例如像是約400mTorr至約800mTorr；
O2中的CF4百分率：約0.1%至約5%，例如像是0.1至約1%；
電漿源功率：約100瓦(W)至約3000W，例如像是約400W至約1000W。
本案的一示範態樣係關於一種用來處理工件的方法。工件可包括含矽層(例如，結晶矽、多晶矽、矽鍺，或用於FINFET裝置的FIN結構)。含矽層的表面可包括一或多個粗化部分。方法可包括在第一室中使用感應耦合元件從製程氣體生成物種，將含氟氣體(例如，四氟化碳(CF4)、三氟化氮(NF3)、或具有化學式CFxHy的氣體，其中x和y是正整數)以及含氧氣體(例如，氧(O2)、水蒸氣(H2O)、或一氧化二氮(NO2))引入物種以生成混合物(例如，包括氟自由基及氧自由基)，將含矽層的表面曝露至混合物，這樣混合物蝕刻粗化部分以留下更平滑的含矽層表面。
在某些具體實施例中，粗化部分可包括凹入區域以及凸出區域。凹入區域可比凸出區域更厚。如本文中所用，粗化部分指的是具有凹入及凸出區域的表面，即使是在奈米尺度層級。表面並不需要是有意地被粗糙化才使表面被認為是粗化表面。
混合物可蝕刻凹入區域更甚於凸出區域，以留下較平滑的含矽層表面。如本文中所用，較平滑表面是當表面的表面粗糙度相對於實施製程(例如，曝露至混合物)之前減少時由製程造成或留下。
在某些具體實施例中，含氧氣體中含氟氣體的濃度係在約0.1%至約5%的範圍內。在某些具體實施例中，製程氣體可包括惰性氣體(也稱為承載氣體)，例如氦(He)、氬(Ar)、氙(Xe)、氖(Ne)、氮(N2)。在某些具體實施例中，含氟氣體和含氧氣體的至少一者可為製程氣體的一部分。舉例來說，工件可在由分離網格與第一室分隔的第二室內。含氟氣 體和含氧氣體的至少一者，可經由位在分離網格或其下方的後電漿氣體注入源被引入。含氟氣體和含氧氣體的該至少一者可和物種混合，以產生經過濾的混合物用於曝露至工件。
在某些具體實施例中，混合物可同時氧化並蝕刻粗化部分以留下較平滑表面。在某些具體實施例中，可在含矽層的較平滑表面上形成氧化層。方法可進一步包括濕式製程(例如，HF浸製程)或乾式蝕刻製程，以移除氧化層。在某些具體實施例中，方法可進一步包括沉積製程，這樣具有化學式SiOxFyCz(其中x、y、z是正整數)的已成形表面層留在工件上。在某些具體實施例中，已成形表面層可藉由濕式製程或藉由乾式蝕刻製程被移除。
本案的一示例態樣是關於用於處理工件的電漿處理設備。電漿處理設備可包括處理室，其具有工件支架。工件支架可在電漿處理期間支撐工件。工件可包括含矽層。含矽層的表面可包括一或多個粗化部分。電漿處理設備可進一步包括電漿室，由分離網格與處理室分開。電漿處理設備可包括感應耦合元件以在電漿室內的製程氣體中誘發電漿。電漿處理設備可包括注入含氟氣體的第一氣體源，以及注入含氧氣體的第二氣體源。藉由將含氟氣體及含氧氣體與電漿中生成的物種混合而生成的混合物，可穿過分離網格以蝕刻一或多個粗化部分，以留下較平滑的含矽層表面。
本發明的示例態樣提供許多技術成果及效益。舉例來說，含氟及氧的電漿(例如，感應耦合電漿源)可蝕刻含矽構造層的一或多個粗化部分(例如，用於FINFET裝置的FIN構造)，以留下具有減少的矽材料耗 損之較平滑的含矽構造表面。依此，含矽構造的表面粗糙度可被改進，這樣可改進介面性質和裝置性能。
為圖解及討論目的，本案之態樣的討論是參照「工件」、「晶圓」或半導體晶圓。所屬技術領域中具通常知識者，使用本文所提供的揭示，應能理解本案的示例態樣可與任何半導體基板或其他適當基板配合使用。此外，「大約」一詞與一數值合用指的是在所提出數值的百分之十(10%)之內。「支架」一詞指的是用來支撐工件的任何構造。
第一圖繪示依據本案之示範具體實施例在構造(50)上的一示例表面平滑化製程。構造(50)係含矽構造(例如，FIN構造、結晶矽、多晶矽，或矽鍺)具有粗化表面(52)。粗化表面(52)可包括凸出區域(54)以及凹入區域(56)。
依據本案示例態樣的蝕刻製程(60A)可在構造(50)上進行，以移除粗化表面(52)的一或多個部分。含氟氣體(例如四氟化碳(CF4)、三氟化氮(NF3)、或具有化學式CFxHy的氣體，其中x和y是正整數)以及含氧氣體(例如氧(O2)，水蒸氣(H2O)、或一氧化二氮(NO2))被引入蝕刻製程(60A)中。舉例來說，含氟氣體和含氧氣體可以是製程氣體的一部分。另舉一例，含氟氣體和含氧氣體的至少一者之可經由後電漿氣體注入源被引入。蝕刻製程(60A)移除粗化表面(52)並留下較平滑表面(58)。依此，表面粗糙度可被改進而同時保持臨界尺度(59)耗損小。
在某些具體實施例中(第一圖中未顯示)，凹入區域(56)可比凸出區域(54)更厚。蝕刻製程(60A)可蝕刻凹入區域(55)更甚於凸出區域(54)，以留下構造(50)的較平滑表面(58)。
第二圖繪示依據本案之示範具體實施例在構造(50)上的一示例表面平滑化製程。構造(50)是含矽構造，其具有粗化表面(52)。
依據本案示例態樣的氧化及蝕刻製程(60B)可在構造(50)上進行，以移除粗化表面(52)的一或多個部分。含氟氣體(例如，四氟化碳(CF4)、三氟化氮(NF3)、或具有化學式CFxHy的氣體，其中x和y是正整數)以及含氧氣體(例如，氧(O2)，水蒸氣(H2O)、或一氧化二氮(NO2))被引入氧化及蝕刻製程(60B)中。舉例來說，含氟氣體和含氧氣體可以是製程氣體的一部分。另舉一例，含氟氣體和含氧氣體的至少一者可經由後電漿氣體注入源被引入。氧化及蝕刻製程(60B)同時氧化並蝕刻粗化表面(52)，以留下具有氧化層外表的較平滑表面(58)。在氧化及蝕刻製程(60B)之後，在構造(50)上進行濕式或乾式蝕刻製程(70)以移除氧化層(62)。依此，表面粗糙度可被改進而同時保持臨界尺度(59)耗損小。
第三圖繪示依據本案之示範具體實施例在構造(50)上的一示例表面平滑化製程。構造(50)是含矽構造，其具有粗化表面(52)。
依據本案示例態樣的蝕刻及沉積製程(60C)可在構造(50)上進行，以移除粗化表面(52)的一或多個部分。含氟氣體(例如，四氟化碳(CF4)、三氟化氮(NF3)、或具有化學式CFxHy的氣體，其中x和y是正整數)以及含氧氣體(例如，氧(O2)、水蒸氣(H2O)、或一氧化二氮(NO2))被引入蝕刻及沉積製程(60C)中。舉例來說，含氟氣體和含氧氣體可以是製程氣體的一部分。另舉一例，含氟氣體和含氧氣體的至少一者可經由後電漿氣體注入源被引入。蝕刻及沉積製程(60C)蝕刻粗化表面(52)並沉積具有化學式SiOxFyCz的表面層(64)，其中x、x、z係正整數，以留下較平 滑表面(58)。在蝕刻及沉積製程(60C)之後，在構造(50)上進行濕式或乾式蝕刻製程(70)以移除表面層(64)。依此，表面粗糙度可被改進而同時保持臨界尺度(59)耗損小。
第四圖描繪依據本案示範具體實施例的一示例電漿處理設備。如圖中所示，電漿處理設備(100)包括處理室(110)，以及與處理室(110)分開的電漿室(120)。處理室(110)包括工件支架或台座(112)，可操作以支撐要被處理的工件(114)，例如像是半導體晶圓。在此示例圖解中，電漿是藉由感應式耦合電漿源(135)在電漿室(120)(即，電漿生成區域)中生成，且期望物種從電漿室(120)穿過分離網格組件(200)引至工件(114)的表面。
為圖解及討論目的，本案之態樣的討論是參照感應耦合電漿源。所屬技術領中具通常知識者，使用本文所提供的揭示，應能理解可使用任何電漿源(例如，感應耦合電漿源、電容耦合電漿源等等)，而不會偏離本案的範疇。
電漿室(120)包括介電質側壁(122)以及天花板(124)。介電質側壁(122)、天花板(124)以及分離網格(200)界定電漿室內部(125)。介電質側壁(122)可由介電材料形成，例如像是石英及/或氧化鋁。感應耦合電漿源(135)可包括緊鄰介電質側壁(122)環繞電漿室(120)放置的感應線圈(130)。感應線圈(130)係透過合適的匹配網路(132)耦合至射頻電力產生器(134)。製程氣體(例如，含氟氣體、含氧氣體，以及承載氣體)可從氣體供應(150)以及環狀氣體分配通道(151)或其他合適的氣體引入機構而被提供至處理室內部。當感應線圈(130)係以從 射頻電力產生器(134)而來的射頻電力供電時，可在電漿室(120)內生成電漿。在一特定具體實施例中，電漿處理設備(100)可包括選用的接地法拉第屏蔽(128)，以減低感應線圈(130)至電漿的電容式耦合。
如第四圖所示，分離網格(200)將電漿室(120)與處理室(110)分開。分離網格(200)可被用來對來自電漿室(120)內的電漿所生成的混合物離子執行過濾，以生成已過濾混合物。已過濾混合物可被曝露至處理室內的工件(114)。
在某些具體實施例中，分離網格(200)可以是多板分離網格。舉例來說，分離網格(200)可包括第一網格板(210)以及第二網格板(220)，彼此以平行關係間隔開來。第一網格板(210)和第二網格板(220)可分開一距離。
第一網格板(210)可具有第一網格圖案，其具有複數個孔洞。第二網格板(220)可具有第二網格圖案，其具有複數個孔洞。第一網格圖案可和第二網格圖案相同或不同。帶電粒子可在它們穿過分離網格中各個網格板(210)、(220)之孔洞的路徑中的壁面上再結合。中性物種(例如，自由基)可相對自由地流動穿過第一網格板(210)和第二網格板(220)中的孔洞。各網格板(210)和(220)的孔洞尺寸以及厚度，會影響帶電以及中性粒子兩者的穿透性。
在某些具體實施例中，第一網格板(210)可由金屬(例如，鋁)或其他導電材料製成，且/或第二網格板(220)可由金屬(例如，鋁)或介電材料(例如，石英、陶瓷等等)製成。在某些具體實施例中，第一網格板(210)及/或第二網格板(220)可由其他材料製成，例如像是矽 或碳化矽。在網格板係由金屬或其他導電材料製成的情況下，網格板可被接地。在某些具體實施例中，網格組件可包括具有一個網格板的單一網格。
如第四圖所示，依據本案的示例態樣，設備(100)可包括氣體傳送系統(150)，經配置以傳送製程氣體至電漿室(120)，舉例來說，經由氣體分配通道(151)或其他分配系統(例如，噴灑頭)。氣體傳送系統可包括複數個饋入氣體管線(159)。饋入氣體管線(159)可使用閥及/或質流控制器加以控制，以傳送期望份量的氣體進入電漿室作為製程氣體。如第四圖所示，氣體傳送系統(150)可包括用於傳送含氟氣體(例如，四氟化碳(CF4)、三氟化氮(NF3)、或具有CFxHy化學式的氣體，其中x和y係正整數)的饋入氣體管線、用於傳送含氧氣體(例如，氧氣(O2)、水蒸氣(H2O)、或一氧化二氮(NO2))的饋入氣體管線，以及用於傳送惰性氣體(例如，氦(He)、氬(Ar)、氙(Xe)、氖(Ne)、或氮(N2))的饋入氣體管線。控制閥及/或質流控制器(158)可被用來控制各饋入氣體管線讓製程氣體流入電漿室(120)的流速。
第五圖繪示依據本案之示範具體實施例的一示例方法(500)之流程圖。方法(500)將會參照第四圖之處理設備(100)為例討論。方法(500)可在任何適當電漿處理設備中加以實施。第五圖繪出以特殊順序實施的步驟，是為了圖解及討論。所屬技術領域中具通常知識者，使用本文所提供的揭示，應能理解本文所描述任何方法的各種步驟可被省略、擴展、同步實施、重排與/或以各種方式修飾，而不會偏離本案的範疇。此外，可實施各種步驟(未顯示)而不會偏離本發明的範疇。
在步驟(510)，方法可包括將工件放在處理室內的工件支架 上。舉例來說，工件(114)可被放在處理室(110)內的工件支架(112)上。工件(114)可包括含矽層，其具有一或多個粗化部分。舉例來說，FIN構造(50)包括粗化表面(52)。
在步驟(520)，方法可包括在第二室中使用感應耦合元件從製程氣體生成物種。舉例來說，電漿處理設備(100)的氣體傳送系統(150)可使用饋入氣體管線(159)以將製程氣體送入電漿室(120)以生成物種。
在步驟(530)，方法可包括引進含氟氣體以及含氧氣體到物種，以生成混合物。在某些具體實施例中，含氟氣體及/或含氧氣體可被引入作為製程氣體的一部分。舉例來說，氣體傳送系統(150)可使用饋入氣體管線(159)傳送含氟氣體及含氧氣體到電漿室(120)中以形成混合物(例如，自由基)。在某些具體實施例中，含氟氣體及/或含氧氣體可經由後電漿氣體注入被引進，如第六及第七圖進一步描述。
在某些具體實施例中，含氟氣體相對於含氧氣體的濃度係在約0.1%至約5%的範圍內。舉例來說，CF4相對於O2的濃度係在約0.1%至約5%的範圍內，例如像是在約0.1%至約1%的範圍內。
在步驟(540)，方法可包括將工件的表面曝露至混合物，這樣混合物至少部分蝕刻至少部分粗化的部分以留下工件的較平滑表面。舉例來說，工件(114)可曝露至在感應耦合電漿中生成的物種，以移除工件(114)的一或多個粗化部分。
第六圖繪示依據本案之示範具體實施例的一示例方法(600)之流程圖。方法(600)將會參照第四圖之處理設備(100)為例討論。方法(600)可在任何適當電漿處理設備中加以實施。第六圖繪出以特殊順序 實施的步驟，是為了圖解及討論目的。所屬技術領域中具通常知識者，使用本文所提供的揭示，應能理解本文所描述任何方法的各種步驟可被省略、擴展、同步實施、重排並(或)以各種方式修飾，而不會偏離本案的範疇。此外，可實施各種步驟(未顯示)而不會偏離本發明的範疇。
在步驟(610)，方法可包括加熱處理室內的工件。舉例來說，工件(114)可包括含矽層，其具有一或多個粗化部分。舉例來說，FIN構造(50)包括粗化表面(52)。工件(114)可在處理室(110)內被加熱至一處理溫度。舉例來說，工件(114)可使用與工件支架(112)關聯的一或多個加熱系統被加熱。在某些實施例中，工件(114)可被加熱至在約100℃至約600℃的範圍內的處理溫度，例如像是約150℃至約300℃。
在步驟(620)，方法可包括讓製程氣體進入電漿室內。舉例來說，製程氣體可經由環狀氣體分配通道(151)或其他適當氣體引入機構從氣體源(150)進入電漿室內部(125)。在某些具體實施例中，製程氣體可以是惰性氣體，例如像是氦、氬等等。其他製程氣體也可被使用而不會偏離本發明的範疇。
在步驟(630)，方法可包括供電給感應耦合電漿源以在電漿室內生成電漿。舉例來說，可用來自RF電力產生器(134)的RF能量供電給感應線圈(130)，以在電漿室內部(125)生成電漿。
在步驟(640)，方法可包括使用分離網格過濾由電漿生成的一或多個離子，以生成已過濾混合物。已過濾混合物可包括中性物種(例如，激發的惰性氣體分子)。在某些具體實施例中，可使用分離網格組件過濾一或多個離子，該組件將電漿室與工件所位於的處理室分開。舉例來說， 分離網格組件(200)可用來過濾由電漿生成的離子。分離網格(200)可具有複數個孔洞。帶電粒子(例如，離子)可在其穿過複數個孔洞的路徑中的壁面上再結合。中性粒子(例如，自由基)可穿過孔洞。
在某些具體實施例中，分離網格(200)可經配置以用大於或等於約90%的效率過濾離子，例如像是大於或等於約95%。離子過濾的百分比效率是指從混合物移除的離子數量比上混合物內的總離子數。舉例來說，約90%的效率指出過濾期間約90%的離子被移除。舉例來說，約95%的效率指出過濾期間約95%的離子被移除。
在某些具體實施例中，分離網格(200)可以是多板分離網格。多板分離網格可具有平行的多個分離網格板。網格板中孔洞的配置和對準可經選取，以提供所要的離子過濾效率，例如像是大於或等於約95%。
舉例來說，分離網格(200)可具有第一網格板(210)以及第二網格板(220)，彼此以平行關係分隔開。第一網格板(210)可具有第一網格圖案，其具有複數個孔洞。第二網格板(220)可具有第二網格圖案，其具有複數個孔洞。第一網格圖案可和第二網格圖案相同或不同。帶電粒子(例如，離子)可在它們穿過分離網格(200)中各個網格板(210)、(220)之孔洞的路徑中的壁面上再結合。中性物種(例如，自由基)可相對自由地流動穿過第一網格板(210)和第二網格板(220)中的孔洞。
在步驟(650)，方法可包括將含氟氣體以及含氧氣體注入已過濾混合物中以生成用於蝕刻工件的一或多個粗化表面的自由基。舉例來說，含氟氣體及含氧氣體可經由可被設置於分離網格(200)的第一網格板(210)與第二網格板(220)之間的後電漿氣體注入系統而被注入。含氟 氣體及/或含氧氣體可經由位在分離網格下方位置的後電漿氣體注入系統而被注入。示例後電漿氣體注入係繪出於第七圖中。
在步驟(660)，方法可包括曝露工件至處理室內的已過濾混合物。更明確地說，工件(114)可被曝露至電漿中生成並穿過分離網格組件(200)的自由基。舉例來說，工件(114)可被曝露至使用後電漿氣體注入所生成的自由基，以蝕刻工件的一或多個粗化部分，以留下較平滑的工件表面。
第七圖繪示依據本案示範具體實施例使用後電漿氧體注入的示例含氟氣體與含氧氣體引入。分離網格(200)包括以平行關係放置的第一網格板(210)以及第二網格板(220)。第一網格板(210)和第二網格板(220)可提供離子/UV過濾。
第一網格板(210)可具有第一網格圖案，其具有複數個孔洞。第二網格板(220)可具有第二網格圖案，其具有複數個孔洞。第一網格圖案可和第二網格圖案相同或不同。來自電漿的物種(215)可被曝露至分離網格(200)。帶電粒子(例如，離子)可在它們穿過分離網格(200)中各個網格板(210)、(220)之孔洞的路徑中的壁面上再結合。中性物種可相對自由地流動穿過第一網格板(210)和第二網格板(220)中的孔洞。
在第二網格板(220)之後，氣體注入源(230)可經配置以便引入含氟氣體以及含氧氣體到穿過該分離網格(200)的物種內。混合物(225)可穿過第三網格板(235)以供曝露至處理室內的工件。
為示範目的，本示例係參照具有三個網格板的分離網格討論。所屬技術領中具通常知識者，使用本文所提供的揭示，應能理解可使 用更多或更少的網格板而不會偏離本案的範疇。此外，含氟氣體以及含氧氣體可在分離網格上的任意點及/或處理室內分離網格之後與物種混合。舉例來說，氣體源(230)可位在第一網格板(210)與第二網格板(220)之間。
第八圖描繪依據本案示範具體實施例的一示例電漿處理設備(800)。電漿處理設備(800)係類似於第四圖的電漿處理設備(100)。
更明確地說，電漿處理設備(800)包括處理室(110)，以及與處理室(110)分開的電漿室(120)。處理室(110)包括工件支架或台座(112)，其可操作用以固定要被處理的工件(114)，例如像是半導體晶圓。在此示例圖解中，電漿是在電漿室(120)(即，電漿生成區域)中藉由感應式耦合電漿源(135)生成，且期望的物種從電漿室(120)穿過分離網格組件(200)而被引至基板(114)的表面。
電漿室(120)包括介電質側壁(122)以及天花板(124)。介電質側壁(122)、天花板(124)以及分離網格(200)界定電漿室內部(125)。介電質側壁(122)可由介電材料形成，例如像是石英及/或氧化鋁。感應耦合電漿源(135)可包括緊鄰介電質側壁(122)環繞電漿室(120)放置的感應線圈(130)。感應線圈(130)係透過合適的匹配網路(132)耦合至射頻電力產生器(134)。製程氣體(例如，惰性氣體)可從氣體供應(150)以及環狀氣體分配通道(151)或其他合適的氣體引入機構而被提供至處理室內部。當感應線圈(130)係以從射頻電力產生器(134)而來的射頻電力供電時，可在電漿室(120)內生成電漿。在一特定具體實施例中，電漿處理設備(100)可包括選用的接地法拉第屏蔽(128)，以減低 感應線圈(130)至電漿的電容式耦合。
如第八圖所示，分離網格(200)將電漿室(120)與處理室(110)分開。分離網格(200)可被用來對電漿室(120)內電漿生成的混合物執行離子過濾，以生成已過濾混合物。已過濾混合物可被曝露至處理室內的工件(114)。
在某些具體實施例中，分離網格(200)可以是多板分離網格。舉例來說，分離網格(200)可包括第一網格板(210)以及第二網格板(220)，彼此以平行關係間隔開來。第一網格板(210)和第二網格板(220)可分開一距離。
第一網格板(210)可具有第一網格圖案，其具有複數個孔洞。第二網格板(220)可具有第二網格圖案，其具有複數個孔洞。第一網格圖案可和第二網格圖案相同或不同。帶電粒子可在它們穿過分離網格中各個網格板(210)、(220)之孔洞的路徑中的壁面上再結合。中性物種(例如，自由基)可相對自由地流動穿過第一網格板(210)和第二網格板(220)中的孔洞。各網格板(210)和(220)的孔洞尺寸以及厚度，會影響帶電以及中性粒子兩者的穿透性。
在某些具體實施例中，第一網格板(210)可由金屬(例如，鋁)或其他導電材料製成，且/或第二網格板(220)可由金屬(例如，鋁)或介電材料(例如，石英、陶瓷等等)製成。在某些具體實施例中，第一網格板(210)及/或第二網格板(220)可由其他材料製成，例如像是矽或碳化矽。在網格板係由金屬或其他導電材料製成的情況下，網格板可被接地。
第八圖的示例電漿處理設備(800)可操作以在電漿室(120)內生成第一電漿(802)(例如，遠端電漿)並在處理室(110)內生成第二電漿(804)(例如，直接電漿)。第一電漿(802)可藉由感應耦合電漿源生成。舉例來說，第二電漿(804)可藉由電容式耦合電漿源(例如，偏壓)生成。如本文中所用「遠端電漿」，指的是遠離工件所生成的電漿，例如像是在由分離網格與工件分開的電漿室內。如本文中所用「直接電漿」，其是指直接曝露至工件的電漿，例如像是在具有操作以支撐工件的支架的處理室內所生成的電漿。
更明確地說，第八圖的電漿處理設備(800)包括偏壓源，其具有在支架(112)中的偏壓電極(810)。偏壓電極(810)可經由合適的匹配網路(812)耦合至射頻電力產生器(814)。當偏壓電極(810)被以射頻能量供能時，可從處理室(110)內的混合物生成第二電漿(804)，以用於直接曝露至工件(114)。處理室(110)可包括排氣埠(816)，以用於從處理室(110)排空氣體。
如第八圖所示，依據本案的示例態樣，裝置(100)可包括氣體傳送系統(150)，經配置以傳送製程氣體至電漿室(120)，舉例來說，經由氣體分配通道(151)或其他分配系統(例如，噴灑頭)。氣體傳送系統可包括複數個饋入氣體管線(159)。饋入氣體管線(159)可使用閥及/或質流控制器加以控制，以傳送期望份量的氣體進入電漿室作為製程氣體。如第四圖所示，氣體傳送系統(150)可包括用於傳送含氟氣體(例如，四氟化碳(CF4)、三氟化氮(NF3)、或具有CFxHy化學式的氣體，其中x和y係正整數)的饋入氣體管線、用於傳送含氧氣體(例如，氧氣(O2)、水 蒸氣(H2O)、或一氧化二氮(NO2))的饋入氣體管線，以及用於傳送惰性氣體(例如，氦(He)、氬(Ar)、氙(Xe)、氖(Ne)、或氮(N2))的饋入氣體管線。控制閥及/或質流控制器(158)可被用來控制各饋入氣體管線讓製程氣體流入電漿室(120)的流速。
第九圖描繪依據本案示範具體實施例的一示例電漿處理設備(900)。電漿處理設備(900)係類似於第四圖的電漿處理設備(100)，以及第八圖的電漿處理設備(800)。
更明確地說，電漿處理設備(900)包括處理室(110)，以及與處理室(110)分開的電漿室(120)。處理室(110)包括基板托架或台座(112)，可操作以固定要被處理的工件(114)，例如像是半導體晶圓。在此示例圖解中，電漿是在電漿室(120)(即，電漿生成區域)中藉由感應式耦合電漿源(135)生成，且期望的物種從電漿室(120)穿過分離網隔組件(200)而被引至基板(114)的表面。
電漿室(120)包括介電質側壁(122)以及天花板(124)。介電質側壁(122)、天花板(124)以及分離網格(200)界義電漿室內部(125)。介電質側壁(122)可由介電材料形成，例如像是石英及/或氧化鋁。感應耦合電漿源(135)可包括緊鄰介電質側壁(122)環繞電漿室(120)放置的感應線圈(130)。感應線圈(130)係透過合適的匹配網路(132)耦合至射頻電力產生器(134)。製程氣體(例如，惰性氣體)可從氣體供應器(150)以及環狀氣體分配通道(151)或其他合適的氣體引入機構而被提供至處理室內部。當感應線圈(130)係以從射頻電力產生器(134)而來的射頻電力供電時，可在電漿室(120)內生成電漿。在一特定具體實 施例中，電漿處理設備(100)可包括選用的接地法拉第屏蔽(128)，以減低感應線圈(130)至電漿的電容式耦合。
如第九圖所示，分離網格(200)將電漿室(120)與處理室(110)分開。分離網格(200)可被用來對電漿室(120)內電漿生成的混合物實施離子過濾，以生成已過濾混合物。已過濾混合物可被曝露至處理室內的工件(114)。
在某些具體實施例中，分離網格(200)可以是多板分離網格。舉例來說，分離網格(200)可包括第一網格板(210)以及第二網格板(220)，彼此以平行關係間隔開來。第一網格板(210)和第二網格板(220)可分開一距離。
第一網格板(210)可具有第一網格圖案，其具有複數個孔洞。第二網格板(220)可具有第二網格圖案，其具有複數個孔洞。第一網格圖案可和第二網格圖案相同或不同。帶電粒子可在它們穿過分離網格中各個網格板(210)、(220)之孔洞的路徑中的壁面上再結合。中性物種(例如，自由基)可相對自由地流動穿過第一網格板(210)和第二網格板(220)中的孔洞。各網格板(210)和(220)的孔洞尺寸以及厚度會影響帶電以及中性粒子兩者的穿透性。
在某些具體實施例中，第一網格板(210)可由金屬(例如，鋁)或其他導電材料製成，且/或第二網格板(220)可由金屬(例如，鋁)或介電材料(例如，石英、陶瓷等等)製成。在某些具體實施例中，第一網格板(210)及/或第二網格板(220)可由其他材料製成，例如像是矽或碳化矽。在網格板係由金屬或其他導電材料製成的情況下，網格板可被 接地。
第九圖的示例電漿處理設備(900)可用來在電漿室(120)內生成第一電漿(902)(例如，遠端電漿)並在處理室(110)內生成第二電漿(904)(例如，直接電漿)。如圖中所示，電漿處理設備(900)可包括傾斜介電質側壁(922)，其從與遠端電漿室(120)關聯之垂直側壁(122)延伸。傾斜介電質側壁(922)可形成處理室(110)的一部分。
第二感應式電漿源(935)可鄰近介電質側壁(922)放置。第二感應式電漿源(935)可包括經由合適匹配網路(921)耦合至射頻產生器(914)的感應線圈(910)。感應線圈(910)，當以射頻能量供能時，可從處理室(110)內的混合物誘發直接電漿(904)。法拉第屏蔽(928)可被置入感應線圈(910)與側壁(922)之間。
支架(112)可在標記為V的垂直方向移動。舉例來說，支架(112)可包括垂直抬升器(916)，其可經配置用以調整支架(112)與分離網格組件(200)之間的距離。舉例來說，支架(112)可位在第一垂直位置，以用於使用遠端電漿(902)處理。支架(112)可位在第二垂直位置，以用於使用直接電漿(904)處理。第一垂直位置可相對於第二垂直位置更加靠近分離網格組件(200)。
第九圖的電漿處理設備(900)包括偏壓源，其具有在支架(112)中的偏壓電極(810)。偏壓電極(810)可經由合適的匹配網路(812)耦合至射頻電力產生器(814)。處理室(110)可包括用於從處理室(110)排空氣體的排氣埠(816)。
如第九圖所示，依據本案的示例態樣，設備(100)可包括 氣體傳送系統(150)，其經配置以傳送製程氣體至電漿室(120)，舉例來說，經由氣體分配通道(151)或其他分配系統(例如，噴灑頭)。氣體傳送系統可包括複數個饋入氣體管線(159)。饋入氣體管線(159)可使用閥及/或質流控制器加以控制，以傳送期望份量的氣體進入電漿室作為製程氣體。如第四圖所示，氣體傳送系統(150)可包括用於傳送含氟氣體(例如，四氟化碳(CF4)、三氟化氮(NF3)、或具有CFxHy化學式的氣體，其中x和y係正整數)的饋入氣體管線、用於傳送含氧氣體(例如，氧氣(O2)、水蒸氣(H2O)、或一氧化二氮(NO2))的饋入管線、以及用於傳送惰性氣體(例如，氦(He)、氬(Ar)、氙(Xe)、氖(Ne)、或氮(N2))的饋入氣體管線。控制閥及/或質流控制器(158)可被用來控制各饋入氣體管線讓製程氣體流入電漿室(120)的流速。
第十圖繪出表面粗糙度改進(1020)與蝕刻量(1010)之對應關係的示範例(1000)。如第十圖所示，粗糙度改進(1020)與蝕刻量(1010)之間具有相關性。隨著蝕刻量(1010)增加，粗糙度改進(1020)按比率隨著蝕刻量(1010)增加，直到粗糙度改進(2010)達到高原(例如，蝕刻量(1010)係在約30至60的範圍內)。
雖然本技術主題是相關於其特定示範性具體實施例詳細描述，可想而知熟悉所屬技術領域者一旦瞭解前文的解說，可輕易製出此等具體實施例的替換、變化、以及等效者。因此，本案的範疇係舉例而非設限，且主題揭示並不排除納入對於本技術主題的此等修飾、變化及/或增添，正如所屬技術領域內具通常知識者應可輕易看出。
50:構造
52:粗化表面
54:凸出區域
56:凹入區域
58:較平滑表面
59:臨界尺度
60A:蝕刻製程

Claims (20)

  1. 一種用於處理一工件的方法，該工件包含一含矽層，其中該含矽層的一表面包含一粗化部分，該方法包含：
    在一第一室中使用一感應耦合元件從一製程氣體生成物種；
    提供一含氟氣體以及一含氧氣體到該等物種中以生成一混合物；
    將該含矽層的該表面曝露至該混合物，這樣該混合物至少部分蝕刻該粗化部分以留下該含矽層的一較平滑的表面。
  2. 如申請專利範圍第1項的方法，其中該粗化部分包含一凹入區域以及一凸出區域，其中該凹入區域要比該凸出區域更厚，其中該混合物至少部分蝕刻該凹入區域更甚於該凸出區域，以留下該含矽層的該較平滑的表面。
  3. 如申請專利範圍第1項的方法，其中該含氟氣體濃度相對於含氧氣體的濃度係在約0.1%至約5%的範圍內。
  4. 如申請專利範圍第1項的方法，其中該混合物同時至少部分氧化並且至少部分蝕刻該粗化部分，以留下該較平滑表面。
  5. 如申請專利範圍第1項的方法，其中該製程氣體包含一惰性氣體。
  6. 如申請專利範圍第1項的方法，其中該含氟氣體以及該含氧氣體係該製程氣體的一部分。
  7. 如申請專利範圍第1項的方法，其中該工件係位在被一分離網格與該第一室分隔的一第二室內。
  8. 如申請專利範圍第7項的方法，其中該含氟氣體和該含氧氣體的至少一者係經由位在該分離網格處或其下方的一後電漿氣體注入源引入，該 含氟氣體和該含氧氣體的該至少一者係與該等物種混合以生成一經過濾混合物以供曝露至該工件。
  9. 如申請專利範圍第1項的方法，其中該含矽層包含結晶矽、多晶矽(polysilicon)，或矽鍺。
  10. 如申請專利範圍第1項的方法，其中該含氟氣體包含四氟化碳(CF4)、三氟化氮(NF3)，或具有CFxHy化學式的氣體，其中x和y係正整數。
  11. 如申請專利範圍第1項的方法，其中該含氧氣體包含氧氣(O2)、水蒸氣(H2O)、或一氧化二氮(NO2)。
  12. 如申請專利範圍第1項的方法，其中在該含矽層的該較平滑表面上形成一氧化層。
  13. 如申請專利範圍第12項的方法，進一步包含一濕式製程以至少部分移除該氧化層。
  14. 如申請專利範圍第1項的方法，其中該較平滑表面包含具有化學式SiOxFyCz的一材料，其中x、y、z是正整數。
  15. 如申請專利範圍第14項的方法，其中該較平滑表面係經由一沉積製程形成，該製程係至少部分基於該至少部分粗化部分與該混合物之間的一反應。
  16. 一種用於處理一工件的電漿處理設備，包含：
    一處理室，其具有一工件支架，該工件支架經配置以在電漿處理期間支撐該工件，其中該工件包含一含矽層，其中該含矽層的一表面包含一粗化部分；
    一電漿室，其藉由一分離網格與該處理室分隔；
    一感應耦合元件，其經配置以在該電漿室內使用一製程氣體誘發一電漿；
    一第一氣體源，其注入一含氟氣體；
    一第二氣體源，其注入一含氧氣體；
    其中藉由將該含氟氣體及該含氧氣體與該電漿中生成之物種混合而生成的一混合物，穿透該分離網格以至少部分蝕刻該粗化部分，以留下該含矽層的一較平滑表面。
  17. 如申請專利範圍第16項的電漿處理設備，其中該粗化部分包含一凹入區域以及一凸出區域，其中該凹入區域要比該凸出區域更厚，其中該混合物至少部分蝕刻該凹入區域更甚於該凸出區域，以留下該含矽層的該較平滑表面。
  18. 如申請專利範圍第16項的電漿處理設備，其中在該含氧氣體中的該含氟氣體之濃度係在約0.1%至約5%的範圍內。
  19. 如申請專利範圍第16項的電漿處理設備，其中該混合物同時至少部分氧化並且至少部分蝕刻該至少部分粗化的部分，以留下該較平滑表面。
  20. 如申請專利範圍第16項的電漿處理設備，其中該較平滑表面包含具有化學式SiOxFyCz的一材料，其中x、y、z是正整數。
TW108146446A 2018-12-21 2019-12-18 工件的表面平滑化 TW202040692A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201862783517P 2018-12-21 2018-12-21
US62/783,517 2018-12-21
US201962832055P 2019-04-10 2019-04-10
US62/832,055 2019-04-10

Publications (1)

Publication Number Publication Date
TW202040692A true TW202040692A (zh) 2020-11-01

Family

ID=71097214

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108146446A TW202040692A (zh) 2018-12-21 2019-12-18 工件的表面平滑化

Country Status (4)

Country Link
US (2) US11107695B2 (zh)
CN (1) CN112368807A (zh)
TW (1) TW202040692A (zh)
WO (1) WO2020131989A1 (zh)

Family Cites Families (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09213630A (ja) * 1996-02-05 1997-08-15 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP3317209B2 (ja) * 1997-08-12 2002-08-26 東京エレクトロンエイ・ティー株式会社 プラズマ処理装置及びプラズマ処理方法
US6352049B1 (en) * 1998-02-09 2002-03-05 Applied Materials, Inc. Plasma assisted processing chamber with separate control of species density
US20020033233A1 (en) * 1999-06-08 2002-03-21 Stephen E. Savas Icp reactor having a conically-shaped plasma-generating section
US7160813B1 (en) * 2002-11-12 2007-01-09 Novellus Systems, Inc. Etch back process approach in dual source plasma reactors
KR101127294B1 (ko) * 2003-02-14 2012-03-30 어플라이드 머티어리얼스, 인코포레이티드 수소-함유 라디칼을 이용한 자연 산화물 세정
US7517804B2 (en) * 2006-08-31 2009-04-14 Micron Technologies, Inc. Selective etch chemistries for forming high aspect ratio features and associated structures
CN101459066B (zh) * 2007-12-13 2010-08-11 中芯国际集成电路制造(上海)有限公司 栅极、浅沟槽隔离区形成方法及硅基材刻蚀表面的平坦化方法
US20090236447A1 (en) * 2008-03-21 2009-09-24 Applied Materials, Inc. Method and apparatus for controlling gas injection in process chamber
US20090277587A1 (en) * 2008-05-09 2009-11-12 Applied Materials, Inc. Flowable dielectric equipment and processes
US8329578B2 (en) * 2009-03-27 2012-12-11 Taiwan Semiconductor Manufacturing Company, Ltd. Via structure and via etching process of forming the same
CN102754190B (zh) * 2009-07-15 2015-09-02 应用材料公司 Cvd腔室的流体控制特征结构
US8211808B2 (en) * 2009-08-31 2012-07-03 Applied Materials, Inc. Silicon-selective dry etch for carbon-containing films
US9263237B2 (en) * 2011-02-22 2016-02-16 Gen Co., Ltd. Plasma processing apparatus and method thereof
US20130045605A1 (en) * 2011-08-18 2013-02-21 Applied Materials, Inc. Dry-etch for silicon-and-nitrogen-containing films
KR101659594B1 (ko) * 2011-08-19 2016-09-23 맷슨 테크놀로지, 인크. 고효율 플라즈마 소스
JP2013168474A (ja) * 2012-02-15 2013-08-29 Toshiba Corp 多結晶シリコンのエッチング方法、半導体装置の製造方法およびプログラム
US9159574B2 (en) * 2012-08-27 2015-10-13 Applied Materials, Inc. Method of silicon etch for trench sidewall smoothing
US9362130B2 (en) * 2013-03-01 2016-06-07 Applied Materials, Inc. Enhanced etching processes using remote plasma sources
US20140271097A1 (en) * 2013-03-15 2014-09-18 Applied Materials, Inc. Processing systems and methods for halide scavenging
KR102132361B1 (ko) * 2013-11-06 2020-07-10 매슨 테크놀로지 인크 수직 앤에이앤디 디바이스에 대한 새로운 마스크 제거 방법
US8945414B1 (en) 2013-11-13 2015-02-03 Intermolecular, Inc. Oxide removal by remote plasma treatment with fluorine and oxygen radicals
US9881805B2 (en) * 2015-03-02 2018-01-30 Applied Materials, Inc. Silicon selective removal
US20170207077A1 (en) * 2016-01-15 2017-07-20 Mattson Technology, Inc. Variable Pattern Separation Grid for Plasma Chamber
US10522371B2 (en) * 2016-05-19 2019-12-31 Applied Materials, Inc. Systems and methods for improved semiconductor etching and component protection
WO2018028872A1 (en) * 2016-08-09 2018-02-15 Singulus Technologies Ag System and method for gas phase deposition
JP7002847B2 (ja) * 2017-03-15 2022-01-20 東京エレクトロン株式会社 基板処理装置及び基板処理方法
US10497579B2 (en) * 2017-05-31 2019-12-03 Applied Materials, Inc. Water-free etching methods
US20180358206A1 (en) 2017-06-09 2018-12-13 Mattson Technology, Inc. Plasma Processing Apparatus
US20180358204A1 (en) 2017-06-09 2018-12-13 Mattson Technology, Inc. Plasma Strip Tool With Multiple Gas Injection Zones
US11201036B2 (en) 2017-06-09 2021-12-14 Beijing E-Town Semiconductor Technology Co., Ltd Plasma strip tool with uniformity control
US10790119B2 (en) 2017-06-09 2020-09-29 Mattson Technology, Inc Plasma processing apparatus with post plasma gas injection
US10354883B2 (en) 2017-10-03 2019-07-16 Mattson Technology, Inc. Surface treatment of silicon or silicon germanium surfaces using organic radicals
US10403492B1 (en) 2018-12-11 2019-09-03 Mattson Technology, Inc. Integration of materials removal and surface treatment in semiconductor device fabrication

Also Published As

Publication number Publication date
US20210391185A1 (en) 2021-12-16
US11107695B2 (en) 2021-08-31
US20200203173A1 (en) 2020-06-25
WO2020131989A1 (en) 2020-06-25
CN112368807A (zh) 2021-02-12

Similar Documents

Publication Publication Date Title
TWI660420B (zh) 使用遠端電漿源之加強式蝕刻製程
TW202205428A (zh) 用於高深寬比結構之移除方法
US10901321B2 (en) Strip process for high aspect ratio structure
JP2022512802A (ja) ハードマスクを除去するための水蒸気ベースのフッ素含有プラズマ
JP7401593B2 (ja) 空隙を形成するためのシステム及び方法
CN112771650B (zh) 间隔物刻蚀工艺
CN113488368A (zh) 工件的加工
JP4504684B2 (ja) エッチング方法
US11257680B2 (en) Methods for processing a workpiece using fluorine radicals
US11495437B2 (en) Surface pretreatment process to improve quality of oxide films produced by remote plasma
US11462413B2 (en) Processing of workpieces using deposition process and etch process
WO2021076843A1 (en) Selective etch process using hydrofluoric acid and ozone gases
TW202040692A (zh) 工件的表面平滑化
US7456111B2 (en) Plasma etching method and plasma etching apparatus
US10283370B1 (en) Silicon addition for silicon nitride etching selectivity
US20210202231A1 (en) Systems and Methods for Removal of Hardmask
TWI753413B (zh) 電漿處理方法
KR101324941B1 (ko) 비정질 탄소막 형성 방법