TW202038304A - 一種形成多層遮罩之方法 - Google Patents

一種形成多層遮罩之方法 Download PDF

Info

Publication number
TW202038304A
TW202038304A TW108143767A TW108143767A TW202038304A TW 202038304 A TW202038304 A TW 202038304A TW 108143767 A TW108143767 A TW 108143767A TW 108143767 A TW108143767 A TW 108143767A TW 202038304 A TW202038304 A TW 202038304A
Authority
TW
Taiwan
Prior art keywords
layer
mask
opening
intermediate layer
hard mask
Prior art date
Application number
TW108143767A
Other languages
English (en)
Inventor
劉中偉
藍錦坤
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW202038304A publication Critical patent/TW202038304A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02345—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to radiation, e.g. visible light
    • H01L21/02348—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to radiation, e.g. visible light treatment by exposure to UV light
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0332—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/76811—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving multiple stacked pre-patterned masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/76813—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving a partial via etch

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Inorganic Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • General Chemical & Material Sciences (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本揭露實施例提供一種形成多層遮罩之方法。方法包括在一介電層上方形成一多層遮罩。形成多層遮罩之操作包括在介電層上方形成一底層；在底層上方形成一第一中間層，第一中間層包括一第一含矽材料，第一含矽材料具有Si-CH3 鍵之一第一含量；以及在第一中間層上方形成一第二中間層，第二中間層包括一第二含矽材料，第二含矽材料具有Si-CH3 鍵之一第二含量，其中Si-CH3 鍵之第二含量少於Si-CH3 鍵之第一含量。

Description

一種形成多層遮罩之方法
本揭露實施例係有關於形成遮罩之方法，特別係有關於形成多層遮罩之方法。
積體電路之製造通常地包括多次光微影製程。當積體電路之尺寸變得愈來愈小，控制積體電路之關鍵尺寸(critical dimensions)之需求亦愈來愈急迫。關鍵尺寸是晶圓中的電晶體之閘極電極之最小寬度。關鍵尺寸可用作形成金屬層的參考。
在控制關鍵尺寸的習知製程(其基本上是控制所形成的特徵之大小)中，三層遮罩(tri-layer mask)被形成在晶圓上。三層遮罩包括底層、底層上方的中間層以及中間層上方的光阻。光阻係使用光微影遮罩來曝光，且光微影遮罩包括不透明的圖案以及透明的圖案。隨後，光阻透過顯影來圖案化。經圖案化的光阻係用作中間層之蝕刻遮罩。隨後，經圖案化的中間層係用作蝕刻遮罩以蝕刻底層。經圖案化的底層係用作蝕刻遮罩以蝕刻底層下方的層。
本揭露提供一種形成多層遮罩之方法。方法包括在一介電層上方形成一多層遮罩。形成多層遮罩之操作包括在介電層上方形成一底層；在底層上方形成一第一中間層，第一中間層包括一第一含矽材料，第一含矽材料具有Si-CH3 鍵之一第一含量；以及在第一中間層上方形成一第二中間層，第二中間層包括一第二含矽材料，第二含矽材料具有Si-CH3 鍵之一第二含量，其中Si-CH3 鍵之第二含量少於Si-CH3 鍵之第一含量。
本揭露提供一種形成多層遮罩之方法。方法包括在一硬遮罩層上方形成一多層遮罩。形成多層遮罩之操作包括在硬遮罩層上方沉積一第一層，第一層具有Si-CH3 鍵之一第一含量；在第一層上執行一紫外線處理，紫外線處理增加第一層之一硬度；在第一層上方沉積一第二層，第二層具有Si-CH3 鍵之一第二含量，其中Si-CH3 鍵之第二含量少於Si-CH3 鍵之第一含量；以及在第二層上方沉積一光阻層。
本揭露提供一種形成多層遮罩之方法。方法包括在一基板上方形成一多層遮罩。形成多層遮罩之操作包括：在基板上方沉積一第一材料，第一材料包括C、H、O或N；在第一材料上方沉積一第一SiOC材料，第一SiOC材料具有Si-CH3 鍵之一第一含量；在第一SiOC材料上執行一紫外線處理；在第一SiOC材料上方沉積一第二SiOC材料，第二SiOC材料具有Si-CH3 鍵之一第二含量，其中Si-CH3 鍵之第二含量少於Si-CH3 鍵之第一含量；以及在第二SiOC材料上方沉積一光阻層。
以下的揭露內容提供許多不同的實施例或範例以實施本揭露之不同特徵。以下敘述各個構件以及排列方式之特定範例，以簡化本揭露。當然，範例僅供說明用且意欲不限於此。例如，若說明書敘述了第一特徵形成於第二特徵之上，即表示可包括上述第一特徵與上述第二特徵係直接接觸的實施例，亦可包括有附加特徵形成於上述第一特徵與上述第二特徵之間，而使上述第一特徵與第二特徵可未直接接觸的實施例。除此之外，在各種範例中，本揭露可能使用重複的參考符號及/或字母。這樣的重複係為了簡化以及清楚之目的，並不表示所討論的各種實施例及/或配置之間的關聯。
除此之外，所使用的空間相關用詞，例如：「在…下方」、「下方」、「較低的」、「上方」、「較高的」 等等的用詞，係為了便於描述圖式中一元件或特徵與另一(些)元件或特徵之間的關係。除了在圖式中繪示的方位外，這些空間相關用詞意欲包括使用中或操作中的裝置之不同方位。裝置可被轉向不同方位(旋轉90度或其他方位)，則在此使用的空間相關詞亦可依此相同解釋。
將針對特定背景描述實施例，亦即，用於一半導體結構的一多層遮罩及其形成方法。具體地，各種實施例描述了形成一多層遮罩之一中間層之方法，其改善了關於多層遮罩之一底層的蝕刻選擇性。除此之外，各種實施例描述了一種使用這樣的多層遮罩以在半導體裝置中形成導電互連之方法。然而，在此所描述的多層遮罩亦可用以形成半導體裝置之各種結構，例如，閘極、各種摻雜區、接觸插塞(contact plugs)等。各種實施例允許降低由於負載差異(loading difference)所導致的多層遮罩之蝕刻過度/蝕刻不足、降低圖案橋接(pattern bridge)之形成、改善多層遮罩之圖案化特徵之輪廓、改善多層遮罩之圖案化特徵之線寬粗糙度(line-width roughness, LWR)、並降低或避免在多層遮罩中形成波浪狀的特徵。各種實施例進一步允許形成具有低電阻電容(resistance-capacitance, RC)延遲以及具有改善的漏電性能的導電互連，其順帶改善了晶圓產率。
請參考第1圖，第1圖繪示一半導體結構100之一部分。半導體結構100 可為積體電路製造製程之一中間結構。在一些實施例中，半導體結構100可包括一基板101。基板101可包括，例如，摻雜或無摻雜之塊矽(bulk silicon)，或一絕緣體上半導體(semiconductor-on-insulator, SOI)基板之一主動層。通常地，一絕緣體上半導體(SOI)基板包括一半導體材料層，例如，矽，形成在一絕緣層上。絕緣層可為，例如，一埋入氧化物(buried oxide, BOX)層或一氧化矽層。絕緣層係設置在例如為一矽基板或一玻璃基板的基板上。或者，基板101可包括另一種元素半導體、化合物半導體、合金半導體或前述半導體材料之組合，另一種元素半導體例如為鍺；化合物半導體包括碳化矽、砷化鎵、磷化鎵、磷化銦、砷化銦及/或銻化銦；合金半導體包括SiGe、GaAsP、AlInAs、AlGaAs、GaInAs、GaInP及/或GaInAsP。也可使用其他基板，例如，多層基板或梯度基板。
在一些實施例中，在基板101上形成一或多個主動及/或被動裝置103(在第1圖中繪示為一單一電晶體103)。一或多個主動及/或被動裝置103可包括各種裝置，例如，電晶體、電容、電阻、二極體、光二極體、保險絲等。本技術領域中具有通常知識者將理解的是，提供前述範例僅用於說明之目的，且並非代表以任何方式限制本揭露。對於既定的應用，亦可適當地使用其他電路。
在一些實施例中，在一或多個主動及/或被動裝置103以及基板101上方形成一互連結構105。互連結構105電性互連於一或多個主動及/或被動裝置103以形成半導體結構100內的功能性電子電路。互連結構105可包括一或多個金屬層1090 至109M ，其中M+1代表一或多個金屬層1090 至109M 之數量。在一些實施例中，M之值可根據半導體結構100之設計規格而變化。在一些實施例中，金屬層109M 可為互連結構105之一中間金屬層。在這樣的實施例中，在金屬層109M 上形成更多的金屬層。在其它實施例中，金屬層109M 可為互連結構105之最終金屬層。
在一些實施例中，一或多個金屬層1090 至109M 分別地包括一或多個介電層1110 〜111M 。介電層1110 為一層間介電(inter-layer dielectric, ILD)層，而介電層1111 至111M 為金屬間介電(inter-metal dielectric, IMD)層。層間介電層以及金屬間介電層可包括設置在導電特徵之間的低介電係數(low-k)介電材料，低介電係數介電材料具有，例如，小於約4.0或甚至小於2.0的介電係數值。在一些實施例中，層間介電層以及金屬間介電層可透過任何合適的方法形成並透過例如，磷矽酸鹽玻璃(phosphosilicate glass, PSG)、硼磷矽酸鹽玻璃(borophosphosilicate glass, BPSG)、氟矽酸鹽玻璃(fluorosilicate glass, FSG)、SiOx Cy 、旋塗式玻璃(Spin-On-Glass)、旋塗式聚合物(Spin-On-Polymers)、碳化矽(silicon carbon)材料或前述材料之化合物或複合物或組合等製成，合適的方法例如為旋轉塗佈(spin-on coating)、化學氣相沉積(chemical vapor deposition, CVD)、電漿輔助化學氣相沉積(plasma-enhanced chemical vapor deposition, PECVD)、原子層沉積(atomic layer deposition, ALD)或前述方法之組合等。
在一些實施例中，在介電層1110 至111M 中的相鄰的介電層之間形成蝕刻停止層(etch stop layers, ESLs)1171 至117M 。選擇使得蝕刻停止層之蝕刻速率小於介電層1110 至111M 中之對應的介電層之蝕刻速率的材料作為蝕刻停止層的材料。在一些實施例中，蝕刻停止層117K 之蝕刻速率小於介電層111K 之蝕刻速率(K=1、...、M)。在一些實施例中，蝕刻停止層1171 至117M 中之每一者可包括一或多層的介電材料。合適的介電材料可包括氧化物(例如：氧化矽、氧化鋁等)、氮化物(例如：氮化矽等)、氮氧化物(例如：SiON等)、碳氧化物(例如：SiOC等)、碳氮化物(例如：SiCN等)、碳化物(例如：SiC等)或前述材料之組合等，且合適的介電材料可使用旋轉塗佈、化學氣相沉積(CVD)、電漿輔助化學氣相沉積(PECVD)、原子層沉積(ALD)或前述方法之組合等來形成。
在一些實施例中，金屬層1090 進一步包括在介電層1110 內的導電插塞1150 ，且金屬層1091 至109M-1 進一步分別地包括一或多個導電互連，例如，介電層1111 至111M-1 內的導電線1131 至113M-1 以及導電通孔1151 至115M-1 。導電插塞1150 將一或多個主動及/或被動裝置103(例如: 電晶體103之閘極、源極以及汲極)電性耦接至導電線1131 至113M-1 以及導電通孔1151 至115M-1 。如以下更詳細描述的，在介電層111M 中形成導線113M 以及導電通孔115M (在第1圖中未繪示，請見第22圖)。
在一些實施例中，可使用任何合適的方法形成導電插塞1150 、導電線1131 至113M-1 以及導電通孔1151 至115M-1 ，例如，鑲嵌方法、雙鑲嵌方法等。在一些實施例中，用於形成導電插塞1150 、導電線1131 至113M-1 以及導電通孔1151 至115M-1 的步驟包括在各別的介電層1110 〜111M-1 中形成開口，在開口中沉積一或多個阻障/附著層119(在導電插塞1150 中未示出)，在一或多個阻障/附著層119上方沉積晶種層121(在導電插塞1150 中未示出)，並且以一導電材料123(在導電插塞1150 中未示出)填充開口。然後，執行化學機械研磨(chemical mechanical polishing, CMP)以移除過量填充開口的一或多個阻障/附著層119、晶種層121以及導電材料123之多餘材料。
在一些實施例中，一或多個阻障/附著層119可包括鈦、氮化鈦、鉭、氮化鉭或前述元素或化合物之組合等，且可使用物理氣相沉積(PVD)、化學氣相沉積(CVD)、原子層沉積(ALD)或前述方法之組合等來形成。一或多個阻障/附著層119保護各別介電層1110 至111M-1 免於擴散以及金屬毒化。晶種層121可包括銅、鈦、鎳、金、錳或前述元素之組合等，且可透過原子層沉積(ALD)、化學氣相沉積(CVD)、物理氣相沉積(PVD)、濺射或前述方法之組合等來形成。導電材料123可包括銅、鋁、鎢或前述元素之組合或合金等，且可使用，例如，電鍍或其他合適的方法來形成。
請進一步參考第1圖，在介電層111M 上方形成一硬遮罩125。在一些實施例中，硬遮罩125包括一或多個遮罩層。在所繪示的實施例中，硬遮罩125包括一第一硬遮罩層125A、在第一硬遮罩層125A上方的一第二硬遮罩層125B以及在第二硬遮罩層125B上方的一第三硬遮罩層125C。第一硬遮罩層125A可為一抗反射塗佈(anti-reflective coating, ARC)層，例如，一無氮抗反射塗佈(nitrogen free ARC, NFARC)層等，且可使用化學氣相沉積(CVD)、原子層沉積(ALD)等方法來形成。在一些實施例中，第一硬遮罩層125A之厚度可在約50埃與約500埃之間。第二硬遮罩層125B可包括氮化物，例如，氮化矽(SiN)、氮化鈦(TiN)、氮化鉭(TaN)等，且可使用化學氣相沉積(CVD)、原子層沉積(ALD)等方法來形成。在一些實施例中，第二硬遮罩層125B之厚度可在約50埃與約1000埃之間。第三硬遮罩層125C可包括氧化物，例如，氧化矽等，且可使用化學氣相沉積(CVD)、原子層沉積(ALD)等方法來形成。在一些實施例中，第三硬遮罩層125C之厚度可介於約50埃與約1000埃之間。
請參考第2圖、第3圖以及第7圖，在硬遮罩125上方形成一多層遮罩201。在一些實施例中，多層遮罩201包括一底層201A、在底層201A上方的一第一中間層201B、在第一中間層201B上方的一第二中間層201C以及在第二中間層201C上方的一頂層201D。首先，請參考第2圖，在硬遮罩125上方形成多層遮罩201之底層201A。在一些實施例中，底層201A可包括包括有元素C、H、O或N的材料、使用旋塗式方法形成的光阻材料、旋塗式碳(spin-on carbon, SOC)材料、使用化學氣相沉積(CVD)形成的非晶形的碳(a-C)材料等。在一些實施例中，底層201A之厚度在約50埃與約2000埃之間。
請參考第3圖，在硬遮罩125上方形成底層201A之後，在底層201A上方形成第一中間層201B。第一中間層201B可包括含矽材料，例如，氧化矽、碳氧化矽(SiOC)等，且可使用旋塗、化學氣相沉積(CVD)、原子層沉積(ALD)等方法來形成。在一些實施例中，第一中間層201B之厚度在約50埃與約500埃之間。在一些實施例中，為了提高在底層201A與第一中間層201B之間的蝕刻選擇性，第一中間層201B可由具有高含量的Si-CH3 鍵的SiOC材料所形成。在一些實施例中，這樣的SiOC材料包括Si-O-Si主鏈(基質(matrix))並更包括Si-O鍵以及Si-C鍵。在一些實施例中，SiOC材料中的Si-CH3 鍵之含量在約0.5％至約15％之間。這樣的Si-CH3 鍵之含量之範圍允許形成具有足夠機械強度的SiOC材料。若SiOC材料中的Si-CH3 鍵之含量大於約15％，則因為過量的Si-CH3 鍵無法與Si-O-Si基質交聯(crosslink)，SiOC材料之機械強度會降低。
在一些實施例中，可使用利用合適的前驅物以及反應氣體的電漿輔助化學氣相沉積(PECVD)製程來形成具有高含量的Si-CH3 鍵的SiOC材料。在一些實施例中，為了增加SiOC材料中的Si-CH3 鍵之含量，可使用其中結合有Cx Hy 官能基的含矽前驅物。在一些實施例中，含矽前驅物可包括Si(CH3 )4 、Si(CH3 )3 H、Si(OC2 H5 )4 、C5 H13 O2 Si等。在其它實施例中，為了增加SiOC材料中的Si-CH3 鍵之含量，除了合適的含矽前驅物之外，可使用單獨的Cx Hy 前驅物，例如，C2 H2 、C3 H8 、C2 H6 、C6 H6 等。在一些實施例中，可使用O2 或N2 O作為反應氣體。在含矽前驅物為Si(CH3 )4 且Cx Hy 前驅物為C2 H2 的一些實施例中，C2 H2 之流率與Si(CH3 )4 之流率之比率在約0.2與約0.6之間，例如，約1/3。在一些實施例中，可在約50℃至約200℃之間的溫度以及約0.5托與約20托之間的壓力下執行電漿輔助化學氣相沉積(PECVD)製程。若電漿輔助化學氣相沉積(PECVD)製程之溫度小於約50℃，則SiOC材料沉積時間增加(或者，沉積效率降低)，這對每小時晶圓產量(wafer-per-hour yield)產生不利影響。若電漿輔助化學氣相沉積(PECVD)製程之溫度大於約200℃，這麼高的製程溫度將損壞底層201A。若電漿輔助化學氣相沉積(PECVD)製程之壓力小於約0.5托，則無法在電漿輔助化學氣相沉積(PECVD)製程期間良好地控制晶圓之溫度。若電漿輔助化學氣相沉積(PECVD)製程之壓力大於約20托，這麼高的製程壓力將導致晶圓溫度升高至不期望的值。
在一些實施例中，可使用利用合適的前驅物以及反應氣體的原子層沉積(ALD)形成具有高含量的Si-CH3 鍵的SiOC材料。在一些實施例中，為了增加SiOC材料中的Si-CH3 鍵之含量，可使用其中結合有Cx Hy 官能基的含矽前驅物。在一些實施例中，含矽前驅物可包括Si(CH3 )4 、SiH2 [N(C2 H5 )2 ]2 等。在其它實施例中，為了增加SiOC材料中的Si-CH3 鍵之含量，除了合適的含矽前驅物之外，可使用單獨的Cx Hy 前驅物，例如，C2 H2 、C3 H8 、C2 H6 、C6 H6 等。在一些實施例中，可使用O2 、N2 O、Ar、N2 、He、H2 作為反應氣體。在一些實施例中，在原子層沉積(ALD)製程之反應步驟的期間，以約0.1秒至5秒之間的時間施加電漿。透過增加電漿時間來增加SiOC材料之機械強度。然而，若施加電漿的時間大於5秒，則SiOC材料之機械強度達到飽合。在含矽前驅物為Si(CH3 )4 且Cx Hy 前驅物為C2 H2 的一些實施例中，C2 H2 之流率與Si(CH3 )4 之流率之比率在約0.2至約0.6之間，例如，約1/3。
請進一步參考第3圖，在一些實施例中，由具有高含量的Si-CH3 鍵的SiOC材料所形成之第一中間層201B可能不具有期望的硬度。在這樣的實施例中，在第一中間層201B上執行紫外線處理(在第3圖中使用箭頭301來表示)。在一些實施例中，可使用具有在約150nm與400nm之間的波長的紫外線輻射來執行紫外線處理301。在一些實施例中，可在約10℃與約200℃之間的溫度下執行紫外線處理301。若紫外線處理301之溫度小於約10℃，這麼低的溫度會降低第一中間層201B之固化速率(或者，交聯速率)，並對每小時晶圓產量產生不利影響。若紫外線處理301之溫度大於約200℃，這麼高的製程溫度將損害底層201A。在一些實施例中，可在包括O2 、Ar、He、NO、N2 O、N2 O2 或前述氣體之組合等的氣體環境中執行紫外線處理301。在一些實施例中，可選擇氣體環境的氣體以具有高比熱。這樣的氣體允許在紫外線處理301期間從晶圓有效地移除熱，並避免晶圓過熱。在一些實施例中，可在約0.5托與約10托之間的氣體壓力下執行紫外線處理301。若氣體壓力小於約0.5托，則從晶圓傳遞至氣體環境的熱降低，且無法良好地控制晶圓溫度。若氣體壓力大於約100托，從晶圓傳遞至氣體環境的熱增加，其可能將晶圓溫度降低至期望溫度之下。透過降低晶圓溫度，降低了第一中間層201B之固化速率(或者，交聯速率)，並對每小時晶圓產量產生不利影響。在一些實施例中，透過執行紫外線處理301並因此增加第一中間層201B之硬度，可在第一中間層201B上執行之後續圖案化製程的期間降低或避免第一中間層201B之圖案化特徵之線寬粗糙度(LWR)以及在第一中間層201B中形成的波浪狀特徵。在其他實施例中，可省略紫外線處理301。
如以下更詳細地描述的，在第一中間層201B上執行一第一蝕刻製程以圖案化第一中間層201B。隨後，在底層201A上執行一第二蝕刻製程以將經圖案化的第一中間層201B之圖案轉移至底層201A。在一些實施例中，可選擇第一中間層201B之材料(例如，具有高含量的Si-CH3 鍵的SiOC材料)以在第一蝕刻製程期間增加第一中間層201B之蝕刻速率，而不會在第二蝕刻製程期間顯著地改變第一中間層201B之蝕刻速率。
第4圖繪示根據一些實施例的在圖案化多層遮罩201之第一中間層201B的蝕刻製程中用於第一中間層201B的各種候選材料之蝕刻速率。空心正方形對應於SiO材料，實心菱形對應於未添加Si-CH3 鍵且未執行紫外線處理的SiOC材料，空心三角形對應於添加Si-CH3 鍵但未執行紫外線處理的SiOC材料，而實心三角形對應於添加Si-CH3 鍵且執行紫外線處理的SiOC材料。蝕刻速率被繪示為具有約633奈米之波長的光的折射率(refractive index, RI)之函數。在一些實施例中，相同材料之不同折射率對應於相同材料之不同組成。在材料包括SiOC的一些實施例中，不同折射率對應於SiOC中不同含量的碳。如第4圖所示，透過將Si-CH3 鍵添加至SiOC材料，提高了蝕刻速率。除此之外，透過在添加Si-CH3 鍵的SiOC材料上執行一紫外線處理(例如請參考第3圖所描述的紫外線處理)，並不會顯著地降低蝕刻速率。
第5圖繪示根據一些實施例的在圖案化多層遮罩201之底層201A的蝕刻製程中用於第一中間層201B的各種候選材料之蝕刻速率。空心正方形對應於SiO材料，實心菱形對應於未添加Si-CH3 鍵且未執行紫外線處理的SiOC材料，空心三角形對應於添加Si-CH3 鍵但未執行紫外線處理的SiOC材料，而實心三角形對應於添加Si-CH3 鍵且執行紫外線處理的SiOC材料。蝕刻速率被繪示為具有約633奈米之波長的光的折射率(RI)之函數。在一些實施例中，相同材料之不同折射率對應於相同材料之不同組成。在材料包括SiOC的一些實施例中，不同折射率對應於SiOC中不同含量的碳。如第5圖所示，將Si-CH3 鍵添加至SiOC材料並未顯著增加蝕刻速率。除此之外，在添加Si-CH3 鍵的SiOC材料上執行一紫外線處理(例如，請參考第3圖所描述的紫外線處理)降低了蝕刻速率。
第6圖繪示根據一些實施例的用於第一中間層201B的各種候選材料在圖案化多層遮罩201之第一中間層201B的蝕刻製程中的蝕刻速率與在圖案化多層遮罩201之底層201A的蝕刻製程中的蝕刻速率之比值。空心正方形對應於SiO材料，實心菱形對應於未添加Si-CH3 鍵且未執行紫外線處理的SiOC材料，空心三角形對應於添加Si-CH3 鍵但未執行紫外線處理的SiOC材料，而實心三角形對應於添加Si-CH3 鍵且執行紫外線處理的SiOC材料。蝕刻速率比率被繪示為具有約633奈米之波長的光的折射率(RI)之函數。在一些實施例中，相同材料之不同折射率對應於相同材料之不同組成。在材料包括SiOC的一些實施例中，不同折射率對應於SiOC中不同含量的碳。如第6圖所示，透過將Si-CH3 鍵添加至SiOC材料改善了蝕刻選擇性。除此之外，透過在添加Si-CH3 鍵的SiOC材料上執行一紫外線處理(例如請參考第3圖所描述的紫外線處理)進一步改善了蝕刻選擇性。
請參考第7圖，在多層遮罩201之第一中間層201B上方形成多層遮罩201之一第二中間層201C，而且，在多層遮罩201之第二中間層201C上方形成多層遮罩201之一頂層201D。在一些實施例中，第二中間層201C可包括含矽材料，例如氧化矽、碳氧化矽(SiOC)等，且可使用旋塗、化學氣相沉積(CVD)、原子層沉積(ALD)等方法來形成。在一些實施例中，第二中間層201C之厚度在約50埃與約2000埃之間。在第二中間層201C包括SiOC材料的一些實施例中，SiOC材料中的Si-CH3 鍵之含量小於約0.5％。在一些實施例中，透過降低SiOC材料中的Si-CH3 鍵之含量，降低了在氧電漿下的SiOC材料之蝕刻速率。透過將SiOC材料中的Si-CH3 鍵之含量降低成小於約0.5％，第二中間層201C可在隨後執行的除渣(descum)製程期間用作第一中間層201B的保護層，並且可在除渣製程期間作為停止層。在一些實施例中，頂層201D可包括光阻材料等，且可使用旋轉塗佈等方法來形成。在一些實施例中，頂層201D之厚度在約50埃至約2000埃之間。
請參考第8圖，多層遮罩201之頂層201D被圖案化以形成頂層201D中的開口801。使用合適的光微影技術來圖案化頂層201D。在頂層201D包括光阻材料的一些實施例中，光阻材料被照射(曝光)並顯影以移除光阻材料之部分。在一些實施例中，開口801之寬度在約25奈米至約35奈米之間。在一些實施例中，在圖案化頂層201D之後，執行除渣製程以從開口801移除任何殘留的光阻材料。在一些實施例中，除渣製程可為使用氧電漿等執行的電漿製程。在一些實施例中，第二中間層201C在除渣製程期間作為第一中間層201B的保護層。透過利用第二中間層201C，第一中間層201B不會因為除渣製程而損壞。
請參考第9圖，在多層遮罩201之第二中間層201C上執行第一圖案化製程，以將頂層201D中的開口801之圖案轉移至第二中間層201C。第一圖案化製程在第二中間層201C中形成開口901。在一些實施例中，第一圖案化製程可包括一或多個蝕刻製程，其中頂層201D係用作蝕刻遮罩。一或多個蝕刻製程可包括合適的各向異性乾蝕刻製程，例如反應離子蝕刻(reactive ion etching, RIE)製程等。在一些實施例中，蝕刻劑混合物可包括氟基(F-based)化學物，例如，Cx Fy 等。在一些實施例中，蝕刻劑混合物可進一步包括O2 、N2 、H2 、Ar、Cx Oy 或前述化學物之組合等。在一些實施例中，第二中間層201C中的開口901可具有與頂層201D中相應的開口801大約相同的寬度以及間距。
請參考第10圖，在多層遮罩201之第一中間層201B上執行第二圖案化製程，以將第二中間層201C中的開口901之圖案轉移至第一中間層201B。第二圖案化製程在第一中間層201B中形成開口1001。在一些實施例中，第二圖案化製程可包括一或多個蝕刻製程，其中頂層201D係用作蝕刻遮罩。一或多個蝕刻製程可包括合適的各向異性乾蝕刻製程，例如，反應離子蝕刻(RIE)製程等。在一些實施例中，蝕刻劑混合物可包括氟基化學物，例如，Cx Fy 等。在一些實施例中，蝕刻劑混合物可進一步包括O2 、N2 、H2 、Ar、Cx Oy 或前述化學物之組合等。在一些實施例中，使用CF4 以及N2 之混合物來執行第二圖案化製程。在一些實施例中，第一中間層201B中的開口1001可具有與第二中間層201C中相應的開口901大約相同的寬度以及間距。在一些實施例中，如參考第3圖所描述的，透過使用具有高含量的Si-CH3 鍵的SiOC材料形成第一中間層201B，可降低開口1001之側壁之錐度(tapering)。在一些實施例中，開口1001之側壁與底層201A之頂表面形成的角度在約78度至約87度的範圍內。
請進一步參考第9圖以及第10圖，在一些實施例中，第二中間層201C之第一圖案化製程以及第一中間層201B之第二圖案化製程具有相同的製程參數。在這樣的實施例中，第二中間層201C之第一圖案化製程以及第一中間層201B之第二圖案化製程可作為單一圖案化步驟執行。在其它實施例中，第二中間層201C之第一圖案化製程以及第一中間層201B之第二圖案化製程以不同的製程參數執行，例如，具有不同的射頻功率，或者，例如，不同的蝕刻劑氣體混合物。在這樣的實施例中，在第二中間層201C上執行第一圖案化製程的期間，第一中間層201B係用作蝕刻停止層，而在第一中間層201B上執行第二圖案化製程的期間，第二中間層201C係用作蝕刻遮罩。
請參考第11圖，在多層遮罩201之底層201A上執行第三圖案化製程，以將第一中間層201B中的開口1001之圖案轉移至底層201A。第三圖案化製程在底層201A中形成開口1101。在一些實施例中，第三圖案化製程可包括一或多個蝕刻製程，其中第一中間層201B係用作蝕刻遮罩。一或多個蝕刻製程可包括合適的各向異性乾蝕刻製程，例如，反應離子蝕刻(RIE)製程等。在一些實施例中，蝕刻劑混合物可包括O2 、N2 、H2 、Ar、Cx Oy 或前述化學物之組合等。在一些實施例中，使用H2 以及N2 之混合物來執行第三圖案化製程。在一些實施例中，底層201A中的開口1101可具有與第一中間層201B中相應的開口1001大約相同的寬度以及間距。在一些實施例中，圖案化製程可能消耗多層遮罩201之頂層201D以及第二中間層201C(請見第10圖)。在其他實施例中，可在底層201A中形成開口1101之後，移除頂層201D以及第二中間層201C。
請參考第12圖，在第三硬遮罩層125C上執行第四圖案化製程，以將底層201A中的開口1101之圖案轉移至第三硬遮罩層125C。第四圖案化製程在第三硬遮罩層125C中形成開口1201。在一些實施例中，第四圖案化製程可包括一或多個蝕刻製程，其中底層201A係用作蝕刻遮罩。一或多個蝕刻製程可包括合適的各向異性乾蝕刻製程，例如，反應離子蝕刻(RIE)製程等。在一些實施例中，蝕刻劑混合物可包括氟基化學物，例如，Cx Fy 等。在一些實施例中，蝕刻劑混合物可進一步包括O2 、N2 、H2 、Ar、Cx Oy 或前述化學物之組合等。在一些實施例中，使用CF4 以及N2 之混合物來執行第四圖案化製程。在一些實施例中，第三硬遮罩層125C中的開口1201可具有與底層201A中相應的開口1101大約相同的寬度以及間距。在一些實施例中，圖案化製程可能消耗第一中間層201B(請見第11圖)。在其他實施例中，可在第三硬遮罩層125C中形成開口1201之後，移除第一中間層201B。
請參考第13圖，在第三硬遮罩層125C中形成開口1201之後，移除多層遮罩201之底層201A(請見第12圖)。在一些實施例中，移除製程可包括灰化製程以及之後的濕式清潔製程。
請參考第14圖，在第二硬遮罩層125B上執行圖案化製程，以將第三硬遮罩層125C中的開口1201之圖案轉移至第二硬遮罩層125B。圖案化製程在第二硬遮罩層125B中形成開口1401。在一些實施例中，圖案化製程可包括一或多個蝕刻製程，其中第三硬遮罩層125C係用作蝕刻遮罩。一或多個蝕刻製程可包括合適的各向異性乾蝕刻製程，例如，反應離子蝕刻(RIE)製程等。在一些實施例中，蝕刻劑混合物可包括氯基(Cl-based)化學物，例如，Cl2 、BCl3 或前述化學物之組合等。在一些實施例中，蝕刻劑混合物可進一步包括O2 、N2 、H2 、Ar、Cx Oy 或前述化學物之組合等。在一些實施例中，第二硬遮罩層125B中的開口1401可具有與第三硬遮罩層125C中相應的開口1201大約相同的寬度以及間距。
請參考第15圖，在第二硬遮罩層125B中形成開口1401之後，移除第三硬遮罩層125C(請見第14圖)。在一些實施例中，移除製程可包括合適的蝕刻製程等。在一些實施例中，在移除第三硬遮罩層125C之後，可在第一硬遮罩層125A以及第二硬遮罩層125B上執行紫外線處理(在第15圖中使用箭頭1501來表示)。在一些實施例中，紫外線處理1501可類似於以上參考第3圖所描述的紫外線處理301，且在此不再重複描述。在一些實施例中，紫外線處理1501可在約10℃至約450℃之間的溫度下執行。在其他實施例中，可省略紫外線處理1501。在一些實施例中，紫外線處理1501硬化以及緻密化第二硬遮罩層125B，使得第二硬遮罩層125B之蝕刻速率被降低，而且，使得第二硬遮罩層125B之蝕刻速率與第一硬遮罩層125A之蝕刻速率之比率被降低。
請參考第16圖，在第二硬遮罩層125B上方形成遮罩層1601，且遮罩層1601被圖案化以在其中形成開口1603。在一些實施例中，遮罩層1601可包括光阻，且可使用合適的光微影方法來圖案化。在一些實施例中，開口1603延伸穿過形成在開口1401中的遮罩層1601之一部分，並暴露第一硬遮罩層125A。在一些實施例中，開口1603之寬度小於相應的開口1401之寬度。在一些實施例中，開口1603之寬度在15奈米至約25奈米之間。如以下更詳細描述的，開口1603延伸至介電層111M ，以形成通孔開口(請見第18圖)。在一些實施例中，相較於沒有開口設置的最左邊的開口1401，設置有開口1603的最右邊的開口1401可被形成以具有較大的寬度。在這樣的實施例中，為了降低或避免最右邊的開口1401與開口1603之間的未對準，調整最右邊的開口1401之寬度。在一些實施例中，最左邊的開口1401之寬度等同於圖案化製程可獲得的最小尺寸，且最右邊的開口1401之寬度大於最小尺寸。
請參考第17圖，在第一硬遮罩層125A上執行圖案化製程，以將遮罩層1601中的開口1603之圖案轉移至第一硬遮罩層125A。圖案化製程在第一硬遮罩層125A中形成開口1701。在一些實施例中，圖案化製程可包括一或多個蝕刻製程，其中遮罩層1601係用作蝕刻遮罩。一或多個蝕刻製程可包括合適的各向異性乾蝕刻製程，例如反應離子蝕刻(RIE)製程等。在一些實施例中，蝕刻劑混合物可包括氟基化學物，例如，Cx Fy 等。在一些實施例中，蝕刻劑混合物可進一步包括O2 、N2 、H2 、Ar、Cx Oy 或前述化學物之組合等。在一些實施例中，第一硬遮罩層125A中的開口1701可具有與遮罩層1601中的開口1603大約相同的寬度。
請參考第18圖，在介電層111M 上執行圖案化製程，以將第一硬遮罩層125A中的開口1701之圖案轉移至介電層111M 。圖案化製程在介電層111M 中形成開口1801。在一些實施例中，圖案化製程可包括一或多個蝕刻製程，其中遮罩層1601以及第一硬遮罩層125A係用作蝕刻遮罩。一或多個蝕刻製程可包括合適的各向異性乾蝕刻製程，例如，反應離子蝕刻(RIE)製程等。在一些實施例中，蝕刻劑混合物可包括氟基化學物，例如，Cx Fy 等。在一些實施例中，蝕刻劑混合物可進一步包括O2 、N2 、H2 、Ar、Cx Oy 或前述化學物之組合等。在一些實施例中，介電層111M 中的開口1801可具有與第一硬遮罩層125A中的開口1701大約相同的寬度。在一些實施例中，開口1801部分地延伸至介電層111M 中。
請參考第19圖，在介電層111M 中形成開口1801之後，移除遮罩層1601(請見第18圖)。在一些實施例中，當遮罩層1601包括光阻時，移除製程可包括灰化製程以及之後的濕式清潔製程。
請參考第20圖，在介電層111M 上執行圖案化製程，以將第二硬遮罩層125B中的開口1401(請見第19圖)之圖案轉移至介電層111M 。圖案化製程在介電層111M 中形成開口2001。開口2001部分地延伸至介電層111M 中。圖案化製程進一步將開口1801延伸成穿過介電層111M 以及蝕刻停止層117M 。開口1801暴露出導線113M-1 。在一些實施例中，開口2001之寬度大於開口1801之寬度。
請參考第21圖以及第22圖，在開口2001(請見第20圖)中形成導電線113M ，且在開口1801(請見第20圖)中形成導電通孔115M 。在一些實施例中，可使用類似於以上參考第1圖所描述的形成導電線1131 至113M-1 以及導電通孔1151 至115M-1 的方法來形成導電線113M 以及導電通孔115M ，且在此不再重複詳細描述。
首先，請參考第21圖，在開口1801以及開口2001(請見第20圖)中以及在第二硬遮罩層125B上方形成一或多個阻障/附著層119，在一或多個阻障/附著層119上方沉積晶種層121，並以導電材料123填充開口1801以及開口2001之未填充的部分。在一些實施例中，導電材料123過量填充開口1801以及開口2001，使得導電材料123之一部分沿著第二硬遮罩層125B之頂表面延伸。在一些實施例中，一或多個阻障/附著層119、晶種層121以及導電材料123使用以上參考第1圖所描述的來形成，且在此不再重複描述。
請參考第22圖，執行化學機械研磨製程以移除過量填充開口1801以及開口2001(請見第20圖)的一或多個阻障/附著層119、晶種層121以及導電材料123之過量材料。在一些實施例中，化學機械研磨製程亦移除第一硬遮罩層125A以及第二硬遮罩層125B，以暴露出介電層111M 。在開口2001內的一或多個阻障/附著層119、晶種層121以及導電材料123之剩餘部分形成了導電線113M 。在開口1801內的一或多個阻障/附著層119、晶種層121以及導電材料123之剩餘部分形成了導電通孔115M 。在一些實施例中，介電層111M 之最頂表面與導電線113M 之最頂表面齊平。在一些實施例中，金屬層109M 可為互連結構105之中間金屬層。在這樣的實施例中，在金屬層109M 上方形成額外的金屬層，以完成互連結構105之形成。在一些實施例中，金屬層109M 為互連結構105之最終金屬層。
第23圖係根據一些實施例的形成多層遮罩之一方法2300之流程圖。方法2300從步驟2301開始，其中在一介電層(例如，第1圖中繪示的介電層111M )上方形成複數個硬遮罩層(例如，第1圖中繪示的第一硬遮罩層125A、第二硬遮罩層125B以及第三硬遮罩層125C)，如同以上參考第1圖所描述的。在步驟2303中，在複數個硬遮罩層上方形成一多層遮罩(例如，第7圖中繪示的多層遮罩201)之一底層(例如，第2圖中繪示的底層201A)，如同以上參考第2圖所描述的。在步驟2305中，在多層遮罩之底層上方形成多層遮罩之一第一中間層(例如，第3圖中繪示的第一中間層201B)，如同以上參考第3圖所描述的。在步驟2307中，在多層遮罩之第一中間層上執行一紫外線處理(例如，第3圖中繪示的紫外線處理301)，如同以上參考第3圖所描述的。在一些實施例中，可省略步驟2307。在步驟2309中，在多層遮罩之第一中間層上方形成多層遮罩之第二中間層(例如，第7圖中繪示的第二中間層201C)，如同以上參考第7圖所描述的。在步驟2311中，在多層遮罩之第二中間層上方形成多層遮罩之一頂層(例如，第7圖中繪示的頂層201D)，如同以上參考第7圖所描述的。
本揭露提供一種形成多層遮罩之方法。方法包括在一介電層上方形成一多層遮罩。形成多層遮罩之操作包括在介電層上方形成一底層；在底層上方形成一第一中間層，第一中間層包括一第一含矽材料，第一含矽材料具有Si-CH3 鍵之一第一含量；以及在第一中間層上方形成一第二中間層，第二中間層包括一第二含矽材料，第二含矽材料具有Si-CH3 鍵之一第二含量，其中Si-CH3 鍵之第二含量少於Si-CH3 鍵之第一含量。
根據本揭露的一些實施例，形成多層遮罩之操作更包括在第一中間層上執行一紫外線處理。根據本揭露的一些實施例，紫外線處理係在包括O2 、Ar、He、NO、N2 O、N2 O2 或前述氣體之一組合的一氣體環境中執行。根據本揭露的一些實施例，形成多層遮罩之操作更包括在第二中間層上方形成一頂層。根據本揭露的一些實施例，在底層上方形成第一中間層之操作包括執行一電漿輔助化學氣相沉積製程。根據本揭露的一些實施例，執行電漿輔助化學氣相沉積製程之操作包括使用一含矽前驅物，且含矽前驅物包括一Cx Hy 官能基。根據本揭露的一些實施例，執行電漿輔助化學氣相沉積製程之操作更包括使用一Cx Hy 前驅物。
本揭露提供一種形成多層遮罩之方法。方法包括在一介電層上方形成一多層遮罩。形成多層遮罩之操作包括在介電層上方形成一底層；在底層上方沉積一第一中間層，第一中間層包括一第一含矽材料，第一含矽材料具有Si-CH3 鍵之一第一含量；在第一中間層上執行一紫外線處理；在第一中間層上方沉積一第二中間層，第二中間層包括一第二含矽材料，第二含矽材料具有Si-CH3 鍵之一第二含量，其中Si-CH3 鍵之第二含量少於Si-CH3 鍵之第一含量；以及在第二中間層上方沉積一頂層。
本揭露提供一種形成多層遮罩之方法。方法包括在一硬遮罩層上方形成一多層遮罩。形成多層遮罩之操作包括在硬遮罩層上方沉積一第一層，第一層具有Si-CH3 鍵之一第一含量；在第一層上執行一紫外線處理，紫外線處理增加第一層之一硬度；在第一層上方沉積一第二層，第二層具有Si-CH3 鍵之一第二含量，其中Si-CH3 鍵之第二含量少於Si-CH3 鍵之第一含量；以及在第二層上方沉積一光阻層。
根據本揭露的一些實施例，在硬遮罩層上方沉積第一層之操作包括執行一電漿輔助化學氣相沉積製程。根據本揭露的一些實施例，執行電漿輔助化學氣相沉積製程之操作包括使用Si(CH3 )4 ,、Si(CH3 )3 H、Si(OC2 H5 )4 或C5 H13 O2 Si作為一含矽前驅物。根據本揭露的一些實施例，執行電漿輔助化學氣相沉積製程之操作包括使用C2 H2 、 C3 H8 、C2 H6 或C6 H6 作為一Cx Hy 前驅物。根據本揭露的一些實施例，紫外線處理係在包括O2 、Ar、He、NO、N2 O、N2 O2 或前述氣體之一組合的一氣體環境中執行。根據本揭露的一些實施例，在硬遮罩層上方沉積第一層之操作包括執行一原子層沉積製程。根據本揭露的一些實施例，執行原子層沉積製程之操作包括使用SiH2 [N(C2 H5 )2 ]2 作為一含矽前驅物。
本揭露提供一種形成多層遮罩之方法。方法包括在一基板上方形成一多層遮罩。形成多層遮罩之操作包括：在基板上方沉積一第一材料，第一材料包括C、H、O或N；在第一材料上方沉積一第一SiOC材料，第一SiOC材料具有Si-CH3 鍵之一第一含量；在第一SiOC材料上執行一紫外線處理；在第一SiOC材料上方沉積一第二SiOC材料，第二SiOC材料具有Si-CH3 鍵之一第二含量，其中Si-CH3 鍵之第二含量少於Si-CH3 鍵之第一含量；以及在第二SiOC材料上方沉積一光阻層。
根據本揭露的一些實施例，紫外線處理降低第一SiOC材料之一蝕刻速率。根據本揭露的一些實施例，Si-CH3 鍵之第一含量係在約0.5%至約15%之間。根據本揭露的一些實施例，Si-CH3 鍵之第二含量係少於約0.5%。根據本揭露的一些實施例，紫外線處理係使用一紫外線輻射執行，且紫外線輻射具有在約150奈米至400奈米之間的一波長。根據本揭露的一些實施例，第一SiOC材料更包括Si-O鍵以及Si-C鍵。
前面概述數個實施例之特徵，使得本技術領域中具有通常知識者可更好地理解本揭露之各方面。本技術領域中具有通常知識者應理解的是，可輕易地使用本揭露作為設計或修改其他製程以及結構的基礎，以實現在此介紹的實施例之相同目的及/或達到相同優點。本技術領域中具有通常知識者亦應理解的是，這樣的等效配置並不背離本揭露之精神以及範疇，且在不背離本揭露之精神以及範疇的情形下，可對本揭露進行各種改變、替換以及更改。
100:半導體結構 101:基板 103:主動及/或被動裝置、電晶體 105:互連結構 1090、1091、109M-1、109M:金屬層 1110、1111、111K、111M-1、111M:介電層 1131、113M-1、113M:導電線 1150、1151、115M-1、115M:導電插塞 1171、117K、117M:蝕刻停止層 119:阻障/附著層 121:晶種層 123:導電材料 125:硬遮罩 125A:第一硬遮罩層 125B:第二硬遮罩層 125C:第三硬遮罩層 201:多層遮罩 201A:底層 201B:第一中間層 201C:第二中間層 201D:頂層 301:箭頭 801、901、1001、1101、1201、1401、1603、1701、1801、2001:開口 1601:遮罩層 2300:方法 2301、2303、2305、2307、2309、2311:步驟
當閱讀所附圖式時，從以下的詳細描述能最佳理解本揭露之各方面。應注意的為，根據本產業中的標準作業方式，各種特徵並不一定按照比例繪製。事實上，可能任意地放大或縮小各種特徵之尺寸，以做清楚的說明。 第1圖至第3圖以及第7圖至第22圖繪示根據一些實施例的一半導體結構之製造之各個中間階段之剖視圖。 第4圖繪示根據一些實施例的在圖案化一多層遮罩之一中間層的一蝕刻製程中的各種材料之蝕刻速率。 第5圖繪示根據一些實施例的在圖案化一多層遮罩之一底層的一蝕刻製程中的各種材料之蝕刻速率。 第6圖繪示根據一些實施例的各種材料在圖案化一多層遮罩之一中間層的蝕刻製程中的蝕刻速率與在圖案化一多層遮罩之一底層的蝕刻製程中的蝕刻速率之比值。 第23圖係根據一些實施例的形成一半導體結構之一方法之流程圖。
無
2300:方法
2301、2303、2305、2307、2309、2311:步驟

Claims (1)

  1. 一種形成多層遮罩之方法，包括： 在一介電層上方形成一多層遮罩，其中形成該多層遮罩之操作包括： 在該介電層上方形成一底層； 在該底層上方形成一第一中間層，該第一中間層包括一第一含矽材料，該第一含矽材料具有Si-CH3 鍵之一第一含量；以及 在該第一中間層上方形成一第二中間層，該第二中間層包括一第二含矽材料，該第二含矽材料具有Si-CH3 鍵之一第二含量，其中Si-CH3 鍵之該第二含量少於Si-CH3 鍵之該第一含量。
TW108143767A 2018-11-30 2019-11-29 一種形成多層遮罩之方法 TW202038304A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201862773256P 2018-11-30 2018-11-30
US62/773,256 2018-11-30
US16/663,501 2019-10-25
US16/663,501 US10748765B2 (en) 2018-11-30 2019-10-25 Multi-layer mask and method of forming same

Publications (1)

Publication Number Publication Date
TW202038304A true TW202038304A (zh) 2020-10-16

Family

ID=70849371

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108143767A TW202038304A (zh) 2018-11-30 2019-11-29 一種形成多層遮罩之方法

Country Status (3)

Country Link
US (2) US10748765B2 (zh)
CN (1) CN111261499A (zh)
TW (1) TW202038304A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI800282B (zh) * 2021-05-13 2023-04-21 台灣積體電路製造股份有限公司 內連線結構之形成方法

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10748765B2 (en) * 2018-11-30 2020-08-18 Taiwan Semiconductor Manufacturing Company, Ltd. Multi-layer mask and method of forming same
CN110323181B (zh) * 2019-07-17 2021-08-24 武汉新芯集成电路制造有限公司 一种半导体器件的制造方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4778660B2 (ja) * 2001-11-27 2011-09-21 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US10748765B2 (en) * 2018-11-30 2020-08-18 Taiwan Semiconductor Manufacturing Company, Ltd. Multi-layer mask and method of forming same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI800282B (zh) * 2021-05-13 2023-04-21 台灣積體電路製造股份有限公司 內連線結構之形成方法

Also Published As

Publication number Publication date
US20200176253A1 (en) 2020-06-04
CN111261499A (zh) 2020-06-09
US10748765B2 (en) 2020-08-18
US20200381252A1 (en) 2020-12-03
US11488825B2 (en) 2022-11-01

Similar Documents

Publication Publication Date Title
KR102087183B1 (ko) 상호접속 구조체 및 방법
US7064059B2 (en) Method of forming dual damascene metal interconnection employing sacrificial metal oxide layer
US8298935B2 (en) Dual damascene process
US6861347B2 (en) Method for forming metal wiring layer of semiconductor device
KR100690881B1 (ko) 미세 전자 소자의 듀얼 다마신 배선의 제조 방법 및 이에의해 제조된 듀얼 다마신 배선을 구비하는 미세 전자 소자
CN107665857B (zh) 用于形成具有笔直轮廓的通孔的多重图案化
US20060246717A1 (en) Method for fabricating a dual damascene and polymer removal
US10062645B2 (en) Interconnect structure for semiconductor devices
US6573572B2 (en) Damascene structure and method of making
US20070232048A1 (en) Damascene interconnection having a SiCOH low k layer
US9824918B2 (en) Method for electromigration and adhesion using two selective deposition
US11488825B2 (en) Multi-layer mask and method of forming same
JP2000049137A (ja) 半導体素子の形成方法
TW201801181A (zh) 半導體裝置之形成方法
US20070222076A1 (en) Single or dual damascene structure reducing or eliminating the formation of micro-trenches arising from lithographic misalignment
US11056426B2 (en) Metallization interconnect structure formation
US7300868B2 (en) Damascene interconnection having porous low k layer with a hard mask reduced in thickness
CN112435983A (zh) 金属内连线结构及其制作方法
TW202123335A (zh) 形成半導體裝置結構的方法
TWI787907B (zh) 製造半導體元件的方法
US20060166491A1 (en) Dual damascene interconnection having low k layer and cap layer formed in a common PECVD process
TWI509740B (zh) 雙鑲嵌製程
US8772154B2 (en) Integrated circuits including barrier polish stop layers and methods for the manufacture thereof
CN115346916A (zh) 互连结构及其形成方法