TW202025715A - 固態電子電路、攝像元件及攝像元件之控制方法以及電子機器 - Google Patents

Abstract

本揭示係關於一種可抑制因攝像元件之高密度化引起之成品率降低的固態電子電路、攝像元件及攝像元件之控制方法、以及電子機器。 於將對應於由像素接受到之光量之像素信號轉換成數位信號時使用之特定位元數之時刻碼以1位元單位傳送的複數條傳送路徑間設置配線替換部，於複數條傳送路徑發生錯誤之情形時，替換為優先度最低之傳送路徑。本揭示可應用於攝像元件。

Description

固態電子電路、攝像元件及攝像元件之控制方法以及電子機器

本揭示係關於一種固態電子電路、攝像元件及攝像元件之控制方法以及電子機器，尤其是關於一種可提高成品率之固態電子電路、攝像元件及攝像元件之控制方法以及電子機器。

於攝像元件之信號讀出方式中，例如於像素內等有限之面積內進行AD轉換(數位類比(Analo Digital)轉換)之情形時，作為面積效率較佳之方式，提出由比較器、及其後段之數位電路構成之積分型(斜坡型)之AD轉換方式。

作為欲使用該積分型之AD轉換方式，於有限之面積內實現AD轉換之技術，廣泛已知有例如將後段之數位電路設為1個之DRAM(Dynamic Random Access Memory：動態隨機存取記憶體)電路，且複數次將斜坡信號輸入至比較器的電路構成。

例如，若為8位元(bit)之AD轉換，則將相同之斜坡信號重複8次輸入至比較器。且，重複8次將比較器之輸出反轉之時點之0或1之編碼記憶於DRAM電路之動作與對設置於像素區域外部之晶片(CHIP)內之記憶體讀出之動作，且於全面比較結束之時點，自晶片內記憶體讀出至外部。

然而，如於每個像素分別獨立配置AD轉換器之構成之情形時，與如於每像素行配置AD轉換器之行並列等之相對具有面積自由度之情形不同，由於電路之收納面積有限，故難以作成如充分滿足要求之AD轉換器。

例如，有時比較時之判定速度變慢或欲提升性能而導致電力消耗增大。

因此，提出抑制判定速度延遲或電力消耗增大之技術(參照專利文獻1)。 [先前技術文獻] [專利文獻]

[專利文獻1]國際公開公報2016/136448號

[發明欲解決之問題]

然而，於以此種電路構成而構成系統之情形時，隨著像素數之增大，電路佈局密度急遽上升，誘發編碼不良等電路不良之發生概率增大。

又，尤其於固態攝像裝置之情形、於像素資料發生不良之情形時，即便發生1位元之不良，作為晶片之功能亦無法使用，導致成品率惡化，因此，必須減少不良之發生概率。

本揭示係鑑於此種狀況而完成者，尤其，即便檢測出不良，亦可藉由將不良電路替換為重要度相對較低之位元之電路來抑制不良之影響，而提高成品率。 [解決問題之技術手段]

本揭示第1態樣之固態電子電路係包含：複數條傳送路徑，其於將信號轉換成數位信號後，以1位元單位傳送特定位元數之數位碼；判定部，其判定上述傳送路徑有無異常；及替換部，其基於上述判定部之判定結果，替換傳送上述特定位元數之數位碼所用之上述複數條傳送路徑。

本揭示第2態樣之攝像元件、攝像裝置及電子機器係如下之攝像元件，其包含：複數條傳送路徑，其將對應於由像素接受到之光量之像素信號轉換成數位信號時使用之特定位元數之時刻碼以1位元單位傳送；判定部，其判定上述傳送路徑有無異常；及替換部，其基於上述判定部之判定結果，替換傳送上述特定位元數之時刻碼所用之上述複數條傳送路徑。

本揭示第2態樣之攝像元件之控制方法係包含將對應於由像素接受到之光量之像素信號轉換成數位信號時使用之特定位元數之時刻碼以1位元單位傳送之複數條傳送路徑的攝像裝置之控制方法，且係包含以下步驟者：判定上述傳送路徑有無異常，基於判定結果，替換傳送上述特定位元數之時刻碼所用之上述複數條傳送路徑。

本揭示之第1態樣中，藉由複數條傳送路徑，將信號轉換成數位信號後，以1位元單位傳送特定位元數之數位碼，判定上述傳送路徑有無異常，並基於判定結果，替換傳送上述特定位元數之數位碼所用之上述複數條傳送路徑。

本揭示之第2態樣中，藉由複數傳送路徑，將對應於由像素接受到之光量之像素信號轉換成數位信號時使用之特定位元數之時刻碼以1位元單位傳送，藉由判定部，判定上述傳送路徑有無異常，藉由切換部，基於上述判定部之判定結果，替換傳送上述特定位元數之時刻碼所用之上述複數條傳送路徑。 [發明之效果]

根據本揭示之一態樣，可抑制不良發生，且提高成品率。

一面參照以下隨附圖式一面對本揭示之較佳之實施形態詳細地進行說明。另，本說明書及圖式中，關於實質上具有同一功能構成之構成要素，藉由標註同一符號而省略重複說明。

又，按照以下之順序進行說明。 1.   固態攝像裝置之概略構成例 2.   像素之詳細構成例 3.   複數個基板構成1 4.   複數個基板構成2 5.   像素之剖面構造 6.   像素之電路構成例 7.   時刻碼輸入輸出部之電路構成例 8.   控制時刻碼傳送部之詳細構成 9.   配線替換部之詳細構成例 10.  配線替換部之具體動作例(其1) 11.  配線替換部之具體動作例(其2) 12.  判定電路及ERR資訊儲存鎖存器之構成例 13.  不良檢測救濟處理(其1) 14.  不良檢測救濟處理(其2) 15.  檢測出異常之傳送路徑之輸出 16.  對電子機器之應用例 17.  固態攝像裝置之使用例 18.  對內視鏡手術系統之應用例 19.  對移動體之應用例

＜1.固態攝像裝置之概略構成例＞ 圖1係顯示本揭示之固態攝像裝置之概略構成。

圖1之固態攝像裝置1於使用例如矽(Si)作為半導體之半導體基板11，具有2維矩陣狀排列像素21之像素陣列部22。於像素陣列部22，亦設置有將時刻碼產生部26中產生之時刻碼傳送至各像素21之時刻碼傳送部23。且，於半導體基板11上之像素陣列部22之周邊形成有像素驅動電路24、DAC(Digital Analog Converter：數位類比轉換器)25、時刻碼產生部26、垂直驅動電路27、輸出部28及控制器29。

於2維矩陣狀排列之像素21之各者，如參照圖2稍後所述，設置有像素電路41與ADC42，像素21產生與由像素內之受光元件(例如光電二極體)接受到之光量對應之電荷信號，且轉換成數位之像素信號SIG並輸出。

像素驅動電路24驅動像素21內之像素電路41(圖2)。DAC25產生隨著時間經過而位準(電壓)單調遞減之斜坡信號即參照信號(基準電壓信號)REF，並供給至各像素21。時刻碼產生部26產生各像素21將類比之像素信號SIG轉換(AD轉換)成數位信號時所用之時刻碼，並供給至對應之時刻碼傳送部23。時刻碼產生部26對於像素陣列部22設置複數個，於像素陣列部22內設置有對應於時刻碼產生部26之數量之時刻碼傳送部23。即，時刻碼產生部26、與傳送其所產生之時刻碼之時刻碼傳送部23一對一對應。

垂直驅動電路27進行使輸出部28將像素21內產生之數位像素信號SIG基於自時序產生電路29a供給之時序信號以特定之順序輸出的控制。自像素21輸出之數位像素信號SIG自輸出部28向固態攝像裝置1之外部輸出。輸出部28視需要進行修正黑色位準之黑色位準修正處理或CDS(Correlated Double Sampling；相關雙重取樣)處理等特定之數位信號處理，隨後向外部輸出。

控制器29具備由產生各種時序信號之時序產生器等構成之時序產生電路29a，且將產生之各種時序信號供給至像素驅動電路24、DAC25、垂直驅動電路27等。又，控制器29控制對時刻碼傳送部23之驅動進行控制之訊號加強器電路401(圖12)之動作。

固態攝像裝置1如上構成。另，圖1中，如上所述，描繪成構成固態攝像裝置1之所有電路形成於1個半導體基板11上，但構成固態攝像裝置1之電路亦可如參照圖3、圖4稍後所述，分開配置於複數片半導體基板11。

＜2.像素之詳細構成例＞ 接著，參照圖2之方塊圖，對像素21與時刻碼傳送部23之周邊之詳細構成例進行說明。

像素21由像素電路41與ADC(Analog Digital Converter：類比數位轉換器)42構成。

像素電路41將對應於接受到之光量之電荷信號作為類比之像素信號SIG輸出至ADC42。ADC42將自像素電路41供給之類比之像素信號SIG轉換成數位信號。

更詳細而言，像素電路41具備光電轉換部91、傳送部92及電荷電壓轉換部93。

光電轉換部91由例如將接受到之光光電轉換成電荷並蓄積之受光元件(例如，稍後敘述之圖6之PD152)構成，且經由傳送部92連接於電荷電壓轉換部93。

傳送部92由用以將光電轉換部91中藉由光電轉換而蓄積之電荷於特定之時序傳送至電荷電壓轉換部93的傳送電晶體(例如，稍後敘述之圖6之傳送電晶體153)構成。

電荷電壓轉換部93由將蓄積於光電轉換部91之電荷轉換成用以輸入至比較部51之比較器61之電壓的浮動擴散區域及放大電晶體(例如稍後敘述之圖6之FD部154及放大電晶體155)構成。

如此構成之像素21中，可藉由比較部51謀求頻帶限制所致之輸出信號低雜訊化。

如此構成像素21，像素電路41中，藉由光電轉換部91中之光電轉換產生之電荷被電荷電壓轉換部93轉換成電壓，並輸入至比較部51具有之比較器61之-輸入端子。且，比較部51中，自DAC25輸出之參照信號REF被輸入至比較器61之+輸入端子。

ADC42由比較部51與資料記憶部52構成。

比較部51比較自DAC25供給之參照信號REF與像素信號SIG，並輸出作為表示比較結果之比較結果信號的輸出信號VCO。比較部51於參照信號REF與像素信號SIG變為同一(電壓)時，使輸出信號VCO反轉。

比較部51由比較器61、及正反饋電路(響應高速化部(PFB：Positive Feedback))62構成。

比較器61將自像素電路41輸出之類比之像素信號SIG輸入至-輸入端子，且將自DAC25輸出之參照信號REF輸入至+輸入端子。且，比較器61比較類比之像素信號SIG與參照信號REF，且於類比之像素信號SIG高於參照信號REF時，將特定之電流或電壓作為輸出信號輸出。

正反饋電路(響應高速化部)62由例如反饋輸出之一部分並與輸入相加之正反饋電路(Positive Feedback Circuit)構成。因此，正反饋電路62可謀求對自比較器61輸出之輸出信號之響應的高速化。

於資料記憶部52，除自比較部51輸入輸出信號VCO外，亦自垂直驅動電路27，自藉由垂直驅動電路27控制之選擇部121供給表示未圖示之像素信號之寫入動作之WR信號、表示像素信號之讀出動作之RD信號及控制像素信號之讀出動作中之像素21之讀出時序的WORD信號。又，於資料記憶部52，亦經由時刻碼傳送部23供給時刻碼產生部26中產生之時刻碼。

資料記憶部52由基於自選擇部121供給之WR信號及RD信號，控制時刻碼之寫入動作與讀出動作之輸入輸出控制部71、及記憶時刻碼之信號記憶部72構成。

輸入輸出控制部71於時刻碼之寫入動作中，於自比較部51輸入Hi(高)之輸出信號VCO之期間，持續將自時刻碼傳送部23供給之每隔單位時間更新之時刻碼寫入至信號記憶部72。且，於參照信號REF與像素信號SIG變為同一(電壓)，自比較部51供給之輸出信號VCO反轉為Lo(低)時，中止供給之時刻碼之寫入(更新)，且使最後記憶於信號記憶部72之時刻碼保持於信號記憶部72。記憶於信號記憶部72之時刻碼表示像素信號SIG與參照信號REF變為相等之時刻，表示像素信號SIG為該時刻之基準電壓之資料，即表示經數位化之光量值。另，實際動作中，如稍後所述，進行取得與參照信號之重設位準、光量值、及包含重設位準之光量值之差分的動作。

參照信號REF之掃描結束，將時刻碼記憶於像素陣列部22內之所有像素21之信號記憶部72後，像素21之動作自寫入動作變更為讀出動作。

輸入輸出控制部71於時刻碼之讀出動作中，基於自選擇部121供給之控制讀出時序之WORD信號，於像素21成為自身之讀出時序時，將記憶於信號記憶部72之時刻碼(數位像素信號SIG)輸出至時刻碼傳送部23。時刻碼傳送部23沿行方向(垂直方向)依序傳送所供給之時刻碼，並供給至輸出部28。

時刻碼傳送部23就構成時刻碼之每個位元設置有傳送路徑，關於信號記憶部72，亦為就每個位元設置有鎖存器之構成。再者，構成時刻碼傳送部23之每個位元之傳送路徑與構成信號記憶部72之每個位元之鎖存器分別成對。且，於每個位元之傳送路徑及鎖存器中之至少任一者發生錯誤之情形時，即，發生不良之情形時，將不良之鎖存器與傳送路徑替換成最低有效位元之鎖存器、與對應之時刻碼傳送部23之傳送路徑而使用。

更詳細而言，時刻碼傳送部23具備配線替換部101、103及時刻碼輸入輸出部102。

時刻碼輸入輸出部102自時刻碼產生部26被供給數位之時刻碼，自信號記憶部72輸出至時刻碼輸入輸出部102之信號經由對應之信號處理部111及輸出控制部112輸出至輸出部28。又，光電轉換部91、電荷電壓轉換部93及比較器61可由像素驅動電路(初始化機構)24初始化(重設)。

配線替換部101、103於每個位元之傳送路徑及鎖存器中之至少任一者發生錯誤之情形時，即，發生不良之情形時，可將不良之鎖存器與傳送路徑替換為最低有效位元之鎖存器與對應之時刻碼傳送部23之傳送路徑。

＜3.複數個基板構成1＞ 固態攝像裝置1於複數片半導體基板11分開形成電路，可為例如如圖3所示之固態攝像裝置1之構成。

圖3係顯示藉由積層上側基板11A與下側基板11C之2片半導體基板11而構成固態攝像裝置1之概念圖。

於上側基板11A至少形成有包含光電轉換部91之像素電路41。於下側基板11C至少形成有記憶時刻碼之資料記憶部52與時刻碼傳送部23。上側基板11A與下側基板11C藉由例如Cu-Cu等之金屬結合等而接合。

＜4.複數個基板構成2＞ 圖3係由2片半導體基板11構成固態攝像裝置1之例，但亦可由3片半導體基板11構成。

圖4係顯示藉由積層上側基板11A、中間基板11B及下側基板11C之3片半導體基板11而構成固態攝像裝置1之概念圖。

於上側基板11A形成有包含光電轉換部91之像素電路41、與比較部51之至少一部分電路。於下側基板11C至少形成有記憶時刻碼之資料記憶部52與時刻碼傳送部23。於中間基板11B形成有未配置於上側基板11A之比較部51之剩餘電路。上側基板11A與中間基板11B、及中間基板11B與下側基板11C藉由例如Cu-Cu等之金屬結合等而接合。

＜5.像素之剖面構造＞ 接著，參照圖5，對像素21之剖面構造進行說明。另，此處，對由3片半導體基板11構成之例進行說明。

圖5中，顯示相鄰之2像素量之像素21之剖面構造，自圖中之上方起積層OCL(On Chip Lens：晶載透鏡)131、彩色濾光片132、以及上側基板11A、中間基板11B及下側基板11C。

OCL13使自圖中上方入射之入射光在形成於上側基板11A之圖中上表面部(對於光之入射方向對向之位置)之光電轉換層133內所設置之光電轉換部(PD)91之攝像面聚光。

彩色濾光片132使自圖中之上方入射之由OCL131聚光之入射光中對應於RGB各者之波長之光透過光電轉換部(PD)91。

上側基板11A及中間基板11B藉由以Cu-Cu金屬接合形成之Cu-Cu接合部134-1接合。

又，中間基板11B及下側基板11C藉由經中間基板11B內之插入電極135以Cu-Cu金屬接合形成之Cu-Cu接合部134-2予以接合。

＜6.像素之電路構成例＞ 圖6係顯示圖5所示之像素21之電路構成之圖。

如圖所示，像素21於上側基板(受光側晶圓)11A形成有像素電路41，其包含排出電晶體151、PD(Photodiode：光電二極體)152、傳送電晶體153、FD(Floating Diffusion，浮動擴散)部154、放大電晶體155、連接電晶體156、電容157、重設電晶體158以及包含電晶體159及160。又，像素21於下側基板11C(或中間基板11B及下側基板11C)(邏輯電路晶圓)形成有包含電晶體161及162、電容163以及電晶體164至172之比較部51。再者，於下側基板11C(或中間基板11B及下側基板11C)(邏輯電路晶圓)形成有資料記憶部52，其包含由反相器173、NAND電路174、反相器175所成之輸入輸出控制部71以及藉由複數個1位元之鎖存器181構成之信號記憶部72。

PD152對應於例如圖5之光電轉換部91，排出電晶體151排出蓄積於PD152之電荷。傳送電晶體153對應於圖5之傳送部92，自PD152將電荷傳送至FD部154。由FD部154及放大電晶體155構成圖5之電荷電壓轉換部93。連接電晶體156將電容157連接於FD部154，且經由重設電晶體158將蓄積於FD部154之電荷重設。

對電晶體159供給偏壓Vb，且對電晶體160供給參照信號REF，電晶體160與放大電晶體155構成差動對。又，電晶體161及162構成電流鏡，且構成圖5之比較器61。

且，電容163係構成頻帶限制部，且設置於供給H位準之汲極電源VDDH之配線與將輸出信號自比較器61輸出之配線間之電路的電容163。

又，由電晶體166至172構成成為圖6之正反饋電路(響應高速化部)62之正反饋電路(PFB)，正反饋電路62成為具有包含電晶體169至172之NOR電路之構成。由反相器173、NAND電路174及反相器175構成圖6之輸入輸出控制部71。又，由對應於所需之數量之個數之鎖存器181構成圖6之信號記憶部72，各個鎖存器181由開關182以及反相器183及184構成。

如此構成之像素21中，為了利用電容163之頻帶限制有效地降低雜訊，如圖6所示，期望於初段之輸出設置電容163。例如，電容163可以金屬配線構成，亦可以多擴散(Poly-Diffusion)之MOS(Metal Oxide Semiconductor：金屬氧化物半導體)型構成。

連接有INI控制信號之電晶體(NMOS)166設計成多於第2段之輸入CUR所連接之電晶體(PMOS)164、及與INI2控制信號所連接之電晶體167串聯連接之經正反饋之電晶體(PMOS)168兩者間之洩漏電流。其理由在於：若為電晶體(NMOS)166之洩漏量少於電晶體(PMOS)164及168之洩漏量之狀態，則不論輸入信號(此處為第2段之輸入CUR)如何，皆會因其電流差導致圖6之以V_2nd 顯示之浮動部意外地反轉。

因此，以INI控制之電晶體(NMOS)166必須使用洩漏量多於自電晶體(PMOS)164及168之匯流排流通之洩漏之經調整閾值之電晶體，而必定使輸出電阻R降低。增大輸出電阻R等效於容易發生意外之反轉。因此，難以使提高輸出電阻R而縮窄頻帶。藉此，較佳於初段之輸出設置電容163並於此進行頻帶限制。另，亦可代替初段而於圖6中以V_2nd 顯示之浮動部設置成為頻帶限制部之電容(未圖示)。

＜7.時刻碼輸入輸出部之電路構成例＞ 圖7係顯示圖5所示之時刻碼輸入輸出部102之電路構成的圖。

如圖7所示，時刻碼輸入輸出部102連接有電晶體190、三態反相器191、三態緩衝器192、FF電路201-1至201-N、緩衝電路202-1至202-N、FF電路203-1至203-N、緩衝電路204-1至204-N而構成。此處，FF電路及緩衝電路對於信號記憶部72具有之鎖存器181各設置1組，且構成為於信號記憶部31對應於所需之位元數量具備複數組。

又，圖7中，雖自FF電路203-1、201-1輸出MBL(Master bit Line，主位元線)，但MBL亦可為複數條。藉由具有複數條MBL，可使位於各者前方之以REN、WEN、xPC驅動之LBL(Local bit line，區域位元線)在時間上重疊而相輔地動作，可謀求讀出時間之高速化。

圖8係顯示構成圖7所示之時刻碼輸入輸出部102之前段部分之三態反相器191及三態緩衝器192之電晶體位準之電路構成的圖。

如圖8所示，三態反相器191及三態緩衝器192連接有反相器251、電晶體252至257、NAND電路258、NOR電路259及反相器260而構成。

圖9係顯示圖7所示之FF電路201及203之電晶體位準之電路構成的圖。又，於圖9之上側，顯示時脈CLK為L時之FF電路201及203之內部狀態，於圖9之下側，顯示時脈CLK為H時之FF電路201及203之內部狀態。

如圖9所示，FF電路201及203連接有電晶體281至291而構成。

＜鎖存器之電路構成例＞ 圖10係顯示圖6所示之1位元之鎖存器181之電晶體位準之電路構成之圖。

如圖10所示，1位元之鎖存器181連接有構成開關182之電晶體301及302、構成反相器183之電晶體303至306、以及構成反相器184之電晶體307及308而構成。

＜驅動波形例＞ 接著，參照圖11所示之驅動波形，對圖6之像素21之控制方法進行說明。另，編碼之寫入、比較器61之驅動係於所有像素同時進行而成為所謂之全域快門動作，讀出記憶於信號記憶部72(鎖存器181)之編碼係以集群讀出方式依序進行。

首先，於時序T0，作為曝光控制，藉由供給至排出電晶體151之OFG信號將PD152初始化。接著，將OFG信號自接通(ON)切換為斷開(OFF)之時序至將供給至傳送電晶體153之TG信號自接通切換為斷開之時序為曝光(蓄積)期間。又，於未設置排出電晶體151之構成中，前1訊框中將TG信號自接通切換為斷開之時序至下一次將TG信號自接通切換為斷開之時序成為曝光(蓄積)期間。另，圖11中，OFG信號以接通之期間較短之脈衝圖示，但接通之期間亦可較長，又可以2次以上之複數個脈衝輸入接通之期間。又，基於抑制溢流之觀點，作為OFG信號，可使用中間電壓或中間脈衝等而非接通及斷開之2值。

時序T1中，將供給至電晶體160之REF信號之電位設定為FD部154之初始電壓，且藉由使供給至連接電晶體156之FDG信號接通後斷開，而將FD部154初始化。此時，可藉由一面使REF信號之電位上升一面斷開FDG信號，而使FD部154軟重設(soft reset)(自線形區域逐漸向飽和區域移行而將kT/C雜訊減少至約1/2)。又，可將FD部154之動作範圍設為高電壓，其結果，可謀求提高處理之最大電荷量，可擴大自PD152向FD部154傳送信號之餘裕。又，可使供給至連接電晶體156之FDG信號持續接通，藉由供給至重設電晶體158之RST信號進行同樣之控制，藉此以連接於重設電晶體158與連接電晶體156間之電容157，可使轉換效率降低。當然，RST信號及FDG信號可不以固定電壓而同時地控制其等。

時序T2中，藉由供給至電晶體166之INI信號及供給至電晶體67之INI2信號，將比較器61之第2段之浮動部初始化。此處，分成INI信號及INI2信號進行說明，但其等可為同一信號。於將INI信號及INI2信號設為同一信號之情形時，可將配線合併為一條，而可擴大佈局設計之餘裕。又，可藉由控制供給至電晶體170及172之FORCEVCO信號，而使比較器61之輸出成為就緒(Ready)狀態，從而成為可對鎖存器181寫入信號之狀態。

時序T3中，控制進行時刻碼產生部26中產生之時刻碼之輸入、及對信號記憶部72輸出AD轉換像素資料的時刻碼輸出輸出部102(訊號加強器)，並藉由供給至三態緩衝器192之WEN信號，進行自外部向鎖存器181寫入時刻碼。同時，將單調遞減之斜坡信號即REF信號輸入至電晶體160，與FD部154之電位進行比較且於反轉之時序使VCO信號反轉。接著，於該時序，將持續寫入之時刻碼記憶於鎖存器181，且停止向對應之鎖存器181之寫入動作。

以比較器61前段中之電流為數nA時該VCO信號亦動作之方式構成正回饋電路即正回饋電路(響應高速化部)62。因此，可藉由以第2段之電晶體164暫時接收比較器61之前段輸出，實現較高之PSRR(電源電壓變動去除比)。接著，藉由向高電壓NMOS即電晶體166連接而以不使其前方之浮動部V_2nd 之電壓變為閘極電位以上之方式控制。該閘極電位可使用與後段之邏輯電路相同之電源，但亦可使用其他電壓。又，於浮動部V_2nd ，於由測試信號、作為防止誤動作發揮功能之FORCEVCO信號控制之NOR電路組有正反饋，而可高速轉移。此處，寫入至鎖存器181之時刻碼如圖7所示，因以正反器之多段連接構成時刻碼輸入輸出部102，故成為根據場所而產生逐個編碼偏移之固定偏移。然而，如稍後所述，藉由CDS運算，信號位準亦疊加有同樣之偏移，故寫入至鎖存器181之時刻碼之偏移被抵消。

時序T4中，於REF信號之斜坡降低至任意電壓時所有像素21之重設位準之AD轉換結束。另，關於因若干理由而未反轉之比較器61，以FORCEVCO信號強制反轉，以避免對後段之讀出處理造成影響。例如，若干不反轉之理由列舉電路故障、或強光照射於PD152而使電位低於斜坡結束時之電壓等理由。且，可於AD轉換結束之同時將REF信號之電位設為低電位，例如，藉由設為GND而將比較器61之恆定電流設為零，接著，REF信號之電位提高，於比較器61流通恆定電流前，可抑制電力消耗。

時序T5中，將記憶於鎖存器181之AD轉換像素資料(數位資料)讀出至外部。例如，基於面積之理由而以接近可加工之最小尺寸之尺寸作成鎖存器181，因此，無法取得NMOS與PMOS之驅動力之平衡。因此，讀出能力(時間)係隨鎖存器181之內部信號是“H”還是“L”，又隨讀出端之LBL(Local Bit Line)是“H”還是“L”而異。又，有隨LBL之阻抗如何，於讀出鎖存器181之信號時，鎖存器181之信號本身亦隨之變化之擔憂。為防止此種擔憂，而致力於控制為以xPC信號控制之電晶體190、與讀出鎖存信號時鎖存器181之外部阻抗自鎖存器181來看變高。

此處，由於電晶體中，NMOS之互導gm高於PMOS，故與PMOS中將LBL之“L”上升為“H”相比，NMOS中將LBL之“H”降低為“L”者更高速地動作。據此，藉由xPC信號於讀出前對電源暫時設定，且每次將LBL預設為“H”。且，自鎖存器181之讀出由於於讀出信號為“H”時與預設值無差異，故即便PMOS之能力降低亦不會受到影響，PMOS亦可為驅動力較低之狀態。另一方面，自鎖存器181之讀出信號為“L”時，由NMOS負責使預充電為“H”之LBL之電位降低。然而，由於以最小尺寸之電晶體無法確保充足之互導gm，故大抵會擴大閘極寬度W，其會導致面積成本增加。

因此，藉由使設置於鎖存器181之輸出之開關182之電阻較寫入時更為提高，而使自鎖存器181內部之反相器183及184觀察之LBL之阻抗提高。具體而言，對設置於鎖存器81之輸出之開關182進行如下之控制：寫入時，將電晶體(NMOS)301與電晶體(PMOS)302之兩者設為接通，另一方面，於讀出時，僅將電晶體(NMOS)301設為接通。藉此，可不使鎖存器181內部存在多個之NMOS電晶體尺寸增大，而高速地實現穩固之信號讀出。且，向LBL讀出之信號於REN信號接通，且將AD轉換時脈設為L之狀態下，向正反器讀出，於REN信號斷開後，藉由輸入AD轉換時脈而桶繼式(bucket relay)地將信號傳送至輸出。又，為進行CDS，暫時向設置於固態攝像裝置1內部之未圖示之SRAM(static Random Access Memory：靜態隨機存取記憶體)等記憶體暫時進行寫入。

時序T6中，使REF信號之電壓返回至高位準，將供給至傳送電晶體153之TH信號設為接通，將PD152之電荷向FD部154傳送。

時序T7至時序T10中，進行與時序T2至時序T5同樣之處理，進行信號位準之AD轉換。且，時序T10中，輸出信號位準時，自暫時記憶之SRAM讀出重設位準並與信號位準進行減法。藉此，可消除(CDS：相關雙重取樣)比較器61及時刻碼輸入輸出部102之固定圖案雜訊、以及包含像素21及比較器61之隨機雜訊之一連串電路雜訊。

時序T11中，進行經由信號讀出電路，例如經由SLVS-EC (Scalable Low Voltage Signaling with Embedded Clock：具嵌入時脈之可擴展低壓發訊)等之高速串行介面向固態攝像裝置1之外部發送之處理。另，於該處理之前段，可進行信號壓縮等之縮小資料頻帶之處理。

藉由如上之控制方法驅動像素21，可謀求輸出信號之低雜訊化及高速化。

另，信號記憶部72可採用記憶重設位準之編碼、與受光信號位準之編碼之兩者，依序或由2個以上之複數個訊號加強器同時向固態攝像裝置1之外部輸出的構成。又，作為具備比較部51之固態攝像裝置1，可採用半導體晶圓2層積層或3層積層而成之積層構造、或積層其以上之積層構造。又，由於將AD轉換之解析能設為可變，故REF信號之斜坡保持固定斜率之狀態下，對於AD轉換時脈所致之編碼轉移，控制為使編碼轉移在低照度時較精細，隨著變為高照度時使編碼轉移變粗略，藉此，可減少電路之轉移次數而提高電力效率。再者，雖未圖示，但於多像素、多電路而使控制信號在固態攝像裝置1之內部設定不足之情形時，可進行緩衝等之進行適當信號之驅動能力提高，謀求設計行為範疇內之電路變更。

＜8.控制時刻碼傳送部之詳細構成＞ 接著，參照圖12對控制時刻碼傳送部23之詳細構成進行說明。

控制時刻碼傳送部23之構成被稱為訊號加強器電路401-1至401-m。訊號加強器電路401-1至401-m僅設置時刻碼傳送部23所設置之數量，圖12中設置m個。另，於無須特別區分訊號加強器電路401-1至401-m之情形時，簡稱為訊號加強器電路401，關於其他之構成亦同樣稱之。

訊號加強器電路401具備時刻碼產生部26、時刻碼傳送部23及信號處理部111。

於時刻碼傳送部23設置有配線替換部101、103、及時刻碼輸入輸出部102。又，於時刻碼傳送部23之配線替換部101、103及時刻碼輸入輸出部102，各為1位元地設置有(n+1)位元量之傳送路徑，圖12中，分別將時刻碼之第0位元之資料(時刻碼[0])之傳送路徑即時刻碼傳送1位元串441-0(Bit_0)至傳送時刻碼之第n位元之資料(時刻碼[n])之時刻碼傳送1位元串(Bit_n)441-n表示為傳送路徑。即，時刻碼傳送1位元串(Bit_n)441-n表示為傳送時刻碼之第n位元(bit_n)之資料(時刻碼[n])的傳送路徑。又，圖12中，顯示時刻碼由(n+1)位元構成之情形之例，但亦可為其以外之位元數。

配線替換部101、103基於來自控制器29中之資料線選擇信號產生電路413之選擇信號，視需要替換時刻碼傳送1位元串(Bit_0)441-0至時刻碼傳送1位元串(Bit_n)441-n，並傳送由時刻碼產生部26產生之時刻碼之各位元之資料。且，配線替換部103將各位元之傳送結果REP_out0至REP_outn分別輸出至判定電路421-0至421-n及控制器29。

更詳細而言，於時刻碼傳送1位元串(Bit_0)441-0至時刻碼傳送1位元串(Bit_n)441-n之任一者之傳送路徑皆未發生錯誤之情形時，基於來自資料線選擇信號產生電路413之信號，配線替換部101、103直接使用時刻碼傳送1位元串(Bit_0)441-0至時刻碼傳送1位元串(Bit_n)441-n，而傳送時刻碼之各位元之資料。然而，於時刻碼傳送1位元串(Bit_0)441-0至時刻碼傳送1位元串(Bit_n)441-n之任一位元之傳送路徑中發生錯誤之情形時，藉由稍後敘述之不良檢測救濟處理，以將發生錯誤之位元之傳送路徑替換為重要度最低之位元之時刻碼傳送1位元串441之傳送路徑之方式分配並傳送資料。此處，重要度最低之位元為例如最低有效位元之傳送路徑，將發生錯誤之第E位元之時刻碼傳送1位元串(Bit_E)441之傳送路徑分配給時刻碼傳送1位元串(Bit_0)441-0(替換為時刻碼傳送1位元串(Bit_0)441-0)並傳送。

信號處理部111具備判定電路421-0至421-n、ERR資訊儲存鎖存器422及FUSE資訊產生電路423。判定電路421-0至421-n分別將時刻碼傳送1位元串(Bit_0)441-0至時刻碼傳送1位元串(Bit_n)441-n之傳送結果與期待值進行比較，判定每條傳送路徑有無發生錯誤，並將判定結果儲存於ERR資訊儲存鎖存器422。

ERR資訊儲存鎖存器422為對應於圖2之記憶體111a之構成，鎖存時刻碼傳送1位元串(Bit_0)441-0至時刻碼傳送1位元串(Bit_n)441-n之各位元即每條傳送路徑有無發生錯誤，且基於來自控制器29之位址資訊，將判定結果供給至FUSE資訊產生電路423。

FUSE資訊產生電路423基於自ERR資訊儲存鎖存器422供給之判定結果，產生包含表示各傳送路徑中有無錯誤之判定結果之資訊的FUSE資訊並儲存於FUSE電路412，且輸出至控制信號產生電路411。

控制信號產生電路411於FUSE資訊中包含發生錯誤之傳送路徑之情形時，作為救濟措施，將時刻碼傳送1位元串(Bit_0)441-0至時刻碼傳送1位元串(Bit_n)441-n中發生錯誤之傳送路徑替換為重要度最低之位元之時刻碼傳送1位元串441並對資料線選擇信號產生電路413供給表示重組傳送路徑之指示之控制信號。

資料線選擇信號產生電路413如下控制：對配線替換部101、103供給選擇信號，對時刻碼傳送1位元串(Bit_0)441-0至時刻碼傳送1位元串(Bit_n)441-n之任一者，替換(n+1)位元量之傳送路徑，並傳送時刻碼。

更詳細而言，預設時，資料線選擇信號產生電路413控制配線替換部101、103，不對包含時刻碼傳送1位元串(Bit_0)441-0至時刻碼傳送1位元串(Bit_n)441-n之傳送路徑替換任一傳送路徑，而直接以該狀態使用，傳送(n+1)位元量之時刻碼。

又，接收到包含表示由控制信號產生電路411實施救濟措施之選擇信號之控制信號時，資料線選擇信號產生電路413讀出記憶於FUSE電路412之FUSE資訊，且如下控制配線替換部101、103：將傳送路徑即時刻碼傳送1位元串(Bit_0)441-0至時刻碼傳送1位元串(Bit_n)441-n中發生錯誤之傳送路徑替換為重要度最低之位元之時刻碼傳送1位元串(Bit_0)441-0而使用，傳送(n+1)位元之時刻碼。另，關於重要度低之位元，可預先設定，亦可由使用者任意設定。

＜9.配線替換部之詳細構成例＞ 接著，參照圖13、圖14對配線替換部101、103之詳細構成例進行說明。另，圖13至圖16之各個時刻碼傳送1位元串441中，係假定自圖中之上方朝下方傳送時刻碼而進行說明。即，圖13至圖16中之時刻碼傳送1位元串441之時刻碼傳送方向與圖12中之時刻碼傳送1位元串441之時刻碼傳送方向為相反方向。

配線替換部101例如如圖13所示，由設置於時刻碼傳送1位元串441-0至441-n各者間之替換電路471-1至471-n構成。

更詳細而言，如圖13所示，於時刻碼傳送1位元串441-0、441-1間設置有替換電路471-1，於時刻碼傳送1位元串441-1、441-2間且較替換電路471-1更接近輸出側(配線替換部103)之位置設置替換電路471-2。

同樣地，於時刻碼傳送1位元串441-2、441-3間且較替換電路471-2更接近輸出側之位置設置替換電路471-3，於時刻碼傳送1位元串441-3、441-4間且較替換電路471-3更接近輸出側之位置設置替換電路471-4……於時刻碼傳送1位元串441-(n-1)、441-n間且較替換電路471-(n-1)更接近輸出側之位置設置替換電路471-n。

又，配線替換部103例如如圖13所示，由設置於時刻碼傳送1位元串441-0至441-n各者間之替換電路481-1至481-n構成。

更詳細而言，如圖13所示，於時刻碼傳送1位元串441-0、441-1間設置有替換電路481-1，於時刻碼傳送1位元串441-1、441-2間且較替換電路481-1更接近輸入側(配線替換部101)之位置設置替換電路481-2。

同樣地，於時刻碼傳送1位元串441-2、441-3間且較替換電路481-2更接近輸入側之位置設置替換電路481-3，於時刻碼傳送1位元串441-3、441-4間且較替換電路471-3更接近輸入側之位置設置替換電路481-4……於時刻碼傳送1位元串441-(n-1)、441-n間且較替換電路481-(n-1)更接近輸入側之位置設置替換電路481-n。

即，配線替換部101之替換電路471-1至471-n、及配線替換部103之替換電路481-1至481-n為替換電路471-m與替換電路481-m分別隔著時刻碼輸入輸出部102而線對稱之構成。

＜替換電路之構成例＞ 替換電路471、481為例如如圖14之左部、或右部所示之構成例。

圖14中，相鄰之時刻碼傳送1位元串441-(x+1)、441-x設置於左右，且以端子Ai、Bi表示各者之時刻碼之輸入側，以端子Ao、Bo表示輸出側。

於圖14之左部之情形時，替換電路471、481由藉由控制信號S而開閉之開關SW1(S)、SW2(S)、及藉由控制信號S經反轉之控制信號S'而開閉之開關SW3(S')、SW4(S')構成。

此處，開關SW1(S)連接於端子Ai、Ao間，且藉由控制信號S使端子Ai、Ao間開閉。又，開關SW2(S)連接於端子Bi、Bo間，且藉由控制信號S使端子Bi、Bo間開閉。

又，開關SW3(S')連接於端子Ai、Bo間，且藉由控制信號S'使端子Ai、Bo間開閉。又，開關SW4(S')連接於端子Bi、Ao間，且藉由控制信號S'使端子Bi、Ao間開閉。

藉由此種構成，藉由控制信號S使SW1(S)、SW2(S)接通時，由於藉由控制信號S'使開關SW3(S')、SW4(S')斷開，故時刻碼傳送1位元串441-(x+1)上之端子Ai中輸入之x+1位元串之時刻碼[x+1]自端子Ao輸出，時刻碼傳送1位元串441-x之端子Bi中輸入之x位元串之時刻碼[x]自端子Bo輸出。

另一方面，藉由控制信號S使SW1(S)、SW2(S)斷開時，藉由控制信號S'使開關SW3(S')、SW4(S')接通。

於該情形時，於時刻碼傳送1位元串441-(x+1)、441-x上之各者傳送之x+1位元串之時刻碼[x+1]與x位元串之時刻碼[x]藉由SW3、SW4而替換位元串。

因此，時刻碼傳送1位元串441-(x+1)上之端子Ai中輸入之x+1位元串之時刻碼[x+1]自時刻碼傳送1位元串441-x上之端子Bo輸出，並自端子Bo作為x+1位元串之時刻碼[x]而輸出，時刻碼傳送1位元串441-x之端子Bi中輸入之x位元串之時刻碼[x]，自時刻碼傳送1位元串441-(x+1)上之端子Ao作為x+1位元串之時刻碼[x+1]而輸出。

即，於相鄰之時刻碼傳送1位元串441-(x+1)、441-x上傳送之x位元串之時刻碼[x]與x+1位元串之時刻碼[x+1]可利用控制信號S控制構成替換電路471、481之開關SW1至SW4之開閉，且視需要按照通常之位元串順序輸出時刻碼、或替換相鄰之位元串而輸出時刻碼。

圖14之右部為代替圖14左部之開關SW1至SW4，而設置三態反相器TB1至TB4及反相器In1、In2之替換電路471、481之構成例。

即，藉由控制信號S控制之三態反相器TB1(S)、TB2(S)接通時，藉由控制信號S之反轉信號即控制信號S'控制之三態反相器TB3(S')、TB4(S')斷開。

於該情形時，於時刻碼傳送1位元串441-(x+1)、441-x上傳送之x位元串之時刻碼[x]與x+1位元串之時刻碼[x+1]分別作為x位元串之時刻碼[x]與x+1位元串之時刻碼[x+1]予以輸出。

另一方面，藉由控制信號S使三態反相器TB1、TB2斷開時，三態反相器TB3、TB4接通。

於該情形時，於時刻碼傳送1位元串441-(x+1)、441-x上傳送之x位元串之時刻碼[x]與x+1位元串之時刻碼[x+1]分別作為x+1位元串之時刻碼[x+1]、與x位元串之時刻碼[x]予以替換並輸出。

即，圖14左部及右部之替換電路471、481實質上作為同一構成發揮功能。然而，三態反相器TB1至TB4中，可構成為與開關SW1至SW4之情形相比減小阻抗。

＜10.配線替換部之具體動作例(其1)＞ 接著，參照圖15對配線替換部101、103之具體動作例進行說明。

圖15之左部顯示自上方起之配線替換部101、時刻碼輸入輸出部102及配線替換部103之構成。配線替換部101中，自圖中右起依序將時刻碼[0]至[n]輸入至各個時刻碼傳送1位元串441-0至441-n之對應位元串。又，圖15之左部顯示配線替換部101、103中以虛線顯示之替換電路471、481皆未替換之狀態。

又，配線替換部101中，於時刻碼傳送1位元串441-0至441-n間，自圖中右起設置有替換電路471-1至471-n。又，同樣地，配線替換部103中，於時刻碼傳送1位元串441-0至441-n間，自圖中右起設置有替換電路481-1至481-n。

此種構成中，如圖15左部中段之右起第4行之時刻碼傳送1位元串441-3之打叉標記所示，針對因若干原因發生錯誤之情形予以考慮。此處，發生錯誤之狀態表示對時刻碼傳送1位元串441輸入之信號與輸出之信號不一致之狀態。

於該情形時，由於該狀態係無法適當地傳送由時刻碼傳送1位元串441-3傳送之時刻碼[3]之狀態，故如圖15之右部所示，控制成配線替換部101中之替換電路471-1至271-n中，替換電路471-1至471-3之各者替換以相鄰之時刻碼傳送1位元串441所傳送之時刻碼之狀態。圖15之右部中，顯示以實線顯示之替換電路471、481替換相鄰之時刻碼傳送1位元串441中傳送之時刻碼的狀態。

即，由替換電路471-1向時刻碼傳送1位元串441-1傳送時刻碼傳送1位元串441-0之時刻碼[0]，向時刻碼傳送1位元串441-0傳送時刻碼傳送1位元串441-1之時刻碼[1]，藉此，替換傳送碼[0]、[1]。

隨後，由替換電路471-2向時刻碼傳送1位元串441-2傳送時刻碼傳送1位元串441-1之時刻碼[0]，向時刻碼傳送1位元串441-1傳送時刻碼傳送1位元串441-1之時刻碼[2]，藉此，替換傳送碼[0]、[2]。

再者，隨後，由替換電路471-3向時刻碼傳送1位元串441-3傳送時刻碼傳送1位元串441-2之時刻碼[0]，向時刻碼傳送1位元串441-2傳送時刻碼傳送1位元串441-3之時刻碼[2]，藉此，替換傳送碼[0]、[3]。

藉此，如圖15右圖之中段所示，於時刻碼輸入輸出部102內，被認為重要度最低之時刻碼[0]於發生錯誤之時刻碼傳送1位元串441-3中傳送，除此以外之時刻碼[1]至[3]由未發生錯誤之對於原本傳送所用之時刻碼傳送1位元串441各為1位元下位之時刻碼傳送1位元串441-0至441-2予以傳送。

然而，當直接輸出時刻碼時，如圖15右圖之中段所示，時刻碼[1]至[3]以移動成各為1位元下位之位元之狀態被輸出。

因此，如圖15右部之下部所示，配線替換部103之替換電路481-1至481-3之各者替換相鄰之時刻碼傳送1位元串441-0至441-3之時刻碼[0]至[3]而使其等返回至原來之位元位置。

即，藉由替換電路481-3向時刻碼傳送1位元串441-2傳送時刻碼傳送1位元串441-3之時刻碼[0]，向時刻碼傳送1位元串441-3傳送時刻碼傳送1位元串441-2之時刻碼[3]，藉此，替換傳送碼[0]、[3]。

隨後，藉由替換電路481-2向時刻碼傳送1位元串441-1傳送時刻碼傳送1位元串441-2之時刻碼[0]，向時刻碼傳送1位元串441-2傳送時刻碼傳送1位元串441-1之時刻碼[2]，藉此，替換傳送碼[0]、[2]。

再者，隨後，藉由替換電路481-1向時刻碼傳送1位元串441-0傳送時刻碼傳送1位元串441-1之時刻碼[0]，向時刻碼傳送1位元串441-1傳送時刻碼傳送1位元串441-0之時刻碼[1]，藉此，替換傳送碼[0]、[1]。

藉此，如圖15右圖之下段所示，於時刻碼輸入輸出部102內，被認為重要度最低之時刻碼[0]於發生錯誤之時刻碼傳送1位元串441-3中傳送，隨後，經由配線替換部103，自原來之時刻碼傳送1位元串441-0輸出。除此以外之時刻碼[1]至[3]由未發生錯誤之對於原本傳送所用之時刻碼傳送1位元串441各為1位元下位之時刻碼傳送1位元串441-0至441-2予以傳送，隨後，經由配線替換部103，自原來之時刻碼傳送1位元串441-1至441-3輸出。

藉由上述之配線替換部101、103之一連串動作，被認為重要度最低之位元串[0]之時刻碼於時刻碼輸入輸出部102內經由發生錯誤之時刻碼傳送1位元串441-3傳送，且於配線替換部103中自原來之時刻碼傳送1位元串441-0輸出。又，除此以外之位元串[1]至[3]之時刻碼於時刻碼輸入輸出部102內經由對於原本傳送所用之時刻碼傳送1位元串441各為1位元下位之位元串[0]至[2]之時刻碼傳送1位元串441-0至441-2予以傳送，且於配線替換部103中自原來之時刻碼傳送1位元串441-1至441-3輸出。

即，配線替換部101如下控制：時刻碼輸出輸入部102內，對發生錯誤之時刻碼傳送1位元串441，分配重要度最低之最低有效位元串之時刻碼，除此以外之位元串之時刻碼，以分配至未發生錯誤之時刻碼傳送1位元串441之方式，分配至各為1位元下位之時刻碼傳送1位元串441。

且，配線替換部103如下控制分配：使時刻碼輸入輸出部102之各位元之時刻碼返回至原來之位元串之時刻碼傳送1位元串441。

作為結果，重要度低之位元串之時刻碼於時刻碼輸入輸出部102內，經由發生錯誤之時刻碼傳送1位元串441傳送，除此以外之重要度相對較高之位元串之時刻碼經由未發生錯誤之時刻碼傳送1位元串441傳送。

藉此，即便於時刻碼傳送1位元串441因若干原因發生錯誤，亦無須預先準備發生錯誤時所用之預備之時刻碼傳送1位元串441，且可不大幅降低精度地傳送時刻碼。尤其，該效果於設置多個時刻碼傳送部之情形時較為顯著。

另，以上已對經由發生錯誤之時刻碼傳送1位元串441輸出最下位之位元串之時刻碼之例進行說明，但亦可如下替換配線：只要為重要度最低、或以此為基準重要度低之位元串之時刻碼，皆使該等經由發生錯誤之時刻碼傳送1位元串441輸出。

＜11.配線替換部之具體動作例(其2)＞ 以上已對發生錯誤之時刻碼傳送1位元串441為1串之情形之例進行說明，但為了對應複數串，只要設置與要對應之串數對應之段數之配線替換部101、103即可。

因此，接著，參照圖16，將配線替換部101、103設為2段構成，且發生錯誤之時刻碼傳送1位元串441為2串之情形之具體動作例進行說明。

於圖16之上段，顯示第1段之配線替換部101-1中之替換電路471-1至471-n之配線構成，於圖16之中段，顯示第2段之配線替換部101-2中之替換電路471-1至471-n之配線構成。

又，於圖16之下段，顯示時刻碼輸入輸出部102內之構成。

如圖16之左下部所示，針對於時刻碼輸入輸出部102內之時刻碼傳送1位元串441-2、441-3中發生錯誤之情形予以考慮。

於該情形時，首先，如圖16之中央上段所示，以使第1段之配線替換部101-1中之替換電路471-1至471-3替換相鄰之時刻碼傳送1位元串441間之時刻碼之方式控制。即，於圖16之中央上段，以實線顯示第1段之配線替換部101-1之替換電路471-1至471-3。然而，此處，如圖16之中央中段所示，由於第2段之配線替換部101-2之替換電路471-1至471-3非替換狀態，故以虛線顯示。

藉由如此，如圖16之中央下段所示，如參照圖15所說明，將時刻碼[0]分配至時刻碼傳送1位元串441-3，使時刻碼[1]至[3]移動成各為1位元下位之位元，而分配至時刻碼傳送1位元串441-0至441-2。

接著，如圖16之右部中段所示，以使第2段之配線替換部101-2中之替換電路471-1、471-2替換相鄰之時刻碼傳送1位元串441間之時刻碼之方式控制。

藉由如此，如圖16之右部下段所示，將時刻碼[1]分配至時刻碼傳送1位元串441-2，進而使時刻碼[1]、[2]移動成各為1位元下位之位元，而分配至時刻碼傳送1位元串441-0、441-1。

作為結果，如圖16之右部下段所示，自重要度相對較低之最下位將2位元之時刻碼[0]、[1]分配至發生錯誤之時刻碼傳送1位元串441-3、441-2。

隨後，至目前為止，由於時刻碼[0]至[4]之各位元位置保持偏移，故於配線替換部103-1、103-2(未圖示)中，如參照圖15所說明，藉由執行與配線替換部101-1、101-2中之替換處理相反之處理，而使其等返回至原來之位元位置。

關於藉由配線替換部103-1、103-2(未圖示)返回至原來之位元位置之處理，由於係與參照圖16說明之處理相反之處理，且參照圖15，1段之配線替換部103之處理與實際之處理重複，故省略其之說明。

另，關於發生2位元以上之錯誤之情形，可藉由構成更多段數之配線替換部101、103而對應。

＜12.判定電路及ERR資訊儲存鎖存器之構成例＞ 接著，參照圖12，對判定電路421、及ERR資訊儲存鎖存器422之構成例進行說明。

判定電路421由開關491、反相器492至494、AND電路495、496、及OR電路497構成。又，ERR資訊儲存鎖存器422由正反器電路構成。

開關491切換作為期待值預先設定之Hi或Low，並輸出至反相器492。

反相器492將自開關491供給之期待值之反轉信號輸出至反相器493、及AND電路496。

反相器493將反相器492之輸出之反轉信號輸出至AND電路495。即，反相器493將期待值本身輸出至AND電路495。

反相器494將時刻碼傳送1位元串(Bit_n)441-n之傳送結果REP_out之反轉信號輸出至AND電路495。

AND電路495取得反相器493、494各者之輸出信號之AND並輸出至OR電路497。即，AND電路495於期待值與傳送結果REP_out之反轉信號一致時，輸出Hi信號。

AND電路496將時刻碼傳送1位元串(Bit_n)441-n之傳送結果REP_out、與反相器492之輸出信號之AND邏輯結果輸出至OR電路497。即，AND電路496於期待值之反轉信號與傳送結果REP_out一致時，輸出Hi之信號。

OR電路497將AND電路495、496各者之輸出信號之OR邏輯結果輸出至包含正反器電路之ERR資訊儲存鎖存器422並作為ERR資訊鎖存。

藉由如圖17之構成，判定電路421於期待值與時刻碼傳送1位元串(Bit_n)441-n之傳送結果REP_out一致時，輸出Low。另一方面，於期待值與時刻碼傳送1位元串(Bit_n)441-n之傳送結果REP_out不一致時，輸出Hi。

且，將OR電路497之判定結果鎖存至ERR資訊儲存鎖存器422。

＜13.不良檢測救濟處理(其1)＞ 接著，參照圖18、圖19之流程圖，對不良檢測救濟處理進行說明。另，此處，對配線替換部101、103為1段之情形，即傳送路徑中檢測出之最多1位元可進行救濟，2位元以上時無法救濟之不良檢測救濟處理進行說明。

步驟S11(圖18)中，控制器29控制各位元之判定電路421之開關491，並將期待值設定為Low。

步驟S12中，控制器29基於測試模式之動作指示，控制資料線選擇信號產生電路413，而呈配線替換部101、103中之替換電路471-1至471-n、481-1至481-n未替換相鄰之時刻碼傳送1位元串(Bit_0)間之狀態。

且，控制器29基於測試模式之動作指示，控制時刻碼產生部26，對時刻碼傳送1位元串(Bit_0)441-0至時刻碼傳送1位元串(Bit_n)441-n之各傳送路徑，將時刻碼之各位元之資料設為0並輸出。

步驟S13中，構成時刻碼傳送1位元串(Bit_0)441-0至時刻碼傳送1位元串(Bit_n)441-n之各傳送路徑之FF電路201-1至201-N、FF電路203-1至203-N依序重複將時刻碼寫入至資料記憶部52之信號記憶部72之各位元之鎖存器的處理並且傳送，作為傳送結果REP_out0至REP_outn對各位元之判定電路421-0至421-n輸出。

步驟S14中，控制器29控制各位元之判定電路421，判定期待值與傳送結果是否一致，並使判定結果儲存於ERR資訊儲存鎖存器422。此處，由於將各位元之期待值設為Low，故時刻碼之各位元之傳送結果REP_out0至REP_outn為0係正確，於不一致之情形(REP_out0至REP_outn之任一者為1之情形)時，即使被視為於構成時刻碼傳送1位元串(Bit_0)441-0至時刻碼傳送1位元串(Bit_n)441-n之傳送路徑上發生異常，處理亦進行至步驟S15。

步驟S15中，控制器29判定時刻碼傳送1位元串441之異常是否為(非2位元以上)1位元，可否由替換電路471、481替換。更詳細而言，控制器29讀出FUSE電路412中記憶之FUSE資訊，一起對已發生錯誤之傳送路徑之位元數與檢測出之時刻碼傳送1位元串441之異常，判定可否替換。此處，由於為僅設置1段配線替換部101、103之構成，故可替換者為1位元，因此例如於存在異常之時刻碼傳送1位元串441為1位元之情形時，即存在異常之時刻碼傳送1位元串441非2位元以上之情形時，視為可替換，處理進行至步驟S16。

步驟S16中，控制器29對ERR資訊儲存鎖存器422供給位址資訊，將發生錯誤之位元資訊即ERR資訊供給至FUSE資訊產生電路423。FUSE資訊產生電路423基於ERR資訊產生表示發生錯誤之傳送路徑之FUSE資訊，儲存於FUSE電路412，且對控制信號產生電路411通知發生了錯誤。

步驟S17中，控制信號產生電路411產生替換控制信號，並通知至資料線選擇信號產生電路413。

步驟S18中，資料線選擇信號產生電路413藉由替換控制信號，基於儲存於FUSE電路412之FUSE資訊，控制配線替換部101、103，如參照圖15所說明，控制配線替換部101、103中之替換電路471、481，以替換時刻碼傳送1位元串(Bit_0)441-0至時刻碼傳送1位元串(Bit_n)441-n中發生錯誤之傳送路徑、與由時刻碼輸出輸出部102之最低有效位元之時刻碼傳送1位元串441構成之傳送路徑之方式再構成傳送路徑。

另，步驟S14中，於期待值與傳送結果REP_out一致之情形時，由於未檢測出異常，故跳過步驟S15至S18之處理。

步驟S19中，控制器29基於測試模式之動作指示，控制資料線選擇信號產生電路413，呈配線替換部101、103中之替換電路471-1至471-n、481-1至481-n未替換相鄰之時刻碼傳送1位元串(Bit_0)441間之狀態。

接著，控制器29基於測試模式之動作指示，控制時刻碼產生部26，對時刻碼傳送1位元串(Bit_0)441-0至時刻碼傳送1位元串(Bit_n)441-n之各傳送路徑，將時刻碼之各位元之資料設為1並輸出。

步驟S20中，構成時刻碼傳送1位元串(Bit_0)441-0至時刻碼傳送1位元串(Bit_n)441-n之各傳送路徑之FF電路201-1至201-N、FF電路203-1至203-N依序重複將時刻碼寫入至資料記憶部52之信號記憶部72之處理且傳送，並作為傳送結果REP_out對各位元之判定電路421輸出。

步驟S21中，控制器29控制各位元之判定電路421，判定期待值與傳送結果是否一致，並使判定結果儲存於ERR資訊儲存鎖存器422。此處，由於將各位元之期待值設為Low，故時刻碼之各位元之傳送結果REP_out0至REP_outn為1係正確，故於一致之情形(傳送結果REP_out0至REP_outn之任一者為0之情形)時，視為於構成時刻碼傳送1位元串(Bit_0)441-0至時刻碼傳送1位元串(Bit_n)441-n之傳送路徑上發生異常，處理進行至步驟S22。

步驟S22中，控制器29判定時刻碼傳送1位元串441之異常是否為(非2位元以上)1位元，可否由替換電路471、481替換。更詳細而言，控制器29讀出FUSE電路412中記憶之FUSE資訊，一起對已發生錯誤之傳送路徑之位元數與檢測出之時刻碼傳送1位元串441之異常，判定可否替換。此處，由於為僅設置1段配線替換部101、103之構成，故可替換者為1位元，因此例如於存在異常之時刻碼傳送1位元串441為1位元之情形時，即存在異常之時刻碼傳送1位元串441非2位元以上之情形時，視為可替換，處理進行至步驟S23。

步驟S23中，控制器29對ERR資訊儲存鎖存器422供給位址資訊，將發生錯誤之位元之資訊即ERR資訊供給至FUSE資訊產生電路423。FUSE資訊產生電路423基於ERR資訊產生表示發生錯誤之傳送路徑之FUSE資訊，並儲存於FUSE電路412，且對控制信號產生電路411通知發生了錯誤。

步驟S24中，控制信號產生電路411產生替換控制信號，並通知至資料線選擇信號產生電路413。

步驟S25中，資料線選擇信號產生電路413根據替換控制信號，基於儲存於FUSE電路412之FUSE資訊，控制配線替換部101、103，如參照圖15所說明，控制配線替換部101、103中之替換電路471、481，以替換時刻碼傳送1位元串(Bit_0)441-0至時刻碼傳送1位元串(Bit_n)441-n中發生錯誤之傳送路徑、與由時刻碼輸出輸出部102之最低有效位元之時刻碼傳送1位元串441構成之傳送路徑之方式再構成傳送路徑。

另，步驟S21中，於期待值與傳送結果REP_out不一致之情形時，由於未檢測異常，故跳過步驟S22至S25之處理。

步驟S26(圖19)中，控制器29控制各位元之判定電路421之開關491，並將期待值設定為Hi。

步驟S27中，控制器29基於測試模式之動作指示，控制時刻碼產生部26，對時刻碼傳送1位元串(Bit_0)441-0至時刻碼傳送1位元串(Bit_n)441-n之各傳送路徑，將時刻碼之各位元之資料設為0並輸出。

步驟S28中，構成時刻碼傳送1位元串(Bit_0)441-0至時刻碼傳送1位元串(Bit_n)441-n之各傳送路徑之FF電路201-1至201-N、FF電路203-1至203-N依序重複將時刻碼寫入至資料記憶部52之信號記憶部72之處理。

步驟S29中，構成時刻碼傳送1位元串(Bit_0)441-0至時刻碼傳送1位元串(Bit_n)441-n之各傳送路徑之FF電路201-1至201-N、FF電路203-1至203-N依序對時刻碼重複自資料記憶部52之信號記憶部72讀出鎖存之資料之處理且傳送，並作為傳送結果REP_out對各位元之判定電路421輸出。

步驟S30中，控制器29控制各位元之判定電路421，判定期待值與傳送結果是否一致，並使判定結果儲存於ERR資訊儲存鎖存器422。此處，由於將各位元之期待值設為Hi，時刻碼之各位元之傳送結果REP_out0至REP_outn為0係正確，故於一致之情形(傳送結果REP_out0至REP_outn之任一者為1之情形)時，視為於構成時刻碼傳送1位元串(Bit_0)441-0至時刻碼傳送1位元串(Bit_n)441-n之傳送路徑所對應之位元之資料記憶部52之信號記憶部72發生異常，處理進行至步驟S31。

步驟S31中，控制器29判定時刻碼傳送1位元串441之異常是否為(非2位元以上)1位元，可否由替換電路471替換。更詳細而言，控制器29讀出FUSE電路412中記憶之FUSE資訊，一起對已發生錯誤之傳送路徑之位元數與檢測出之時刻碼傳送1位元串441之異常，判定可否替換。此處，由於為僅設置1段配線替換部101、103之構成，故可替換者為1位元，因此例如，於存在異常之時刻碼傳送1位元串441為1位元之情形時，視為可替換，處理進行至步驟S32。

步驟S32中，控制器29對ERR資訊儲存鎖存器422供給位址資訊，將發生錯誤之位元之資訊即ERR資訊供給至FUSE資訊產生電路423。FUSE資訊產生電路423基於ERR資訊產生表示發生錯誤之傳送路徑之FUSE資訊，並儲存於FUSE電路412，且對控制信號產生電路411通知發生了錯誤。

步驟S33中，控制信號產生電路411產生替換控制信號，並通知至資料線選擇信號產生電路413。

步驟S33中，資料線選擇信號產生電路413藉由替換控制信號，基於儲存於FUSE電路412之FUSE資訊，控制配線替換部101、103，如參照圖15所說明，控制配線替換部101、103中之替換電路471、481，以替換時刻碼傳送1位元串(Bit_0)441-0至時刻碼傳送1位元串(Bit_n)441-n中發生錯誤之傳送路徑、與由時刻碼輸出輸出部102之最低有效位元之時刻碼傳送1位元串441構成之傳送路徑之方式再構成傳送路徑。

另，步驟S30中，於期待值與傳送結果REP_out一致之情形時，由於未檢測異常，故跳過步驟S31至S34之處理。

步驟S35中，控制器29基於測試模式之動作指示，控制時刻碼產生部26，對時刻碼傳送1位元串(Bit_0)441-0至時刻碼傳送1位元串(Bit_n)441-n之各傳送路徑，將時刻碼之各位元之資料設為1並輸出。

步驟S36中，構成時刻碼傳送1位元串(Bit_0)441-0至時刻碼傳送1位元串(Bit_n)441-n之各傳送路徑之FF電路201-1至201-N、FF電路203-1至203-N依序重複將時刻碼寫入至資料記憶部52之信號記憶部72之處理。

步驟S37中，構成時刻碼傳送1位元串(Bit_0)441-0至時刻碼傳送1位元串(Bit_n)441-n之各傳送路徑之FF電路201-1至201-N、FF電路203-1至203-N依序對時刻碼重複自資料記憶部52之信號記憶部72讀出鎖存之資料之處理且傳送，並作為傳送結果REP_out對各位元之判定電路421輸出。

步驟S38中，控制器29控制各位元之判定電路421，判定期待值與傳送結果是否一致，並使判定結果儲存於ERR資訊儲存鎖存器422。此處，由於將各位元之期待值設為Hi，時刻碼之各位元之傳送結果REP_out0至REP_outn為1係正確，故於不一致之情形(傳送結果REP_out0至REP_outn之任一者為0之情形)時，視為於構成時刻碼傳送1位元串(Bit_0)441-0至時刻碼傳送1位元串(Bit_n)441-n之傳送路徑所對應之位元之資料記憶部52之信號記憶部72發生異常，處理進行至步驟S39。

步驟S39中，控制器29判定時刻碼傳送1位元串441之異常是否為(非2位元以上)1位元，可否由替換電路471替換。更詳細而言，控制器29讀出FUSE電路412中記憶之FUSE資訊，一起對已發生錯誤之傳送路徑之位元數與檢測出之時刻碼傳送1位元串441之異常，判定可否替換。此處，由於為僅設置1段配線替換部101、103之構成，故可替換者為1位元，因此例如，於存在異常之時刻碼傳送1位元串441為1位元之情形時，視為可替換，處理進行至步驟S40。

步驟S40中，控制器29對ERR資訊儲存鎖存器422供給位址資訊，將發生錯誤之位元之資訊即ERR資訊供給至FUSE資訊產生電路423。FUSE資訊產生電路423基於ERR資訊產生表示發生錯誤之傳送路徑之FUSE資訊，並儲存於FUSE電路412，且對控制信號產生電路411通知發生了錯誤。

步驟S41中，控制信號產生電路411產生替換控制信號，並通知至資料線選擇信號產生電路413。

步驟S42中，資料線選擇信號產生電路413藉由替換控制信號，基於儲存於FUSE電路412之FUSE資訊，控制配線替換部101、103，如參照圖15所說明，控制配線替換部101、103中之替換電路471、481，以替換時刻碼傳送1位元串(Bit_0)441-0至時刻碼傳送1位元串(Bit_n)441-n中發生錯誤之傳送路徑、與由時刻碼輸出輸出部102之最低有效位元之時刻碼傳送1位元串441構成之傳送路徑之方式再構成傳送路徑。

另，步驟S38中，於期待值與傳送結果REP_out一致之情形時，由於未檢測異常，故跳過步驟S39至S42之處理。

步驟S43中，控制器29確定儲存於FUSE電路412之FUSE資訊。

另，於步驟S15、S22、S31、S39中檢測出異常之位元數為2位元以上之情形時，由於時刻碼傳送部23因錯誤而無法使用，故步驟S44中，將故障旗標設為接通而結束處理。即，於該情形時，由於時刻碼傳送部23無法適當地發揮功能，故固態攝像裝置1作為不良品處理。

藉由以上處理，藉由步驟S11至S25之處理，判定傳送設定於時刻碼傳送1位元串(Bit_0)441-0至時刻碼傳送1位元串(Bit_n)441-n各者之時刻碼之傳送路徑上有無異常，且於檢測出發生異常之傳送路徑時，再構建將檢測出異常之傳送路徑替換為最低有效位元之傳送路徑之傳送路徑。

此時，由於將發生之時刻碼切換為0及1而進行不良檢測，故可分別檢測傳送路徑上固定為0之異常或固定為1之異常。

又，藉由步驟S26至S42之處理，判定傳送設定於時刻碼傳送1位元串(Bit_0)441-0至時刻碼傳送1位元串(Bit_n)441-n各者之時刻碼之傳送路徑所對應之位元之資料記憶部52中之信號記憶部72中使用的鎖存器有無異常，於檢測出發生異常之鎖存器時，再構建將檢測出異常之傳送路徑替換為最低有效位元之傳送路徑之傳送路徑所對應之鎖存器。

此時，由於將發生之時刻碼切換為0及1而進行不良檢測，故可分別檢測傳送路徑上固定為0之異常或固定為1之異常。

即，以上之處理中，分別個別地判定傳送路徑之異常與鎖存器之異常，且於任一者檢測出異常之情形時，將檢測出異常之位元之傳送路徑替換為最低有效位元之傳送路徑，一起利用替換之傳送路徑與其鎖存器，再構建傳送路徑與鎖存器。

作為結果，藉由於製品出貨前等實施以上之不良檢測救濟處理，可抑制因高密度化之攝像元件之配線斷線等引起之成品率之降低，可使製品之成本降低。

又，關於上述之不良檢測救濟處理，亦可於製品出貨後，例如於使用製品時定期實施，且於檢測出不良之時點替換傳送路徑，藉此亦可提高製品之耐久性。

再者，以上構成為藉由FUSE電路412將FUSE資訊搭載於固態攝像裝置1內，但亦可於製品檢查時僅取得FUSE資訊作為資料，並將該資料與晶片一起出貨給使用者，而由使用者實施電路救濟控制。

又，例如，可利用位元內重要度不同，根據重要度對各位元加權，並將成為救濟對象之位元限定為大於特定權重之上位位元，將發生不良之上位位元之傳送路徑替換為權重較小，即重要度低之下位位元之傳送路徑。

＜14.不良檢測救濟處理(其2)＞ 以上已對配線替換部101、103為1段時之不良檢測救濟處理進行了說明，但亦可如參照圖16所說明般為多段構成。因此，接著參照圖20、圖21之流程圖，對設置複數段配線替換部101、103時之不良檢測救濟處理進行說明。

另，圖20、圖21之流程圖中之步驟S111至S117、S120至S125、S128至S135、S138至S144、S147、S148之處理與圖19、圖20之流程圖中之步驟S11至S17、S19至S24、S26至S33、S35至S41、S43、S44之處理同樣，故適當省略其等之說明。

即，藉由步驟S111至S114(圖20)之處理，進行與期待值之比較，且檢測傳送路徑上有無異常後，處理進行至步驟S115。

步驟S115中，控制器29根據存在異常之時刻碼傳送1位元串之位元數是否為配線替換部101、103之段數以下，判定可否由配線替換部101、103之替換電路471、481替換。更詳細而言，控制器29讀出FUSE電路412中記憶之FUSE資訊，一起對已發生錯誤之傳送路徑之位元數與檢測出之時刻碼傳送1位元串441之異常，判定可否替換。即，例如設置n段配線替換部101、103之構成之情形時，可替換者為n位元，故例如，於存在異常之時刻碼傳送1位元串441為n位元以下之情形時，視為可替換，處理進行至步驟S116。

步驟S116中，控制器29對ERR資訊儲存鎖存器422供給位址資訊，將發生錯誤之位元之資訊即ERR資訊供給至FUSE資訊產生電路423。FUSE資訊產生電路423基於ERR資訊產生表示發生錯誤之傳送路徑之FUSE資訊，並儲存於FUSE電路412，且對控制信號產生電路411通知發生了錯誤。

步驟S117中，控制信號產生電路411產生替換控制信號，並通知至資料線選擇信號產生電路413。

步驟S118中，資料線選擇信號產生電路413藉由替換控制信號，基於儲存於FUSE電路412之FUSE資訊，控制配線替換部101、103，以將包含檢測出異常之時刻碼傳送1位元串(Bit_0)441之未處理之傳送路徑中成為最高有效位元之傳送路徑替換為可替換之最低有效位元之傳送路徑之方式再構建傳送路徑。

步驟S119中，資料線選擇信號產生電路413藉由替換控制信號，基於儲存於FUSE電路412之FUSE資訊，判定包含檢測出異常之時刻碼傳送1位元串(Bit_0)441之傳送路徑中是否存在待替換為下位位元之未處理之傳送路徑。

於步驟S119中存在未處理之傳送路徑之情形時，處理返回至步驟S118，並重複同樣之處理。

且，步驟S119中，對包含檢測出異常之時刻碼傳送1位元串(Bit_0)441之傳送路徑，藉由步驟S118之處理完成所有替換之情形時，處理進行至步驟S120。

另，步驟S123至S127(圖20)、S132至S136(圖21)及步驟S140至S144(圖21)中，亦藉由同樣之處理，重複將包含檢測出異常之時刻碼傳送1位元串(Bit_0)441之傳送路徑及鎖存器中依序自最高有效位元之傳送路徑及鎖存器順次地替換為可替換之最低有效位元之傳送路徑及鎖存器的處理。

以上之處理中，分別個別地判定傳送路徑之異常與鎖存器之異常，且於任一者檢測出異常之情形時，針對複數個位元，將檢測出異常之位元之複數條傳送路徑及鎖存器替換為複數個下位位元之傳送路徑及鎖存器，並一起利用替換之複數條傳送路徑與其鎖存器，再構建複數條傳送路徑與鎖存器。

作為結果，藉由於製品出貨前等實施以上之不良檢測救濟處理，可抑制因高密度化之攝像元件之配線斷線等引起之成品率之降低，可使製品之成本降低。

＜15.檢測出異常之傳送路徑之輸出＞ 藉由以上之處理，關於檢測出異常之傳送路徑及鎖存器，利用下位位元之傳送路徑及鎖存器，藉此可經由檢測出異常之傳送路徑及鎖存器將信號中產生之錯誤最小化。

且說，例如，於檢測出異常之傳送路徑為1位元之情形時，由於僅最低有效位元輸出異常信號，故於顯示之圖像不會產生明顯錯誤。

然而，於時刻碼傳送1位元串(Bit_0)441發生1位元故障之情形時，將該時刻碼傳送1位元串(Bit_0)441設為傳送路徑之最低有效位元之信號不發生變化，因此，於CDS後，像素值被固定為0。

該像素於8位元顯示之顯示裝置中雖不明顯，但於為強調圖像而附加增益之情形時，該像素值被固定為0之像素可能較為明顯。

因此，可隨機將0/1之信號重疊於替換為檢測出異常之時刻碼傳送1位元串(Bit_0)441之最低有效位元的輸出信號。

其係等效地使雜訊與輸出信號重疊，但由於不會以固定圖案被看見之狀態，故可使最低有效位元固定於0之像素不明顯。

圖22係顯示控制隨機將0/1之信號重疊於替換為檢測出異常之時刻碼傳送1位元串(Bit_0)441之最低有效位元之輸出信號的時刻碼傳送部23之詳細構成例。

另，圖22中，關於具備與圖12同一功能之構成，標註同一符號而適當省略其說明。

即，圖22中，與圖12之控制時刻碼傳送部23之詳細構成之不同點在於：於傳送最低有效位元之傳送結果REP_out0之路徑上設置隨機數產生器511，且將控制隨機數產生器511之隨機數產生器控制部521設置於控制器29。

隨機數產生器511由隨機數產生器控制部521控制，且於時刻碼傳送1位元串(Bit_0)441中檢測出異常，替換傳送路徑之結果，於最低有效位元之傳送結果REP_out0輸出來自檢測出異常之傳送路徑之信號時，係代替該信號隨機輸出0或1。

隨機數產生器控制部521基於記憶於FUSE電路412之FUSE資訊，於時刻碼傳送1位元串(Bit_0)441之任一者檢測出異常時，將隨機數產生器511設為接通狀態，輸出0或1之隨機值，於未檢測出異常時，直接輸出傳送結果REP_out0。

＜隨機數產生器之構成例＞ 接著，參照圖23，對隨機數產生器511之構成例進行說明。

隨機數產生器511由FF電路541-1至541-15、XOR電路542、543及開關544構成。

FF電路541-1至541-15任一者之輸出端子Q皆連接於後段之FF電路541之輸入端子D。又，FF電路541-14、541-15之輸出端子連接於XOR電路542之輸入端子。再者，XOR電路542之輸出端子連接於FF電路541-1之輸入端子D及XOR電路543之一輸入端子。

XOR電路543之另一輸入端子連接於開關544之端子544a。又，開關544之端子544b與XOR電路543之輸出端子連接。再者，開關544與輸出成為最低有效位元之時刻碼[0]之傳送結果REP_out0之端子連接。

隨機設定FF電路541之初始值，藉此自XOR電路542之輸出端子依序隨機輸出0或1。

藉由此種構成，於開關544與端子544a連接時，隨機數產生器511被設為接通，輸出成為最低有效位元之時刻碼[0]之傳送結果REP_out0、與來自XOR電路542之輸出端子之輸出結果的XOR，藉此，即便時刻碼[0]為固定值，隨機數產生器511亦可隨機輸出0或1。

又，於開關544與端子544b連接時，直接輸出成為最低有效位元之時刻碼[0]之傳送結果REP_out0。

再者，開關544藉由隨機數產生器控制部521控制接通(與端子544a連接)或斷開(與端子544b連接)。因此，隨機數產生器控制部521於時刻碼傳送1位元串(Bit_0)441之任一者檢測出異常時，將開關544控制為接通，而與端子544a連接，於時刻碼傳送1位元串(Bit_0)441之任一者皆未檢測出異常時，將開關544控制為斷開，而與端子544b連接。

另，構成隨機數產生器511之FF電路541之個數於圖23中為15個，但亦可基於線形回饋移位暫存器之原子多項式而決定，可為15個以外之FF電路與其等之運算之構成。

＜最低有效位元輸出控制處理＞ 接著，參照圖24之流程圖，對隨機數產生器控制部521之最低有效位元輸出控制處理進行說明。

步驟S181中，隨機數產生器控制部521讀出記憶於FUSE電路412之FUSE資訊。

步驟S182中，隨機數產生器控制部521基於FUSE資訊，判定是否於時刻碼傳送1位元串(Bit_0)441之任一者檢測出異常，且是否將任一傳送路徑及鎖存器替換為最低有效位元之傳送路徑及鎖存器。

於步驟S182中判定為已替換之情形時，處理進行至步驟S183。

步驟S183中，隨機數產生器控制部521控制開關544而連接於端子544a。

藉由該處理，自隨機數產生器511隨機輸出0或1，成為最低有效位元之時刻碼[0]之傳送結果REP_out0隨機設為0或1。

另一方面，於步驟S182中判定為未替換之情形時，處理進行至步驟S184。

步驟S184中，隨機數產生器控制部521控制開關544而連接於端子544b。

藉由該處理，自隨機數產生器511直接輸出成為最低有效位元之時刻碼[0]之傳送結果REP_out0。

藉由以上處理，於替換傳送路徑之情形時，由於代替成為最低有效位元之時刻碼[0]之傳送結果REP_out0，而隨機輸出0或1，故可防止因發生包含固定值之像素所致之錯誤而於圖像上較明顯的情況。又，關於未替換傳送路徑之情形時，直接輸出成為最低有效位元之時刻碼[0]之傳送結果REP_out0。

另，於以上，已對僅設置1段配線替換部101、103，檢測1位元之傳送路徑之異常並替換之例進行說明，但關於設置複數段配線替換部101、103之情形時，只要於下位位元之輸出設置可替換之段數量之隨機數產生器511即可。

即，於設置(k+1)段配線替換部101、103，且可替換(k+1)位元量之傳送路徑之情形時，對自最低有效位元起為k位元量之傳送結果REP_out0至REP_outk之各者，設置隨機數產生器511即可。

另，不限於區域ADC、行ADC，而可應用於進行信號傳送之所有固態攝像裝置。又，不限於固態攝像裝置，本構成可應用於進行經A/D轉換之數位值之信號傳送之所有電子電路。

＜16.對電子機器之應用例＞ 上述之固態攝像裝置1可應用於例如數位相機或數位攝影機等攝像裝置、具備攝像功能之行動電話機、或具備攝像功能之其他機器等各種電子機器。

圖25係顯示作為已應用本技術之電子機器之攝像裝置之構成例的方塊圖。

圖25所示之攝像裝置1001構成為具備光學系統1002、快門裝置1003、固態攝像元件1004、驅動電路1005、信號處理電路1006、監視器1007、及記憶體1008，且可拍攝靜態圖像及動態圖像。

光學系統1001構成為具有1片或複數片透鏡，且將來自被攝體之光(入射光)引導至固態攝像元件1004，並於固態攝像元件1004之受光面成像。

快門裝置1003配置於光學系統1002及固態攝像元件1004間，且根據驅動電路1005之控制，控制向固態攝像元件1004照射光之期間及遮光期間。

固態攝像元件1004由包含上述固態攝像元件之封裝構成。固態攝像元件1004根據經由光學系統1002及快門裝置1003於受光面成像之光，固定期間內蓄積信號電荷。蓄積於固態攝像元件1004之信號電荷根據自驅動電路1005供給之驅動信號(時序信號)予以傳送。

驅動電路1005輸出控制固態攝像元件1004之傳送動作、及快門裝置1003之快門動作之驅動信號，驅動固態攝像元件1004及快門裝置1003。

信號處理電路1006對自固態攝像元件1004輸出之信號電荷實施各種信號處理。藉由信號處理電路1006實施信號處理而獲得之圖像(圖像資料)供給並顯示於監視器1007，或供給並記憶(記錄)於記憶體1008。

如此構成之攝像裝置1001中，可代替上述之光學系統1002、快門裝置1003及固態攝像元件1004，而應用固態攝像裝置1藉此可抑制伴隨高密度化之成品率之降低。 ＜17.固態攝像裝置之使用例＞

圖26係顯示使用上述固態攝像裝置1之使用例之圖。

上述之相機模組例如可如下般用於感測可見光、或紅外光、紫外光、X射線等光之各種實例。

· 數位相機、或附相機功能之行動機器等之拍攝供鑒賞用之圖像之裝置 · 為了自動停止等安全駕駛、或識別駕駛者之狀態等而拍攝汽車之前方或後方、周圍、車內等之車載用感測器、監視行駛車輛或道路之監視相機、進行車輛間等之測距之測距感測器等之供交通用的裝置 · 為了拍攝使用者之手勢並進行依循該手勢之機器操作而供電視、或冰箱、空調等家電用之裝置 · 內視鏡、或利用紅外光之受光進行血管拍攝之裝置等之供醫療或保健用之裝置 · 預防犯罪用途之監視相機、或人物認證用之相機等供之保安用之裝置 · 拍攝皮膚之皮膚檢測器、或拍攝頭皮之顯微鏡等供美容用之裝置 · 有利於運動用途等之運動相機或穿戴式相機等供運動用之裝置 ·用於監視農田或作物之狀態之相機等供農業用之裝置

＜18.對內視鏡手術系統之應用例＞ 本揭示之技術(本技術)可應用於各種製品。例如，本揭示之技術可應用於內視鏡手術系統。

圖27係顯示可應用本揭示之技術(本技術)之內視鏡手術系統之概略構成之一例的圖。

於圖27中，圖示施術者(醫師)11131使用內視鏡手術系統11000，對病床11133上之患者11132進行手術之狀況。如圖所示，內視鏡手術系統11000由內視鏡11100、氣腹管11111或能量處理器械11122等其他手術器械11110、支持內視鏡11100之支持臂裝置11120、及搭載有用於內視鏡下手術之各種裝置之台車11200構成。

內視鏡11100由將距前端特定長度之區域插入至患者11132之體腔內之鏡筒11101、及連接於鏡筒11101之基端之相機頭11102構成。於圖示之例中，圖示作為具有硬性鏡筒11101之所謂硬性鏡構成之內視鏡11100，但內視鏡11100亦可作為具有軟性鏡筒之所謂軟性鏡構成。

於鏡筒11101之前端，設有嵌入有物鏡之開口部。於內視鏡11100連接有光源裝置11203，由該光源裝置11203產生之光藉由延設於鏡筒11101內部之導光件而被導光至該鏡筒之前端，並經由物鏡向患者11132體腔內之觀察對象照射。另，內視鏡11100可為直視鏡，亦可為斜視鏡或側視鏡。

於像機頭11102之內部設有光學系統及攝像元件，來自觀察對象之反射光(觀察光)藉由該光學系統而聚光於該攝像元件。藉由該攝像元件將觀察光進行光電轉換，產生對應於觀察光之電氣信號，亦即對應於觀察圖像之圖像信號。該圖像信號作為RAW資料發送至相機控制器單元(CCU：Camera Contral Unit)11201。

CCU11201由CPU(Central Processing Unit，中央處理單元)或GPU(Graphics Processing Unit，圖形處理單元)等構成，且綜合性控制內視鏡11100及顯示裝置11202之動作。再者，CCU11201自相機頭11102接收圖像信號，對該圖像信號實施例如顯影處理(去馬賽克處理)等用以顯示基於該圖像信號之圖像之各種圖像處理。

顯示裝置11202藉由來自CCU11201之控制，顯示基於由該CCU11201實施圖像處理後之圖像信號之圖像。

光源裝置11203例如由LED(Light Emitting Diode，發光二極體)等光源構成，並將拍攝手術部等時之照射光供給至內視鏡11100。

輸入裝置11204為對於內視鏡手術系統11000之輸入介面。使用者可經由輸入裝置11204，對內視鏡手術系統11000進行各種資訊之輸入或指示輸入。例如，使用者輸入變更內視鏡11100之攝像條件(照射光之種類、倍率及焦點距離等)之主旨的指示等。

處理器械控制裝置11205控制用於組織之燒灼、切開或血管之密封之能量處理器械11112之驅動。氣腹裝置11206基於確保內視鏡11100之視野及確保施術者之作業空間之目的，為了使患者11132之體腔鼓起，而經由氣腹管11111對該體腔內送入空氣。記錄器11207係可記錄手術相關之各種資訊之裝置。印表機11208係可以文本、圖像或圖表等各種形式列印手術相關之各種資訊之裝置。

另，對內視鏡11100供給拍攝手術部時之照射光之光源裝置11203例如可由LED、雷射光源或由其等之組合構成之白色光源構成。藉由RGB雷射光源之組合構成白色光源之情形時，由於可高精度地控制各色(各波長)之輸出強度及輸出時序，故光源裝置11203中可進行攝像圖像之白平衡之調整。又，於該情形時，亦可藉由分時對觀察對象照射來自RGB雷射光源各者之雷射光，與該照射時序同步控制相機頭11102之攝像元件之驅動，而分時拍攝對應於RGB各者之圖像。根據該方法，即便不於該攝像元件設置彩色濾光片，亦可獲得彩色圖像。

又，光源裝置11203亦可以每隔特定時間變更要輸出之光的強度之方式控制其驅動。與該光之強度變更時序同步地，控制相機頭11102之攝像元件之驅動，分時取得圖像，並合成該圖像，藉此可產生不存在所謂欠曝及暈光之高動態範圍之圖像。

又，光源裝置11203亦可構成為能夠供給對應於特殊光觀察之特定波長頻帶之光。於特殊光觀察中，例如進行所謂窄頻帶光觀察(Narrow Band Imaging)，即利用生物體組織之光吸收之波長依存性，照射與通常觀察時之照射光(即白色光)相比更窄頻帶之光，藉此以高對比度拍攝黏膜表層之血管等特定組織。或，於特殊光觀察中，亦可進行藉由因照射激發光產生之螢光獲得圖像之螢光觀察。於螢光觀察中，可進行對生物體組織照射激發光，觀察來自該生物體組織之螢光(自螢光觀察)，或將吲哚青綠(ICG)等試劑局部注射於生物體組織，且對該生物體組織照射對應於該試劑之螢光波長之激發光，獲得螢光像等。光源裝置11203可構成為能供給對應於此種特殊光觀察之窄頻帶光及/或激發光。

圖28係顯示圖27所示之相機頭11102及CCU11201之功能構成之一例之方塊圖。

相機頭11102具有透鏡單元11401、攝像部11402、驅動部11403、通信部11404及相機頭控制部11405。CCU11201具有通信部11411、圖像處理部11412及控制部11413。相機頭11102與CCU11201可藉由傳輸纜線11400相互通信地連接。

透鏡單元11401係設置於與鏡筒11101之連接部之光學系統。將自鏡筒11101之前端取入之觀察光導光至相機頭11102，並入射至該透鏡單元11401。透鏡單元11401係組合包含變焦透鏡及聚焦透鏡之複數個透鏡而構成。

攝像部11402係以攝像元件構成。構成攝像部11402之攝像元件可為1個(所謂單板式)，亦可為複數個(所謂多板式)。於攝像部11402以多板式構成之情形時，亦可例如藉由各攝像元件產生對應於RGB各者之圖像信號，藉由將其等合成而獲得彩色圖像。或，攝像部11402亦可構成為具有用以分別取得對應於3D(Dimensional：維)顯示之右眼用及左眼用圖像信號之1對攝像元件。藉由進行3D顯示，施術者11131可更準確地掌握手術部之生物組織之深度。另，於攝像部11402以多板式構成之情形時，亦可對應於各攝像元件，設置複數個透鏡單元11401。

又，攝像部11402可不必設置於相機頭11102。例如，攝像部11402亦可於鏡筒11101之內部設置於物鏡之正後方。

驅動部11403由致動器構成，且根據來自相機頭控制部11405之控制，使透鏡單元11401之變焦透鏡及聚焦透鏡沿光軸移動特定距離。藉此，可適當調整攝像部11402之攝像圖像之倍率及焦點。

通信部11404由用以與CCU11201之間收發各種資訊之通信裝置構成。通信部11404將自攝像部11402獲得之圖像信號作為RAW資料經由傳輸纜線11400發送至CCU11201。

又，通信部11404自CCU11201接收用以控制相機頭11102之驅動的控制信號，並供給至相機頭控制部11405。該控制信號中包含例如指定攝像圖像之訊框率之主旨之資訊、指定攝像時之曝光值之主旨之資訊、及/或指定攝像圖像之倍率及焦點之主旨之資訊等之攝像條件相關之資訊。

另，上述訊框率或曝光值、倍率、焦點等攝像條件可由使用者適當設定，亦可基於取得之圖像信號由CCU11201之控制部11413自動設定。於後者之情形時，將所謂之AE(Auto Exposure：自動曝光)功能、AF(Auto Focus：自動聚焦)功能及AWB(Auto White Balance：自動白平衡)功能搭載於內視鏡11100。

相機頭控制部11405基於經由通信部11404接收之來自CCU11201之控制信號，控制相機頭11102之驅動。

通信部11411由用以於與相機頭11102之間收發各種資訊之通信裝置構成。通信部11411自相機頭11102接收經由傳輸纜線11400發送之圖像信號。

又，通信部11411對相機頭11102發送用以控制相機頭11102之驅動的控制信號。圖像信號或控制信號可藉由電性通信或光通信等發送。

圖像處理部11412對自相機頭11102發送之RAW資料即圖像信號實施各種圖像處理。

控制部11413進行利用內視鏡11100對手術部等之攝像、及由手術部等之攝像獲得之攝像圖像之顯示相關之各種控制。例如，控制部11413產生用以控制相機頭11102之驅動之控制信號。

又，控制部11413基於由圖像處理部11412實施圖像處理之圖像信號，使顯示裝置11202顯示手術部等映射之攝像圖像。此時，控制部11413可使用各種圖像識別技術識別攝像圖像內之各種物體。例如，控制部11413藉由檢測攝像圖像所含之物體之邊緣形狀或顏色等，而可識別鉗子等手術器械、特定之生物部位、出血、使用能量處理器械11122時之霧等。控制部11413於使顯示裝置11202顯示攝像圖像時，亦可使用該識別結果，使各種手術支援資訊與該手術部之圖像重疊顯示。藉由重疊顯示手術支援資訊，並對施術者11131提示，而可減輕施術者11131之負擔，施術者11131可確實進行手術。

連接相機頭11102及CCU11201之傳輸纜線11400為對應於電氣信號通信之電氣信號纜線、對應於光通信之光纜或其等之複合纜線。

此處，於圖示之例中，使用傳輸纜線11400以有線進行通信，但亦可以無線進行相機頭11102與CCU11201之間的通信。

以上，已對可應用本揭示之技術之內視鏡手術系統之一例進行說明。本揭示之技術可應用於以上說明之構成中之例如內視鏡11100或相機頭11102(之攝像部11402)、CCU11201(之圖像處理部111412等)。具體而言，例如，圖1之固態攝像裝置1可應用於攝像部10402。藉由對攝像部10402應用本揭示之技術，於製品出貨前等實施不良檢測救濟處理，而抑制因高密度化之攝像元件之配線斷線等引起之成品率之降低，可使製品之成本減少。另，於以上，作為攝像部之構成，亦可為不具備快門機構之所謂之無反光鏡構造。

另，此處，已對作為一例之內視鏡手術系統進行說明，但本揭示之技術亦可應用於除此以外之例如顯微鏡手術系統等。

＜19.對移動體之應用例＞ 本揭示之技術(本技術)可應用於各種製品。例如，本揭示之技術亦可作為搭載於汽車、電動汽車、油電混合汽車、機車、腳踏車、個人行動車、飛機、無人機、船舶、機器人等任一種類之移動體之裝置而實現。

圖29係顯示可應用本揭示之技術之移動體控制系統之一例即車輛控制系統之概略構成例的方塊圖。

車輛控制系統12000具備經由通信網路12001連接之複數個電子控制單元。於圖29所示之例中，車輛控制系統12000具備驅動系統控制單元12010、車體系統控制單元12020、車外資訊檢測單元12030、車內資訊檢測單元12040及綜合控制單元12050。又，作為綜合控制單元12050之功能構成，圖示微電腦12051、聲音圖像輸出部12052、及車載網路I/F (interface：介面)12053。

驅動系統控制單元12010根據各種程式控制與車輛之驅動系統關聯之裝置之動作。例如，驅動系統控制單元12010作為內燃機或驅動用馬達等用以產生車輛之驅動力之驅動力產生裝置、用以將驅動力傳遞至車輪之驅動力傳遞機構、調節車輛舵角之轉向機構、及產生車輛之制動力之制動裝置等控制裝置發揮功能。

車體系統控制單元12020根據各種程式控制車體所裝備之各種裝置之動作。例如，車體系統控制單元12020作為無鑰匙門禁系統、智慧型鑰匙系統、電動窗裝置、或頭燈、尾燈、剎車燈、方向燈或霧燈等各種燈之控制裝置發揮功能。該情形時，可對車體系統控制單元12020輸入自代替鑰匙之可攜帶式機器發送之電波或各種開關之信號。車體系統控制單元12020受理該等電波或信號之輸入，並控制車輛之門鎖裝置、電動窗裝置、燈等。

車外資訊檢測單元12030檢測搭載有車輛控制系統12000之車輛外部之資訊。例如，於車外資訊檢測單元12030連接有攝像部12031。車外資訊檢測單元12030使攝像部12031拍攝車外之圖像，且接收所拍攝之圖像。車外資訊檢測單元12030亦可基於接收到之圖像，進行人、車、障礙物、標識或路面上之文字等物體檢測處理或距離檢測處理。

攝像部12031係接受光並輸出對應於該光之受光量之電氣信號的光感測器。攝像部12031可將電氣信號作為圖像輸出，亦可作為測距之資訊輸出。又，攝像部12031接受之光可為可見光，亦可為紅外線等非可見光。

車內資訊檢測單元12040檢測車內之資訊。於車內資訊檢測單元12040連接有例如檢測駕駛者之狀態之駕駛者狀態檢測部12041。駕駛者狀態檢測部12041包含例如拍攝駕駛者之相機，車內資訊檢測單元12040可基於自駕駛者狀態檢測部12041輸入之檢測資訊，算出駕駛者之疲勞程度或注意力集中程度，亦可判斷駕駛者是否在打瞌睡。

微電腦12051可基於由車外資訊檢測單元12030或車內資訊檢測單元12040取得之車內外之資訊，運算驅動力產生裝置、轉向機構或制動裝置之控制目標值，對驅動系統控制單元12010輸出控制指令。例如，微電腦12051可進行以實現包含避免車輛碰撞或緩和衝擊、基於車輛距離之追隨行駛、車速維持行駛、車輛之碰撞警告或車輛之車道偏離警告等之ADAS(Advanced Driver Assistance System：先進駕駛輔助系統)之功能為目的之協調控制。

又，微電腦12051可藉由基於由車外資訊檢測單元12030或車內資訊檢測單元12040取得之車輛周圍之資訊，控制驅動力產生裝置、轉向機構或制動裝置等，而進行以不拘於駕駛者之操作而自動行駛之自動駕駛為目的之協調控制。

又，微電腦12051可基於由車外資訊檢測單元12030取得之車外之資訊，對車體系統控制單元12020輸出控制指令。例如，微電腦12051可根據由車外資訊檢測單元12030檢測出之前方車或對向車之位置控制頭燈，進行以謀求將遠光切換成近光等防眩為目的之協調控制。

聲音圖像輸出部12052對車輛之搭乘者或車外發送向可視覺性或聽覺性通知資訊之輸出裝置之聲音及圖像中之至少一者之輸出信號。於圖29之例中，作為輸出裝置，例示有揚聲器12061、顯示部12062及儀表板12063。顯示部12062亦可包含例如車載顯示器及抬頭顯示器之至少一者。

圖30係顯示攝像部12031之設置位置之例之圖。

於圖30中，車輛12100具有作為攝像部12031之攝像部12101、12102、12103、12104、12105。

攝像部12101、12102、12103、12104、12105設置於例如車輛12100之前保險桿、側視鏡、後保險桿、後門及車廂內之擋風玻璃之上部等位置。前保險桿所具備之攝像部12101及車廂內之擋風玻璃之上部所具備之攝像部12105主要取得車輛12100前方之圖像。側視鏡所具備之攝像部12102、12103主要取得車輛12100側方之圖像。後保險桿或後門所具備之攝像部12104主要取得車輛12100後方之圖像。攝像部12101及12105所取得之圖像主要使用於前方車輛或行人、障礙物、號誌機、交通標識或車道線等之檢測。

另，於圖28顯示攝像部12101至12104之攝像範圍之一例。攝像範圍12111顯示設置於前保險桿之攝像部12101之攝像範圍，攝像範圍12112、12113分別顯示設置於側視鏡之攝像部12102、12103之攝像範圍，攝像範圍12114顯示設置於後保險桿或後門之攝像部12104之攝像範圍。例如，藉由使攝像部12101至12104所拍攝之圖像資料重疊，而獲得自上方觀察車輛12100之俯瞰圖像。

攝像部12101至12104之至少一者亦可具有取得距離資訊之功能。例如，攝像部12101至12104之至少一者可為包含複數個攝像元件之攝影機，亦可為具有相位差檢測用像素之攝像元件。

例如，微電腦12051基於自攝像部12101至12104取得之距離資訊，求得攝像範圍12111至12114內之至各立體物之距離，與該距離之時間變化(相對於車輛12100之相對速度)，藉此可擷取尤其於車輛12100之行進路上某最近之立體物且在與車輛12100大致相同之方向以特定速度(例如為0 km/h以上)行駛之立體物，作為前方車。再者，微電腦12051可設定前方車之近前應預先確保之車間距離，進行自動剎車控制(亦包含追隨停止控制)或自動加速控制(亦包含追隨發動控制)等。如此，可進行以不拘於駕駛者之操作而自動行駛之自動駕駛等為目的之協調控制。

例如，微電腦12051基於自攝像部12101至12104獲得之距離資訊，將立體物相關之立體物資訊分類成二輪車、普通車輛、大型車輛、行人、電線桿等其他立體物並擷取，可用於障礙物之自動避開。例如，微電腦12051可將車輛12100周邊之障礙物識別為車輛12100之駕駛員可視認之障礙物與難以視認之障礙物。且，微電腦12051判斷表示與各障礙物碰撞之危險度之碰撞危險性，碰撞危險性為設定值以上，有可能碰撞之狀況時，經由揚聲器12061或顯示部12062對駕駛者輸出警報，或經由驅動系統控制單元12010進行強制減速或避開轉向，藉此可進行用以避免碰撞之駕駛支援。

攝像部12101至12104之至少一者亦可為檢測紅外線之紅外線相機。例如，微電腦12051可藉由判定攝像部12101至12104之攝像圖像中是否存在行人而識別行人。該行人之識別係根據例如擷取作為紅外線相機之攝像部12101至12104之攝像圖像之特徵點之順序、及對表示物體輪廓之一連串特徵點進行圖案匹配處理而判別是否為行人之順序進行。若微電腦12051判定攝像部12101至12104之攝像圖像中存在行人而識別為行人，則聲音圖像輸出部12052以對該經識別出之行人重疊顯示用以強調之方形輪廓線之方式，控制顯示部12062。又，聲音圖像輸出部12052亦可以將表示行人之圖標等顯示於期望之位置之方式控制顯示部12062。

以上，已對可應用本揭示之技術之車輛控制系統之一例進行說明。本揭示之技術可應用於以上說明之構成中之例如攝像部12031等。藉由將本揭示之技術應用於攝像部12031，且於製品出貨前等實施不良檢測救濟處理，可抑制因高密度化之攝像元件之配線斷線等引起之成品率之降低，可使製品之成本減少。另，於以上，作為攝像部之構成，亦可為不具備快門機構之所謂之無反光鏡構造。

另，本揭示亦可採取如下之構成。 ＜1＞一種固態電子電路，其包含： 複數條傳送路徑，其於將信號轉換成數位信號後，以1位元單位傳送特定位元數之數位碼； 判定部，其判定上述傳送路徑有無異常；及 替換部，其基於上述判定部之判定結果，替換傳送上述特定位元數之數位碼所用之上述複數條傳送路徑。 ＜2＞一種攝像元件，其包含： 複數條傳送路徑，其將對應於由像素接受到之光量之像素信號轉換成數位信號時使用之特定位元數之時刻碼以1位元單位進行傳送； 判定部，其判定上述傳送路徑有無異常；及 替換部，其基於上述判定部之判定結果，替換傳送上述特定位元數之數位碼所用之上述複數條傳送路徑。 ＜3＞如＜2＞記載之攝像元件，其中 上述判定部對經由上述傳送路徑傳送特定資料時之傳送結果之期待值、與經由上述傳送路徑傳送上述特定資料之傳送結果進行比較，並判定上述傳送路徑有無異常。 ＜4＞如＜3＞記載之攝像元件，其中 上述複數條傳送路徑包含分別對應之儲存1位元單位之上述時刻碼之儲存部。 ＜5＞如＜4＞記載之攝像元件，其中 於經由上述傳送路徑傳送上述特定資料時，上述特定資料被寫入至上述傳送路徑所對應之上述儲存部且傳送，上述判定部對經由上述傳送路徑傳送上述特定資料之傳送結果與上述期待值進行比較，判定上述傳送路徑有無異常。 ＜6＞如＜5＞記載之攝像元件，其中 上述判定部對將上述期待值設為特定值時之將上述特定資料設為1及0時之各個傳送結果與上述期待值進行比較，判定各個上述傳送路徑有無異常。 ＜7＞如＜5＞記載之攝像元件，其中 上述替換部基於上述判定結果，將上述判定為有異常之傳送路徑替換為上述複數條傳送路徑中上述特定位元數之時刻碼中之重要度低之位元的時刻碼傳送路徑。 ＜8＞如＜7＞記載之攝像元件，其中 上述替換部基於上述判定結果，將上述判定為有異常之位元傳送路徑替換為最低有效位元之時刻碼傳送路徑，作為上述複數條傳送路徑中上述特定位元數之時刻碼中之重要度低之位元的時刻碼傳送路徑。 ＜9＞如＜7＞記載之攝像元件，其中 上述替換部設置於相鄰之上述傳送路徑間，且替換為以下任一者： 使輸入至一上述傳送路徑之時刻碼經由上述一上述傳送路徑輸出，使輸入至另一上述傳送路徑之時刻碼，經由上述另一上述傳送路徑輸出，或 使輸入至上述一上述傳送路徑之時刻碼經由上述另一上述傳送路徑輸出，使輸入至上述另一上述傳送路徑之時刻碼，經由上述一上述傳送路徑輸出。 ＜10＞如＜9＞記載之攝像元件，其中 上述替換部包含： 前段替換部，其基於上述判定結果，於各前段中替換上述判定為有異常之傳送路徑、與上述複數條傳送路徑中上述特定位元數之時刻碼中重要度低之時刻碼之傳送路徑；及 後段替換部，其於各後段中替換由上述前段替換部替換之上述判定為有異常之傳送路徑、與上述複數條傳送路徑中上述特定位元數之時刻碼中重要度低之時刻碼之傳送路徑，以返回至原來之傳送路徑。 ＜11＞如＜10＞記載之攝像元件，其中 設置於上述傳送路徑間之複數個上述替換部中之上述前段替換部、與上述後段替換部分別隔著上述傳送路徑對稱地構成。 ＜12＞如＜10＞記載之攝像元件，其中 上述替換部相對上述傳送路徑之傳送方向多段地構成， 由構成於最前段之上述前段替換部、及構成於最後段之上述後段替換部構成之替換部係基於上述判定結果，替換上述判定為有異常之複數條傳送路徑中重要度最高之位元之傳送路徑、與上述複數條傳送路徑中上述特定位元數之時刻碼中重要度最低之位元的時刻碼傳送路徑， 由構成於上述最前段之上述前段替換部之後段所構成之上述前段替換部、及構成於最後段之上述後段替換部之前段所構成之上述後段替換部構成的替換部，替換上述判定為有異常之複數條傳送路徑中重要度次於重要度最高之位元之傳送路徑、與上述複數條傳送路徑中上述特定位元數之時刻碼中重要度次高於重要度最低之位元的時刻碼傳送路徑。 ＜13＞如＜7＞至＜12＞中任一項記載之攝像元件，其進而包含： 隨機數產生器，其隨機產生0或1；且 輸出自上述隨機數產生器輸出之時刻碼，作為經由上述特定位元數之時刻碼中重要度低之位元之時刻碼傳送路徑輸出之時刻碼。 ＜14＞如＜13＞記載之攝像元件，其中 於上述替換部基於上述判定結果，將上述判定為有異常之傳送路徑替換為上述複數條傳送路徑中上述特定位元數之時刻碼中重要度低之位元的時刻碼傳送路徑時， 輸出自上述隨機數產生器輸出之時刻碼，作為經由上述特定位元數之時刻碼中重要度低之位元之時刻碼傳送路徑輸出之時刻碼。 ＜15＞如＜4＞記載之攝像元件，其中 經由上述傳送路徑傳送上述特定資料時，上述特定資料被寫入至對應於上述傳送路徑之上述儲存部後被讀出且傳送，上述判定部對經由上述傳送路徑將上述特定資料寫入至上述儲存部後讀出並傳送之傳送結果與上述期待值進行比較，判定對應於上述傳送路徑之上述儲存部有無異常。 ＜16＞如＜15＞記載之攝像元件，其中 上述判定部對將上述期待值設為特定值時之將上述特定資料設為1及0時之各個傳送結果與上述期待值進行比較，並判定各個上述傳送路徑所對應之上述儲存部有無異常。 ＜17＞如＜15＞記載之攝像元件，其中 上述替換部基於上述判定結果，替換與上述判定為有異常之儲存部對應之傳送路徑、與和上述複數條傳送路徑中上述特定位元數之時刻碼中重要度低之位元的時刻碼儲存部對應之傳送路徑。 ＜18＞如＜4＞記載之攝像元件，其中 上述判定部對經由上述傳送路徑傳送上述特定資料之傳送結果與上述期待值進行比較，判定上述傳送路徑有無異常後，對將上述特定資料經由上述傳送路徑寫入至上述儲存部後讀出並傳送之傳送結果與上述期待值進行比較，判定對應於上述傳送路徑之上述儲存部有無異常， 上述替換部基於上述判定結果，將上述判定為有異常之傳送路徑、及與上述傳送路徑對應之儲存部替換為上述複數條傳送路徑中傳送上述特定位元數之時刻碼中重要度低之位元之時刻碼的傳送路徑、及與上述傳送路徑對應之儲存部。 ＜19＞一種攝像元件之控制方法，其係包含將對應於由像素接受到之光量之像素信號轉換成數位信號時使用之特定位元數之時刻碼以1位元單位傳送之複數條傳送路徑的攝像裝置之控制方法，且包含以下步驟： 判定上述傳送路徑有無異常， 基於判定結果，替換傳送上述特定位元數之時刻碼所用之上述複數條傳送路徑。 ＜20＞一種電子機器，其包含： 複數條傳送路徑，其將對應於由像素接受到之光量之像素信號轉換成數位信號時使用之特定位元數之時刻碼以1位元單位傳送， 判定部，其判定上述傳送路徑有無異常，及 替換部，其基於上述判定部之判定結果，替換傳送上述特定位元數之時刻碼所用之上述複數條傳送路徑。

1:固態攝像裝置 11:半導體基板 11A:上側基板 11B:中間基板 11C:下側基板 21:像素 22:像素陣列部 23:時刻碼傳送部 24:像素驅動電路 25:DAC 26:時刻碼產生部 27:垂直驅動電路 28:輸出部 29:控制器 29a:時序產生電路 41:像素電路 42:ADC 51:比較電路 52:資料記憶部 61:比較器 62:電壓轉換電路 63:正回饋電路 71:輸入輸出控制電路 72:信號記憶部 91:光電轉換部 92:傳送部 93:電荷電壓轉換部 101:配線替換部 102:時刻碼輸入輸出部 103:配線替換部 104:信號處理部 111:信號處理部 111a:記憶體 112:輸出控制部 121:選擇部 131:OCL 132:彩色濾光片 133:光電轉換層 134-1:Cu-Cu接合部 134-2:Cu-Cu接合部 135:插入電極 151:排出電晶體 152:PD 153:傳送電晶體 154:FD部 155:放大電晶體 156:連接電晶體 157:電容 158:重設電晶體 159～162:電晶體 163:電容 164～172:電晶體 173:反相器 174:NAND電路 175:反相器 181:鎖存器 182:開關 183:反相器 184:反相器 190:電晶體 191:三態反相器 192:三態緩衝器 201:FF電路 201-1～201-N:FF電路 202-1～202-N:緩衝電路 203:FF電路 203-1～203-N:FF電路 204-1～204-N:緩衝電路 251:反相器 252～257:電晶體 258:NAND電路 259:NOR電路 260:反相器 281～291:電晶體 301～308:電晶體 401:訊號加強器電路 401-1～401-m:訊號加強器電路 411:控制信號產生電路 412:FUSE電路 413:資料線選擇信號產生電路 421:判定電路 421-1～421-m:判定電路 421-0～421-n:判定電路 422:ERR資訊儲存鎖存器 423:FUSE資訊產生電路 441:時刻碼傳送1位元串 441-x:時刻碼傳送1位元串 441-x+1:時刻碼傳送1位元串 441-0～441-n:時刻碼傳送1位元串(Bit_0)至(Bit_n) 471:替換電路 471-1～471-n:替換電路 481:替換電路 481-1～481-n:替換電路 491:開關 492～494:反相器 495:AND電路 496:AND電路 497:OR電路 511:隨機數產生器 521:隨機數產生器控制部 541-1～541-15:FF電路 542:XOR電路 543:XOR電路 544:開關 544a:端子 544b:端子 1001:攝像裝置 1002:光學系統 1003:快門裝置 1004:固態攝像元件 1005:驅動電路 1006:信號處理電路 1007:監視器 1008:記憶體 11000:內視鏡手術系統 11100:內視鏡 11101:鏡筒 11102:相機頭 11110:其他手術器械 11111:氣腹管 11112:能量處理器械 11120:支持臂裝置 11131:施術者(醫師) 11132:患者 11133:病床 11200:台車 11201:CCU 11202:顯示裝置 11203:光源裝置 11204:輸入裝置 11205:處理器械控制裝置 11206:氣腹裝置 11207:記錄器 11208:印表機 11400:傳輸纜線 11401:透鏡單元 11402:攝像部 11403:驅動部 11404:通信部 11405:相機頭控制部 11411:通信部 11412:圖像處理部 11413:控制部 12000:車輛控制系統 12001:通信網路 12010:驅動系統控制單元 12020:車體系統控制單元 12030:車外資訊檢測單元 12031:攝像部 12040:車內資訊檢測單元 12041:駕駛者狀態檢測部 12050:綜合控制單元 12051:微電腦 12052:聲音圖像輸出部 12053:車載網路I/F 12061:揚聲器 12062:顯示部 12063:儀表板 12101～12105:攝像部 12100:車輛 12111:攝像範圍 12112:攝像範圍 12113:攝像範圍 12114:攝像範圍 Ai:端子 Ao:端子 Bi:端子 Bo:端子 CLK:時脈 CUR:第2段之輸入 D:輸入端子 FDG:信號 FORCEVCO:信號 IN1:反相器 IN2:反相器 INI:控制信號 INI2:控制信號 LBL:局部位元線 MBL:主位元線 NOR:電路 OFG:信號 PFB:響應高速化部 REF:參照信號 FEN:信號 REP_out0～REP_outn:傳送結果 RST:信號 Q:輸出端子 S:控制信號 S11～S43:步驟 S111～S147:步驟 S181～S184:步驟 SIG:像素信號 s-Latches:s-鎖存器 SW1(S):開關 SW2(S):開關 SW3(S'):開關 SW4(S'):開關 T:時序 T0～T11:時序 TB1(S):三態反相器 TB2(S):三態反相器 TB3(S'):三態反相器 TB4(S'):三態反相器 TG:信號 V_2nd:浮動部 Vb:偏壓 VCO:輸出信號 VDDH:汲極電源 WEN:信號 WORD[N：0]:信號 xPC:信號

圖1係顯示本揭示之固態攝像裝置之概略構成之圖。 圖2係顯示像素與時刻碼傳送部周邊之詳細構成例之方塊圖。 圖3係藉由積層2片半導體基板構成固態攝像裝置之概念圖。 圖4係藉由積層3片半導體基板構成固態攝像裝置之概念圖。 圖5係說明像素之側視剖面之構成例之圖。 圖6係顯示像素之詳細電路構成例之方塊圖。 圖7係顯示時刻碼輸入輸出部之構成例之方塊圖。 圖8係顯示時刻碼輸入輸出部之前段部分之電晶體位準之電路構成的圖。 圖9係顯示FF電路之電晶體位準之電路構成之圖。 圖10係顯示1位元之鎖存器之電晶體位準之電路構成之圖。 圖11係顯示說明像素之控制方法之驅動波形之一例的圖。 圖12係說明控制本揭示之時刻碼傳送部之詳細之第1構成例之圖。 圖13係說明圖12之配線替換部之構成例之圖。 圖14係說明圖13之配線替換部之具體電路構成例之圖。 圖15係說明圖12之配線替換部之具體第1動作例之圖。 圖16係說明圖12之配線替換部之具體第1動作例之圖。 圖17係說明圖12之判定電路與ERR資訊儲存鎖存器之構成例之圖。 圖18係說明使用圖12之時刻碼傳送部之第1不良檢測救濟處理之流程圖。 圖19係說明使用圖12之時刻碼傳送部之第1不良檢測救濟處理之流程圖。 圖20係說明使用圖12之時刻碼傳送部之第2不良檢測救濟處理之流程圖。 圖21係說明使用圖12之時刻碼傳送部之第2不良檢測救濟處理之流程圖。 圖22係說明控制本揭示之時刻碼傳送部之詳細之第2構成例之圖。 圖23係說明圖22之隨機數產生器之構成例之圖。 圖24係說明利用圖23之隨機數產生器之最低有效位元輸出控制處理之流程圖。 圖25係顯示作為應用本揭示之固態攝像裝置之電子機器之攝像裝置之構成例的方塊圖。 圖26係說明應用本揭示之技術之固態攝像裝置之使用例之圖。 圖27係顯示內視鏡手術系統之概略構成之一例之圖。 圖28係顯示相機頭及CCU之功能構成之一例的方塊圖。 圖29係顯示車輛控制系統之概略構成之一例之方塊圖。 圖30係顯示車外資訊檢測部及攝像部之設置位置之一例的說明圖。

21:像素

23:時刻碼傳送部

24:像素驅動電路

25:DAC

26:時刻碼產生部

28:輸出部

41:像素電路

42:ADC

51:比較電路

52:資料記憶部

61:比較器

62:電壓轉換電路

71:輸入輸出控制電路

72:信號記憶部

91:光電轉換部

92:傳送部

93:電荷電壓轉換部

101:配線替換部

102:時刻碼輸入輸出部

103:配線替換部

111:信號處理部

111a:記憶體

112:輸出控制部

121:選擇部

REF:參照信號

SIG:像素信號

VCO:輸出信號

Claims (20)

1. 一種固態電子電路，其包含： 複數條傳送路徑，其於將信號轉換成數位信號後，以1位元單位傳送特定位元數之數位碼； 判定部，其判定上述傳送路徑有無異常；及 替換部，其基於上述判定部之判定結果，替換傳送上述特定位元數之數位碼所用之上述複數條傳送路徑。
2. 一種攝像元件，其包含： 複數條傳送路徑，其將對應於由像素接受到之光量之像素信號轉換成數位信號時使用之特定位元數之時刻碼以1位元單位傳送； 判定部，其判定上述傳送路徑有無異常；及 替換部，其基於上述判定部之判定結果，替換傳送上述特定位元數之數位碼所用之上述複數條傳送路徑。
3. 如請求項2之攝像元件，其中 上述判定部對經由上述傳送路徑傳送特定資料時之傳送結果之期待值與經由上述傳送路徑傳送上述特定資料之傳送結果進行比較，並判定上述傳送路徑有無異常。
4. 如請求項3之攝像元件，其中 上述複數條傳送路徑包含分別對應之儲存1位元單位之上述時刻碼之儲存部。
5. 如請求項4之攝像元件，其中 於經由上述傳送路徑傳送上述特定資料時，上述特定資料被寫入至上述傳送路徑所對應之上述儲存部且傳送，上述判定部對經由上述傳送路徑傳送上述特定資料之傳送結果與上述期待值進行比較，判定上述傳送路徑有無異常。
6. 如請求項5之攝像元件，其中 上述判定部對將上述期待值設為特定值時之將上述特定資料設為1及0時之各個傳送結果與上述期待值進行比較，判定上述傳送路徑各者有無異常。
7. 如請求項5之攝像元件，其中 上述替換部基於上述判定結果，將上述判定為有異常之傳送路徑替換為上述複數條傳送路徑中上述特定位元數之時刻碼中之重要度低之位元的時刻碼傳送路徑。
8. 如請求項7之攝像元件，其中 上述替換部基於上述判定結果，將上述判定為有異常之位元之傳送路徑替換為最低有效位元之時刻碼傳送路徑，作為上述複數條傳送路徑中上述特定位元數之時刻碼中之重要度低之位元的時刻碼傳送路徑。
9. 如請求項7之攝像元件，其中 上述替換部設置於相鄰之上述傳送路徑間，且替換為以下任一者： 使輸入至一上述傳送路徑之時刻碼經由上述一上述傳送路徑輸出，使輸入至另一上述傳送路徑之時刻碼，經由上述另一上述傳送路徑輸出，或 使輸入至上述一上述傳送路徑之時刻碼經由上述另一上述傳送路徑輸出，使輸入至上述另一上述傳送路徑之時刻碼，經由上述一上述傳送路徑輸出。
10. 如請求項9之攝像元件，其中 上述替換部包含： 前段替換部，其基於上述判定結果，於各前段中替換上述判定為有異常之傳送路徑、與上述複數條傳送路徑中上述特定位元數之時刻碼中重要度低之時刻碼之傳送路徑；及 後段替換部，其於各後段中替換由上述前段替換部替換之上述判定為有異常之傳送路徑、與上述複數條傳送路徑中上述特定位元數之時刻碼中重要度低之時刻碼之傳送路徑，以返回至原來之傳送路徑。
11. 如請求項10之攝像元件，其中 設置於上述傳送路徑間之複數個上述替換部中之上述前段替換部、與上述後段替換部分別隔著上述傳送路徑對稱地構成。
12. 如請求項10之攝像元件，其中 上述替換部相對上述傳送路徑之傳送方向多段地構成， 由構成於最前段之上述前段替換部、及構成於最後段之上述後段替換部所構成之替換部係基於上述判定結果，替換上述判定為有異常之複數條傳送路徑中重要度最高之位元之傳送路徑、與上述複數條傳送路徑中上述特定位元數之時刻碼中重要度最低之位元的時刻碼傳送路徑， 由構成於上述最前段之上述前段替換部之後段所構成之上述前段替換部、及構成於最後段之上述後段替換部之前段所構成之上述後段替換部構成的替換部，替換上述判定為有異常之複數條傳送路徑中重要度次於重要度最高之位元之傳送路徑、與上述複數條傳送路徑中上述特定位元數之時刻碼中重要度次高於重要度最低之位元的時刻碼傳送路徑。
13. 如請求項7之攝像元件，其進而包含： 隨機數產生器，其隨機產生0或1；且 輸出自上述隨機數產生器輸出之時刻碼，作為經由上述特定位元數之時刻碼中重要度低之位元之時刻碼之傳送路徑輸出之時刻碼。
14. 如請求項13之攝像元件，其中 於上述替換部基於上述判定結果，將上述判定為有異常之傳送路徑替換為上述複數條傳送路徑中上述特定位元數之時刻碼中重要度低之位元的時刻碼傳送路徑時， 輸出自上述隨機數產生器輸出之時刻碼，作為經由上述特定位元數之時刻碼中重要度低之位元之時刻碼之傳送路徑輸出之時刻碼。
15. 如請求項4之攝像元件，其中 經由上述傳送路徑傳送上述特定資料時，上述特定資料被寫入至對應於上述傳送路徑之上述儲存部後被讀出且傳送，上述判定部對經由上述傳送路徑將上述特定資料寫入至上述儲存部後讀出並傳送之傳送結果與上述期待值進行比較，判定對應於上述傳送路徑之上述儲存部有無異常。
16. 如請求項15之攝像元件，其中 上述判定部對將上述期待值設為特定值時之將上述特定資料設為1及0時之各個傳送結果與上述期待值進行比較，並判定各個上述傳送路徑所對應之上述儲存部有無異常。
17. 如請求項15之攝像元件，其中 上述替換部基於上述判定結果，替換與上述判定為有異常之儲存部對應之傳送路徑、與和上述複數條傳送路徑中上述特定位元數之時刻碼中重要度低之位元之時刻碼之儲存部對應的傳送路徑。
18. 如請求項4之攝像元件，其中 上述判定部對經由上述傳送路徑傳送上述特定資料之傳送結果與上述期待值進行比較，判定上述傳送路徑有無異常後，對將上述特定資料經由上述傳送路徑寫入至上述儲存部後讀出並傳送之傳送結果與上述期待值進行比較，判定對應於上述傳送路徑之上述儲存部有無異常， 上述替換部基於上述判定結果，將上述判定為有異常之傳送路徑、及與上述傳送路徑對應之儲存部替換為上述複數條傳送路徑中傳送上述特定位元數之時刻碼中重要度低之位元之時刻碼的傳送路徑、及與上述傳送路徑對應之儲存部。
19. 一種攝像元件之控制方法，其係包含將對應於由像素接受到之光量之像素信號轉換成數位信號時使用之特定位元數之時刻碼以1位元單位傳送之複數條傳送路徑的攝像裝置之控制方法，且包含以下步驟： 判定上述傳送路徑有無異常， 基於判定結果，替換傳送上述特定位元數之時刻碼所用之上述複數條傳送路徑。
20. 一種電子機器，其包含： 複數條傳送路徑，其將對應於由像素接受到之光量之像素信號轉換成數位信號時使用之特定位元數之時刻碼以1位元單位傳送， 判定部，其判定上述傳送路徑有無異常，及 替換部，其基於上述判定部之判定結果，替換傳送上述特定位元數之時刻碼所用之上述複數條傳送路徑。

Images