KR20230162943A

KR20230162943A - 행 구동기 조립체 및 고상 촬상 디바이스

Info

Publication number: KR20230162943A
Application number: KR1020237035415A
Authority: KR
Inventors: 퉁시 왕; 마누엘 모레노-가르시아; 나오키 가와즈
Original assignee: 소니 세미컨덕터 솔루션즈 가부시키가이샤
Priority date: 2021-03-31
Filing date: 2022-03-18
Publication date: 2023-11-29
Also published as: US20240155103A1; CN117015967A; EP4315832A1; WO2022207368A1

Abstract

행 구동기 조립체(13)는 행 구동기 유닛(140)을 포함한다. 행 구동기 유닛(140)은 제어 신호를 화소 회로(100)로 구동하는 버퍼 회로(141)를 포함한다. 버퍼 회로(141)는 높은 버퍼 공급 전압(VDDH) 및 낮은 버퍼 공급 전압(VRL)에 전기적으로 연결된다. 전압 변환기 회로(150)는 낮은 버퍼 공급 전압(VRL)을 버퍼 회로(141)에 공급한다. 에러 검출 회로(160)는 낮은 버퍼 공급 전압(VRL)이 타겟 전압 윈도우 밖에 있을 때 활성 에러 신호(XERROR)를 출력한다.

Description

행 구동기 조립체 및 고상 촬상 디바이스

본 발명은 행 구동기 조립체(row driver assembly) 및 고상 촬상 디바이스(solid-state imaging device)에 관한 것이다. 더 구체적으로, 본 발명은 CMOS 화상 센서 조립체들을 위한 행 구동기 조립체들에 관한 것이다.

고상 촬상 디바이스들 내의 액티브 화상 센서들(active image sensors)은 수신된 방사(radiation) 강도에 비례하여 전류 정격으로 광전류를 생성시키는 광전 변환 요소들을 포함한다. 화소 회로(pixel circuit)는 광전 변환 요소에 의해 발생된 작은 광전류를 비교적 큰 출력 전압으로 변환하고, 다운스트림 아날로그-디지털 변환기(downstream analog-to-digital converter)가 그것을 디지털 신호로 변환한다. 화소 회로는 행 디코더 유닛(row decoder unit)에서 생성된 제어 신호들을 수신하는 수 개의 트랜지스터들을 포함한다. 행 구동기 조립체는 행 디코더 유닛으로부터 수신된 제어 신호들을 구동하고 증폭된 제어 신호들을 화소 회로들에 전달하는 증폭기 회로들(amplifier circuits)을 포함한다. 행 구동기 조립체는 전형적으로 증폭기 회로들에 대한 공급 전압을 생성하기 위한 승압/강압 회로(step-up/step-down circuit)를 포함한다.

오늘날, 노출 방사에 대한 넓은 다이내믹 레인지(dynamic range)를 커버하고 빠른 화상 캡처를 용이하게 하는 고품질, 예를 들어 낮은 화소-대-화소 변동들(pixel-to-pixel variations)을 갖는 고상 촬상 디바이스들에 대한 계속적인 요구가 존재한다. 본 발명은 상기 상황을 고려하여 이루어진 것이며, 따라서 고상 촬상 디바이스들 및 화상 센서들의 기능의 분석 및 평가를 용이하게 하는 행 구동기 유닛 및 고상 촬상 디바이스를 제공하는 것이 바람직하다.

이와 관련하여, 본 발명은 행 구동기 유닛을 포함하는 행 구동기 조립체에 관한 것이다. 행 구동기 유닛은 제어 신호를 화소 회로에 구동하는 버퍼 회로(buffer circuit)를 포함한다. 버퍼 회로는 높은 버퍼 공급 전압 및 낮은 버퍼 공급 전압에 전기적으로 연결된다. 전압 변환기 회로(voltage converter circuit)는 버퍼 회로에 낮은 버퍼 공급 전압을 공급한다. 에러 검출 회로(error detection circuit)는 낮은 버퍼 공급 전압이 타겟 전압 윈도우(target voltage window) 밖에 있을 때 활성 에러 신호(active error signal)를 출력한다.

본 발명은 또한 고상 촬상 디바이스에 관한 것이다. 화소 회로는 광전 변환 요소 및 적어도 하나의 화소 트랜지스터(pixel transistor)를 포함한다. 행 구동기 유닛은 적어도 하나의 화소 트랜지스터를 위한 게이트 신호를 구동하는 버퍼 회로를 포함한다. 버퍼 회로는 높은 버퍼 공급 전압 및 낮은 버퍼 공급 전압에 전기적으로 연결된다. 전압 변환기 회로는 버퍼 회로에 낮은 버퍼 공급 전압을 공급한다. 에러 검출 회로는 낮은 버퍼 공급 전압이 타겟 전압 윈도우 밖에 있을 때 활성 에러 신호를 출력한다.

설명된 실시예들은, 추가의 이점들과 함께, 첨부 도면들과 함께 취해지는 다음의 상세한 설명을 참조함으로써 가장 잘 이해될 것이다.

도 1은 본 기술의 일 실시예에 따른 행 구동기 조립체를 갖는 고상 촬상 디바이스의 구성 예를 나타내는 간략화된 블록도이다.
도 2는 본 기술의 일 실시예에 따른 에러 검출 회로를 포함하는 행 구동기 조립체의 구성 예를 나타내는 간략화된 블록도이다.
도 3은 실시예의 효과들을 논의하기 위한 네거티브 버퍼 공급 전압의 함수로서 백색 화소들(white pixels)의 수를 도시하는 개략도이다.
도 4는 전하 펌프 회로(charge pump circuit)를 포함하는 전압 변환기 회로를 갖는 실시예에 따른 행 구동기 조립체의 구성 예를 나타내는 간략화된 회로도이다.
도 5는 비교기 회로를 포함하는 에러 검출 회로를 갖는 실시예에 따른 에러 검출 회로의 구성 예를 나타내는 간략화된 회로도이다.
도 6은 약한(weak) 또는 중간(moderate) 반전(inversion)에서 동작하는 트랜지스터들을 갖는 입력 회로들을 포함하는 비교기 회로를 갖는 일 실시예에 따른 에러 검출 회로를 위한 비교기 회로의 구성 예를 나타내는 간략화된 회로도이다.
도 7은 본 기술에 따른 에러 검출 회로를 위한 임계치 생성 회로(threshold generation circuit)의 구성 예를 나타내는 간략한 회로도이다.
도 8은 본 기술에 따른 에러 검출 회로를 위해 임계치 생성 회로의 다른 구성 예를 나타내는 간략한 회로도이다.
도 9는 본 기술의 효과를 논의하기 위한 전압 변환기 회로의 또 다른 구성 예를 나타내는 간략화된 회로도이다.
도 10은 본 기술의 행 구동기 조립체의 다른 구성 예를 나타내는 간략화된 결합 블록 및 회로도이다.
도 11은 본 발명의 실시예에 따른 고상 촬상 디바이스의 적층 구조의 일례를 도시하는 도면이다.
도 12는 본 발명에 따른 기술이 적용될 수 있는 다층 고상 촬상 디바이스의 구성 예의 개요를 도시한다.
도 13은 본 발명에 따른 내시경 수술 시스템의 개략적 구성의 예를 도시하는 블록도이다.
도 14는 운송수단 제어 시스템의 개략적인 구성의 예를 도시하는 블록도이다.
도 15는 도 14의 운송수단 제어 시스템의 운송수단 외부 정보 검출부 및 촬상부의 설치 위치의 일례를 설명하는 것을 보조하는 도면이다.

본 발명의 기술들을 구현하기 위한 실시예들(이하에서 "실시예들"이라고도 지칭됨)은 도면들을 사용하여 이하에서 상세히 설명될 것이다. 본 발명의 기술은 실시예들에 한정되지 않고, 실시예들의 각종 수치들 및 그와 유사한 것은 예시적이다. 이하의 설명에서, 동일한 요소들 또는 동일한 기능들을 갖는 요소들은 동일한 참조 부호들로 표시되고, 중복 설명은 생략된다.

전기적으로 연결된 전자 요소들은 직접적인 영구적 저-저항(low-resistive) 연결을 통해, 예를 들어, 도전성 선(conductive line)을 통해 전기적으로 연결될 수 있다. 용어들 "전기적으로 연결된" 및 "신호 연결된"은 또한 영구적 및/또는 일시적 신호 전송 및/또는 에너지 전송에 적합하고 그를 위해 제공되는 다른 전자 요소들을 통한 연결을 포함할 수 있다. 예를 들어, 전자 요소들은 또한 트랜지스터 스위치들, 트랜지스터들 또는 트랜지스터 회로들, 예를 들어 FET들(field effect transistors), FET 회로들, 트랜스미션 게이트들(transmission gates) 등과 같은 전자 스위치들을 통해 전기적으로 연결되고 신호 연결될 수 있다.

트랜지스터의 부하 경로(load path)는 트랜지스터의 제어된 경로(controlled path)이다. 예를 들어, FET의 게이트에 인가되는 전압은 소스와 드레인 사이의 부하 경로를 통한 전류 흐름을 전계 효과에 의해 제어한다.

이하에서는 화상 센서 조립체들의 신뢰성을 개선하기 위한 기술이 강도 판독(intensity read-out)을 위한 특정 타입들의 액티브 화상 센서들의 맥락에서 설명되지만, 이 기술은 다른 타입들의 액티브 화상 센서들, 예를 들어 이벤트-기반 비전 센서들(event-based vision sensors)을 위한 화상 센서들에도 사용될 수 있다.

도 1은 본 기술의 실시예에 따른 화상 센서 조립체(10) 및 신호 처리 유닛(80)을 포함하는 고상 촬상 디바이스(90)의 구성 예를 도시한다.

화상 센서 조립체(10)는 화소 어레이 유닛(pixel array unit)(11), 행 디코더(row decoder)(12), 행 구동기 조립체(13), 판독 회로 및 수평 구동 회로(horizontal driving circuit)를 갖는 열 신호 처리 유닛(column signal processing unit)(14), 및 센서 제어기(15)를 포함할 수 있다.

화소 어레이 유닛(11)은 복수의 화소 회로들(100)을 포함한다. 각각의 화소 회로(100)는 광전 변환 요소, 및 광전 변환 요소에 의해 출력된 신호를 제어하기 위한 다수의 화소 트랜지스터들을 포함한다. 화소 회로들(100)은 강도 판독을 위해 적응된 임의의 액티브 화소 센서들일 수 있다. 화소 트랜지스터들은 FET들, 예를 들어 MOSFET들(금속 산화물 반도체 전계 효과 트랜지스터들)일 수 있다.

화소 어레이 유닛(11)은 반도체 화소 기판에서 모든 액티브 화소 회로들(100)의 광전 변환 요소들이 직선 또는 사행선(meandering line)(선 센서)을 따라 배열된 1차원 화소 배열일 수 있다. 특히, 화소 어레이 유닛(11)은 2차원 어레이일 수 있고, 여기서, 화소 회로들(100)의 광전 변환 요소는 화소 기판의 수평면에서 직선 또는 사행 행들을 따라, 및 직선 또는 사행선들을 따라 배열될 수 있다.

화소 회로들(100)은 열들을 따라 그리고 행들을 따라 연결될 수 있다. 동일한 행에 할당된 화소 회로들(100)의 부분 집합은 화소 행을 형성한다. 동일한 화소 행의 화소 회로들(100)은 공통 제어선들을 공유할 수 있고 동기적으로 어드레싱될 수 있다. 동일한 열에 할당된 화소 회로들(100)의 부분 집합은 화소 열을 형성한다. 동일한 화소 열의 화소 회로들(100)은 적어도 하나의 공통 데이터 신호선(수직 신호선)을 공유한다. 동일한 화소 열의 화소 회로들(100)의 화소 출력 신호들은 시분할 다중화 방법에 따라 동일한 데이터 신호선에 연속적으로 전달된다.

행 디코더(12) 및 행 구동기 조립체(13)는 화소 어레이 유닛(11)의 각각의 화소 회로(100)의 구동을 제어한다. 특히, 행 디코더(12)는 센서 제어기(15)로부터의 어드레스 신호에 따라 행 구동기 조립체(13)에 제어될 화소 회로(100) 또는 화소 행을 지정하기 위한 하나 이상의 제어 신호들을 공급할 수 있다. 행 구동기 조립체(13)는 센서 제어기(15)로부터 공급된 구동기 타이밍 신호들(driver timing signals) 및 행 디코더(12)로부터 공급된 제어 신호들에 따라 화소 회로(100)의 화소 트랜지스터들을 구동할 수 있다.

행 구동기 조립체(13)는 화소 행당 하나 이상의 버퍼 회로들(141)을 갖는 행 구동기 유닛(140)을 포함할 수 있다. 대안으로서, 2개 이상의 화소 행들 또는 모든 화소 회로들(100)는 버퍼 회로들(141) 중 하나, 일부 또는 전부를 공유할 수 있다. 전압 변환기 회로(150)는 행 구동기 유닛(140)에 하나 이상의 공급 전압을 공급한다.

화소 회로들(100)의 출력 신호들(화소 출력 신호들)은 데이터 신호선들을 통해 열 신호 처리 유닛(14)의 판독 회로에 전달된다.

판독 회로는 하나 이상의 ADC(아날로그-디지털 변환기(analog-to-digital converter))들을 포함할 수 있다. 판독 회로는 화소 어레이 유닛(11)이 데이터 신호선들 또는 화소 열들을 포함하는 만큼의 ADC들을 포함할 수 있다. 대안적으로, ADC들의 수는 화소 열들의 수보다 적을 수 있고, 여기서 각각의 ADC는 데이터 신호선들 VSL 중 2개 이상 사이에서 다중화될 수 있다. 각각의 ADC는 각각의 화소 열로부터 연속적으로 판독되는 화소 출력 신호들에 대해 아날로그-디지털 변환을 수행한다. 이를 위해, 각각의 ADC는 비교기, 디지털-아날로그 변환기 DAC, 및 각각의 화소 출력 신호를 디지털 화소 데이터(digital pixel data) DPXS로 변환하는 카운터를 포함할 수 있다.

열 신호 처리 유닛(14)은 화소 열들의 화소 데이터 DPXS를 신호 처리 유닛(80)에 전달하기 위해 판독 회로의 요소들을 제어하는 수평 구동 회로를 더 포함한다. 강도 판독에 더하여 이벤트 검출을 구현하는 화소 회로들(100)에 대해, 판독 회로는 이벤트 데이터를 일시적으로 저장하기 위한 추가 회로들, 예를 들어 래치들(latches), 레지스터들(registers), 또는 다른 타입의 메모리 요소들을 포함할 수 있다.

센서 제어기(15)는 화상 센서 조립체(10)의 다른 구성 요소들을 제어한다. 예를 들어, 센서 제어기(15)는 행 디코더(12)에 주소(address)를 공급할 수 있고 행 구동기 조립체(13)에 구동 타이밍 신호들(driving timing signals)을 공급할 수 있다. 또한, 센서 제어기(15)는 열 신호 처리 유닛(14)을 제어하기 위한 하나 이상의 제어 신호들, 예를 들어, 판독 회로 내의 수평 구동 회로 및 ADC들에 공급할 수 있다.

본 발명은 행 구동기 조립체(13), 특히 전압 변환기 회로(150)에 관한 에러 조건이 다음에 설명되는 바와 같이 충족될 때 활성 에러 신호 XERROR를 출력하는 에러 검출 회로(160)에 관한 것이다.

도 2는 버퍼 회로(141)를 포함하는 행 구동기 유닛(140)을 갖는 행 구동기 조립체(13)를 나타낸다. 버퍼 회로(141)는 높은 버퍼 공급 전압 VDDH 및 낮은 버퍼 공급 전압 VRL에 전기적으로 연결되고, 버퍼링 된 제어 신호 CTR_B를 화소 회로(100)로 구동한다. 전압 변환기 회로(150)는 버퍼 회로(141)에 낮은 버퍼 공급 전압 VRL을 공급한다. 에러 검출 회로(160)는 낮은 버퍼 공급 전압 VRL이 타겟 전압 윈도우(target voltage window) 밖에 있을 때 활성 에러 신호 XERROR를 출력한다.

특히, 정전압원은 전압 기준 전위(voltage reference potential) GND 또는 VSS에 대해 조정된 정전압(regulated constant voltage) VREG을 생성하고 구동할 수 있다. 기준 전압 VREF은 조정된 정전압 VREG으로부터 유도될 수 있다. 전압 변환기 회로(150)는 조정된 정전압 VREG 및 기준 전압 VREF에 기반하여 낮은 버퍼 공급 전압 VRL을 생성할 수 있다. 낮은 버퍼 공급 전압 VRL은 기준 전압 VREF보다 높은 전압 레벨 또는 낮은 전압 레벨을 가질 수 있다. 낮은 버퍼 공급 전압 VRL 및 기준 전압 VREF은 전압 기준 전위 GND에 대해 동일한 극성을 가질 수 있거나 반대 극성들을 가질 수 있다. 특히, 낮은 버퍼 공급 전압 VRL은 네거티브일 수 있다.

전압 변환기 회로(150)는 기준 전압 VREF에 대해 비교적 높은 입력 임피던스(impedance)를 가질 수 있고, 낮은 버퍼 공급 전압 VRL에 대해 비교적 낮은 출력 임피던스를 가질 수 있다. 전압 변환기 회로(150)는 버퍼 회로(141)에 낮은 버퍼 공급 전압 VRL을 공급한다.

버퍼 회로(141)는 낮은 버퍼 공급 전압 VRL 및 높은 버퍼 공급 전압 VRH이 공급되는 액티브 증폭기 회로(active amplifier circuit)를 포함할 수 있다. 전압 변환기 회로(150) 또는 다른 회로는 포지티브의 전압일 수 있는 높은 버퍼 공급 전압 VRH을 공급한다. 전압 변환기 회로(150)는 네거티브 전압일 수 있는 낮은 버퍼 공급 전압 VRL을 공급한다. 높은 버퍼 공급 전압선은 높은 버퍼 공급 전압 VRH을 공급하는 전압원의 출력과 버퍼 회로(141)의 제1 공급 전압 입력을 연결할 수 있다. 낮은 버퍼 공급 전압선은 전압 변환기 회로(150)의 출력과 버퍼 회로(141)의 제2 공급 전압 입력을 연결할 수 있다.

전압 변환기 회로(150)의 출력과 전압 기준 전위 GND 사이에 연결된 출력 캐패시터(159)는 낮은 버퍼 공급 전압 VRL을 평활화할 수 있다. 출력 캐패시터(159)는 몇 마이크로패럿(μF)의 범위에서 비교적 큰 캐패시턴스를 가질 수 있다.

버퍼 증폭기(141)는 버퍼 입력 로우(low) 레벨과 버퍼 입력 하이(high) 레벨 사이에서 교번하는 디지털 화소 제어 신호 CTR를 수신하고, 버퍼 출력 로우 레벨과 버퍼 출력 하이 레벨 사이에서 교번하는 디지털 버퍼링 된 화소 제어 신호 CTR_B를 출력한다. 버퍼 회로(141)는 레벨-시프터(level shifter)로서 효과적일 수 있다. 특히, 버퍼 출력 로우 레벨과 버퍼 입력 로우 레벨은 서로 다르고/다르거나 버퍼 출력 하이 레벨과 버퍼 입력 하이 레벨은 서로 다르다. 버퍼 회로(141)는 화소 제어 신호 CTR에 대해 비교적 높은 입력 임피던스를 가질 수 있고 버퍼링 된 화소 제어 신호 CTR_B에 대해 비교적 낮은 출력 임피던스를 가질 수 있다.

버퍼링 된 및/또는 레벨-시프트된 화소 제어 신호 CTR_B는, 하나의 단일 화소 회로(100)에, 하나 이상의 화소 행들의 화소 회로들(100)에, 화소 행의 일부에, 또는 화상 센서 조립체의 모든 화소 회로들(100)에 전달될 수 있다. 각각의 화소 회로(100)는 광전 변환 요소 및 여러 화소 트랜지스터들, 예를 들어 FET들을 포함할 수 있다. 화소 트랜지스터들은 광전 변환 요소를 플로팅 디퓨전(floating diffusion) 영역에 일시적으로 연결하기 위한 전송 트랜지스터(transfer transistor), 플로팅 디퓨전을 미리 정의된 전위로 미리 설정하기 위한 리셋 트랜지스터(reset transistor), 및 화소 출력 노드를 데이터 신호선에 선택적으로 연결하기 위한 선택 트랜지스터(selection transistor)를 포함할 수 있다.

화소 회로(100)의 타입에 따라, 화소 트랜지스터들은 추가 FET들, 예를 들어 제2 광전 변환 디바이스를 위한 제2 전송 게이트, 또는 플로팅 디퓨전을 둘 이상의 부분으로 분리하기 위한 플로팅 디퓨전 게이트들(floating diffusion gates)을 포함할 수 있다.

버퍼링 된 및/또는 레벨-시프트된 화소 제어 신호 CTR_B는, 단일 화소 회로 또는 복수의 화소 회로들(100), 예를 들어, 화소 행의 모든 화소 회로들(100) 또는 화상 센서 조립체의 모든 화소 회로들(100)의 전송 트랜지스터, 리셋 트랜지스터 및 선택 트랜지스터 중 임의의 것의 게이트에 전달될 수 있다. 전압 변환기 회로(150)는 상이한 기능들을 갖는 화소 트랜지스터들에 대해 상이한 낮은 버퍼 공급 전압들 VRL을 생성하고 공급할 수 있다.

에러 검출 회로(160)는 낮은 버퍼 공급 전압 VRL이 타겟 전압 윈도우 밖에 있을 때 활성 에러 신호 XERROR를 출력한다. 낮은 버퍼 공급 전압 VRL이 타겟 전압 윈도우 밖에 있는지 여부의 정보는 전압 변환기 회로(150)에서 현유하는(on hand) 전압, 예를 들어, 전압 변환기 회로(150)의 내부 전압 또는 입력 전압을, 타겟 전압 윈도우를 정의하는 적절한 임계치 전압들 VTHH, VTHL과 비교함으로써 취득된다.

화상 센서 조립체들의 분석은 일부 화소 트랜지스터들에 대해 낮은 버퍼 공급 전압들 VRL을 부적절하게 설정하는 것이 "백색 화소들"과 같은 특정 화소 결함들의 위험을 증가시킨다는 것을 밝혀냈다. 에러 검출 회로(160)는 낮은 버퍼 공급 전압 VRL을 감시하는 안전 메커니즘을 제공한다. 특히, 에러 검출 회로(160)는 낮은 버퍼 공급 전압 VRL이 화소 결함들의 낮은 위험을 보장하는 그러한 타겟 전압 윈도우들 내에 있는지를 검출한다.

활성 에러 신호 XERROR는 테스트 설비에서 고장난 화상 센서 조립체들을 선별 및/또는 재작업하기 위해, 그리고/또는 타겟 애플리케이션에서의 동작 동안 현재 화상 정보가 에러를 가질 수 있으며 올바르게 동작하지 않는 화소들에 부분적으로 기초할 수 있다는 가능성을 사용자 및/또는 상위 레벨 프로세스 엔티티(higher-level process entity), 예를 들어, 호스트 프로세서(host processor)에 알리기 위해 사용될 수 있다. 예를 들어, 디지털 비전 분야에서, 호스트 프로세서는 그에 따라 모션 추정 루틴들(motion estimation routines)을 적응시키고/거나 사용자에게 알리기 위해 활성 에러 신호 XERROR에 의해 제공되는 정보를 고려할 수 있다.

도 2에 따르면, 전압 변환기 회로(150)는 반전 입력 및 비-반전 입력을 갖는 증폭기 회로(151) 및 전하 펌프 회로(152)를 포함할 수 있다. 전하 펌프 회로(152)는 높은 공급 전압 VDDH, 낮은 공급 전압 VSSH, 및 증폭기 회로(151)의 출력 전압 VC으로부터 낮은 버퍼 공급 전압 VRL을 취득한다. 피드백 네트워크(153)는 낮은 버퍼 공급 전압 VRL을 증폭기 회로(151)의 반전 입력에 피드백한다.

증폭기 회로(151)는 비-반전 입력이 기준 전압 VREF를 수신하고 반전 입력이 피드백 네트워크(153)로부터 피드백 전압을 수신하는 연산 증폭기일 수 있다.

피드백 네트워크(153)는 전압 분할기(voltage divider), 예를 들어, 제1 저항기(154) 및 제2 저항기(155)를 갖는 저항성 분할기(resistive divider)를 포함할 수 있다. 제1 저항기(154)는 조정된 전압 VREG과 증폭기 회로(151)의 반전 입력 사이에 연결된다. 제2 저항기(155)는 전하 펌프 회로(152)의 출력과 증폭기 회로(151)의 반전 입력 사이에 연결된다. 반전 입력에서 태핑된(tapped) 감지 전압(sense voltage) Vsense은 특히 제1 저항기(154)의 전기 저항 R1 및 제2 저항기(155)의 전기 저항 R2의 함수이다. 증폭기 회로(151)는 반전 입력에서의 전압(감지 전압 Vsense)이 기준 전압 VREF에 근사하도록 출력 전압 VC을 구동하고, 여기서 감지 전압 Vsense과 기준 전압 VREF 사이의 차이는 밀리볼트(mVolts)의 범위에 있다.

증폭기 회로(151)의 출력 전압 VC은 증폭기 회로(151)의 출력 전압 VC을 입력 전압으로서 수신하는 전하 펌프 회로(150)에 전달된다. 증폭기 회로(151)는 높은 공급 전압 VDDH, 낮은 공급 전압 VDDL 및 적어도 하나의 제어 신호 RCLK를 더 수신한다. 전하 펌프 회로(150)는 입력 전압 VC을 상승 또는 하강 또는 반전시키기 위해 일시적인 에너지 전하 저장을 위한 하나 이상의 캐패시터를 사용한다. 전하 펌프 회로(150)는 용량성 스위칭에 의해 낮은 버퍼 공급 전압 VRL을 생성하며, 여기서 낮은 버퍼 공급 전압 VRL은 증폭기 회로(151)의 출력 전압 VC의 함수이다.

도 3은 화상 센서 조립체들에서의 "백색 화소" 에러의 통계적 분석의 결과를, 노출 동안 전송 게이트 전압의 함수로서 검출된 백색 화소들의 수를 플로팅(plotting)하는 그래프로서 도시한다. 전송 게이트 전압은 버퍼링 된 전송 신호의 전압 레벨의 함수이며, 여기서 버퍼링 된 전송 신호의 로우 레벨은 낮은 버퍼 공급 전압 VRL에 의존한다. 노출(exposure)을 위한 공칭 전송 게이트(nominal transfer gate) 전압은 대략 -1.2V이다. 노출을 위한 전송 게이트 전압이 -0.8V보다 덜 네거티브 값들로 증가할 때, 검출되는 백색 화소들의 수는 상당히 증가한다. 에러 검출 회로(160)는 낮은 버퍼 공급 전압 VRL을 감시하는 안전 메커니즘을 제공한다. 특히, 에러 검출 회로(160)는 전송 게이트 신호를 공급하는 버퍼 회로(141)의 낮은 버퍼 공급 전압 VRL이 백색 화소들의 수가 미리 정의된 한계 미만인 것을 보장하는 타겟 전압 윈도우 내에 있는지를 검출할 수 있다.

도 4는 전하 펌프 캐패시턴스(156) 및 전하 펌프 캐패시턴스(156)에 전기적으로 연결된 스위치들(157)을 포함하는 전하 펌프 회로(152)를 갖는 실시예를 도시한다. 전하 펌프 회로(152)는 전하 펌프 캐패시턴스(156)를 증폭기 회로(151)의 출력에, 높은 공급 전압 VDDH에, 낮은 공급 전압 VSSH에 그리고 전하 펌프 출력 노드(charge pump output node) CPON에 교대로 연결함으로써 낮은 버퍼 공급 전압 VRL을 취득한다.

예를 들어, 전하 펌프 회로(152)의 스위치들은 제1 FET(251), 제2 FET(252), 제3 FET(253) 및 제4 FET(254)를 포함할 수 있고, 전하 펌프 회로(152)는 증폭기 출력 전압 VC를 반전시키는 기능을 가질 수 있다. 스위치들 각각은 n 채널 FET 또는 p 채널 FET일 수 있고, 채널 타입은 각각의 FET에 의해 스위칭될 전압 레벨들에 기초하여 선택된다.

스위치 제어 회로(158)는 클락 신호(clock signal) RCK를 수신하고, 하나, 둘 또는 그 이상의 디지털 스위치 제어 신호들을 출력할 수 있다. 도 4는 예시의 목적으로 4개의 상이한 스위치 제어 신호들 Sw1, Sw2, Sw3, Sw4을 도시하고, 다른 시점들에서 각각의 스위치가 스위칭하는 스위치 제어 회로(158)의 실시예들을 포함한다. 다른 예들에 따르면, 스위치들은 쌍으로 스위칭할 수 있는데, 즉 스위치들(157) 중 처음 2개는 동기적으로 스위칭하고 다른 2개도 역시 동기적으로 스위칭할 수 있다. 그러한 경우에, 동일한 쌍의 스위치들이 동일한 채널 타입을 갖는다면, 하나는 처음 2개의 스위치에 대한 것이고 하나는 다른 2개의 스위치에 대한 것인, 2개의 스위치 제어 신호만이 요구된다. 그리고 2쌍의 스위치들이 반대로 스위칭되면, 경우에 따라 하나의 단일 스위치 제어 신호가 충분할 수 있다.

제1 FET(251)의 부하 경로는 증폭기 회로(251)의 출력과 제1 스위칭 노드 SN1 사이에 연결된다. 제1 스위치 제어 신호 Sw1은 제1 FET(251)의 게이트에 전달된다.

제2 FET(252)의 부하 경로는 제1 공급 전위 V1와 제2 스위칭 노드 SN2 사이에 연결된다. 제2 스위치 제어 신호 Sw2는 제2 FET(252)의 게이트에 전달된다.

제3 FET(253)의 부하 경로는 제1 스위칭 노드 SN1과 제2 공급 전위 V2 사이에 연결된다. 제3 스위치 제어 신호 Sw3는 제3 FET(253)의 게이트에 전달된다.

제4 FET(254)의 부하 경로는 제2 스위칭 노드 SN2와 출력 노드 CPON 사이에 연결된다. 제4 스위치 제어 신호 Sw4는 제4 FET(254)의 게이트에 전달된다.

전하 펌프 캐패시터(156)는 제1 스위칭 노드 SN1에 연결된 제1 전극(제1 단자), 및 제2 스위칭 노드 SN2에 연결된 제2 전극(제2 단자)을 갖는다.

제1 전위 V1은 제2 전위 V2 이하일 수 있다. 예를 들어, 제1 전위 V1은 전압 기준 전위 GND(또는 VSS)와 동일하거나 근사한 전압일 수 있는 낮은 공급 전압 VSSH일 수 있다. 제2 전위 V2는 높은 공급 전압 VDDH일 수 있다.

제1 전하 펌프 위상에 대해, 제1 및 제2 스위치 제어 신호들 SW1, SW2는 제1 및 제2 FET들(251, 252)을 턴 온할 수 있고, 제3 및 제4 스위치 제어 신호들 SW3, SW4는 제3 및 제2 FET들(253, 254)을 턴 오프할 수 있다. 전하 펌프 캐패시터(156)는 VC와 VSSH 사이의 차이로부터 생기는 캐패시터 전압 Vcap으로 충전된다.

제2 전하 펌프 위상에 대해, 제1 및 제2 스위치 제어 신호들 SW1, SW2는 제1 및 제2 FET들(251, 252)을 턴 오프할 수 있고, 제3 및 제4 스위치 제어 신호들 SW3, SW4는 제3 및 제2 FET들(253, 254)을 턴 온할 수 있다. 출력 노드 CPON에서의 전압은 VDDH와 캐패시터 전압 Vcap 사이의 차이로부터 기인한다. Vcap이 VDDH보다 크면, 전압 변환기 회로(150)의 출력 전압(낮은 버퍼 공급 전압 VRL)은 네거티브이다.

출력 노드 CPON와 전압 기준 전위 GND 사이에 연결된 출력 캐패시터(159)는 전하 펌프 회로(152)로부터 도 2의 버퍼 회로(141)로 공급되는 낮은 버퍼 공급 전압 VRL을 평활화할 수 있다.

증폭기 회로(151)의 반전 입력과 에러 검출 회로(160)의 입력은 전기적으로 연결될 수 있다. 즉, 감지 신호 Vsense는 증폭기 회로(151)의 반전 입력으로부터 태핑되어 에러 검출 회로(160)의 입력에 전달된다.

도 5에 나타난 바와 같이, 에러 검출 회로(160)는 높은 임계치 전압(high threshold voltage) VTHH에 전기적으로 연결된 제1 임계 입력 및 낮은 임계치 전압(low threshold voltage) VTHL에 전기적으로 연결된 제2 임계 입력을 갖는 비교기 회로(161)를 포함할 수 있다. 비교기 회로(161)는 에러 검출 회로(160)의 입력에서의 신호가 높은 임계치 전압 VTHH보다 높거나 낮은 임계치 전압 VTHL보다 낮을 때에만 활성 에러 신호 XERROR를 출력한다.

이를 위해, 비교기 회로(161)는 감지 신호 Vsense를 높은 임계치 전압 VTHH와 비교하는 제1 스테이지(1611) 및 감지 신호 Vsense를 낮은 임계치 전압 VTHL과 비교하는 제2 스테이지(1612)를 포함할 수 있다. OR 게이트(1613)는 제1 스테이지(1611)의 출력 신호 VCH 및 제2 스테이지(1612)의 출력 신호 VCL를 수신하고 비교기 출력 신호 CmpOut를 생성할 수 있다. 레벨 시프터(level shifter)(1614)는 활성 에러 신호 XERROR를 처리하는 추가 전자 회로들과 인터페이스하기 위해 디지털 활성 에러 신호 XERROR의 전압 레벨들을 조정할 수 있다.

도 6은 비교기 회로(161)의 제1 스테이지(1611)의 상세를 도시한다. 제2 스테이지(1612)는 동일한 구성을 가질 수 있다.

비교기 회로(161)는 약한 또는 중간 반전(WI)에서 동작하도록 구성된 트랜지스터들을 포함하는 입력 회로들(162), 강한 반전(strong inversion)(SI)에서 동작하도록 구성된 트랜지스터들을 포함하는 전류원 회로들(163), 및 강한 반전(SI)에서 동작하도록 구성된 트랜지스터들을 포함하는 전류 미러(current mirror) 및 다른 부하 회로들(164)을 포함할 수 있다. 이러한 구성에서, 비교기 회로(161)의 오프셋(offset)은 낮다. 바이어스 전류(bias current)는 수 마이크로암페어(μA)의 범위에 있을 수 있고 감도는 몇 밀리볼트(mV)의 범위에 있을 수 있다.

도 7은 정전압원을 사용하여 전압 변환기 회로(150) 및 에러 검출 회로(160)에 사용되는 전압들 중 일부를 도출하는 것에 관한 것이다.

이를 위해, 화상 센서 조립체는 조정된 전압 VREG와 전압 기준 전위 GND 사이에 직렬로 전기적으로 배열된 복수의 단위 저항기들(171_1,..., 171_n)을 포함하는 저항기 래더(resistor ladder)(170)를 포함할 수 있다. 에러 검출 회로(160)는 전기적으로 이웃하는 단위 저항기들(171) 사이의 저항기 래더(170)의 태핑 노드들(tapping nodes)로부터 높은 임계치 전압 VTHH 및 낮은 임계치 전압 VTHL을 취득한다.

저항기 래더(170)의 제1 단부는 조정된 전압 VREG를 공급하는 포지티브 전압 공급선에 연결된다. 저항기 래더(170)의 제2 단부는 전압 기준 전위 GND를 분배하는 전압 기준선에 연결된다. 단위 저항기들(171)의 수는 대략 100일 수 있다. 예로서, 조정된 전압 VREG는 1.5V일 수 있고, 저항기 래더(170)의 이웃하는 노드들 사이의 전압 스텝들(voltage steps)은 15mV일 수 있다. 기준 전압 VREF 또는 기준 전압 VREF의 사본은 455mV를 공급하는 저항기 래더의 노드로부터 직접 태핑될 수 있다.

단위 저항기들(171)은 서로 편차가 작게 형성될 수 있다. 단위 저항기들(171)의 저항에 영향을 미치는 프로세스 편차들은 전형적으로 동일한 방식으로 모든 단위 저항기들(171)에 영향을 미치고, 저항기 래더(170)로부터 태핑된 전압들에 단지 낮은 영향을 미친다. 저항기 래더의 태핑 노드들은 조정된 전압 VREG으로부터 직접 유도된 정확한 기준 전압들을 제공한다.

도 5의 비교기 회로(161)에 대한 기준 전압 VREF 및 임계치 전압들 VTHH, VTHL은 조정된 전압 VREG로부터 동일한 방식으로 의존하는 전압들로부터 도출된다. 예시된 실시예에서, 도 5의 비교기 회로(161)에 대한 기준 전압 VREF 및 임계치 전압들 VTHH, VTHL은 동일한 저항기 래더(170)의 상이한 노드들로부터 도출된다.

제1 멀티플렉서(181)의 아날로그 입력들은 저항기 래더(170)의 상이한 태핑 노드들에 연결되고, 제1 멀티플렉서(181)의 출력은 도 5의 비교기 회로(161)의 제1 임계 입력에 연결된다. 제2 멀티플렉서(182)의 아날로그 입력들은 저항기 래더(170)의 상이한 태핑 노드들에 연결되고, 제2 멀티플렉서(182)의 출력은 도 5의 비교기 회로(161)의 제2 임계 입력에 연결된다. 제1 및 제2 멀티플렉서(181, 182)에 대한 태핑 노드들은, 제2 멀티플렉서(182)에 가장 높은 전압을 제공하는 태핑 노드가 제1 멀티플렉서(181)에 가장 낮은 전압을 제공하는 태핑 노드보다 더 높은 전압을 제공할 수 있다는 의미에서 중첩될 수 있다. 멀티플렉서에 대한 제어 워드들(control words)은 레지스터들에서 일시적으로 래치(latch)될 수 있거나 영구적으로 프로그램될 수 있다. 멀티플렉서들(181, 182)을 제어하기 위한 레지스터들은 예로서 도 1의 센서 제어기(15) 및/또는 상위 레벨 프로세스 엔티티에 대해 액세스 가능할 수 있다.

상위 프로세스 엔티티, 예를 들어, 도 1에 도시된 센서 제어기(15)는 디지털 멀티플렉서 제어 신호들(M10, ..., M1k, M20, ..., M2k)을 생성할 수 있고, 멀티플렉서 제어 신호들(M11, ... M1k)을 제1 멀티플렉서(181)의 제어 입력들에 전달할 수 있고, 멀티플렉서 제어 신호들(M20, ..., M2k)을 제2 멀티플렉서(182)의 제어 입력들에 전달할 수 있다. 대안적으로, 화상 센서 조립체의 모니터/서비스 인터페이스는 멀티플렉서 제어 신호들(M10, ..., M1k, M20, ..., M2k)을 수신할 수 있고, 멀티플렉서 제어 신호들(M10, ..., M1k, M20, ..., M2k)을 제1 및 제2 멀티플렉서(181, 182)의 제어 입력들에 전달할 수 있다.

수신된 멀티플렉서 제어 신호들(M10, ..., M1k)에 응답하여, 제1 멀티플렉서(181)는 아날로그 입력들(D1, ..., DN) 중 하나를 선택하여, 저항기 래더(170)의 각각의 태핑 노드를 도 5에 나타난 비교기 회로(161)의 높은 임계 입력과 전기적으로 연결한다. 수신된 멀티플렉서 제어 신호들(M20, ..., M2k)에 응답하여, 제2 멀티플렉서(182)는 아날로그 입력들(D1, ..., DN) 중 하나를 선택하여, 저항기 래더(170)의 각각의 태핑 노드를 도 5에 나타난 비교기 회로(161)의 낮은 임계 입력과 전기적으로 연결시킨다.

도 8은 정전류원들을 사용하여 전압 변환기 회로(150) 및 에러 검출 회로(160)에 사용되는 전압들의 일부를 도출하는 것에 관한 것이다.

저항기 래더(170)는 전기적으로 직렬로 배열된 복수의 단위 저항기들(171_1, ..., 171_n)을 포함한다. 튜닝 가능한 전류원 회로(tunable current source circuit)(185)는 저항기 래더(170)를 통해 튜닝 가능한 정전류(tunable constant current)를 가한다. 에러 검출 회로(150)는 전기적으로 이웃하는 단위 저항기들(171) 사이의 저항기 래더(170)의 전기적 태핑 노드들로부터 높은 임계치 전압 VTHH 및 낮은 임계치 전압 VTHL을 취득한다.

튜닝 가능한 전류원 회로(185)는 전류-전압 변환기 스테이지(current-to-voltage converter stage)(191) 및 스위칭 가능한 전압-전류 변환기 스테이지(switchable voltage-to-current converter stage)(192)를 갖는 전류 미러(190)을 포함한다. 전류-전압 변환기 스테이지(191)의 부하 경로는 전류 미러에 기초한 바이어싱(biasing) 회로(195)를 포함할 수 있다.

스위칭 가능한 전압-전류 변환기 스테이지(192)는 공급 전압 VH와 저항기 래더(170)의 제1 단위 저항기(171_1) 사이에 전기적으로 병렬로 연결된 복수의 변환기 경로들을 포함할 수 있다. 각각의 변환기 경로는 서로 직렬로 전기적으로 연결된 전압-전류 변환기 트랜지스터(193) 및 트랜지스터 스위치(194)를 포함할 수 있다. 전압-전류 변환기 트랜지스터들(193)의 게이트들은 서로 전기적으로 연결될 수 있다.

저항기 래더의 노드들(T1, ..., T4) 중 선택된 노드들은 도 5의 비교기 회로(161)에 대한 높은 임계치 전압 VTHH를 출력하는 멀티플렉서 스테이지(198)의 아날로그 입력들에 연결된다. 상위 프로세스 엔티티, 예를 들어 도 1의 센서 제어기(15) 또는 호스트 프로세서는 적절한 높은 임계치 전압 VTHH을 선택하기 위해 멀티플렉서 스테이지(195)의 제어 입력들 및 트랜지스터 스위치들(194)을 제어한다.

도 7의 실시예에서와 같이 전압들을 복사하는 대신에, 도 8의 구현은 전류들을 복사함으로써 작동한다. 저항기 래더(170)를 바이어싱하기 위한 튜닝 가능한 전류를 갖기 위해 마스터 전류로부터 생성된 바이어스 전류(bias current)가 복사된다. 태핑을 위해 상이한 노드들이 선택될 수 있고, 6개의 1b-멀티플렉서들을 사용함으로써 높은 및 낮은 임계치 전압들 VTHH, VTHL이 취득된다.

특히, 바이어스 전류 IB는 마스터 전류를 사용함으로써 취득되며, 여기서 전류 미러들 및 전류원들은 양호한 매칭을 보장하도록 크기가 정해진다. 경우마다 특정 전압 스텝, 예를 들어, 15mV가 달성될 수 있는 방식으로 바이어스 전류의 단면들이 생성된다. 디폴트 동작의 정의는 관심 있는 각각의 네거티브 버퍼 공급 전압에 대해 그에 따른 태핑 노드들을 선택하는 것을 포함한다. 바이어스 전류의 튜닝은 15mV의 스텝들로 높은 및 낮은 임계치 전압들 VTHH, VTHL 모두에 대해 200mV보다 큰 범위를 커버하는 것을 용이하게 한다. 검출 방식은 바이어스 전류를 프로그래밍하고 요구되는 정확도 및 타겟 전압을 충족시키기 위해 적합한 태핑 노드의 선택을 위해 1b 멀티플렉서들을 구성함으로써 정의된다.

더 낮은 임계치 전압 VTHL에 대해 유사한 방식이 적용될 수 있다. 차이는 단지 멀티플렉서 스테이지(198)의 아날로그 입력들에 연결되는 태핑 노드들의 선택일 수 있다. 동일한 저항기 래더(170)는 높은 임계치 전압 VTHH 및 낮은 임계치 전압 VTHL 둘 다에 대한 태핑 노드들을 제공할 수 있다. 동일한 또는 상이한 등가 블록들(equivalent blocks)이 감시될 각각의 전압에 대해 제공될 수 있다.

도 9는 제1 저항기(154)의 전기 저항 에 대한 제2 저항기(155)의 전기 저항 의 비가 1.65/1.05인, 높은 및 낮은 임계치 전압들 VTHH, VTHL을 결정하기 위한 예를 나타낸다. 결과적인 감쇠 계수 DF=R1/(R1+R2)는 0.39이다. (네거티브) 타겟 전압 윈도우의 중심은 V=-1.2V인 것으로 가정된다. 허용오차 윈도우(tolerance window)는 ±20%고, 이는 낮은 버퍼 공급 전압 VRL에 대해 -1.2V±240mV의 타겟 전압 윈도우를 초래할 것이다. 감지 전압 Vsense에 대한 각각의 타겟 전압 윈도우는 윈도우 범위를 감쇠 계수 DF와 곱하는 것, 즉, ±240mV*DF=93.6mV로부터 발생한다. ±93.6mV는 감지 전압 Vsense에 대해 VREF=0.455V 주위의 허용 가능한 윈도우를 제공한다. 도 7 또는 도 8의 저항기 래더들(170)로부터의 탭들은 감지 전압 Vsense에 대한 ±93.6mV 허용오차 윈도우에 근사하도록 그에 따라 선택된다.

도 1의 행 구동기 유닛(140)은 상이한 낮은 버퍼 공급 전압들을 공급하도록 구성된 복수의 전압 변환기 회로(150)를 포함할 수 있고, 전압 변환기 회로들(150) 각각에 대한 에러 검출 회로(160)를 포함할 수 있다.

도 10은 각각의 화소 회로(100)가 광전 변환 요소들로서의 단일 대형 포토다이오드 SP1 및 단일 소형 포토다이오드 SP2, 화소내 플로팅 캐패시터(in-pixel floating capacitor) FC, 화소내 확장 캐패시터(in-pixel extension capacitor) EC 및 6개의 화소 트랜지스터들을 포함하는 높은 다이내믹 레인지 고상 촬상 디바이스를 나타낸다.

대형 포토다이오드 SP1은 소형 포토다이오드 SP2의 약 10배일 수 있는 높은 감도를 갖는다. 화소 트랜지스터들은, 데이터 신호선 VSL에 정전류원이 연결된 소스 팔로워(source follower) 구성으로, 대형 포토다이오드 SP1용의 전송 게이트 TGL, 플로팅 디퓨전 게이트 FDG, 플로팅 캐패시터 게이트(floating capacitor gate) FCG, 리셋 트랜지스터 RST, 선택 트랜지스터 SEL, 및 증폭기 트랜지스터(amplifier transistor) AMP를 포함한다.

플로팅 디퓨전 게이트 FDG는 플로팅 디퓨전을 두 부분 FD1 및 FD2로 분리한다. 플로팅 캐패시터 FC는 소형 포토다이오드 SP2의 캐소드(cathode)와 FCVDD의 공급 전압을 갖는 상대 전극(counter electrode) 사이에 연결될 수 있다. 확장 캐패시터 EC는 행 구동기 유닛(140)에 의해 구동되는 상대 전극과 FD2 사이에 연결될 수 있다.

다른 실시예들은 플로팅 디퓨전 게이트 FDG 및 플로팅 캐패시터 게이트 FCG가 플로팅 디퓨전을 3개의 부분들로 분리하도록, 소형 포토다이오드 SP2의 캐소드와 플로팅 캐패시터 FC 사이에 소형 포토다이오드 SP2를 위한 전송 게이트로서 제7 트랜지스터를 제공할 수 있다.

버퍼 회로들(141_1, ..., 141_6)은 화소 회로들(100)에 대한 버퍼링 된 제어 신호들을 구동한다. 제1 버퍼 회로(141_1)는 플로팅 캐패시터 게이트 신호 SFCG를 수신하고, 버퍼링 된 및/또는 레벨 시프트된 플로팅 캐패시터 게이트 신호 SFCG_B를 구동한다. 제1 버퍼 회로(141_1)의 출력은 플로팅 캐패시터 게이트 FCG에 연결된다.

제2 버퍼 회로(141_2)는 리셋 트랜지스터 신호 SRST를 수신하고 버퍼링 된 및/또는 레벨 시프트된 리셋 트랜지스터 신호 SRST_B를 구동한다. 제2 버퍼 회로(141_2)의 출력은 리셋 트랜지스터 RST의 게이트에 연결된다.

제3 버퍼 회로(141_3)는 보조 신호 SFHG를 수신하고 버퍼링 된 및/또는 레벨-시프트된 보조 신호 SFHG_B를 구동한다. 제3 버퍼 회로(141_3)의 출력은 확장 캐패시터 EC의 상대 전극에 연결된다.

제4 버퍼 회로(141_4)는 플로팅 디퓨전 게이트 신호 SFDG를 수신하고 버퍼링 된 및/또는 레벨 시프트된 플로팅 디퓨전 게이트 신호 SFDG_B를 구동한다. 제4 버퍼 회로(141_4)의 출력은 플로팅 디퓨전 게이트 FDG에 연결된다.

제5 버퍼 회로(141_5)는 대형 포토다이오드 SP1에 대한 전송 게이트 신호 STGL를 수신하고 버퍼링 된 및/또는 레벨 시프트된 전송 게이트 신호 STGL_B를 구동한다. 제5 버퍼 회로(141_5)의 출력은 대형 포토다이오드 SP1을 위한 전송 게이트 TGL에 연결된다.

제6 버퍼 회로(141_6)는 선택 트랜지스터 신호 SSEL를 수신하고 버퍼링 된 및/또는 레벨-시프트된 선택 트랜지스터 신호 SSEL_B를 구동한다. 제6 버퍼 회로(141_6)의 출력은 선택 트랜지스터 SEL의 게이트에 연결된다.

버퍼 회로들(141_1, ..., 141_6)에는 동일한 포지티브 높은 버퍼 공급 전압 VDDHVS가 공급된다. 각각의 버퍼 회로(141, ..., 141_6)에는 개별적인 낮은 버퍼 공급 전압이 공급될 수 있으며, 여기서 각각의 개별적인 낮은 버퍼 공급 전압은 예를 들어 -0.1V 내지 -2.0V의 범위에서 네거티브일 수 있다.

특히, 행 구동기 조립체(13)는 제1 낮은 버퍼 공급 전압 VRLFC를 생성하고 제1 낮은 버퍼 공급 전압 VRLFC를 제1 버퍼 회로(141_1)에 공급하는 전압 변환기 회로(150)를 포함할 수 있다. 다른 전압 변환기 회로(150)는 제2 낮은 버퍼 공급 전압 VRLR을 생성하고, 제2 낮은 버퍼 공급 전압 VRLR을 제2 버퍼 회로(141_2)에 공급한다. 다른 전압 변환기 회로(150)는 제3 낮은 버퍼 공급 전압 VRLFH을 생성하고, 제3 낮은 버퍼 공급 전압 VRLFH을 제3 버퍼 회로(141_3)에 공급한다.

다른 전압 변환기 회로(150)는 제4 낮은 버퍼 공급 전압 VRLFD을 생성하고, 제4 낮은 버퍼 공급 전압 VRLFD을 제4 버퍼 회로(141_4)에 공급한다. 다른 전압 변환기 회로(150)는 제5 낮은 버퍼 공급 전압 VRLTL을 생성하고, 제5 낮은 버퍼 공급 전압 VRLTL을 제5 버퍼 회로(141_5)에 공급한다. 다른 전압 변환기 회로(150)는 제6 낮은 버퍼 공급 전압 VRLS를 생성하고, 제6 낮은 버퍼 공급 전압 VRLS을 제6 버퍼 회로(141_6)에 공급한다.

개별 타겟 전압 윈도우들을 갖는 에러 검출 회로들(160)은 선택된 것들에 또는 모든 낮은 버퍼 공급 전압들에 할당될 수 있다.

제1 에러 검출 회로(160)는 제1 낮은 버퍼 공급 전압 VRLFC가 타겟 윈도우 밖에 있을 때 제1 활성 에러 신호 XERRLFC를 출력한다. 제2 에러 검출 회로(160)는 제2 낮은 버퍼 공급 전압 VRLR이 타겟 윈도우 밖에 있을 때 제2 활성 에러 신호 XERRLR를 출력한다. 제3 에러 검출 회로(160)는 제3 낮은 버퍼 공급 전압 VRLFH가 타겟 윈도우 밖에 있을 때 제3 활성 에러 신호 XERRLFH를 출력한다. 제4 에러 검출 회로(160)는 제4 낮은 버퍼 공급 전압 VRLFD가 타겟 윈도우 밖에 있을 때 제4 활성 에러 신호 XERRLFD를 출력한다. 제5 에러 검출 회로(160)는 제5 낮은 버퍼 공급 전압 VRLTL이 타겟 윈도우 밖에 있을 때 제5 활성 에러 신호 XERRLTL을 출력한다. 제6 에러 검출 회로(160)는 제6 낮은 버퍼 공급 전압 VRLS가 타겟 윈도우 밖에 있을 때, 제6 활성 에러 신호 XERRLS를 출력한다.

도 11은 복수의 화소들이 어레이 형태에서 매트릭스처럼 배열된 고상 촬상 디바이스(23020)의 적층 구조의 일례를 나타내는 사시도이다. 각각의 화소는 적어도 하나의 광전 변환 요소를 포함한다.

고상 촬상 디바이스(23020)는 제1 칩(상부 칩)(910)과 제2 칩(하부 칩)(920)의 적층 구조를 갖는다. 적층된 제1 및 제2 칩(910, 920)은 제1 칩(910)에 형성된 TC(S)V들(Through Contact (Silicon) Vias)을 통해 서로 전기적으로 연결될 수 있다. 고상 촬상 디바이스(23020)는 제1 및 제2 칩(910, 920)이 웨이퍼 레벨에서 함께 접합되고 다이싱(dicing)에 의해 절단되는 방식으로 적층 구조를 갖도록 형성될 수 있다.

상부 및 하부 2개의 칩들의 적층 구조에서, 제1 칩(910)은 각각의 화소 회로의 적어도 하나의 아날로그 구성 요소, 예를 들어, 어레이 형태로 배열된 광전 변환 요소들을 포함하는 아날로그 칩(센서 칩)일 수 있다.

예를 들어, 제1 칩(910)은 이전 도면들을 참조하여 전술된 바와 같이 화소 회로들의 광전 변환 요소들만을 포함할 수 있다. 대안적으로, 제1 칩(910)은 각각의 화소 회로의 추가 요소들을 포함할 수 있다. 예를 들어, 제1 칩(910)은, 광전 변환 요소 외에도, 적어도 전송 트랜지스터, 리셋 트랜지스터, 증폭기 트랜지스터, 및/또는 화소 회로들의 선택 트랜지스터를 포함할 수 있다. 대안적으로, 제1 칩(910)은 화소 회로의 각각의 요소를 포함할 수 있다.

제2 칩(920)은 주로 화소 회로들 및 전류 제어 회로들을 완성하기 위해 제1 칩(910) 상의 요소들을 보완하는 요소들을 포함하는 논리 칩(logic chip)(디지털 칩)일 수 있다. 제2 칩(920)은 또한 아날로그 회로들, 예를 들어, TCV들을 통해 제1 칩(910)으로부터 전송된 아날로그 신호들을 양자화하는 회로들을 포함할 수 있다. 예를 들어, 제2 칩(920)은 행 구동기 조립체의 구성 요소들의 전부 또는 적어도 일부를 포함할 수 있다.

제2 칩(920)은 하나 이상의 본딩 패드 BPD를 가질 수 있고, 제1 칩(910)은 제2 칩(920)에 와이어-본딩(wire-bonding)하는 데 사용하기 위한 개구들(openings) OPN을 가질 수 있다. 2개의 칩들(910, 920)의 적층된 구조를 갖는 고상 촬상 디바이스(23020)는 다음과 같은 특성 구성을 가질 수 있다:

제1 칩(910)과 제2 칩(920) 사이의 전기적 연결은, 예를 들어, TCV를 통해 수행된다. TCV들은 칩 단부들(ends)에 또는 패드 영역과 회로 영역 사이에 배열될 수 있다. 제어 신호들을 전송하고 전력을 공급하기 위한 TCV들은, 예를 들어, 고상 촬상 디바이스(23020)의 4개의 코너들에 주로 집중될 수 있고, 이에 의해 제1 칩(910)의 신호 배선 면적(signal wiring area)이 감소될 수 있다.

도 12는 고상 촬상 디바이스(23010, 23020)의 개략적인 구성 예를 나타낸다.

도 12의 A 부분에 나타난 단층 고상 촬상 디바이스(23010)는 단일 다이(single die)(반도체 기판)(23011)를 포함한다. 화소 영역(23012)(광전 변환 요소들), 제어 회로(23013)(판독 회로, 임계치 제어기), 및 논리 회로(23014)(화소 회로의 일부들, 행 구동기)가 단일 다이(23011) 상에 장착 및/또는 형성된다. 화소 영역(23012)에서, 화소들은 어레이 형태로 배치된다. 제어 회로(23013)는 화소들의 구동 제어를 포함하는 각종 제어를 행한다. 논리 회로(23014)는 신호 처리를 수행한다.

도 12의 B 및 C 부분은 적층 구조를 갖는 다층 고상 촬상 디바이스(23020)의 개략 구성 예를 나타낸다. 도 12의 B 및 C 부분에 나타난 바와 같이, 고상 촬상 디바이스(23020)에는 2개의 다이들(칩들), 즉 센서 다이(23021)(제1 칩) 및 논리 다이(23024)(제2 칩)가 적층되어 있다. 이들 다이는 전기적으로 연결되어 단일 반도체 칩을 형성한다.

도 12의 B 부분을 참조하면, 화소 영역(23012) 및 제어 회로(23013)는 센서 다이(23021) 상에 형성되거나 장착되고, 논리 회로(23014)는 논리 다이(23024) 상에 형성되거나 장착된다. 논리 회로(23014)는 이전 도면들을 참조하여 설명된 바와 같이 화소 회로들 및 행 구동기 조립체의 적어도 일부들을 포함할 수 있다. 화소 영역(23012)은 적어도 광전 변환 요소들을 포함한다.

도 12의 C 부분을 참조하면, 화소 영역(23012)은 센서 다이(23021) 상에 형성되거나 장착되는 반면, 제어 회로(23013) 및 논리 회로(23014)는 논리 다이(23024) 상에 형성되거나 장착된다.

다른 예(도시되지 않음)에 따르면, 화소 영역(23012) 및 논리 회로(23014), 또는 화소 영역(23012) 및 논리 회로(23014)의 부분들은 센서 다이(23021) 상에 형성되거나 장착될 수 있고, 제어 회로(23013)는 논리 다이(23024) 상에 형성되거나 장착된다.

도 13은 본 발명 내용(본 기술)의 일 실시예에 따른 기술이 적용될 수 있는 내시경 수술 시스템(endoscopic surgery system)의 개략 구성의 일례를 나타낸 도면이다.

도 13에서, 외과의(의사)(11131)가 환자 침대(11133) 상에서 환자(11132)에 대한 수술을 수행하기 위해 내시경 수술 시스템(11000)을 사용하는 상태가 도시되어 있다. 도시된 바와 같이, 내시경 수술 시스템(11000)은 내시경(11100), 공기배증 관(pneumoperitoneum tube)(11111) 및 에너지 디바이스(11112)와 같은 다른 수술 도구들(11110), 내시경(11100)을 그 위에 지지하는 지지 암 장치(supporting arm apparatus)(11120), 및 내시경 수술을 위한 다양한 장치가 장착되는 카트(11200)를 포함한다.

내시경(11100)은 환자(11132)의 체강(body cavity) 내로 삽입될 그의 원위단부(distal end)로부터 미리 결정된 길이의 영역을 갖는 렌즈 배럴(lens barrel)(11101), 및 렌즈 배럴(11101)의 근위단부(proximal end)에 연결된 카메라 헤드(11102)를 포함한다. 도시된 예에서, 하드(hard) 타입의 렌즈 배럴(11101)을 갖는 강성(rigid) 내시경을 포함하는 내시경(11100)이 도시된다. 그러나, 내시경(11100)은 가요성(flexible) 유형의 렌즈 배럴(11101)을 갖는 가요성 내시경으로서 달리 포함될 수 있다.

렌즈 배럴(11101)은 그 원위단부에서, 대물 렌즈가 끼워지는 개구를 갖는다. 광원 장치(11203)는, 광원 장치(11203)에 의해 생성된 광이 렌즈 배럴(11101)의 내부에서 연장되는 광 가이드(light guide)에 의해 렌즈 배럴(11101)의 원위단부에 도입되고 대물 렌즈를 통해 환자(11132)의 체강 내의 관찰 대상을 향해 조사되도록 내시경(11100)에 연결된다. 내시경(11100)은 전방-관찰(forward-viewing) 내시경일 수 있거나 경사-관찰(oblique-viewing) 내시경 또는 측면-관찰(side-viewing) 내시경일 수 있다는 점에 유의해야 한다.

카메라 헤드(11102)의 내부에는 광학 시스템 및 화상 픽업 요소(image pickup element)(고상 촬상 디바이스)가 제공되어, 관찰 대상으로부터의 반사광(관찰광)이 광학 시스템에 의해 촬상 요소에 집광된다. 관찰광은 화상 픽업 요소에 의해 광전 변환되어 관찰광에 대응하는 전기 신호, 즉, 관찰 화상에 대응하는 화상 신호를 생성한다. 화상 신호는 RAW 데이터로서 CCU(11201)에 송신된다.

CCU(11201)는 중앙 처리 유닛(CPU), 그래픽 처리 유닛(GPU) 또는 그와 유사한 것을 포함하고, 내시경(11100) 및 디스플레이 장치(11202)의 동작을 일체로 제어한다. 또한, CCU(11201)는 카메라 헤드(11102)로부터 화상 신호를 수신하고, 화상 신호에 대하여, 예를 들어, 현상 처리(development process)(디모자이크 처리(demosaic process))와 같은, 화상 신호에 기초하여 화상을 표시하는 각종 화상 처리를 수행한다.

디스플레이 장치(11202)는 CCU(11201)의 제어 하에, CCU(11201)에 의해 화상 처리가 수행된 화상 신호에 기초한 화상을 표시한다.

광원 장치(11203)는, 예를 들어, 발광 다이오드(LED)와 같은 광원을 포함하고 수술 영역의 촬상 시에 조사 광(irradiation light)을 내시경(11100)에 공급한다.

입력 장치(11204)는 내시경 수술 시스템(11000)을 위한 입력 인터페이스이다. 사용자는 입력 장치(11204)를 통해 내시경 수술 시스템(11000)에 입력되는 다양한 종류의 정보 또는 지시의 입력을 수행할 수 있다. 예를 들어, 사용자는 내시경(11100)에 의해 촬상 조건(조사 광의 유형, 배율, 초점 거리 또는 그와 유사한 것)을 변경하라는 지시 또는 그와 유사한 것을 입력할 것이다.

치료 도구 제어 장치(11205)는 조직의 소작(cautery) 또는 절개(incision), 혈관의 밀봉(sealing) 또는 그와 유사한 것을 위한 에너지 디바이스(11112)의 구동을 제어한다. 공기배증 장치(11206)는 내시경(11100)의 시야를 확보하고 외과의를 위한 작업 공간을 확보하기 위해 체강을 부풀게하기 위해 공기배증 관(11111)을 통해 환자(11132)의 체강 내로 기체를 공급한다. 레코더(11207)는 수술에 관한 다양한 종류의 정보를 기록할 수 있는 장치다. 프린터(11208)는 수술에 관한 다양한 종류의 정보를 텍스트, 화상 또는 그래프와 같은 다양한 형태로 인쇄할 수 있는 장치다.

수술 영역이 내시경(11100)에 촬상될 때 조사 광을 공급하는 광원 장치(11203)는, 예를 들어, LED, 레이저 광원 또는 이들의 조합을 포함하는 백색 광원을 포함할 수 있다는 점에 유의해야 한다. 백색 광원이 적색, 녹색 및 청색(RGB) 레이저 광원들의 조합을 포함하는 경우, 출력 강도 및 출력 타이밍이 각각의 색(각각의 파장)에 대해 높은 정확도로 제어될 수 있기 때문에, 픽업된 화상의 백색 균형의 조정이 광원 장치(11203)에 의해 수행될 수 있다. 또한, 이 경우, 각각의 RGB 레이저 광원으로부터의 레이저 빔들이 관찰 대상에 시분할적(time-divisionally)으로 조사되면, 카메라 헤드(11102)의 촬상 요소들의 구동은 조사 타이밍에 동기하여 제어된다. 그 후, R, G 및 B 색들에 개별적으로 대응하는 화상들이 또한 시분할적으로 픽업될 수 있다. 이 방법에 따르면, 촬상 요소에 색 필터들이 제공되지 않더라도 색 화상이 얻어질 수 있다.

또한, 광원 장치(11203)는 출력될 광의 강도가 미리 결정된 시간마다 변경되도록 제어될 수 있다. 광의 강도의 변화의 타이밍과 동기하여 카메라 헤드(11102)의 화상 픽업 요소의 구동을 제어하여 시분할적으로 화상들을 취득하고 화상들을 합성함으로써, 과소 노출된 차단된 그림자 및 과다 노출된 하이라이트가 없는 높은 동적 범위의 화상이 생성될 수 있다.

또한, 광원 장치(11203)는 특수 광 관찰을 위해 준비된 미리 결정된 파장 대역의 광을 공급하도록 구성될 수 있다. 특수 광 관찰에서, 예를 들어, 정상 관찰시의 조사광(즉, 백색광)에 비해 협대역의 광을 조사하기 위해 신체 조직에서의 광 흡수의 파장 의존성을 이용함으로써, 고대비로 점막(mucous membrane)의 표층부의 혈관 또는 그와 유사한 것과 같은 미리 결정된 조직을 촬상하는 협대역 관찰(협대역 촬상)이 수행된다. 대안적으로, 특수 광 관찰에서, 여기광(excitation light)의 조사에 의해 생성된 형광(fluorescent light)으로부터 화상을 취득하기 위한 형광 관찰이 수행될 수 있다. 형광 관찰에서는, 신체 조직에 여기광을 조사함으로써 신체 조직으로부터의 형광의 관찰(자가형광 관찰)을 행하거나, 또는 인도시아닌 그린(indocyanine green)(ICG)과 같은 시약을 신체 조직에 국소적으로 주입하고, 시약의 형광 파장에 대응하는 여기광을 신체 조직에 조사함으로써 형광 화상을 얻을 수 있다. 광원 장치(11203)는 상기 기재된 바와 같이 특수 광 관찰에 적합한 이러한 협대역 광 및/또는 여기광을 공급하도록 구성될 수 있다.

본 발명의 일 실시예에 따른 기술이 적용되는 내시경 수술 시스템의 예가 위에서 설명되었다.

본 발명에 따른 기술은, 운송수단, 전기 운송수단, 하이브리드 전기 운송수단, 오토바이, 자전거, 퍼스널 모빌리티, 비행기, 드론, 선박 또는 로봇과 같은 임의의 타입의 이동체(mobile body)에 탑재되는 수광 디바이스로서도 실현될 수 있다.

도 14는 본 발명의 실시예에 따른 기술이 적용될 수 있는 이동체 제어 시스템의 예로서 운송수단 제어 시스템의 개략적인 구성의 예를 도시하는 블록도이다.

운송수단 제어 시스템(12000)은 통신 네트워크(12001)를 통해 서로 연결된 복수의 전자 제어 유닛들을 포함한다. 도 14에 도시된 예에서, 운송수단 제어 시스템(12000)은 구동 시스템 제어 유닛(12010), 본체 시스템 제어 유닛(12020), 운송수단 외부 정보 검출 유닛(12030), 운송수단 내부 정보 검출 유닛(12040) 및 통합 제어 유닛(12050)을 포함한다. 또한, 통합 제어 유닛(12050)의 기능 구성으로서, 마이크로컴퓨터(microcomputer)(12051), 소리/화상 출력부(12052), 및 운송수단 탑재형 네트워크 인터페이스(vehicle-mounted network interface)(I/F)(12053)가 나타나 있다.

구동 시스템 제어 유닛(12010)은 다양한 종류의 프로그램에 따라 운송수단의 구동 시스템에 관련된 디바이스들의 동작을 제어한다. 예를 들어, 구동 시스템 제어 유닛(12010)은 내연 기관, 구동 모터 또는 그와 유사한 것과 같은 운송수단의 구동력을 발생시키기 위한 구동력 발생 디바이스(driving force generating device), 바퀴들에 구동력을 전달하기 위한 구동력 전달 기구(driving force transmitting mechanism), 운송수단의 조향각을 조정하기 위한 조향 기구(steering mechanism), 운송수단의 제동력을 발생시키기 위한 제동 디바이스(braking device), 및 그와 유사한 것을 위한 제어 디바이스로서 기능한다.

본체 시스템 제어 유닛(12020)은 다양한 종류의 프로그램에 따라 운송수단 본체에 제공되는 다양한 종류의 디바이스의 동작을 제어한다. 예를 들어, 본체 시스템 제어 유닛(12020)은 키리스 엔트리 시스템(keyless entry system), 스마트 키 시스템(smart key system), 파워 윈도우 디바이스(power window device), 또는 헤드 램프(headlamp), 백업 램프(backup lamp-), 브레이크 램프(brake lamp), 방향 지시등(turn signal), 안개 램프(fog lamp) 또는 그와 유사한 것과 같은 다양한 종류의 램프들을 위한 제어 디바이스로서 기능한다. 이 경우, 다양한 종류의 스위치들의 신호들 또는 열쇠에 대한 대안으로서 모바일 디바이스로부터 송신된 전파가 본체 시스템 제어 유닛(12020)에 입력될 수 있다. 본체 시스템 제어 유닛(12020)은 이러한 입력 전파들 또는 신호들을 수신하고, 운송수단의 도어록 디바이스(door lock device), 파워 윈도우 디바이스, 램프들 또는 그와 유사한 것을 제어한다.

운송수단 외부 정보 검출 유닛(12030)은 운송수단 제어 시스템(12000)을 포함하는 운송수단의 외부에 관한 정보를 검출한다. 예를 들어, 운송수단 외부 정보 검출 유닛(12030)은 촬상부(12031)와 연결된다. 운송수단 외부 정보 검출 유닛(12030)은 촬상부(12031)가 운송수단 외부의 화상을 촬상하게 하고, 촬상된 화상을 수신한다. 수신된 화상에 기초하여, 운송수단 외부 정보 검출 유닛(12030)은 사람, 운송수단, 장애물, 표지판, 노면 상의 문자 또는 그와 유사한 것과 같은 물체를 검출하는 처리, 또는 거기까지의 거리를 검출하는 처리를 수행할 수 있다.

촬상부(12031)는 본 발명의 실시예들에 따른 원시 구동기 조립체를 갖는 고상 촬상 디바이스일 수 있거나 이를 포함할 수 있다. 촬상부(12031)에 의해 수광된 광은 가시광일 수 있거나, 적외선 또는 그와 유사한 것과 같은 비-가시광일 수 있다.

운송수단 내부 정보 검출 유닛(12040)은 운송수단의 내부에 관한 정보를 검출하고, 본 발명의 실시예들에 따른 원시 구동기 조립체를 갖는 고상 촬상 디바이스일 수 있거나 이를 포함할 수 있다. 운송수단 내부 정보 검출 유닛(12040)은, 예를 들어, 운전자의 상태를 검출하는 운전자 상태 검출부(driver state detecting section)(12041)와 연결된다. 운전자 상태 검출부(12041)는, 예를 들어, 고상 촬상 디바이스를 포함하고 운전자에게 초점을 맞추는 카메라를 포함한다. 운전자 상태 검출부(12041)로부터 입력된 검출 정보에 기초하여, 운송수단 내부 정보 검출 유닛(12040)은 운전자의 피로 정도 또는 운전자의 집중도를 계산할 수 있거나, 운전자가 졸고 있는지를 결정할 수 있다.

마이크로컴퓨터(12051)는 운송수단 외부 정보 검출 유닛(12030) 또는 운송수단 내부 정보 검출 유닛(12040)에 의해 취득된 정보인 운송수단의 내부 또는 외부에 관한 정보에 기초하여 구동력 발생 디바이스, 조향 기구, 또는 제동 디바이스에 대한 제어 타겟값을 산출하고, 제어 명령을 구동 시스템 제어 유닛(12010)에 출력할 수 있다. 예를 들어, 마이크로컴퓨터(12051)는 고급 운전자 보조 시스템(advanced driver assistance system)(ADAS)의 기능들을 구현하도록 의도된 협동 제어를 수행할 수 있으며, 그러한 기능들은 운송수단에 대한 충돌 회피 또는 충격 완화, 추종(following) 거리에 기초한 추종 구동, 운송수단 속도 유지 주행, 운송수단의 충돌 경고, 차선으로부터의 운송수단의 이탈 경고 또는 그와 유사한 것을 포함한다.

또한, 마이크로컴퓨터(12051)는 운송수단 외부 정보 검출 유닛(12030) 또는 운송수단 내부 정보 검출 유닛(12040)에 의해 취득되는 정보인 운송수단의 외부 또는 내부에 관한 정보에 기초하여 구동력 발생 디바이스, 조향 기구, 제동 디바이스 또는 그와 유사한 것을 제어함으로써, 운전자의 조작 또는 그와 유사한 것에 의존하지 않고 자율적으로 운송수단이 주행하게 하는 자동 운전을 위해 의도된 협동 제어를 수행할 수 있다.

또한, 마이크로컴퓨터(12051)는 운송수단의 외부에 관한 정보에 기초하여 본체 시스템 제어 유닛(12020)에 제어 명령을 출력할 수 있으며, 이 정보는 운송수단 외부 정보 검출 유닛(12030)에 의해 취득된다. 예를 들어, 마이크로컴퓨터(12051)는 예를 들어, 운송수단 외부 정보 검출 유닛(12030)에 의해 검출된 선행 운송수단 또는 다가오는 운송수단의 위치에 따라, 하이 빔으로부터 로우 빔으로 변경하도록 헤드 램프를 제어함으로써 눈부심을 방지하도록 의도된 협동 제어를 수행할 수 있다.

소리/화상 출력부(12052)는 소리 또는 화상 중 적어도 하나의 출력 신호를 운송수단의 탑승자 또는 운송수단의 외부에 정보를 시각적으로 또는 청각적으로 통지할 수 있는 출력 디바이스에 전송한다. 도 14의 예에서는, 출력 디바이스로서 오디오 스피커(12061), 표시부(12062), 및 계기판(12063)이 나타나 있다. 표시부(12062)는, 예를 들어, 온보드(on-board) 디스플레이 또는 헤드업(head-up) 디스플레이 중 적어도 하나를 포함할 수 있고, 이들 각각은 이벤트 검출을 위해 래치 비교기 회로(latch comparator circuit)를 사용하는 고상 촬상 디바이스를 포함할 수 있다.

도 15는 촬상부(12031)의 설치 위치의 예를 도시하는 도면이며, 촬상부(12031)는 촬상부들(12101, 12102, 12103, 12104, 및 12105)을 포함할 수 있다.

촬상부(12101, 12102, 12103, 12104, 및 12105)는, 예를 들어, 운송수단(12100)의 전방 노즈(front nose), 사이드-뷰 미러들(side-view mirrors), 후방 범퍼(rear bumper), 및 후방 도어(back door) 상의 위치뿐만 아니라 운송수단의 내부 내의 앞유리(windshield)의 상부 부분 상의 위치에 배치된다. 전방 노즈에 제공된 촬상부(12101) 및 운송수단의 내부 내의 앞유리의 상부 부분에 제공된 촬상부(12105)는 주로 운송수단(12100)의 전방의 화상을 취득한다. 사이드-뷰 미러들에 제공된 촬상부들(12102 및 12103)은 운송수단(12100)의 측면들의 화상을 주로 취득한다. 후방 범퍼 또는 후방 도어에 제공된 촬상부(12104)는 주로 운송수단(12100)의 후방의 화상을 취득한다. 운송수단의 내부 내의 앞유리의 상부 부분에 제공된 촬상부(12105)는 주로 선행 운송수단, 보행자, 장애물, 신호, 교통 표지, 차선 또는 그와 유사한 것을 검출하기 위해 사용된다.

부수적으로, 도 15는 촬상부들(12101 내지 12104)의 촬영 범위의 일례를 도시한다. 촬상 범위(12111)는 전방 노즈에 제공된 촬상부(12101)의 촬상 범위를 나타낸다. 촬상 범위들(12112 및 12113)는 각각 사이드-뷰 미러에 제공된 촬상부들(12102 및 12103)의 촬상 범위들을 나타낸다. 촬상 범위(12114)는 후방 범퍼 또는 후방 도어에 제공된 촬상부(12104)의 촬상 범위를 나타낸다. 위에서 본 운송수단(12100)의 조감도는, 예를 들어, 촬상부들(12101 내지 12104)에 의해 촬상된 화상 데이터를 중첩함으로써 얻어진다.

촬상부들(12101 내지 12104) 중 적어도 하나는 거리 정보를 취득하는 기능을 가질 수 있다. 예를 들어, 촬상부들(12101 내지 12104) 중 적어도 하나는, 위상차 검출용의 화소들을 갖는 촬상 요소인 복수의 촬상 요소들로 구성된 스테레오 카메라(stereo camera)일 수 있거나, 또는 본 발명에 따른 고상 촬상 디바이스를 포함하는 ToF 모듈을 포함할 수 있다.

예를 들어, 마이크로컴퓨터(12051)는 촬상부들(12101 내지 12104)로부터 얻어진 거리 정보에 기초하여 촬상 범위(12111 내지 12114) 내의 각각의 3차원 물체까지의 거리 및 거리의 시간적 변화(운송수단(12100)에 대한 상대 속도)를 결정할 수 있고, 이에 의해 특히 운송수단(12100)의 주행 경로 상에 존재하고 미리 결정된 속도(예를 들어, 0 km/시 이상)에서 운송수단(12100)과 실질적으로 동일한 방향으로 주행하는 가장 가까운 3차원 물체를 선행 운송수단으로서 추출할 수 있다. 또한, 마이크로컴퓨터(12051)는 선행 운송수단의 전방에 유지될 추종 거리를 미리 설정하고, 자동 제동 제어(추종 정지 제어를 포함함), 자동 가속 제어(추종 시동 제어를 포함함) 또는 그와 유사한 것을 수행할 수 있다. 따라서, 운전자의 조작 또는 그와 유사한 것에 의존하지 않고 자율적으로 운송수단이 주행하게 하는 자율 운전을 위해 의도된 협동 제어를 수행하는 것이 가능하다.

예를 들어, 마이크로컴퓨터(12051)는 촬상부들(12101 내지 12104)로부터 취득된 거리 정보에 기초하여 3차원 물체들에 대한 3차원 물체 데이터를 이륜 운송수단, 표준 크기 운송수단, 대형 운송수단, 보행자, 전신주(utility pole), 및 다른 3차원 물체들의 3차원 물체 데이터로 분류하고, 분류된 3차원 물체 데이터를 추출하고, 장애물의 자동 회피를 위해 추출된 3차원 물체 데이터를 사용할 수 있다. 예를 들어, 마이크로컴퓨터(12051)는 운송수단(12100) 주위의 장애물들을 운송수단(12100)의 운전자가 시각적으로 인식할 수 있는 장애물들 및 운송수단(12100)의 운전자가 시각적으로 인식하기 어려운 장애물들로서 식별한다. 그 후, 마이크로컴퓨터(12051)는 각각의 장애물과의 충돌의 위험을 나타내는 충돌 위험(collision risk)을 결정한다. 충돌 위험이 설정값 이상이고 따라서 충돌의 가능성이 있는 상황에서, 마이크로컴퓨터(12051)는 오디오 스피커(12061) 또는 표시부(12062)를 통해 운전자에게 경고를 출력하고, 구동 시스템 제어 유닛(12010)을 통해 강제 감속 또는 회피 조향을 수행한다. 마이크로컴퓨터(12051)는 이에 의해 충돌을 회피하기 위해 구동을 보조할 수 있다.

촬상부들(12101 내지 12104) 중 적어도 하나는 적외선을 검출하는 적외선 카메라일 수 있다. 마이크로컴퓨터(12051)는, 예를 들어, 촬상부들(12101 내지 12104)의 촬상 화상에 보행자가 있는지의 여부를 판정함으로써 보행자를 인식할 수 있다. 이러한 보행자의 인식은, 예를 들어, 적외선 카메라로서의 촬상부들(12101 내지 12104)의 촬상 화상 내의 특징점들을 추출하는 절차와, 물체의 윤곽을 나타내는 일련의 특징점들에 대하여 패턴 매칭 처리(pattern matching processing)를 행함으로써 보행자인지의 여부를 판정하는 절차에 의해 행해진다. 마이크로컴퓨터(12051)가 촬상부(12101 내지 12104)의 촬상 화상에 보행자가 있다고 판정하여 보행자를 인식하면, 소리/화상 출력부(12052)는 강조를 위한 정사각형 윤곽선이 인식된 보행자에 중첩되어 표시되도록 표시부(12062)를 제어한다. 소리/화상 출력부(12052)는 또한 보행자를 나타내는 아이콘 또는 그와 유사한 것이 원하는 위치에 표시되도록 표시부(12062)를 제어할 수 있다.

본 발명의 실시예에 따른 기술이 적용가능한 운송수단 제어 시스템의 예가 위에서 설명되었다. 실시예들에 따른 에러 검출 회로를 포함하는 원시 구동기 조립체를 갖는 고상 촬상 디바이스들을 적용함으로써, 캡처된 화상들의 평가는 가능하게는 결함 화소들(defect pixels)에 관한 정보를 고려할 수 있다. 예를 들어, 보행자들의 인식은 더 신뢰성 있는 화소 정보에 대해 수행될 수 있다.

또한, 본 기술의 실시 형태는 상술한 실시예들에 한정되지 않고, 본 기술의 요지를 일탈하지 않고 본 기술의 범위 내에서 다양한 변경이 가능하다.

본 발명에 따른 래치 비교기 회로들을 갖는 고상 촬상 디바이스는 가시광, 적외선 광, 자외선 광 및 X선과 같은 방사를 분석 및/또는 처리하는 데 사용되는 임의의 디바이스일 수 있다. 예를 들어, 고상 촬상 디바이스는 교통 분야, 가전 제품들 분야, 의료 및 건강관리 분야, 보안 분야, 미용 분야, 스포츠 분야, 농업 분야, 화상 재생 분야 또는 그와 유사한 것의 임의의 전자 디바이스일 수 있다.

구체적으로는, 화상 재생 분야에서, 고상 촬상 디바이스는, 디지털 카메라, 스마트폰, 또는 카메라 기능을 갖는 휴대 전화 디바이스와 같이, 인식을 위해 제공될 화상을 캡처하기 위한 디바이스일 수 있다. 교통 분야에서, 예를 들어, 고상 촬상 디바이스는 자동 정지, 운전자의 상태의 인식 또는 그와 유사한 것과 같은 안전한 운전을 위해 운송수단의 전방, 후방, 주변들, 내부 등을 캡처하는 운송수단 내부 센서에, 주행 운송수단들 및 도로들을 감시하는 모니터링 카메라에, 또는 운송수단들 사이의 거리를 측정하는 거리 측정 센서 또는 그와 유사한 것에 통합될 수 있다.

가전 제품들 분야에서, 고상 촬상 디바이스는 TV 수신기들, 냉장고들, 및 에어컨들과 같은 가전 제품들을 위해 제공되는 디바이스들에 사용될 수 있는 임의의 타입의 센서에 통합되어 사용자들의 제스처들을 캡처하고 제스처들에 따라 디바이스 동작들을 수행할 수 있다. 따라서, 고상 촬상 디바이스는 TV 수신기들, 냉장고들, 및 에어컨들과 같은 가전 제품들 및/또는 가전 제품들을 제어하는 디바이스들에 통합될 수 있다. 또한, 의료 및 건강관리의 분야에서, 고상 촬상 디바이스는 임의의 타입의 센서, 예를 들어, 내시경 또는 적외선 광을 수신함으로써 혈관조영술(angiography)을 수행하는 디바이스와 같은, 의료 및 건강관리에 사용하기 위해 제공되는 고상 화상 디바이스에 통합될 수 있다.

보안 분야에서, 고상 촬상 디바이스는 범죄 방지를 위한 모니터링 카메라 또는 사람 인증 사용(person authentication use)을 위한 카메라와 같은, 보안에 사용하기 위해 제공된 디바이스에 통합될 수 있다. 또한, 미용 분야에서는, 피부를 캡처하는 피부 측정 장치(skin measuring instrument) 또는 탐침을 캡처하는 현미경과 같은, 미용을 위해 제공된 디바이스에 고상 촬상 디바이스가 사용될 수 있다. 스포츠 분야에서, 고상 촬상 디바이스는 스포츠용 액션 카메라 또는 웨어러블 카메라 또는 그와 유사한 것과 같은, 스포츠들에서 사용하기 위해 제공되는 디바이스에 통합될 수 있다. 또한, 농업 분야에서, 고상 촬상 디바이스는 현장들 및 농작물의 상태를 감시하기 위한 카메라와 같은, 농업에서 사용하기 위해 제공된 디바이스에 사용될 수 있다.

또한, 본 기술은 이하와 같이 구성될 수 있다.

(1) 행 구동기 조립체로서,

버퍼링 된 제어 신호를 화소 회로에 구동하도록 구성된 버퍼 회로를 포함하는 행 구동기 유닛 - 버퍼 회로는 높은 버퍼 공급 전압 및 낮은 버퍼 공급 전압에 전기적으로 연결됨 -;

버퍼 회로에 낮은 버퍼 공급 전압을 공급하도록 구성된 전압 변환기 회로; 및

낮은 버퍼 공급 전압이 타겟 전압 윈도우 밖에 있을 때 활성 에러 신호를 출력하도록 구성된 에러 검출 회로

를 포함하는, 행 구동기 조립체.

(2) (1)에 있어서, 전압 변환기 회로는 반전 입력 및 비-반전 입력을 갖는 증폭기 회로 및 전하 펌프 회로를 포함하고, 전하 펌프 회로는 증폭기 회로의 높은 공급 전압, 낮은 공급 전압 및 출력 전압으로부터 낮은 버퍼 공급 전압을 취득하도록 구성되고, 낮은 버퍼 공급 전압은 피드백 네트워크를 통해 증폭기 회로의 반전 입력에 피드백되는, 행 구동기 조립체.

(3) (2)에 있어서, 전하 펌프 회로는 전하 펌프 캐패시터, 및 전하 펌프 캐패시터에 전기적으로 연결된 트랜지스터 스위치들을 포함하고, 전하 펌프 회로는 전하 펌프 캐패시터를 증폭기 회로의 출력, 높은 공급 전압, 낮은 공급 전압 및 전하 펌프 출력 노드에 교대로 연결함으로써 낮은 버퍼 공급 전압을 취득하도록 구성되는, 행 구동기 조립체.

(4) (2)에 있어서, 증폭기 회로의 반전 입력과 에러 검출 회로의 입력이 전기적으로 연결되는, 행 구동기 조립체.

(5) (1)에 있어서, 에러 검출 회로는 높은 임계치 전압에 전기적으로 연결된 제1 임계치 입력 및 낮은 임계치 전압에 전기적으로 연결된 제2 임계치 입력을 갖는 비교기 회로를 포함하고, 비교기 회로는 에러 검출 회로의 입력에서의 신호가 높은 임계치 전압보다 높거나 낮은 임계치 전압보다 낮을 때 활성 에러 신호를 출력하도록 구성되는, 행 구동기 조립체.

(6) (5)에 있어서, 비교기 회로는 약한 또는 중간 반전에서 동작하도록 구성된 트랜지스터들을 포함하는 입력 회로들, 강한 반전에서 동작하도록 구성된 트랜지스터들을 포함하는 전류원 회로들, 및 강한 반전에서 동작하도록 구성된 트랜지스터들을 포함하는 전류 미러 회로들을 포함하는, 행 구동기 조립체.

(7) (5)에 있어서,

조정된 전압과 전압 기준 전위 사이에 직렬로 전기적으로 배열된 복수의 단위 저항기들을 포함하는 저항기 래더를 더 포함하고,

에러 검출 회로는 전기적으로 이웃하는 단위 저항기들 사이의 저항기 래더의 태핑 노드들로부터 높은 임계치 전압 및 낮은 임계치 전압을 취득하도록 구성된, 행 구동기 조립체.

(8) (7)에 있어서,

제1 멀티플렉서 - 제1 멀티플렉서의 입력들은 저항기 래더의 상이한 태핑 노드들에 연결되고, 제1 멀티플렉서의 출력은 비교기 회로의 제1 임계치 입력에 연결됨 -, 및 제2 멀티플렉서 - 제2 멀티플렉서의 입력들은 저항기 래더의 상이한 태핑 노드들에 연결되고, 제2 멀티플렉서의 출력은 비교기 회로의 제2 임계치 입력에 연결됨 -

를 더 포함하는, 행 구동기 조립체.

(9) (5)에 있어서,

전기적으로 직렬로 배열된 복수의 단위 저항기들을 포함하는 저항기 래더, 및 저항기 래더를 통해 튜닝 가능한 전류를 인가하도록 구성된 튜닝 가능한 전류원 회로를 더 포함하고, 에러 검출 회로는 전기적으로 이웃하는 단위 저항기들 사이의 저항기 래더의 태핑 노드들로부터 높은 임계치 전압 및 낮은 임계치 전압을 취득하도록 구성되는, 행 구동기 조립체.

(10) (9)에 있어서, 튜닝 가능한 전류원 회로는 전류-전압 변환기 스테이지 및 스위칭 가능한 전압-전류 변환기 스테이지를 갖는 전류 미러를 포함하는, 행 구동기 조립체.

(11) (10)에 있어서, 스위칭 가능한 전압-전류 변환기 스테이지는 공급 전압과 저항기 래더의 제1 단위 저항기 사이에 전기적으로 병렬로 연결되는 복수의 변환기 경로들을 포함하고, 각각의 변환기 경로는 직렬로 전기적으로 연결되는 전압-전류 변환기 트랜지스터 및 트랜지스터 스위치를 포함하는, 행 구동기 조립체.

(12) (11)에 있어서, 행 구동기 유닛은 상이한 낮은 버퍼 공급 전압들을 공급하도록 구성된 복수의 전압 변환기 회로들을 포함하고, 행 구동기 유닛은 전압 변환기 회로들 각각에 대한 에러 검출 회로를 포함하는, 행 구동기 조립체.

(13) 고상 촬상 디바이스로서,

광전 변환 요소 및 적어도 하나의 화소 트랜지스터를 포함하는 화소 회로;

적어도 하나의 화소 트랜지스터에 대한 게이트 신호를 구동하도록 구성된 버퍼 회로를 포함하는 행 구동기 유닛 - 버퍼 회로는 높은 버퍼 공급 전압 및 낮은 버퍼 공급 전압에 전기적으로 연결됨 -;

를 포함하는, 고상 촬상 디바이스.

(14) (13)에 있어서, 행 구동기 유닛은 상이한 낮은 버퍼 공급 전압들을 공급하도록 구성되는 복수의 전압 변환기 회로들을 포함하고, 행 구동기 유닛은 전압 변환기 회로들 각각에 대한 에러 검출 회로를 포함하는, 고상 촬상 디바이스.

Claims

행 구동기 조립체(row driver assembly)(13)로서,
버퍼링 된 제어 신호를 화소 회로 (100)로 구동하도록 구성된 버퍼 회로(141)를 포함하는 행 구동기 유닛(140) - 상기 버퍼 회로(141)는 높은 버퍼 공급 전압(high buffer supply voltage)(VDDH) 및 낮은 버퍼 공급 전압(low buffer supply voltage)(VRL)에 전기적으로 연결됨 -;
상기 버퍼 회로(141)에 상기 낮은 버퍼 공급 전압(VRL)을 공급하도록 구성된 전압 변환기 회로(voltage converter circuit)(150); 및
상기 낮은 버퍼 공급 전압(VRL)이 타겟 전압 윈도우(target voltage window) 밖에 있을 때 활성 에러 신호(active error signal)(XERROR)를 출력하도록 구성된 에러 검출 회로 (160)
를 포함하는, 행 구동기 조립체.
제1항에 있어서,
상기 전압 변환기 회로(150)는 반전 입력 및 비-반전 입력을 갖는 증폭기 회로(151) 및 전하 펌프 회로(charge pump circuit)(152)를 포함하고,
상기 전하 펌프 회로(152)는 상기 증폭기 회로(151)의 높은 공급 전압(VDDH), 낮은 공급 전압(VSSH) 및 출력 전압으로부터 상기 낮은 버퍼 공급 전압(VRL)을 취득하도록 구성되고,
상기 낮은 버퍼 공급 전압(VRL)은 피드백 네트워크(153)를 통해 상기 증폭기 회로(151)의 반전 입력에 피드백되는, 행 구동기 조립체.
제2항에 있어서,
상기 전하 펌프 회로(152)는 전하 펌프 캐패시터(156), 및 상기 전하 펌프 캐패시터(156)에 전기적으로 연결된 트랜지스터 스위치들을 포함하고,
상기 전하 펌프 회로(152)는, 상기 전하 펌프 캐패시터(156)를 상기 증폭기 회로(151)의 출력에, 상기 높은 공급 전압(VDDH)에, 상기 낮은 공급 전압(VSSH)에, 및 전하 펌프 출력 노드(CPON)에 교대로 연결함으로써 상기 낮은 버퍼 공급 전압(VRL)을 취득하도록 구성되는, 행 구동기 조립체.
제2항에 있어서,
상기 증폭기 회로(151)의 반전 입력과 상기 에러 검출 회로(160)의 입력은 전기적으로 연결되는, 행 구동기 조립체.
제1항에 있어서,
상기 에러 검출 회로(160)는 높은 임계치 전압(high threshold voltage)(VTHH)에 전기적으로 연결된 제1 임계치 입력 및 낮은 임계치 전압(low threshold voltage)(VTHL)에 전기적으로 연결된 제2 임계치 입력을 갖는 비교기 회로(161)를 포함하고,
상기 비교기 회로(161)는 상기 에러 검출 회로(160)의 입력에서의 신호가 상기 높은 임계치 전압(VTHH)보다 높거나 상기 낮은 임계치 전압(VTHL)보다 낮을 때 활성 에러 신호(XERROR)를 출력하도록 구성되는, 행 구동기 조립체.
제5항에 있어서,
상기 비교기 회로(161)는 약한 또는 중간 반전에서 동작하도록 구성된 트랜지스터들을 포함하는 입력 회로들(162), 강한 반전에서 동작하도록 구성된 트랜지스터들을 포함하는 전류원 회로들(current source circuits)(163), 및 강한 반전에서 동작하도록 구성된 트랜지스터들을 포함하는 전류 미러 회로들(current mirror circuits)(164)을 포함하는, 행 구동기 조립체.
제5항에 있어서,
조정된 전압(regulated voltage)(VREG)과 전압 기준 전위(voltage reference potential)(GND) 사이에 직렬로 전기적으로 배열된 복수의 단위 저항기들(171)을 포함하는 저항기 래더(resistor ladder)(170)
를 더 포함하고,
상기 에러 검출 회로(160)는 전기적으로 이웃하는 단위 저항기들(unit resistors)(171) 사이의 상기 저항기 래더(170)의 태핑 노드들(tapping nodes)로부터 상기 높은 임계치 전압(VTHH) 및 상기 낮은 임계치 전압(VTHL)을 취득하도록 구성되는, 행 구동기 조립체.
제7항에 있어서,
제1 멀티플렉서(181) - 상기 제1 멀티플렉서(181)의 입력들은 상기 저항기 래더(170)의 상이한 태핑 노드들에 연결되고, 상기 제1 멀티플렉서(181)의 출력은 상기 비교기 회로(161)의 상기 제1 임계치 입력에 연결됨 -, 및
제2 멀티플렉서(182) - 상기 제2 멀티플렉서(182)의 입력들은 상기 저항기 래더(170)의 상이한 태핑 노드들에 연결되고, 상기 제2 멀티플렉서(182)의 출력은 상기 비교기 회로(161)의 상기 제2 임계치 입력에 연결됨 -
를 더 포함하는, 행 구동기 조립체.
제5항에 있어서,
전기적으로 직렬로 배열된 복수의 단위 저항기들(171)을 포함하는 저항기 래더(170), 및
상기 저항기 래더(170)를 통해 튜닝 가능한 전류(tunable current)를 인가하도록 구성된 튜닝 가능한 전류원 회로(tunable current source circuit)(185)
를 더 포함하고,
상기 에러 검출 회로(150)는 전기적으로 이웃하는 단위 저항기들(171) 사이의 상기 저항기 래더(170)의 태핑 노드들로부터 상기 높은 임계치 전압(VTHH) 및 상기 낮은 임계치 전압(VTHL)을 취득하도록 구성되는, 행 구동기 조립체.
제9항에 있어서,
상기 튜닝 가능한 전류원 회로(185)는 전류-전압 변환기 스테이지(current-to-voltage converter stage)(191) 및 스위칭 가능한 전압-전류 변환기 스테이지(switchable voltage-to-current converter stage)(192)를 가지는 전류 미러(190)를 포함하는, 행 구동기 조립체.
제10항에 있어서,
상기 스위칭 가능한 전압-전류 변환기 스테이지(191)는 공급 전압(VH)과 상기 저항기 래더(170)의 제1 단위 저항기(171_1) 사이에 전기적으로 병렬로 연결된 복수의 변환기 경로들(converter paths)을 포함하고, 각각의 변환기 경로는 전기적으로 직렬로 연결된 전압-전류 변환기 트랜지스터(193) 및 트랜지스터 스위치(194)를 포함하는, 행 구동기 조립체.
제1항에 있어서,
상기 행 구동기 유닛(140)은 상이한 낮은 버퍼 공급 전압들을 공급하도록 구성된 복수의 전압 변환기 회로(150)를 포함하고, 상기 행 구동기 유닛(140)은 상기 전압 변환기 회로들(150) 각각에 대한 에러 검출 회로(160)를 포함하는, 행 구동기 조립체.
고상 촬상 디바이스(10)로서,
광전 변환 요소(PD) 및 적어도 하나의 화소 트랜지스터(111)를 포함하는 화소 회로(100);
상기 적어도 하나의 화소 트랜지스터(111)에 대한 게이트 신호를 구동하도록 구성된 버퍼 회로(141)를 포함하는 행 구동기 유닛(140) - 상기 버퍼 회로(141)는 높은 버퍼 공급 전압(VDDH) 및 낮은 버퍼 공급 전압(VRL)에 전기적으로 연결됨 -;
상기 버퍼 회로(141)에 상기 낮은 버퍼 공급 전압(VRL)을 공급하도록 구성된 전압 변환기 회로(150); 및
상기 낮은 버퍼 공급 전압(VRL)이 타겟 전압 윈도우 밖에 있을 때 활성 에러 신호(XERROR)를 출력하도록 구성된 에러 검출 회로(160)
를 포함하는, 고상 촬상 디바이스.
제13항에 있어서,
상기 행 구동기 유닛(140)은 상이한 낮은 버퍼 공급 전압들을 공급하도록 구성된 복수의 전압 변환기 회로들(150)을 포함하고, 상기 행 구동기 유닛(140)은 상기 전압 변환기 회로들(150) 각각에 대한 에러 검출 회로(160)를 포함하는, 고상 촬상 디바이스.