TW202025162A - 解碼方法、記憶體控制電路單元以及記憶體儲存裝置 - Google Patents

解碼方法、記憶體控制電路單元以及記憶體儲存裝置 Download PDF

Info

Publication number
TW202025162A
TW202025162A TW107146953A TW107146953A TW202025162A TW 202025162 A TW202025162 A TW 202025162A TW 107146953 A TW107146953 A TW 107146953A TW 107146953 A TW107146953 A TW 107146953A TW 202025162 A TW202025162 A TW 202025162A
Authority
TW
Taiwan
Prior art keywords
temperature
decoding operation
data
decoding
identification code
Prior art date
Application number
TW107146953A
Other languages
English (en)
Other versions
TWI725368B (zh
Inventor
林緯
歐瀝元
楊宇翔
Original Assignee
群聯電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 群聯電子股份有限公司 filed Critical 群聯電子股份有限公司
Priority to TW107146953A priority Critical patent/TWI725368B/zh
Priority to US16/276,634 priority patent/US10685711B1/en
Publication of TW202025162A publication Critical patent/TW202025162A/zh
Application granted granted Critical
Publication of TWI725368B publication Critical patent/TWI725368B/zh

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0604—Improving or facilitating administration, e.g. storage management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0646—Horizontal data movement in storage systems, i.e. moving data in between storage devices or systems
    • G06F3/0652—Erasing, e.g. deleting, data cleaning, moving of data to a wastebasket
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5642—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G11C16/28—Sensing or reading circuits; Data output circuits using differential sensing or reference cells, e.g. dummy cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3418—Disturbance prevention or evaluation; Refreshing of disturbed memory data
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5628—Programming or writing circuits; Data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5671—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge trapping in an insulator
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/24—Bit-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/04—Arrangements for writing information into, or reading information out from, a digital store with means for avoiding disturbances due to temperature effects

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Read Only Memory (AREA)

Abstract

解碼方法、記憶體控制電路單元以及記憶體儲存裝置。所述方法包括：接收用以讀取第一資料的讀取指令；根據讀取指令，獲得可複寫式非揮發性記憶體模組目前的第一溫度；根據讀取指令，獲得在將第一資料寫入至第一實體程式化單元時可複寫式非揮發性記憶體模組的第二溫度；以及根據第一溫度以及第二溫度，選擇第一解碼操作，並執行第一解碼操作。

Description

解碼方法、記憶體控制電路單元以及記憶體儲存裝置
本發明是有關於一種解碼方法、記憶體控制電路單元以及記憶體儲存裝置。
數位相機、行動電話與MP3播放器在這幾年來的成長十分迅速，使得消費者對儲存媒體的需求也急速增加。由於可複寫式非揮發性記憶體模組（例如，快閃記憶體）具有資料非揮發性、省電、體積小，以及無機械結構等特性，所以非常適合內建於上述所舉例的各種可攜式多媒體裝置中。
一般來說，在使用一讀取電壓從可複寫式非揮發性記憶體模組中讀取資料時，記憶體管理電路可以對所讀取出的資料進行解碼以取得所欲讀取的資料。然而，當解碼失敗時，記憶體管理電路會執行重新讀取(Retry-Read)機制以重新取得另一讀取電壓，並用此另一讀取電壓來進行讀取以重新取得讀取出的資料並進行解碼。記憶體管理電路會根據重新取得的驗證位元來執行上述的解碼操作以取得由多個解碼位元組成的另一解碼後的資料。而上述重新取得讀取電壓來進行重新讀取的機制可以反覆地被執行直到次數超過預設次數為止。當重新讀取機制被執行到次數超過預設次數時，記憶體管理電路例如可以改用其他非重新讀取機制的方式來執行解碼操作。
特別是，在對一筆資料執行解碼操作時，可能執行了多次的解碼操作(例如，重新讀取機制被執行到次數超過預設次數時)才能判斷解碼成功或解碼失敗。因此，如何減少解碼的執行時間，是本領域技術人員所欲解決的問題之一。
因此，本發明提出一種解碼方法、記憶體控制電路單元以及記憶體儲存裝置，可以有效地降低解碼操作的執行時間與提高解碼的成功機率。
本發明提供一種解碼方法，用於一可複寫式非揮發性記憶體模組，所述可複寫式非揮發性記憶體模組具有多個實體抹除單元，所述多個實體抹除單元之中的每一個實體抹除單元具有多個實體程式化單元，所述解碼方法包括：接收用以讀取一第一資料的一讀取指令；根據所述讀取指令，獲得所述可複寫式非揮發性記憶體模組目前的一第一溫度；根據所述讀取指令，獲得在將所述第一資料寫入至所述多個實體抹除單元中的一第一實體抹除單元的一第一實體程式化單元時所述可複寫式非揮發性記憶體模組的一第二溫度；以及根據所述第一溫度以及所述第二溫度，選擇適一第一解碼操作，並執行所述第一解碼操作。
在本發明的一實施例中，其中接收所述讀取指令的步驟之前，所述方法還包括：根據一寫入指令，將所述第一資料寫入所述第一實體程式化單元，並將對應所述第二溫度的一溫度資料寫入所述可複寫式非揮發性記憶體模組中。
在本發明的一實施例中，其中所述可複寫式非揮發性記憶體模組具有一第一查找表，所述第一查找表記錄多個溫度區間以及分別對應於所述多個溫度區間的多個識別碼，所述的解碼方法在接收所述讀取指令的步驟之前，所述方法還包括：根據一寫入指令，將所述第一資料寫入所述第一實體程式化單元，並從所述第一查找表中獲得多個識別碼中的一第一識別碼，其中所述第一識別碼對應於所述多個溫度區間中的一第一溫度區間，且所述第二溫度位於所述第一溫度區間。
在本發明的一實施例中，其中從所述第一查找表中獲得多個識別碼中的所述第一識別碼的步驟之後，所述方法還包括：複製所述第一識別碼以產生多個第一識別碼複本，並將所述多個第一識別碼複本寫入至所述可複寫式非揮發性記憶體模組中。
在本發明的一實施例中，獲得所述可複寫式非揮發性記憶體模組目前的所述第一溫度的步驟包括：從所述第一查找表中獲得所述多個識別碼中的一第二識別碼，其中所述第二識別碼對應於所述多個溫度區間中的一第二溫度區間，且所述第一溫度位於所述第二溫度區間。
在本發明的一實施例中，其中獲得在將所述第一資料寫入至所述第一實體程式化單元時所述可複寫式非揮發性記憶體模組的所述第二溫度的步驟包括：讀取儲存在所述可複寫式非揮發性記憶體模組中的所述多個第一識別碼複本，並根據所述多個第一識別碼複本的至少其中之一獲得所述第一識別碼。
在本發明的一實施例中，其中根據所述第一溫度以及所述第二溫度，從所述多個解碼操作中選擇適用於所述第一溫度以及所述第二溫度的所述第一解碼操作的步驟包括：根據所述第一識別碼以及所述第二識別碼，從所述多個解碼操作中選擇所述第一解碼操作。
在本發明的一實施例中，其中選擇第一解碼操作，並執行所述第一解碼操作的步驟包括：根據所述第一溫度以及所述第二溫度的溫差，從多個讀取電壓組中選擇一特定讀取電壓組；使用所述特定讀取電壓讀組讀取所述第一實體程式化單元以取得一第二資料；以及根據所述第二資料執行所述第一解碼操作。
在本發明的一實施例中，其中所述第一解碼操作為硬位元模式解碼、軟位元模式解碼、最佳讀取電壓搜尋操作或根據多框架編碼產生的編碼資料所執行的解碼操作。
在本發明的一實施例中，其中選擇所述第一解碼操作並執行所述第一解碼操作的步驟包括：根據所述第一溫度以及所述第二溫度的溫差，判斷所述溫差為一第一溫差或一第二溫差；當所述溫差為所述第一溫差時，執行選擇所述第一解碼操作並執行所述第一解碼操作的步驟；以及當所述溫差為所述第二溫差時，選擇一第二解碼操作並執行所述第二解碼操作。其中所述第一解碼操作不同於所述第二解碼操作。
在本發明的一實施例中，其中選擇所述第一解碼操作並執行所述第一解碼操作的步驟之後，所述方法還包括：當執行所述第一解碼操作發生失敗且所述第一溫度以及所述第二溫度的溫差大於一門檻値時，判斷所述第一實體抹除單元不屬於一損壞的實體抹除單元。
本發明提出一種記憶體控制電路單元，用於一可複寫式非揮發性記憶體模組，所述可複寫式非揮發性記憶體模組具有多個實體抹除單元，所述多個實體抹除單元之中的每一個實體抹除單元具有多個實體程式化單元，所述記憶體控制電路單元包括主機介面、記憶體介面以及記憶體管理電路。主機介面用以耦接至一主機系統。記憶體介面用以耦接至所述可複寫式非揮發性記憶體模組。記憶體管理電路耦接至所述主機介面以及所述記憶體介面。記憶體管理電路用以執行下述步驟：接收用以讀取一第一資料的一讀取指令；根據所述讀取指令，獲得所述可複寫式非揮發性記憶體模組目前的一第一溫度；根據所述讀取指令，獲得在將所述第一資料寫入至所述多個實體抹除單元中的一第一實體抹除單元的一第一實體程式化單元時所述可複寫式非揮發性記憶體模組的一第二溫度；以及根據所述第一溫度以及所述第二溫度，選擇一第一解碼操作，並執行所述第一解碼操作。
在本發明的一實施例中，在接收所述讀取指令的運作之前，所述記憶體管理電路更用以根據一寫入指令，將所述第一資料寫入所述第一實體程式化單元，並將對應所述第二溫度的一溫度資料寫入所述可複寫式非揮發性記憶體模組中。
在本發明的一實施例中，其中所述可複寫式非揮發性記憶體模組具有一第一查找表，所述第一查找表記錄多個溫度區間以及分別對應於所述多個溫度區間的多個識別碼，其中在接收所述讀取指令的運作之前，所述記憶體管理電路更用以根據一寫入指令，將所述第一資料寫入所述第一實體程式化單元，並從所述第一查找表中獲得多個識別碼中的一第一識別碼，其中所述第一識別碼對應於所述多個溫度區間中的一第一溫度區間，且所述第二溫度位於所述第一溫度區間。
在本發明的一實施例中，其中從所述第一查找表中獲得多個識別碼中的所述第一識別碼的運作之後，所述記憶體管理電路更用以複製所述第一識別碼以產生多個第一識別碼複本，並將所述多個第一識別碼複本寫入至所述可複寫式非揮發性記憶體模組中。
在本發明的一實施例中，在獲得所述可複寫式非揮發性記憶體模組目前的所述第一溫度的運作中，所述記憶體管理電路更用以從所述第一查找表中獲得所述多個識別碼中的一第二識別碼，其中所述第二識別碼對應於所述多個溫度區間中的一第二溫度區間，且所述第一溫度位於所述第二溫度區間。
在本發明的一實施例中，在獲得在將所述第一資料寫入至所述第一實體程式化單元時所述可複寫式非揮發性記憶體模組的所述第二溫度的運作中，所述記憶體管理電路更用以讀取儲存在所述可複寫式非揮發性記憶體模組中的所述多個第一識別碼複本，並根據所述多個第一識別碼複本的至少其中之一獲得所述第一識別碼。
在本發明的一實施例中，在根據所述第一溫度以及所述第二溫度，選擇所述第一解碼操作的運作中，所述記憶體管理電路更用以根據所述第一識別碼以及所述第二識別碼，選擇所述第一解碼操作。
在本發明的一實施例中，在選擇所述第一解碼操作，並執行所述第一解碼操作的運作中，所述記憶體管理電路更用以根據所述第一溫度以及所述第二溫度的溫差，從多個讀取電壓組中選擇一特定讀取電壓組。所述記憶體管理電路更用以使用所述特定讀取電壓讀組讀取所述第一實體程式化單元以取得一第二資料。所述記憶體管理電路更用以根據所述第二資料執行所述第一解碼操作。
在本發明的一實施例中，所述第一解碼操作為硬位元模式解碼、軟位元模式解碼、最佳讀取電壓搜尋操作或根據多框架編碼產生的編碼資料所執行的解碼操作。
在本發明的一實施例中，其中在選擇所述第一解碼操作並執行所述第一解碼操作的運作中，所述記憶體管理電路更用以根據所述第一溫度以及所述第二溫度的溫差，判斷所述溫差為一第一溫差或一第二溫差。當所述溫差為所述第一溫差時，所述記憶體管理電路更用以執行選擇所述第一解碼操作並執行所述第一解碼操作的運作。當所述溫差為所述第二溫差時，所述記憶體管理電路更用以選擇一第二解碼操作並執行所述第二解碼操作。其中所述第一解碼操作不同於所述第二解碼操作。
在本發明的一實施例中，其中在選擇所述第一解碼操作並執行所述第一解碼操作的運作之後，當執行所述第一解碼操作發生失敗且所述第一溫度以及所述第二溫度的溫差大於一門檻値時，所述記憶體管理電路更用以判斷所述第一實體抹除單元不屬於一損壞的實體抹除單元。
本發明提出一種記憶體儲存裝置，包括連接介面單元、可複寫式非揮發性記憶體模組以及記憶體控制電路單元。連接介面單元用以耦接至一主機系統。可複寫式非揮發性記憶體模組具有多個實體抹除單元，所述多個實體抹除單元之中的每一個實體抹除單元具有多個實體程式化單元。記憶體控制電路單元，耦接至所述連接介面單元與所述可複寫式非揮發性記憶體模組。記憶體控制電路單元用以執行下述步驟：接收用以讀取一第一資料的一讀取指令；根據所述讀取指令，獲得所述可複寫式非揮發性記憶體模組目前的一第一溫度；根據所述讀取指令，獲得在將所述第一資料寫入至所述多個實體抹除單元中的一第一實體抹除單元的一第一實體程式化單元時所述可複寫式非揮發性記憶體模組的一第二溫度；以及根據所述第一溫度以及所述第二溫度，選擇一第一解碼操作，並執行所述第一解碼操作。
在本發明的一實施例中，在接收所述讀取指令的運作之前，所述記憶體控制電路單元更用以根據一寫入指令，將所述第一資料寫入所述第一實體程式化單元，並將對應所述第二溫度的一溫度資料寫入所述可複寫式非揮發性記憶體模組中。
在本發明的一實施例中，所述可複寫式非揮發性記憶體模組具有一第一查找表，所述第一查找表記錄多個溫度區間以及分別對應於所述多個溫度區間的多個識別碼，其中在接收所述讀取指令的運作之前，所述記憶體控制電路單元更用以根據一寫入指令，將所述第一資料寫入所述第一實體程式化單元，並從所述第一查找表中獲得多個識別碼中的一第一識別碼，其中所述第一識別碼對應於所述多個溫度區間中的一第一溫度區間，且所述第二溫度位於所述第一溫度區間。
在本發明的一實施例中，在從所述第一查找表中獲得多個識別碼中的所述第一識別碼的運作之後，所述記憶體控制電路單元更用以複製所述第一識別碼以產生多個第一識別碼複本，並將所述多個第一識別碼複本寫入至所述可複寫式非揮發性記憶體模組中。
在本發明的一實施例中，在獲得所述可複寫式非揮發性記憶體模組目前的所述第一溫度的運作中，所述記憶體控制電路單元更用以從所述第一查找表中獲得所述多個識別碼中的一第二識別碼，其中所述第二識別碼對應於所述多個溫度區間中的一第二溫度區間，且所述第一溫度位於所述第二溫度區間。
在本發明的一實施例中，在獲得在將所述第一資料寫入至所述第一實體程式化單元時所述可複寫式非揮發性記憶體模組的所述第二溫度的運作中，所述記憶體控制電路單元更用以讀取儲存在所述可複寫式非揮發性記憶體模組中的所述多個第一識別碼複本，並根據所述多個第一識別碼複本的至少其中之一獲得所述第一識別碼。
在本發明的一實施例中，在根據所述第一溫度以及所述第二溫度，選擇所述第一解碼操作的運作中，所述記憶體控制電路單元更用以根據所述第一識別碼以及所述第二識別碼，選擇所述第一解碼操作。
在本發明的一實施例中，在選擇所述第一解碼操作，並執行所述第一解碼操作的運作中，所述記憶體控制電路單元更用以根據所述第一溫度以及所述第二溫度的溫差，從多個讀取電壓組中選擇一特定讀取電壓組。所述記憶體控制電路單元更用以使用所述特定讀取電壓讀組讀取所述第一實體程式化單元以取得一第二資料。所述記憶體控制電路單元更用以根據所述第二資料執行所述第一解碼操作。
在本發明的一實施例中，所述第一解碼操作為硬位元模式解碼、軟位元模式解碼、最佳讀取電壓搜尋操作或根據多框架編碼產生的編碼資料所執行的解碼操作。
在本發明的一實施例中，在選擇所述第一解碼操作並執行所述第一解碼操作的運作中，所述記憶體控制電路單元更用以根據所述第一溫度以及所述第二溫度的溫差，判斷所述溫差為一第一溫差或一第二溫差。當所述溫差為所述第一溫差時，所述記憶體控制電路單元更用以執行選擇所述第一解碼操作並執行所述第一解碼操作的步驟。當所述溫差為所述第二溫差時，所述記憶體控制電路單元更用以選擇一第二解碼操作並執行所述第二解碼操作。其中所述第一解碼操作不同於所述第二解碼操作。
在本發明的一實施例中，在選擇所述第一解碼操作並執行所述第一解碼操作的運作之後，當執行所述第一解碼操作發生失敗且所述第一溫度以及所述第二溫度的溫差大於一門檻値時，所述記憶體控制電路單元更用以判斷所述第一實體抹除單元不屬於一損壞的實體抹除單元。
本發明提出一種解碼方法，用於一可複寫式非揮發性記憶體模組，所述可複寫式非揮發性記憶體模組具有多個實體抹除單元，所述多個實體抹除單元之中的每一個實體抹除單元具有多個實體程式化單元，所述解碼方法包括：接收用以讀取一第一資料的一讀取指令；根據所述讀取指令，獲得所述可複寫式非揮發性記憶體模組目前的一第一溫度；根據所述讀取指令，獲得在將所述第一資料寫入至所述多個實體抹除單元中的一第一實體抹除單元時所述可複寫式非揮發性記憶體模組的一第二溫度；根據所述第一溫度以及所述第二溫度，選擇一第一解碼操作，並執行所述第一解碼操作；當根據所述第一解碼操作的執行結果判斷所述第一實體抹除單元中無法更正的錯誤位元的數量大於一第一門檻值時，判斷所述第一溫度以及所述第二溫度的一差値是否大於一第二門檻値；當所述差値非大於所述第二門檻値時，判斷所述第一實體抹除單元屬於一損壞的實體抹除單元；以及當所述差値大於所述第二門檻値時，判斷所述第一實體抹除單元不屬於所述損壞的實體抹除單元。
基於上述，本發明提出一種解碼方法、記憶體控制電路單元以及記憶體儲存裝置，可以根據可複寫式非揮發性記憶體模組406中一筆資料的寫入溫度與讀取溫度，選擇適用於所述寫入溫度與所述讀取溫度的解碼操作來對該筆資料進行解碼，進而有效地降低解碼操作的執行時間與提高解碼的成功機率。
為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
一般而言，記憶體儲存裝置(亦稱，記憶體儲存系統)包括可複寫式非揮發性記憶體模組(rewritable non-volatile memory module)與控制器(亦稱，控制電路)。通常記憶體儲存裝置是與主機系統一起使用，以使主機系統可將資料寫入至記憶體儲存裝置或從記憶體儲存裝置中讀取資料。
圖1是根據本發明的一範例實施例所繪示的主機系統、記憶體儲存裝置及輸入/輸出(I/O)裝置的示意圖。圖2是根據本發明的另一範例實施例所繪示的主機系統、記憶體儲存裝置及I/O裝置的示意圖。
請參照圖1與圖2，主機系統11一般包括處理器111、隨機存取記憶體(random access memory, RAM)112、唯讀記憶體(read only memory, ROM)113及資料傳輸介面114。處理器111、隨機存取記憶體112、唯讀記憶體113及資料傳輸介面114皆耦接至系統匯流排(system bus)110。
在本範例實施例中，主機系統11是透過資料傳輸介面114與記憶體儲存裝置10耦接。例如，主機系統11可經由資料傳輸介面114將資料儲存至記憶體儲存裝置10或從記憶體儲存裝置10中讀取資料。此外，主機系統11是透過系統匯流排110與I/O裝置12耦接。例如，主機系統11可經由系統匯流排110將輸出訊號傳送至I/O裝置12或從I/O裝置12接收輸入訊號。
在本範例實施例中，處理器111、隨機存取記憶體112、唯讀記憶體113及資料傳輸介面114可設置在主機系統11的主機板20上。資料傳輸介面114的數目可以是一或多個。透過資料傳輸介面114，主機板20可以經由有線或無線方式耦接至記憶體儲存裝置10。記憶體儲存裝置10可例如是隨身碟201、記憶卡202、固態硬碟(Solid State Drive, SSD)203或無線記憶體儲存裝置204。無線記憶體儲存裝置204可例如是近距離無線通訊(Near Field Communication, NFC)記憶體儲存裝置、無線傳真(WiFi)記憶體儲存裝置、藍牙(Bluetooth)記憶體儲存裝置或低功耗藍牙記憶體儲存裝置(例如，iBeacon)等以各式無線通訊技術為基礎的記憶體儲存裝置。此外，主機板20也可以透過系統匯流排110耦接至全球定位系統(Global Positioning System, GPS)模組205、網路介面卡206、無線傳輸裝置207、鍵盤208、螢幕209、喇叭210等各式I/O裝置。例如，在一範例實施例中，主機板20可透過無線傳輸裝置207存取無線記憶體儲存裝置204。
在一範例實施例中，所提及的主機系統為可實質地與記憶體儲存裝置配合以儲存資料的任意系統。雖然在上述範例實施例中，主機系統是以電腦系統來作說明，然而，圖3是根據本發明的另一範例實施例所繪示的主機系統與記憶體儲存裝置的示意圖。請參照圖3，在另一範例實施例中，主機系統31也可以是數位相機、攝影機、通訊裝置、音訊播放器、視訊播放器或平板電腦等系統，而記憶體儲存裝置30可為其所使用的SD卡32、CF卡33或嵌入式儲存裝置34等各式非揮發性記憶體儲存裝置。嵌入式儲存裝置34包括嵌入式多媒體卡(embedded MMC, eMMC)341及/或嵌入式多晶片封裝儲存裝置(embedded Multi Chip Package, eMCP)342等各類型將記憶體模組直接耦接於主機系統的基板上的嵌入式儲存裝置。
圖4是根據本發明的一範例實施例所繪示的記憶體儲存裝置的概要方塊圖。
請參照圖4，記憶體儲存裝置10包括連接介面單元402、記憶體控制電路單元404與可複寫式非揮發性記憶體模組406。
在本範例實施例中，連接介面單元402是相容於序列先進附件(Serial Advanced Technology Attachment, SATA)標準。然而，必須瞭解的是，本發明不限於此，連接介面單元402亦可以是符合並列先進附件(Parallel Advanced Technology Attachment, PATA)標準、電氣和電子工程師協會(Institute of Electrical and Electronic Engineers, IEEE)1394標準、高速周邊零件連接介面(Peripheral Component Interconnect Express, PCI Express)標準、通用序列匯流排(Universal Serial Bus, USB)標準、安全數位(Secure Digital, SD)介面標準、超高速一代(Ultra High Speed-I, UHS-I)介面標準、超高速二代(Ultra High Speed-II, UHS-II)介面標準、記憶棒(Memory Stick, MS)介面標準、多晶片封裝(Multi-Chip Package)介面標準、多媒體儲存卡(Multi Media Card, MMC)介面標準、崁入式多媒體儲存卡(Embedded Multimedia Card, eMMC)介面標準、通用快閃記憶體(Universal Flash Storage, UFS)介面標準、嵌入式多晶片封裝（embedded Multi Chip Package, eMCP）介面標準、小型快閃(Compact Flash, CF)介面標準、整合式驅動電子介面(Integrated Device Electronics, IDE)標準或其他適合的標準。連接介面單元402可與記憶體控制電路單元404封裝在一個晶片中，或者連接介面單元402是佈設於一包含記憶體控制電路單元404之晶片外。
記憶體控制電路單元404用以執行以硬體型式或韌體型式實作的多個邏輯閘或控制指令並且根據主機系統11的指令在可複寫式非揮發性記憶體模組406中進行資料的寫入、讀取與抹除等運作。
可複寫式非揮發性記憶體模組406是耦接至記憶體控制電路單元404並且用以儲存主機系統11所寫入之資料。可複寫式非揮發性記憶體模組406可以是單階記憶胞(Single Level Cell, SLC)NAND型快閃記憶體模組(即，一個記憶胞中可儲存1個位元的快閃記憶體模組)、多階記憶胞(Multi Level Cell, MLC)NAND型快閃記憶體模組(即，一個記憶胞中可儲存2個位元的快閃記憶體模組)、複數階記憶胞(Triple Level Cell，TLC)NAND型快閃記憶體模組(即，一個記憶胞中可儲存3個位元的快閃記憶體模組)、其他快閃記憶體模組或其他具有相同特性的記憶體模組。
可複寫式非揮發性記憶體模組406中的記憶胞是以陣列的方式設置。以下以二維陣列來對記憶胞陣列進行說明。但是，在此須注意的是，以下範例實施例只是記憶胞陣列的一種範例，在其他的範例實施例中，記憶胞陣列的配置方式可以被調整以符合實務上的需求。
圖5是根據一範例實施例所繪示的可複寫式非揮發性記憶體模組的概要方塊圖。圖6是根據一範例實施例所繪示的記憶胞陣列的示意圖。
請同時參照圖5與圖6，可複寫式非揮發性記憶體模組406包括記憶胞陣列2202、字元線控制電路2204、位元線控制電路2206、行解碼器(column decoder)2208、資料輸入/輸出緩衝器2210與控制電路2212。
在本範例實施例中，記憶胞陣列2202可包括用以儲存資料的多個記憶胞502、多個選擇閘汲極(select gate drain, SGD)電晶體512與多個選擇閘源極(select gate source, SGS)電晶體514、以及連接此些記憶胞的多條位元線504、多條字元線506、與共用源極線508(如圖6所示)。記憶胞502是以陣列方式(或立體堆疊的方式)配置在位元線504與字元線506的交叉點上。當從記憶體控制電路單元404接收到寫入指令或讀取指令時，控制電路2212會控制字元線控制電路2204、位元線控制電路2206、行解碼器2208、資料輸入/輸出緩衝器2210來寫入資料至記憶胞陣列2202或從記憶胞陣列2202中讀取資料，其中字元線控制電路2204用以控制施予至字元線506的電壓，位元線控制電路2206用以控制施予至位元線504的電壓，行解碼器2208依據指令中的列位址以選擇對應的位元線，並且資料輸入/輸出緩衝器2210用以暫存資料。
可複寫式非揮發性記憶體模組406中的記憶胞是以臨界電壓的改變來儲存多位元(bits)。具體來說，每一個記憶胞的控制閘極(control gate)與通道之間有一個電荷捕捉層。透過施予一寫入電壓至控制閘極，可以改變電荷補捉層的電子量，因而改變了記憶胞的臨界電壓。此改變臨界電壓的程序亦稱為“把資料寫入至記憶胞”或“程式化記憶胞”。隨著臨界電壓的改變，記憶胞陣列2202的每一記憶胞具有多個儲存狀態。並且透過讀取電壓可以判斷記憶胞是屬於哪一個儲存狀態，藉此取得記憶胞所儲存的位元。
圖7是根據一範例實施例所繪示儲存於記憶胞陣列中的寫入資料所對應的閘極電壓的統計分配圖。
請參照圖7，以MLC NAND型快閃記憶體為例，隨著不同的臨界電壓，每一記憶胞具有4種儲存狀態，並且此些儲存狀態分別地代表"11"、"10"、"00"與"01"等位元。換言之，每一個儲存狀態包括最低有效位元(Least Significant Bit，LSB)以及最高有效位元(Most Significant Bit，MSB)。在本範例實施例中，儲存狀態(即，"11"、"10"、"00"與"01")中從左側算起之第1個位元為LSB，而從左側算起之第2個位元為MSB。因此，在此範例實施例中，每一記憶胞可儲存2個位元。必須瞭解的是，圖7所繪示的臨界電壓及其儲存狀態的對應僅為一個範例。在本發明另一範例實施例中，臨界電壓與儲存狀態的對應亦可是隨著臨界電壓越大而以"11"、"10"、"01"與"00"排列，或是其他排列。此外，在另一範例實施例中，亦可定義從左側算起之第1個位元為MSB，而從左側算起之第2個位元為LSB。
在一個記憶胞可以儲存多個位元(例如，MLC或TLC NAND快閃記憶體模組)的範例實施例中，屬於同一條字元線的實體程式化單元至少可被分類為下實體程式化單元與上實體程式化單元。例如，在MLC NAND快閃記憶體模組中，一記憶胞的最低有效位元(Least Significant Bit，LSB)是屬於下實體程式化單元，並且此記憶胞的最高有效位元(Most Significant Bit，MSB)是屬於上實體程式化單元。在一範例實施例中，下實體程式化單元亦稱為快頁(fast page)，而上實體程式化單元亦稱為慢頁(slow page)。此外，在TLC NAND快閃記憶體模組中，一記憶胞的最低有效位元(Least Significant Bit，LSB)是屬於下實體程式化單元，此記憶胞的中間有效位元(Center Significant Bit，CSB)是屬於中實體程式化單元，並且此記憶胞的最高有效位元(Most Significant Bit，MSB)是屬於上實體程式化單元。
圖8是根據一範例實施例所繪示的從記憶胞中讀取資料的示意圖，其是以MLC NAND型快閃記憶體為例。
請參照圖8，記憶胞陣列2202之記憶胞的讀取運作是藉由施予讀取電壓VA~VC於控制閘極，藉由記憶胞通道的導通狀態，來識別記憶胞儲存之資料。驗證位元(VA)是用以指示施予讀取電壓VA時記憶胞通道是否為導通；驗證位元(VC)是用以指示施予讀取電壓VC時，記憶胞通道是否為導通；驗證位元(VB)是用以指示施予讀取電壓VB時，記憶胞通道是否為導通。在此假設驗證位元是“1”時表示對應的記憶胞通道導通，而驗證位元是“0”時表示對應的記憶胞通道沒有導通。如圖8所示，透過驗證位元(VA)~(VC)可以判斷記憶胞是處於哪一個儲存狀態，進而取得所儲存的位元。
圖9是根據另一範例實施例所繪示的從記憶胞中讀取資料的示意圖。
請參照圖9，以一TLC NAND型快閃記憶體為例，每一個儲存狀態包括左側算起之第1個位元的最低有效位元LSB、從左側算起之第2個位元的中間有效位元(Center Significant Bit，CSB)以及從左側算起之第3個位元的最高有效位元MSB。在此範例中，依照不同的臨界電壓，記憶胞具有8種儲存狀態(即，"111"、"110"、"100"、"101"、"001"、"000"、"010"與"011")。藉由施加讀取電壓VA~VG於控制閘極，可以識別記憶胞所儲存的位元。
其中，值得說明的是，圖9的8種儲存狀態之排列順序，可依製造商之設計而訂，非以本範例之排列方式為限。
此外，可複寫式非揮發性記憶體模組406的記憶胞會構成多個實體程式化單元，並且此些實體程式化單元會構成多個實體抹除單元。具體而言，圖6中同一條字元線上的記憶胞會組成一或多個實體程式化單元。例如，若可複寫式非揮發性記憶體模組406為MLC NAND型快閃記憶體模組，則同一條字元線與多條位元線之交錯處上的記憶胞會構成2個實體程式化單元，亦即上實體程式化單元與下實體程式化單元。而一個上實體程式化單元與一個下實體程式化單元可以統稱為一實體程式化單元組。特別是，倘若欲讀取的資料位在一實體程式化單元組的一下實體程式化單元時，可以採用如圖8中的讀取電壓VA來識別此下實體程式化單元中每一位元的值。倘若欲讀取的資料位在一實體程式化單元組的一上實體程式化單元時，可以採用如圖8中讀取電壓VB與讀取電壓VC來識別此上實體程式化單元中每一位元的值。
或者，若可複寫式非揮發性記憶體模組406為TLC NAND型快閃記憶體模組，則同一條字元線與多條位元線之交錯處上的記憶胞會構成3個實體程式化單元，亦即上實體程式化單元、中實體程式化單元與下實體程式化單元。而一個上實體程式化單元、一個中實體程式化單元與一個下實體程式化單元可以統稱為一實體程式化單元組。特別是，倘若欲讀取的資料位在一實體程式化單元組的一下實體程式化單元時，可以採用如圖9中的讀取電壓VA來識別此下實體程式化單元中每一位元的值。倘若欲讀取的資料位在一實體程式化單元組的一中實體程式化單元時，可以採用如圖9中的讀取電壓VB與讀取電壓VC來識別此中實體程式化單元中每一位元的值。倘若欲讀取的資料位在一實體程式化單元組的一上實體程式化單元時，可以採用如圖9中的讀取電壓VD、讀取電壓VE、讀取電壓VF與讀取電壓VG來識別此上實體程式化單元中每一位元的值。
在本範例實施例中，實體程式化單元為程式化的最小單元。即，實體程式化單元為寫入資料的最小單元。例如，實體程式化單元為實體頁面(page)或是實體扇(sector)。若實體程式化單元為實體頁面，則此些實體程式化單元通常包括資料位元區與冗餘(redundancy)位元區。資料位元區包含多個實體扇，用以儲存使用者資料，而冗餘位元區用以儲存系統資料(例如，錯誤更正碼)。在本範例實施例中，資料位元區包含32個實體扇，且一個實體扇的大小為512位元組(byte, B)。然而，在其他範例實施例中，資料位元區中也可包含8個、16個或數目更多或更少的實體扇，並且每一個實體扇的大小也可以是更大或更小。另一方面，實體抹除單元為抹除之最小單位。亦即，每一實體抹除單元含有最小數目之一併被抹除之記憶胞。例如，實體抹除單元為實體區塊(block)。
圖10是根據本範例實施例所繪示之實體抹除單元的範例示意圖。
請參照圖10，在本範例實施例中，假設一個實體抹除單元是由多個實體程式化單元組所組成，其中每個實體程式化單元組包括由排列在同一條字元線上的數個記憶胞所組成的下實體程式化單元、中實體程式化單元與上實體程式化單元。例如，在實體抹除單元中，屬於下實體程式化單元的第0個實體程式化單元、屬於中實體程式化單元的第1個實體程式化單元和屬於上實體程式化單元的第2個實體程式化單元會被視為一個實體程式化單元組。類似地，第3、4、5個實體程式化單元會被視為一個實體程式化單元組，並且以此類推其他實體程式化單元亦是依據此方式被區分為多個實體程式化單元組。
圖11是根據本發明的一範例實施例所繪示的記憶體控制電路單元的概要方塊圖。
請參照圖11，記憶體控制電路單元404包括記憶體管理電路702、主機介面704、記憶體介面706及錯誤檢查與校正電路708。
記憶體管理電路702用以控制記憶體控制電路單元404的整體運作。具體來說，記憶體管理電路702具有多個控制指令，並且在記憶體儲存裝置10運作時，此些控制指令會被執行以進行資料的寫入、讀取與抹除等運作。以下說明記憶體管理電路702或任何包含於記憶體控制電路單元404中的電路元件之操作時，等同於說明記憶體控制電路單元404的操作。
在本範例實施例中，記憶體管理電路702的控制指令是以韌體型式來實作。例如，記憶體管理電路702具有微處理器單元(未繪示)與唯讀記憶體(未繪示)，並且此些控制指令是被燒錄至此唯讀記憶體中。當記憶體儲存裝置10運作時，此些控制指令會由微處理器單元來執行以進行資料的寫入、讀取與抹除等運作。
在另一範例實施例中，記憶體管理電路702的控制指令亦可以程式碼型式儲存於可複寫式非揮發性記憶體模組406的特定區域(例如，記憶體模組中專用於存放系統資料的系統區)中。此外，記憶體管理電路702具有微處理器單元(未繪示)、唯讀記憶體(未繪示)及隨機存取記憶體(未繪示)。特別是，此唯讀記憶體具有開機碼(boot code)，並且當記憶體控制電路單元404被致能時，微處理器單元會先執行此開機碼來將儲存於可複寫式非揮發性記憶體模組406中之控制指令載入至記憶體管理電路702的隨機存取記憶體中。之後，微處理器單元會運轉此些控制指令以進行資料的寫入、讀取與抹除等運作。
此外，在另一範例實施例中，記憶體管理電路702的控制指令亦可以一硬體型式來實作。例如，記憶體管理電路702包括微控制器、記憶胞管理電路、記憶體寫入電路、記憶體讀取電路、記憶體抹除電路與資料處理電路。記憶胞管理電路、記憶體寫入電路、記憶體讀取電路、記憶體抹除電路與資料處理電路是耦接至微控制器。記憶胞管理電路用以管理可複寫式非揮發性記憶體模組406的記憶胞或其群組。記憶體寫入電路用以對可複寫式非揮發性記憶體模組406下達寫入指令序列以將資料寫入至可複寫式非揮發性記憶體模組406中。記憶體讀取電路用以對可複寫式非揮發性記憶體模組406下達讀取指令序列以從可複寫式非揮發性記憶體模組406中讀取資料。記憶體抹除電路用以對可複寫式非揮發性記憶體模組406下達抹除指令序列以將資料從可複寫式非揮發性記憶體模組406中抹除。資料處理電路用以處理欲寫入至可複寫式非揮發性記憶體模組406的資料以及從可複寫式非揮發性記憶體模組406中讀取的資料。寫入指令序列、讀取指令序列及抹除指令序列可各別包括一或多個程式碼或指令碼並且用以指示可複寫式非揮發性記憶體模組406執行相對應的寫入、讀取及抹除等操作。在一範例實施例中，記憶體管理電路702還可以下達其他類型的指令序列給可複寫式非揮發性記憶體模組406以指示執行相對應的操作。
主機介面704是耦接至記憶體管理電路702並且用以接收與識別主機系統11所傳送的指令與資料。也就是說，主機系統11所傳送的指令與資料會透過主機介面704來傳送至記憶體管理電路702。在本範例實施例中，主機介面704是相容於SATA標準。然而，必須瞭解的是本發明不限於此，主機介面704亦可以是相容於PATA標準、IEEE 1394標準、PCI Express標準、USB標準、SD標準、UHS-I標準、UHS-II標準、MS標準、MMC標準、eMMC標準、UFS標準、CF標準、IDE標準或其他適合的資料傳輸標準。
記憶體介面706是耦接至記憶體管理電路702並且用以存取可複寫式非揮發性記憶體模組406。也就是說，欲寫入至可複寫式非揮發性記憶體模組406的資料會經由記憶體介面706轉換為可複寫式非揮發性記憶體模組406所能接受的格式。具體來說，若記憶體管理電路702要存取可複寫式非揮發性記憶體模組406，記憶體介面706會傳送對應的指令序列。例如，這些指令序列可包括指示寫入資料的寫入指令序列、指示讀取資料的讀取指令序列、指示抹除資料的抹除指令序列、以及用以指示各種記憶體操作(例如，改變讀取電壓準位或執行垃圾回收程序等等)的相對應的指令序列。這些指令序列例如是由記憶體管理電路702產生並且透過記憶體介面706傳送至可複寫式非揮發性記憶體模組406。這些指令序列可包括一或多個訊號，或是在匯流排上的資料。這些訊號或資料可包括指令碼或程式碼。例如，在讀取指令序列中，會包括讀取的辨識碼、記憶體位址等資訊。
錯誤檢查與校正電路708是耦接至記憶體管理電路702並且用以執行錯誤檢查與校正程序以確保資料的正確性。具體來說，當記憶體管理電路702從主機系統11中接收到寫入指令時，錯誤檢查與校正電路708會為對應此寫入指令的資料產生對應的錯誤更正碼(error correcting code, ECC)及/或錯誤檢查碼(error detecting code，EDC)，並且記憶體管理電路702會將對應此寫入指令的資料與對應的錯誤更正碼及/或錯誤檢查碼寫入至可複寫式非揮發性記憶體模組406中。之後，當記憶體管理電路702從可複寫式非揮發性記憶體模組406中讀取資料時會同時讀取此資料對應的錯誤更正碼及/或錯誤檢查碼，並且錯誤檢查與校正電路708會依據此錯誤更正碼及/或錯誤檢查碼對所讀取的資料執行錯誤檢查與校正程序。
在一範例實施例中，記憶體控制電路單元404還包括緩衝記憶體710與電源管理電路712。
緩衝記憶體710是耦接至記憶體管理電路702並且用以暫存來自於主機系統11的資料與指令或來自於可複寫式非揮發性記憶體模組406的資料。電源管理電路712是耦接至記憶體管理電路702並且用以控制記憶體儲存裝置10的電源。
在本範例實施例中，錯誤檢查與校正電路708可以針對儲存於同一個實體程式化單元中的資料進行單框架(single-frame)編碼，也可以針對儲存於多個實體程式化單元中的資料進行多框架(multi-frame)編碼。單框架編碼與多框架編碼可以分別採用低密度奇偶檢查校正碼(low density parity code，LDPC)、BCH碼、迴旋碼(convolutional code)或渦輪碼(turbo code)等編碼演算法的至少其中之一。或者，在一範例實施例中，多框架編碼還可以採用里德-所羅門碼(Reed-solomon codes, RS codes)演算法或互斥或(XOR)演算法。此外，在另一範例實施例中，更多未列於上的編碼演算法也可以被採用，在此便不贅述。根據所採用的編碼演算法，錯誤檢查與校正電路708可以編碼欲保護之資料來產生相對應的錯誤更正碼及/或錯誤檢查碼。為了說明方便，以下將經由編碼產生的錯誤更正碼及/或錯誤檢查碼統稱為編碼資料。圖12是根據本發明的一範例實施例所繪示的多框架編碼的示意圖。
請參照圖12，以編碼實體程式化單元810(0)~810(E)所儲存之資料來產生相對應的編碼資料820為例，實體程式化單元810(0)~810(E)中的每一者所儲存之至少部分資料可視為一個框架。在多框架編碼中，是以每一個位元(或，位元組)所在的位置為依據來對實體程式化單元810(0)~810(E)中的資料進行編碼。例如，位於位置801(1)的位元b11 、b21 、…、bp1 會被編碼為編碼資料820中的位元bo1 ，位於位置801(2)的位元b12 、b22 、…、bp2 會被編碼為編碼資料820中的位元bo2 ；以此類推，位於位置801(r)的位元b1r 、b2r 、…、bpr 會被編碼為編碼資料820中的位元bor 。爾後，根據編碼資料820即可對從實體程式化單元810(0)~810(E)中讀取的資料進行解碼，以嘗試更正所讀取之資料中可能存在的錯誤。
此外，在圖12的另一範例實施例中，用於產生編碼資料820的資料也可能包括實體程式化單元810(0)~810(E)所儲存之資料中的資料位元(data bits)所對應的冗餘位元(redundancy bits)。以實體程式化單元810(0)所儲存之資料為例，其中的冗餘位元例如是對儲存於實體程式化單元810(0)中的資料位元進行單框架編碼而產生的。在本範例實施例中，假設在讀取實體程式化單元810(0)中的資料時，從實體程式化單元810(0)中讀取出的資料可以先使用實體程式化單元810(0)中的冗餘位元(例如，單框架編碼的編碼資料)來解碼以進行錯誤偵測與更正。然而，當使用實體程式化單元810(0)中的冗餘位元進行解碼發生失敗(例如，解碼後實體程式化單元810(0)中所儲存的資料的錯誤位元數大於一門檻值)時，可以使用重新讀取(Retry-Read)機制嘗試從實體程式化單元810(0)中讀取出正確的資料。關於重新讀取機制的細節請容後詳述。而當無法藉由重新讀取(Retry-Read)機制從實體程式化單元810(0)中讀取出正確的資料時，可以讀取編碼資料820以及實體程式化單元810(1)~810(E)的資料，並根據編碼資料820以及實體程式化單元810(1)~810(E)的資料進行解碼，以嘗試更正實體程式化單元810(0)中所儲存的資料中存在的錯誤。也就是說，在本範例實施例中，當使用單框架編碼產生的編碼資料進行解碼發生失敗以及使用重新讀取(Retry-Read)機制進行讀取發生失敗時，會改用多框架編碼產生的編碼資料進行解碼。
特別是，圖13是根據一範例實施例繪示重新讀取機制的示意圖。
請參照圖13，在此以SLC快閃記憶體為例，分佈1410與分佈1420是用來表示多個第一記憶胞的儲存狀態，而分佈1410與1420分別代表著不同的儲存狀態。這些第一記憶胞可以屬於同樣的實體程式化單元或是不同的實體程式化單元，本發明並不在此限。在此假設當一個記憶胞屬於分佈1410時，此記憶胞所儲存的是位元“1”；當記憶胞屬於分佈1420時，此記憶胞儲存的是位元“0”。當記憶體管理電路702以讀取電壓1440來讀取記憶胞時，記憶體管理電路702會取得驗證位元，其是用來指示此記憶胞是否為導通。在此假設記憶胞導通時驗證位元是“1”，反之則是 “0”，但本發明並不在此限。若此驗證位元為 “1”，則記憶體管理電路702會判斷此記憶胞屬於分佈1410，反之則是分佈1420。然而，分佈1410與分佈1420在區域1430中是重疊的。也就是說，有若干個記憶胞應該是屬於分佈1410但被辨識為分佈1420，並且有若干個記憶胞應該是屬於分佈1420但被辨識為分佈1410。
在此範例實施例中，當要讀取這些記憶胞時，記憶體管理電路702會先選擇一預設的讀取電壓(例如，讀取電壓1441)來讀取這些記憶胞以取得這些記憶胞的驗證位元。錯誤檢查與校正電路708會根據這些記憶胞的驗證位元來執行解碼操作，以產生多個解碼位元，而此些解碼位元可以組成一個解碼後的資料(亦稱為，碼字)。
若解碼失敗，表示這些記憶胞儲存有不可更正的錯誤位元。若解碼失敗，在重新讀取機制中，記憶體管理電路702會重新取得另一讀取電壓，並用此另一讀取電壓(例如讀取電壓1442)來讀取這些第一記憶胞，以重新取得記憶胞的驗證位元。記憶體管理電路702會根據重新取得的驗證位元來執行上述的解碼操作以取得由多個解碼位元組成的另一解碼後的資料。在一範例實施例中，錯誤檢查與校正電路708會根據該另一解碼後的資料所對應的校驗子判斷所述另一解碼後的資料是否為有效的碼字。若所述另一解碼後的資料非為有效的碼字時，記憶體管理電路702會判斷解碼失敗。若重新取得讀取電壓的次數沒有超過預設次數，則記憶體管理電路702會再重新取得其他取得電壓(例如，讀取電壓1443)，並且根據重新取得的讀取電壓1443讀取記憶胞，以重新取得驗證位元並執行第一解碼操作。
換句話說，當有不可更正的錯誤位元時，透過重新取得讀取電壓，一些記憶胞的驗證位元會被改變，進而有機會改變解碼操作的解碼結果。邏輯上來說，上述重新取得讀取電壓的動作是要翻轉(flip)一個碼字中的若干位元，並對新的碼字重新解碼。在一些情況下，在翻轉前無法解碼的碼字(有不可更正的錯誤位元)，有可能在翻轉後可以解碼。並且，在一範例實施例中記憶體管理電路702會嘗試解碼數次，直到嘗試的次數超過預設次數為止。然而，本發明並不限制預設次數為多少。
需說明的是，使用單框架編碼所產生的編碼資料所執行的解碼操作可以分成硬位元(hard bit mode)模式解碼與軟位元模式(soft bit mode)解碼。在硬位元模式解碼與軟位元模式解碼的過程中，均需根據記憶胞的「解碼初始值」來進行解碼。在硬位元模式解碼的過程中，記憶胞的解碼初始值是根據一個驗證位元而被分為兩個數值(例如，n與-n)。例如，若驗證位元是”1”，記憶體管理電路702會設定對應的記憶胞的解碼初始值為-n；若驗證位元是”0”，則解碼初始值為n。其中n為正數，但本發明並不限制正整數n的值為多少。也就是說，根據兩種數值來執行的疊代解碼亦被稱為硬位元模式(hard bit mode)解碼。然而，上述改變讀取電壓的步驟也可以應用在軟位元模式(soft bit mode)解碼，其中每一個記憶胞的解碼初始值是根據多個驗證位元所決定。值得注意的是，不論是硬位元模式或是軟位元模式，在疊代解碼中都會計算位元的機率值，因此都屬於機率解碼演算法。而硬位元模式解碼與軟位元模式解碼的詳細執行過程可以由習知技術而得知，在此不再贅述。
值得注意的是，在圖13中所舉的是SLC快閃記憶體的例子，但重新取得讀取電壓的步驟也可以適用於MLC或是TLC快閃記憶體。如圖8所示，改變讀取電壓VA會翻轉一個記憶胞的LSB，而改變讀取電壓VB或VC則可以翻轉一個記憶胞的MSB。因此，改變讀取電壓VA、VB或VC都可以將一個碼字改變為另一個碼字。改變碼字的結果也適用於圖9的TLC快閃記憶體。本發明並不限制所使用的是SLC、MLC或是TLC快閃記憶體。
藉由上述重新讀取的機制，可以找到用於讀取位在同一字元線上的多個記憶胞的最佳讀取電壓，而此最佳讀取電壓可以用來讀取出前述多個記憶胞的資料並且成功地解碼。在其他實施例中，最佳讀取電壓也可以用來在讀取出前述多個記憶胞的資料並執行硬位元模式解碼後具有最少的錯誤位元數。特別是，最佳讀取電壓通常是會讓如圖13中應該是屬於分佈1410但被辨識為分佈1420的記憶胞的數量相同於應該是屬於分佈1420但被辨識為分佈1410的記憶胞的數量，而此最佳讀取電壓例如是圖13中的讀取電壓1440。找出讀取記憶胞的最佳讀取電壓的操作又可以稱為「最佳讀取電壓搜尋操作」，其可以是在可複寫式非揮發性記憶體模組406閒置時(或稱為在背景時間中)執行、在硬位元模式解碼失敗後所執行或者在執行硬位元模式解碼過程中所獲得(即，具有最少的錯誤位元數的的讀取電壓)，而所決定出的最佳讀取電壓可以用於之後對於可複寫式非揮發性記憶體模組406的讀取。
在此需說明的是，在本實施例中，當欲讀取可複寫式非揮發性記憶體模組406中的一實體程式化單元時，記憶體管理電路702會先使用一預設電壓來讀取該實體程式化單元並根據使用此預設電壓讀取出的資料執行硬位元模式解碼。而在硬位元模式解碼的過程中發生解碼失敗時，會執行前述的重新讀取機制以再次地執行硬位元模式解碼。當重新讀取(Retry-Read)機制進行讀取發生失敗時，會執行軟位元模式解碼。在執行軟位元模式解碼的過程中，首先會執行最佳讀取電壓搜尋操作以尋找用於讀取該實體程式化單元的記憶胞的最佳讀取電壓，並將此最佳讀取電壓作為一起始讀取電壓，並根據此起始讀取電壓來讀取該實體程式化單元以執行軟位元模式解碼。當根據使用此起始讀取電壓所讀取出的資料所執行的解碼操作發生失敗時，記憶體管理電路702會利用複數個包含該起始讀取電壓鄰近位置的讀取電壓去讀取記憶胞並執行解碼操作。當軟位元模式解碼發生失敗時(例如，使用複數個包含該起始讀取電壓鄰近位置的讀取電壓去讀取記憶胞並執行解碼操作皆發生解碼失敗時)，記憶體管理電路702會改用多框架編碼產生的編碼資料進行解碼。
由上述可知，在對一筆資料執行解碼操作時，可能執行了多次的解碼操作(例如，硬位元模式解碼、軟位元模式解碼、最佳讀取電壓搜尋操作或根據多框架編碼產生的編碼資料所執行的解碼操作)才能判斷解碼成功或解碼失敗。因此，本發明提出一種解碼方法，可以根據一筆資料寫入至可複寫式非揮發性記憶體模組406時的溫度(亦稱為，寫入溫度)以及該筆資料從可複寫式非揮發性記憶體模組406讀取時的溫度(亦稱為，讀取溫度)，計算寫入溫度與讀取溫度的溫差，並選擇適用於此溫差的解碼操作來執行，進而有效地降低解碼操作的執行時間與提高解碼的成功機率。詳細的實施例說明如下。
圖14是根據一範例實施例繪示第一查找表的示意圖。
請參照圖14，在本實施例中記憶體管理電路702會儲存一查找表140(亦稱為，第一查找表)。查找表140記錄多個溫度區間以及分別對應於該些溫度區間的多個識別碼。更詳細來說，查找表140會記錄溫度在-25°C以下的溫度區間A0，並且以識別碼 “000”表示溫度區間A0；查找表140會記錄溫度介於-25°C至0°C的溫度區間A1，並且以識別碼 “001”表示溫度區間A1；查找表140會記錄溫度介於0°C至25°C的溫度區間A2，並且以識別碼 “010”表示溫度區間A2；查找表140會記錄溫度介於25°C至40°C的溫度區間A3，並且以識別碼 “011”表示溫度區間A3；查找表140會記錄溫度介於40°C至60°C的溫度區間A4，並且以識別碼 “100”表示溫度區間A4；查找表140會記錄溫度介於60°C至80°C的溫度區間A5，並且以識別碼 “101”表示溫度區間A5；查找表140會記錄溫度介於80°C至100°C的溫度區間A6，並且以識別碼 “110”表示溫度區間A6；查找表140會記錄溫度在100°C以上的溫度區間A7，並且以識別碼 “111”表示溫度區間A7。
之後，當記憶體管理電路702從主機系統11接收到指示寫入一資料(亦稱為，第一資料)的寫入指令時，記憶體管理電路702會根據該寫入指令，將第一資料寫入可複寫式非揮發性記憶體模組406中的某一個實體程式化單元(亦稱為，第一實體程式化單元)。特別是，記憶體管理電路702可以透過一溫度感測器(未繪示)感測在寫入第一資料的過程中可複寫式非揮發性記憶體模組406的溫度(亦稱為，第二溫度)。在此假設第二溫度為15°C。記憶體管理電路702可以判斷第二溫度是位於溫度區間A2(亦稱為，第一溫度區間)中，因此記憶體管理電路702可以獲得代表溫度區間A2的識別碼 “010” (亦稱為，第一識別碼)。
之後，記憶體管理電路702會將對應前述第二溫度的一溫度資料寫入至可複寫式非揮發性記憶體模組406中。更詳細來說，在本實施例中，記憶體管理電路702會複製前述的第一識別碼以產生多個複本(亦稱為，第一識別碼複本)，並將此些第一識別碼複本寫入至可複寫式非揮發性記憶體模組406中。需注意的是，雖然在本實施例中溫度資訊是以第一識別碼複本的形式儲存至可複寫式非揮發性記憶體模組406中，然而在其他實施例中，記憶體管理電路702也可以是以其他的形式(或格式)來儲存對應於第二溫度的溫度資料至可複寫式非揮發性記憶體模組406中。
以溫度資訊是以第一識別碼複本的形式儲存至可複寫式非揮發性記憶體模組406中為例，圖15是根據一範例實施例繪示第一識別碼複本的示意圖。
請參照圖15，記憶體管理電路702例如會複製識別碼 “010”以產生五個複本B1~B4(即，第一識別碼複本)來記錄在寫入第一資料時的第二溫度。特別是，資料在寫入(或讀取)的過程中可能會造成位元錯誤，因此如複本B2~B3所示，複本B2~B3所記錄的識別碼並非為前述的識別碼 “010”。然而藉由使用第一識別碼複本，可以降低在讀取所儲存的第二溫度的解碼時間。更詳細來說，當讀取複本B0~B4時，記憶體管理電路702可以判斷識別碼為 “010”的複本數量(即，三個)多於識別碼非為 “010”的複本數量(即，兩個)，記憶體管理電路702可以快速地取得識別碼 “010”並得知在寫入第一資料的過程中可複寫式非揮發性記憶體模組406的第二溫度是位於溫度區間A2。特別是，藉由此判斷方式，可以在不用執行如前述的解碼操作(例如，硬位元模式解碼、重新讀取機制、軟位元模式解碼、根據最佳讀取電壓所讀取出的資料所執行的解碼操作以及根據多框架編碼產生的編碼資料所執行的解碼操作)的情況下，快速地得知第二溫度所位於的溫度區間。
之後，假設記憶體管理電路702會從主機系統11接收用以讀取第一資料的讀取指令。記憶體管理電路702會根據此讀取指令，透過溫度感測器獲得可複寫式非揮發性記憶體模組406目前的溫度(亦稱為，第一溫度)。假設第一溫度為-28°C。記憶體管理電路702根據查找表140判斷第一溫度是位於溫度區間A0(亦稱為，第二溫度區間)中，因此記憶體管理電路702可以獲得代表溫度區間A0的識別碼 “000” (亦稱為，第二識別碼)。
之後，記憶體管理電路702還會根據前述的讀取指令，讀取如圖15中的複本B0~B4。記憶體管理電路702會根據複本B0~B4的至少其中之一(例如，複本B0~B1與複本B4)得知在將第一資料寫入至第一實體程式化單元時可複寫式非揮發性記憶體模組406的第二溫度是位於識別碼 “010”所代表的區間A2中。
之後，記憶體管理電路702根據前述的識別碼 “010”以及識別碼 “000”，從多個解碼操作中選擇適用於識別碼 “010”以及識別碼 “000”兩者的溫度區間的溫差的解碼操作(亦稱為，第一解碼操作)，並在執行此第一解碼操作後輸出解碼後的資料。
舉例來說，圖16是根據一範例實施例繪示的根據第一識別碼與第二識別碼選擇第一解碼操作的示意圖。
請參照圖16，為了方便說明，以下將在將資料寫入可複寫式非揮發性記憶體模組406時的溫度稱為「寫入溫度」，將讀取可複寫式非揮發性記憶體模組406時的溫度稱為「讀取溫度」。以重新讀取機制為例，可以預先儲存多個讀取電壓組(例如，讀取電壓組G0~GN(未繪示))以讓記憶體管理電路702在執行重新讀取機制時選取。而記憶體儲存裝置10的製造商可以藉由實驗的方式，找出寫入溫度位於識別碼 “000”所代表的溫度區間A0且讀取溫度位於識別碼 “000”所代表的溫度區間A0時所適用的讀取電壓組G0，並將此對應關係記錄在查找表160中。換句話說，當寫入溫度位在溫度區間A0且讀取溫度位於溫度區間A0時，使用讀取電壓組G0來執行讀取操作並根據所讀取出的資料執行解碼操作，解碼成功的機率會較高。類似地，記憶體儲存裝置10的製造商可以藉由實驗的方式，找出寫入溫度位於識別碼 “001”所代表的溫度區間A1與讀取溫度位於識別碼 “000”所代表的溫度區間A0時所適用的讀取電壓組G0，並將此對應關係記錄在查找表160中。而查找表160中其他寫入溫度、讀取溫度與讀取電壓組的對應關係可以由前述的方式所獲得，故在此不再贅述。
延續前述第二溫度為15°C(即，寫入溫度為15°C)且第一溫度為-28°C(即，讀取溫度為-28°C)的範例，記憶體管理電路702可以根據第二溫度所位於的溫度區間A2的識別碼 “010” 以及第一溫度所位於的溫度區間A0的識別碼 “000”，根據查找表160選擇適用於溫度區間A2與溫度區間A0的溫差的讀取電壓組G0(亦稱為，特定讀取電壓組)。之後，記憶體管理電路702可以使用此讀取電壓讀組G0讀取前述的第一實體程式化單元以取得一資料(亦稱為，第二資料)，並根據此第二資料執行解碼操作(例如，硬位元模式解碼)。在本實施例中，記憶體管理電路702溫度區間A2與溫度區間A0的溫差可以視為第一溫度以及第二溫度的溫差。
然而注意的是，上述的實施例是根據第一溫度與第二溫度的溫差來選取特定的讀取電壓組。在一實施例中，記憶體管理電路702也可以根據第一溫度與第二溫度的溫差來選取在解碼時所適用的參數(例如，用於LDPC解碼的LLR (log-likelihood ratio)値)。此外，在一實施例中，記憶體管理電路702可以根據第一溫度以及第二溫度的溫差，從多個解碼操作(例如，硬位元模式解碼、軟位元模式解碼、最佳讀取電壓搜尋操作以及根據多框架編碼產生的編碼資料所執行的解碼操作)中選擇適用的解碼操作來執行。舉例來說，當讀取溫度與寫入溫度的溫差小於一第三門檻值時，可以執行硬位元模式解碼中的重新讀取機制的階段。當讀取溫度與寫入溫度的溫差大於第三門檻值且小於一第四門檻値時，可以直接進入執行軟位元模式解碼中執行最佳讀取電壓搜尋操作並根據所搜尋出的最佳讀取電壓執行讀取與解碼的階段。當讀取溫度與寫入溫度的溫差大於第四門檻值且小於一第五門檻値時，可以直接執行軟位元模式解碼中根據另一讀取電壓(例如，距離前述最佳讀取電壓一偏移量的電壓)執行讀取與解碼的階段。當讀取溫度與寫入溫度的溫差大於第五門檻值且小於一第六門檻値時，可以直接進入根據多框架編碼產生的編碼資料執行解碼操作的階段。
換句話說，在本實施例中，記憶體管理電路702可以具有至少一種解碼操作，例如適用於第一溫差的第一解碼操作(例如，硬位元模式解碼)與適用於第二溫差的第二解碼操作(例如，軟位元模式解碼)。記憶體管理電路702可以根據讀取溫度(例如前述的第一溫度)以及寫入溫度(例如前述的第二溫度)的溫差，判斷此溫差是屬於一特定溫度區間的第一溫差或是屬於另一特定溫度區間的第二溫差。當所述溫差為所述第一溫差時，記憶體管理電路702可以選擇第一解碼操作(例如，硬位元模式解碼)並執行第一解碼操作。當所述溫差為所述第二溫差時，記憶體管理電路702可以選擇第二解碼操作(例如，軟位元模式解碼)並執行第二解碼操作。
特別是，在本發明的一實施例中，還可以藉由寫入溫度與讀取溫度的溫差來判斷一個實體抹除單元是否為損壞的實體抹除單元。
具體來說，當記憶體管理電路702從主機系統11接收用以讀取第一實體抹除單元中的第一資料的讀取指令時，記憶體管理電路702會根據此讀取指令，使用溫度感測器來感測可複寫式非揮發性記憶體模組406以獲得可複寫式非揮發性記憶體模組406目前的第一溫度(即，讀取溫度)。之後，記憶體管理電路702會根據讀取指令，透過例如前述圖14與圖15的方式獲得在將第一資料寫入至第一實體抹除單元時可複寫式非揮發性記憶體模組406的第二溫度(即，寫入溫度)。之後，記憶體管理電路702會根據前述的第一溫度以及前述的第二溫度，選擇第一解碼操作，並執行所述第一解碼操作。而選擇第一解碼操作與執行第一解碼操作的方式已詳述如前，故不再贅述。特別是，當執行第一解碼操作發生失敗且第一溫度以及第二溫度的溫差大於一門檻値時，記憶體管理電路702會判斷第一實體抹除單元不屬於損壞的實體抹除單元。
更詳細來說，當記憶體管理電路702根據第一解碼操作的執行結果判斷第一實體抹除單元中無法更正的錯誤位元的數量大於一門檻値(亦稱為，第一門檻值)時，記憶體管理電路702會判斷第一解碼操作發生失敗。此時，記憶體管理電路702會判斷第一溫度以及第二溫度的差値是否大於另一門檻値(亦稱為，第二門檻値)。當第一溫度以及第二溫度的差値非大於第二門檻値時，記憶體管理電路702會判斷第一實體抹除單元屬於損壞的實體抹除單元。當第一溫度以及第二溫度的差値大於第二門檻値時，記憶體管理電路702會判斷第一實體抹除單元不屬於損壞的實體抹除單元。
換句話說，當寫入溫度與讀取溫度溫差較大時，可能會導致在執行解碼操作時發生解碼失敗。解碼失敗代表在執行解碼操作的資料中具有錯誤位元，且此錯誤位元的數量大於一門檻値。需注意的是，當一個實體抹除單元中的錯誤位元的數量過多時，可能代表該實體抹除單元已經損壞。然而在本實施例中，當寫入溫度與讀取溫度兩者的溫差較大且一實體抹除單元中的錯誤位元的數量過多時，記憶體管理電路702不會將該實體抹除單元識別為損壞的實體抹除單元。原因再於該些錯誤位元可能是因為寫入溫度與讀取溫度兩者的溫差所引起。當寫入溫度與讀取溫度兩者的溫差較小時，對該實體抹除單元中的資料進行解碼時，該實體抹除單元中的錯誤位元的數量可能會變小。因此，若實體抹除單元中錯誤位元的數量過多是因讀取溫度與寫入溫度兩者的溫差所引起，記憶體管理電路702不會將該實體抹除單元識別為損壞的實體抹除單元。
圖17是根據一範例實施例所繪示的解碼方法的流程圖。
請參照圖17，在步驟S1701中，記憶體管理電路702會儲存第一查找表。第一查找表記錄多個溫度區間以及分別對應於所述多個溫度區間的多個識別碼。在步驟S1703中，記憶體管理電路702根據寫入指令，將第一資料寫入第一實體程式化單元，並從第一查找表中獲得第一識別碼。第一識別碼是對應於第一溫度區間，且在將第一資料寫入至第一實體程式化單元時可複寫式非揮發性記憶體模組406的第二溫度位於第一溫度區間。在步驟S1705中，記憶體管理電路702複製第一識別碼以產生多個第一識別碼複本，並將此些第一識別碼複本寫入至可複寫式非揮發性記憶體模組406中。在步驟S1707中，記憶體管理電路702接收用以讀取第一資料的讀取指令。在步驟S1709中，記憶體管理電路702根據讀取指令獲得可複寫式非揮發性記憶體模組406目前的第一溫度。在步驟S1711中，記憶體管理電路702根據所述讀取指令，獲得在將第一資料寫入至第一實體程式化單元時可複寫式非揮發性記憶體模組的第二溫度。最後在步驟S1713中，記憶體管理電路702根據第一溫度以及第二溫度，選擇第一解碼操作，並執行第一解碼操作。
圖18是根據另一範例實施例所繪示的解碼方法的流程圖。
請參照圖18，在步驟S1801中，記憶體管理電路702接收用以讀取第一資料的讀取指令。在步驟S1803中，記憶體管理電路702根據讀取指令，獲得可複寫式非揮發性記憶體模組406目前的第一溫度。在步驟S1805中，記憶體管理電路702根據讀取指令，獲得在將第一資料寫入至第一實體抹除單元時可複寫式非揮發性記憶體模組406的第二溫度。在步驟S1807中，記憶體管理電路702根據第一溫度以及第二溫度，選擇第一解碼操作，並執行第一解碼操作。在步驟S1809中，記憶體管理電路702根據第一解碼操作的執行結果判斷第一實體抹除單元中無法更正的錯誤位元的數量是否大於第一門檻值。當第一實體抹除單元中無法更正的錯誤位元的數量非大於第一門檻值時，會結束圖18的流程。當第一實體抹除單元中無法更正的錯誤位元的數量大於第一門檻值時，在步驟S1811中，記憶體管理電路702會判斷第一溫度以及第二溫度的差値是否大於第二門檻値。第一溫度以及第二溫度的差値大於第二門檻値時，在步驟S1813中，記憶體管理電路702會判斷第一實體抹除單元不屬於損壞的實體抹除單元。第一溫度以及第二溫度的差値非大於第二門檻値時，在步驟S1815中，記憶體管理電路702會判斷第一實體抹除單元屬於損壞的實體抹除單元
綜上所述，本發明的解碼方法、記憶體控制電路單元以及記憶體儲存裝置，可以根據可複寫式非揮發性記憶體模組406中一筆資料的寫入溫度與讀取溫度，選擇適用於所述寫入溫度與所述讀取溫度的解碼操作來對該筆資料進行解碼，進而有效地降低解碼操作的執行時間與提高解碼的成功機率。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。
10:記憶體儲存裝置11:主機系統110:系統匯流排111:處理器112:隨機存取記憶體113:唯讀記憶體114:資料傳輸介面12:輸入/輸出(I/O)裝置20:主機板201:隨身碟202:記憶卡203:固態硬碟204:無線記憶體儲存裝置205:全球定位系統模組206:網路介面卡207:無線傳輸裝置208:鍵盤209:螢幕210:喇叭32:SD卡33:CF卡34:嵌入式儲存裝置341:嵌入式多媒體卡342:嵌入式多晶片封裝儲存裝置402:連接介面單元404:記憶體控制電路單元406:可複寫式非揮發性記憶體模組2202:記憶胞陣列2204:字元線控制電路2206:位元線控制電路2208:行解碼器2210:資料輸入/輸出緩衝器2212:控制電路502、C1~C8:記憶胞504:位元線506:字元線508:共用源極線512:選擇閘汲極電晶體514:選擇閘源極電晶體LSB:最低有效位元CSB:中間有效位元MSB:最高有效位元VA、VA1、VB、VC、VD、VE、VF、VG、1440~1444:讀取電壓1301、1303、1305、1307、1309:實體程式化單元組702:記憶體管理電路704:主機介面706:記憶體介面708:錯誤檢查與校正電路710:緩衝記憶體712:電源管理電路801(1)~801(r):位置820:編碼資料810(0)~810(E):實體程式化單元1410、1420:分佈1430:區域步驟S1701:儲存第一查找表，其中第一查找表記錄多個溫度區間以及分別對應於所述多個溫度區間的多個識別碼的步驟步驟S1703:根據一寫入指令，將第一資料寫入第一實體程式化單元，並從第一查找表中獲得第一識別碼，其中第一識別碼對應於第一溫度區間，且在將所述第一資料寫入至所述第一實體程式化單元時所述可複寫式非揮發性記憶體模組的第二溫度位於第一溫度區間的步驟步驟S1705:複製第一識別碼以產生多個第一識別碼複本，並將此些第一識別碼複本寫入至可複寫式非揮發性記憶體模組中的步驟步驟S1707:接收用以讀取第一資料的讀取指令的步驟步驟S1709:根據讀取指令獲得可複寫式非揮發性記憶體模組目前的第一溫度的步驟步驟S1711:根據所述讀取指令，獲得在將第一資料寫入至第一實體程式化單元時可複寫式非揮發性記憶體模組的第二溫度的步驟步驟S1713:根據第一溫度以及第二溫度，選擇第一解碼操作，並執行第一解碼操作的步驟步驟S1801:接收用以讀取第一資料的讀取指令的步驟步驟S1803:根據讀取指令，獲得可複寫式非揮發性記憶體模組目前的第一溫度的步驟步驟S1805:根據讀取指令，獲得在將第一資料寫入至第一實體抹除單元時可複寫式非揮發性記憶體模組的第二溫度的步驟步驟S1807:根據第一溫度以及第二溫度，選擇第一解碼操作，並執行第一解碼操作的步驟步驟S1809:根據所述第一解碼操作的執行結果判斷第一實體抹除單元中無法更正的錯誤位元的數量是否大於第一門檻值的步驟步驟S1811:判斷第一溫度以及第二溫度的差値是否大於第二門檻値的步驟步驟S1813:判斷第一實體抹除單元不屬於損壞的實體抹除單元的步驟步驟S1815:判斷第一實體抹除單元屬於損壞的實體抹除單元的步驟
圖1是根據本發明的一範例實施例所繪示的主機系統、記憶體儲存裝置及輸入/輸出(I/O)裝置的示意圖。 圖2是根據本發明的另一範例實施例所繪示的主機系統、記憶體儲存裝置及I/O裝置的示意圖。 圖3是根據本發明的另一範例實施例所繪示的主機系統與記憶體儲存裝置的示意圖。 圖4是根據本發明的一範例實施例所繪示的記憶體儲存裝置的概要方塊圖。 圖5是根據一範例實施例所繪示的可複寫式非揮發性記憶體模組的概要方塊圖。 圖6是根據一範例實施例所繪示的記憶胞陣列的示意圖。 圖7是根據一範例實施例所繪示儲存於記憶胞陣列中的寫入資料所對應的閘極電壓的統計分配圖。 圖8是根據一範例實施例所繪示的從記憶胞中讀取資料的示意圖。 圖9是根據另一範例實施例所繪示的從記憶胞中讀取資料的示意圖。 圖10是根據本範例實施例所繪示之實體抹除單元的範例示意圖。 圖11是根據本發明的一範例實施例所繪示的記憶體控制電路單元的概要方塊圖。 圖12是根據本發明的一範例實施例所繪示的多框架編碼的示意圖。 圖13是根據一範例實施例繪示重新讀取機制的示意圖。 圖14是根據一範例實施例繪示第一查找表的示意圖。 圖15是根據一範例實施例繪示第一識別碼複本的示意圖。 圖16是根據一範例實施例繪示的根據第一識別碼與第二識別碼選擇第一解碼操作的示意圖。 圖17是根據一範例實施例所繪示的解碼方法的流程圖。 圖18是根據另一範例實施例所繪示的解碼方法的流程圖。
步驟S1701:儲存第一查找表，其中第一查找表記錄多個溫度區間以及分別對應於所述多個溫度區間的多個識別碼的步驟
步驟S1703:根據一寫入指令，將第一資料寫入第一實體程式化單元，並從第一查找表中獲得第一識別碼，其中第一識別碼對應於第一溫度區間，且在將所述第一資料寫入至所述第一實體程式化單元時所述可複寫式非揮發性記憶體模組的第二溫度位於第一溫度區間的步驟
步驟S1705:複製第一識別碼以產生多個第一識別碼複本，並將此些第一識別碼複本寫入至可複寫式非揮發性記憶體模組中的步驟
步驟S1707:接收用以讀取第一資料的讀取指令的步驟
步驟S1709:根據讀取指令獲得可複寫式非揮發性記憶體模組目前的第一溫度的步驟
步驟S1711:根據所述讀取指令，獲得在將第一資料寫入至第一實體程式化單元時可複寫式非揮發性記憶體模組的第二溫度的步驟
步驟S1713:根據第一溫度以及第二溫度，選擇第一解碼操 作，並執行第一解碼操作的步驟

Claims (34)

  1. 一種解碼方法，用於一可複寫式非揮發性記憶體模組，所述可複寫式非揮發性記憶體模組具有多個實體抹除單元，所述多個實體抹除單元之中的每一個實體抹除單元具有多個實體程式化單元，所述解碼方法包括： 接收用以讀取一第一資料的一讀取指令； 根據所述讀取指令，獲得所述可複寫式非揮發性記憶體模組目前的一第一溫度； 根據所述讀取指令，獲得在將所述第一資料寫入至所述多個實體抹除單元中的一第一實體抹除單元的一第一實體程式化單元時所述可複寫式非揮發性記憶體模組的一第二溫度；以及 根據所述第一溫度以及所述第二溫度，選擇一第一解碼操作，並執行所述第一解碼操作。
  2. 如申請專利範圍第1項所述的解碼方法，其中接收所述讀取指令的步驟之前，所述方法還包括： 根據一寫入指令，將所述第一資料寫入所述第一實體程式化單元，並將對應所述第二溫度的一溫度資料寫入所述可複寫式非揮發性記憶體模組中。
  3. 如申請專利範圍第1項所述的解碼方法，其中所述可複寫式非揮發性記憶體模組具有一第一查找表，所述第一查找表記錄多個溫度區間以及分別對應於所述多個溫度區間的多個識別碼，所述的解碼方法在接收所述讀取指令的步驟之前，所述方法還包括： 根據一寫入指令，將所述第一資料寫入所述第一實體程式化單元，並從所述第一查找表中獲得多個識別碼中的一第一識別碼，其中所述第一識別碼對應於所述多個溫度區間中的一第一溫度區間，且所述第二溫度位於所述第一溫度區間。
  4. 如申請專利範圍第3項所述的解碼方法，其中從所述第一查找表中獲得多個識別碼中的所述第一識別碼的步驟之後，所述方法還包括： 複製所述第一識別碼以產生多個第一識別碼複本，並將所述多個第一識別碼複本寫入至所述可複寫式非揮發性記憶體模組中。
  5. 如申請專利範圍第4項所述的解碼方法，其中獲得所述可複寫式非揮發性記憶體模組目前的所述第一溫度的步驟包括： 從所述第一查找表中獲得所述多個識別碼中的一第二識別碼，其中所述第二識別碼對應於所述多個溫度區間中的一第二溫度區間，且所述第一溫度位於所述第二溫度區間。
  6. 如申請專利範圍第5項所述的解碼方法，其中獲得在將所述第一資料寫入至所述第一實體程式化單元時所述可複寫式非揮發性記憶體模組的所述第二溫度的步驟包括： 讀取儲存在所述可複寫式非揮發性記憶體模組中的所述多個第一識別碼複本，並根據所述多個第一識別碼複本的至少其中之一獲得所述第一識別碼。
  7. 如申請專利範圍第6項所述的解碼方法，其中根據所述第一溫度以及所述第二溫度，選擇所述第一解碼操作的步驟包括： 根據所述第一識別碼以及所述第二識別碼，選擇所述第一解碼操作。
  8. 如申請專利範圍第1項所述的解碼方法，其中選擇所述第一解碼操作，並執行所述第一解碼操作的步驟包括： 根據所述第一溫度以及所述第二溫度的溫差，從多個讀取電壓組中選擇一特定讀取電壓組； 使用所述特定讀取電壓讀組讀取所述第一實體程式化單元以取得一第二資料；以及 根據所述第二資料執行所述第一解碼操作。
  9. 如申請專利範圍第1項所述的解碼方法，其中所述第一解碼操作為硬位元模式解碼、軟位元模式解碼、最佳讀取電壓搜尋操作或根據多框架編碼產生的編碼資料所執行的解碼操作。
  10. 如申請專利範圍第1項所述的解碼方法，其中選擇所述第一解碼操作並執行所述第一解碼操作的步驟包括： 根據所述第一溫度以及所述第二溫度的溫差，判斷所述溫差為一第一溫差或一第二溫差； 當所述溫差為所述第一溫差時，執行選擇所述第一解碼操作並執行所述第一解碼操作的步驟；以及 當所述溫差為所述第二溫差時，選擇一第二解碼操作並執行所述第二解碼操作， 其中所述第一解碼操作不同於所述第二解碼操作。
  11. 如申請專利範圍第1項所述的解碼方法，其中選擇所述第一解碼操作並執行所述第一解碼操作的步驟之後，所述方法還包括： 當執行所述第一解碼操作發生失敗且所述第一溫度以及所述第二溫度的溫差大於一門檻値時，判斷所述第一實體抹除單元不屬於一損壞的實體抹除單元。
  12. 一種記憶體控制電路單元，用於一可複寫式非揮發性記憶體模組，所述可複寫式非揮發性記憶體模組具有多個實體抹除單元，所述多個實體抹除單元之中的每一個實體抹除單元具有多個實體程式化單元，所述記憶體控制電路單元包括： 一主機介面，用以耦接至一主機系統； 一記憶體介面，用以耦接至所述可複寫式非揮發性記憶體模組；以及 一記憶體管理電路，耦接至所述主機介面以及所述記憶體介面， 其中所述記憶體管理電路用以接收用以讀取一第一資料的一讀取指令， 其中所述記憶體管理電路更用以根據所述讀取指令獲得所述可複寫式非揮發性記憶體模組目前的一第一溫度， 其中所述記憶體管理電路更用以根據所述讀取指令，獲得在將所述第一資料寫入至所述多個實體抹除單元中的一第一實體抹除單元的一第一實體程式化單元時所述可複寫式非揮發性記憶體模組的一第二溫度， 其中所述記憶體管理電路更用以根據所述第一溫度以及所述第二溫度，選擇一第一解碼操作，並執行所述第一解碼操作。
  13. 如申請專利範圍第12項所述的記憶體控制電路單元，其中在接收所述讀取指令的運作之前， 所述記憶體管理電路更用以根據一寫入指令，將所述第一資料寫入所述第一實體程式化單元，並將對應所述第二溫度的一溫度資料寫入所述可複寫式非揮發性記憶體模組中。
  14. 如申請專利範圍第12項所述的記憶體控制電路單元，其中所述可複寫式非揮發性記憶體模組具有一第一查找表，所述第一查找表記錄多個溫度區間以及分別對應於所述多個溫度區間的多個識別碼，其中在接收所述讀取指令的運作之前， 所述記憶體管理電路更用以根據一寫入指令，將所述第一資料寫入所述第一實體程式化單元，並從所述第一查找表中獲得多個識別碼中的一第一識別碼，其中所述第一識別碼對應於所述多個溫度區間中的一第一溫度區間，且所述第二溫度位於所述第一溫度區間。
  15. 如申請專利範圍第14項所述的記憶體控制電路單元，其中從所述第一查找表中獲得多個識別碼中的所述第一識別碼的運作之後， 所述記憶體管理電路更用以複製所述第一識別碼以產生多個第一識別碼複本，並將所述多個第一識別碼複本寫入至所述可複寫式非揮發性記憶體模組中。
  16. 如申請專利範圍第15項所述的記憶體控制電路單元，其中在獲得所述可複寫式非揮發性記憶體模組目前的所述第一溫度的運作中， 所述記憶體管理電路更用以從所述第一查找表中獲得所述多個識別碼中的一第二識別碼，其中所述第二識別碼對應於所述多個溫度區間中的一第二溫度區間，且所述第一溫度位於所述第二溫度區間。
  17. 如申請專利範圍第16項所述的記憶體控制電路單元，其中在獲得在將所述第一資料寫入至所述第一實體程式化單元時所述可複寫式非揮發性記憶體模組的所述第二溫度的運作中， 所述記憶體管理電路更用以讀取儲存在所述可複寫式非揮發性記憶體模組中的所述多個第一識別碼複本，並根據所述多個第一識別碼複本的至少其中之一獲得所述第一識別碼。
  18. 如申請專利範圍第17項所述的記憶體控制電路單元，其中在根據所述第一溫度以及所述第二溫度，選擇所述第一解碼操作的運作中， 所述記憶體管理電路更用以根據所述第一識別碼以及所述第二識別碼，選擇所述第一解碼操作。
  19. 如申請專利範圍第12項所述的記憶體控制電路單元，其中在選擇所述第一解碼操作，並執行所述第一解碼操作的運作中， 所述記憶體管理電路更用以根據所述第一溫度以及所述第二溫度的溫差，從多個讀取電壓組中選擇一特定讀取電壓組， 所述記憶體管理電路更用以使用所述特定讀取電壓讀組讀取所述第一實體程式化單元以取得一第二資料，以及 所述記憶體管理電路更用以根據所述第二資料執行所述第一解碼操作。
  20. 如申請專利範圍第12項所述的記憶體控制電路單元，其中所述第一解碼操作為硬位元模式解碼、軟位元模式解碼、最佳讀取電壓搜尋操作或根據多框架編碼產生的編碼資料所執行的解碼操作。
  21. 如申請專利範圍第12項所述的記憶體控制電路單元，其中在選擇所述第一解碼操作並執行所述第一解碼操作的運作中， 所述記憶體管理電路更用以根據所述第一溫度以及所述第二溫度的溫差，判斷所述溫差為一第一溫差或一第二溫差， 當所述溫差為所述第一溫差時，所述記憶體管理電路更用以執行選擇所述第一解碼操作並執行所述第一解碼操作的運作，以及 當所述溫差為所述第二溫差時，所述記憶體管理電路更用以選擇一第二解碼操作並執行所述第二解碼操作， 其中所述第一解碼操作不同於所述第二解碼操作。
  22. 如申請專利範圍第12項所述的記憶體控制電路單元，其中在選擇所述第一解碼操作並執行所述第一解碼操作的運作之後， 當執行所述第一解碼操作發生失敗且所述第一溫度以及所述第二溫度的溫差大於一門檻値時，所述記憶體管理電路更用以判斷所述第一實體抹除單元不屬於一損壞的實體抹除單元。
  23. 一種記憶體儲存裝置，包括： 一連接介面單元，用以耦接至一主機系統； 一可複寫式非揮發性記憶體模組，所述可複寫式非揮發性記憶體模組具有多個實體抹除單元，所述多個實體抹除單元之中的每一個實體抹除單元具有多個實體程式化單元；以及 一記憶體控制電路單元，耦接至所述連接介面單元與所述可複寫式非揮發性記憶體模組， 其中所述記憶體控制電路單元用以接收用以讀取一第一資料的一讀取指令， 其中所述記憶體控制電路單元更用以根據所述讀取指令，獲得所述可複寫式非揮發性記憶體模組目前的一第一溫度， 其中所述記憶體控制電路單元更用以根據所述讀取指令，獲得在將所述第一資料寫入至所述多個實體抹除單元中的一第一實體抹除單元的一第一實體程式化單元時所述可複寫式非揮發性記憶體模組的一第二溫度， 其中所述記憶體控制電路單元更用以根據所述第一溫度以及所述第二溫度，選擇一第一解碼操作，並執行所述第一解碼操作。
  24. 如申請專利範圍第23項所述的記憶體儲存裝置，其中在接收所述讀取指令的運作之前， 所述記憶體控制電路單元更用以根據一寫入指令，將所述第一資料寫入所述第一實體程式化單元，並將對應所述第二溫度的一溫度資料寫入所述可複寫式非揮發性記憶體模組中。
  25. 如申請專利範圍第23項所述的記憶體儲存裝置，其中所述可複寫式非揮發性記憶體模組具有一第一查找表，所述第一查找表記錄多個溫度區間以及分別對應於所述多個溫度區間的多個識別碼，其中在接收所述讀取指令的運作之前， 所述記憶體控制電路單元更用以根據一寫入指令，將所述第一資料寫入所述第一實體程式化單元，並從所述第一查找表中獲得多個識別碼中的一第一識別碼，其中所述第一識別碼對應於所述多個溫度區間中的一第一溫度區間，且所述第二溫度位於所述第一溫度區間。
  26. 如申請專利範圍第25項所述的記憶體儲存裝置，其中在從所述第一查找表中獲得多個識別碼中的所述第一識別碼的運作之後， 所述記憶體控制電路單元更用以複製所述第一識別碼以產生多個第一識別碼複本，並將所述多個第一識別碼複本寫入至所述可複寫式非揮發性記憶體模組中。
  27. 如申請專利範圍第26項所述的記憶體儲存裝置，其中在獲得所述可複寫式非揮發性記憶體模組目前的所述第一溫度的運作中， 所述記憶體控制電路單元更用以從所述第一查找表中獲得所述多個識別碼中的一第二識別碼，其中所述第二識別碼對應於所述多個溫度區間中的一第二溫度區間，且所述第一溫度位於所述第二溫度區間。
  28. 如申請專利範圍第27項所述的記憶體儲存裝置，其中在獲得在將所述第一資料寫入至所述第一實體程式化單元時所述可複寫式非揮發性記憶體模組的所述第二溫度的運作中， 所述記憶體控制電路單元更用以讀取儲存在所述可複寫式非揮發性記憶體模組中的所述多個第一識別碼複本，並根據所述多個第一識別碼複本的至少其中之一獲得所述第一識別碼。
  29. 如申請專利範圍第28項所述的記憶體儲存裝置，其中在根據所述第一溫度以及所述第二溫度，選擇所述第一解碼操作的運作中， 所述記憶體控制電路單元更用以根據所述第一識別碼以及所述第二識別碼，選擇所述第一解碼操作。
  30. 如申請專利範圍第23項所述的記憶體儲存裝置，其中在選擇所述第一解碼操作，並執行所述第一解碼操作的運作中， 所述記憶體控制電路單元更用以根據所述第一溫度以及所述第二溫度的溫差，從多個讀取電壓組中選擇一特定讀取電壓組， 所述記憶體控制電路單元更用以使用所述特定讀取電壓讀組讀取所述第一實體程式化單元以取得一第二資料，以及 所述記憶體控制電路單元更用以根據所述第二資料執行所述第一解碼操作。
  31. 如申請專利範圍第23項所述的記憶體儲存裝置，其中所述第一解碼操作為硬位元模式解碼、軟位元模式解碼、最佳讀取電壓搜尋操作或根據多框架編碼產生的編碼資料所執行的解碼操作。
  32. 如申請專利範圍第23項所述的記憶體儲存裝置，其中在選擇所述第一解碼操作並執行所述第一解碼操作的運作中， 所述記憶體控制電路單元更用以根據所述第一溫度以及所述第二溫度的溫差，判斷所述溫差為一第一溫差或一第二溫差， 當所述溫差為所述第一溫差時，所述記憶體控制電路單元更用以執行選擇所述第一解碼操作並執行所述第一解碼操作的步驟，以及 當所述溫差為所述第二溫差時，所述記憶體控制電路單元更用以選擇一第二解碼操作並執行所述第二解碼操作， 其中所述第一解碼操作不同於所述第二解碼操作。
  33. 如申請專利範圍第23項所述的記憶體儲存裝置，其中在選擇所述第一解碼操作並執行所述第一解碼操作的運作之後， 當執行所述第一解碼操作發生失敗且所述第一溫度以及所述第二溫度的溫差大於一門檻値時，所述記憶體控制電路單元更用以判斷所述第一實體抹除單元不屬於一損壞的實體抹除單元。
  34. 一種解碼方法，用於一可複寫式非揮發性記憶體模組，所述可複寫式非揮發性記憶體模組具有多個實體抹除單元，所述多個實體抹除單元之中的每一個實體抹除單元具有多個實體程式化單元，所述解碼方法包括： 接收用以讀取一第一資料的一讀取指令； 根據所述讀取指令，獲得所述可複寫式非揮發性記憶體模組目前的一第一溫度； 根據所述讀取指令，獲得在將所述第一資料寫入至所述多個實體抹除單元中的一第一實體抹除單元時所述可複寫式非揮發性記憶體模組的一第二溫度； 根據所述第一溫度以及所述第二溫度，選擇一第一解碼操作，並執行所述第一解碼操作； 當根據所述第一解碼操作的執行結果判斷所述第一實體抹除單元中無法更正的錯誤位元的數量大於一第一門檻值時，判斷所述第一溫度以及所述第二溫度的一差値是否大於一第二門檻値； 當所述差値非大於所述第二門檻値時，判斷所述第一實體抹除單元屬於一損壞的實體抹除單元；以及 當所述差値大於所述第二門檻値時，判斷所述第一實體抹除單元不屬於所述損壞的實體抹除單元。
TW107146953A 2018-12-25 2018-12-25 解碼方法、記憶體控制電路單元以及記憶體儲存裝置 TWI725368B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW107146953A TWI725368B (zh) 2018-12-25 2018-12-25 解碼方法、記憶體控制電路單元以及記憶體儲存裝置
US16/276,634 US10685711B1 (en) 2018-12-25 2019-02-15 Decoding method, memory controlling circuit unit and memory storage device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW107146953A TWI725368B (zh) 2018-12-25 2018-12-25 解碼方法、記憶體控制電路單元以及記憶體儲存裝置

Publications (2)

Publication Number Publication Date
TW202025162A true TW202025162A (zh) 2020-07-01
TWI725368B TWI725368B (zh) 2021-04-21

Family

ID=71075020

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107146953A TWI725368B (zh) 2018-12-25 2018-12-25 解碼方法、記憶體控制電路單元以及記憶體儲存裝置

Country Status (2)

Country Link
US (1) US10685711B1 (zh)
TW (1) TWI725368B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200127516A (ko) * 2019-05-02 2020-11-11 에스케이하이닉스 주식회사 메모리 컨트롤러 및 이의 동작 방법
KR20210123884A (ko) * 2020-04-06 2021-10-14 에스케이하이닉스 주식회사 스토리지 장치 및 그 동작 방법
TW202311956A (zh) * 2021-09-08 2023-03-16 群聯電子股份有限公司 記憶體管理方法、記憶體儲存裝置及記憶體控制電路單元
US11966289B2 (en) * 2022-06-02 2024-04-23 Micron Technology, Inc. Cross-temperature compensation in non-volatile memory devices

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100842996B1 (ko) * 2006-02-06 2008-07-01 주식회사 하이닉스반도체 온도에 따라 선택적으로 변경되는 워드 라인 전압을발생하는 워드 라인 전압 발생기와, 이를 포함하는 플래시메모리 장치 및 그 워드 라인 전압 발생 방법
KR101792868B1 (ko) * 2010-11-25 2017-11-02 삼성전자주식회사 플래시 메모리 장치 및 그것의 읽기 방법
US10475523B2 (en) * 2013-05-31 2019-11-12 Western Digital Technologies, Inc. Updating read voltages triggered by the rate of temperature change
TWI582779B (zh) * 2015-04-14 2017-05-11 群聯電子股份有限公司 讀取電壓準位估測方法、記憶體儲存裝置及記憶體控制電路單元
TWI588834B (zh) * 2016-02-23 2017-06-21 群聯電子股份有限公司 解碼方法、記憶體儲存裝置及記憶體控制電路單元
US10446242B2 (en) * 2016-05-27 2019-10-15 Western Digital Technologies, Inc. Temperature variation compensation

Also Published As

Publication number Publication date
TWI725368B (zh) 2021-04-21
US20200202935A1 (en) 2020-06-25
US10685711B1 (en) 2020-06-16

Similar Documents

Publication Publication Date Title
TWI588834B (zh) 解碼方法、記憶體儲存裝置及記憶體控制電路單元
TWI582779B (zh) 讀取電壓準位估測方法、記憶體儲存裝置及記憶體控制電路單元
TWI628660B (zh) 解碼方法、記憶體控制電路單元以及記憶體儲存裝置
TWI725368B (zh) 解碼方法、記憶體控制電路單元以及記憶體儲存裝置
TWI668695B (zh) 電壓調整方法、記憶體控制電路單元以及記憶體儲存裝置
TWI695378B (zh) 位元標記方法、記憶體控制電路單元以及記憶體儲存裝置
TWI648676B (zh) 資料存取方法、記憶體控制電路單元以及記憶體儲存裝置
CN111415692B (zh) 解码方法、存储器控制电路单元以及存储器存储装置
TWI628543B (zh) 解碼方法、記憶體儲存裝置及記憶體控制電路單元
TWI691962B (zh) 解碼方法、記憶體控制電路單元與記憶體儲存裝置
TWI681396B (zh) 解碼方法、記憶體控制電路單元以及記憶體儲存裝置
US11190217B2 (en) Data writing method, memory controlling circuit unit and memory storage device
CN109559774B (zh) 解码方法、存储器控制电路单元以及存储器存储装置
TW202009944A (zh) 記憶體測試方法與記憶體測試系統
TWI721842B (zh) 解碼方法、記憶體儲存裝置及記憶體控制電路單元
CN110797069B (zh) 电压调整方法、存储器控制电路单元以及存储器存储装置
TWI705449B (zh) 電壓識別方法、記憶體控制電路單元以及記憶體儲存裝置
TWI742509B (zh) 資料寫入方法、記憶體控制電路單元以及記憶體儲存裝置
TWI681393B (zh) 解碼方法、記憶體控制電路單元以及記憶體儲存裝置
CN112634972B (zh) 电压识别方法、存储器控制电路单元以及存储器储存装置
CN111508546B (zh) 解码方法、存储器控制电路单元与存储器存储装置
CN111435604B (zh) 解码方法、存储器控制电路单元以及存储器存储装置
CN111324478B (zh) 解码方法、存储器控制电路单元以及存储器存储装置
TWI725386B (zh) 資料寫入方法、記憶體控制電路單元以及記憶體儲存裝置
CN109960603B (zh) 比特标记方法、存储器控制电路单元以及存储器存储装置