TW202024652A - 檢查指示資訊產生裝置、基板檢查系統、檢查指示資訊產生方法以及檢查指示資訊產生程式 - Google Patents

檢查指示資訊產生裝置、基板檢查系統、檢查指示資訊產生方法以及檢查指示資訊產生程式 Download PDF

Info

Publication number
TW202024652A
TW202024652A TW108134374A TW108134374A TW202024652A TW 202024652 A TW202024652 A TW 202024652A TW 108134374 A TW108134374 A TW 108134374A TW 108134374 A TW108134374 A TW 108134374A TW 202024652 A TW202024652 A TW 202024652A
Authority
TW
Taiwan
Prior art keywords
conductive
instruction information
inspection instruction
pair
substrate
Prior art date
Application number
TW108134374A
Other languages
English (en)
Other versions
TWI834728B (zh
Inventor
椹木雅也
Original Assignee
日商日本電產理德股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商日本電產理德股份有限公司 filed Critical 日商日本電產理德股份有限公司
Publication of TW202024652A publication Critical patent/TW202024652A/zh
Application granted granted Critical
Publication of TWI834728B publication Critical patent/TWI834728B/zh

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2853—Electrical testing of internal connections or -isolation, e.g. latch-up or chip-to-lead connections
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2832—Specific tests of electronic circuits not provided for elsewhere
    • G01R31/2836—Fault-finding or characterising
    • G01R31/2846—Fault-finding or characterising using hard- or software simulation or using knowledge-based systems, e.g. expert systems, artificial intelligence or interactive algorithms
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R27/00—Arrangements for measuring resistance, reactance, impedance, or electric characteristics derived therefrom
    • G01R27/02—Measuring real or complex resistance, reactance, impedance, or other two-pole characteristics derived therefrom, e.g. time constant
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2894—Aspects of quality control [QC]

Abstract

檢查指示資訊產生裝置3包括：儲存部34，儲存導電結構資訊D1，所述導電結構資訊D1表示具備設有多個導電部P的表背一對基板面F1、F2、積層在基板面F1、基板面F2之間的層即配線層L、及將配線層L的配線與多個導電部P連接的通孔V的基板B的導電部P、配線W及通孔V如何導通連接；以及檢查指示資訊產生部33，執行檢查指示資訊產生處理，所述檢查指示資訊產生處理基於導電結構資訊D1使形成於同一基板面的導電部P彼此成對地將多個導電部P兩兩組合，並產生表示該組合後的一對導電部P的資訊作為檢查指示資訊D2。

Description

檢查指示資訊產生裝置、基板檢查系統、檢查指示資訊產生方法以及檢查指示資訊產生程式
本發明是有關於一種產生用於指示檢查基板時的檢查部位的檢查指示資訊的檢查指示資訊產生裝置、使用該檢查指示資訊進行檢查的基板檢查系統、檢查指示資訊產生方法以及檢查指示資訊產生程式。
自先前以來，已知有如下的檢查裝置：針對設置在基板上的穿通孔（through hole），使探針跨越基板的表背分別與穿通孔的一端和另一端接觸，從而進行穿通孔的電阻測量（例如，參照專利文獻1）。 [現有技術文獻] [專利文獻]
[專利文獻1]日本專利特開平09-043295號公報
[發明所欲解決之課題] 但是，如所述的檢查裝置般，為了測量基板的表背之間的電壓，需要跨越基板的表背牽引將探針連接到電壓表上的配線。因此，測量配線的迴路變大，容易拾取雜訊，結果可能會降低電阻測量精度。另外，如果跨越基板的表背，使探針分別接觸基板的表面和背面，由於在基板的兩面間對外來雜訊的影響產生差異，探針的檢測電壓上疊加雜訊，因此有可能降低電阻測量精度。
本發明的目的在於提供一種產生檢查指示資訊的檢查指示資訊產生裝置、包含該檢查指示資訊產生裝置的基板檢查系統、檢查指示資訊產生方法以及檢查指示資訊產生程式，所述檢查指示資訊表示容易提高通孔的電阻測量精度的檢查部位。 [解決課題之手段]
本發明的一個例子所涉及的檢查指示資訊產生裝置是用於對基板進行檢查的檢查指示資訊產生裝置，所述基板具備設置有多個導電部的表背一對基板面、積層於所述一對基板面之間的層即配線層、以及將所述配線層的配線和所述導電部連接的通孔，所述檢查指示資訊產生裝置具備：儲存部，儲存表示所述基板的所述導電部、所述配線、及所述通孔如何導通連接的導電結構資訊；以及檢查指示資訊產生部，執行檢查指示資訊產生處理，該檢查指示資訊產生處理基於所述導電結構資訊，使形成於同一所述基板面的所述導電部彼此成對地將所述導電部兩兩組合，並產生表示該組合後的一對導電部的資訊作為檢查指示資訊。
另外，本發明的一個例子所涉及的檢查指示資訊產生方法是用於對基板進行檢查的檢查指示資訊產生方法，所述基板具備設置有多個導電部的表背一對基板面、積層於所述一對基板面之間的層即配線層、以及將所述配線層的配線和所述導電部連接的通孔，所述檢查指示資訊產生方法執行檢查指示資訊產生處理，該檢查指示資訊產生處理基於表示所述基板的所述導電部、所述配線、及所述通孔如何導通連接的導電結構資訊，使形成於同一所述基板面的所述導電部彼此成對地將所述導電部兩兩組合，並產生表示該組合後的一對導電部的資訊作為檢查指示資訊。
另外，本發明的一個例子所涉及的檢查指示資訊產生程式是用於對基板進行檢查的檢查指示資訊產生程式，所述基板具備設置有多個導電部的表背一對基板面、積層於所述一對基板面之間的層即配線層、以及將所述配線層的配線和所述導電部連接的通孔，所述檢查指示資訊產生程式使電腦執行檢查指示資訊產生處理，該檢查指示資訊產生處理基於表示所述基板的所述導電部、所述配線、及所述通孔如何導通連接的導電結構資訊，使形成於同一所述基板面的所述導電部彼此成對地將所述導電部兩兩組合，並產生表示該組合的一對導電部的資訊作為檢查指示資訊。
另外，本發明的基板檢查系統包括：所述檢查指示資訊產生裝置；以及基板檢查裝置，基於由所述檢查指示資訊產生裝置產生的檢查指示資訊，執行所述通孔的檢查。
以下，根據圖式對本發明的實施方式進行說明。再者，於各圖中賦予了相同的符號的構成表示相同的構成，並省略其說明。圖1中所示的基板檢查系統1包括檢查指示資訊產生裝置3與基板檢查裝置2。
圖1中所示的檢查指示資訊產生裝置3包括簡化處理部31、樹狀結構資料轉換部32、檢查指示資訊產生部33、及儲存部34。檢查指示資訊產生裝置3例如使用個人電腦等電腦來構成，包括：執行規定的運算處理的中央處理單元（Central Processing Unit，CPU）、暫時地儲存資料的隨機存取記憶體（Random Access Memory，RAM）、硬磁碟驅動機（Hard Disk Drive，HDD）及/或快閃記憶體等非揮發性的儲存裝置、通信電路、以及該些的周邊電路等。
而且，檢查指示資訊產生裝置3藉由執行例如已被儲存於非揮發性的儲存裝置的本發明一實施方式的檢查指示資訊產生程式，而作為簡化處理部31、樹狀結構資料轉換部32、及檢查指示資訊產生部33發揮功能。儲存部34例如使用所述非揮發性的儲存裝置來構成。
於儲存部34儲存導電結構資訊D1。可自外部經由例如省略圖示的通信電路而朝檢查指示資訊產生裝置3發送導電結構資訊D1，藉此將該經發送的導電結構資訊D1儲存於儲存部34，亦可藉由檢查指示資訊產生裝置3讀取已被儲存於例如通用串列匯流排（Universal Serial Bus，USB）記憶體等儲存媒體的導電結構資訊D1，而將導電結構資訊D1儲存於儲存部34，可利用各種方法將導電結構資訊D1儲存於儲存部34。
導電結構資訊D1是表示後述的基板B的導電部P、各配線層L的配線W或面狀導體IP、以及通孔V如何導通連接的資訊。作為導電結構資訊D1，例如可使用基板的製造中所使用的所謂的格伯資料（gerber data）、及/或網路連線表（netlist）等。
簡化處理部31對基於導電結構資訊D1而並聯連接的配線和通孔進行簡化，並產生簡化導電結構資訊D1'。簡化導電結構資訊D1'相當於導電結構資訊的一例。
樹狀結構資料轉換部32藉由使通孔V對應於節點、使配線W對應於分支、使面狀導體IP對應於根節點，將簡化導電結構資訊D1'轉換為樹狀結構的資料結構，產生樹狀結構導電結構資訊D1''。樹狀結構導電結構資訊D1''相當於導電結構資訊的一例。
檢查指示資訊產生部33基於導電結構資訊D1（D1'、D1''），針對基板檢查裝置2產生檢查指示資訊D2，所述檢查指示資訊D2用於指示為了檢查而應流入電流的導電部P的對。檢查指示資訊產生部33亦可經由例如省略圖示的通信電路而朝基板檢查裝置2發送檢查指示資訊D2。或者，檢查指示資訊產生部33亦可將檢查指示資訊D2寫入儲存媒體。而且，使用者亦可使基板檢查裝置2自所述儲存媒體讀入檢查指示資訊D2。檢查指示資訊產生部33的運作的詳細情況將後述。
圖1中所示的基板檢查裝置2是用於檢查作為檢查對象的被檢查基板的基板B的裝置。
基板B例如為中間基板或多層基板，亦可為印刷配線基板、膜形載體（film carrier）、可撓性基板、陶瓷多層配線基板、半導體晶片及半導體晶圓等半導體基板、半導體封裝用的封裝基板、液晶顯示器或電漿顯示器用的電極板、及製造該些基板的過程的中間基板、或所謂的承載基板。
圖1中所示的基板檢查裝置2具有框體112。於框體112的內部空間，主要設置有基板固定裝置110、測量部121、測量部122、移動機構125、以及控制部20。基板固定裝置110以將基板B固定於規定的位置的方式構成。
測量部121位於固定於基板固定裝置110的基板B的上方。測量部122位於固定於基板固定裝置110的基板B的下方。測量部121、測量部122包括用於使探針接觸設置於基板B的多個導電部的測量治具4U、測量治具4L。
於測量治具4U、測量治具4L安裝有多個探針Pr。測量治具4U、測量治具4L以與設置於基板B的表面的測量對象的導電部的配置對應的方式配置、保持多個探針Pr。移動機構125根據來自控制部20的控制訊號來使測量部121、測量部122於框體112內適宜移動，而使測量治具4U、測量治具4L的探針Pr接觸基板B的各導電部。
再者，基板檢查裝置2亦可僅包括測量部121、測量部122中的任一者，基板B亦可僅於一面設置有導電部。另外，基板檢查裝置2亦可使被檢查基板進行表背反轉，而藉由任一個測量部來進行其兩面的測量。
控制部20例如包括如下構件來構成：執行規定的運算處理的CPU（Central Processing Unit）、暫時地儲存資料的RAM（Random Access Memory）、儲存規定的控制程式的唯讀記憶體（Read Only Memory，ROM）、HDD（Hard Disk Drive）等非揮發性的儲存部22，以及該些的周邊電路等。而且，控制部20藉由執行例如已被儲存於儲存部22的控制程式，而作為檢查處理部21發揮功能。
圖2中所示的測量部121包括：掃描器部13、多個測量塊12、以及多個探針Pr。再者，測量部122與測量部121同樣地構成，因此省略其說明。
測量塊12包括電源部CS、電源部CM及電壓檢測部VM。電源部CS、電源部CM是輸出對應於來自控制部20的控制訊號的電流I的定電流電路。電源部CS使電流I於朝掃描器部13供給的方向上流動，電源部CM使電流I於自掃描器部13引入的方向上流動。電壓檢測部VM是測量電壓，並朝控制部20中發送其電壓值的電壓檢測電路。
再者，測量塊12不一定需要具備電源部CS、電源部CM這兩者。測量塊12亦可以僅具備電源部CS、電源部CM中的任意一者。
掃描器部13例如為使用電晶體或繼電器開關等開關元件來構成的切換電路。掃描器部13對應於多個測量塊12，包括多個用於對基板B供給電阻測量用的電流I的電流端子+F、電流端子-F，及用於檢測藉由電流I而於基板B的導電部間產生的電壓的電壓檢測端子+S、電壓檢測端子-S。另外，於掃描器部13電性連接有多個探針Pr。掃描器部13對應於來自控制部20的控制訊號，切換電流端子+F、電流端子-F及電壓檢測端子+S、電壓檢測端子-S與多個探針Pr之間的連接關係。
電源部CS的輸出端子的一端與電路接地（circuit ground）連接，另一端與電流端子+F連接。電源部CM的輸出端子的一端與電路接地連接，另一端與電流端子-F連接。電壓檢測部VM的一端與電壓檢測端子+S連接，另一端與電壓檢測端子-S連接。
而且，掃描器部13可對應於來自控制部20的控制訊號，將電流端子+F、電流端子-F及電壓檢測端子+S、電壓檢測端子-S與任意的探針Pr導通連接。藉此，掃描器部13可對應於來自控制部20的控制訊號，使電流I流入探針Pr所接觸的任意的導電部間，並利用電壓檢測部VM來測量於所述導電部間產生的電壓V。
由於設置有多個測量塊12，因此可對多個導電部間同時執行電流供給與電壓測量。
再者，電源部CS、電源部CM只要可使電流I經由掃描器部13而流入基板B即可，並不限定於電源部CS、電源部CM的一端與電路接地連接的例子。例如，亦可為將電源部CS的一端與電源部CM的一端連接來形成電流迴路（current loop）的構成。
藉此，控制部20可藉由朝掃描器部13輸出控制訊號，而利用多個電源部CS、電源部CM來使電流I流入任意的多對探針Pr間，並利用多個電壓檢測部VM來檢測任意的多對探針Pr間的電壓。
再者，測量塊12不必限定於設置多個的例子。亦可以構成為藉由一個測量塊12，對多個導電部間依次執行電流供給和電壓測量。
圖3兼作基板B的剖面圖、及圖示基板B的導電結構資訊D1的說明圖。導電結構資訊D1未必是由圖像表示的資料，但於以下的說明中，為了容易理解，利用圖式來表示並說明由導電結構資訊D1表示的結構。
圖3中所示的基板B是將五塊基板B1～B5積層而成的多層基板。將基板B的一個表面設為基板面F1，將另一個表面設為基板面F2。在基板B1和基板B2之間設置配線層L1，在基板B2和基板B3之間設置配線層L2，在基板B3和基板B4之間設置配線層Lc，在基板B4和基板B5之間設置配線層L4。
於基板面F1設置有導電部P1～導電部P7，於基板面F2設置有導電部P11～導電部P17。導電部P1～導電部P7、導電部P11～導電部P17成為焊墊、凸塊、配線、電極等被探針Pr抵接的檢查點。
於配線層Lc設置有擴展成面狀或網狀的導體即面狀導體IP，作為配線的一例。於配線層L1設置有配線W11、配線W12，於配線層L2設置有配線W21、配線W22，於配線層L4設置有配線W41、配線W42、配線W43與配線W44、配線W45。面狀導體IP可為擴展成一塊片材狀，即面狀的形狀，亦可為具有如下的形狀的導體：將配線等導體圖案組合成規則或無規則的網狀（網眼狀），於同一層內作為整體而擴展成面狀。
再者，於圖3中，表示了面狀導體IP擴展至基板B的大致整個區域的例子，但面狀導體IP未必限定於擴展至基板B的大致整個區域的例子。面狀導體IP亦可僅設置於基板B的一部分的區域。例如，於配線層Lc中的未設置基板B的面狀導體IP的區域，亦可設置配線W。
圖4中所示的基板B包括相互電性分離的面狀導體IPa與面狀導體IPd。面狀導體IPa例如可用作類比接地（analog ground），面狀導體IPd例如可用作數位接地（digital ground）。如圖4所示，基板B亦可包括相互絕緣的多個面狀導體IP。
配線W41、W42、W43是配線層L4的配線W41、配線W42、及配線W43相連而成的一根配線，但為了便於說明，將一根配線W41、W42、W43的各部分稱為配線W41、配線W42、及配線W43。同樣地，配線W44、W45是配線W44與配線W45相連而成的一根配線，配線W44及配線W45分別為配線W44、W45的一部分。
另外，於基板B，設置有貫穿基板B1的通孔V11～通孔V17，設置有貫穿基板B2的通孔V21～通孔V27，設置有貫穿基板B3的通孔V31～通孔V36，設置有貫穿基板B4的通孔V41～通孔V45，設置有貫穿基板B5的通孔V51～通孔V57。
於已被儲存於儲存部34的導電結構資訊D1，包含表示該些導電部P1～導電部P7、導電部P11～導電部P17，配線W11、配線W12、配線W21、配線W22、配線W41～配線W45，通孔V11～通孔V17、通孔V21～通孔V27、通孔V31～通孔V36、通孔V41～通孔V45、通孔V51～通孔V57，以及面狀導體IP如何導通連接的資訊，例如表示圖3中所圖示的連接關係的資訊。
以下，將導電部P1～導電部P7、導電部P11～導電部P17等導電部總稱為導電部P，將配線W11、配線W12、配線W21、配線W22、配線W41～配線W45等配線總稱為配線W，將通孔V11～通孔V17、通孔V21～通孔V27、通孔V31～通孔V36、通孔V41～通孔V45、通孔V51～通孔V57等總稱為通孔V，將配線層L1、配線層L2、配線層Lc、配線層L4總稱為配線層L。
導電結構資訊D1中進而包括表示各配線W、各通孔V以及各面狀導體IP的厚度、寬度、長度以及電阻率的資訊、及/或表示各通孔V的電阻值、各配線W以及各面狀導體IP的片電阻值的資訊。藉此，檢查指示資訊產生部33能夠基於導電結構資訊D1計算任意的導電路徑的電阻值。
再者，導電結構資訊D1的資料形式能夠採用各種形式。導電結構資訊D1可以是例如單個資料檔案、可以由多個資料檔案構成、並且可以是不具有檔案形式的資料結構。
各導電部P經由通孔V和配線W而與面狀導體IP導通連接。如此，各導電部P與面狀導體IP導通連接的配線結構通常用於電路接地或電源模式的連接用途。再者，基板B當然亦可包含未與電路接地或電源模式連接的配線或焊墊等。
若將基板B安裝於基板固定裝置110，則藉由移動機構125，使測量部121的各探針Pr抵接於導電部P1～導電部P7，並使測量部122的各探針Pr抵接於導電部P11～導電部P17。藉此，測量部121、測量部122可使電流I流入任意的一對導電部P間，而檢測所述一對導電部P間的電壓。
測量部121、測量部122為了利用所謂的四端子電阻測量法的電阻測量，可使電流供給用的探針Pr與電壓測量用的探針Pr接觸一個導電部P，為了利用所謂的二端子電阻測量法的電阻測量，亦可使兼任電流供給與電壓測量的一個探針Pr接觸一個導電部P。
檢查處理部21對測量部121、測量部122進行控制，將來自電源部CS（參照圖2）的電流I供給至如後述般選擇的一對導電部P中的一者，並藉由電源部CM（參照圖2）而自另一者中抽出電流I，藉此將電流I供給至導電部P間，並檢測所述導電部P間的電壓，且基於所述電流與所述電壓來檢查基板B。檢查處理部21例如可基於所述電流與所述電壓，利用四端子電阻測量法或二端子電阻測量法進行電阻測量，並基於其電阻值，進行基板B的檢查。
以下，將檢查處理部21藉由控制測量部121、測量部122來進行電流供給及電壓檢測的情況僅如檢查處理部21供給電流、檢測電壓般記載。檢查處理部21的運作的詳細情況將後述。
繼而，對所述檢查指示資訊產生裝置3的運作進行說明。以產生對應於圖3中所示的基板B的檢查指示資訊的情況為例進行說明。以下，一面參照圖5～圖8，一面對基於本發明一實施方式的檢查指示資訊產生程式來執行檢查指示資訊產生方法的檢查指示資訊產生裝置3的運作進行說明。
再者，在以下的流程圖中，對相同的處理附加相同的步驟編號，省略其說明。
首先，簡化處理部31執行使由導電結構資訊D1表示的連接結構簡單化的處理作為前處理。具體地說，簡化處理部31在多個配線層L的配線W並聯連接的情況下，以將該並聯連接的配線W替換為一根配線W的方式對導電結構資訊D1進行複製、變更，從而產生簡化導電結構資訊D1'（步驟S1：簡化處理）。
具體而言，於圖3中所示的導電結構資訊D1中，多個配線層L1、配線層L2的配線W11、配線W21藉由通孔V21、通孔V22而並聯連接。於此情況下，相對於導電結構資訊D1，如圖5所示，將兩根配線W11、配線W21替換成配線W11、配線W21之中例如最接近基板面F1的一根配線W11，而產生簡化導電結構資訊D1'。此時，通孔V22的一端變成打開，因此於資料上，亦可視為不存在通孔V22的處理。藉此，將基板B的配線結構簡單化，因此以後的處理變得容易。
繼而，簡化處理部31於藉由配線W與面狀導體IP，而將通孔V或通孔V的行並聯連接的情況下，以將該經並聯連接的通孔V或通孔V的行替換成一個通孔或一行通孔的方式，變更簡化導電結構資訊D1'（步驟S2：簡化處理）。
具體而言，於圖3所示的導電結構資訊D1中，將通孔V24、通孔V33串聯連接而形成行，將通孔V25、通孔V34串聯連接而形成行。而且，藉由配線W12與面狀導體IP，而將通孔V24、通孔V33的行與通孔V25、通孔V34的行並聯連接。另外，藉由配線W22與面狀導體IP，而將通孔V32與通孔V33並聯連接。
於此情況下，例如如圖5所示，針對簡化導電結構資訊D1'，將通孔V24、通孔V33的行與通孔V25、通孔V34的行替換成任一行，例如替換成通孔V24、通孔V33的行，將通孔V32與通孔V33替換成一個通孔V，例如替換成通孔V32。
另外，於圖3所示的導電結構資訊D1中，藉由配線W41、配線W42、配線W43的串聯配線與面狀導體IP，而將通孔V41與通孔V42並聯連接。於此情況下，例如如圖5所示，於簡化導電結構資訊D1'中，將通孔V41、通孔V42替換成一個通孔V，例如替換成通孔V41。另外，於圖3所示的導電結構資訊D1中，藉由配線W44、配線W45與面狀導體IP，而將通孔V43、通孔V44、通孔V45並聯連接。於此情況下，例如如圖5所示，在簡化導電結構資訊D1'中，將通孔V43、通孔V44、通孔V45替換成一個通孔V，例如替換成通孔V43。藉此，將基板B的配線結構簡單化，因此以後的處理變得容易。
再者，未必需要具備簡化處理部31，亦可不執行步驟S1、步驟S2，而在以後的處理中，使用表示圖3所示的基板B的實際的配線結構的資料形式的導電結構資訊D1來代替簡化導電結構資訊D1'。
繼而，樹狀結構資料轉換部32將簡化導電結構資訊D1'的資料結構轉換成樹狀結構（步驟S3）。將已被轉換成樹狀結構的簡化導電結構資訊D1'稱為樹狀結構導電結構資訊D1''。如圖6所示，於樹狀結構導電結構資訊D1''中，一根配線W由一個節點N表達，面狀導體IP由根節點NR表達，通孔V作為將導電部P與節點間連接的分支M、或將節點相互間連接的分支M來表達。
再者，未必需要具備樹狀結構資料轉換部32，亦可不執行步驟S3，而使用表示基板B的配線結構的資料形式的導電結構資訊D1、或簡化導電結構資訊D1'執行以後的處理。於以下的說明中，對於節點N的處理與對於對應於所述節點N的配線W的處理相同，對於根節點NR的處理與對於面狀導體IP的處理相同，對於分支M的處理與對於對應於所述節點N的配線W的處理相同。
於圖6所示的樹狀結構的樹狀結構導電結構資訊D1''的例子中，節點N11對應於配線W11（W21），節點N12對應於配線W12，節點N21對應於配線W22，節點N41對應於配線W41、配線W42、配線W43，節點N42對應於配線W44、配線W45。另外，分支M11對應於通孔V11（V21），分支M12對應於通孔V12（V22），分支M13對應於通孔V14，分支M14對應於通孔V15，分支M22對應於通孔V24（V25），分支Mr1對應於通孔V31，分支Mr2對應於通孔V32（V33），分支Mr3對應於通孔V16、通孔V26、通孔V35，分支Mr4對應於通孔V17、通孔V27、通孔V36，分支M41對應於通孔V51，分支M42對應於通孔V52，分支M43對應於通孔V53，分支M44對應於通孔V54，分支M45對應於通孔V55，分支M46對應於通孔V56，分支M47對應於通孔V57，分支Mr5對應於通孔V41（V42），分支Mr6對應於通孔V43（V44、V45）。
繼而，檢查指示資訊產生部33對於使基板面F1上的導電部P彼此、即形成於同一基板面的導電部P彼此成對的全部組合，基於導電結構資訊D1計算出所述一對導電部P之間的電阻值（步驟S4）。再者，在步驟S4中，對於基板B的所有導電部P的全部組合，可計算所述一對導電部P之間的電阻值，並在後述步驟S11中使用該計算值。
另外，對於使導電部P彼此成對的所有組合，亦可以不計算該一對導電部P間的電阻值。例如，亦可以對一對導電部P間為規定距離以下的組合計算電阻值。藉由削減計算電阻值的組合，獲得縮短處理時間的效果。
繼而、檢查指示資訊產生部33自步驟S4得到的計算上的電阻值小的組合起，依序以導電部P不重覆的方式選擇導電部對，並記錄於檢查指示資訊（步驟S5：檢查指示資訊產生處理）。以下，將導電部P1、導電部P2間的電阻值記為R（P1，P2），將導電部P3、P4間的電阻值記為R（P3，P4）...
例如，於圖3所示的導電結構資訊D1中，當按照R（P1，P2），R（P4，P5），R（P6，P7）的順序電阻值變大時，選擇導電部P1、P2，導電部P4、P5，導電部P6、P7的每一對，並將其記錄在檢查指示資訊中。
繼而，檢查指示資訊產生部33在基板面F1上的導電部P的數量為奇數時，在包含最後殘留的導電部P的組合中選擇電阻值最小的導電部對，並追加記錄於檢查指示資訊（步驟S6）。
在圖3所示的導電結構資訊D1中，最後殘留有導電部P3，因此，在包含導電部P3的組合中，作為電阻值最小的導電部對，例如選擇導電部P3、導電部P4，並追加記錄在檢查指示資訊中。
繼而，檢查指示資訊產生部33對於使基板面F2上的導電部P彼此、即形成於同一基板面的導電部P彼此成對的全部組合，基於導電結構資訊D1計算出該一對導電部P之間的電阻值（步驟S11）。
繼而，檢查指示資訊產生部33自步驟S11得到的計算上的電阻值小的組合起，依序以導電部P不重覆的方式，選擇導電部對，並記錄於檢查指示資訊（步驟S12：檢查指示資訊產生處理）。
例如，於圖3所示的導電結構資訊D1中，當按照R（P11，P12），R（P13，P14），R（P15，P16）的順序電阻值變大時，選擇導電部P11、P12，導電部P13、P14，導電部P15、P16的每一對，並將其記錄在檢查指示資訊中。
繼而，檢查指示資訊產生部33在基板面F2上的導電部P的數量為奇數時，在包含最後殘留的導電部P的組合中選擇電阻值最小的導電部對，並追加記錄於檢查指示資訊（步驟S13）。
於圖3所示的導電結構資訊D1中，最後殘留有導電部P17，因此，在包含導電部P17的組合中，作為電阻值最小的導電部對，例如選擇導電部P16、導電部P17，並追加記錄在檢查指示資訊中。
繼而，檢查指示資訊產生部33基於樹狀結構的樹狀結構導電結構資訊D1''來搜索不位於在步驟S5、步驟S6、步驟S12、步驟S13中選擇的各導電部對的，自一個導電部P到另一個導電部P的導電路徑上的檢測洩漏通孔（步驟S14：搜索處理）。
參照圖9，導電部P1與導電部P2、導電部P4與導電部P5、導電部P6與導電部P7、及導電部P3與導電部P4的各導電部對中的自一個導電部P到另一個導電部P的導電路徑a1～導電路徑a4、以及導電部P11與導電部P12、導電部P13與導電部P14、導電部P15與導電部P16、及導電部P16與導電部P17的各導電部對中的自一個導電部P到另一個導電部P的導電路徑b1～導電路徑b4中，不包含分支Mr1、分支Mr2、分支Mr5、分支Mr6。
因此，藉由檢查指示資訊產生部33查出分支Mr1、分支Mr2、分支Mr5、分支Mr6，即通孔V31、通孔V32、通孔V41（V42）、通孔V43（V44、V45）作為檢測洩漏通孔。
繼而，檢查指示資訊產生部33優先在同一基板面內，且按照電阻值小的組合順序選擇在導電路徑中包含在步驟S14中搜索到的檢測洩漏通孔的導電部對，並記錄在檢查指示資訊中（步驟S15：導電部追加處理）。
具體而言，檢查指示資訊產生部33首先在同一基板面內搜索在導電路徑中包含檢測洩漏通孔的導電部對，當在同一基板面內未發現的情況下，跨基板兩面進行搜索，據此使同一基板面內優先。
例如，於選擇在導電路徑中包括分支Mr1，即通孔V31的導電部對的情況下，檢查指示資訊產生部33基於圖9所示的樹狀結構導電結構資訊D1''，首先通過優先選擇基板面F1上的導電部P1～導電部P7來選擇導電部對。
具體而言，選擇將其中一者設為導電部P1、導電部P2中的任一者、將另一者設為導電部P3～導電部P7中的任一者的導電部對作為在導電路徑中包含分支Mr1的導電部對的候補。繼而，檢查指示資訊產生部33自作為候補而選擇的導電部對中選擇電阻值最小的導電部對，例如導電部P1、導電部P6，並記錄於檢查指示資訊。同樣，作為在導電路徑中包含分支Mr2的導電部對，例如選擇導電部P3、導電部P6。
繼而，作為在導電路徑中包含分支Mr5、分支Mr6的導電部對，基板面F2上的導電部P11～導電部P17優先，例如選擇導電部P14、導電部P15，並記錄在檢查指示資訊中。
藉此，在導電部P1、導電部P6之間的導電路徑c1中包含分支Mr1，在導電部P3、導電部P6之間的導電路徑c2中包含分支Mr2，在導電部P14、導電部P15之間的導電路徑d1中包含分支Mr5、分支Mr6，因此後述的基板檢查裝置2基於這樣得到的檢查指示資訊進行檢查，藉此可對所有的通孔V進行檢查。
在步驟S15中，當在同一基板面內不存在包含檢測洩漏通孔的導電部對時，檢查指示資訊產生部33自包含基板面F1的導電部P和基板面F2的導電部P的導電部對，即，包含檢測洩漏通孔的導電部對中，選擇電阻值最小的導電部對。以上藉由步驟S1～步驟S15，圖14所示的檢查指示資訊D2完成，結束處理。
根據步驟S5、步驟S6、步驟S12、步驟S13，藉由同一基板面上的導電部P彼此組合來選擇導電部對。另外，根據步驟S15，優先選擇同一基板面內的導電部對。其結果，在進行由這樣得到的檢查指示資訊所指示的導電部對間的電阻測量來進行通孔的檢查的情況下，如以下所說明般，其電阻測量精度提高。
即，在基板B的同一面內的導電部彼此之間進行電阻測量的情況下，如圖1所示，能夠僅藉由設置在測量治具4U或測量治具4L的任一個測量治具上的探針Pr進行測量，因此，能夠僅藉由測量部121、測量部122中的任一個測量部進行測量用電流的供給及電壓檢測。
另一方面，在跨基板B的兩面在一對導電部彼此之間進行電阻測量的情況下，需要使用測量治具4U的探針Pr和測量治具4L的探針Pr，跨測量部121和測量部122進行測量用電流的供給和電壓檢測。在這種情況下，與在基板B的同一平面內的各導電部之間進行電阻測量的情況相比，測量部121、測量部122的電流供給用配線和電壓檢測用配線形成的迴路變大。配線迴路大時，通過該配線迴路內的電磁雜訊增加，且配線迴路的阻抗增大。
另外，當藉由在基板B的一對導電部P之間流入電流來檢測所述導電部對間的電壓，根據歐姆定律從所述電流和測量電壓來測量電阻值時，外來電磁場作為雜訊而與檢測電壓重疊。於基板B的一個面內，以大致相同的方式施加外來電磁場，因此於基板B的一個面側，由外來電磁場所引起的雜訊電壓變得大致固定。因此，於測量基板B的一個面內的一對導電部P之間的電壓的情況下，與所述測量電壓重疊的雜訊變成共同模式（common mode），其結果，雜訊對測量電壓造成的影響減少。
另一方面，於基板B的兩面間，在基板B的表背所施加的電磁場強度產生差，於基板B的一個面與另一個面，由外來電磁場所引起的雜訊電壓產生差。因此，於跨基板B的兩面測量一對導電部P之間的電壓的情況下，與所述測量電壓重疊的雜訊變成正常模式（normal mode），其結果，雜訊電壓直接與測量電壓重疊。其結果，與測量基板B的一個面內的一對導電部P之間的電壓的情況相比，跨基板B的兩面測量一對導電部P之間的電壓時雜訊的影響變大。
因此，當藉由在步驟S5、步驟S6、步驟S12、步驟S13中由同一基板面上的導電部P彼此組合選擇導電部對，在步驟S15中優先選擇同一基板面內的導電部對，來進行由這樣得到的檢查指示資訊所指示的導電部對間的電阻測量來進行通孔的檢查時，其電阻測量精度提高。
另外，根據步驟S5、步驟S6、步驟S12、步驟S13、步驟S15，自導電部對間的電阻值的理論值小的組合起，依序選擇導電部對的組合。其結果，在進行由這樣得到的檢查指示資訊所指示的導電部對間的電阻測量來進行通孔V的檢查時，其檢查精度提高。
即，在進行通孔V的檢查的情況下，理想的是測量通孔V本身的電阻值。但是，如圖3所示，由於通孔V的兩端沒有露出至基板B的表面，因此無法直接測量通孔V本身的電阻值。因此，藉由選擇在包括通孔V的導電路徑上相互連接的導電部對，測量整個所述導電路徑的電阻值來檢查通孔V。
在進行這樣的檢查時，導電路徑整體的電阻值越小，通孔V的電阻值占導電路徑整體電阻值的比率增大的概率變高，通孔V以外的配線電阻的影響就越小。因此，在步驟S5、步驟S6、步驟S12、步驟S13、步驟S15中，以導電部對間的電阻值越小則越優先的方式選擇導電部對的組合，藉此進行由這樣得到的檢查指示資訊所指示的導電部對間的電阻測量來進行通孔V的檢查時，其檢查精度提高。
再者，在步驟S5、步驟S6、步驟S12、步驟S13中，不一定限定於藉由同一基板面上的導電部P彼此的組合來選擇導電部對的例子。但是，從能夠產生容易提高通孔V的檢查精度的檢查指示資訊這一點來看，更佳為在步驟S5、步驟S6、步驟S12、步驟S13中，藉由同一基板面上的導電部P彼此的組合來選擇導電部對。
另外，在步驟S15中，不限於優先選擇同一基板面內的導電部對的例子。但是，從能夠產生容易提高通孔V的檢查精度的檢查指示資訊這一點來看，更佳為在步驟S15中優先選擇同一基板面內的導電部對。
然而，在檢查例如具備四個通孔和與這些通孔連接的導電部X1～導電部X4的基板的通孔的情況下，存在如下方法：固定檢查對象的導電部對中的一者，如導電部X1-導電部X2、導電部X1-導電部X3、導電部X1-導電部X4般，通過三次電阻測量來檢查四個通孔。
但是，根據步驟S5和步驟S12，以兩兩不重覆的方式組合多個導電部P，從而產生表示作為檢查部位的導電部對的檢查指示資訊。其結果，當基於這樣獲得的檢查指示資訊對通孔進行檢查時，與上述方法相比，檢查次數減少。因此，容易縮短通孔的檢查時間。
即，可知若將多個導電P以兩兩不重覆的方式組合，則所述導電部X1～導電部X4成為導電部X1-導電部X2和導電部X3-導電部X4兩組，藉由兩次電阻測量就能夠檢查四個通孔，因此與上述方法相比檢查次數減少，通孔的檢查時間縮短。
另外，可以不執行步驟S3，不基於樹狀結構的樹狀結構導電結構資訊D1''，而基於導電結構資訊D1或簡化導電結構資訊D1'，來執行步驟S14的搜索處理和步驟S15的導電部追加處理。但是，若執行步驟S3，基於樹狀結構的樹狀結構導電結構資訊D1''執行步驟S14、步驟S15，則在能夠簡化步驟S14、步驟S15的處理這一點上更佳。
另外，可以不執行步驟S1，亦可以不執行步驟S2。而且，在步驟S3中，可以將導電結構資訊D1轉換為樹狀結構的樹狀結構導電結構資訊D1''。但是，藉由執行步驟S1、步驟S2的簡化處理，步驟S3的向樹狀結構的樹狀結構導電結構資訊D1''的變換處理得以簡化，且亦使樹狀結構導電結構資訊D1''簡單化。其結果，在簡化基於樹狀結構導電結構資訊D1''的步驟S14、步驟S15的處理這一點上更佳。
再者，如圖10、圖11所示，可以不執行步驟S4、步驟S11，在步驟S5a、步驟S12a中並非按照電阻值小的組合順序，而按照基板面上的導體部對間的距離短的組合順序選擇導電部對。另外，可以執行圖12、圖13所示的步驟S5b、步驟S12b來代替步驟S5a、步驟S12a，而不論組合順序如何都從同一基板面上的導電部對中，以導電部P不重覆的方式選擇導電部對。另外，可以在步驟S6a、步驟S13a中，選擇基板面上的導電部對間的距離最短的導電部對，而非電阻值最小的導電部對。
在這種情況下，不需要步驟S4、步驟S11中的電阻值的計算處理，因此能夠降低檢查指示資訊產生處理的資料處理量。另外，基板面上的導電部對之間的距離越短，該導電部對間的導電路徑長度短的可能性越高，因此電阻值低的可能性越高。
因此，在步驟S6a、步驟S13a中，代替步驟S6、步驟S13中電阻值小的組合順序，設為基板面上的導電部對間的距離短的組合順序，藉此能夠在不執行步驟S4、步驟S11的情況下，以近似電阻值小的組合順序的優先順序來選擇導電部對。
另外，導電部對的導電部間的導電路徑所包含的通孔數量和配線數量的合計越少，該導電部對間的導電路徑長度短的可能性越高，因此電阻值低的可能性越高。配線的數量對應於樹狀結構導電結構資訊D1''中節點N（通孔V和通孔V之間）的數量。
因此，在步驟S15a中，代替步驟S15中的電阻值小的組合，導電部對中的導電部間的導電路徑所包含的通孔的數量和配線的數量的合計少的組合優先，藉此可不執行步驟S4、步驟S11而以近似電阻值小的組合順序的優先順序來選擇導電部對。
再者，在執行圖7、圖8所示的步驟S1～步驟S14之後，可執行步驟S15a來代替步驟S15。另外，在執行圖10、圖11所示的步驟S1～步驟S14之後，可執行步驟S15來代替步驟S15a。
另外，在步驟S15a中，可以代替導電部對中的導電部間的導電路徑所包含的通孔的數量和配線的數量的合計少的組合，而與步驟S5a、步驟S12a同樣地，按照基板面上的導電部對間的距離短的組合順序選擇導電部對。
但是，檢測洩漏通孔很可能是多層基板中的遠離表層的配線層之間的通孔。包含遠離表層的配線層之間的通孔的導電路徑的長度與接近表層的層間的通孔相比，與基板面上的導電部對間的距離的相關性弱。
因此，在選擇導電路徑中包含檢測洩漏通孔的導電部對時，與基板面上的導電部對間的距離短的組合順序相比，按導電部對中的導電部間的導電路徑所包含的通孔的數量和配線的數量的合計少的組合順序來選擇導電部對時，能夠選擇對間的電阻值小的導電部對的可能性增大，因此較佳。
另外，在步驟S5a、步驟S12a中可不按照基板面上的導電部對間的距離短的組合順序，而與步驟S15a同樣地，設為導電部對中的導電部間的導電路徑所包含的通孔的數量和配線的數量的合計少的組合順序。但是，從不需要進行搜索導電部對間的導電路徑的處理這一點來看，更佳為在步驟S5a、步驟S12a中按照基板面上的導電部對間的距離短的組合順序選擇導電部對。
另外，在步驟S6a、步驟S13a中可以不選擇基板面上的導電部對間的距離最短的導電部對，而選擇導電部對中的導電部間的導電路徑所包含的通孔的數量和配線的數量的合計最少的導電部對。但是，從不需要搜索導電部對間的導電路徑的處理這一點來看，更佳為在步驟S6a、步驟S13a中選擇基板面上的導電部對間的距離最短的導電部對。
圖14是表示如上所述記錄的檢查指示資訊D2的一例的表形式的說明圖。將這樣得到的檢查指示資訊D2例如利用省略圖示的通信電路發送給基板檢查裝置2，或將檢查指示資訊D2儲存在USB記憶體等儲存媒體中，並使基板檢查裝置2讀入該儲存媒體，藉此能夠儲存在儲存部22中。
繼而，參照圖15說明上述基板檢查裝置2的運作。以下，以儲存部22儲存有圖14所示的檢查指示資訊D2的情況為例進行說明。
首先，檢查處理部21從檢查指示資訊D2對應一對地讀出表示導電部對的資訊（步驟S21）。接著，檢查處理部21一邊向所讀出的一對導電部間供給電流值I的測量用電流，一邊測量該導電部對間的電壓V（步驟S22）。接著，檢查處理部21基於電流值I和電壓V，以R=V/I的方式計算出作為檢查對象的導電部對間的電阻R（步驟S23）。
例如，檢查處理部21從圖14所示的檢查指示資訊D2讀出最初的導電部對P1、P2，向導電部對P1、P2之間的導電路徑a1流入測量用電流，計算導電部對P1、P2之間的電阻R（步驟S21～步驟S23）。
接著，檢查處理部21檢查電阻R是否在預先設定的判定基準的範圍內（步驟S24）。判定基準例如可以設為檢查對象的導電部對間的計算上的電阻值的-10%～+10%的範圍。
如果電阻R在判定基準的範圍內（步驟S24中為是（YES）），則檢查處理部21判定為檢查對象的導電部對間的通孔V正常（步驟S25），並轉移至步驟S27。例如，如果導電部對P1、P2為檢查對象，則檢查處理部21判斷為與導電路徑a1上的分支M11、分支M12對應的通孔V11、通孔V21、通孔V12、通孔V22正常。再者，不一定需要確定通孔V，只要將檢查對象的導電部對間判斷為正常即可。
另一方面，如果電阻R在判定基準的範圍之外（步驟S24中為否（NO）），則檢查處理部21判定為檢查對象的導電部對間的導電路徑不良（步驟S26），並轉移至步驟S27。例如，如果導電部對P1、P2為檢查對象，則檢查處理部21判斷為導電路徑a1不良。
在步驟S27中，檢查處理部21檢查檢查指示資訊D2的所有導電部對是否已完成檢查（步驟S27）。如果還有未檢查的導電部對（步驟S27中為否），則檢查處理部21從檢查指示資訊D2讀出新的導電部對（步驟S28），並再次重覆步驟S22～步驟S27。
重覆所述步驟，若檢查指示資訊D2的所有導電部對都完成檢查（步驟S27中為是），則檢查處理部21結束檢查處理。
根據步驟S21～步驟S28的處理，測量對應於圖14所示的所有導電部對的導電路徑a1～導電路徑a4、導電路徑b1～導電路徑b4、導電路徑c1、導電路徑c2和導電路徑d1的電阻值R，並且可以基於所述電阻值R檢查導電路徑a1～導電路徑a4、導電路徑b1～導電路徑b4、導電路徑c1、導電路徑c2和導電路徑d1中包括的通孔V。
即，本發明的一例所涉及的檢查指示資訊產生裝置是用以檢查基板的檢查指示資訊產生裝置，所述基板具備設置有多個導電部的表背一對基板面、積層於所述一對基板面之間的層即配線層、以及將所述配線層的配線和所述導電部連接的通孔，所述檢查指示資訊產生裝置具備：儲存部，儲存表示所述基板的所述導電部、所述配線、及所述通孔如何導通連接的導電結構資訊；以及檢查指示資訊產生部，執行檢查指示資訊產生處理，該檢查指示資訊產生處理基於所述導電結構資訊，使形成於同一所述基板面的所述導電部彼此成對地將所述導電部兩兩組合，並產生表示該組合後的一對導電部的資訊作為檢查指示資訊。
另外，本發明的一個例子所涉及的檢查指示資訊產生方法是用於對基板進行檢查的檢查指示資訊產生方法，所述基板具備設置有多個導電部的表背一對基板面、積層於所述一對基板面之間的層即配線層、以及將所述配線層的配線和所述導電部連接的通孔，所述檢查指示資訊產生方法執行檢查指示資訊產生處理，該檢查指示資訊產生處理基於表示所述基板的所述導電部、所述配線、及所述通孔如何導通連接的導電結構資訊，使形成於同一所述基板面的所述導電部彼此成對地將所述導電部兩兩組合，並產生表示該組合後的一對導電部的資訊作為檢查指示資訊。
另外，本發明的一個例子所涉及的檢查指示資訊產生程式是用於對基板進行檢查的檢查指示資訊產生程式，所述基板具備設置有多個導電部的表背一對基板面、積層於所述一對基板面之間的層即配線層、以及將所述配線層的配線和所述導電部連接的通孔，所述檢查指示資訊產生程式使電腦執行檢查指示資訊產生處理，該檢查指示資訊產生處理基於表示所述基板的所述導電部、所述配線、及所述通孔如何導通連接的導電結構資訊，使形成於同一所述基板面的所述導通部彼此成對地將所述導電部兩兩組合，並產生表示該組合後的一對導電部的資訊作為檢查指示資訊。
根據所述裝置、方法以及程式，藉由在同一基板面內的檢查，可以產生表示比背景技術中記載的方法更容易提高通孔的電阻測量精度的檢查部位的檢查指示資訊。
另外，較佳為所述檢查指示資訊產生處理是如下處理：在將所述多個導電部兩兩組合時，藉由自該組合的一對導電部間的計算上的電阻值小的對開始依序組合，從而產生所述檢查指示資訊。
成為檢查部位的一對導電部間的電阻值越小，通孔的電阻值占該導電部間的電阻值的比例增大的概率就越高，通孔以外的配線電阻的影響就越小。因此，以導電部對間的電阻值越小越優先的方式選擇導電部對的組合，藉此當進行由這樣獲得的檢查指示資訊指示的導電部對間的電阻測量來檢查通孔時，其檢查精度提高。
另外，較佳為所述檢查指示資訊產生處理是如下處理：當將所述多個導電部兩兩組合時，藉由自該組合的一對導電部間的在所述基板面上的距離短的對開始依序組合，而產生所述檢查指示資訊。
基板面上的導電部對間的距離越短，該導電部對間的導電路徑長度短的可能性越高，因此電阻值低的可能性越高。另外，在自基板面上的距離短的對開始依序組合導電部的處理中，不需要計算導電部對間的導電路徑的電阻值，因此能夠減少處理量。因而，根據所述構成，能夠減少處理量並且以近似電阻值小的組合順序的優先順序來選擇導電部對。
另外，較佳為所述檢查指示資訊產生處理是如下處理：在將所述多個導電部兩兩組合時，藉由自該組合的一對導電部間的導電路徑中包含的通孔的數量和配線的數量的合計少的對開始依序組合，而產生所述檢查指示資訊。
導電部對中的導電部間的導電路徑所包含的通孔數量和配線數量的合計越少，該導電部對間的導電路徑長度短的可能性越高，因此電阻值低的可能性越高。另外，計數導電部間的導電路徑中包含的通孔的數量和配線數量的總和的處理不需要計算導電部對間的導電路徑的電阻值，因此可以減少處理量。因此，根據所述構成，能夠減少處理量並且以近似電阻值小的組合順序的優先順序來選擇導電部對。
另外，較佳為所述檢查指示資訊產生部進而執行：搜索處理，基於所述導電結構資訊，搜索不位於在所述檢查指示資訊產生處理中組合的各對的自一個導電部到另一個導電部的導電路徑上的通孔；以及導電部追加處理，當在所述搜索處理中發現不位於所述導電路徑上的通孔時，基於所述導電結構資訊選擇位於包含該被發現的通孔的導電路徑的兩端的一對導電部，將表示該一對導電部的資訊追加到所述檢查指示資訊中。
根據所述構成，在基於檢查指示資訊的檢查中減少了產生未經檢查的通孔的可能性。
另外，較佳為所述導電部追加處理是如下處理：從位於所述兩端的一對導電部中選擇滿足該導電部對間的計算上的電阻值為最小的條件的導電部對。
根據所述構成，對於藉由導電部追加處理而追加的導電部對，亦選擇該導電部對間的計算上的電阻值小的導電部對，因此，在進行由檢查指示資訊指示的導電部對間的電阻測量來進行通孔的檢查時，其檢查精度提高。
另外，較佳為所述導電部追加處理是如下處理：從位於所述兩端的一對導電部中選擇滿足在所述基板面上的距離最短的條件的導電部對。
根據所述構成，對於藉由導電部追加處理而追加的導電部對，亦近似地選擇該導電部對間的計算上的電阻值小的導電部對，因此在進行由檢查指示資訊所指示的導電部對間的電阻測量來進行通孔的檢查時，其檢查精度提高。
另外，較佳為所述導電部追加處理是如下處理：從位於所述兩端的一對導電部中，選擇滿足所述導電部間的導電路徑所包含的通孔的數量與配線的數量的合計最少的條件的導電部對。
根據所述構成，對於藉由導電部追加處理而追加的導電部對，亦近似地選擇該導電部對間的計算上的電阻值小的導電部對，因此在進行由檢查指示資訊所指示的導電部對間的電阻測量來進行通孔的檢查時，其檢查精度提高。
另外，較佳為所述導電部追加處理是如下處理：在位於所述兩端的一對導電部中形成在同一基板面上的導電部彼此的導電部對中，優先選擇滿足所述條件的導電部對。
與跨基板的兩面進行電阻測量相比，在基板的一個面內進行電阻測量更不易受到雜訊的影響，因此電阻測量的精度提高。根據所述構成，優先選擇在同一基板面上形成的導電部彼此的導電部對，因此容易提高基於這樣得到的檢查指示資訊的檢查的精度。
另外，較佳為：所述基板更包括多個所述配線層、及連接所述多個配線層間的多個通孔，所述檢查指示資訊產生裝置更具備簡化處理部，該簡化處理部執行簡化處理，該簡化處理在所述多個配線層的配線並聯連接的情況下，以將該並聯連接的多根配線替換為一根配線的方式，變更所述導電結構資訊，所述檢查指示資訊產生部基於執行所述簡化處理的導電結構資訊，執行所述搜索處理。
根據所述構成，由於簡化了導電結構資訊，並且基於簡化的導電結構資訊執行搜索處理，因此搜索處理變得容易。
另外，較佳為所述簡化處理更包括如下處理：在藉由所述多個配線層的配線而並聯連接有所述通孔或通孔的行的情況下，以所述並聯連接的通孔或通孔的行被替換為一個通孔或一行通孔的方式，變更所述導電結構資訊。
根據所述構成，由於簡化了導電結構資訊，並且基於簡化的導電結構資訊執行搜索處理，因此搜索處理變得容易。
另外，較佳為所述檢查指示資訊產生裝置更包括樹狀結構資訊轉換部，所述樹狀結構資訊轉換部藉由使所述通孔與節點對應、使所述配線與分支對應、使所述面狀導體與根節點對應，將執行了所述簡化處理的導電結構資訊轉換為樹狀結構的資料結構，所述檢查指示資訊產生部基於轉換為所述樹狀結構的資料結構的導電結構資訊，執行所述搜索處理。
根據所述構成，導電結構資訊被轉換為樹狀結構資料而被簡化，基於簡化的導電結構資訊執行搜索處理，因此搜索處理變得容易。
另外，本發明的基板檢查系統包括：上述的檢查指示資訊產生裝置；以及基板檢查裝置，基於由所述檢查指示資訊產生裝置產生的檢查指示資訊，執行所述通孔的檢查。
根據所述構成，基於表示比背景技術中記載的方法更容易提高通孔的電阻測量精度的檢查部位的檢查指示資訊來執行通孔的檢查，因此容易提高通孔的電阻測量精度。
這樣構成的檢查指示資訊產生裝置、檢查指示資訊產生方法及檢查指示資訊產生程式能夠產生表示容易提高通孔的電阻測量精度的檢查部位的檢查指示資訊。另外，這種構成的基板檢查系統容易提高通孔的電阻測量精度。
本申請案是以2018年11月9日所申請的日本專利申請特願2018-211079為基礎者，其內容包含於本申請案中。再者，用於實施發明的方式的一項中所進行的具體的實施形方式或實施例始終是使本發明的技術內容變得明確者，本發明不應僅限定於此種具體例來狹義地進行解釋。
1:基板檢查系統 2:基板檢查裝置 3:檢查指示資訊產生裝置 4U、4L:測量治具 12:測量塊 13:掃描器部 20:控制部 21:檢查處理部 31:簡化處理部 32:樹狀結構資料轉換部 33:檢查指示資訊產生部 22、34:儲存部 110:基板固定裝置 112:框體 121、122:測量部 125:移動機構 a1～a4、b1～b4、c1、c2、d1:導電路徑 B、B1～B5:基板 CS、CM:電源部 D1:導電結構資訊 D1':簡化導電結構資訊 D1'':樹狀結構導電結構資訊 D2:檢查指示資訊 F1、F2:基板面 +F、-F:電流端子 I:電流值 IP、IPa、IPd:面狀導體 L、L1、L2、Lc、L4:配線層 M、Mr1～Mr6、M11～M14、M22、M41～M47:分支 N、N11、N12、N21、N41、N42:節點 NR:根節點 P、P1～P7、P11～P17:導電部 Pr:探針 +S、-S:電壓檢測端子 S1、S2、S3、S4、S11、S5、S5a、S5b、S6a、S6、S11、S12、S12a、S12b、S13、S13a、S14、S15、S15a、S21、S22、S23、S24、S25、S26、S27、S28:步驟 VM:電壓檢測部 V、V11～V17、V21～V27、V31～V36、V41～V45、V51～V57:通孔 W、W11、W12、W21、W22、W41～W45:配線
圖1是概念性地表示本發明的一實施方式的基板檢查系統的構成的示意圖。 圖2是表示圖1所示測量部的電氣構成的一例的框圖。 圖3是表示作為檢查對象的基板的一例的剖面圖。 圖4是表示作為檢查對象的基板的一例的平面圖。 圖5是圖示簡化導電結構資訊的一例的圖。 圖6是圖示樹狀結構導電結構資訊的一例的圖。 圖7是表示檢查指示資訊產生方法及檢查指示資訊產生裝置的運作的一例的流程圖。 圖8是表示檢查指示資訊產生方法及檢查指示資訊產生裝置的運作的一例的流程圖。 圖9是搜索處理的說明圖。 圖10是圖7的變形例。 圖11是圖8的變形例。 圖12是圖10的步驟S5a的變形例。 圖13是圖11的步驟S12a的變形例。 圖14是檢查指示資訊的說明圖。 圖15是表示圖1所示的基板檢查裝置的運作的一例的流程圖。
1:基板檢查系統
2:基板檢查裝置
3:檢查指示資訊產生裝置
4U、4L:測量治具
20:控制部
21:檢查處理部
22:儲存部
31:簡化處理部
32:樹狀結構資料轉換部
33:檢查指示資訊產生部
34:儲存部
110:基板固定裝置
112:框體
121:測量部
122:測量部
125:移動機構
B:基板
D1:導電結構資訊
D2:檢查指示資訊
Pr:探針

Claims (15)

  1. 一種檢查指示資訊產生裝置，是用於檢查基板的檢查指示資訊產生裝置，所述基板包括：設置有多個導電部的表背一對的基板面、積層於所述一對基板面之間的層即配線層、以及將所述配線層的配線與所述導電部連接的通孔，所述檢查指示資訊產生裝置包括： 儲存部，儲存表示所述基板的所述導電部、所述配線及所述通孔如何導通連接的導電結構資訊；以及 檢查指示資訊產生部，執行如下檢查指示資訊產生處理：基於所述導電結構資訊，使形成於同一所述基板面的所述導電部彼此成對地將所述導電部兩兩組合，並產生表示所述組合後的一對導電部的資訊作為檢查指示資訊。
  2. 如申請專利範圍第1項所述的檢查指示資訊產生裝置，其中所述檢查指示資訊產生處理是如下處理：在將所述多個導電部兩兩組合時，自所述經組合的一對導電部間的計算上的電阻值小的對開始依序組合，藉此產生所述檢查指示資訊。
  3. 如申請專利範圍第1項所述的檢查指示資訊產生裝置，其中所述檢查指示資訊產生處理是如下處理：在將所述多個導電部兩兩組合時，自所述經組合的一對導電部間的，在所述基板面上的距離短的對開始依序組合，藉此產生所述檢查指示資訊。
  4. 如申請專利範圍第1項所述的檢查指示資訊產生裝置，其中所述檢查指示資訊產生處理是如下處理：在將所述多個導電部兩兩組合時，自所述經組合的一對導電部間的導電路徑所包含的通孔的數量和配線的數量的合計少的對開始依序組合，藉此產生所述檢查指示資訊。
  5. 如申請專利範圍第1項至第4項中任一項所述的檢查指示資訊產生裝置，其中所述檢查指示資訊產生部更執行： 搜索處理：基於所述導電結構資訊，搜索不位於在所述檢查指示資訊產生處理中所組合的各對的自一個導電部到另一個導電部的導電路徑上的通孔；以及 導電部追加處理，在所述搜索處理中發現所述導電路徑上的通孔的情況下，基於所述導電結構資訊選擇位於包含所述發現的通孔的導電路徑兩端的一對導電部，並將表示所述一對導電部的資訊追加到所述檢查指示資訊中。
  6. 如申請專利範圍第5項所述的檢查指示資訊產生裝置，其中所述導電部追加處理是如下處理：自位於所述兩端的一對導電部中選擇滿足所述導電部對間的計算上的電阻值最小的條件的導電部對。
  7. 如申請專利範圍第5項所述的檢查指示資訊產生裝置，其中所述導電部追加處理是如下處理：自位於所述兩端的一對導電部中選擇滿足在所述基板面上的距離最短的條件的導電部對。
  8. 如申請專利範圍第5項所述的檢查指示資訊產生裝置，其中所述導電部追加處理是如下處理：自位於所述兩端的一對導電部中，選擇滿足所述導電部間的導電路徑所包含的通孔的數量與配線的數量的合計最少的條件的導電部對。
  9. 如申請專利範圍第6項至第8項中任一項所述的檢查指示資訊產生裝置，其中所述導電部追加處理是如下處理：在位於所述兩端的一對導電部中的形成於同一基板面的導電部彼此的導電部對中，優先選擇滿足所述條件的導電部對。
  10. 如申請專利範圍第5項至第9項中任一項所述的檢查指示資訊產生裝置，其中所述基板更包括：多個所述配線層、及連接所述多個配線層間的多個通孔， 所述檢查指示資訊產生裝置更包括簡化處理部，所述簡化處理部執行簡化處理，所述簡化處理在所述多個配線層的配線並聯連接的情況下，以將所述並聯連接的多根配線替換為一根配線的方式，變更所述導電結構資訊， 所述檢查指示資訊產生部基於執行了所述簡化處理的導電結構資訊，執行所述搜索處理。
  11. 如申請專利範圍第10項所述的檢查指示資訊產生裝置，其中所述簡化處理更包括如下處理：在藉由所述多個配線層的配線而並聯連接有所述通孔或通孔的行的情況下，以將所述並聯連接的通孔或通孔的行替換為一個通孔或一行通孔的方式，變更所述導電結構資訊。
  12. 如申請專利範圍第10項或第11項所述的檢查指示資訊產生裝置，更包括： 樹狀結構資料轉換部，使所述通孔對應於節點、使所述配線對應於分支、使面狀導體對應於根節點，藉此將執行了所述簡化處理的導電結構資訊轉換為樹狀結構的資料結構， 所述檢查指示資訊產生部基於轉換成所述樹狀結構的資料結構的導電結構資訊，執行所述搜索處理。
  13. 一種基板檢查系統，包括： 如申請專利範圍第1項至第12項中任一項所述的檢查指示資訊產生裝置；以及 基板檢查裝置，基於由所述檢查指示資訊產生裝置產生的檢查指示資訊，執行所述通孔的檢查。
  14. 一種檢查指示資訊產生方法，是用於檢查基板的檢查指示資訊產生方法，所述基板包括：設置有多個導電部的表背一對的基板面、積層於所述一對基板面之間的層即配線層、以及將所述配線層的配線與所述導電部連接的通孔，其中所述檢查指示資訊產生方法執行檢查指示資訊產生處理， 所述檢查指示資訊產生處理基於表示所述基板的所述導電部、所述配線及所述通孔如何導通連接的導電結構資訊， 使形成於同一所述基板面的所述導電部彼此成對地將所述導電部兩兩組合，並產生表示所述組合後的一對導電部的資訊作為檢查指示資訊。
  15. 一種檢查指示資訊產生程式，是用於檢查基板的檢查指示資訊產生程式，所述基板包括設置有多個導電部的表背一對基板面、積層於所述一對基板面之間的層即配線層、以及將所述配線層的配線和所述導電部連接的通孔，所述檢查指示資訊產生程式使電腦執行檢查指示資訊產生處理， 所述檢查指示資訊產生處理基於表示所述基板的所述導電部、所述配線及所述通孔如何導通連接的導電結構資訊， 使形成於同一所述基板面的所述導電部彼此成對地將所述導電部兩兩組合，並產生表示所述組合後的一對導電部的資訊作為檢查指示資訊。
TW108134374A 2018-11-09 2019-09-24 檢查指示資訊產生裝置、基板檢查系統、檢查指示資訊產生方法以及檢查指示資訊產生程式 TWI834728B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2018-211079 2018-11-09
JP2018211079 2018-11-09

Publications (2)

Publication Number Publication Date
TW202024652A true TW202024652A (zh) 2020-07-01
TWI834728B TWI834728B (zh) 2024-03-11

Family

ID=

Also Published As

Publication number Publication date
WO2020095810A1 (ja) 2020-05-14
CN112969925A (zh) 2021-06-15
KR20210089711A (ko) 2021-07-16
JP7384169B2 (ja) 2023-11-21
JPWO2020095810A1 (ja) 2021-09-30

Similar Documents

Publication Publication Date Title
TW201924219A (zh) 積體電路邊限測量和故障預測裝置
TWI583961B (zh) 具回授測試功能之探針模組(一)
CN104237577B (zh) 晶圆测试的方法和装置
JP4532570B2 (ja) 回路基板検査装置および回路基板検査方法
US7378835B2 (en) Interleaved differential multiplexer
JP7384169B2 (ja) 検査指示情報生成装置、基板検査システム、検査指示情報生成方法、及び検査指示情報生成プログラム
KR102416052B1 (ko) 저항 측정 장치 및 저항 측정 방법
TWI834728B (zh) 檢查指示資訊產生裝置、基板檢查系統、檢查指示資訊產生方法以及檢查指示資訊產生程式
TW201502524A (zh) 訊號路徑切換裝置及使用訊號路徑切換裝置之探針卡
JP7352840B2 (ja) 検査指示情報生成装置、基板検査システム、検査指示情報生成方法、及び検査指示情報生成プログラム
JP4998004B2 (ja) 抵抗測定方法
TWI510794B (zh) 基板檢測裝置及基板檢測方法
JP6885612B2 (ja) 抵抗測定装置及び抵抗測定方法
CN103487674B (zh) 电特性检测方法以及检测装置
JP2012028786A (ja) 集積回路および集積回路のコンタクト部とプリント基板の相応するコンタクト部との間の抵抗を求める方法
KR101897522B1 (ko) 배터리 내부저항 측정 장치
JP4121923B2 (ja) 電気回路のための異常検出方法及び異常検出装置
JP2005337979A (ja) 静電容量測定方法、回路基板検査方法、静電容量測定装置および回路基板検査装置
JP4972524B2 (ja) ショートチェックシステム、情報処理装置及びショートチェック方法。
JP2012237622A (ja) 測定装置及び測定方法
JP2013142665A (ja) 実装状態判別装置および実装状態判別方法
JP2004193253A (ja) 半導体ウェーハ検査用プローブの検査装置及び検査方法
JP2011038920A (ja) テスト装置、テスト方法、及びテストプログラム
JP2011107115A (ja) 基板検査装置