TW202013648A - 光學感測器 - Google Patents

光學感測器 Download PDF

Info

Publication number
TW202013648A
TW202013648A TW107133614A TW107133614A TW202013648A TW 202013648 A TW202013648 A TW 202013648A TW 107133614 A TW107133614 A TW 107133614A TW 107133614 A TW107133614 A TW 107133614A TW 202013648 A TW202013648 A TW 202013648A
Authority
TW
Taiwan
Prior art keywords
chip
sensing
substrate
optical sensor
wafer
Prior art date
Application number
TW107133614A
Other languages
English (en)
Other versions
TWI676250B (zh
Inventor
洪立群
李建成
杜修文
Original Assignee
勝麗國際股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 勝麗國際股份有限公司 filed Critical 勝麗國際股份有限公司
Priority to TW107133614A priority Critical patent/TWI676250B/zh
Application granted granted Critical
Publication of TWI676250B publication Critical patent/TWI676250B/zh
Publication of TW202013648A publication Critical patent/TW202013648A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/162—Disposition
    • H01L2924/16235—Connecting to a semiconductor or solid-state bodies, i.e. cap-to-chip
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Solid State Image Pick-Up Elements (AREA)
  • Light Receiving Elements (AREA)

Abstract

本發明公開一種光學感測器，包含基板、設置於基板的重佈式晶片結構、設置於重佈式晶片結構的感測晶片、位於感測晶片上方的透光片、電性連接基板與感測晶片的多條金屬線、及設置於基板上的封裝體。重佈式晶片結構包含絕緣體、埋置於絕緣體的第一電子晶片、及連接於絕緣體與第一電子晶片底部的重置線路。重置線路電性連接於第一電子晶片、並通過覆晶固定於基板。感測晶片的感測區朝向重佈式晶片結構正投影所形成的投影區域位於重佈式晶片結構的外輪廓內。重佈式晶片結構、感測晶片、部分的透光片、及金屬線埋置於封裝體內。

Description

光學感測器
本發明涉及一種感測器，尤其涉及一種光學感測器。
現有的光學感測器包含有大尺寸晶片堆疊於小尺寸晶片上方的態樣，並且現有光學感測器的大尺寸晶片周緣通過打線而電性連接於基板。然而，現有光學感測器在上述打線的過程中，由於大尺寸晶片周緣是呈懸空狀，所以打線過程所施予大尺寸晶片周緣的外力易導致缺陷產生。
於是，本發明人認為上述缺陷可改善，乃特潛心研究並配合科學原理的運用，終於提出一種設計合理且有效改善上述缺陷的本發明。
本發明實施例在於提供一種光學感測器，其能有效地改善現有光學感測器所可能產生的缺陷。
本發明實施例公開一種光學感測器，包括：一基板；一重佈式晶片結構，包含有一絕緣體、埋置於該絕緣體的一第一電子晶片、及連接於該絕緣體與該第一電子晶片底部的一重置線路；其中，該重置線路電性連接於該第一電子晶片，並且該重佈式晶片結構通過該重置線路覆晶固定於該基板；一感測晶片，具有大於該第一電子晶片的尺寸，並且該感測晶片設置於該重佈式晶片結構上；其中，該感測晶片的一頂面包含有一感測區，並且該感測區朝向該重佈式晶片結構正投影所形成的一投影區域位於該重佈 式晶片結構的外輪廓之內；一透光片，位於該感測晶片的上方；多條金屬線，電性連接該基板與該感測晶片；以及一封裝體，設置於該基板上，並且該重佈式晶片結構、該感測晶片、及該些金屬線埋置於該封裝體內；其中，該封裝體固定該透光片於該感測晶片上方、並裸露該透光片的部分表面。
綜上所述，本發明實施例所公開的光學感測器，其將該第一電子晶片埋置於該重佈式晶片結構的絕緣體中，並使該重佈式晶片結構與該感測晶片之間存在特定的配置關係(如：該感測區朝向該重佈式晶片結構正投影所形成的投影區域位於該重佈式晶片結構的外輪廓之內)，所以該重佈式晶片結構能夠有效地支撐感測晶片，據以在感測晶片進行打線的過程中，有效地抵抗施加於感測晶片的外力，並避免產生缺陷。
為能更進一步瞭解本發明的特徵及技術內容，請參閱以下有關本發明的詳細說明與附圖，但是此等說明與附圖僅用來說明本發明，而非對本發明的保護範圍作任何的限制。
100‧‧‧光學感測器
1‧‧‧基板
11‧‧‧晶片固定區
12‧‧‧第一接墊
13‧‧‧第三接墊
2‧‧‧重佈式晶片結構
21‧‧‧絕緣體
211‧‧‧側邊緣
212‧‧‧延伸部
213‧‧‧承載部
22‧‧‧第一電子晶片
221‧‧‧接點
23‧‧‧重置線路
231‧‧‧新接點
24‧‧‧焊球
25‧‧‧第二電子晶片
3‧‧‧感測晶片
31‧‧‧頂面
311‧‧‧感測區
312‧‧‧第二接墊
313‧‧‧非打線區
32‧‧‧底面
33‧‧‧側邊緣
4‧‧‧透光片
5‧‧‧金屬線
5a‧‧‧導線
6‧‧‧封裝體
61‧‧‧支撐體
62‧‧‧底部填充劑
63‧‧‧包覆體
64‧‧‧模製體
65‧‧‧延伸體
7‧‧‧第三電子晶片
Da、Db‧‧‧距離
S‧‧‧密封空間
圖1為本發明實施例一的光學感測器的剖視示意圖。
圖2為圖1的部位II的局部放大示意圖。
圖3為本發明實施例一的光學感測器另一態樣的剖視示意圖。
圖4為本發明實施例二的光學感測器的剖視示意圖。
請參閱圖1至圖4，其為本發明的實施例，需先說明的是，本實施例對應附圖所提及的相關數量與外型，僅用來具體地說明本發明的實施方式，以便於了解本發明的內容，而非用來侷限本發明的保護範圍。
[實施例一]
請參閱圖1至圖3所示，其為本發明的實施例一。如圖1和圖2所示，本實施例公開一種光學感測器100，包含有一基板1、設置於該基板1的一重佈式晶片結構2、設置於該重佈式晶片結構2的一感測晶片3、位於該感測晶片3上方的一透光片4、電性連接該基板1與該感測晶片3的多條金屬線5、及設置於該基板1上的一封裝體6。
需先闡明的是，為便於說明本實施例光學感測器100，圖式是以剖視圖呈現，但可以理解的是，在圖式所未呈現的光學感測器100部位也會形成有相對應的構造。例如：圖1僅呈現兩條金屬線5，但在圖1所未呈現的光學感測器100部位還包含其他金屬線5。以下將分別就本實施例光學感測器100的各個元件構造與連接關係作一說明。
該基板1於本實施例中呈方形或矩形，並且該基板1於其頂面的大致中央處設有一晶片固定區11，而於該晶片固定區11的外側部位設置有多個第一接墊12。再者，該基板1於底面可進一步設有多個焊接球(未標示)，通過基板1的該些焊接球而焊接固定於一電子構件(圖未示，如：印刷電路板)上，據以使該光學感測器100能電性連接該電子構件。
該重佈式晶片結構2包含有一絕緣體21、埋置於該絕緣體21的一第一電子晶片22、連接於該絕緣體21與該第一電子晶片22底部的一重置線路23(redistribution layer，RDL)、及多個焊球24。其中，該第一電子晶片22於本實施例中是以一影像信號處理器(image signal processor)來說明，但不以此為限。
進一步地說，該絕緣體21於本實施例中是通過模製成形而包 圍在該第一電子晶片22的周圍，並且該絕緣體21的頂面與底面分別切齊於該第一電子晶片22的頂面與底面。該重置線路23則是成形於該絕緣體21的底面與該第一電子晶片22的底面，並且該重置線路23電性連接於該第一電子晶片22。其中，位於該第一電子晶片22底部的多個接點221可以通過該重置線路23而連接到位於該重佈式晶片結構2底部且具有較大間距的多個新接點231。也就是說，該重置線路23相當於一種線路扇出結構(circuit fan-out structure)。另，位於該絕緣體21下方的該重置線路23部位較佳是設置有至少部分的該些新接點231，但本發明不受限於此。
再者，該重佈式晶片結構2通過該重置線路23覆晶固定於該基板1(的晶片固定區11)。於本實施例中，該重置線路23通過該些焊球24而焊接於該基板1的晶片固定區11(上述焊接於本實施例中包含有結構上與電性上的連接)。
該感測晶片3於本實施例中是以一影像感測晶片來說明，但不以此為限。其中，該感測晶片3包含有位於相反兩側的一頂面31及一底面32，並且該感測晶片3於其頂面31的大致中央處設有一感測區311，而於該感測區311的外側部位設置有多個第二接墊312，並且該些第二接墊312的位置與數量對應於該些第一接墊12的位置與數量。
再者，該感測晶片3具有大於該第一電子晶片22的尺寸，並且該感測晶片3設置於該重佈式晶片結構2上；例如：該感測晶片3的底面32以黏著層(未標示)固定於該絕緣體21的頂面與該第一電子晶片22的頂面。換個角度來看，該感測晶片3的該感測區311朝向該重佈式晶片結構2正投影所形成的一投影區域，其位於該重佈式晶片結構2的外輪廓(如：圖1中的該絕緣體21的側邊緣211)之內，並且該投影區域於本實施例中較佳是覆蓋該 第一電子晶片22，但本發明不受限於此。
更詳細地說，該絕緣體21的至少局部側邊緣211相對於該感測晶片3的鄰近側邊緣33(如：圖1中的該絕緣體21左側邊緣211相對於該感測晶片3的左側邊緣33)突伸出一距離Da，並且該距離Da小於1毫米，但本發明不受限於此。舉例來說，在本發明未繪示的其他實施例中，該絕緣體21的各個側邊緣211可以是相對於該感測晶片3的對應側邊緣33皆突伸出該距離Da。
再者，該絕緣體21的至少局部側邊緣211相對於該感測晶片3的鄰近側邊緣33(如：圖1中的該絕緣體21右側邊緣211相對於該感測晶片3的右側邊緣33)內縮有一距離Db，並且該距離Db小於1毫米，但本發明不受限於此。舉例來說，在本發明未繪示的其他實施例中，該絕緣體21的各個側邊緣211可以是相對於該感測晶片3的對應側邊緣33皆內縮有該距離Db。
該些金屬線5的一端分別連接該基板1的該些第一接墊12，而該些金屬線5的另一端分別連接於該感測晶片3的該些第二接墊312，據以使該基板1與該感測晶片3能通過該些金屬線5而達成電性連接。
依上所述，由於該第一電子晶片22於本實施例中是被埋置於該重佈式晶片結構2的絕緣體21中，並且該重佈式晶片結構2與該感測晶片3之間存在特定的配置關係(如：該感測區311朝向該重佈式晶片結構2正投影所形成的投影區域位於該重佈式晶片結構2的外輪廓之內)，所以該重佈式晶片結構2能夠有效地支撐感測晶片3，據以在感測晶片3進行打線的過程中，有效地抵抗施加於感測晶片3的外力，避免造成缺陷。
進一步地說，該絕緣體21的側邊緣211與該感測晶片3的鄰近側邊緣33之間形成有小於等於1毫米的距離Da、Db，以避免 該感測晶片3與基板1之間形成過於狹長的縫隙，進而使該感測晶片3與基板1之間不易產生氣泡。
再者，該重佈式晶片結構2於本實施例中以覆晶方式固定於該基板1的晶片固定區11，也就是說，該重佈式晶片結構2是位於該些第一接墊12的內側。據此，本實施例的該重佈式晶片結構2因為非使用打線方式，因而能夠有效地降低成本、並避免該重佈式晶片結構2與位於其上方的該感測晶片3之間產生短路的問題。
該透光片4於本實施例中是以呈透明狀的一平板玻璃來說明，但本發明不受限於此。其中，該透光片4通過封裝體6(如：下述封裝體6所包含的支撐體61)而設置於該感測晶片3的頂面31上方，該透光片4面向該感測晶片3的感測區311，並且該透光片4、該支撐體61、及該感測晶片3共同包圍形成有一密封空間S。
再者，該透光片4的尺寸於本實施例中是小於該感測晶片3的尺寸。其中，該透光片4朝向該感測晶片3頂面31正投影所形成的投影區域，其覆蓋該感測區311並位於該感測晶片3的外輪廓之內，但本發明不受限於此。
該封裝體6設置於該基板1上，並且該重佈式晶片結構2、該感測晶片3、及該些金屬線5皆埋置於該封裝體6內；而該封裝體6固定該透光片4於該感測晶片3上方、並裸露該透光片4的部分表面(如：圖1中的透光片4頂面)。
更詳細地說，該封裝體6主要由一包覆體63及一模製體64(molding compound)構成。但該封裝體6於本實施例中是包含有一支撐體61(如：膠材)、一底部填充劑62(underfill epoxy)、一包覆體63、及一模製體64(molding compound)來說明；也就是說，支撐體61及底部填充劑62也可以視為是該封裝體6的一部 分。其中，該支撐體61夾持於該感測晶片3的頂面31以及該透光片4之間，並且該支撐體61位於該感測區311的外側及該些第二接墊312的內側。該底部填充劑62佈滿於該重佈式晶片結構2與該基板1之間的一間隙；也就是說，該重佈式晶片結構2的該些焊球24埋置於該底部填充劑62內。
再者，該包覆體63設置於該基板1上，並且該重佈式晶片結構2、該感測晶片3、及該支撐體61埋置於該包覆體63內，並且該包覆體63裸露該透光片4的該部分表面。也就是說；該包覆體63是包圍在該底部填充劑62、該重佈式晶片結構2、該感測晶片3、該支撐體61、及該透光片4的外側。再者，每條金屬線5在本實施例中完全埋置於該包覆體63內。
另，本實施例的該包覆體63是由液態封膠(liquid compound)所固化形成，並且該模製體64是模製成形於該包覆體63的頂面，但本發明不受限於此。舉例來說，於本發明未繪示的其他實施例中，該封裝體6也可以省略該模製體64。
此外，在本實施例的圖1中，該封裝體6是以包含有支撐體61、包覆體63、及底部填充劑62來說明，但本發明不受限於此。舉例來說，如圖3所示的光學感測器100另一態樣，該封裝體6也可以省略底部填充劑62，並且該封裝體6以其包覆體63佈滿於該重佈式晶片結構2與該基板1之間的一間隙。其中，該包覆體63較佳是通過模製方式而成形，以利於填入該重佈式晶片結構2與該基板1之間的間隙。
[實施例二]
請參閱圖4所示，其為本發明的實施例二，本實施例類似於上述實施例一，所以兩個實施例的相同處則不再加以贅述，而本實施例與實施例一的差異主要如下所載： 於本實施例中，該重佈式晶片結構2進一步包含有一第二電子晶片25。其中，該第一電子晶片22與該第二電子晶片25間隔地埋置於該絕緣體21內，並且該感測晶片3的該感測區311朝向該重佈式晶片結構2正投影所形成的一投影區域，其較佳是覆蓋該第一電子晶片22與該第二電子晶片25，但本發明不受限於此。再者，該重置線路23則是成形於該絕緣體21的底面、該第一電子晶片22的底面、及該第二電子晶片25的底面，並且該第一電子晶片22與該第二電子晶片25各自電性連接於該重置線路23。
進一步地說，該光學感測器100可以進一步包括有非埋置於該重佈式晶片結構2的一第三電子晶片7，該基板1與該絕緣體21則對應該第三電子晶片7而形成有下述構造。
該絕緣體21包含有突伸出該感測晶片3的一延伸部212，並且該基板1在該些第一接墊12的內側且鄰近該延伸部212的部位設置有一第三接墊13；也就是說，該第三接墊13大致位於該些第一接墊12與該延伸部212之間，但本發明不受限於此。
再者，該第三電子晶片7設置於該延伸部212上，並且該第三電子晶片7是通過導線5a而電性連接於該基板1(的第三接墊13)。其中，該第三電子晶片7鄰近於該感測晶片3，並且該第三電子晶片7相較於該絕緣體21的高度較佳是低於該感測晶片3頂面31相較於該絕緣體21的高度，避以避免第三電子晶片7的訊號干擾到金屬線5的訊號。
另，該感測晶片3的頂面31可以包含有位於該感測區311外側且未接觸該些金屬線5的一非打線區313，而該絕緣體21與該封裝體6則對應該非打線區313而形成有下述構造。
該透光片4的尺寸大於該感測晶片3的尺寸，並且該重佈式晶片結構2的尺寸大於該透光片4的尺寸，該絕緣體21包含有突伸出該感測晶片3的非打線區313的一承載部213。其中，該封裝 體6進一步包含有設置於該承載部213上且鄰近於該非打線區313的一延伸體65，並且該延伸體65於本實施例中是相連於鄰近該非打線區313的該感測晶片3側邊緣33(如：圖4中的該感測晶片3的右側邊緣33)，並且該延伸體65相對於該絕緣體21的高度較佳是等於該非打線區313相對於該絕緣體21的高度。
更詳細地說，該支撐體61的一部分夾持於該感測晶片3的頂面31以及該透光片4之間(如圖4中的感測晶片3之左側位置)，而該支撐體61的另一部分夾持於該透光片4以及該延伸體65之間(如圖4中的感測晶片3之右側位置)，並且該支撐體61埋置於該包覆體63內。然而，在本發明未繪示的其他實施例中，該封裝體6也可以省略該延伸體65；也就是說，圖4中的該感測晶片3左、右側的構造是對稱的，所以該支撐體61可以是完全夾持於該感測晶片3的頂面31以及該透光片4之間。依上所載，本發明的該支撐體61可以是至少部分夾持於該感測晶片3的頂面31以及該透光片4之間。
再者，於本實施例中，每條金屬線5的一部分(及其相連接的第二接墊312)埋置於該支撐體61內，而每條金屬線5的另一部分(及其相連接的第一接墊12)埋置於該包覆體63內，但本發明不以此為限。
此外，在本發明未繪示的其他實施例中，實施例一與實施例二的該光學感測器100可以依據設計需求而彼此參酌置換內部構造，例如：實施例一的該光學感測器100也可以設有該第三電子晶片7，並且該基板1與該絕緣體21對應該第三電子晶片7而形成有如同實施例二記載的構造。
[本發明實施例的技術效果]
綜上所述，本發明實施例所公開的光學感測器100，其將該第 一電子晶片22埋置於該重佈式晶片結構2的絕緣體21中，並使該重佈式晶片結構2與該感測晶片3之間存在特定的配置關係(如：該感測區311朝向該重佈式晶片結構2正投影所形成的投影區域位於該重佈式晶片結構2的外輪廓之內)，所以該重佈式晶片結構2能夠有效地支撐感測晶片3，據以在感測晶片3進行打線的過程中，有效地抵抗施加於感測晶片3的外力。
再者，在該絕緣體21的側邊緣211與該感測晶片3的鄰近側邊緣33之間形成有小於等於1毫米的距離Da、Db，可以避免該感測晶片3與基板1之間形成過於狹長的縫隙，進而使該感測晶片3與基板1之間不易產生氣泡。
以上所述僅為本發明的優選可行實施例，並非用來侷限本發明的保護範圍，凡依本發明專利範圍所做的均等變化與修飾，皆應屬本發明的權利要求書的保護範圍。
100‧‧‧光學感測器
1‧‧‧基板
11‧‧‧晶片固定區
12‧‧‧第一接墊
2‧‧‧重佈式晶片結構
21‧‧‧絕緣體
211‧‧‧側邊緣
22‧‧‧第一電子晶片
23‧‧‧重置線路
24‧‧‧焊球
3‧‧‧感測晶片
31‧‧‧頂面
311‧‧‧感測區
312‧‧‧第二接墊
32‧‧‧底面
33‧‧‧側邊緣
4‧‧‧透光片
5‧‧‧金屬線
6‧‧‧封裝體
61‧‧‧支撐體
62‧‧‧底部填充劑
63‧‧‧包覆體
64‧‧‧模製體
Da、Db‧‧‧距離
S‧‧‧密封空間

Claims (10)

  1. 一種光學感測器，包括：一基板；一重佈式晶片結構，包含有一絕緣體、埋置於該絕緣體的一第一電子晶片、及連接於該絕緣體與該第一電子晶片底部的一重置線路；其中，該重置線路電性連接於該第一電子晶片，並且該重佈式晶片結構通過該重置線路覆晶固定於該基板；一感測晶片，具有大於該第一電子晶片的尺寸，並且該感測晶片設置於該重佈式晶片結構上；其中，該感測晶片的一頂面包含有一感測區，並且該感測區朝向該重佈式晶片結構正投影所形成的一投影區域位於該重佈式晶片結構的外輪廓之內；一透光片，位於該感測晶片的上方；多條金屬線，電性連接該基板與該感測晶片；以及一封裝體，設置於該基板上，並且該重佈式晶片結構、該感測晶片、及該些金屬線埋置於該封裝體內；其中，該封裝體固定該透光片於該感測晶片上方、並裸露該透光片的部分表面。
  2. 如請求項1所述的光學感測器，其中，該重佈式晶片結構包含有一第二電子晶片，並且該第一電子晶片與該第二電子晶片間隔地埋置於該絕緣體內，該第一電子晶片與該第二電子晶片各自電性連接於該重置線路。
  3. 如請求項2所述的光學感測器，其中，該絕緣體包含有突伸出該感測晶片的一延伸部，該光學感測器進一步包括有設置於該延伸部上的一第三電子晶片，並且該第三電子晶片通過打線而電性連接於該基板。
  4. 如請求項1所述的光學感測器，其中，該絕緣體的至少局部側 邊緣相對於該感測晶片的鄰近側邊緣突伸出一距離，並且該距離小於1毫米。
  5. 如請求項1所述的光學感測器，其中，該絕緣體的至少局部側邊緣相對於該感測晶片的鄰近側邊緣內縮有一距離，並且該距離小於1毫米。
  6. 如請求項1所述的光學感測器，其中，該重佈式晶片結構包含有多個焊球，該重置線路通過該些焊球而焊接於該基板；該封裝體包含有一底部填充劑，並且該底部填充劑佈滿於該重佈式晶片結構與該基板之間的一間隙。
  7. 如請求項1所述的光學感測器，其中，該封裝體包含有：一支撐體，至少部分夾持於該感測晶片的該頂面以及該透光片之間；及一包覆體，設置於該基板上；其中，該重佈式晶片結構、該感測晶片、及該支撐體埋置於該包覆體內，並且該包覆體裸露該透光片的該部分表面。
  8. 如請求項7所述的光學感測器，其中，每條該金屬線的一部分埋置於該支撐體內，而每條該金屬線的另一部分埋置於該包覆體內。
  9. 如請求項7所述的光學感測器，其中，該感測晶片的該頂面包含有位於該感測區外側且未接觸該些金屬線的一非打線區，該絕緣體包含有突伸出該感測晶片的該非打線區的一承載部，該封裝體進一步包含有設置於該承載部上且鄰近於該非打線區的一延伸體；其中，該支撐體的一部分夾持於該感測晶片的該頂面以及該透光片之間，而該支撐體的另一部分夾持於該透光片以及該延伸體之間，並且該支撐體埋置於該包覆體內。
  10. 如請求項7所述的光學感測器，其中，該重佈式晶片結構包含有多個焊球，該重置線路通過該些焊球而焊接於該基板，並且該包覆體佈滿於該重佈式晶片結構與該基板之間的一間隙。
TW107133614A 2018-09-25 2018-09-25 光學感測器 TWI676250B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW107133614A TWI676250B (zh) 2018-09-25 2018-09-25 光學感測器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW107133614A TWI676250B (zh) 2018-09-25 2018-09-25 光學感測器

Publications (2)

Publication Number Publication Date
TWI676250B TWI676250B (zh) 2019-11-01
TW202013648A true TW202013648A (zh) 2020-04-01

Family

ID=69188835

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107133614A TWI676250B (zh) 2018-09-25 2018-09-25 光學感測器

Country Status (1)

Country Link
TW (1) TWI676250B (zh)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN2470959Y (zh) * 2001-02-26 2002-01-09 胜开科技股份有限公司 堆叠式影像感测器
US9209048B2 (en) * 2013-12-30 2015-12-08 Taiwan Semiconductor Manufacturing Company, Ltd. Two step molding grinding for packaging applications
US10290672B2 (en) * 2016-05-31 2019-05-14 Semiconductor Components Industries, Llc Image sensor semiconductor packages and related methods

Also Published As

Publication number Publication date
TWI676250B (zh) 2019-11-01

Similar Documents

Publication Publication Date Title
US10600830B2 (en) Sensor package structure
TWI667752B (zh) 感測器封裝結構
US11133348B2 (en) Sensor package structure and sensing module thereof
JP6479099B2 (ja) センサパッケージ構造
TWI721837B (zh) 感測器封裝結構
CN105355641A (zh) 高像素影像传感芯片的封装结构及封装方法
US10700111B2 (en) Optical sensor
TWI559464B (zh) 封裝模組及其基板結構
US10868062B2 (en) Sensor package structure
TWI692287B (zh) 感測器封裝結構
TW202013648A (zh) 光學感測器
US10964615B2 (en) Chip-scale sensor package structure
TWI698012B (zh) 感測器封裝結構
TW202245188A (zh) 感測器封裝結構
CN205282478U (zh) 高像素影像传感芯片的封装结构
JP4147171B2 (ja) 固体撮像装置およびその製造方法
CN110518027B (zh) 感测器封装结构
US11552120B2 (en) Chip-scale sensor package structure
CN216958003U (zh) 一种dToF芯片封装结构和激光测距系统
TWI685926B (zh) 堆疊式感測器封裝結構
JP3100560U (ja) 映像センサーのフリップチップパッケージ構造とその映像センサーモジュール
CN106298690B (zh) 芯片封装结构
TW202332067A (zh) 感測器封裝結構