TW202013203A - 與記憶體裝置通訊的資料處理裝置以及與記憶體裝置通訊的方法 - Google Patents

與記憶體裝置通訊的資料處理裝置以及與記憶體裝置通訊的方法 Download PDF

Info

Publication number
TW202013203A
TW202013203A TW108124538A TW108124538A TW202013203A TW 202013203 A TW202013203 A TW 202013203A TW 108124538 A TW108124538 A TW 108124538A TW 108124538 A TW108124538 A TW 108124538A TW 202013203 A TW202013203 A TW 202013203A
Authority
TW
Taiwan
Prior art keywords
data
processing device
information
memory device
controller
Prior art date
Application number
TW108124538A
Other languages
English (en)
Other versions
TWI811396B (zh
Inventor
姜賢求
金世亨
Original Assignee
南韓商三星電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 南韓商三星電子股份有限公司 filed Critical 南韓商三星電子股份有限公司
Publication of TW202013203A publication Critical patent/TW202013203A/zh
Application granted granted Critical
Publication of TWI811396B publication Critical patent/TWI811396B/zh

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/325—Power saving in peripheral device
    • G06F1/3275—Power saving in memory, e.g. RAM, cache
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0625—Power saving in storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0629—Configuration or reconfiguration of storage systems
    • G06F3/0634—Configuration or reconfiguration of storage systems by changing the state or mode of one or more devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
    • H03M13/39—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes
    • H03M13/3905—Maximum a posteriori probability [MAP] decoding or approximations thereof based on trellis or lattice decoding, e.g. forward-backward algorithm, log-MAP decoding, max-log-MAP decoding
    • H03M13/3927—Log-Likelihood Ratio [LLR] computation by combination of forward and backward metrics into LLRs
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/63—Joint error correction and other techniques
    • H03M13/635—Error control coding in combination with rate matching
    • H03M13/6362—Error control coding in combination with rate matching by puncturing
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M7/00—Conversion of a code where information is represented by a given sequence or number of digits to a code where the same, similar or subset of information is represented by a different sequence or number of digits
    • H03M7/30—Compression; Expansion; Suppression of unnecessary data, e.g. redundancy reduction
    • H03M7/3059—Digital compression and data reduction techniques where the original information is represented by a subset or similar information, e.g. lossy compression
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M7/00—Conversion of a code where information is represented by a given sequence or number of digits to a code where the same, similar or subset of information is represented by a different sequence or number of digits
    • H03M7/30—Compression; Expansion; Suppression of unnecessary data, e.g. redundancy reduction
    • H03M7/60—General implementation details not specific to a particular type of compression
    • H03M7/6064—Selection of Compressor
    • H03M7/6082—Selection strategies
    • H03M7/6094—Selection strategies according to reasons other than compression rate or data type
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/20—Arrangements for detecting or preventing errors in the information received using signal quality detector
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/10—Providing a specific technical effect
    • G06F2212/1028—Power efficiency
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/40—Specific encoding of data in memory or cache
    • G06F2212/401—Compressed data
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Abstract

本發明提供一種經由記憶體介面與記憶體裝置通訊的資料處理裝置，所述資料處理裝置包含：至少一個資料處理器，被配置成產生第一資料；資料轉換器，被配置成利用第一資料產生寫入到記憶體裝置的第二資料；以及控制器，被配置成啟用資料轉換器以產生大小小於第一資料的大小的第二資料以降低記憶體裝置或記憶體介面中的至少一個中的功耗。

Description

與記憶體裝置通訊的資料處理裝置以及與記憶體裝置通訊的方法
本發明概念涉及一種資料處理裝置，且更確切地說涉及一種與記憶體裝置通訊的資料處理裝置以及一種資料處理方法。
資料處理裝置可與記憶體裝置通訊以儲存輸入資料、輸出資料以及中間資料。中間資料用於從輸入資料產生輸出資料且使用儲存於記憶體裝置中的資料。資料處理裝置和記憶體裝置可經由記憶體介面而彼此通訊。舉例來說，資料處理裝置可通過經由多個訊號線發送及接收電訊號來與記憶體裝置通訊。隨著由資料處理裝置處理的資料量和資料處理裝置的操作速度增大，與記憶體裝置的通訊可能經常出現且可通過記憶體介面傳輸大量資料。因此，記憶體裝置和記憶體介面的功耗可明顯地增大。
本發明概念的至少一個實施例提供一種在記憶體裝置和記憶體介面中的功耗降低的資料處理裝置和一種資料處理方法。
根據本發明概念的示例性實施例，提供一種被配置成經由記憶體介面與記憶體裝置通訊的資料處理裝置，所述資料處理裝置包含：至少一個資料處理器，被配置成產生第一資料；資料轉換器，被配置成從第一資料產生寫入到記憶體裝置的第二資料；以及控制器，被配置成啟用資料轉換器以產生大小小於第一資料的大小的第二資料以降低記憶體裝置或記憶體介面中的至少一個的功耗。
根據本發明概念的示例性實施例，提供一種被配置成處理通過通訊通道傳輸的訊號的資料處理裝置，所述資料處理裝置包含：資料處理器，被配置成通過處理通過通訊通道傳輸的訊號來產生第一資料；資料轉換器，被配置成從第一資料產生經由記憶體介面寫入到記憶體裝置的第二資料，配置成在啟用時產生大小小於第一資料的大小的第二資料，且配置成在停用時產生與第一資料相同的第二資料；以及控制器，被配置成基於通道資訊來控制資料轉換器，所述通道資訊通過處理通過通訊通道傳輸的訊號獲得。
根據本發明概念的示例性實施例，提供一種經由記憶體介面與記憶體裝置通訊的方法。所述方法包含：產生待儲存於記憶體裝置中的第一資料；通過轉換第一資料來產生第二資料；以及將第二資料寫入到記憶體裝置，其中產生第二資料包含產生大小小於第一資料的大小的第二資料以降低記憶體裝置或記憶體介面中的至少一個的功耗。
圖1是包含根據示本發明概念的範性實施例的資料處理裝置110的系統100的框圖。如圖1所繪示，系統100包含經由記憶體介面IF彼此通訊的資料處理裝置110和記憶體裝置120。在示例性實施例中，資料處理裝置110和任何其它下文論述的資料處理裝置可通過數據機實施。然而，資料處理裝置並不限於此，且可以通過多種其它裝置實施。
系統100可表示包含資料處理裝置110和記憶體裝置120的任意設備。在一些實施例中，系統100包含計算系統，所述計算系統可以是可攜式計算系統或固定計算系統，所述可攜式計算系統包含膝上電腦、平板電腦、智慧型電話、可穿戴裝置、可攜式媒體播放機（portable media player，PMP）等等，所述固定計算系統例如臺式電腦、伺服器、電子設備等。在一些實施例中，系統100可包含上述計算系統、車輛控制系統、工業控制系統等的元件，且可包含模組，所述模組包含其上安裝資料處理裝置110和記憶體裝置120的板。
在一些實施例中，資料處理裝置110和記憶體裝置120可包含通過半導體製程製造的半導體晶片。根據一些實施例，資料處理裝置110和記憶體裝置120可包含在一個半導體封裝中，或在一些其它實施例中可安裝在呈獨立封裝形式的印刷電路板上。作為非限制性實例，資料處理裝置110可包含應用處理器（application processor，AP）、專用積體電路（application specific integrated circuit，ASIC）、專用指令集處理器（application specific instruction set processor，ASIP）、現場可程式化閘陣列（field programmable gate array，FPGA）等。作為非限制性實例，記憶體裝置120可包含非揮發性記憶體，例如電可擦除可程式化唯讀記憶體（electrically erasable programmable read-only memory，EEPROM）、快閃記憶體、相變隨機存取記憶體（RAM）（phase change RAM，PRAM）、電阻RAM（resistance RAM，RRAM）、納米浮置閘極記憶體（nano floating gate memory，NFGM）、聚合物RAM（polymer RAM，PoRAM）、磁性RAM（magnetic RAM，MRAM）、鐵電RAM（ferroelectric RAM，FRAM）等，或揮發性記憶體，例如，動態RAM（dynamic RAM，DRAM）、靜態RAM（static RAM，SRAM）、移動DRAM、雙倍資料速率同步DRAM（double data rate synchronous DRAM，DDR SDRAM）、低功率DDR（low power DDR，LPDDR）SDRAM、圖形DDR（graphic DDR，GDDR）SDRAM、匯流排式DRAM（rambus DRAM，RDRAM）等。
資料處理裝置110和記憶體裝置120可經由記憶體介面IF彼此通訊。資料處理裝置110可經由記憶體介面IF為記憶體裝置120提供命令（例如寫入命令、讀取命令等）和位址。同樣，資料處理裝置110可將具有寫入命令的資料提供到記憶體裝置120，且可回應於讀取命令而從記憶體裝置120接收資料。如圖1所繪示，資料處理裝置110經由記憶體介面IF提供到記憶體裝置120的資料和從記憶體裝置120接收到的資料可被稱為第二資料D2。下文中，本發明概念的一或多個實施例將主要基於將第二資料D2寫入到記憶體裝置120的操作來進行描述，其中寫入操作由資料處理裝置110執行。
記憶體介面IF是非限制性實例，且可表示用於例如雙倍資料速率類型兩同步DRAM（double data rate type synchronous DRAM，DDR2）、雙倍資料速率第四代同步DRAM（double data rate fourth generation synchronous DRAM，DDR4）、圖形雙倍資料速率（graphics double data rate，GDDR）等等的通訊的匯流排協定，且可定義至少一個通道。在一些實施例中，記憶體介面IF可定義用於命令、位址以及資料的獨立通道，或可定義由命令、位址以及資料當中的兩個或超過兩個共用的通道。通道可包含至少一個訊號線，且命令、位址以及資料可經由至少一個訊號線移動作為電訊號。隨著系統100中待處理的資料量增大，資料處理裝置110中處理的資料量可增大。因此，資料處理裝置110可經由記憶體介面IF與記憶體裝置120更頻繁地通訊以寫入資料和/或讀出資料，且由記憶體裝置120和記憶體介面IF消耗的電力可增加。根據資料處理速度和資料量的增大，由記憶體裝置120和記憶體介面IF消耗的電力比由資料處理裝置110消耗的電力增大更快。下文中，如下文參考隨附圖式所述，根據本發明概念的至少一個實施例的資料處理裝置110可通過減小移動通過記憶體介面IF的第二資料D2的大小來減少由記憶體裝置120和記憶體介面IF消耗的電力。通過減小第二資料D2的大小來降低記憶體裝置120和記憶體介面IF中的功耗可簡稱為降低記憶體介面IF的功耗。
參考圖1，資料處理裝置110包含資料處理器112、資料轉換器114（例如資料轉換電路）以及控制器116（例如控制電路）。資料處理器112產生待儲存於記憶體裝置120中的第一資料D1並將第一資料D1提供到資料轉換器114。資料處理器112可包含第一資料處理器DP1到第n資料處理器DPn（n為1或更大整數）。在一些實施例中，資料處理裝置110包含僅一個資料處理器，不同於圖1所繪示的實例。
第一資料處理器DP1到第n資料處理器DPn中的每一個可表示產生第一資料D1的任意處理器。舉例來說，第一資料處理器DP1到第n資料處理器DPn中的每一個可包含（例如）執行指令的核心（例如中央處理單元（central processing unit，CPU）、數位訊號處理器（digital signal processor，DSP）、圖形處理單元（graphics processing unit，GPU）等）或可包含專用於硬體的智慧財產權（例如硬體加速器等等）。第一資料處理器DP1到第n資料處理器DPn中的每一個可產生第一資料D1作為輸入資料（其為處理目標）、通過處理輸入資料產生的中間資料以及結果資料。如上文所描述，隨著資料處理裝置110的資料處理量和處理速度增大，提供到資料轉換器114的第一資料D1的大小可增大。
資料轉換器114從資料處理器112中接收第一資料D1且通過根據從控制器116傳輸的控制訊號CTR轉換第一資料D1來產生第二資料D2。如下文參考圖2所描述，資料轉換器114可根據控制訊號CTR產生與第一資料D1相同的第二資料D2或大小小於第一資料D1的大小的第二資料D2。資料轉換器114可以任意方式轉換第一資料D1以便產生大小比第一資料D1的大小更小的第二資料D2。舉例來說，資料轉換器114可通過使用例如無失真壓縮和/或失真壓縮來壓縮第一資料D1而產生第二資料D2，或可通過使用減小第一資料D1的位元寬，例如位元飽和度（其中移除較高位元的第一資料D1）和位元夾持（其中移除較低位元的第一資料D1）的方法、資料映射方法、資料穿刺等等來產生第二資料D2。在一些實施例中，資料轉換器114支援多種轉換方法且通過根據控制訊號CTR選定的一個轉換方法來從第一資料D1產生第二資料D2。
控制器116確定第二資料D2的大小並基於第二資料D2的所確定大小而將控制訊號CTR提供到資料轉換器114。在一些實施例中，由控制器116確定的第二資料D2的大小表示第二資料D2相對於第一資料D1的比率。在一些實施例中，由控制器116確定的第二資料D2的大小表示第二資料D2的最大大小。
控制器116可基於多種因素來確定第二資料D2的大小且可控制資料轉換器114，使得具有確定大小的第二資料D2產生且經由記憶體介面IF提供到記憶體裝置120。在一些實施例中，控制器116產生控制訊號CTR使得第二資料D2的大小小於第一資料D1的大小以降低記憶體裝置120和記憶體介面IF的功耗。舉例來說，控制器116可識別系統100處於特定狀態，其中即使在包含在第一資料D1中的某些資訊被移除時，資料處理裝置110的正常操作不受影響。當識別出此狀態時，控制器116可基於所識別狀態而產生控制訊號CTR，所述控制訊號CTR允許資料轉換器114移除包含在第一資料D1中的某些資訊且產生第二資料D2。同樣，在一些實施例中，控制器116產生控制訊號CTR，以便產生等於第一資料D1的第二資料D2以提高資料處理裝置110（或系統100）的性能。舉例來說，相較於移除包含在第一資料D1中的某些資訊以產生第二資料D2或壓縮第一資料D1以產生第二資料D2，可更快速地執行產生等於第一資料D1的第二資料D2。舉例來說，相比於操作邏輯以執行移除或壓縮，第一資料D1可僅穿過資料轉換器114而不執行任何操作。因此，資料轉換器114可即刻就緒以執行下一資料轉換。控制器116的操作的實例將稍後參考圖2進行描述。資料轉換器114和控制器116中的每一個可包含通過邏輯合成設計的邏輯區塊（例如邏輯電路）和/或可包含軟體區塊（包含指令）和執行軟體區塊的處理器。
圖2是示出根據本發明概念的示例性實施例的與記憶體裝置120通訊的方法的流程圖。舉例來說，圖2中所示出的方法可通過圖1的控制器116執行。下文中，將參考圖1描述圖2。
參考圖2，在操作S100中，執行確定是否減少由記憶體裝置120和/或記憶體介面IF消耗的電力的操作。在一些實施例中，控制器116可基於系統100中獲得的內部資訊而確定是否減少由記憶體裝置120和記憶體介面IF消耗的電力。在一些實施例中，控制器116可基於從系統100外部傳輸的訊號中提取的外部資訊而確定是否減少由記憶體裝置120和記憶體介面IF消耗的電力。同樣，在一些實施例中，控制器116可基於內部資訊和外部資訊兩者而確定是否減少由記憶體裝置120和記憶體介面IF中的至少一個消耗的電力。
在操作S100後的操作S200中，執行控制資料轉換器114的操作。如圖2所繪示，操作S200可包含操作S201和操作S202，且當操作S100中確定減少由記憶體介面IF消耗的電力時，執行操作S201；否則，執行操作S202。
在操作S201中，執行啟用資料轉換器114的操作。舉例來說，控制器116可啟用資料轉換器114以產生大小小於第一資料D1的大小的第二資料D2。啟用的資料轉換器114可對應於產生大小小於第一資料D1的大小的第二資料D2的狀態。在一些實施例中，資料轉換器114支援多種轉換方法。控制器116可啟用資料轉換器114，且同時可指示多種轉換方法中的一種。
在操作S202中，執行停用資料轉換器114的操作。舉例來說，控制器116可停用資料轉換器114以產生與第一資料D1相同的第二資料D2。停用的資料轉換器114可對應於產生與第一資料D1相同的第二資料D2的狀態。舉例來說，回應於控制訊號CTR而停用的資料轉換器114可通過繞過對於第一資料D1的操作來輸出第二資料D2。
圖3是根據本發明概念的示例性實施例的資料處理裝置30的圖式。詳細地說，相較於圖1的資料處理裝置110，圖3的資料處理裝置30更包含查找表38。舉例來說，資料處理裝置110可替換為資料處理裝置30。下文中，將參考圖1描述圖3，且將省略上文參考圖1已提供的描述。
參考圖3，資料處理裝置30包含資料處理器32、資料轉換器34（例如資料轉換電路）、控制器36（例如控制電路）以及查找表38。資料處理器32包含第一資料處理器DP1到第n資料處理器DPn（n為1或更大整數），且將第一資料D1提供到資料轉換器34。舉例來說，第一資料處理器DP1到第n資料處理器DPn可共用匯流排且可經由匯流排將待儲存於記憶體裝置120中的第一資料D1提供到資料轉換器34。
在示例性實施例中，資料處理器32將指數資料IDX提供到控制器36。指數資料IDX識別第一資料處理器DP1到第n資料處理器DPn當中的當前將第一資料D1提供到資料轉換器34的資料處理器。舉例來說，指數資料IDX可包含介於1到n範圍內的指數。同樣，在一些實施例中，資料處理器32中的兩個或更多個同時將第一資料D1提供到資料轉換器34。舉例來說，第一資料處理器DP1和第n資料處理器DPn可以時間共用方式將第一資料D1提供到資料轉換器34，且在這種情況下，指數資料IDX包含指示第一資料處理器DP1的指數‘1’和指示第n資料處理器DPn的指數‘n’。
查找表38可將參考資料REF提供到控制器36。在一實施例中，任意記憶體裝置（例如非揮發性記憶體裝置）儲存查找表38，且查找表38儲存參考資料REF。參考資料REF可包含控制器36控制資料轉換器34所需的資訊，即，確定是否降低記憶體介面IF的功耗所需的資訊。在一些實施例中，可在製造資料處理裝置30的一或多種製程期間將參考資料REF寫入到查找表38。查找表38和參考資料REF的實例將稍後參考圖4進行描述。
控制器36可從資料處理器32中接收指數資料IDX且可從查找表38中接收參考資料REF。在示例性實施例中，控制器36基於所接收的指數資料IDX和所接收的參考資料REF而產生控制訊號CTR。在本發明概念的示例性實施例中，控制器36從資料處理器32當中識別至少一個資料處理器，基於指數資料IDX產生第一資料D1且基於由至少一個識別的資料處理器產生的第一資料D1而估計由記憶體裝置120和記憶體介面IF消耗的電力。同樣，如稍後參考圖4所描述，控制器36可基於查找表38提供的參考資料REF而估計由記憶體裝置120和記憶體介面IF消耗的電力。控制器36可基於所估計電力來確定是否降低記憶體裝置120和記憶體介面IF的功耗，即，是否啟用資料轉換器34。舉例來說，控制器36可將所估計電力與提前限定的至少一個參考值進行比較，且當提前限定的條件滿足時，即，當所估計電力大於參考值時，控制器36可輸出控制訊號CTR以降低記憶體裝置120和記憶體介面IF的功耗。
圖4是繪示根據本發明概念的示例性實施例的圖3的查找表38的實例的圖式。如上文參考圖3所描述，圖4的查找表38'可儲存參考資料REF，且圖3的控制器36可基於參考資料REF而估計由記憶體裝置120和記憶體介面IF消耗的電力。包含在圖4的查找表38'中的資料是實例，且在一些實施例中，圖3的查找表38可包含圖4中示出的資料中的僅一些，或在一些其它實施例中，可包含未在圖4中示出的額外資料。下文中，將參考圖3描述圖4。
在一些實施例中，查找表38'可包含由記憶體裝置和/或記憶體介面IF消耗的電力量（例如瓦（Watt）數）作為條目。舉例來說，如圖4中所繪示，查找表38'可包含多個條目（例如條目P10 、條目Pn3 等等），且在查找表38'中的對應行和列的條件下，多個條目中的每一個可對應於由記憶體裝置和/或記憶體介面IF消耗的電力。控制器36可接收包含來自查找表38'的對應於當前條件的條目的參考資料REF，且可基於參考資料REF估計由記憶體裝置和/或記憶體介面IF消耗的電力。
在一些實施例中，查找表38'可儲存對應於資料處理器32中的每一個的電力資訊。舉例來說，在圖4的查找表38'中，一行可對應於一個資料處理器，且查找表38'可包含條目P10 、條目P11 、條目P12 以及條目P13 作為關於第一資料處理器DP1的電力資訊。控制器36可從資料處理器32傳輸的指數資料IDX識別當前產生第一資料D1的資料處理器，且可通過獲得對應於資料處理器的電力資訊來估計由記憶體裝置和/或記憶體介面IF消耗的電力。
在一些實施例中，查找表38'可包含通過等於第一資料D1的第二資料D2的記憶體裝置和/或記憶體介面IF消耗的電力（可被稱為第一電力）的資訊。換句話說，在資料轉換器34停用的狀態下，查找表38'可包含關於由記憶體裝置和/或記憶體介面IF消耗的電力的資訊。如圖4中所繪示，在資料轉換器34停用的狀態下，包含在查找表38'的第二列中的條目（例如條目P10 、條目Pn0 等）可根據第一資料處理器DP1到第n資料處理器DPn對應於由記憶體裝置和/或記憶體介面IF消耗的電力（在說明書中可被稱為第一電力的片段）。舉例來說，當第一資料處理器DP1產生第一資料D1和經由記憶體介面IF寫入到記憶體裝置（圖1的記憶體裝置120）與第一資料D1相同的第二資料D2時，由記憶體裝置和/或記憶體介面IF消耗的電力可對應於P10 。在資料轉換器34停用的狀態下，控制器36可基於包含在查找表38'的第二列中的條目而估計由記憶體裝置和/或記憶體介面IF消耗的電力。
在一些實施例中，查找表38'可包含通過大小小於第一資料D1的大小的第二資料D2的記憶體裝置和/或記憶體介面IF消耗的電力（可被稱為第一電力）的資訊。換句話說，查找表38'可包含關於在資料轉換器34啟用的狀態下由記憶體裝置和/或記憶體介面IF消耗的電力的資訊。如圖4中所繪示，在資料轉換器34啟用的狀態下，包含在查找表38'的第三列到第五列中的條目（例如條目P11 、條目Pn3 等）可根據第一資料處理器DP1到第n資料處理器DPn而對應於由記憶體裝置和/或記憶體介面IF消耗的電力。
如上文參考圖1所描述，資料轉換器34可支援多種轉換方法，且因此，查找表38'可包含關於對應於多種轉換方法的電力（可被稱為第二電力的多個片段）的資訊。舉例來說，當第一資料處理器DP1產生第一資料D1且資料轉換器34通過使用第一轉換方法來轉換第一資料D1來產生第二資料D2時，由記憶體裝置和/或記憶體介面IF消耗的電力可對應於P11 。儘管圖4的查找表38'示出為包含對應於三種不同轉換方法的條目，但根據資料轉換器34支援的轉換方法，查找表38'可包含對應於小於三種或大於三種轉換方法的條目。
圖5是根據本發明概念的示例性實施例的資料處理裝置50的框圖，且圖6是示出根據示例性實施例的圖2的操作S100的實例的流程圖。詳細地說，圖5示出相較於圖1的資料處理裝置110進一步包含接收功率請求REQ的控制器56的資料處理裝置50，且圖6的操作S100a可由圖5的控制器56執行。資料處理裝置110可替換為資料處理裝置50。下文中，將參考圖1描述圖5和圖6，且將省略上文參考圖1已提供的描述。
參考圖5，資料處理裝置50包含資料處理器52、資料轉換器54（例如資料轉換電路）以及控制器56（例如控制電路）。資料處理器52包含第一資料處理器DP1到第n資料處理器DPn（n為1或更大整數），且將第一資料D1提供到資料轉換器54。
在示例性實施例中，控制器56基於功率請求REQ而產生用於控制資料轉換器54的控制訊號CTR。功率請求REQ是請求資料處理裝置50的功耗，且可從資料處理裝置50外部傳輸。在一些實施例中，功率請求REQ可從包含資料處理裝置50的系統（圖1的系統100）的外部傳輸。稍後將參考圖6描述功率請求REQ的實例。控制器56可基於功率請求REQ而產生控制訊號CTR，且在一些實施例中，可基於記憶體裝置120和/或記憶體介面IF的估計功耗以及基於功率請求REQ而產生控制訊號CTR。
參考圖6，操作S100a包含操作S110a和操作S120a。如上文參考圖2所描述，在操作S100a中執行確定是否減少由記憶體介面IF消耗的電力的操作。
在操作S110a中，可執行從資料處理裝置50外部接收功率請求REQ的操作。舉例來說，圖1的系統100可包含控制系統100的主控制器，以及資料處理裝置110和記憶體裝置120，且資料處理裝置110可從主控制器中接收功率請求REQ。如圖6中所繪示，操作S110a包含操作S111a和操作S112a，且在一些實施例中，操作S110a包含操作S111a和操作S112a中的僅一個。
在操作S111a中，可執行接收模式訊號的操作。舉例來說，資料處理裝置50可接收外部模式訊號作為功率請求REQ。在示例性實施例中，模式訊號包含指示資料處理裝置50的功率模式的模式資訊。資料處理裝置50回應於模式訊號而進入正常模式或低功率模式。如上文參考圖1等所描述，由記憶體介面IF和記憶體裝置120消耗的電力可在系統100中大大地增加，且因此，控制器56可基於資料處理裝置50的功率模式通過控制資料轉換器54來調節由記憶體裝置120和/或記憶體介面IF消耗的電力。
在操作S112a中，可執行接收類型訊號的操作。在示例性實施例中，類型訊號指示由資料轉換器54執行的多種轉換方法中的一種。在一實施例中，資料處理裝置50外部的元件（例如主控制器）限定關於由記憶體裝置120和/或記憶體介面IF消耗的電力的情況，且可直接地指定轉換方法，所述轉換方法用於根據限定情況來從第一資料D1產生第二資料D2。因此，控制器56可通過根據類型訊號控制資料轉換器54來調節由記憶體裝置120和/或記憶體介面IF消耗的電力。
在操作S120a中，可執行確定是否轉換資料和/或確定轉換方法的操作。舉例來說，控制器56可基於操作S110a中接收的模式訊號和/或類型作為功率請求REQ而確定是否轉換資料（即，是否啟用資料轉換器54）和/或轉換方法。在一些實施例中，當模式訊號對應於低功率模式時，控制器56可啟用資料轉換器54，且因此可產生大小小於第一資料D1的大小的第二資料D2。另一方面，當模式訊號對應于正常模式時，控制器56可停用資料轉換器54，且因此可產生與第一資料D1相同的第二資料D2。同樣，在一些實施例中，控制器56可輸出控制訊號CTR使得第一資料D1根據由類型訊號指示的轉換方法而轉換為第二資料D2。
在一些實施例中，控制器56可基於記憶體裝置120和/或記憶體介面IF的功耗以及模式訊號而確定是否轉換資料和/或轉換方法。舉例來說，當模式訊號對應於低功率模式時，控制器56可估計記憶體裝置120和/或記憶體介面IF的功耗，且當估計的功耗低於提前限定的參考值時，控制器56可停用資料轉換器54。同樣，當模式訊號對應於低功率模式時，控制器56可根據包含估計功耗的範圍確定多種轉換方法中的一種，且可根據所確定的轉換方法控制資料轉換器54以產生第二資料D2。舉例來說，當估計功耗相對較低時，控制器56可從多種轉換方法當中選擇相對較低減小資料大小的轉換方法。
圖7是根據本發明概念的示例性實施例的資料處理裝置70的框圖，且圖8是示出根據示例性實施例的圖2的操作S100的實例的流程圖。詳細地說，相較於圖1的資料處理裝置110，圖7示出包含獲得內部資訊INT的控制器76的資料處理裝置70，且可由圖7的控制器76執行圖8的操作S100b。資料處理裝置110可替換為資料處理裝置70。下文中，將參考圖1描述圖7和圖8，且將省略上文參考圖1已提供的描述。
參考圖7，資料處理裝置70包含資料處理器72、資料轉換器74（例如資料轉換電路）以及控制器76（例如控制電路）。資料處理器72可包含第一資料處理器DP1到第n資料處理器DPn（n為1或更大整數），且將第一資料D1提供到資料轉換器74。在一實施例中，控制器76基於內部資訊INT而產生用於控制資料轉換器74的控制訊號CTR。內部資訊INT可表示產生於包含資料處理裝置70的系統（例如圖1的系統100）中的資訊。在一些實施例中，內部資訊INT可由資料處理裝置70自從資料處理裝置70外部傳輸的至少一個訊號產生。稍後將參考圖8描述內部資訊INT的實例。控制器76可基於內部資訊INT產生控制訊號CTR，且在一些實施例中，控制訊號CTR可基於記憶體介面IF的經估計功耗以及內部資訊INT產生。
參考圖8，操作S100b包含操作S110b和操作S120b。如上文參考圖2所描述，在操作S110b中，執行確定是否減少由記憶體裝置120和/或記憶體介面IF消耗的電力的操作。
在操作S110b中，執行獲得內部資訊INT的操作。內部資訊INT可表示與電力相關的任意資訊，且產生於包含資料處理裝置70的系統（例如圖1的系統100）中。在一些實施例中，控制器76可接收內部資訊INT，且可基於至少一個參數產生內部資訊INT。如圖8中所繪示，操作S110b可包含操作S111b、操作S112b以及操作S113b，且在一些實施例中，操作S110b可包含操作S111b、操作S112b以及操作S113b中的僅一些。
在操作S111b中，執行獲得記憶體功率資訊的操作。可通過測量由記憶體裝置120和/或記憶體介面IF消耗的電力來獲得記憶體功率資訊，且控制器76可從記憶體功率資訊中識別由記憶體裝置120和/或記憶體介面IF消耗的電力。相較於使用記憶體裝置120和/或記憶體介面IF的經估計功耗的圖3的控制器36，圖7的控制器76可使用記憶體裝置120和/或記憶體介面IF的所測量功耗。因此，在一些實施例中，參考隨附圖式的上述實例中的記憶體裝置120和/或記憶體介面IF的估計功耗可替換為記憶體裝置120和/或記憶體介面IF的所測量功耗。
在操作S112b中，可執行獲得關於介面頻寬的資訊的操作。介面頻寬資訊可表示記憶體介面IF的可用頻寬，且控制器76可從介面頻寬資訊中識別記憶體介面IF的可用頻寬。舉例來說，記憶體介面IF的可用頻寬可取決於記憶體裝置120的內部狀態，或可取決於存取記憶體裝置120的另一裝置。在一些實施例中，控制器76可從記憶體裝置120中獲得可用頻寬資訊，或在一些其它實施例中從主控制器中獲得可用頻寬資訊。或者，在一些實施例中，當記憶體裝置120由資料處理裝置70獨自存取時，控制器76可自行計算可用頻寬。
在操作S113b中，可執行獲得記憶體空間資訊的操作。記憶體空間資訊可表示記憶體裝置120的可用空間，且控制器76可基於記憶體空間資訊識別記憶體裝置120的可用空間。在一些實施例中，控制器76可從記憶體裝置120中獲得記憶體空間資訊，或在一些其它實施例中從主控制器中獲得記憶體空間資訊。或者，在一些實施例中，當記憶體裝置120由資料處理裝置70獨自存取時，控制器76可自行計算記憶體裝置120的可用空間。
在操作S120b中，可執行確定是否轉換資料和/或確定轉換方法的操作。舉例來說，控制器76可基於作為內部資訊INT而在操作S110b中獲得的記憶體功率資訊、介面頻寬資訊以及記憶體空間資訊中的至少一種而確定是否轉換資料（即，是否啟用資料轉換器74）和/或轉換方法。在一些實施例中，基於記憶體功率資訊，控制器76可在記憶體裝置120和/或記憶體介面IF的功耗大於提前限定的參考值時啟用資料轉換器74，且可在記憶體裝置120和/或記憶體介面IF的功率消耗小於提前限定的參考值時停用資料轉換器74。在一些實施例中，基於介面頻寬資訊，控制器76可在記憶體介面IF的可用頻寬小於提前限定的參考值時啟用資料轉換器74，且可在記憶體介面IF的可用頻寬大於提前限定的參考值時停用資料轉換器74。在一些實施例中，基於記憶體空間資訊，控制器76可在記憶體裝置120的可用空間小於提前限定的參考值時啟用資料轉換器74，且可在記憶體裝置120的可用空間大於提前限定的參考值時停用資料轉換器74。同樣，在一些實施例中，上述情況可合併以評估，例如控制器76可在滿足上述情況中的兩個或更多個時啟用或停用資料轉換器74。
在一些實施例中，在啟用資料轉換器74時，控制器76可根據包含由操作S110b中獲得的資訊的片段指示的值的範圍而確定多種轉換方法中的一種。舉例來說，當自記憶體功率資訊獲得的記憶體裝置120和/或記憶體介面IF的功耗、從介面頻寬資訊獲得的記憶體介面IF的可用頻寬以及自記憶體空間資訊獲得的記憶體裝置120的可用空間中的一種包含在提前限定的多種範圍中的一種內時，控制器76可確定對應於對應範圍的轉換方法。
圖9是包含根據示例性實施例的資料處理裝置221的使用者設備220和包含使用者設備220的無線通訊系統200的框圖。如稍後描述，根據示例性實施例的資料處理裝置221可用於處理通過通訊通道CH傳輸/接收的訊號且可動態地調節由記憶體裝置222和/或記憶體介面IF消耗的功率。
作為非限制性實例，無線通訊系統200可包含使用蜂窩式網路、無線局域網（wireless local area network，WLAN）系統或另一任意無線通訊系統的無線通訊系統，所述蜂窩式網路例如第5代無線（5th generation wireless，5G）系統、長期演進（Long Term Evolution，LTE）系統、LTE高級系統、碼分多址（code division multiple access，CDMA）系統、全球移動通訊系統（global system for mobile communication，GSM）等。下文中，無線通訊系統200將基於使用蜂窩式網路的無線通訊系統進行描述，但本發明概念不限於此。如圖9所繪示，在無線通訊系統200中，例如使用者設備220與基站210的無線通訊裝置彼此通訊，且無線通訊裝置中的每一個可包含根據實施例的資料處理裝置221。換句話說，儘管圖9示出僅使用者設備220包含資料處理裝置221，但基站210也可包含與資料處理裝置221相同或類似的資料處理裝置。
基站210可表示與使用者設備220和/或其它基站通訊的固定站，且可通過與使用者設備220和/或其它基站通訊來交換資料且控制資訊。使用者設備220可表示固定或可移動的任意設備，且可通過與基站210通訊來傳輸/接收資料和/或控制資訊。
使用者設備220與基站210之間的無線通訊網路可共用可用網路資源以支援多個使用者彼此通訊。舉例來說，在無線通訊網路中，資訊可通過多種多址通訊方法傳輸，例如CDMA、頻分多址（frequency division multiple access，FDMA）、時分多址（time division multiple access，TDMA）、正交頻分多址（orthogonal frequency division multiple access，OFDMA）、單載波（single carrier，SC）-FDMA、OFDM-FDMA、OFDM-TDMA、OFDM-CDMA等等。如圖9所繪示，使用者設備220與基站210可通過通訊通道CH彼此通訊。同樣，在一些實施例中，使用者設備220可經由副鏈路，例如裝置到裝置（Device-to-Device，2D）與另一設備通訊。
使用者設備220包含天線224、射頻積體電路（radio frequency integrated circuit，RFIC）223、資料處理裝置221以及記憶體裝置222。天線224可經由通訊通道CH從基站210中接收訊號或經由通訊通道CH將訊號傳輸到基站210。RFIC 223可處理天線224與資料處理裝置221之間的RF帶訊號和基帶訊號。舉例來說，RFIC 223可包含濾波器、低雜訊放大器、功率放大器、混頻器等等，可從傳輸通過天線224的RF訊號產生接收的訊號RX，且可自從資料處理裝置221傳輸的傳輸訊號TX產生RF訊號。在一些實施例中，RFIC 223可被稱為收發器。
資料處理裝置221可經由記憶體介面IF與記憶體裝置222通訊，且可將第二資料D2寫入到記憶體裝置222或從記憶體裝置222中讀取第二資料D2。在一些實施例中，資料處理裝置221可基於通過處理通過通訊通道CH接收的訊號獲得的通道資訊來調節記憶體裝置222和/或記憶體介面IF的功耗。舉例來說，類似於圖1的資料處理裝置110，資料處理裝置221可包含處理接收的訊號RX或產生傳輸訊號TX的資料處理器、從第一資料D1產生第二資料D2的資料轉換器以及控制資料轉換器的控制器。控制器可基於與通訊通道CH相關的通道資訊而確定是否轉換資料和/或轉換方法。
圖10和圖11是示出根據本發明概念的示例性實施例的圖2的操作S100的實例的流程圖。詳細地說，圖10示出圖9的資料處理裝置221使用通道資訊中關於通道狀態的資訊的實例，且圖11示出圖9的資料處理裝置221處理通道資訊中從基站210傳輸的指示（例如指令）的實例。如上文參考圖2所描述，在圖10的操作S110c和圖11的操作S100d中，可執行確定是否減少由記憶體裝置222和/或記憶體介面IF消耗的電力的操作。舉例來說，圖10的操作S100c和圖11的操作S100d可由圖9的資料處理裝置221或類似於圖1的控制器116的包含在資料處理裝置221中的控制器來執行。下文中，將參考圖9描述由資料處理裝置221執行圖10和圖11中的操作，且重複描述將省略。
參考圖10，操作S100c包含操作S110c和操作S120c。在操作S100c中，執行獲得通道資訊的操作。如上文參考圖9所描述，通道資訊可表示與通訊通道CH相關的資訊，所述資訊是由通過通訊通道CH傳輸到基站210的訊號產生。如圖10所繪示，操作S110c可包含操作S111c、操作S112c以及操作S113c，且在一些實施例中，可包含操作S111c、S112c以及S113c中的僅一些。
在操作S111c中，可執行獲得區塊錯誤率（block error rate，BLER）的操作。舉例來說，資料處理裝置221可獲得BLER作為包含在資料處理裝置221中的至少一個資料處理器處理接收的訊號RX時產生的解碼成功率。較低BLER可表示由於通訊通道CH的極佳狀態相對大量的冗餘資訊包含在接收的訊號RX中。因此，BLER可用作用於在操作S120c中調節記憶體裝置222和/或記憶體介面IF的功耗的因數。
在操作S112c中，可執行獲得編碼速率的操作。舉例來說，資料處理裝置221可獲得當前由通訊通道CH使用的編碼速率。較低編碼速率可表示通過通訊通道CH傳輸的資料具有較高可靠性，且由此可減少解碼中使用整個接收的資料的必要性。因此，編碼速率可在操作S120c中用作調節記憶體裝置222和/或記憶體介面IF的功耗的因數。
在操作S113c中，可執行獲得調製編碼方案（modulation and coding scheme，MCS）的操作。舉例來說，資料處理裝置221可獲得當前由通訊通道CH使用的MCS。較高MCS（或較高MCS指數）可表示通訊通道CH具有極佳狀態，且由於通過通訊通道CH接收的資料的較高可靠性，因此可減少解碼中使用全部接收的資料的必要性。因此，MCS可在操作S120c中用作調節記憶體裝置222和/或記憶體介面IF的功耗的因數。
在操作S120c中，可執行確定是否轉換資料和/或確定轉換方法的操作。舉例來說，控制器76可基於操作S110c中獲得的BLER、編碼速率以及MCS中的至少一個作為通道資訊而確定是否轉換資料（即，是否啟用包含在資料處理裝置221中的資料轉換器）和/或轉換方法。舉例來說，類似於圖6的操作S120a和圖8的操作S120b，資料處理裝置221可在BLER低於提前限定的參考值時、在編碼速率低於提前限定的參考值時以及在MCS高於提前限定的參考值時啟用資料轉換器，或可在滿足上述情況中的兩種或更多種時啟用資料轉換器。同樣，資料處理裝置221可根據包含操作S110c中獲得的值的範圍來確定多種轉換方法中的一種。
參考圖11，操作S100d包含操作S110d和操作S120d。在操作S100d中，可執行從基站210中接收指示且回應於所述指示而獲得所需資訊的操作。在一些實施例中，基站210可為使用者設備220提供指定使用者設備220的功率模式的訊號。舉例來說，基站210可提供條件性指示，即，可為使用者設備220提供指示（例如指令），所述指示為在條件滿足時使用者設備220可進入正常模式或低功率模式。回應于相對於功率模式的基站210的指示，使用者設備220可確定是否降低記憶體介面IF和/或記憶體裝置222的功耗。如圖11中所繪示，操作S110d包含操作S111d和操作S112d。
在操作S111d中，執行提取模式資訊的操作。舉例來說，資料處理裝置221可經由包含在通訊通道CH中的控制通道來從基站210傳輸的訊號中提取模式資訊。如上文所描述，基站210可指定使用者設備220的功率模式，且資料處理裝置221可提取指示功率模式的模式資訊。
在操作S112d中，可執行回應於基站210的指示而獲得所需資訊的操作。如圖11中所繪示，操作S112d可包含操作S112_1和操作S112_2，且在一些實施例中，可包含操作S112_1和操作S112_2中的僅一個。
在操作S112_1中，執行獲得BLER的操作。如上文參考圖10所描述，BLER可在操作S120d中用作用於調節記憶體裝置222和/或記憶體介面IF的功耗的因數。在一些實施例中，基站210可基於由使用者設備220提供的確認（acknowledgment，ACK）/（否定ACK）NACK資訊等來識別使用者設備220的BLER，且可為使用者設備220提供指示，所述指示為可在BLER小於提前限定的參考值時降低用於使用者設備220的通訊的功耗。
在操作S112_2中，可執行獲得解碼水平的操作。如上文參考圖10所描述，解碼水平可在操作S120d中用作用於調節記憶體介面IF的功耗的因數。在一些實施例中，操作S111d中提取的模式資訊可包含解碼水平。舉例來說，當基於基站210與使用者設備220之間的接近度等確定通訊通道CH具有極佳狀態時，基站210可為使用者設備220提供指示，所述指示為可降低資料的解碼水平以降低使用者設備220的功耗。
在操作S120d中，可執行確定是否轉換資料和/或確定轉換方法的操作。舉例來說，類似於圖10的操作S120c，資料處理裝置221可基於操作S112d中獲得的BLER和/或解碼水平而確定是否轉換資料（即，是否啟用包含於資料處理裝置221中的資料轉換器）和/或轉換方法。
可參考隨附圖式組合上述實施例。舉例來說，可組合用於確定是否轉換資料和/或轉換方法的上述各種資訊和/或指示以供使用。
圖12是包含根據本發明概念的示例性實施例的資料處理裝置310的系統300的框圖。詳細地說，圖12的系統300可對應於圖9的使用者設備220或包含於使用者設備220中的元件，且資料處理裝置310可處理通過通訊通道CH接收的訊號。當與圖1的資料處理裝置110相比較時，圖12的資料處理裝置310包含重新傳輸合成器312作為資料處理器。如圖12中所繪示，系統300包含經由記憶體介面IF彼此通訊的資料處理裝置310和記憶體裝置320，且將省略上文參考圖1已提供的描述。
資料處理裝置310包含符號檢測器311（例如邏輯電路）、重新傳輸合成器312（例如邏輯電路）、資料轉換器314（例如資料轉換電路）以及控制器316（例如控制電路）。符號檢測器311可通過處理圖9的接收到的訊號RX來檢測包含在通過通訊通道CH傳輸的RF訊號中的符號。在一些實施例中，符號檢測器311提供產生於初始傳輸中的對數似然比（log likelihood ratio，LLR）並重新傳輸到重新傳輸合成器312。在一些實施例中，符號檢測器311可通過執行通道和干擾補償來檢測符號，且可通過將所檢測到的符號轉換為可解碼的值來產生LLR。
重新傳輸合成器312可基於從符號檢測器311傳輸的LLR來處理重新傳輸（例如混合自動重傳輸請求（hybrid automatic retransmission request，HARQ）），且可通過將資料與先前傳輸的資料組合來重構資料（例如資料包）。舉例來說，重新傳輸合成器312可將通過初始傳輸獲得的具有誤差的資料儲存到記憶體裝置320而不是捨棄所述資料，且隨後可通過將初始傳輸到記憶體裝置320的資料與在進行重新傳輸時重新傳輸的資料組合來重構資料。隨著用於表示LLR的位元數增大，可提高解碼性能，然而計算複雜度及所需記憶體空間可能增加。在例如5G的高速無線通訊系統中，資料處理裝置310需要即時處理約7十億位元每秒（gigabits per second，Gbps）的資料，且因此，由記憶體裝置320和記憶體介面IF消耗的電力可大大地增大。如上文參考隨附圖式所描述，控制器316可通過控制資料轉換器314來選擇性地降低記憶體介面IF和/或記憶體裝置320的功耗，且可通過降低不必要功耗來降低系統300的功耗。下文將參考圖13到圖15描述資料轉換器314的實例。
圖13是繪示根據本發明概念的示例性實施例的圖12的資料轉換器314的實例的框圖。如圖13中所繪示，資料轉換器314a基於控制訊號CTR從第一資料D1產生第二資料D2。當通過控制訊號CTR啟用資料轉換器314a時，第二資料D2的大小小於第一資料D1的大小；然而，當通過控制訊號CTR停用資料轉換器314a時，第二資料D2與第一資料D1相同。資料轉換器314a包含位元率轉換器314_2（例如邏輯電路）和資料封包器（data packer）314_4（例如邏輯電路）。
位元率轉換器314_2可接收包含以m位元表示的LLR的第一資料D1，且可產生包含以k位元表示的LLR的轉換的第一資料D1'（本文中，k≦m，k和m是正整數）。位元率轉換器314_2可基於控制訊號CTR通過使用多種轉換方法中的一種從第一資料D1產生轉換的第一資料D1'。稍後將參考圖14A、圖14B以及圖15來描述位元率轉換器314_2的實例。
資料封包器314_4將轉換的第一資料D1'進行封包以產生大小小於轉換的第一資料D1'的大小的第二資料D2。在一些實施例中，包含在轉換的第一資料D1'中的LLR可具有負值，且k位元可包含經編碼位元。舉例來說，如稍後參考圖14B所描述，當轉換的第一資料D1'中的LLR具有-1、0以及1中的一個值時，LLR以包含一個經編碼位元的2位元表示（k=3）。然而，由於2位元可具有四個不同值，且由此可通過2位元表示的所有值可以不用於表示三個不同值，例如-1、0以及1。即，五個LLR可以8位元（而不是10位元）表示以呈現35=243，例如，可通過下式1來表示五個LLR：-1、1、0、-1以及1。
Figure 02_image003
-（1）
當包含在轉換的第一資料D1'中的LLR的值的數目為L且進行封包M個LLR時，可通過下式2來表示封包值。
Figure 02_image007
Figure 02_image009
--------------------------- （2）
在一些實施例中，上文公式2中的M經確定使得LM 值可接近2P（P是正整數）。
圖14A和圖14B是繪示根據本發明概念的示例性實施例的圖13中的位元率轉換器314_2的操作的實例的圖式。如上文參考圖13所描述，位元率轉換器314_2可基於控制訊號CTR從包含以m位元表示的LLR的第一資料D1產生包含以k位元表示的LLR的轉換的第一資料D1'。下文中，將參考圖13描述圖14A和圖14B，且將省略重複描述。
在一些實施例中，位元率轉換器314_2將包含在第一資料D1中的LLR映射到包含在轉換的第一資料D1'中的LLR。舉例來說，如圖14A中所繪示，包含在第一資料D1中的LLR可以包含經編碼位元的6位元（m=6）表示，且位元率轉換器314_2可將包含在第一資料D1中的LLR映射到以包含經編碼位元的3位元（k=3）表示的LLR。因此，在圖14A的實例中，轉換的第一資料D1'的大小對應於第一資料D1的二分之一大小。同樣，如圖14B中所繪示，位元率轉換器314_2將包含在第一資料D1中的LLR映射到以包含經編碼位元的2位元（k=2）表示的LLR。因此，在圖14B的實例中，轉換的第一資料D1'的大小對應於第一資料D1的1/3大小。圖12的控制器316可根據所需功率減小量產生控制訊號CTR，且位元率轉換器314_2可根據控制訊號CTR將包含在第一資料D1中的LLR映射到不同位元的LLR。
在一些實施例中，位元率轉換器314_2可通過映射資料來產生第一資料D1，所述資料是由圖12的記憶體裝置320中讀取的第二資料D2解封包的。在圖14A和圖14B的實例中，重新傳輸合成器312可計算6位元（m=6）的LLR，且由此儲存於記憶體裝置320中的第二資料D2可由圖13的資料封包器314_4及位元率轉換器314_2逆轉換為第一資料D1。因此，如圖14A中所繪示，位元率轉換器314_2可將3位元的LLR映射到6位元的LLR，且可將3位元的LLR映射到五個代表性值，即-23、-8、0、8以及23。類似地，如圖14B中所繪示，位元率轉換器314_2可將2位元的LLR映射到6位元的LLR，且可將2位元的LLR映射到三個代表性值，即-18、0以及18。圖14A和圖14B繪示由位元率轉換器314_2執行的映射操作的實例，且映射可以在來自圖14A和圖14B中繪示的LLR中的不同位元的LLR之間進行。
圖15是繪示根據本發明概念的示例性實施例的圖12的資料轉換器314的實例的框圖。詳細地說，圖15繪示執行資料穿刺的資料轉換器314b。在本發明概念的示例性實施例中，資料轉換器314包含邏輯電路，所述邏輯電路在控制訊號CTR的狀態指示資料轉換器314待啟用時通過對第一資料D1進行某種減小操作（例如資料壓縮或資料移除）以產生第二資料D2來計算第二資料D2、或在控制訊號CTR的狀態指示待停用資料轉換器314時將第二資料D2設置為等於第一資料D1。下文中，將參考圖9和圖12描述圖15。
如上文參考圖9和圖12所描述，通過通訊通道CH接收的資料可包含冗餘資訊，且因此即使在省略所接收的資料中的一些時，圖12的資料處理裝置310仍可重構待通過基站210傳輸的資料。因此，在一些實施例中，代替使用包含在由圖12的重新傳輸合成器312產生的第一資料D1中的所有LLR，可將LLR或符號穿刺到可重構資料的水準，以便降低記憶體介面IF和/或記憶體裝置320的功耗。為此，控制器316可產生包含關於穿刺模式的資訊的控制訊號CTR，且資料轉換器314b可基於控制訊號CTR來穿刺第一資料D1以產生第二資料D2。
圖16是示出根據本發明概念的示例性實施例的與記憶體裝置120通訊的方法的流程圖。詳細地說，圖16示出將資料寫入到記憶體裝置上的方法。舉例來說，圖16中示出的方法可由經由記憶體介面IF與圖1的記憶體裝置120通訊的資料處理裝置110來執行。下文中，將參考圖1描述圖16。
參考圖16，在操作S20中執行產生第一資料D1的操作。第一資料D1可表示待儲存於記憶體裝置120中的資料。舉例來說，包含在資料處理裝置110中的資料處理器112可產生待儲存於記憶體裝置120中的第一資料D1。在一些實施例中，第一資料D1可由一個資料處理器產生，且在一些其它實施例中，第一資料D1可包含由兩個或超過兩個資料處理器產生的資料。
在操作S40中，執行從第一資料D1產生第二資料D2的操作。如上文參考圖1所描述，第二資料D2可表示寫入到記憶體裝置120的資料。為降低記憶體介面IF和/或記憶體裝置120的功耗，第二資料D2的大小可小於第一資料D1的大小。如圖16中所繪示，操作S40包含操作S42和操作S44。
在操作S42中，執行確定第二資料D2的大小的操作。舉例來說，控制器116可基於上文參考圖式所描述的資訊來確定是否轉換第一資料D1，且可確定第二資料D2的所需大小。控制器116可基於第二資料D2的所確定大小來確定多種轉換方法中的一種，且可根據所確定的轉換方法來控制資料轉換器114。
在操作S44中，執行轉換第一資料D1的操作。舉例來說，資料轉換器114可回應於從控制器116傳輸的控制訊號CTR而經啟用，且可通過轉換第一資料D1來產生第二資料D2。在一些實施例中，資料轉換器114可支援多種轉換方法且可基於根據包含在控制訊號CTR中的轉換方法資訊的多種轉換方法中的一種來產生第二資料D2。
在操作S60中，執行寫入第二資料D2的操作。舉例來說，當啟用資料轉換器114時，第二資料D2的大小可小於第一資料D1的大小，且因此可減少在寫入第二資料D2時由記憶體介面IF和/或記憶體裝置120消耗的電力，且可減少在讀取儲存於記憶體裝置120中的第二資料D2時由記憶體介面IF和/或記憶體裝置120消耗的電力。
儘管已經參照本發明的示例性實施例具體地示出且描述了本發明概念，但應理解，可在不脫離本公開的精神和範圍的情況下在其中進行形式以及細節上的各種變化。
30、50、70、110、221、310:資料處理裝置 32、52、72、112:資料處理器 34、54、74、114、314、314a、314b:資料轉換器 36、56、76、116、316:控制器 38、38':查找表 100、300:系統 120、222、320:記憶體裝置 200:無線通訊系統 210:基站 220:使用者設備 223:射頻積體電路 224:天線 311:符號檢測器 312:重新傳輸合成器 314_2:位元率轉換器 314_4:資料封包器 CH:通訊通道 CTR:控制訊號 D1、D1':第一資料 D2:第二資料 DP1:第一資料處理器 DPn:第n資料處理器 IDX:指數資料 IF:記憶體介面 INT:內部資訊 P10~Pn0、P11~Pn1、P12~Pn2、P13~Pn3:條目 REF:參考資料 REQ:功率請求 RX:接收的訊號 TX:傳輸訊號 S20、S40、S42、S44、S60、S100、S100a、S100b、S100c、S100d、S110a、S110b、S110c、S110d、S111a、S111b、S111c、S111d、S112a、S112b、S112c、S112d、S112_1、S112_2、S113b、S113c、S120a、S120b、S120c、S120d、S200、S201、S202:操作
根據以下詳細描述結合附圖將更清晰地理解本發明概念的實施例，其中： 圖1是包含根據本發明概念的示例性實施例的資料處理裝置的系統的圖式。 圖2是示出根據本發明概念的示例性實施例的與記憶體裝置通訊的方法的流程圖。 圖3是根據本發明概念的示例性實施例的資料處理裝置的圖式。 圖4是繪示根據本發明概念的示例性實施例的圖3的查找表的實例的圖式。 圖5是根據本發明概念的示例性實施例的資料處理裝置的圖式。 圖6是繪示根據本發明概念的示例性實施例的圖2的操作S100的實例的圖式。 圖7是根據本發明概念的示例性實施例的資料處理裝置的圖式。 圖8是繪示根據本發明概念的示例性實施例的圖2的操作S100的實例的圖式。 圖9是包含根據實施例的資料處理裝置的使用者設備和包含使用者設備的無線通訊系統的圖式。 圖10和圖11是繪示根據本發明概念的示例性實施例的圖2的操作S100的實例的圖式。 圖12是包含根據本發明概念的示例性實施例的資料處理裝置的系統的圖式。 圖13是繪示根據本發明概念的示例性實施例的圖12的資料轉換器的實例的圖式。 圖14A和圖14B是繪示根據本發明概念的示例性實施例的圖13的位元率轉換器的操作的實例的圖式。 圖15是繪示根據本發明概念的示例性實施例的圖12的資料轉換器的實例的圖式。 圖16是示出根據本發明概念的示例性實施例的與記憶體裝置通訊的方法的流程圖。
100:系統
110:資料處理裝置
112:資料處理器
114:資料轉換器
116:控制器
120:記憶體裝置
D1:第一資料
D2:第二資料
CTR:控制訊號
DP1:第一資料處理器
DPn:第n資料處理器
IF:記憶體介面

Claims (25)

  1. 一種資料處理裝置，被配置成經由記憶體介面與記憶體裝置通訊，所述資料處理裝置包括： 至少一個資料處理器，被配置成產生第一資料； 資料轉換器，被配置成從所述第一資料產生寫入到所述記憶體裝置的第二資料；以及 控制器，被配置成啟用所述資料轉換器以產生大小小於所述第一資料的大小的所述第二資料，以降低所述記憶體裝置或所述記憶體介面中的至少一個的功耗。
  2. 如申請專利範圍第1項所述的資料處理裝置，其中所述控制器更被配置成停用所述資料轉換器以產生與所述第一資料相同的所述第二資料，以提高所述資料處理裝置的性能。
  3. 如申請專利範圍第1項所述的資料處理裝置，更包括查找表，所述查找表儲存關於由所述記憶體裝置或所述記憶體介面中的至少一個通過與所述第一資料相同的所述第二資料消耗的第一電力的資訊， 其中所述控制器被配置成基於關於所述第一電力的所述資訊來控制所述資料轉換器。
  4. 如申請專利範圍第3項所述的資料處理裝置，更包括被配置成產生所述第一資料的多個處理器， 其中所述資訊包括片段，且每一片段分別對應於所述多個處理器，且 所述控制器被配置成基於所述資訊的所述片段來控制所述資料轉換器。
  5. 如申請專利範圍第1項所述的資料處理裝置，更包括查找表，所述查找表來儲存關於由所述記憶體裝置或所述記憶體介面中的至少一個通過大小小於所述第一資料的大小的所述第二資料消耗的第一電力的資訊， 其中所述控制器被配置成基於關於所述第一電力的所述資訊來控制所述資料轉換器。
  6. 如申請專利範圍第5項所述的資料處理裝置，其中所述資料轉換器被配置成根據多種轉換方法中的一種從所述第一資料產生所述第二資料， 所述資訊包括分別對應於所述多種轉換方法的片段，且 所述控制器被配置成基於所述資訊的所述片段來控制所述資料轉換器。
  7. 如申請專利範圍第1項所述的資料處理裝置，其中所述控制器接收指示所述資料處理裝置的功率模式的模式訊號，且被配置成基於所述模式訊號來控制所述資料轉換器。
  8. 如申請專利範圍第7項所述的資料處理裝置，其中所述資料轉換器被配置成根據多種轉換方法中的一種從所述第一資料產生所述第二資料，且 所述控制器更接收指示所述多種轉換方法中的一種的類型訊號且被配置成更基於所述類型訊號來控制所述資料轉換器。
  9. 如申請專利範圍第1項所述的資料處理裝置，其中所述控制器被配置成獲得對應於所述記憶體裝置或所述記憶體介面的所述功耗中的至少一個的儲存功率資訊，且被配置成基於所述儲存功率資訊控制所述資料轉換器。
  10. 如申請專利範圍第1項所述的資料處理裝置，其中所述控制器被配置成獲得對應於所述記憶體介面的可用頻寬的介面頻寬資訊，且被配置成當所述可用頻寬小於提前設置的值時啟用所述資料轉換器。
  11. 如申請專利範圍第1項所述的資料處理裝置，其中所述控制器被配置成獲得對應於所述記憶體裝置的可用空間的記憶體空間資訊，且被配置成當所述可用空間小於提前設置的參考值時啟用所述資料轉換器。
  12. 如申請專利範圍第1項所述的資料處理裝置，其中所述資料轉換器被配置成通過基於映射表將所述第一資料映射到所述第二資料來產生所述第二資料。
  13. 如申請專利範圍第1項所述的資料處理裝置，其中所述資料轉換器被配置成通過減小所述第一資料的位元寬來產生所述第二資料。
  14. 如申請專利範圍第1項所述的資料處理裝置，其中所述資料轉換器被配置成通過穿刺所述第一資料來產生所述第二資料。
  15. 一種資料處理裝置，被配置成處理通過通訊通道傳輸的訊號，所述資料處理裝置包括： 資料處理器，被配置成通過處理通過所述通訊通道傳輸的所述訊號來產生第一資料； 資料轉換器，被配置成從所述第一資料產生經由記憶體介面寫入到記憶體裝置的第二資料，被配置成在啟用時產生大小小於所述第一資料的大小的所述第二資料，且配置成在停用時產生與所述第一資料相同的所述第二資料；以及 控制器，被配置成基於通道資訊控制所述資料轉換器，所述通道資訊通過處理通過所述通訊通道傳輸的所述訊號獲得。
  16. 如申請專利範圍第15項所述的資料處理裝置，更包括符號檢測器，被配置成從通過所述通訊通道傳輸的所述訊號中提取符號， 其中所述資料處理器包括重新傳輸合成器，所述重新傳輸合成器被配置成從所述提取符號產生對數似然比作為所述第一資料。
  17. 如申請專利範圍第15項所述的資料處理裝置，其中所述控制器被配置成從通過所述通訊通道傳輸的所述訊號中提取指示功率模式的模式資訊，且被配置成基於所述模式資訊來控制所述資料轉換器。
  18. 如申請專利範圍第17項所述的資料處理裝置，其中所述模式資訊包括區塊錯誤率，且 所述控制器被配置成獲得所述區塊錯誤率且被配置成基於所述區塊錯誤率來控制所述資料轉換器。
  19. 如申請專利範圍第17項所述的資料處理裝置，其中所述模式資訊包括資料解碼水平，且 所述控制器被配置成基於所述資料解碼水平來控制所述資料轉換器。
  20. 一種經由記憶體介面與記憶體裝置通訊的方法，所述方法包括： 產生待儲存於所述記憶體裝置中的第一資料； 通過轉換所述第一資料來產生第二資料；以及 將所述第二資料寫入到所述記憶體裝置， 其中產生所述第二資料包括產生大小小於所述第一資料的大小的所述第二資料以降低所述記憶體裝置或所述記憶體介面中的至少一個的功耗。
  21. 如申請專利範圍第20項所述的方法，其中產生所述第二資料包括產生與所述第一資料相同的所述第二資料以將所述第一資料寫入到所述記憶體裝置。
  22. 如申請專利範圍第20項所述的方法，其中產生所述第二資料包括： 參考提前儲存的資訊，所述資訊關於所述記憶體裝置或所述記憶體介面的所述至少一個的所述功耗；以及 基於提前儲存的所述資訊確定所述第二資料的大小。
  23. 如申請專利範圍第20項所述的方法，更包括獲得指示功率模式的模式資訊， 其中產生所述第二資料包括基於所述模式資訊來確定所述第二資料的大小。
  24. 如申請專利範圍第20項所述的方法，更包括獲得內部資訊，所述內部資訊包括以下資訊中的至少一種：對應於所述記憶體裝置或所述記憶體介面中的至少一個的功耗的儲存功率資訊、對應於所述記憶體介面的可用頻寬的介面頻寬資訊、以及對應於所述記憶體裝置的可用空間的記憶體空間資訊， 其中產生所述第二資料包括基於所述內部資訊來確定所述第二資料的大小。
  25. 如申請專利範圍第20項所述的方法，其中產生所述大小小於所述第一資料的所述大小的所述第二資料包括以下中的至少一個： 基於映射表將所述第一資料映射到所述第二資料； 減小所述第一資料的位元寬；以及 穿刺所述第一資料。
TW108124538A 2018-09-21 2019-07-11 與記憶體裝置通訊的資料處理裝置以及與記憶體裝置通訊的方法 TWI811396B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020180114372A KR20200034499A (ko) 2018-09-21 2018-09-21 메모리 장치와 통신하는 데이터 처리 장치 및 방법
KR10-2018-0114372 2018-09-21

Publications (2)

Publication Number Publication Date
TW202013203A true TW202013203A (zh) 2020-04-01
TWI811396B TWI811396B (zh) 2023-08-11

Family

ID=69725335

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108124538A TWI811396B (zh) 2018-09-21 2019-07-11 與記憶體裝置通訊的資料處理裝置以及與記憶體裝置通訊的方法

Country Status (5)

Country Link
US (2) US11048319B2 (zh)
KR (1) KR20200034499A (zh)
CN (1) CN110941574A (zh)
DE (1) DE102019114808A1 (zh)
TW (1) TWI811396B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200034499A (ko) * 2018-09-21 2020-03-31 삼성전자주식회사 메모리 장치와 통신하는 데이터 처리 장치 및 방법

Family Cites Families (47)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5524248A (en) * 1993-07-06 1996-06-04 Dell Usa, L.P. Random access memory power management system
US7190284B1 (en) * 1994-11-16 2007-03-13 Dye Thomas A Selective lossless, lossy, or no compression of data based on address range, data type, and/or requesting agent
US7590095B2 (en) 2000-02-14 2009-09-15 Qualcomm Incorporated Method and apparatus for power control of multiple channels in a wireless communication system
GB2382956B (en) 2001-12-05 2006-03-01 Ipwireless Inc Method and arrangement for power control
US7460032B2 (en) * 2005-10-27 2008-12-02 Evault, Inc. Methods and apparatus for performing adaptive compression
US20070291571A1 (en) * 2006-06-08 2007-12-20 Intel Corporation Increasing the battery life of a mobile computing system in a reduced power state through memory compression
JP4779127B2 (ja) * 2007-11-15 2011-09-28 ソニー株式会社 無線通信装置、プログラム、および無線通信方法
WO2009078006A2 (en) * 2007-12-18 2009-06-25 Densbits Technologies Ltd. Apparatus for coding at a plurality of rates in multi-level flash memory systems, and methods useful in conjunction therewith
KR101398200B1 (ko) * 2008-03-18 2014-05-26 삼성전자주식회사 메모리 장치 및 인코딩/디코딩 방법
WO2009132425A1 (en) 2008-04-29 2009-11-05 Jamie Hackett Wireless control system using variable power dual modulation transceivers
KR20100104623A (ko) * 2009-03-18 2010-09-29 삼성전자주식회사 데이터 처리 시스템 및 그것의 부호율 제어 스킴
EP2553986B1 (en) 2010-04-01 2016-09-07 Sun Patent Trust Transmit power control for physical random access channels
RU2531356C2 (ru) 2009-05-07 2014-10-20 Телефонактиеболагет Лм Эрикссон (Пабл) Управление потребляемой мощностью устройства мобильной связи
KR20120059569A (ko) * 2009-08-21 2012-06-08 램버스 인코포레이티드 인-시츄 메모리 어닐링
US8750370B2 (en) * 2009-09-04 2014-06-10 Brocade Communications Systems, Inc. Congestion-adaptive compression
CN102597910B (zh) * 2009-09-09 2015-03-25 弗森-艾奥公司 存储设备中用于功率减小管理的装置、系统及方法
US9349156B2 (en) * 2009-09-25 2016-05-24 Arm Limited Adaptive frame buffer compression
US8737136B2 (en) * 2010-07-09 2014-05-27 Stec, Inc. Apparatus and method for determining a read level of a memory cell based on cycle information
US8370667B2 (en) * 2010-12-22 2013-02-05 Intel Corporation System context saving based on compression/decompression time
US8832478B2 (en) * 2011-10-27 2014-09-09 Intel Corporation Enabling a non-core domain to control memory bandwidth in a processor
US9117508B2 (en) * 2012-01-19 2015-08-25 Rambus Inc. Integrated circuit with adaptive power state management
US20130290606A1 (en) * 2012-04-30 2013-10-31 Apple Inc. Power management for a system having non-volatile memory
US20130322334A1 (en) * 2012-05-29 2013-12-05 Newport Media, Inc. HARQ Buffer Size Reduction in Wireless Systems for Downlink Shared Channels
US10042750B2 (en) * 2013-03-15 2018-08-07 Micron Technology, Inc. Apparatuses and methods for adaptive control of memory using an adaptive memory controller with a memory management hypervisor
US9237519B2 (en) 2013-06-23 2016-01-12 Apple Inc. Managing power consumption of transmission circuitry in a wireless communication device
US9430434B2 (en) * 2013-09-20 2016-08-30 Qualcomm Incorporated System and method for conserving memory power using dynamic memory I/O resizing
KR102114388B1 (ko) * 2013-10-18 2020-06-05 삼성전자주식회사 전자 장치의 메모리 압축 방법 및 장치
KR102064889B1 (ko) * 2013-10-22 2020-01-10 삼성전자 주식회사 데이터 압축 레벨을 최적화하는 harq 신호 처리 장치 및 그 처리 방법
US20150121111A1 (en) * 2013-10-24 2015-04-30 Qualcomm Incorporated System and method for providing multi-user power saving codebook optmization
CN105766020B (zh) 2013-10-29 2019-12-31 Lg 电子株式会社 控制传输功率和传输延迟的方法和使用其的通信终端
US9632562B2 (en) * 2014-11-20 2017-04-25 Qualcomm Incorporated Systems and methods for reducing volatile memory standby power in a portable computing device
US9406377B2 (en) * 2014-12-08 2016-08-02 Sandisk Technologies Llc Rewritable multibit non-volatile memory with soft decode optimization
US20160299844A1 (en) * 2015-04-08 2016-10-13 Sandisk Enterprise Ip Llc Mapping Logical Groups of Data to Physical Locations In Memory
US20160299812A1 (en) * 2015-04-08 2016-10-13 Sandisk Enterprise Ip Llc Device-Specific Variable Error Correction
WO2016210012A1 (en) * 2015-06-22 2016-12-29 Loose Cannon Systems, Inc. Portable group communication device having audio playback and/or phone call capability
US11032031B2 (en) 2016-01-18 2021-06-08 Qualcomm Incorporated HARQ LLR buffer and reordering buffer management
US10222853B2 (en) * 2016-03-03 2019-03-05 Qualcomm Incorporated Power saving techniques for memory systems by consolidating data in data lanes of a memory bus
US10114549B2 (en) * 2016-03-17 2018-10-30 Sandisk Technologies Llc Error correction code processing and data shaping for reducing wear to a memory
US10394724B2 (en) * 2016-08-22 2019-08-27 Qualcomm Incorporated Low power data transfer for memory subsystem using data pattern checker to determine when to suppress transfers based on specific patterns
US10574270B1 (en) * 2016-11-09 2020-02-25 Seagate Technology Llc Sector management in drives having multiple modulation coding
US10445288B2 (en) * 2017-01-24 2019-10-15 Qualcomm Incorporated Bus encoding using on-chip memory
US10762877B2 (en) * 2017-04-17 2020-09-01 Intel Corporation System, apparatus and method for reducing voltage swing on an interconnect
US10795836B2 (en) * 2017-04-17 2020-10-06 Microsoft Technology Licensing, Llc Data processing performance enhancement for neural networks using a virtualized data iterator
US10521317B1 (en) * 2017-10-26 2019-12-31 EMC IP Holding Company LLC Compressing data to be replicated utilizing a compression method selected based on network behavior
US11169683B2 (en) * 2018-07-17 2021-11-09 Qualcomm Incorporated System and method for efficient scrolling
KR20200034499A (ko) * 2018-09-21 2020-03-31 삼성전자주식회사 메모리 장치와 통신하는 데이터 처리 장치 및 방법
US10942809B2 (en) * 2018-12-20 2021-03-09 Micron Technology, Inc. Changing of error correction codes based on the wear of a memory sub-system

Also Published As

Publication number Publication date
US11048319B2 (en) 2021-06-29
CN110941574A (zh) 2020-03-31
KR20200034499A (ko) 2020-03-31
US20210286422A1 (en) 2021-09-16
DE102019114808A1 (de) 2020-03-26
US20200097175A1 (en) 2020-03-26
TWI811396B (zh) 2023-08-11

Similar Documents

Publication Publication Date Title
US8645790B2 (en) Data processing device and method using error detection code, method of compensating for data skew, and semiconductor device having the data processing device
CN109599141A (zh) 以堆叠存储器裸片传送数据的方法和设备
CN109599138A (zh) 用于存储器装置存取或操作的可变调制方案
US8429479B2 (en) Method and system to increase the throughput of a hybrid automatic repeat request (HARQ) protocol
US10567116B2 (en) Wireless communication using codebooks from a QC-LDPC code for shorter processing latency and improved decoder throughput efficiency
CN102739600B (zh) 用于减少lte dl执行中的等待时间的设备及方法
US10680762B2 (en) Modem chip for performing hybrid automatic repeat request processing, application processor including the modem chip, and operating method of the modem chip
US20240028450A1 (en) Bit and signal level mapping
JPWO2011064837A1 (ja) 受信機、受信方法及び受信制御プログラム
TWI811396B (zh) 與記憶體裝置通訊的資料處理裝置以及與記憶體裝置通訊的方法
US20240095119A1 (en) Transmission failure feedback schemes for reducing crosstalk
US10484013B2 (en) Shift-coefficient table design of QC-LDPC code for smaller code block sizes in mobile communications
CN111541823B (zh) 一种调制解调器以及通信装置
CN113192945A (zh) 具有内部信道的多芯片存储器封装
US11853240B2 (en) Data transmission circuit, data transmission method, and memory
CN114846549B (zh) 基于帧的通信的时延偏移
US20230395125A1 (en) Maximum memory clock estimation procedures
US9785368B1 (en) System and method for mapping control and user data
WO2019001515A1 (en) QC-LDPC CODE SHIFT COEFFICIENT TABLE DESIGN FOR LARGER CODE BLOCK SIZES IN MOBILE COMMUNICATIONS
CN117153210A (zh) 最大存储器时钟估计程序
WO2019029690A1 (zh) 通信方法和装置