CN110941574A - 数据处理装置和与存储装置通信的方法 - Google Patents

数据处理装置和与存储装置通信的方法 Download PDF

Info

Publication number
CN110941574A
CN110941574A CN201910550561.1A CN201910550561A CN110941574A CN 110941574 A CN110941574 A CN 110941574A CN 201910550561 A CN201910550561 A CN 201910550561A CN 110941574 A CN110941574 A CN 110941574A
Authority
CN
China
Prior art keywords
data
storage
information
controller
data processing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910550561.1A
Other languages
English (en)
Inventor
姜贤求
金世亨
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN110941574A publication Critical patent/CN110941574A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0625—Power saving in storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/325—Power saving in peripheral device
    • G06F1/3275—Power saving in memory, e.g. RAM, cache
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0629—Configuration or reconfiguration of storage systems
    • G06F3/0634—Configuration or reconfiguration of storage systems by changing the state or mode of one or more devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
    • H03M13/39—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes
    • H03M13/3905—Maximum a posteriori probability [MAP] decoding or approximations thereof based on trellis or lattice decoding, e.g. forward-backward algorithm, log-MAP decoding, max-log-MAP decoding
    • H03M13/3927—Log-Likelihood Ratio [LLR] computation by combination of forward and backward metrics into LLRs
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/63—Joint error correction and other techniques
    • H03M13/635—Error control coding in combination with rate matching
    • H03M13/6362—Error control coding in combination with rate matching by puncturing
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M7/00—Conversion of a code where information is represented by a given sequence or number of digits to a code where the same, similar or subset of information is represented by a different sequence or number of digits
    • H03M7/30—Compression; Expansion; Suppression of unnecessary data, e.g. redundancy reduction
    • H03M7/3059—Digital compression and data reduction techniques where the original information is represented by a subset or similar information, e.g. lossy compression
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M7/00—Conversion of a code where information is represented by a given sequence or number of digits to a code where the same, similar or subset of information is represented by a different sequence or number of digits
    • H03M7/30—Compression; Expansion; Suppression of unnecessary data, e.g. redundancy reduction
    • H03M7/60—General implementation details not specific to a particular type of compression
    • H03M7/6064—Selection of Compressor
    • H03M7/6082—Selection strategies
    • H03M7/6094—Selection strategies according to reasons other than compression rate or data type
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/20—Arrangements for detecting or preventing errors in the information received using signal quality detector
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/10—Providing a specific technical effect
    • G06F2212/1028—Power efficiency
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/40—Specific encoding of data in memory or cache
    • G06F2212/401—Compressed data
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Abstract

本发明提供一种经由存储接口与存储装置通信的数据处理装置，所述数据处理装置包含：至少一个数据处理器，被配置成产生第一数据；数据转换器，被配置成利用第一数据产生写入到存储装置的第二数据；以及控制器，被配置成启用数据转换器以产生大小小于第一数据的大小的第二数据以降低存储装置或存储接口中的至少一个中的功耗。也提供一种与存储装置通信的方法。

Description

数据处理装置和与存储装置通信的方法
相关申请的交叉引用
本申请要求2018年9月21日在韩国知识产权局提交的韩国专利申请第10-2018-0114372号的权益，所述申请的揭露内容以全文引用的方式并入本文中。
技术领域
本发明概念涉及一种数据处理装置，且更确切地说涉及一种与存储装置通信的数据处理装置以及一种数据处理方法。
背景技术
数据处理装置可与存储装置通信以存储输入数据、输出数据以及中间数据。中间数据用于从输入数据产生输出数据且使用存储于存储装置中的数据。数据处理装置和存储装置可经由存储接口而彼此通信。举例来说，数据处理装置可通过经由多个信号线发送及接收电信号来与存储装置通信。随着由数据处理装置处理的数据量和数据处理装置的操作速度增大，与存储装置的通信可能经常出现且可通过存储接口传输大量数据。因此，存储装置和存储接口的功耗可明显地增大。
发明内容
本发明概念的至少一个实施例提供一种在存储装置和存储接口中的功耗降低的数据处理装置和一种数据处理方法。
根据本发明概念的示例性实施例，提供一种被配置成经由存储接口与存储装置通信的数据处理装置，所述数据处理装置包含：至少一个数据处理器，被配置成产生第一数据；数据转换器，被配置成从第一数据产生写入到存储装置的第二数据；以及控制器，被配置成启用数据转换器以产生大小小于第一数据的大小的第二数据以降低存储装置或存储接口中的至少一个的功耗。
根据本发明概念的示例性实施例，提供一种被配置成处理通过通信信道传输的信号的数据处理装置，所述数据处理装置包含：数据处理器，被配置成通过处理通过通信信道传输的信号来产生第一数据；数据转换器，被配置成从第一数据产生经由存储接口写入到存储装置的第二数据，配置成在启用时产生大小小于第一数据的大小的第二数据，且配置成在停用时产生与第一数据相同的第二数据；以及控制器，被配置成基于信道信息来控制数据转换器，所述信道信息通过处理通过通信信道传输的信号获得。
根据本发明概念的示例性实施例，提供一种经由存储接口与存储装置通信的方法。所述方法包含：产生待存储于存储装置中的第一数据；通过转换第一数据来产生第二数据；以及将第二数据写入到存储装置，其中产生第二数据包含产生大小小于第一数据的大小的第二数据以降低存储装置或存储接口中的至少一个的功耗。
附图说明
根据以下详细描述结合附图将更清晰地理解本发明概念的实施例，其中：
图1是包含根据本发明概念的示例性实施例的数据处理装置的系统的图。
图2是示出根据本发明概念的示例性实施例的与存储装置通信的方法的流程图。
图3是根据本发明概念的示例性实施例的数据处理装置的图。
图4是绘示根据本发明概念的示例性实施例的图3的查找表的实例的图。
图5是根据本发明概念的示例性实施例的数据处理装置的图。
图6是绘示根据本发明概念的示例性实施例的图2的操作S100的实例的图。
图7是根据本发明概念的示例性实施例的数据处理装置的图。
图8是绘示根据本发明概念的示例性实施例的图2的操作S100的实例的图。
图9是包含根据实施例的数据处理装置的用户设备和包含用户设备的无线通信系统的图。
图10和图11是绘示根据本发明概念的示例性实施例的图2的操作S100的实例的图。
图12是包含根据本发明概念的示例性实施例的数据处理装置的系统的图。
图13是绘示根据本发明概念的示例性实施例的图12的数据转换器的实例的图。
图14A和图14B是绘示根据本发明概念的示例性实施例的图13的位率转换器的操作的实例的图。
图15是绘示根据本发明概念的示例性实施例的图12的数据转换器的实例的图。
图16是示出根据本发明概念的示例性实施例的与存储装置通信的方法的流程图。
具体实施方式
图1是包含根据示本发明概念的范性实施例的数据处理装置110的系统100的框图。如图1所绘示，系统100包含经由存储接口IF彼此通信的数据处理装置110和存储装置120。在示例性实施例中，数据处理装置110和任何其它下文论述的数据处理装置可通过调制解调器实施。然而，数据处理装置并不限于此，且可以通过多种其它装置实施。
系统100可表示包含数据处理装置110和存储装置120的任意设备。在一些实施例中，系统100包含计算系统，所述计算系统可以是便携式计算系统或固定计算系统，所述便携式计算系统包含膝上电脑、平板电脑、智能电话、可穿戴装置、便携式媒体播放器(portable media player，PMP)等等，所述固定计算系统例如台式计算机、服务器、电子设备等。在一些实施例中，系统100可包含上述计算系统、车辆控制系统、工业控制系统等的组件，且可包含模块，所述模块包含其上安装数据处理装置110和存储装置120的板。
在一些实施例中，数据处理装置110和存储装置120可包含通过半导体工艺制造的半导体芯片。根据一些实施例，数据处理装置110和存储装置120可包含在一个半导体封装中，或在一些其它实施例中可安装在呈独立封装形式的印刷电路板上。作为非限制性实例，数据处理装置110可包含应用处理器(application processor，AP)、专用集成电路(application specific integrated circuit，ASIC)、专用指令集处理器(applicationspecific instruction set processor，ASIP)、现场可编程门阵列(field programmablegate array，FPGA)等。作为非限制性实例，存储装置120可包含非易失性存储器，例如电可擦除可编程只读存储器(electrically erasable programmable read-only memory，EEPROM)、快闪存储器、相变随机存取存储器(RAM)(phase change RAM，PRAM)、电阻RAM(resistance RAM，RRAM)、纳米浮置栅极存储器(nano floating gate memory，NFGM)、聚合物RAM(polymer RAM，PoRAM)、磁性RAM(magnetic RAM，MRAM)、铁电RAM(ferroelectricRAM，FRAM)等，或易失性存储器，例如，动态RAM(dynamic RAM，DRAM)、静态RAM(static RAM，SRAM)、移动DRAM、双倍数据速率同步DRAM(double data rate synchronous DRAM，DDRSDRAM)、低功率DDR(low power DDR，LPDDR)SDRAM、图形DDR(graphic DDR，GDDR)SDRAM、总线式DRAM(rambus DRAM，RDRAM)等。
数据处理装置110和存储装置120可经由存储接口IF彼此通信。数据处理装置110可经由存储接口IF为存储装置120提供命令(例如写入命令、读取命令等)和地址。同样，数据处理装置110可将具有写入命令的数据提供到存储装置120，且可响应于读取命令而从存储装置120接收数据。如图1所绘示，数据处理装置110经由存储接口IF提供到存储装置120的数据和从存储装置120接收到的数据可被称为第二数据D2。下文中，本发明概念的一个或多个实施例将主要基于将第二数据D2写入到存储装置120的操作来进行描述，其中写入操作由数据处理装置110执行。
存储接口IF是非限制性实例，且可表示用于例如双倍数据速率类型两同步DRAM(double data rate type synchronous DRAM，DDR2)、双倍数据速率第四代同步DRAM(double data rate fourth generation synchronous DRAM，DDR4)、图形双倍数据速率(graphics double data rate，GDDR)等等的通信的总线协议，且可定义至少一个信道。在一些实施例中，存储接口IF可定义用于命令、地址以及数据的独立信道，或可定义由命令、地址以及数据当中的两个或超过两个共用的信道。信道可包含至少一个信号线，且命令、地址以及数据可经由至少一个信号线移动作为电信号。随着系统100中待处理的数据量增大，数据处理装置110中处理的数据量可增大。因此，数据处理装置110可经由存储接口IF与存储装置120更频繁地通信以写入数据和/或读出数据，且由存储装置120和存储接口IF消耗的电力可增加。根据数据处理速度和数据量的增大，由存储装置120和存储接口IF消耗的电力比由数据处理装置110消耗的电力增大更快。下文中，如下文参考附图所述，根据本发明概念的至少一个实施例的数据处理装置110可通过减小移动通过存储接口IF的第二数据D2的大小来减少由存储装置120和存储接口IF消耗的电力。通过减小第二数据D2的大小来降低存储装置120和存储接口IF中的功耗可简称为降低存储接口IF的功耗。
参考图1，数据处理装置110包含数据处理器112、数据转换器114(例如数据转换电路)以及控制器116(例如控制电路)。数据处理器112产生待存储于存储装置120中的第一数据D1并将第一数据D1提供到数据转换器114。数据处理器112可包含第一数据处理器DP1到第n数据处理器DPn(n为1或更大整数)。在一些实施例中，数据处理装置110包含仅一个数据处理器，不同于图1所绘示的实例。
第一数据处理器DP1到第n数据处理器DPn中的每一个可表示产生第一数据D1的任意处理器。举例来说，第一数据处理器DP1到第n数据处理器DPn中的每一个可包含(例如)执行指令的核心(例如中央处理单元(central processing unit，CPU)、数字信号处理器(digital signal processor，DSP)、图形处理单元(graphics processing unit，GPU)等)或可包含专用于硬件的知识产权(例如硬件加速器等等)。第一数据处理器DP1到第n数据处理器DPn中的每一个可产生第一数据D1作为输入数据(其为处理目标)、通过处理输入数据产生的中间数据以及结果数据。如上文所描述，随着数据处理装置110的数据处理量和处理速度增大，提供到数据转换器114的第一数据D1的大小可增大。
数据转换器114从数据处理器112中接收第一数据D1且通过根据从控制器116传输的控制信号CTR转换第一数据D1来产生第二数据D2。如下文参考图2所描述，数据转换器114可根据控制信号CTR产生与第一数据D1相同的第二数据D2或大小小于第一数据D1的大小的第二数据D2。数据转换器114可以任意方式转换第一数据D1以便产生大小比第一数据D1的大小更小的第二数据D2。举例来说，数据转换器114可通过使用例如无损压缩和/或有损压缩来压缩第一数据D1而产生第二数据D2，或可通过使用减小第一数据D1的位宽，例如位饱和度(其中移除较高位的第一数据D1)和位夹持(其中移除较低位的第一数据D1)的方法、数据映射方法、数据穿刺等等来产生第二数据D2。在一些实施例中，数据转换器114支持多种转换方法且通过根据控制信号CTR选定的一个转换方法来从第一数据D1产生第二数据D2。
控制器116确定第二数据D2的大小并基于第二数据D2的所确定大小而将控制信号CTR提供到数据转换器114。在一些实施例中，由控制器116确定的第二数据D2的大小表示第二数据D2相对于第一数据D1的比率。在一些实施例中，由控制器116确定的第二数据D2的大小表示第二数据D2的最大大小。
控制器116可基于多种因素来确定第二数据D2的大小且可控制数据转换器114，使得具有确定大小的第二数据D2产生且经由存储接口IF提供到存储装置120。在一些实施例中，控制器116产生控制信号CTR使得第二数据D2的大小小于第一数据D1的大小以降低存储装置120和存储接口IF的功耗。举例来说，控制器116可识别系统100处于特定状态，其中即使在包含在第一数据D1中的某些信息被移除时，数据处理装置110的正常操作不受影响。当识别出此状态时，控制器116可基于所识别状态而产生控制信号CTR，所述控制信号CTR允许数据转换器114移除包含在第一数据D1中的某些信息且产生第二数据D2。同样，在一些实施例中，控制器116产生控制信号CTR，以便产生等于第一数据D1的第二数据D2以提高数据处理装置110(或系统100)的性能。举例来说，相较于移除包含在第一数据D1中的某些信息以产生第二数据D2或压缩第一数据D1以产生第二数据D2，可更快速地执行产生等于第一数据D1的第二数据D2。举例来说，相比于操作逻辑以执行移除或压缩，第一数据D1可仅穿过数据转换器114而不执行任何操作。因此，数据转换器114可即刻就绪以执行下一数据转换。控制器116的操作的实例将稍后参考图2进行描述。数据转换器114和控制器116中的每一个可包含通过逻辑合成设计的逻辑块(例如逻辑电路)和/或可包含软件块(包含指令)和执行软件块的处理器。
图2是示出根据本发明概念的示例性实施例的与存储装置120通信的方法的流程图。举例来说，图2中所示出的方法可通过图1的控制器116执行。下文中，将参考图1描述图2。
参考图2，在操作S100中，执行确定是否减少由存储装置120和/或存储接口IF消耗的电力的操作。在一些实施例中，控制器116可基于系统100中获得的内部信息而确定是否减少由存储装置120和存储接口IF消耗的电力。在一些实施例中，控制器116可基于从系统100外部传输的信号中提取的外部信息而确定是否减少由存储装置120和存储接口IF消耗的电力。同样，在一些实施例中，控制器116可基于内部信息和外部信息两者而确定是否减少由存储装置120和存储接口IF中的至少一个消耗的电力。
在操作S100后的操作S200中，执行控制数据转换器114的操作。如图2所绘示，操作S200可包含操作S201和操作S202，且当操作S100中确定减少由存储接口IF消耗的电力时，执行操作S201；否则，执行操作S202。
在操作S201中，执行启用数据转换器114的操作。举例来说，控制器116可启用数据转换器114以产生大小小于第一数据D1的大小的第二数据D2。启用的数据转换器114可对应于产生大小小于第一数据D1的大小的第二数据D2的状态。在一些实施例中，数据转换器114支持多种转换方法。控制器116可启用数据转换器114，且同时可指示多种转换方法中的一种。
在操作S202中，执行停用数据转换器114的操作。举例来说，控制器116可停用数据转换器114以产生与第一数据D1相同的第二数据D2。停用的数据转换器114可对应于产生与第一数据D1相同的第二数据D2的状态。举例来说，响应于控制信号CTR而停用的数据转换器114可通过绕过对于第一数据D1的操作来输出第二数据D2。
图3是根据本发明概念的示例性实施例的数据处理装置30的图。详细地说，相较于图1的数据处理装置110，图3的数据处理装置30更包含查找表38。举例来说，数据处理装置110可替换为数据处理装置30。下文中，将参考图1描述图3，且将省略上文参考图1已提供的描述。
参考图3，数据处理装置30包含数据处理器32、数据转换器34(例如数据转换电路)、控制器36(例如控制电路)以及查找表38。数据处理器32包含第一数据处理器DP1到第n数据处理器DPn(n为1或更大整数)，且将第一数据D1提供到数据转换器34。举例来说，第一数据处理器DP1到第n数据处理器DPn可共用总线且可经由总线将待存储于存储装置120中的第一数据D1提供到数据转换器34。
在示例性实施例中，数据处理器32将指数数据IDX提供到控制器36。指数数据IDX识别第一数据处理器DP1到第n数据处理器DPn当中的当前将第一数据D1提供到数据转换器34的数据处理器。举例来说，指数数据IDX可包含介于1到n范围内的指数。同样，在一些实施例中，数据处理器32中的两个或更多个同时将第一数据D1提供到数据转换器34。举例来说，第一数据处理器DP1和第n数据处理器DPn可以时间共享方式将第一数据D1提供到数据转换器34，且在这种情况下，指数数据IDX包含指示第一数据处理器DP1的指数‘1’和指示第n数据处理器DPn的指数‘n’。
查找表38可将参考数据REF提供到控制器36。在一实施例中，任意存储装置(例如非易失性存储装置)存储查找表38，且查找表38存储参考数据REF。参考数据REF可包含控制器36控制数据转换器34所需的信息，即，确定是否降低存储接口IF的功耗所需的信息。在一些实施例中，可在制造数据处理装置30的一种或多种工艺期间将参考数据REF写入到查找表38。查找表38和参考数据REF的实例将稍后参考图4进行描述。
控制器36可从数据处理器32中接收指数数据IDX且可从查找表38中接收参考数据REF。在示例性实施例中，控制器36基于所接收的指数数据IDX和所接收的参考数据REF而产生控制信号CTR。在本发明概念的示例性实施例中，控制器36从数据处理器32当中识别至少一个数据处理器，基于指数数据IDX产生第一数据D1且基于由至少一个识别的数据处理器产生的第一数据D1而估计由存储装置120和存储接口IF消耗的电力。同样，如稍后参考图4所描述，控制器36可基于查找表38提供的参考数据REF而估计由存储装置120和存储接口IF消耗的电力。控制器36可基于所估计电力来确定是否降低存储装置120和存储接口IF的功耗，即，是否启用数据转换器34。举例来说，控制器36可将所估计电力与提前限定的至少一个参考值进行比较，且当提前限定的条件满足时，即，当所估计电力大于参考值时，控制器36可输出控制信号CTR以降低存储装置120和存储接口IF的功耗。
图4是绘示根据本发明概念的示例性实施例的图3的查找表38的实例的图。如上文参考图3所描述，图4的查找表38'可存储参考数据REF，且图3的控制器36可基于参考数据REF而估计由存储装置120和存储接口IF消耗的电力。包含在图4的查找表38'中的数据是实例，且在一些实施例中，图3的查找表38可包含图4中示出的数据中的仅一些，或在一些其它实施例中，可包含未在图4中示出的额外数据。下文中，将参考图3描述图4。
在一些实施例中，查找表38'可包含由存储装置和/或存储接口IF消耗的电力量(例如瓦(Watt)数)作为条目。举例来说，如图4中所绘示，查找表38'可包含多个条目(例如条目P10、条目Pn3等等)，且在查找表38'中的对应行和列的条件下，多个条目中的每一个可对应于由存储装置和/或存储接口IF消耗的电力。控制器36可接收包含来自查找表38'的对应于当前条件的条目的参考数据REF，且可基于参考数据REF估计由存储装置和/或存储接口IF消耗的电力。
在一些实施例中，查找表38'可存储对应于数据处理器32中的每一个的电力信息。举例来说，在图4的查找表38'中，一行可对应于一个数据处理器，且查找表38'可包含条目P10、条目P11、条目P12以及条目P13作为关于第一数据处理器DP1的电力信息。控制器36可从数据处理器32传输的指数数据IDX识别当前产生第一数据D1的数据处理器，且可通过获得对应于数据处理器的电力信息来估计由存储装置和/或存储接口IF消耗的电力。
在一些实施例中，查找表38'可包含通过等于第一数据D1的第二数据D2的存储装置和/或存储接口IF消耗的电力(可被称为第一电力)的信息。换句话说，在数据转换器34停用的状态下，查找表38'可包含关于由存储装置和/或存储接口IF消耗的电力的信息。如图4中所绘示，在数据转换器34停用的状态下，包含在查找表38'的第二列中的条目(例如条目P10、条目Pn0等)可根据第一数据处理器DP1到第n数据处理器DPn对应于由存储装置和/或存储接口IF消耗的电力(在说明书中可被称为第一电力的片段)。举例来说，当第一数据处理器DP1产生第一数据D1和经由存储接口IF写入到存储装置(图1的存储装置120)与第一数据D1相同的第二数据D2时，由存储装置和/或存储接口IF消耗的电力可对应于P10。在数据转换器34停用的状态下，控制器36可基于包含在查找表38'的第二列中的条目而估计由存储装置和/或存储接口IF消耗的电力。
在一些实施例中，查找表38'可包含通过大小小于第一数据D1的大小的第二数据D2的存储装置和/或存储接口IF消耗的电力(可被称为第一电力)的信息。换句话说，查找表38'可包含关于在数据转换器34启用的状态下由存储装置和/或存储接口IF消耗的电力的信息。如图4中所绘示，在数据转换器34启用的状态下，包含在查找表38'的第三列到第五列中的条目(例如条目P11、条目Pn3等)可根据第一数据处理器DP1到第n数据处理器DPn而对应于由存储装置和/或存储接口IF消耗的电力。
如上文参考图1所描述，数据转换器34可支持多种转换方法，且因此，查找表38'可包含关于对应于多种转换方法的电力(可被称为第二电力的多个片段)的信息。举例来说，当第一数据处理器DP1产生第一数据D1且数据转换器34通过使用第一转换方法来转换第一数据D1来产生第二数据D2时，由存储装置和/或存储接口IF消耗的电力可对应于P11。尽管图4的查找表38'示出为包含对应于三种不同转换方法的条目，但根据数据转换器34支持的转换方法，查找表38'可包含对应于小于三种或大于三种转换方法的条目。
图5是根据本发明概念的示例性实施例的数据处理装置50的框图，且图6是示出根据示例性实施例的图2的操作S100的实例的流程图。详细地说，图5示出相较于图1的数据处理装置110进一步包含接收功率请求REQ的控制器56的数据处理装置50，且图6的操作S100a可由图5的控制器56执行。数据处理装置110可替换为数据处理装置50。下文中，将参考图1描述图5和图6，且将省略上文参考图1已提供的描述。
参考图5，数据处理装置50包含数据处理器52、数据转换器54(例如数据转换电路)以及控制器56(例如控制电路)。数据处理器52包含第一数据处理器DP1到第n数据处理器DPn(n为1或更大整数)，且将第一数据D1提供到数据转换器54。
在示例性实施例中，控制器56基于功率请求REQ而产生用于控制数据转换器54的控制信号CTR。功率请求REQ是请求数据处理装置50的功耗，且可从数据处理装置50外部传输。在一些实施例中，功率请求REQ可从包含数据处理装置50的系统(图1的系统100)的外部传输。稍后将参考图6描述功率请求REQ的实例。控制器56可基于功率请求REQ而产生控制信号CTR，且在一些实施例中，可基于存储装置120和/或存储接口IF的估计功耗以及基于功率请求REQ而产生控制信号CTR。
参考图6，操作S100a包含操作S110a和操作S120a。如上文参考图2所描述，在操作S100a中执行确定是否减少由存储接口IF消耗的电力的操作。
在操作S110a中，可执行从数据处理装置50外部接收功率请求REQ的操作。举例来说，图1的系统100可包含控制系统100的主控制器，以及数据处理装置110和存储装置120，且数据处理装置110可从主控制器中接收功率请求REQ。如图6中所绘示，操作S110a包含操作S111a和操作S112a，且在一些实施例中，操作S110a包含操作S111a和操作S112a中的仅一个。
在操作S111a中，可执行接收模式信号的操作。举例来说，数据处理装置50可接收外部模式信号作为功率请求REQ。在示例性实施例中，模式信号包含指示数据处理装置50的功率模式的模式信息。数据处理装置50响应于模式信号而进入正常模式或低功率模式。如上文参考图1等所描述，由存储接口IF和存储装置120消耗的电力可在系统100中大大地增加，且因此，控制器56可基于数据处理装置50的功率模式通过控制数据转换器54来调节由存储装置120和/或存储接口IF消耗的电力。
在操作S112a中，可执行接收类型信号的操作。在示例性实施例中，类型信号指示由数据转换器54执行的多种转换方法中的一种。在一实施例中，数据处理装置50外部的元件(例如主控制器)限定关于由存储装置120和/或存储接口IF消耗的电力的情况，且可直接地指定转换方法，所述转换方法用于根据限定情况来从第一数据D1产生第二数据D2。因此，控制器56可通过根据类型信号控制数据转换器54来调节由存储装置120和/或存储接口IF消耗的电力。
在操作S120a中，可执行确定是否转换数据和/或确定转换方法的操作。举例来说，控制器56可基于操作S110a中接收的模式信号和/或类型作为功率请求REQ而确定是否转换数据(即，是否启用数据转换器54)和/或转换方法。在一些实施例中，当模式信号对应于低功率模式时，控制器56可启用数据转换器54，且因此可产生大小小于第一数据D1的大小的第二数据D2。另一方面，当模式信号对应于正常模式时，控制器56可停用数据转换器54，且因此可产生与第一数据D1相同的第二数据D2。同样，在一些实施例中，控制器56可输出控制信号CTR使得第一数据D1根据由类型信号指示的转换方法而转换为第二数据D2。
在一些实施例中，控制器56可基于存储装置120和/或存储接口IF的功耗以及模式信号而确定是否转换数据和/或转换方法。举例来说，当模式信号对应于低功率模式时，控制器56可估计存储装置120和/或存储接口IF的功耗，且当估计的功耗低于提前限定的参考值时，控制器56可停用数据转换器54。同样，当模式信号对应于低功率模式时，控制器56可根据包含估计功耗的范围确定多种转换方法中的一种，且可根据所确定的转换方法控制数据转换器54以产生第二数据D2。举例来说，当估计功耗相对较低时，控制器56可从多种转换方法当中选择相对较低减小数据大小的转换方法。
图7是根据本发明概念的示例性实施例的数据处理装置70的框图，且图8是示出根据示例性实施例的图2的操作S100的实例的流程图。详细地说，相较于图1的数据处理装置110，图7示出包含获得内部信息INT的控制器76的数据处理装置70，且可由图7的控制器76执行图8的操作S100b。数据处理装置110可替换为数据处理装置70。下文中，将参考图1描述图7和图8，且将省略上文参考图1已提供的描述。
参考图7，数据处理装置70包含数据处理器72、数据转换器74(例如数据转换电路)以及控制器76(例如控制电路)。数据处理器72可包含第一数据处理器DP1到第n数据处理器DPn(n为1或更大整数)，且将第一数据D1提供到数据转换器74。在一实施例中，控制器76基于内部信息INT而产生用于控制数据转换器74的控制信号CTR。内部信息INT可表示产生于包含数据处理装置70的系统(例如图1的系统100)中的信息。在一些实施例中，内部信息INT可由数据处理装置70自从数据处理装置70外部传输的至少一个信号产生。稍后将参考图8描述内部信息INT的实例。控制器76可基于内部信息INT产生控制信号CTR，且在一些实施例中，控制信号CTR可基于存储接口IF的经估计功耗以及内部信息INT产生。
参考图8，操作S100b包含操作S110b和操作S120b。如上文参考图2所描述，在操作S110b中，执行确定是否减少由存储装置120和/或存储接口IF消耗的电力的操作。
在操作S110b中，执行获得内部信息INT的操作。内部信息INT可表示与电力相关的任意信息，且产生于包含数据处理装置70的系统(例如图1的系统100)中。在一些实施例中，控制器76可接收内部信息INT，且可基于至少一个参数产生内部信息INT。如图8中所绘示，操作S110b可包含操作S111b、操作S112b以及操作S113b，且在一些实施例中，操作S110b可包含操作S111b、操作S112b以及操作S113b中的仅一些。
在操作S111b中，执行获得存储功率信息的操作。可通过测量由存储装置120和/或存储接口IF消耗的电力来获得存储功率信息，且控制器76可从存储功率信息中识别由存储装置120和/或存储接口IF消耗的电力。相较于使用存储装置120和/或存储接口IF的经估计功耗的图3的控制器36，图7的控制器76可使用存储装置120和/或存储接口IF的所测量功耗。因此，在一些实施例中，参考附图的上述实例中的存储装置120和/或存储接口IF的估计功耗可替换为存储装置120和/或存储接口IF的所测量功耗。
在操作S112b中，可执行获得关于接口带宽的信息的操作。接口带宽信息可表示存储接口IF的可用带宽，且控制器76可从接口带宽信息中识别存储接口IF的可用带宽。举例来说，存储接口IF的可用带宽可取决于存储装置120的内部状态，或可取决于存取存储装置120的另一装置。在一些实施例中，控制器76可从存储装置120中获得可用带宽信息，或在一些其它实施例中从主控制器中获得可用带宽信息。或者，在一些实施例中，当存储装置120由数据处理装置70独自存取时，控制器76可自行计算可用带宽。
在操作S113b中，可执行获得存储空间信息的操作。存储空间信息可表示存储装置120的可用空间，且控制器76可基于存储空间信息识别存储装置120的可用空间。在一些实施例中，控制器76可从存储装置120中获得存储空间信息，或在一些其它实施例中从主控制器中获得存储空间信息。或者，在一些实施例中，当存储装置120由数据处理装置70独自存取时，控制器76可自行计算存储装置120的可用空间。
在操作S120b中，可执行确定是否转换数据和/或确定转换方法的操作。举例来说，控制器76可基于作为内部信息INT而在操作S110b中获得的存储功率信息、接口带宽信息以及存储空间信息中的至少一种而确定是否转换数据(即，是否启用数据转换器74)和/或转换方法。在一些实施例中，基于存储功率信息，控制器76可在存储装置120和/或存储接口IF的功耗大于提前限定的参考值时启用数据转换器74，且可在存储装置120和/或存储接口IF的功率消耗小于提前限定的参考值时停用数据转换器74。在一些实施例中，基于接口带宽信息，控制器76可在存储接口IF的可用带宽小于提前限定的参考值时启用数据转换器74，且可在存储接口IF的可用带宽大于提前限定的参考值时停用数据转换器74。在一些实施例中，基于存储空间信息，控制器76可在存储装置120的可用空间小于提前限定的参考值时启用数据转换器74，且可在存储装置120的可用空间大于提前限定的参考值时停用数据转换器74。同样，在一些实施例中，上述情况可合并以评估，例如控制器76可在满足上述情况中的两个或更多个时启用或停用数据转换器74。
在一些实施例中，在启用数据转换器74时，控制器76可根据包含由操作S110b中获得的信息的片段指示的值的范围而确定多种转换方法中的一种。举例来说，当自存储功率信息获得的存储装置120和/或存储接口IF的功耗、从接口带宽信息获得的存储接口IF的可用带宽以及自存储空间信息获得的存储装置120的可用空间中的一种包含在提前限定的多种范围中的一种内时，控制器76可确定对应于对应范围的转换方法。
图9是包含根据示例性实施例的数据处理装置221的用户设备220和包含用户设备220的无线通信系统200的框图。如稍后描述，根据示例性实施例的数据处理装置221可用于处理通过通信信道CH传输/接收的信号且可动态地调节由存储装置222和/或存储接口IF消耗的功率。
作为非限制性实例，无线通信系统200可包含使用蜂窝式网络、无线局域网(wireless local area network，WLAN)系统或另一任意无线通信系统的无线通信系统，所述蜂窝式网络例如第5代无线(5th generation wireless，5G)系统、长期演进(Long TermEvolution，LTE)系统、LTE高级系统、码分多址(code division multiple access，CDMA)系统、全球移动通信系统(global system for mobile communication，GSM)等。下文中，无线通信系统200将基于使用蜂窝式网络的无线通信系统进行描述，但本发明概念不限于此。如图9所绘示，在无线通信系统200中，例如用户设备220与基站210的无线通信装置彼此通信，且无线通信装置中的每一个可包含根据实施例的数据处理装置221。换句话说，尽管图9示出仅用户设备220包含数据处理装置221，但基站210也可包含与数据处理装置221相同或类似的数据处理装置。
基站210可表示与用户设备220和/或其它基站通信的固定站，且可通过与用户设备220和/或其它基站通信来交换数据且控制信息。用户设备220可表示固定或可移动的任意设备，且可通过与基站210通信来传输/接收数据和/或控制信息。
用户设备220与基站210之间的无线通信网络可共享可用网络资源以支持多个用户彼此通信。举例来说，在无线通信网络中，信息可通过多种多址通信方法传输，例如CDMA、频分多址(frequency division multiple access，FDMA)、时分多址(time divisionmultiple access，TDMA)、正交频分多址(orthogonal frequency division multipleaccess，OFDMA)、单载波(single carrier，SC)-FDMA、OFDM-FDMA、OFDM-TDMA、OFDM-CDMA等等。如图9所绘示，用户设备220与基站210可通过通信信道CH彼此通信。同样，在一些实施例中，用户设备220可经由副链路，例如装置到装置(Device-to-Device，2D)与另一设备通信。
用户设备220包含天线224、射频集成电路(radio frequency integratedcircuit，RFIC)223、数据处理装置221以及存储装置222。天线224可经由通信信道CH从基站210中接收信号或经由通信信道CH将信号传输到基站210。RFIC 223可处理天线224与数据处理装置221之间的RF带信号和基带信号。举例来说，RFIC 223可包含滤波器、低噪声放大器、功率放大器、混频器等等，可从传输通过天线224的RF信号产生接收的信号RX，且可自从数据处理装置221传输的传输信号TX产生RF信号。在一些实施例中，RFIC223可被称为收发器。
数据处理装置221可经由存储接口IF与存储装置222通信，且可将第二数据D2写入到存储装置222或从存储装置222中读取第二数据D2。在一些实施例中，数据处理装置221可基于通过处理通过通信信道CH接收的信号获得的信道信息来调节存储装置222和/或存储接口IF的功耗。举例来说，类似于图1的数据处理装置110，数据处理装置221可包含处理接收的信号RX或产生传输信号TX的数据处理器、从第一数据D1产生第二数据D2的数据转换器以及控制数据转换器的控制器。控制器可基于与通信信道CH相关的信道信息而确定是否转换数据和/或转换方法。
图10和图11是示出根据本发明概念的示例性实施例的图2的操作S100的实例的流程图。详细地说，图10示出图9的数据处理装置221使用信道信息中关于信道状态的信息的实例，且图11示出图9的数据处理装置221处理信道信息中从基站210传输的指示(例如指令)的实例。如上文参考图2所描述，在图10的操作S110c和图11的操作S100d中，可执行确定是否减少由存储装置222和/或存储接口IF消耗的电力的操作。举例来说，图10的操作S100c和图11的操作S100d可由图9的数据处理装置221或类似于图1的控制器116的包含在数据处理装置221中的控制器来执行。下文中，将参考图9描述由数据处理装置221执行图10和图11中的操作，且重复描述将省略。
参考图10，操作S100c包含操作S110c和操作S120c。在操作S100c中，执行获得信道信息的操作。如上文参考图9所描述，信道信息可表示与通信信道CH相关的信息，所述信息是由通过通信信道CH传输到基站210的信号产生。如图10所绘示，操作S110c可包含操作S111c、操作S112c以及操作S113c，且在一些实施例中，可包含操作S111c、S112c以及S113c中的仅一些。
在操作S111c中，可执行获得块错误率(block error rate，BLER)的操作。举例来说，数据处理装置221可获得BLER作为包含在数据处理装置221中的至少一个数据处理器处理接收的信号RX时产生的解码成功率。较低BLER可表示由于通信信道CH的极佳状态相对大量的冗余信息包含在接收的信号RX中。因此，BLER可用作用于在操作S120c中调节存储装置222和/或存储接口IF的功耗的因数。
在操作S112c中，可执行获得编码速率的操作。举例来说，数据处理装置221可获得当前由通信信道CH使用的编码速率。较低编码速率可表示通过通信信道CH传输的数据具有较高可靠性，且由此可减少解码中使用整个接收的数据的必要性。因此，编码速率可在操作S120c中用作调节存储装置222和/或存储接口IF的功耗的因数。
在操作S113c中，可执行获得调制编码方案(modulation and coding scheme，MCS)的操作。举例来说，数据处理装置221可获得当前由通信信道CH使用的MCS。较高MCS(或较高MCS指数)可表示通信信道CH具有极佳状态，且由于通过通信信道CH接收的数据的较高可靠性，因此可减少解码中使用全部接收的数据的必要性。因此，MCS可在操作S120c中用作调节存储装置222和/或存储接口IF的功耗的因数。
在操作S120c中，可执行确定是否转换数据和/或确定转换方法的操作。举例来说，控制器76可基于操作S110c中获得的BLER、编码速率以及MCS中的至少一个作为信道信息而确定是否转换数据(即，是否启用包含在数据处理装置221中的数据转换器)和/或转换方法。举例来说，类似于图6的操作S120a和图8的操作S120b，数据处理装置221可在BLER低于提前限定的参考值时、在编码速率低于提前限定的参考值时以及在MCS高于提前限定的参考值时启用数据转换器，或可在满足上述情况中的两种或更多种时启用数据转换器。同样，数据处理装置221可根据包含操作S110c中获得的值的范围来确定多种转换方法中的一种。
参考图11，操作S100d包含操作S110d和操作S120d。在操作S100d中，可执行从基站210中接收指示且响应于所述指示而获得所需信息的操作。在一些实施例中，基站210可为用户设备220提供指定用户设备220的功率模式的信号。举例来说，基站210可提供条件性指示，即，可为用户设备220提供指示(例如指令)，所述指示为在条件满足时用户设备220可进入正常模式或低功率模式。响应于相对于功率模式的基站210的指示，用户设备220可确定是否降低存储接口IF和/或存储装置222的功耗。如图11中所绘示，操作S110d包含操作S111d和操作S112d。
在操作S111d中，执行提取模式信息的操作。举例来说，数据处理装置221可经由包含在通信信道CH中的控制信道来从基站210传输的信号中提取模式信息。如上文所描述，基站210可指定用户设备220的功率模式，且数据处理装置221可提取指示功率模式的模式信息。
在操作S112d中，可执行响应于基站210的指示而获得所需信息的操作。如图11中所绘示，操作S112d可包含操作S112_1和操作S112_2，且在一些实施例中，可包含操作S112_1和操作S112_2中的仅一个。
在操作S112_1中，执行获得BLER的操作。如上文参考图10所描述，BLER可在操作S120d中用作用于调节存储装置222和/或存储接口IF的功耗的因数。在一些实施例中，基站210可基于由用户设备220提供的确认(acknowledgment，ACK)/(否定ACK)NACK信息等来识别用户设备220的BLER，且可为用户设备220提供指示，所述指示为可在BLER小于提前限定的参考值时降低用于用户设备220的通信的功耗。
在操作S112_2中，可执行获得解码水平的操作。如上文参考图10所描述，解码水平可在操作S120d中用作用于调节存储接口IF的功耗的因数。在一些实施例中，操作S111d中提取的模式信息可包含解码水平。举例来说，当基于基站210与用户设备220之间的接近度等确定通信信道CH具有极佳状态时，基站210可为用户设备220提供指示，所述指示为可降低数据的解码水平以降低用户设备220的功耗。
在操作S120d中，可执行确定是否转换数据和/或确定转换方法的操作。举例来说，类似于图10的操作S120c，数据处理装置221可基于操作S112d中获得的BLER和/或解码水平而确定是否转换数据(即，是否启用包含于数据处理装置221中的数据转换器)和/或转换方法。
可参考附图组合上述实施例。举例来说，可组合用于确定是否转换数据和/或转换方法的上述各种信息和/或指示以供使用。
图12是包含根据本发明概念的示例性实施例的数据处理装置310的系统300的框图。详细地说，图12的系统300可对应于图9的用户设备220或包含于用户设备220中的组件，且数据处理装置310可处理通过通信信道CH接收的信号。当与图1的数据处理装置110相比较时，图12的数据处理装置310包含重新传输合成器312作为数据处理器。如图12中所绘示，系统300包含经由存储接口IF彼此通信的数据处理装置310和存储装置320，且将省略上文参考图1已提供的描述。
数据处理装置310包含符号检测器311(例如逻辑电路)、重新传输合成器312(例如逻辑电路)、数据转换器314(例如数据转换电路)以及控制器316(例如控制电路)。符号检测器311可通过处理图9的接收到的信号RX来检测包含在通过通信信道CH传输的RF信号中的符号。在一些实施例中，符号检测器311提供产生于初始传输中的对数似然比(loglikelihood ratio，LLR)并重新传输到重新传输合成器312。在一些实施例中，符号检测器311可通过执行信道和干扰补偿来检测符号，且可通过将所检测到的符号转换为可解码的值来产生LLR。
重新传输合成器312可基于从符号检测器311传输的LLR来处理重新传输(例如混合自动重传输请求(hybrid automatic retransmission request，HARQ))，且可通过将数据与先前传输的数据组合来重构数据(例如数据包)。举例来说，重新传输合成器312可将通过初始传输获得的具有误差的数据存储到存储装置320而不是舍弃所述数据，且随后可通过将初始传输到存储装置320的数据与在进行重新传输时重新传输的数据组合来重构数据。随着用于表示LLR的位数增大，可提高解码性能，然而计算复杂度及所需存储空间可能增加。在例如5G的高速无线通信系统中，数据处理装置310需要实时处理约7千兆位每秒(gigabits per second，Gbps)的数据，且因此，由存储装置320和存储接口IF消耗的电力可大大地增大。如上文参考附图所描述，控制器316可通过控制数据转换器314来选择性地降低存储接口IF和/或存储装置320的功耗，且可通过降低不必要功耗来降低系统300的功耗。下文将参考图13到图15描述数据转换器314的实例。
图13是绘示根据本发明概念的示例性实施例的图12的数据转换器314的实例的框图。如图13中所绘示，数据转换器314a基于控制信号CTR从第一数据D1产生第二数据D2。当通过控制信号CTR启用数据转换器314a时，第二数据D2的大小小于第一数据D1的大小；然而，当通过控制信号CTR停用数据转换器314a时，第二数据D2与第一数据D1相同。数据转换器314a包含位率转换器314_2(例如逻辑电路)和数据封隔器(data packer)314_4(例如逻辑电路)。
位率转换器314_2可接收包含以m位表示的LLR的第一数据D1，且可产生包含以k位表示的LLR的转换的第一数据D1'(本文中，k≤m，k和m是正整数)。位率转换器314_2可基于控制信号CTR通过使用多种转换方法中的一种从第一数据D1产生转换的第一数据D1'。稍后将参考图14A、图14B以及图15来描述位率转换器314_2的实例。
数据封隔器314_4将转换的第一数据D1'打包以产生大小小于转换的第一数据D1'的大小的第二数据D2。在一些实施例中，包含在转换的第一数据D1'中的LLR可具有负值，且k位可包含经编码位。举例来说，如稍后参考图14B所描述，当转换的第一数据D1'中的LLR具有-1、0以及1中的一个值时，LLR以包含一个经编码位的2位表示(k＝3)。然而，由于2位可具有四个不同值，且由此可通过2位表示的所有值可以不用于表示三个不同值，例如-1、0以及1。即，五个LLR可以8位(而不是10位)表示以呈现35＝243，例如，可通过下式1来表示五个LLR：-1、1、0、-1以及1。
(-1+1)*34+(1+1)*33+(0+1)*32+(-1+1)*3+(1+1)＝65 (1)
当包含在转换的第一数据D1'中的LLR的值的数目为L且打包M个LLR时，可通过下式2来表示打包值。
Figure BDA0002105299220000201
在一些实施例中，上文公式2中的M经确定使得LM值可接近2P(P是正整数)。
图14A和图14B是绘示根据本发明概念的示例性实施例的图13中的位率转换器314_2的操作的实例的图。如上文参考图13所描述，位率转换器314_2可基于控制信号CTR从包含以m位表示的LLR的第一数据D1产生包含以k位表示的LLR的转换的第一数据D1'。下文中，将参考图13描述图14A和图14B，且将省略重复描述。
在一些实施例中，位率转换器314_2将包含在第一数据D1中的LLR映射到包含在转换的第一数据D1'中的LLR。举例来说，如图14A中所绘示，包含在第一数据D1中的LLR可以包含经编码位的6位(m＝6)表示，且位率转换器314_2可将包含在第一数据D1中的LLR映射到以包含经编码位的3位(k＝3)表示的LLR。因此，在图14A的实例中，转换的第一数据D1'的大小对应于第一数据D1的二分之一大小。同样，如图14B中所绘示，位率转换器314_2将包含在第一数据D1中的LLR映射到以包含经编码位的2位(k＝2)表示的LLR。因此，在图14B的实例中，转换的第一数据D1'的大小对应于第一数据D1的1/3大小。图12的控制器316可根据所需功率减小量产生控制信号CTR，且位率转换器314_2可根据控制信号CTR将包含在第一数据D1中的LLR映射到不同位的LLR。
在一些实施例中，位率转换器314_2可通过映射数据来产生第一数据D1，所述数据是由图12的存储装置320中读取的第二数据D2解封的。在图14A和图14B的实例中，重新传输合成器312可计算6位(m＝6)的LLR，且由此存储于存储装置320中的第二数据D2可由图13的数据封隔器314_4及位率转换器314_2逆转换为第一数据D1。因此，如图14A中所绘示，位率转换器314_2可将3位的LLR映射到6位的LLR，且可将3位的LLR映射到五个代表性值，即-23、-8、0、8以及23。类似地，如图14B中所绘示，位率转换器314_2可将2位的LLR映射到6位的LLR，且可将2位的LLR映射到三个代表性值，即-18、0以及18。图14A和图14B绘示由位率转换器314_2执行的映射操作的实例，且映射可以在来自图14A和图14B中绘示的LLR中的不同位的LLR之间进行。
图15是绘示根据本发明概念的示例性实施例的图12的数据转换器314的实例的框图。详细地说，图15绘示执行数据穿刺的数据转换器314b。在本发明概念的示例性实施例中，数据转换器314包含逻辑电路，所述逻辑电路在控制信号CTR的状态指示数据转换器314待启用时通过对第一数据D1进行某种减小操作(例如数据压缩或数据移除)以产生第二数据D2来计算第二数据D2、或在控制信号CTR的状态指示待停用数据转换器314时将第二数据D2设置为等于第一数据D1。下文中，将参考图9和图12描述图15。
如上文参考图9和图12所描述，通过通信信道CH接收的数据可包含冗余信息，且因此即使在省略所接收的数据中的一些时，图12的数据处理装置310仍可重构待通过基站210传输的数据。因此，在一些实施例中，代替使用包含在由图12的重新传输合成器312产生的第一数据D1中的所有LLR，可将LLR或符号穿刺到可重构数据的水平，以便降低存储接口IF和/或存储装置320的功耗。为此，控制器316可产生包含关于穿刺模式的信息的控制信号CTR，且数据转换器314b可基于控制信号CTR来穿刺第一数据D1以产生第二数据D2。
图16是示出根据本发明概念的示例性实施例的与存储装置120通信的方法的流程图。详细地说，图16示出将数据写入到存储装置上的方法。举例来说，图16中示出的方法可由经由存储接口IF与图1的存储装置120通信的数据处理装置110来执行。下文中，将参考图1描述图16。
参考图16，在操作S20中执行产生第一数据D1的操作。第一数据D1可表示待存储于存储装置120中的数据。举例来说，包含在数据处理装置110中的数据处理器112可产生待存储于存储装置120中的第一数据D1。在一些实施例中，第一数据D1可由一个数据处理器产生，且在一些其它实施例中，第一数据D1可包含由两个或超过两个数据处理器产生的数据。
在操作S40中，执行从第一数据D1产生第二数据D2的操作。如上文参考图1所描述，第二数据D2可表示写入到存储装置120的数据。为降低存储接口IF和/或存储装置120的功耗，第二数据D2的大小可小于第一数据D1的大小。如图16中所绘示，操作S40包含操作S42和操作S44。
在操作S42中，执行确定第二数据D2的大小的操作。举例来说，控制器116可基于上文参考图所描述的信息来确定是否转换第一数据D1，且可确定第二数据D2的所需大小。控制器116可基于第二数据D2的所确定大小来确定多种转换方法中的一种，且可根据所确定的转换方法来控制数据转换器114。
在操作S44中，执行转换第一数据D1的操作。举例来说，数据转换器114可响应于从控制器116传输的控制信号CTR而经启用，且可通过转换第一数据D1来产生第二数据D2。在一些实施例中，数据转换器114可支持多种转换方法且可基于根据包含在控制信号CTR中的转换方法信息的多种转换方法中的一种来产生第二数据D2。
在操作S60中，执行写入第二数据D2的操作。举例来说，当启用数据转换器114时，第二数据D2的大小可小于第一数据D1的大小，且因此可减少在写入第二数据D2时由存储接口IF和/或存储装置120消耗的电力，且可减少在读取存储于存储装置120中的第二数据D2时由存储接口IF和/或存储装置120消耗的电力。
尽管已经参照本发明的示例性实施例具体地示出且描述了本发明概念，但应理解，可在不脱离本公开的精神和范围的情况下在其中进行形式以及细节上的各种变化。

Claims (25)

1.一种数据处理装置，被配置成经由存储接口与存储装置通信，所述数据处理装置包括：
至少一个数据处理器，被配置成产生第一数据；
数据转换器，被配置成从所述第一数据产生写入到所述存储装置的第二数据；以及
控制器，被配置成启用所述数据转换器以产生大小小于所述第一数据的大小的所述第二数据，以降低所述存储装置或所述存储接口中的至少一个的功耗。
2.根据权利要求1所述的数据处理装置，其中所述控制器还被配置成停用所述数据转换器以产生与所述第一数据相同的所述第二数据，以提高所述数据处理装置的性能。
3.根据权利要求1所述的数据处理装置，还包括查找表，所述查找表存储关于由所述存储装置或所述存储接口中的至少一个通过与所述第一数据相同的所述第二数据消耗的第一电力的信息，
其中所述控制器被配置成基于关于所述第一电力的所述信息来控制所述数据转换器。
4.根据权利要求3所述的数据处理装置，还包括被配置成产生所述第一数据的多个处理器，
其中所述信息包括片段，且每一片段分别对应于所述多个处理器，且
所述控制器被配置成基于所述信息的所述片段来控制所述数据转换器。
5.根据权利要求1所述的数据处理装置，还包括查找表，所述查找表来存储关于由所述存储装置或所述存储接口中的至少一个通过大小小于所述第一数据的大小的所述第二数据消耗的第一电力的信息，
其中所述控制器被配置成基于关于所述第一电力的所述信息来控制所述数据转换器。
6.根据权利要求5所述的数据处理装置，其中所述数据转换器被配置成根据多种转换方法中的一种从所述第一数据产生所述第二数据，
所述信息包括分别对应于所述多种转换方法的片段，且
所述控制器被配置成基于所述信息的所述片段来控制所述数据转换器。
7.根据权利要求1所述的数据处理装置，其中所述控制器接收指示所述数据处理装置的功率模式的模式信号，且被配置成基于所述模式信号来控制所述数据转换器。
8.根据权利要求7所述的数据处理装置，其中所述数据转换器被配置成根据多种转换方法中的一种从所述第一数据产生所述第二数据，且
所述控制器还接收指示所述多种转换方法中的一种的类型信号且被配置成还基于所述类型信号来控制所述数据转换器。
9.根据权利要求1所述的数据处理装置，其中所述控制器被配置成获得对应于所述存储装置或所述存储接口的所述功耗中的至少一个的存储功率信息，且被配置成基于所述存储功率信息控制所述数据转换器。
10.根据权利要求1所述的数据处理装置，其中所述控制器被配置成获得对应于所述存储接口的可用带宽的接口带宽信息，且被配置成当所述可用带宽小于提前设置的值时启用所述数据转换器。
11.根据权利要求1所述的数据处理装置，其中所述控制器被配置成获得对应于所述存储装置的可用空间的存储空间信息，且被配置成当所述可用空间小于提前设置的参考值时启用所述数据转换器。
12.根据权利要求1所述的数据处理装置，其中所述数据转换器被配置成通过基于映射表将所述第一数据映射到所述第二数据来产生所述第二数据。
13.根据权利要求1所述的数据处理装置，其中所述数据转换器被配置成通过减小所述第一数据的位宽来产生所述第二数据。
14.根据权利要求1所述的数据处理装置，其中所述数据转换器被配置成通过穿刺所述第一数据来产生所述第二数据。
15.一种数据处理装置，被配置成处理通过通信信道传输的信号，所述数据处理装置包括：
数据处理器，被配置成通过处理通过所述通信信道传输的所述信号来产生第一数据；
数据转换器，被配置成从所述第一数据产生经由存储接口写入到存储装置的第二数据，被配置成在启用时产生大小小于所述第一数据的大小的所述第二数据，且配置成在停用时产生与所述第一数据相同的所述第二数据；以及
控制器，被配置成基于信道信息控制所述数据转换器，所述信道信息通过处理通过所述通信信道传输的所述信号获得。
16.根据权利要求15所述的数据处理装置，还包括符号检测器，被配置成从通过所述通信信道传输的所述信号中提取符号，
其中所述数据处理器包括重新传输合成器，所述重新传输合成器被配置成从所述提取符号产生对数似然比作为所述第一数据。
17.根据权利要求15所述的数据处理装置，其中所述控制器被配置成从通过所述通信信道传输的所述信号中提取指示功率模式的模式信息，且被配置成基于所述模式信息来控制所述数据转换器。
18.根据权利要求17所述的数据处理装置，其中所述模式信息包括块错误率，且
所述控制器被配置成获得所述块错误率且被配置成基于所述块错误率来控制所述数据转换器。
19.根据权利要求17所述的数据处理装置，其中所述模式信息包括数据解码水平，且
所述控制器被配置成基于所述数据解码水平来控制所述数据转换器。
20.一种经由存储接口与存储装置通信的方法，所述方法包括：
产生待存储于所述存储装置中的第一数据；
通过转换所述第一数据来产生第二数据；以及
将所述第二数据写入到所述存储装置，
其中产生所述第二数据包括产生大小小于所述第一数据的大小的所述第二数据以降低所述存储装置或所述存储接口中的至少一个的功耗。
21.根据权利要求20所述的方法，其中产生所述第二数据包括产生与所述第一数据相同的所述第二数据以将所述第一数据写入到所述存储装置。
22.根据权利要求20所述的方法，其中产生所述第二数据包括：
参考提前存储的信息，所述信息关于所述存储装置或所述存储接口的至少一个的所述功耗；以及
基于提前存储的所述信息确定所述第二数据的大小。
23.根据权利要求20所述的方法，还包括获得指示功率模式的模式信息，
其中产生所述第二数据包括基于所述模式信息来确定所述第二数据的大小。
24.根据权利要求20所述的方法，还包括获得内部信息，所述内部信息包括以下信息中的至少一种：对应于所述存储装置或所述存储接口中的至少一个的功耗的存储功率信息、对应于所述存储接口的可用带宽的接口带宽信息、以及对应于所述存储装置的可用空间的存储空间信息，
其中产生所述第二数据包括基于所述内部信息来确定所述第二数据的大小。
25.根据权利要求20所述的方法，其中产生所述大小小于所述第一数据的所述大小的所述第二数据包括以下中的至少一个：
基于映射表将所述第一数据映射到所述第二数据；
减小所述第一数据的位宽；以及
穿刺所述第一数据。
CN201910550561.1A 2018-09-21 2019-06-24 数据处理装置和与存储装置通信的方法 Pending CN110941574A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020180114372A KR20200034499A (ko) 2018-09-21 2018-09-21 메모리 장치와 통신하는 데이터 처리 장치 및 방법
KR10-2018-0114372 2018-09-21

Publications (1)

Publication Number Publication Date
CN110941574A true CN110941574A (zh) 2020-03-31

Family

ID=69725335

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910550561.1A Pending CN110941574A (zh) 2018-09-21 2019-06-24 数据处理装置和与存储装置通信的方法

Country Status (5)

Country Link
US (2) US11048319B2 (zh)
KR (1) KR20200034499A (zh)
CN (1) CN110941574A (zh)
DE (1) DE102019114808A1 (zh)
TW (1) TWI811396B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200034499A (ko) * 2018-09-21 2020-03-31 삼성전자주식회사 메모리 장치와 통신하는 데이터 처리 장치 및 방법

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102597910A (zh) * 2009-09-09 2012-07-18 弗森-艾奥公司 存储设备中用于功率减小管理的装置、系统及方法
CN103270488A (zh) * 2010-12-22 2013-08-28 英特尔公司 用于改善平台的重新开始时间的方法和装置
CN105103144A (zh) * 2013-03-15 2015-11-25 美光科技公司 用于存储器的自适应控制的设备及方法
CN105556421A (zh) * 2013-09-20 2016-05-04 高通股份有限公司 使用动态存储i/o调整大小来节约存储功率的系统和方法
US20160148670A1 (en) * 2014-11-20 2016-05-26 Qualcomm Incorporated Systems and methods for reducing volatile memory standby power in a portable computing device
CN105679364A (zh) * 2014-12-08 2016-06-15 桑迪士克技术有限公司 具有软解码优化的可重写多比特非易失性存储器
US20180052785A1 (en) * 2016-08-22 2018-02-22 Qualcomm Incorporated Low power data transfer for memory subsystem

Family Cites Families (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5524248A (en) * 1993-07-06 1996-06-04 Dell Usa, L.P. Random access memory power management system
US7190284B1 (en) * 1994-11-16 2007-03-13 Dye Thomas A Selective lossless, lossy, or no compression of data based on address range, data type, and/or requesting agent
US7590095B2 (en) 2000-02-14 2009-09-15 Qualcomm Incorporated Method and apparatus for power control of multiple channels in a wireless communication system
GB2382956B (en) 2001-12-05 2006-03-01 Ipwireless Inc Method and arrangement for power control
US7460032B2 (en) * 2005-10-27 2008-12-02 Evault, Inc. Methods and apparatus for performing adaptive compression
US20070291571A1 (en) * 2006-06-08 2007-12-20 Intel Corporation Increasing the battery life of a mobile computing system in a reduced power state through memory compression
JP4779127B2 (ja) * 2007-11-15 2011-09-28 ソニー株式会社 無線通信装置、プログラム、および無線通信方法
WO2009078006A2 (en) * 2007-12-18 2009-06-25 Densbits Technologies Ltd. Apparatus for coding at a plurality of rates in multi-level flash memory systems, and methods useful in conjunction therewith
KR101398200B1 (ko) * 2008-03-18 2014-05-26 삼성전자주식회사 메모리 장치 및 인코딩/디코딩 방법
WO2009132425A1 (en) 2008-04-29 2009-11-05 Jamie Hackett Wireless control system using variable power dual modulation transceivers
KR20100104623A (ko) * 2009-03-18 2010-09-29 삼성전자주식회사 데이터 처리 시스템 및 그것의 부호율 제어 스킴
EP2553986B1 (en) 2010-04-01 2016-09-07 Sun Patent Trust Transmit power control for physical random access channels
RU2531356C2 (ru) 2009-05-07 2014-10-20 Телефонактиеболагет Лм Эрикссон (Пабл) Управление потребляемой мощностью устройства мобильной связи
KR20120059569A (ko) * 2009-08-21 2012-06-08 램버스 인코포레이티드 인-시츄 메모리 어닐링
US8750370B2 (en) * 2009-09-04 2014-06-10 Brocade Communications Systems, Inc. Congestion-adaptive compression
US9349156B2 (en) * 2009-09-25 2016-05-24 Arm Limited Adaptive frame buffer compression
US8737136B2 (en) * 2010-07-09 2014-05-27 Stec, Inc. Apparatus and method for determining a read level of a memory cell based on cycle information
US8832478B2 (en) * 2011-10-27 2014-09-09 Intel Corporation Enabling a non-core domain to control memory bandwidth in a processor
US9117508B2 (en) * 2012-01-19 2015-08-25 Rambus Inc. Integrated circuit with adaptive power state management
US20130290606A1 (en) * 2012-04-30 2013-10-31 Apple Inc. Power management for a system having non-volatile memory
US20130322334A1 (en) * 2012-05-29 2013-12-05 Newport Media, Inc. HARQ Buffer Size Reduction in Wireless Systems for Downlink Shared Channels
US9237519B2 (en) 2013-06-23 2016-01-12 Apple Inc. Managing power consumption of transmission circuitry in a wireless communication device
KR102114388B1 (ko) * 2013-10-18 2020-06-05 삼성전자주식회사 전자 장치의 메모리 압축 방법 및 장치
KR102064889B1 (ko) * 2013-10-22 2020-01-10 삼성전자 주식회사 데이터 압축 레벨을 최적화하는 harq 신호 처리 장치 및 그 처리 방법
US20150121111A1 (en) * 2013-10-24 2015-04-30 Qualcomm Incorporated System and method for providing multi-user power saving codebook optmization
CN105766020B (zh) 2013-10-29 2019-12-31 Lg 电子株式会社 控制传输功率和传输延迟的方法和使用其的通信终端
US20160299844A1 (en) * 2015-04-08 2016-10-13 Sandisk Enterprise Ip Llc Mapping Logical Groups of Data to Physical Locations In Memory
US20160299812A1 (en) * 2015-04-08 2016-10-13 Sandisk Enterprise Ip Llc Device-Specific Variable Error Correction
WO2016210012A1 (en) * 2015-06-22 2016-12-29 Loose Cannon Systems, Inc. Portable group communication device having audio playback and/or phone call capability
US11032031B2 (en) 2016-01-18 2021-06-08 Qualcomm Incorporated HARQ LLR buffer and reordering buffer management
US10222853B2 (en) * 2016-03-03 2019-03-05 Qualcomm Incorporated Power saving techniques for memory systems by consolidating data in data lanes of a memory bus
US10114549B2 (en) * 2016-03-17 2018-10-30 Sandisk Technologies Llc Error correction code processing and data shaping for reducing wear to a memory
US10574270B1 (en) * 2016-11-09 2020-02-25 Seagate Technology Llc Sector management in drives having multiple modulation coding
US10445288B2 (en) * 2017-01-24 2019-10-15 Qualcomm Incorporated Bus encoding using on-chip memory
US10762877B2 (en) * 2017-04-17 2020-09-01 Intel Corporation System, apparatus and method for reducing voltage swing on an interconnect
US10795836B2 (en) * 2017-04-17 2020-10-06 Microsoft Technology Licensing, Llc Data processing performance enhancement for neural networks using a virtualized data iterator
US10521317B1 (en) * 2017-10-26 2019-12-31 EMC IP Holding Company LLC Compressing data to be replicated utilizing a compression method selected based on network behavior
US11169683B2 (en) * 2018-07-17 2021-11-09 Qualcomm Incorporated System and method for efficient scrolling
KR20200034499A (ko) * 2018-09-21 2020-03-31 삼성전자주식회사 메모리 장치와 통신하는 데이터 처리 장치 및 방법
US10942809B2 (en) * 2018-12-20 2021-03-09 Micron Technology, Inc. Changing of error correction codes based on the wear of a memory sub-system

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102597910A (zh) * 2009-09-09 2012-07-18 弗森-艾奥公司 存储设备中用于功率减小管理的装置、系统及方法
CN103270488A (zh) * 2010-12-22 2013-08-28 英特尔公司 用于改善平台的重新开始时间的方法和装置
CN105103144A (zh) * 2013-03-15 2015-11-25 美光科技公司 用于存储器的自适应控制的设备及方法
CN105556421A (zh) * 2013-09-20 2016-05-04 高通股份有限公司 使用动态存储i/o调整大小来节约存储功率的系统和方法
US20160148670A1 (en) * 2014-11-20 2016-05-26 Qualcomm Incorporated Systems and methods for reducing volatile memory standby power in a portable computing device
CN105679364A (zh) * 2014-12-08 2016-06-15 桑迪士克技术有限公司 具有软解码优化的可重写多比特非易失性存储器
US20180052785A1 (en) * 2016-08-22 2018-02-22 Qualcomm Incorporated Low power data transfer for memory subsystem

Also Published As

Publication number Publication date
US11048319B2 (en) 2021-06-29
KR20200034499A (ko) 2020-03-31
TW202013203A (zh) 2020-04-01
US20210286422A1 (en) 2021-09-16
DE102019114808A1 (de) 2020-03-26
US20200097175A1 (en) 2020-03-26
TWI811396B (zh) 2023-08-11

Similar Documents

Publication Publication Date Title
RU2673122C1 (ru) Способ и устройство обработки полярного кода
EP3264611A1 (en) Qc-ldpc coding methods and apparatus
CN110073625B (zh) 混合自动重传请求缓冲区大小设计方法及其设备
US10567116B2 (en) Wireless communication using codebooks from a QC-LDPC code for shorter processing latency and improved decoder throughput efficiency
US20120185665A1 (en) Wirelessly configurable memory device
CN110663205B (zh) 一种数据处理方法及数据处理装置
US20170181104A1 (en) Method and device for encoding in wireless communication system
CN110602787B (zh) 一种发送、接收上行控制信息的方法及装置
JP5533882B2 (ja) 受信機、受信方法及び受信制御プログラム
EP2188898A1 (en) Method for encoding a bit sequence and encoding circuit
US11139918B2 (en) Interleaving method and interleaving apparatus
US10484011B2 (en) Shift-coefficient table design of QC-LDPC code for larger code block sizes in mobile communications
CN109150378B (zh) 一种数据处理方法及数据处理装置
CN110941574A (zh) 数据处理装置和与存储装置通信的方法
US10630455B2 (en) Method and transmitter for non-orthogonal multiple access communication system
WO2021143426A1 (zh) 编码方法及装置、调制编码方法及装置、设备、存储介质
US10484013B2 (en) Shift-coefficient table design of QC-LDPC code for smaller code block sizes in mobile communications
US11166284B2 (en) Data transmission method, terminal, and base station
CN116015535A (zh) 对码字执行检测操作和解调操作的通信设备及其操作方法
CN106688299B (zh) 通信方法、终端设备和基站
US20240078040A1 (en) Tensor memory access based implementation for massive and ultra-massive mimo systems
WO2017028615A1 (en) System and method for representing complex numbers in fused floating point
EP4351097A1 (en) Data transmission method, communication node, and computer readable storage medium
EP4258267A1 (en) Data transmission circuit, data transmission method, and memory
WO2019001515A1 (en) QC-LDPC CODE SHIFT COEFFICIENT TABLE DESIGN FOR LARGER CODE BLOCK SIZES IN MOBILE COMMUNICATIONS

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination