TW202013031A

TW202013031A - 陣列基板

Info

Publication number: TW202013031A
Application number: TW107133081A
Authority: TW
Inventors: 鄭和宜; 羅諺樺; 黃馨諄
Original assignee: 友達光電股份有限公司
Priority date: 2018-09-20
Filing date: 2018-09-20
Publication date: 2020-04-01
Also published as: TWI673551B; CN109493725A

Abstract

一種陣列基板，包括基底、多條第一掃描線、多條第二掃描線以及多個輔助電極。多條第一掃描線配置於基底上。多條第二掃描線配置於基底上，其中各第一掃描線的長度不同於各第二掃描線的長度。多個輔助電極與多條第二掃描線相重疊，其中各輔助電極重疊於各第二掃描線的面積大於各輔助電極重疊於各第一掃描線的面積。

Description

陣列基板

本發明是關於一種陣列基板，且特別是關於一種應用於顯示面板的陣列基板。

隨著日新月異的科技發展，顯示面板於今日社會已是隨處可見，並廣泛的運用在各種電子產品，例如智慧型手機（smart mobile phone）、個人數位助理（Personal Digital Assistant；PDA）、平板電腦（tablet PC）或虛擬實境（Virtual Reality；VR）裝置中。為了滿足使用者的需求，顯示面板通常會與其他元件（例如：擺放喇叭、光學感應元件或鏡頭）相整合。然而，為了與其他元件相整合，在設計上顯示面板的顯示區域通常呈現不規則形狀，因而在進行顯示時，顯示區域內的掃描線容易發生電容不均勻的問題，而影響顯示效果。

本發明之至少一實施方式提供一種陣列基板，其可達到電容補償目的以使掃描線所負載的電容實現均勻性。

本發明之至少一實施方式的陣列基板包括基底、多條第一掃描線、多條第二掃描線以及多個輔助電極。多條第一掃描線配置於基底上。多條第二掃描線配置於基底上，其中各第一掃描線的長度不同於各第二掃描線的長度。多個輔助電極與多條第二掃描線相重疊，其中各輔助電極重疊於各第二掃描線的面積大於各輔助電極重疊於各第一掃描線的面積。

基於上述，在本發明之至少一實施方式的陣列基板中，每一第一掃描線的長度不同於每一第二掃描線的長度，透過每一輔助電極重疊於每一第二掃描線的面積大於每一輔助電極重疊於每一第一掃描線的面積，使得當陣列基板應用於顯示面板進行顯示時，可達到電容補償目的以使第一掃描線及第二掃描線所負載的電容實現均勻性。

為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施方式，並配合所附圖式作詳細說明如下。

在本文中，由「一數值至另一數值」表示的範圍，是一種避免在說明書中一一列舉該範圍中的所有數值的概要性表示方式。因此，某一特定數值範圍的記載，涵蓋該數值範圍內的任意數值以及由該數值範圍內的任意數值界定出的較小數值範圍，如同在說明書中明文寫出該任意數值和該較小數值範圍一樣。

本文使用的「約」、「近似」、「本質上」、或「實質上」包括所述值和在本領域普通技術人員確定的特定值的可接受的偏差範圍內的平均值，考慮到所討論的測量和與測量相關的誤差的特定數量（即，測量系統的限制）。例如，「約」可以表示在所述值的一個或多個標準偏差內，或例如±30%、±20%、±15%、±10%、±5%內。再者，本文使用的「約」、「近似」、「本質上」、或「實質上」可依量測性質、切割性質或其它性質，來選擇較可接受的偏差範圍或標準偏差，而可不用一個標準偏差適用全部性質。

應當理解，當諸如層、膜、區域或基板的元件被稱為在另一元件「上」或「連接到」另一元件時，其可以直接在另一元件上或與另一元件連接，或者中間元件可以也存在。相反，當元件被稱為「直接在另一元件上」或「直接連接到」另一元件時，不存在中間元件。如本文所使用的，「連接」可以指物理及/或電性連接。再者，「電性連接」可為二元件間存在其它元件。

應當理解，儘管術語「第一」、「第二」、「第三」等在本文中可以用於描述各種元件、部件、區域、層及/或部分，但是這些元件、部件、區域、及/或部分不應受這些術語的限制。這些術語僅用於將一個元件、部件、區域、層或部分與另一個元件、部件、區域、層或部分區分開。因此，下面討論的「第一元件」、「部件」、「區域」、「層」或「部分」可以被稱為第二元件、部件、區域、層或部分而不脫離本文的教導。

此外，諸如「下」和「上」的相對術語可在本文中用於描述一個元件與另一元件的關係，如圖所示。應當理解，相對術語旨在包括除了圖中所示的方位之外的裝置的不同方位。例如，如果一個附圖中的裝置翻轉，則被描述為在其他元件的「下」側的元件將被定向在其他元件的「上」側。因此，示例性術語「下」可以包括「下」和「上」的取向，取決於附圖的特定取向。

除非另有定義，本文使用的所有術語（包括技術和科學術語）具有與任何所屬技術領域中具有通常知識者通常理解的相同的含義。將進一步理解的是，諸如在通常使用的字典中定義的那些術語應當被解釋為具有與它們在相關技術和本發明的上下文中的含義一致的含義，並且將不被解釋為理想化的或過度正式的意義，除非本文中明確地這樣定義。

圖1是依照本發明的一實施方式的陣列基板的上視示意圖。圖2是圖1中的區域K的放大示意圖。

請同時參照圖1及圖2，陣列基板10可包括基底100、多條第一掃描線SL1、多條第二掃描線SL2以及多個輔助電極110。在本實施方式中，陣列基板10可選擇性地更包括多條資料線DL以及多個畫素單元U。

在本實施方式中，基底100具有連接於側邊S的缺口O。如此一來，若將陣列基板10應用於顯示面板時，可以將其他的元件（例如：擺放喇叭、光學感應元件或鏡頭）配置於缺口O處，藉此使得陣列基板10可以與其他的元件整合。另外，由於基底100具有缺口O，基底100為不規則（或稱為異形）基底。在本實施方式中，基底100的材質可為玻璃、石英或有機聚合物。在本實施方式中，如圖1所示，缺口O的輪廓呈類似於矩形，但本發明並不限於此。在其他實施方式中，缺口O的輪廓可以依據設計上的需求而加以調整，舉例而言：缺口O的輪廓可成類似於圓形，或者缺口O的邊角可以為弧角。

在本實施方式中，多條第一掃描線SL1及多條第二掃描線SL2配置於基底100上。在本實施方式中，每一第二掃描線SL2的長度不同於每一第一掃描線SL1的長度。如圖1所示，每一第二掃描線SL2具有鄰近於缺口O的四個彎折C，因此每一第二掃描線SL2的長度大於每一第一掃描線SL1的長度。雖然圖1揭示每一第二掃描線SL2具有鄰近於缺口O的四個彎折C，但本發明並不限制每一第二掃描線SL2所具有的彎折C的數量，根據實際上陣列基板10的架構、需求等，每一第二掃描線SL2只要具有鄰近於缺口O的至少一彎折C以使每一第二掃描線SL2的長度不同於每一第一掃描線SL1的長度即落入本發明範疇。

基於導電性的考量，多條第一掃描線SL1及多條第二掃描線SL2一般是使用金屬材料來製作。然而，本發明並不限於此，根據其他實施方式，多條第一掃描線SL1及多條第二掃描線SL2也可以使用例如合金、金屬材料之氮化物、金屬材料之氧化物、金屬材料之氮氧化物、非金屬但具導電特性的材料、或是其它合適的材料。另外，在本實施方式中，多條第一掃描線SL1及多條第二掃描線SL2分別可為單層或多層結構。

在本實施方式中，多條資料線DL配置於基底100上。在本實施方式中，多條資料線DL中的一部分資料線DL與多條第一掃描線SL1彼此相交，且另一部分資料線DL與多條第一掃描線SL1及多條第二掃描線SL2彼此相交。然而，本發明並不限於此。在其他實施方式中，多條資料線DL可都與多條第一掃描線SL1及多條第二掃描線SL2彼此相交。

基於導電性的考量，多條資料線DL一般是使用金屬材料來製作。然而，本發明並不限於此，根據其他實施方式，多條資料線DL也可以使用例如合金、金屬材料之氮化物、金屬材料之氧化物、金屬材料之氮氧化物、非金屬但具導電特性的材料、或是其它合適的材料。另外，在本實施方式中，多條資料線DL分別可為單層或多層結構。

另外，在本實施方式中，多條資料線DL與多條第一掃描線SL1及多條第二掃描線SL2可位於不相同的膜層，且多條資料線DL與多條第一掃描線SL1及多條第二掃描線SL2之間夾有絕緣層（未繪示）。所述絕緣層（未繪示）可為單層或多層結構，且其材質可為無機材料、有機材料、或其它合適的材料，其中無機材料例如是氧化矽、氮化矽、氮氧化矽、或其它合適的材料；有機材料例如是聚醯亞胺系樹脂、環氧系樹脂、壓克力系樹脂、或其它合適的材料。

在本實施方式中，多個畫素單元U陣列排列於基底100上。在本實施方式中，每一畫素單元U電性連接於多條第一掃描線SL1及多條第二掃描線SL2中的一者以及多條資料線DL中的一者。在本實施方式中，每一個畫素單元U可包括主動元件T和與主動元件T電性連接的畫素電極PE，如圖2所示。主動元件T可以是任何所屬技術領域中具有通常知識者所周知的任一薄膜電晶體，其例如包括閘極、通道層、源極以及汲極（未標示）。畫素電極PE可以是任何所屬技術領域中具有通常知識者所周知的任一畫素電極，其例如是塊狀畫素電極，或是具有狹縫圖案之畫素電極。在本實施方式中，畫素電極PE的材質可包括透明金屬氧化物導電材料，其例如是（但不限於）：銦錫氧化物、銦鋅氧化物、鋁錫氧化物、鋁鋅氧化物、銦鎵鋅氧化物、或是上述至少二者之堆疊層。

在本實施方式中，電性連接於每一第一掃描線SL1的畫素單元U的數量可不同於電性連接於每一第二掃描線SL2的畫素單元U的數量。如圖1所示，每一第二掃描線SL2之鄰近於缺口O的線段處未對應設置畫素單元U（亦即缺口O與第一掃描線SL1之間沒有設置與第二掃描線SL2電性連接的畫素單元U），而第一掃描線SL1之鄰近於缺口O的線段處對應設置與第一掃描線SL1電性連接的畫素單元U，因此電性連接於每一第一掃描線SL1的畫素單元U的數量大於電性連接於每一第二掃描線SL2的畫素單元U的數量。換言之，在本實施方式中，每一第一掃描線SL1與對應的畫素單元U之間產生的電容會大於每一第二掃描線SL2與對應的畫素單元U之間產生的電容。

在本實施方式中，多個輔助電極110配置於基底100上。在本實施方式中，每一輔助電極110可包括主體部110a及連接於主體部110a的多個分支部110b，其中主體部110a沿第一方向Y延伸，每一分支部110b沿第二方向X延伸，第一方向Y與第二方向X相交。如圖2所示，每一輔助電極110的主體部110a以及多個分支部110b共同構成一魚骨狀圖案。在每一輔助電極110中，多個分支部110b是以兩兩成對的形式存在，其中成對的任兩分支部110b分別位於主體部110a相對兩側且彼此相鄰。另外，在每一輔助電極110中，多個分支部110b中之分別位於主體部110a相對兩側且彼此相鄰的兩分支部110b具有相同的長度，但本發明並不限於此。在其他實施方式中，根據實際上陣列基板10的架構、需求等，每一輔助電極110之分別位於主體部110a相對兩側且彼此相鄰的兩分支部110b可具有不相同的長度。

在本實施方式中，每一輔助電極110重疊於每一第二掃描線SL2的面積大於每一輔助電極110重疊於每一第一掃描線SL1的面積。詳細而言，如圖1及圖2所示，每一輔助電極110的主體部110a同時與第一掃描線SL1及第二掃描線SL2重疊，但每一輔助電極110的分支部110b僅重疊於第二掃描線SL2而不重疊於第一掃描線SL1。也就是說，在本實施方式中，每一第一掃描線SL1僅與每一輔助電極110的主體部110a重疊，而每一第二掃描線SL2同時與每一輔助電極110的主體部110a及分支部110b重疊。另一方面，在本實施方式中，每一輔助電極110之分別位於主體部110a相對兩側且彼此相鄰的兩分支部110b重疊於同一條第二掃描線SL2。也就是說，在本實施方式中，每一第二掃描線SL2會與每一輔助電極110的主體部110a及對應的兩個分支部110b重疊。

雖然圖1揭示每一分支部110b與對應的第二掃描線SL2完全重疊，但本發明並不限於此。在其他實施方式中，每一分支部110b可與對應的第二掃描線SL2部分重疊。另外，雖然圖1揭示每一分支部110b的寬度大於對應的第二掃描線SL2的寬度，但本發明並不以此為限。在一實施方式中，每一分支部110b的寬度可實質上等於對應的第二掃描線SL2的寬度。在另一實施方式中，每一分支部110b的寬度可大於對應的第二掃描線SL2的寬度。另外，雖然圖1揭示每一輔助電極110同時與第一掃描線SL1及第二掃描線SL2重疊，但本發明並不限於此。在其他實施方式中，根據實際上陣列基板10的架構、需求等，每一輔助電極110可僅與第二掃描線SL2重疊而不與第一掃描線SL1重疊，亦即每一輔助電極110的主體部110a及分支部110b僅與第二掃描線SL2重疊。在前述情況下，每一輔助電極110重疊於每一第一掃描線SL1的面積為零。

如前文所述，由於每一輔助電極110重疊於每一第二掃描線SL2的面積大於每一輔助電極110重疊於每一第一掃描線SL1的面積，故當陣列基板10應用於顯示面板進行顯示時，每一輔助電極110與每一第二掃描線SL2之間可產生電容，每一輔助電極110與每一第一掃描線SL1之間可產生電容，且每一輔助電極110與每一第二掃描線SL2之間產生的電容大於每一輔助電極110與每一第一掃描線SL1之間產生的電容。換言之，當陣列基板10應用於顯示面板進行顯示時，相較於第一掃描線SL1，輔助電極110可向第二掃描線SL2提供補償電容。如此一來，在電性連接於每一第一掃描線SL1的畫素單元U的數量大於電性連接於每一第二掃描線SL2的畫素單元U的數量的情況下，透過設置輔助電極110以向第二掃描線SL2提供補償電容，陣列基板10中的每一第一掃描線SL1所負載的電容與每一第二掃描線SL2所負載的電容可實質上相當。

雖然圖1揭示陣列基板10包括三條輔助電極110，但本發明並不限制輔助電極110的數量，輔助電極110的數量可根據實際上陣列基板10的架構、需求等進行調整。增加輔助電極110的數量能增加向第二掃描線SL2提供的補償電容。

在本實施方式中，多個輔助電極110與多條資料線DL可屬於同一圖案化膜層。也就是說，在本實施方式中，多個輔助電極110與多條資料線DL是在同一道光罩製程期間形成，多個輔助電極110與多條資料線DL具有實質上相同的材質，且多個輔助電極110與多條第一掃描線SL1及多條第二掃描線SL2之間和多條資料線DL與多條第一掃描線SL1及多條第二掃描線SL2之間夾有同一絕緣層（未繪示）。從另一觀點而言，由於多個輔助電極110可與多條資料線DL一起圖案化成型，故與習知陣列基板相比，雖然陣列基板10新增了多個輔助電極110，但不會增加製程道數。

在本實施方式中，當陣列基板10應用於顯示面板進行顯示時，多個輔助電極110可被提供不同於多條第一掃描線SL1、多條第二掃描線SL2及多條資料線DL的驅動訊號的訊號。在一實施方式中，當陣列基板10應用於顯示面板進行顯示時，每一輔助電極110電性連接至直流電壓。在一實施方式中，當陣列基板10應用於顯示面板進行顯示時，每一輔助電極110電性連接至共用電壓。在一實施方式中，當陣列基板10應用於顯示面板進行顯示時，每一輔助電極110的電壓可為約-6伏至約+6伏。

此外，在本實施方式中，輔助電極110是以新增且無配置驅動訊號的線路的形式設置於陣列基板10中，但本發明並不限於此。在其他實施方式中，在特殊電路設計下，輔助電極110可以是既有的無配置驅動訊號的線路，而非新增的線路，所述特殊電路設計可為於畫素上沿閘極線（Tracking Gate-line in Pixel，TGP）架構，舉例而言，若以解析度為2040*1080*3之顯示面板為例，沿第二方向X排列且屬同一圖案化膜層之導線為1080*3條，所述1080*3條導線包含了1080條資料線DL、2040條閘極訊號傳輸線（gate tracing line）以及120條輔助電極110。

基於上述，在陣列基板10中，每一第一掃描線SL1的長度不同於每一第二掃描線SL2的長度，且每一輔助電極110重疊於每一第二掃描線SL2的面積大於每一輔助電極110重疊於每一第一掃描線SL1的面積，藉此當陣列基板10應用於顯示面板進行顯示時，可達到電容補償目的以使第一掃描線SL1及第二掃描線SL2所負載的電容實現均勻性。

另外，在陣列基板10中，多個輔助電極110與多條資料線DL屬於同一圖案化膜層，藉此陣列基板10可在既有的製程道數下完成多個輔助電極110的製作。

另外，在陣列基板10中，可使多個輔助電極110配置有不同於多條第一掃描線SL1、多條第二掃描線SL2及多條資料線DL的驅動訊號的訊號，藉此當陣列基板10應用於顯示面板進行顯示時，可在不影響多條第一掃描線SL1、多條第二掃描線SL2及多條資料線DL的驅動訊號的情況下，實現電容補償目的。

另外，在陣列基板10中，每一輔助電極110的每一分支部110b與多條第二掃描線SL2中的一者相重疊以增加每一輔助電極110與每一第二掃描線SL2的重疊面積，藉此當陣列基板10應用於顯示面板進行顯示時，可在不影響穿透率的情況下，實現電容補償目的。

另外，在陣列基板10中，基底100具有連接於側邊S的缺口O，藉此陣列基板10可在應用於可與其他的元件整合的顯示面板中的情況下，實現電容補償目的。

另外，在陣列基板10中，多個輔助電極110係對應配置在每一第二掃描線SL2之未對應設置畫素單元U且鄰近於缺口O的線段處，但本發明並不限於此。以下，將參照圖3針對其他的實施型態進行說明。在此必須說明的是，下述實施方式沿用了前述實施方式的元件符號與部分內容，其中採用相同或相似的符號來表示相同或相似的元件，並且省略了相同技術內容的說明。關於省略部分的說明可參考前述實施方式，下述實施方式不再重複贅述。

圖3是依照本發明的另一實施方式的陣列基板的上視示意圖。圖4是圖3中的區域Q的放大示意圖。請同時參照圖3及圖1，圖3的陣列基板20與圖1的陣列基板10相似，差異主要在於：多個輔助電極110所設置的位置，因此以下將針對圖3的陣列基板20與圖1的陣列基板10之間的差異處進行說明，相同或相似的元件以相同或相似的符號表示，並且省略了相同技術內容的說明。關於省略部分的說明可參考前述實施方式。

請同時參照圖3及圖4，在陣列基板20中，多個輔助電極110係對應配置在每一第二掃描線SL2之對應設置有畫素單元U的線段處。詳細而言，在本實施方式中，電性連接到第二掃描線SL2的每一畫素單元U係位於相鄰設置的資料線DL與輔助電極110之間。其餘部分請參考前述實施方式，在此不贅述。

另外，在陣列基板20中，多個輔助電極110僅對應每一第二掃描線SL2之對應設置有畫素單元U的線段處設置，但本發明並不限於此。在其他實施方式中，多個輔助電極110中的一部分輔助電極110對應每一第二掃描線SL2之對應設置有畫素單元U的線段處設置，而另一部分輔助電極110對應每一第二掃描線SL2之未對應設置畫素單元U的線段處設置。缺口O與第一掃描線SL1之間舉例係不設置任何輔助電極110。

另外，在陣列基板20中，每一第二掃描線SL2具有鄰近於缺口O的彎折C，亦即每一第二掃描線SL2係沿著缺口O的邊緣設置，但本發明並不限於此。以下，將參照圖5及圖6針對其他的實施型態進行說明。在此必須說明的是，下述實施方式沿用了前述實施方式的元件符號與部分內容，其中採用相同或相似的符號來表示相同或相似的元件，並且省略了相同技術內容的說明。關於省略部分的說明可參考前述實施方式，下述實施方式不再重複贅述。

圖5是依照本發明的另一實施方式的陣列基板的上視示意圖。請同時參照圖5及圖3，圖5的陣列基板30與圖3的陣列基板20相似，差異主要在於：多條第二掃描線SL2的佈局方式，因此以下將針對圖5的陣列基板30與圖3的陣列基板20之間的差異處進行說明，相同或相似的元件以相同或相似的符號表示，並且省略了相同技術內容的說明。關於省略部分的說明可參考前述實施方式。

請參照圖5，在陣列基板30中，缺口O是位於多條第二掃描線SL2中的兩者之間。在本實施方式中，多條第二掃描線SL2僅配置在缺口O的兩側。在本實施方式中，第二掃描線SL2之驅動方式舉例係為雙邊驅動。另外，在本實施方式中，每一第二掃描線SL2的長度小於每一第一掃描線SL1的長度，藉此使得電性連接於每一第一掃描線SL1的畫素單元U的數量大於電性連接於每一第二掃描線SL2的畫素單元U的數量。其餘部分請參考前述實施方式，在此不贅述。

圖6是依照本發明的另一實施方式的陣列基板的上視示意圖。請同時參照圖6及圖3，圖6的陣列基板40與圖3的陣列基板20相似，差異主要在於：多條第二掃描線SL2的佈局方式，因此以下將針對圖6的陣列基板40與圖3的陣列基板20之間的差異處進行說明，相同或相似的元件以相同或相似的符號表示，並且省略了相同技術內容的說明。關於省略部分的說明可參考前述實施方式。

請參照圖6，在陣列基板40中，多條第二掃描線SL2區分為兩組，其中第一組包括多條第二掃描線SL2a，第二組包括多條第二掃描線SL2b。

在本實施方式中，每一第二掃描線SL2a具有鄰近於缺口O的四個彎折Ca，因此每一第二掃描線SL2a的長度大於每一第一掃描線SL1的長度。雖然圖6揭示每一第二掃描線SL2a具有鄰近於缺口O的四個彎折Ca，但本發明並不限制每一第二掃描線SL2a所具有的彎折Ca的數量，根據實際上陣列基板10的架構、需求等，每一第二掃描線SL2a只要具有鄰近於缺口O的至少一彎折Ca以使每一第二掃描線SL2a的長度不同於每一第一掃描線SL1的長度即落入本發明範疇。另外，雖然圖6揭示陣列基板40包括兩條第二掃描線SL2a，但本發明並不限制第二掃描線SL2a的數量，根據實際上陣列基板40的架構、需求等，陣列基板40可具有三條以上的第二掃描線SL2a。

另外，如圖6所示，畫素單元U未對應設置在每一第二掃描線SL2a之鄰近於缺口O的線段處，因此電性連接於每一第一掃描線SL1的畫素單元U的數量大於電性連接於每一第二掃描線SL2a的畫素單元U的數量。

另外，在本實施方式中，缺口O是位於多條第二掃描線SL2b之間。換言之，在本實施方式中，多條第二掃描線SL2分別位於缺口O的兩側。與第二掃描線SL2b電性連接之畫素單元U舉例係位於第二掃描線SL2a之外側且不位於缺口O和第二掃描線SL2a之間。雖然圖6揭示陣列基板40包括兩條第二掃描線SL2b，但本發明並不限制第二掃描線SL2b的數量，根據實際上陣列基板40的架構、需求等，陣列基板40可具有三條以上的第二掃描線SL2b，且缺口O是位於所述第二掃描線SL2b中的相對兩者之間。

在本實施方式中，每一第二掃描線SL2a的長度為L1，每一第二掃描線SL2b的長度為L2，每一第一掃描線SL1的長度為L3，且L1＞L3＞L2。從另一觀點而言，由於每一第二掃描線SL2b的長度小於每一第一掃描線SL1的長度，使得電性連接於每一第一掃描線SL1的畫素單元U的數量大於電性連接於每一第二掃描線SL2b的畫素單元U的數量。

另外，在本實施方式中，每一輔助電極110的主體部110a同時與第一掃描線SL1、第二掃描線SL2a及第二掃描線SL2b重疊，而每一輔助電極110的分支部110b僅重疊於對應的第二掃描線SL2a或者對應的第二掃描線SL2b而不重疊於第一掃描線SL1。也就是說，在本實施方式中，每一輔助電極110重疊於每一第二掃描線SL2a的面積大於每一輔助電極110重疊於每一第一掃描線SL1的面積，且每一輔助電極110重疊於每一第二掃描線SL2b的面積大於每一輔助電極110重疊於每一第一掃描線SL1的面積。

另外，在陣列基板40中，多個輔助電極110僅對應每一第二掃描線SL2a及每一第二掃描線SL2b之對應設置有畫素單元U的線段處設置，但本發明並不限於此。在其他實施方式中，多個輔助電極110中的一部分輔助電極110對應每一第二掃描線SL2a及每一第二掃描線SL2b之對應設置有畫素單元U的線段處設置，而另一部分輔助電極110對應每一第二掃描線SL2a之未對應設置畫素單元U的線段處設置。其餘部分請參考前述實施方式，在此不贅述。

另外，在前述陣列基板10、陣列基板20、陣列基板30及陣列基板40中，缺口O係連接於側邊S，但本發明並不限於此。以下，將參照圖7~圖10針對其他的實施型態進行說明。在此必須說明的是，下述實施方式沿用了前述實施方式的元件符號與部分內容，其中採用相同或相似的符號來表示相同或相似的元件，並且省略了相同技術內容的說明。關於省略部分的說明可參考前述實施方式，下述實施方式不再重複贅述。

圖7是依照本發明的另一實施方式的陣列基板的上視示意圖。請同時參照圖7及圖1，圖7的陣列基板50與圖1的陣列基板10相似，差異主要在於：缺口O所設置的位置，因此以下將針對圖7的陣列基板50與圖1的陣列基板10之間的差異處進行說明，相同或相似的元件以相同或相似的符號表示，並且省略了相同技術內容的說明。關於省略部分的說明可參考前述實施方式。

請參照圖7，在陣列基板50中，缺口O不連接於側邊S。換言之，在本實施方式中，缺口O屬於封閉式缺口，且位於基底100之中，多個畫素單元U舉例係圍繞缺口O。另外，雖然圖7揭示多條第二掃描線SL2皆沿著缺口O的下側邊緣設置，但本發明並不限於此。在一實施方式中，多條第二掃描線SL2皆可沿著缺口O的上側邊緣設置。在另一實施方式中，多條第二掃描線SL2中的一部分第二掃描線SL2可沿著缺口O的下側邊緣設置，而另一部分第二掃描線SL2則可沿著缺口O的上側邊緣設置。其餘部分請參考前述實施方式，在此不贅述。

圖8是依照本發明的另一實施方式的陣列基板的上視示意圖。請同時參照圖8及圖3，圖8的陣列基板60與圖3的陣列基板20相似，差異主要在於：缺口O所設置的位置，因此以下將針對圖8的陣列基板60與圖3的陣列基板20之間的差異處進行說明，相同或相似的元件以相同或相似的符號表示，並且省略了相同技術內容的說明。關於省略部分的說明可參考前述實施方式。

請參照圖8，在陣列基板60中，缺口O不連接於側邊S。換言之，在本實施方式中，缺口O屬於封閉式缺口，且位於基底100之中，多個畫素單元U舉例係圍繞缺口O。另外，雖然圖8揭示多條第二掃描線SL2皆沿著缺口O的下側邊緣設置，但本發明並不限於此。在一實施方式中，多條第二掃描線SL2皆可沿著缺口O的上側邊緣設置。在另一實施方式中，多條第二掃描線SL2中的一部分第二掃描線SL2可沿著缺口O的下側邊緣設置，而另一部分第二掃描線SL2則可沿著缺口O的上側邊緣設置。其餘部分請參考前述實施方式，在此不贅述。

圖9是依照本發明的另一實施方式的陣列基板的上視示意圖。請同時參照圖9及圖5，圖9的陣列基板70與圖5的陣列基板30相似，差異主要在於：缺口O所設置的位置，因此以下將針對圖9的陣列基板70與圖5的陣列基板30之間的差異處進行說明，相同或相似的元件以相同或相似的符號表示，並且省略了相同技術內容的說明。關於省略部分的說明可參考前述實施方式。

請參照圖9，在陣列基板70中，缺口O不連接於側邊S。換言之，在本實施方式中，缺口O屬於封閉式缺口，且位於基底100之中，多個畫素單元U舉例係圍繞缺口O。其餘部分請參考前述實施方式，在此不贅述。

圖10是依照本發明的另一實施方式的陣列基板的上視示意圖。請同時參照圖10及圖6，圖10的陣列基板80與圖6的陣列基板40相似，差異主要在於：缺口O所設置的位置，因此以下將針對圖10的陣列基板80與圖6的陣列基板40之間的差異處進行說明，相同或相似的元件以相同或相似的符號表示，並且省略了相同技術內容的說明。關於省略部分的說明可參考前述實施方式。

請參照圖10，在陣列基板80中，缺口O不連接於側邊S。換言之，在本實施方式中，缺口O屬於封閉式缺口，且位於基底100之中，多個畫素單元U舉例係圍繞缺口O。另外，雖然圖10揭示多條第二掃描線SL2a皆沿著缺口O的下側邊緣設置，但本發明並不限於此。在一實施方式中，多條第二掃描線SL2a皆可沿著缺口O的上側邊緣設置。在另一實施方式中，多條第二掃描線SL2a中的一部分第二掃描線SL2a可沿著缺口O的下側邊緣設置，而另一部分第二掃描線SL2a則可沿著缺口O的上側邊緣設置。其餘部分請參考前述實施方式，在此不贅述。

綜上所述，在本發明之至少一實施方式的陣列基板中，每一第一掃描線的長度不同於每一第二掃描線的長度，且每一輔助電極重疊於每一第二掃描線的面積大於每一輔助電極重疊於每一第一掃描線的面積，藉此當陣列基板應用於顯示面板進行顯示時，可達到電容補償目的以使第一掃描線及第二掃描線所負載的電容實現均勻性。

雖然本發明已以實施方式揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。

10、20、30、40、50、60、70、80:陣列基板100:基底110:輔助電極110a:主體部110b:分支部C、Ca:彎折DL:資料線K、Q:區域O:缺口PE:畫素電極S:側邊SL1:第一掃描線SL2、SL2a、SL2b:第二掃描線T:主動元件U:畫素單元X:第二方向Y:第一方向

圖1是依照本發明的一實施方式的陣列基板的上視示意圖。圖2是圖1中的區域K的放大示意圖。圖3是依照本發明的另一實施方式的陣列基板的上視示意圖。圖4是圖3中的區域Q的放大示意圖。圖5是依照本發明的另一實施方式的陣列基板的上視示意圖。圖6是依照本發明的另一實施方式的陣列基板的上視示意圖。圖7是依照本發明的另一實施方式的陣列基板的上視示意圖。圖8是依照本發明的另一實施方式的陣列基板的上視示意圖。圖9是依照本發明的另一實施方式的陣列基板的上視示意圖。圖10是依照本發明的另一實施方式的陣列基板的上視示意圖。

10:陣列基板

100:基底

110:輔助電極

110a:主體部

110b:分支部

C:彎折

DL:資料線

K:區域

O:缺口

S:側邊

SL1:第一掃描線

SL2:第二掃描線

U:畫素單元

X:第二方向

Y:第一方向

Claims

一種陣列基板，包括：一基底；多條第一掃描線，配置於該基底上；多條第二掃描線，配置於該基底上，其中各該第一掃描線的長度不同於各該第二掃描線的長度；以及多個輔助電極，與該些第二掃描線相重疊，其中各該輔助電極重疊於各該第二掃描線的面積大於各該輔助電極重疊於各該第一掃描線的面積。
如申請專利範圍第1項所述的陣列基板，其中各該輔助電極包括：一主體部，沿一第一方向延伸；以及多個分支部，連接於該主體部，其中各該分支部沿一第二方向延伸，該第一方向與該第二方向相交。
如申請專利範圍第2項所述的陣列基板，其中各該輔助電極之該主體部以及該些分支部共同構成一魚骨狀圖案，且分別位於該主體部相對兩側之該些分支部之兩相鄰者係具有相同的長度且重疊於同一條第二掃描線。
如申請專利範圍第3項所述的陣列基板，其中各該輔助電極之該些分支部係不重疊於各該第一掃描線。
如申請專利範圍第1項所述的陣列基板，其中：該基底具有一側邊及一缺口，該缺口連接於該側邊；以及各該第二掃描線具有鄰近於該缺口的至少一彎折。
如申請專利範圍第1項所述的陣列基板，其中該基底具有一側邊及一缺口，該缺口連接於該側邊，且該缺口位於該些第二掃描線中之兩者之間。
如申請專利範圍第1項所述的陣列基板，其中：該基底具有一側邊及一缺口，該缺口連接於該側邊；該些第二掃描線區分為一第一組及一第二組，其中，該第一組中的各該第二掃描線的長度為L1，且該第一組中的各該第二掃描線具有鄰近於該缺口的至少一彎折；以及該第二組中的各該第二掃描線的長度為L2，且該缺口位於該第二組中之該些第二掃描線中之兩者之間；以及各該第一掃描線的長度為L3，且L1＞L3＞L2。
如申請專利範圍第1項所述的陣列基板，其中：該基底具有一側邊及一缺口，該缺口不連接於該側邊；以及各該第二掃描線具有鄰近於該缺口的至少一彎折。
如申請專利範圍第1項所述的陣列基板，其中該基底具有一側邊及一缺口，該缺口不連接於該側邊，且該缺口位於該些第二掃描線中之兩者之間。
如申請專利範圍第1項所述的陣列基板，其中：該基底具有一側邊及一缺口，該缺口不連接於該側邊；該些第二掃描線區分為一第一組及一第二組，其中，該第一組中的各該第二掃描線的長度為L1，且該第一組中的各該第二掃描線具有鄰近於該缺口的至少一彎折；以及該第二組中的各該第二掃描線的長度為L2，且該缺口位於該第二組中之該些第二掃描線中的兩條第二掃描線之間；以及各該第一掃描線的長度為L3，且L1＞L3＞L2。
如申請專利範圍第1項所述的陣列基板，其中各該輔助電極的電壓為-6伏至+6伏。
如申請專利範圍第1項所述的陣列基板，更包括：多條資料線，與該些第一掃描線彼此相交，其中該些輔助電極與該些資料線屬於同一圖案化膜層。