TW202011596A - 磁性記憶裝置 - Google Patents

磁性記憶裝置 Download PDF

Info

Publication number
TW202011596A
TW202011596A TW108101779A TW108101779A TW202011596A TW 202011596 A TW202011596 A TW 202011596A TW 108101779 A TW108101779 A TW 108101779A TW 108101779 A TW108101779 A TW 108101779A TW 202011596 A TW202011596 A TW 202011596A
Authority
TW
Taiwan
Prior art keywords
magnet
memory device
magnetic memory
strong magnet
layer
Prior art date
Application number
TW108101779A
Other languages
English (en)
Other versions
TWI692095B (zh
Inventor
渡邉大輔
永瀬俊彦
Original Assignee
日商東芝記憶體股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商東芝記憶體股份有限公司 filed Critical 日商東芝記憶體股份有限公司
Publication of TW202011596A publication Critical patent/TW202011596A/zh
Application granted granted Critical
Publication of TWI692095B publication Critical patent/TWI692095B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H10N50/85—Magnetic active materials
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1653—Address circuits or decoders
    • G11C11/1655—Bit-line or column circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1653—Address circuits or decoders
    • G11C11/1657—Word-line or row circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1659—Cell access
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1673—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1675—Writing or programming circuits or methods
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/10—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having two electrodes, e.g. diodes or MIM elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
    • H10B61/22—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)

Abstract

實施形態之磁性記憶裝置具備磁阻效應元件。上述磁阻效應元件包含：第1強磁體；第2強磁體；上述第1強磁體與上述第2強磁體之間之第1非磁體；第2非磁體，其相對於上述第1強磁體而與上述第1非磁體為相反側；及第3非磁體，其相對於上述第2非磁體而與上述第1強磁體為相反側。上述第2非磁體包含稀土類氧化物，上述第3非磁體包含釕(Ru)或鉬(Mo)。

Description

磁性記憶裝置
實施形態主要是關於一種磁性記憶裝置。
已知有具有磁阻效應元件之磁性記憶裝置。
實施形態提供一種能夠提高穿隧磁阻比及磁各向異性之磁性記憶裝置。
實施形態之磁性記憶裝置具備磁阻效應元件。上述磁阻效應元件包含：第1強磁體；第2強磁體；上述第1強磁體與上述第2強磁體之間之第1非磁體；第2非磁體，其相對於上述第1強磁體而與上述第1非磁體為相反側；及第3非磁體，其相對於上述第2非磁體而與上述第1強磁體為相反側。上述第2非磁體包含稀土類氧化物，上述第3非磁體包含釕(Ru)或鉬(Mo)。
以下，參照圖式對實施形態進行說明。再者，於以下之說明中，對於具有相同功能及構成之構成要素標註共通之參照符號。又，於區分具有共通之參照符號之複數種構成要素之情形時，對該共通之參照符號標註角標而加以區分。再者，於無須對複數種構成要素特別區分之情形時，對該複數種構成要素僅標註共通之參照符號，而不標註角標。此處，角標不限於下標或上標，例如包括在參照符號之末尾所添加之小寫字母、及表示序列之索引等。
1.第1實施形態 對第1實施形態之磁性記憶裝置進行說明。第1實施形態之磁性記憶裝置例如包含使用藉由磁穿隧接面(MTJ：Magnetic Tunnel Junction)而具有磁阻效應(Magnetoresistive effect)之元件(亦稱為MTJ元件、或magnetoresistive effect element)作為記憶元件之垂直磁化方式之磁性記憶裝置(MRAM：Magnetoresistive Random Access Memory)。
1.1關於構成 首先，對第1實施形態之磁性記憶裝置之構成進行說明。
1.1.1關於磁性記憶裝置之構成 圖1係表示第1實施形態之磁性記憶裝置之構成之方塊圖。如圖1所示，磁性記憶裝置1具備記憶胞陣列10、列選擇電路11、行選擇電路12、解碼電路13、寫入電路14、讀出電路15、電壓產生電路16、輸入輸出電路17、及控制電路18。
記憶胞陣列10具備分別與列(row)、及行(column)之組建立對應關係之複數個記憶胞MC。具體而言，位於同一列之記憶胞MC連接於同一字元線WL，位於同一行之記憶胞MC連接於同一位元線BL。
列選擇電路11經由字元線WL而與記憶胞陣列10連接。向列選擇電路11供給來自解碼電路13之位址ADD之解碼結果(行位址)。列選擇電路11將與基於位址ADD之解碼結果之列對應之字元線WL設定為選擇狀態。以下，設定為選擇狀態之字元線WL稱為選擇字元線WL。又，選擇字元線WL以外之字元線WL稱為非選擇字元線WL。
行選擇電路12經由位元線BL而與記憶胞陣列10連接。向行選擇電路12供給來自解碼電路13之位址ADD之解碼結果(列位址)。行選擇電路12將基於位址ADD之解碼結果之行設定為選擇狀態。以下，設定為選擇狀態之位元線BL稱為選擇位元線BL。又，選擇位元線BL以外之位元線BL稱為非選擇位元線BL。
解碼電路13對來自輸入輸出電路17之位址ADD進行解碼。解碼電路13將位址ADD之解碼結果供給至列選擇電路11、及行選擇電路12。位址ADD包含要被選擇之列位址、及行位址。
寫入電路14進行資料向記憶胞MC之寫入。寫入電路14例如包含寫入驅動器(未圖示)。
讀出電路15進行資料自記憶胞MC之讀出。讀出電路15例如包含感測放大器(未圖示)。
電壓產生電路16係使用自磁性記憶裝置1之外部(未圖示)提供之電源電壓而產生用於記憶胞陣列10之各種動作的電壓。例如，電壓產生電路16產生寫入動作時所需之各種電壓，並輸出至寫入電路14。又，例如電壓產生電路16產生讀出動作時所需之各種電壓，並輸出至讀出電路15。
輸入輸出電路17將來自磁性記憶裝置1之外部之位址ADD傳送至解碼電路13。輸入輸出電路17將來自磁性記憶裝置1之外部之指令CMD傳送至控制電路18。輸入輸出電路17於磁性記憶裝置1之外部與控制電路18之間收發各種控制信號CNT。輸入輸出電路17將來自磁性記憶裝置1之外部之資料DAT傳送至寫入電路14，將自讀出電路15傳送之資料DAT輸出至磁性記憶裝置1之外部。
控制電路18基於控制信號CNT及指令CMD對磁性記憶裝置1內之列選擇電路11、行選擇電路12、解碼電路13、寫入電路14、讀出電路15、電壓產生電路16、及輸入輸出電路17之動作進行控制。
1.1.2關於記憶胞陣列之構成 其次，利用圖2，對第1實施形態之磁性記憶裝置之記憶胞陣列之構成進行說明。圖2係表示第1實施形態之磁性記憶裝置之記憶胞陣列之構成的電路圖。於圖2中，將字元線WL藉由包括2個小寫字母(“u”及“d”)及索引(“＜＞”)之角標分類來表示。
如圖2所示，記憶胞MC(MCu及MCd)於記憶胞陣列10內呈矩陣狀配置，且與複數條位元線BL(BL＜0＞、BL＜1＞、…、BL＜N＞)中之1條和複數條字元線WLd(WLd＜0＞、WLd＜1＞、…、WLd＜M＞)和WLu(WLu＜0＞、WLu＜1＞、…、WLu＜M＞)中之1條之組建立對應關係(M及N為任意之整數)。即，記憶胞MCd＜i、j＞(0≦i≦M、0≦j≦N)連接於字元線WLd＜i＞與位元線BL＜j＞之間，記憶胞MCu＜i、j＞連接於字元線WLu＜i＞與位元線BL＜j＞之間。
再者，角標之“d”與“u”分別便於識別例如相對於位元線BL而設置於下方者、及設置於上方者。下文，對記憶胞陣列10之立體之構造之例進行敍述。
記憶胞MCd＜i、j＞包含串聯連接之選擇器SELd＜i、j＞及磁阻效應元件MTJd＜i、j＞。記憶胞MCu＜i、j＞包含串聯連接之選擇器SELu＜i、j＞及磁阻效應元件MTJu＜i、j＞。
選擇器SEL具有作為開關之功能，該開關於對所對應之磁阻效應元件MTJ進行資料寫入及讀出時，控制對磁阻效應元件MTJ之電流供給。更具體而言，例如，某記憶胞MC內之選擇器SEL於施加於該記憶胞MC之電壓低於閾值電壓Vth之情形時，作為電阻值較大之絕緣體而阻斷電流(成為斷開狀態)，於超過閾值電壓Vth之情形時，作為電阻值較小之導電體而使電流流動(成為導通狀態)。即，選擇器SEL具有無關於流動之電流之方向而根據施加於記憶胞MC之電壓之大小切換使電流流動抑或是將其阻斷的功能。
選擇器SEL例如亦可為兩端子間開關元件。於施加於兩端子間之電壓為閾值以下之情形時，該開關元件為“高電阻”狀態，例如電性非導通狀態。於施加於兩端子間之電壓為閾值以上之情形時，開關元件變為“低電阻”狀態，例如電性導通狀態。開關元件亦可無論電壓為何種極性均具有該功能。於該開關元件中，包含選自由碲(Te)、硒(Se)及硫(S)所組成之群中之至少1種以上之硫族元素。或者，亦可包含含有上述硫族元素之化合物即硫化物。於該開關元件中，除此以外亦可包含選自由硼(B)、鋁(Al)、鎵(Ga)、銦(In)、碳(C)、矽(Si)、鍺(Ge)、錫(Sn)、砷(As)、磷(P)、及銻(Sb)所組成之群中之至少1種以上之元素。
磁阻效應元件MTJ可藉由利用選擇器SEL來控制供給之電流而將電阻值切換為低電阻狀態與高電阻狀態。磁阻效應元件MTJ係作為可藉由該電阻狀態之變化而寫入資料，且可非揮發地保存並讀出所寫入之資料之記憶元件而發揮功能。
其次，利用圖3，對記憶胞陣列10之剖面構造進行說明。圖3表示關於第1實施形態之磁性記憶裝置之記憶胞陣列之沿著字元線之剖面構造的一例。
如圖3所示，磁性記憶裝置1設置於半導體基板20上。於以下之說明中，將與半導體基板20之表面平行之面設為XY平面，將與XY平面垂直之方向設為Z方向。又，將沿著字元線WL之方向設為X方向，將沿著位元線BL之方向設為Y方向。
於半導體基板20之上表面上例如設置作為字元線WLd而發揮功能之複數條導電體21。複數條導電體21例如沿著Y方向並列設置，且各者沿著X方向延伸。於圖3中，示出複數條導電體21中之1條。於1條導電體21之上表面上例如沿著X方向並列設置作為磁阻效應元件MTJd而發揮功能之複數個元件22。即，於1條導電體21共通連接沿著X方向並列之複數個元件22。於複數個元件22之各者之上表面上設置作為選擇器SELd而發揮功能之元件23。於複數個元件23之各者之上表面上設置作為位元線BL而發揮功能之導電體24。複數條導電體24例如沿著X方向並列設置，且各者沿著Y方向延伸。即，於1條導電體24共通連接沿著Y方向並列之複數個元件23。
於複數條導電體24之各者之上表面上設置作為磁阻效應元件MTJu而發揮功能之複數個元件25。即，於1條導電體24共通連接沿著Y方向並列之複數個元件25。元件25例如具有與元件22相同之功能構成。於複數個元件25之各者之上表面上設置作為選擇器SELu而發揮功能之元件26。元件26例如具有與元件23相同之功能構成。於沿著X方向並列之複數個元件26之各者之上表面上共通連接作為字元線WLu而發揮功能之1條導電體27。並且，將此種導電體27沿著Y方向並列設置複數條。複數條導電體27之各者例如沿著X方向延伸。
藉由如上所述般構成，記憶胞陣列10成為對於1條位元線BL對應有2條字元線WLd及WLu之組之構造。並且，記憶胞陣列10具有將記憶胞MCd設置於字元線WLd與位元線BL之間，且將記憶胞MCu設置於位元線BL與字元線WLu之間之積層型交叉點構造。於圖3中所示出之積層型交叉點構造中，將記憶胞MCd與下層建立對應關係，將記憶胞MCu與上層建立對應關係。即，共通連接於1條位元線BL之2個記憶胞MC中之設置於位元線BL之上層的記憶胞MC對應於標註有角標“u”之記憶胞MCu，設置於下層之記憶胞MC對應於標註有角標“d”之記憶胞MCd。
再者，於圖3之例中，導電體21、元件22及23、導電體24、元件25及26、以及導電體27係以相互接觸之方式示出，但並不限於此，亦可於各要素間介置其他要素而設置。
1.1.3關於磁阻效應元件之構成 其次，利用圖4，對第1實施形態之磁性記憶裝置之磁阻效應元件之構成進行說明。圖4係表示第1實施形態之磁性記憶裝置之磁阻效應元件之構成的剖視圖。於圖4中，例如示出沿著與Z方向垂直之平面(例如XZ平面)將圖3所示之磁阻效應元件MTJ(即元件22或25)截斷而得之剖面的一例。
如圖4所示，元件22及25之各者包含作為頂層TOP(Top layer)而發揮功能之非磁體31、作為頂蓋層CAP(Cap layer)而發揮功能之非磁體32、作為記憶層SL(Storage layer)而發揮功能之強磁體33、作為隧道勢壘層TB(Tunnel barrier layer)而發揮功能之非磁體34、作為參照層RL(Reference layer)而發揮功能之強磁體35、作為間隔層SP(Spacer layer)而發揮功能之非磁體36、作為位移消除層SCL(Shift cancelling layer)而發揮功能之強磁體37、及作為緩衝層BUF(Buffer layer)而發揮功能之非磁體38。
元件22例如自字元線WLd側朝向位元線BL側(於Z軸方向上)，按照非磁體38、強磁體37、非磁體36、強磁體35、非磁體34、強磁體33、非磁體32、及非磁體31之順序將複數種材料積層。元件25例如自位元線BL側朝向字元線WLu側(於Z軸方向上)，按照非磁體38、強磁體37、非磁體36、強磁體35、非磁體34、強磁體33、非磁體32、及非磁體31之順序將複數種材料積層。元件22及25例如作為構成元件22及25之磁體之磁化方向分別朝向相對於膜面垂直之方向之垂直磁化型MTJ元件而發揮功能。
非磁體31為非磁性之導電膜，且具有作為於磁阻效應元件MTJ之第1端提高與位元線BL或字元線WL之電性連接性之上部電極(top electrode)的功能。又，非磁體31不具有特定之結晶結構(具有非晶結構)，且包含例如選自釕(Ru)、及鉬(Mo)中之至少1種元素。於在非磁體31中包含鉬(Mo)之情形時，亦可於非磁體31中進而包含硼(B)、矽(Si)、或碳(C)等類金屬(metalloid)，使得其保持非晶狀態。非磁體31例如可具有0.5奈米以上且3奈米以下之膜厚。
非磁體32為非磁性之稀土類氧化物(Rare-earth oxide)，且具有於磁阻效應元件MTJ之製造過程中，抑制非磁體31內所包含之材料向強磁體33之擴散，並且吸收自強磁體33擴散之硼(B)等元素之功能。非磁體32例如包含選自釔(Y)、鑭(La)、釹(Nd)、釤(Sm)、鈧(Sc)、銪(Eu)、釓(Gd)、鋱(Tb)、及鏑(Dy)中之至少1種稀土類元素之氧化物。又，非磁體32亦可如上所述般進而包含作為自強磁體33內吸收之元素之硼(B)。又，非磁體32亦可進而包含作為自強磁體33內吸收之更多元素之鐵(Fe)或鈷(Co)。再者，非磁體32亦可無關於有無自強磁體33之擴散而於成膜時預先添加鐵(Fe)。非磁體32例如可具有0.5奈米以上且2奈米以下(更理想為0.7奈米以上且1.3奈米以下)之膜厚。
藉由如上所述般構成，非磁體31可提高作為上述上部電極之功能，此外還可提高非磁體32之元素吸收功能。即，非磁體31可與非磁體32一同有助於去除強磁體33之結晶化時不需要之元素。
強磁體33具有強磁性，且具有易於向與膜面垂直之方向磁化之軸向。強磁體33具有朝向位元線BL側、字元線WL側之任一方向之磁化方向。強磁體33例如可包含鈷鐵硼(CoFeB)或硼化鐵(FeB)，且具有體心立方(bcc：Body-centered cubic)系結晶結構。強磁體33例如可具有1奈米以上且3奈米以下(更理想為1奈米以上且2奈米以下)之膜厚。再者，強磁體33不限於上述層之單層構造，亦可為多層構造。
非磁體34為非磁性之絕緣膜，例如包含氧化鎂(MgO)。非磁體34設置於強磁體33與強磁體35之間，且與該等2個強磁體一同形成磁穿隧接面。
強磁體35具有強磁性，且具有易於向與膜面垂直之方向磁化之軸向。強磁體35具有朝向位元線BL側、字元線WL側之任一方向之磁化方向。強磁體35例如包含鈷鐵硼(CoFeB)或硼化鐵(FeB)。強磁體35之磁化方向被固定，於圖4之例中係朝向強磁體37之方向。再者，所謂「磁化方向被固定」係指磁化方向不會因可使強磁體33之磁化方向反轉之大小之電流(自旋力矩)而發生變化。
再者，於圖4中，雖省略圖示，但強磁體35亦可為包含複數層之積層體。具體而言，例如，構成強磁體35之積層體亦可為於上述包含鈷鐵硼(CoFeB)或硼化鐵(FeB)之界面層之強磁體37側之面上介隔非磁性之導電體進而積層強磁體之構造。構成強磁體35之積層體內之非磁性之導電體例如可包含選自鉭(Ta)、鉿(Hf)、鎢(W)、鋯(Zr)、鉬(Mo)、鈮(Nb)、及鈦(Ti)中之至少1種金屬。構成強磁體35之積層體內之進一步之強磁體例如可包含選自鈷(Co)與鉑(Pt)之多層膜(Co/Pt多層膜)、鈷(Co)與鎳(Ni)之多層膜(Co/Ni多層膜)、及鈷(Co)與鈀(Pd)之多層膜(Co/Pd多層膜)中之至少1種人工晶格。
非磁體36為非磁性之導電膜，例如包含選自釕(Ru)、鋨(Os)、銥(Ir)、釩(V)、及鉻(Cr)中之至少1種元素。
強磁體37具有強磁性，且具有易於向與膜面垂直之方向磁化之軸向。強磁體37例如包含選自鈷鉑(CoPt)、鈷鎳(CoNi)、及鈷鈀(CoPd)中之至少1種合金。強磁體37亦可與強磁體35同樣地，為包含複數層之積層體。於該情形時，強磁體37例如可包含選自鈷(Co)與鉑(Pt)之多層膜(Co/Pt多層膜)、鈷(Co)與鎳(Ni)之多層膜(Co/Ni多層膜)、及鈷(Co)與鈀(Pd)之多層膜(Co/Pd多層膜)中之至少1種人工晶格。
強磁體37具有朝向位元線BL側、字元線WL側之任一方向之磁化方向。強磁體37之磁化方向被固定，於圖4之例中，係朝向強磁體35之方向。再者，所謂「磁化方向被固定」係指磁化方向不會因可使強磁體33之磁化方向反轉之大小之電流(自旋力矩)而發生變化。
強磁體35及37係藉由非磁體36而反強磁性耦合。即，強磁體35及37係以具有相互反平行之磁化方向之方式耦合。因此，於圖4之例中，強磁體35之磁化方向朝向強磁體37之方向。將此種強磁體35、非磁體36、及強磁體37之耦合構造稱為SAF(Synthetic Anti-Ferromagnetic，合成反強磁性)構造。藉此，強磁體37可抵消強磁體35之漏磁場對強磁體33之磁化方向所帶來之影響。因此，強磁體33抑制了因強磁體35之漏磁場等所導致之外界因素而於磁化之反轉容易度上產生非對稱性(即，磁化之方向反轉時之反轉容易度於自一側向另一側反轉之情形與向其相反方向反轉之情形不同)。
非磁體38為非磁性之導電膜，且具有作為於磁阻效應元件MTJ之第2端提高與位元線BL或字元線WL之電性連接性之下部電極(bottom electrode)的功能。又，非磁體38例如包含高熔點金屬。所謂高熔點金屬，例如表示熔點較鐵(Fe)及鈷(Co)高之材料，例如包含選自鋯(Zr)、鉿(Hf)、鎢(W)、鉻(Cr)、鉬(Mo)、鈮(Nb)、鈦(Ti)、鉭(Ta)、釩(V)、釕(Ru)、及鉑(Pt)中之至少1種元素。
於第1實施形態中，採用自旋注入寫入方式，該自旋注入寫入方式係使寫入電流直接於此種磁阻效應元件MTJ流動，藉由該寫入電流將自旋力矩注入至記憶層SL及參照層RL，並對記憶層SL之磁化方向及參照層RL之磁化方向進行控制。磁阻效應元件MTJ可根據記憶層SL與參照層RL之磁化方向之相對關係為平行抑或是反平行，而採取低電阻狀態及高電阻狀態之任一種。
若於磁阻效應元件MTJ中向圖4中之箭頭A1之方向即自記憶層SL朝向參照層RL之方向流動某大小之寫入電流Iw0，則記憶層SL與參照層RL之磁化方向之相對關係成為平行。於該平行狀態之情形時，磁阻效應元件MTJ之電阻值變為最低，磁阻效應元件MTJ設定為低電阻狀態。該低電阻狀態被稱為「P(Parallel，並聯)狀態」，例如被規定為資料“0”之狀態。
又，若於磁阻效應元件MTJ中向圖4中之箭頭A2之方向即自記憶層SL朝向參照層RL之方向(與箭頭A1相同之方向)流動較寫入電流Iw0大之寫入電流Iw1，則記憶層SL與參照層RL之磁化方向之相對關係成為反平行。於該反平行狀態之情形時，磁阻效應元件MTJ之電阻值變為最高，磁阻效應元件MTJ設定為高電阻狀態。該高電阻狀態被稱為「AP(Anti-Parallel，反並聯)狀態」，例如被規定為資料“1”之狀態。
再者，於以下之說明中，按照上述資料之規定方法進行說明，但資料“1”及資料“0”之規定方法並不限於上述例。例如亦可將P狀態規定為資料“1”，將AP狀態規定為資料“0”。
1.2關於製造方法 其次，對第1實施形態之磁性記憶裝置之磁阻效應元件之製造方法進行說明。
圖5～圖7、及圖9係用以說明第1實施形態之磁性記憶裝置之磁阻效應元件之製造方法的模式圖。於圖5～圖7、及圖9中，為了便於說明，示出磁阻效應元件MTJ中之構成頂層TOP、頂蓋層CAP、記憶層SL、及隧道勢壘層TB之各層，省略其他層。
於圖5中，示出將作為磁阻效應元件MTJ而發揮功能之預定之各種材料積層之後且進行退火處理之前之狀態。於圖6中，示出圖5之狀態之後且退火處理中之狀態。於圖7中，示出圖6之後且退火處理結束之後之狀態。於圖9中，示出圖7之後且藉由進行磁化處理而具備作為記憶層SL之功能之狀態。
又，圖8係用以說明第1實施形態之磁性記憶裝置之磁阻效應元件之組成的圖解。於圖8中，將橫軸設為Z方向之距離，將縱軸設為強度而示出藉由電子能量損耗分光法(EELS：Electron energy loss spectroscopy)所測量出之結果的一例，且示出退火處理結束之後之磁阻效應元件之組成的一部分。更具體而言，於圖8中，作為組成之一部分，將硼(B)表示為較粗之實線，將鎂(Mg)表示為較細之單點鏈線，將氧(O)表示為較細之實線。又，於圖8中，以較細之虛線表示非磁體32內所包含之稀土類元素(於圖8中，表示為稀土類)，以較粗之虛線表示作為非磁體31內所包含之金屬之一例之釕(Ru)。
以下，沿著圖5～圖7、及圖9之各狀態依序進行說明。
如圖5所示，將非磁體34、強磁體33、非磁體32、及非磁體31依該順序進行積層。非磁體34於氧化鎂(MgO)之情形時，係以具有膜面配向為(001)面之氯化鈉(NaCl)結晶結構之狀態進行積層，強磁體33係以非晶狀態進行積層。
其次，如圖6所示，對在圖5中積層之各層進行退火處理。具體而言，藉由在特定之期間對各層自外部施加熱(例如400℃以下之範圍)，而將強磁體33自非晶狀態轉換為結晶質。此處，非磁體34可起到控制強磁體33之結晶結構之配向之作用。即，強磁體33可將非磁體34作為晶種而使結晶結構成長。藉此，強磁體33配向為與非磁體34之結晶面相同之結晶面，而成為bcc系結晶結構。
再者，於以下之說明中，施加400℃以下之熱之退火處理相對於施加高於400℃之熱的「相對高溫之退火處理」而言，亦稱為「相對低溫之退火處理」。
如上所述之退火處理之間，各層內所包含之元素可擴散至周圍之其他層。具體而言，例如，於退火處理中，非磁體31內所包含之釕(Ru)等金屬可向周圍之層擴散。非磁體32對此種非磁體31內之元素擴散並進入至強磁體33內之情況進行抑制。藉此，能夠抑制強磁體33內之雜質增加，從而能夠促進強磁體33之優質之結晶化。
又，於退火處理中，強磁體33內所包含之硼(B)可擴散至周圍之層。此處，成膜時強磁體33中所包含之硼(B)可能於強磁體33之結晶化時過量。因此，為使強磁體33成為優質之結晶結構，理想為強磁體33藉由退火處理而使硼(B)充分地擴散。如上所述，非磁體32由於具有易於吸收強磁體33內之硼(B)之性質，故而可有助於強磁體33之優質之結晶化。再者，該退火處理時，強磁體33內所包含之鐵(Fe)亦可擴散至非磁體32內。
又，藉由非磁體31設置於非磁體32上之與強磁體33相反之側，能夠提高相對低溫之退火處理中之非磁體32吸收硼(B)的能力。藉此，不使退火處理時之溫度上升至較400℃高之溫度，便可促進強磁體33之結晶化。
其次，如圖7所示，圖6中之退火處理結束。如上所述，強磁體33利用非磁體31及32即便藉由相對低溫之退火亦優質地結晶化為bcc系結晶結構。
更具體而言，如圖8所示，於相對低溫之退火處理結束後，與磁阻效應元件MTJ中所包含之硼(B)對應之強度之曲線於設置強磁體33之區域中不具有波峰。又，關於與硼(B)對應之強度，設置非磁體32之區域較設置強磁體33之區域大。如此，可知藉由上述相對低溫之退火處理，成膜時強磁體33內大量包含之硼(B)被吸收至非磁體32內。
其次，如圖9所示，對在圖7中退火處理結束之各層進行磁化處理。具體而言，藉由對各層自外部向特定之方向(未圖示)施加可使強磁體33磁化之程度之大小的磁場，而使強磁體33磁化。藉此，強磁體33成為可發揮作為記憶層SL之功能之狀態。
以上，磁阻效應元件MTJ之製造結束。
1.3關於本實施形態之效果 根據第1實施形態，於作為記憶層SL而發揮功能之強磁體33上，且於與作為隧道勢壘層TB而發揮功能之非磁體34相反之側設置作為頂蓋層CAP而發揮功能之非磁體32。非磁體32包含稀土類氧化物。藉此，退火處理時，可將強磁體33中所包含之硼(B)拉出，藉由自與非磁體34之界面起之磊晶配向可使強磁體33優質地結晶化。因此，能夠提高強磁體33之垂直磁各向異性、及穿隧磁阻比(TMR比：Tunnel magnetoresistive ratio)。
又，於非磁體32上，且於與強磁體33相反之側設置作為頂層TOP而發揮功能之非磁體31。非磁體31包含選自釕(Ru)及鉬(Mo)中之至少1種元素。藉此，即便藉由相對低溫之退火處理亦可充分地獲得利用上述非磁體32所得之硼(B)自強磁體33拉出之效果。因此，可藉由相對低溫之退火處理提高強磁體33之垂直磁各向異性、及穿隧磁阻比。
以下，對藉由將上述元素應用於非磁體31所得之效果具體地進行說明。
圖10係用以說明第1實施形態之磁性記憶裝置之磁阻效應元件之磁各向異性的圖解。於圖10中，示出進行相對低溫(即400℃以下)之退火處理後之磁阻效應元件MTJ中記憶層SL的垂直磁各向異性根據頂層TOP中所包含之元素如何變化。
於圖10之例中，垂直磁各向異性係藉由橫軸取記憶層SL之磁化Mst(記憶層SL之飽和磁化Ms與膜厚t之積)且縱軸取各向異性磁場Hk而進行評價。垂直磁各向異性之大小例如可能和磁化Mst與各向異性磁場Hk之積相關。即，於圖10中，自左上向右下延伸之線可指各向異性磁場之等高線(contour)。更具體而言，例如，以線L表示將鉬(Mo)應用於頂層TOP之實例中之記憶層SL之垂直磁各向異性的膜厚依存性。並且，與相對於該線L位於右上之點對應之實例係指具有較選擇鉬(Mo)之實例大之垂直磁各向異性的實例，與相對於該線L位於左下之點對應之實例係指具有較選擇鉬(Mo)之實例小之垂直磁各向異性的實例。
如圖10所示，作為應用於頂層TOP之材料而選擇鉿(Hf)、鋱(Tb)、鈧(Sc)、鎢(W)、及鉭(Ta)之實例相較於選擇鉬(Mo)之實例，垂直磁各向異性明顯較小。又，作為應用於頂層TOP之材料而選擇銥(Ir)、釕(Ru)、及鉑(Pt)之實例具有與選擇鉬(Mo)之實例相同或較大之垂直磁各向異性。即，當於頂層TOP中包含銥(Ir)、釕(Ru)、鉑(Pt)或鉬(Mo)時，即便於執行相對低溫之退火處理之情形時，記憶層SL亦可獲得較高之垂直磁各向異性。
圖11係用以說明第1實施形態之磁性記憶裝置之磁阻效應元件之穿隧磁阻比的圖解。於圖11中，針對在頂層TOP中包含有圖10中表示獲得較高之垂直磁各向異性之4種元素之情形的各者，示出進行相對低溫(即400℃以下)之退火處理後之磁阻效應元件MTJ的TMR比。
如圖11所示，於在頂層TOP中包含鉬(Mo)、或釕(Ru)之情形時，磁阻效應元件MTJ之TMR比明顯較於頂層TOP中包含鉑(Pt)或銥(Ir)之情形大。即，當於頂層TOP中包含釕(Ru)、或鉬(Mo)時，即便於執行相對低溫之退火處理之情形時，記憶層SL亦可獲得更高之TMR比。
因此，非磁體31藉由包含選自釕(Ru)及鉬(Mo)中之至少1種元素，即便藉由400℃以下之退火處理亦可獲得較高之垂直磁各向異性及TMR比。
再者，進行相對高溫之退火處理，其結果為，於將參照層RL及位移消除層SCL暴露於高溫環境下之情形時，參照層RL與位移消除層SCL間之反強磁性之耦合可能變差。又，進行相對高溫之退火處理，其結果為，於將選擇器SEL暴露於高溫環境下之情形時，選擇器SEL之性能可能變差。於第1實施形態中，藉由在400℃以下之相對低溫之範圍進行退火處理能夠提高記憶層SL之各特性，因此，能夠抑制如上所述之參照層RL與位移消除層SCL間之耦合或選擇器SEL的性能變差。
2.變化例等 再者，並不限於上述第1實施形態，可進行各種變化。以下，對可應用於上述第1實施形態之若干變化例進行說明。再者，為了便於說明，主要對與第1實施形態之差異點進行說明。
關於上述第1實施形態中所述之磁阻效應元件MTJ，針對將記憶層SL設置於參照層RL之上方之無頂型之情形進行了說明，但亦可為將記憶層SL設置於參照層RL之下方之無底型。
圖12係用以說明第1變化例之磁性記憶裝置之磁阻效應元件之構成的剖視圖。圖12係相對於第1實施形態之圖4中所說明之無頂型磁阻效應元件MTJ，而示出無底型磁阻效應元件MTJ之構成。
如圖12所示，於構成為無底型之情形時，元件22例如自字元線WLd側朝向位元線BL側(於Z軸方向上)，按照作為緩衝層BUF而發揮功能之非磁體31A、作為底層(Under layer)UL而發揮功能之非磁體32A、作為記憶層SL而發揮功能之強磁體33、作為隧道勢壘層TB而發揮功能之非磁體34、作為參照層RL而發揮功能之強磁體35、作為間隔層SP而發揮功能之非磁體36、作為位移消除層SCL而發揮功能之強磁體37、及作為頂蓋層CAP而發揮功能之非磁體38A之順序將複數種材料積層。元件25例如自位元線BL側朝向字元線WLu側(於Z軸方向上)，按照非磁體31A、非磁體32A、強磁體33、非磁體34、強磁體35、非磁體36、強磁體37、及非磁體38A之順序將複數種材料積層。
非磁體31A係與第1實施形態中之圖4中所說明之非磁體31對應，包含非磁性之導電體。具體而言，非磁體31A包含選自釕(Ru)、及鉬(Mo)中之至少1種元素。
非磁體32A係與第1實施形態中之圖4中所說明之非磁體32對應，包含非磁性之導電體。具體而言，非磁體32A包含選自鈧(Sc)、釔(Y)、鑭(La)、釹(Nd)、釤(Sm)、銪(Eu)、釓(Gd)、鋱(Tb)、及鏑(Dy)中之至少1種稀土類元素之氧化物。又，非磁體32A亦可進而包含硼(B)及/或鐵(Fe)。
非磁體38A為非磁性之導電體，例如包含選自鉑(Pt)、鎢(W)、鉭(Ta)、及釕(Ru)中之至少1種元素。
對於其他各層，例如應用與第1實施形態相同之材料。藉由如上所述般構成，即便於無底型之情形時，亦可起到與第1實施形態之情形相同之效果。
又，對上述第1實施形態中所述之記憶胞MC應用兩端子間開關元件作為選擇器SEL之情形進行了說明，但亦可應用MOS(Metal oxide semiconductor，金屬氧化物半導體)電晶體作為選擇器SEL。即，記憶胞陣列並不限於交叉點構造，可應用任意之陣列構造。
圖13係用以說明第2變化例之磁性記憶裝置之記憶胞陣列之構成的電路圖。圖13係與第1實施形態之圖1中所說明之磁性記憶裝置1中之記憶胞陣列10對應。
如圖13所示，記憶胞陣列10A具備分別與列及行建立對應關係之複數個記憶胞MC。並且，位於同一列之記憶胞MC連接於同一字元線WL，位於同一行之記憶胞MC之兩端連接於同一位元線BL及同一源極線/BL。
圖14係用以說明另一第2變化例之磁性記憶裝置之記憶胞之構成的剖視圖。圖14係與第1實施形態之圖3中所說明之記憶胞MC對應。再者，於圖14之例中，記憶胞MC由於未相對於半導體基板積層，故而不標註“u”及“d”等角標。
如圖14所示，記憶胞MC設置於半導體基板40上，且包含選擇電晶體41(Tr)及磁阻效應元件42(MTJ)。選擇電晶體41作為對磁阻效應元件42進行資料寫入及讀出時控制電流之供給及停止之開關而設置。磁阻效應元件42之構成與第1實施形態之圖4或第1變化例之圖12相同。
選擇電晶體41具備作為字元線WL而發揮功能之閘極(導電體43)、及於該閘極之沿著x方向之兩端設置於半導體基板40上之1對源極區域或汲極區域(擴散區域44)。導電體43設置於設在半導體基板40上之作為閘極絕緣膜而發揮功能之絕緣體45上。導電體43例如共通連接於沿著y方向延伸且沿著y方向並列之另一記憶胞MC之選擇電晶體(未圖示)的閘極。導電體43例如沿x方向並列。於設置在選擇電晶體41之第1端之擴散區域44上設置接點46。接點46連接於磁阻效應元件42之下表面(第1端)上。於磁阻效應元件42之上表面(第2端)上設置接點47，於接點47之上表面上連接於作為位元線BL而發揮功能之導電體48。導電體48例如共通連接於沿x方向延伸且沿x方向並列之另一記憶胞之磁阻效應元件(未圖示)之第2端。於設置在選擇電晶體41之第2端之擴散區域44上設置接點49。接點49連接於作為源極線/BL而發揮功能之導電體50之下表面上。導電體50例如共通連接於沿x方向延伸且例如沿x方向並列之另一記憶胞之選擇電晶體(未圖示)之第2端。導電體48及50例如沿y方向並列。導電體48例如位於導電體50之上方。再者，於圖15中，雖被省略，但導電體48及50係相互避開物理及電性干擾而配置。選擇電晶體41、磁阻效應元件42、導電體43、48、及50、以及接點46、47、及49係由層間絕緣膜51被覆。再者，相對於磁阻效應元件42而沿著x方向或y方向並列之另一磁阻效應元件(未圖示)例如設置於同一層上。即，於記憶胞陣列10A內，複數個磁阻效應元件42例如配置於XY平面上。
藉由如上所述般構成，即便於選擇器SEL應用作為三端子間開關之MOS電晶體而非兩端子間開關之情形時，亦能夠起到與第1實施形態相同之效果。
又，關於上述實施形態及變化例中所述之記憶胞MC，對將磁阻效應元件MTJ設置於選擇器SEL之下方之情形進行了說明，但亦可將磁阻效應元件MTJ設置於選擇器SEL之上方。
進而，於上述第1實施形態及各變化例中，作為具備磁阻效應元件之磁性記憶裝置之一例，對具備MTJ元件之磁性記憶裝置進行了說明，但並不限於此。例如，磁性記憶裝置包含需要感測器或媒體等具有垂直磁各向異性之磁性元件之另一裝置。
雖對本發明之若干實施形態進行了說明，但該等實施形態係作為示例而提出者，並非意圖限定發明之範圍。該等實施形態能以其他各種形態實施，可於不脫離發明之主旨之範圍內進行各種省略、替換、變更。該等實施形態或其變化包含於發明之範圍或主旨內，並且包含於申請專利範圍所記載之發明及其均等之範圍。
[相關申請案] 本申請享有以日本專利申請2018-163553號(申請日：2018年8月31日)為基礎申請之優先權。本申請藉由參照該基礎申請而包含基礎申請之全部內容。
1:磁性記憶裝置 10:記憶胞陣列 10A:記憶胞陣列 11:列選擇電路 12:行選擇電路 13:解碼電路 14:寫入電路 15:讀出電路 16:電壓產生電路 17:輸入輸出電路 18:控制電路 20:半導體基板 21:導電體 22:元件 23:元件 24:導電體 25:元件 26:元件 27:導電體 31:非磁體 31A:非磁體 32:非磁體 32A:非磁體 33:強磁體 34:非磁體 35:強磁體 36:非磁體 37:強磁體 38:非磁體 38A:非磁體 40:半導體基板 41(Tr):選擇電晶體 42:磁阻效應元件 43:導電體 44:擴散區域 45:絕緣體 46:接點 47:接點 48:導電體 49:接點 50:導電體 51:層間絕緣膜 A1:箭頭 A2:箭頭 ADD:位址 BL(BL＜0＞、BL＜1＞、…、BL＜N＞):位元線 BUF:緩衝層 CAP:頂蓋層 CNT:控制信號 CMD:指令 DAT:資料 MC、MCd＜0、0＞、MCd＜0、1＞、MCd＜0、N＞、MCd＜1、0＞、MCd＜1、1＞、MCd＜M、0＞、MCd＜M、1＞、MCd＜M、N＞、MCu＜0、0＞、MCu＜0、1＞、MCu＜0、N＞、MCu＜1、0＞、MCu＜1、1＞、MCu＜M、0＞、MCu＜M、1＞、MCu＜M、N＞:記憶胞 MTJ、MTJd、MTJd＜0、0＞、MTJu、MTJu＜0、0＞:磁阻效應元件 RL:參照層 SCL:位移消除層 SELd、SELd＜0、0＞、SELu、SELu＜0、0＞:選擇器 SL:記憶層 SP:間隔層 TB:隧道勢壘層 TOP:頂層 UL:底層 WL、WLd(WLd＜0＞、WLd＜1＞、…、WLd＜M＞)、WLu(WLu＜0＞、WLu＜1＞、…、WLu＜M＞):字元線 X:方向 Y:方向 Z:方向 /BL:源極線
圖1係用以說明第1實施形態之磁性記憶裝置之構成之方塊圖。 圖2係用以說明第1實施形態之磁性記憶裝置之記憶胞陣列之構成的電路圖。 圖3係用以說明第1實施形態之磁性記憶裝置之記憶胞陣列之構成的剖視圖。 圖4係用以說明第1實施形態之磁性記憶裝置之磁阻效應元件之構成的剖視圖。 圖5係用以說明第1實施形態之磁性記憶裝置之磁阻效應元件之製造方法的模式圖。 圖6係用以說明第1實施形態之磁性記憶裝置之磁阻效應元件之製造方法的模式圖。 圖7係用以說明第1實施形態之磁性記憶裝置之磁阻效應元件之製造方法的模式圖。 圖8係用以說明第1實施形態之磁性記憶裝置之磁阻效應元件之組成的圖解(diagram)。 圖9係用以說明第1實施形態之磁性記憶裝置之磁阻效應元件之製造方法的模式圖。 圖10係用以說明第1實施形態之磁性記憶裝置之磁阻效應元件之磁各向異性的圖解。 圖11係用以說明第1實施形態之磁性記憶裝置之磁阻效應元件之穿隧磁阻比的圖解。 圖12係用以說明第1變化例之磁性記憶裝置之磁阻效應元件之構成的剖視圖。 圖13係用以說明第2變化例之磁性記憶裝置之記憶胞陣列之構成的電路圖。 圖14係用以說明第2變化例之磁性記憶裝置之記憶胞之構成的剖視圖。
31:非磁體
32:非磁體
33:強磁體
34:非磁體
35:強磁體
36:非磁體
37:強磁體
38:非磁體
A1:箭頭
A2:箭頭
BUF:緩衝層
CAP:頂蓋層
MTJ:磁阻效應元件
RL:參照層
SCL:位移消除層
SL:記憶層
SP:間隔層
TB:隧道勢壘層
TOP:頂層
X:方向
Y:方向
Z:方向

Claims (18)

  1. 一種磁性記憶裝置，其具備磁阻效應元件， 上述磁阻效應元件包含： 第1強磁體； 第2強磁體； 上述第1強磁體與上述第2強磁體之間之第1非磁體； 第2非磁體，其相對於上述第1強磁體而與上述第1非磁體為相反側；及 第3非磁體，其相對於上述第2非磁體而與上述第1強磁體為相反側； 上述第2非磁體包含稀土類氧化物， 上述第3非磁體包含釕(Ru)或鉬(Mo)。
  2. 如請求項1之磁性記憶裝置，其中 上述第3非磁體進而包含選自硼(B)、矽(Si)、及碳(C)中之至少1種元素。
  3. 如請求項1之磁性記憶裝置，其中 上述第3非磁體具有非晶之結構。
  4. 如請求項1之磁性記憶裝置，其中 上述第3非磁體與上述第2非磁體接觸。
  5. 如請求項1之磁性記憶裝置，其中 上述第3非磁體具有0.5奈米以上且3奈米以下之膜厚。
  6. 如請求項1之磁性記憶裝置，其中 上述第2非磁體包含選自鈧(Sc)、釔(Y)、鑭(La)、釹(Nd)、釤(Sm)、銪(Eu)、釓(Gd)、鋱(Tb)、及鏑(Dy)中之至少1種稀土類元素之氧化物。
  7. 如請求項6之磁性記憶裝置，其中 上述第2非磁體進而包含硼(B)。
  8. 如請求項7之磁性記憶裝置，其中 上述第2非磁體進而包含鐵(Fe)。
  9. 如請求項1之磁性記憶裝置，其中 上述第2非磁體與上述第1強磁體接觸。
  10. 如請求項1之磁性記憶裝置，其中 上述第2非磁體具有0.5奈米以上且2奈米以下之膜厚。
  11. 如請求項10之磁性記憶裝置，其中 上述第2非磁體具有0.7奈米以上且1.3奈米以下之膜厚。
  12. 如請求項1之磁性記憶裝置，其中 上述第1強磁體包含選自鐵(Fe)、鈷(Co)、及鎳(Ni)中之至少1種元素。
  13. 如請求項1之磁性記憶裝置，其中 上述第2強磁體包含選自鐵(Fe)、鈷(Co)、及鎳(Ni)中之至少1種元素。
  14. 如請求項1之磁性記憶裝置，其中 上述第1強磁體具有較上述第2強磁體小之磁化。
  15. 如請求項1之磁性記憶裝置，其中 上述第1強磁體具有1奈米以上且3奈米以下之膜厚。
  16. 如請求項15之磁性記憶裝置，其中 上述第1強磁體具有1奈米以上且2奈米以下之膜厚。
  17. 如請求項1之磁性記憶裝置，其具備記憶胞， 該記憶胞包含上述磁阻效應元件、及與上述磁阻效應元件連接之選擇器。
  18. 如請求項1之磁性記憶裝置，其中 上述第1強磁體、上述第1非磁體、及上述第2強磁體形成磁穿隧接面。
TW108101779A 2018-08-31 2019-01-17 磁性記憶裝置 TWI692095B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2018-163553 2018-08-31
JP2018163553A JP2020035976A (ja) 2018-08-31 2018-08-31 磁気記憶装置

Publications (2)

Publication Number Publication Date
TW202011596A true TW202011596A (zh) 2020-03-16
TWI692095B TWI692095B (zh) 2020-04-21

Family

ID=69642306

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108101779A TWI692095B (zh) 2018-08-31 2019-01-17 磁性記憶裝置

Country Status (4)

Country Link
US (2) US10964883B2 (zh)
JP (1) JP2020035976A (zh)
CN (1) CN110875422B (zh)
TW (1) TWI692095B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI811638B (zh) * 2020-09-08 2023-08-11 日商鎧俠股份有限公司 磁性記憶體

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7055935B2 (ja) * 2019-12-19 2022-04-18 Tdk株式会社 磁気抵抗効果素子および強磁性層の結晶化方法
JP2021144969A (ja) * 2020-03-10 2021-09-24 キオクシア株式会社 磁気記憶装置
JP2022139919A (ja) 2021-03-12 2022-09-26 キオクシア株式会社 メモリデバイス
WO2023276273A1 (ja) 2021-07-01 2023-01-05 ソニーセミコンダクタソリューションズ株式会社 磁気メモリ素子及び半導体装置

Family Cites Families (48)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4406242B2 (ja) * 2003-09-04 2010-01-27 株式会社東芝 磁気メモリ
US7692230B2 (en) * 2006-12-06 2010-04-06 Taiwan Semiconductor Manufacturing Co. Ltd. MRAM cell structure
JP4970113B2 (ja) * 2007-03-30 2012-07-04 株式会社東芝 磁気抵抗素子及び磁気メモリ
US8159870B2 (en) * 2008-04-04 2012-04-17 Qualcomm Incorporated Array structural design of magnetoresistive random access memory (MRAM) bit cells
US8264052B2 (en) * 2008-08-28 2012-09-11 Qualcomm Incorporated Symmetric STT-MRAM bit cell design
US8445979B2 (en) * 2009-09-11 2013-05-21 Samsung Electronics Co., Ltd. Magnetic memory devices including magnetic layers separated by tunnel barriers
US8790798B2 (en) * 2011-04-18 2014-07-29 Alexander Mikhailovich Shukh Magnetoresistive element and method of manufacturing the same
JP2012235015A (ja) 2011-05-06 2012-11-29 Sony Corp 記憶素子及び記憶装置
JP5665707B2 (ja) * 2011-09-21 2015-02-04 株式会社東芝 磁気抵抗効果素子、磁気メモリ及び磁気抵抗効果素子の製造方法
JP5867030B2 (ja) 2011-12-01 2016-02-24 ソニー株式会社 記憶素子、記憶装置
US8981505B2 (en) * 2013-01-11 2015-03-17 Headway Technologies, Inc. Mg discontinuous insertion layer for improving MTJ shunt
US8995181B2 (en) 2013-03-21 2015-03-31 Daisuke Watanabe Magnetoresistive element
US9178137B2 (en) 2013-03-22 2015-11-03 Youngmin EEH Magnetoresistive element and magnetic memory
US9184374B2 (en) 2013-03-22 2015-11-10 Kazuya Sawada Magnetoresistive element
US9269890B2 (en) 2013-03-22 2016-02-23 Masahiko Nakayama Magnetoresistance effect element with shift canceling layer having pattern area greater than that of storage layer
US9172033B2 (en) * 2013-07-03 2015-10-27 Taiwan Semiconductor Manufacturing Company, Ltd. MRAM device and fabrication method thereof
US9178134B2 (en) 2013-08-30 2015-11-03 Masahiko Nakayama Magnetoresistive element and method of manufacturing the same
US9209386B2 (en) 2013-09-06 2015-12-08 Makoto Nagamine Magneto-resistive element having a ferromagnetic layer containing boron
US9142756B2 (en) 2013-09-06 2015-09-22 Makoto Nagamine Tunneling magnetoresistive element having a high MR ratio
US20150069554A1 (en) 2013-09-06 2015-03-12 Masahiko Nakayama Magnetic memory and method of manufacturing the same
US9293695B2 (en) 2013-09-09 2016-03-22 Koji Ueda Magnetoresistive element and magnetic random access memory
US9130143B2 (en) 2013-09-10 2015-09-08 Toshihiko Nagase Magnetic memory and method for manufacturing the same
WO2015136725A1 (en) 2014-03-13 2015-09-17 Daisuke Watanabe Magnetoresistive element
US9705076B2 (en) 2014-03-13 2017-07-11 Kabushiki Kaisha Toshiba Magnetoresistive element and manufacturing method of the same
EP2958108B1 (en) * 2014-06-17 2019-08-28 CROCUS Technology Self-referenced multibit MRAM cell having a synthetic antiferromagnetic storage layer
EP3167449A4 (en) * 2014-07-07 2018-02-28 Intel Corporation Spin-transfer torque memory (sttm) devices having magnetic contacts
US9620561B2 (en) 2014-09-05 2017-04-11 Kabushiki Kaisha Toshiba Magnetoresistive element and manufacturing method thereof
US9640584B2 (en) 2014-10-02 2017-05-02 Kabushiki Kaisha Toshiba Method of manufacturing a magnetoresistive memory device
US9991313B2 (en) 2014-10-02 2018-06-05 Toshiba Memory Corporation Magnetic memory and manufacturing method of the same
US9461240B2 (en) 2015-02-26 2016-10-04 Kabushiki Kaisha Toshiba Magnetoresistive memory device
WO2017052606A1 (en) 2015-09-25 2017-03-30 Intel Corporation Psttm device with free magnetic layers coupled through a metal layer having high temperature stability
US10297745B2 (en) * 2015-11-02 2019-05-21 Globalfoundries Singapore Pte. Ltd. Composite spacer layer for magnetoresistive memory
US9947862B2 (en) 2016-03-14 2018-04-17 Toshiba Memory Corporation Magnetoresistive memory device
US10170519B2 (en) 2016-03-14 2019-01-01 Toshiba Memory Corporation Magnetoresistive element and memory device
US20170263680A1 (en) 2016-03-14 2017-09-14 Kabushiki Kaisha Toshiba Magnetoresistive memory device and manufacturing method of the same
US10475564B2 (en) 2016-06-29 2019-11-12 Taiwan Semiconductor Manufacturing Company, Ltd. Perpendicularly magnetized ferromagnetic layers having an oxide interface allowing for improved control of oxidation
TWI688131B (zh) 2016-09-14 2020-03-11 日商東芝記憶體股份有限公司 半導體裝置
US10263178B2 (en) 2016-09-15 2019-04-16 Toshiba Memory Corporation Magnetic memory device
JP2018163921A (ja) 2017-03-24 2018-10-18 東芝メモリ株式会社 磁気記憶装置
JP2019054054A (ja) 2017-09-13 2019-04-04 東芝メモリ株式会社 磁気装置
JP2019054095A (ja) 2017-09-14 2019-04-04 東芝メモリ株式会社 磁気抵抗素子
WO2019090060A2 (en) * 2017-11-02 2019-05-09 Everspin Technologies, Inc. Magnetoresistive stacks and methods therefor
US10586579B2 (en) * 2018-03-20 2020-03-10 Regents Of The University Of Minnesota Electric field switchable magnetic devices
JP7086664B2 (ja) 2018-03-20 2022-06-20 キオクシア株式会社 磁気装置
JP2020035975A (ja) 2018-08-31 2020-03-05 キオクシア株式会社 磁気記憶装置
JP2020047703A (ja) 2018-09-18 2020-03-26 キオクシア株式会社 磁気記憶装置
JP2020155460A (ja) 2019-03-18 2020-09-24 キオクシア株式会社 磁気記憶装置
JP7204549B2 (ja) 2019-03-18 2023-01-16 キオクシア株式会社 磁気装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI811638B (zh) * 2020-09-08 2023-08-11 日商鎧俠股份有限公司 磁性記憶體

Also Published As

Publication number Publication date
US10964883B2 (en) 2021-03-30
US20210175413A1 (en) 2021-06-10
CN110875422A (zh) 2020-03-10
US11462680B2 (en) 2022-10-04
JP2020035976A (ja) 2020-03-05
CN110875422B (zh) 2023-12-19
US20200075841A1 (en) 2020-03-05
TWI692095B (zh) 2020-04-21

Similar Documents

Publication Publication Date Title
TWI692095B (zh) 磁性記憶裝置
KR102024410B1 (ko) 자기저항 효과 소자 및 자기 메모리
TWI737931B (zh) 磁性裝置及磁性裝置之製造方法
JP7204549B2 (ja) 磁気装置
US10854252B2 (en) Magnetic storage device with a stack of magnetic layers including iron (Fe) and cobalt (co)
US11127445B2 (en) Magnetic device
US11316095B2 (en) Magnetic device which improves write error rate while maintaining retention properties
TWI698865B (zh) 磁性記憶裝置
CN110880344B (zh) 磁存储装置
TWI794931B (zh) 磁性記憶裝置
TW202335324A (zh) 磁性記憶裝置