TW202008861A - 電路封裝的製造方法以及電路封裝 - Google Patents

電路封裝的製造方法以及電路封裝 Download PDF

Info

Publication number
TW202008861A
TW202008861A TW108126061A TW108126061A TW202008861A TW 202008861 A TW202008861 A TW 202008861A TW 108126061 A TW108126061 A TW 108126061A TW 108126061 A TW108126061 A TW 108126061A TW 202008861 A TW202008861 A TW 202008861A
Authority
TW
Taiwan
Prior art keywords
circuit
circuits
circuit package
insulating material
sealing
Prior art date
Application number
TW108126061A
Other languages
English (en)
Inventor
戸川光生
村杉成俊
西山智雄
天沼真司
名児耶友宏
竹森大地
天童一良
濱口宏治
木口一也
小野雄大
Original Assignee
日商日立化成股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商日立化成股份有限公司 filed Critical 日商日立化成股份有限公司
Publication of TW202008861A publication Critical patent/TW202008861A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

一種電路封裝的製造方法，依次包括：在基材上配置電路的步驟、及使用相同的絕緣性材料進行所述電路之間的密封與所述電路的周圍的密封的步驟。

Description

電路封裝的製造方法以及電路封裝
本揭示是有關於一種電路封裝的製造方法以及電路封裝。
伴隨著電子設備的小型化及高功能化的進展，廣泛使用印刷基板作為能夠將電子零件高密度安裝於基板上的電路基板。印刷基板一般是藉由對基板貼附金屬箔，並對其進行蝕刻以加工成所需的電路形狀而製造。
另一方面，伴隨著電子設備的使用環境的多樣化，要求電路基板的電流容量的增大（大電流化）。電路基板的電流容量可藉由加大電路的剖面積（即，加厚電路的厚度）來增大。
作為製造應對大電流化的電路基板的方法，提出有使用藉由金屬板的衝壓加工等而形成的電路的方法（例如，參照專利文獻1）。 [現有技術文獻] [專利文獻]
[專利文獻1]日本專利特開平2-137392號公報
[發明所欲解決之課題] 在專利文獻1所記載的方法中，在將金屬板加工為電路之後首先製作將電路間絕緣的狀態者（電路片（sheet）），將其配置在基板上，使用絕緣性材料將電路的周圍密封而製造電路封裝。因此，需要用以形成電路片的步驟，所以與先前的方法相比，在生產效率的方面存在課題。 而且，利用專利文獻1所記載的方法而製造的電路封裝是利用不同的步驟分別進行電路之間的絕緣與電路的周圍的密封，因此在電路之間的絕緣部與電路的周圍的密封部之間出現界面，自絕緣可靠性的觀點而言有改善的餘地。
鑒於所述情況，本揭示的一態樣的課題在於提供一種可效率良好地製造電流容量大且絕緣可靠性優異的電路封裝的電路封裝的製造方法。本揭示的另一態樣的課題在於提供一種電流容量大且絕緣可靠性優異的電路封裝。 [解決課題之手段]
用以提供所述課題的具體的手段包含以下的實施態樣。 ＜1＞一種電路封裝的製造方法，依次包括：在基材上配置電路的步驟、及使用相同的絕緣性材料進行所述電路之間的密封與所述電路的周圍的密封的步驟。 ＜2＞如＜1＞所述的電路封裝的製造方法，其中所述電路的厚度為350 μm以上。 ＜3＞如＜1＞或＜2＞所述的電路封裝的製造方法，其中所述絕緣性材料的25℃下的彈性模數為5 GPa～25 GPa。 ＜4＞如＜1＞至＜3＞中任一項所述的電路封裝的製造方法，其中所述電路之間的密封與所述電路的周圍的密封是藉由包括向配置有所述電路的模具的內部非加壓地供給所述絕緣性材料的步驟的方法來進行。 ＜5＞如＜4＞所述的電路封裝的製造方法，其中所述電路之間的密封與所述電路的周圍的密封包括將所述絕緣性材料供給至模具的內部後，對所述模具的內部進行減壓的步驟。 ＜6＞一種電路封裝，包括：電路；以及密封部，配置在所述電路之間及所述電路的周圍，由相同的絕緣性材料一併形成。 ＜7＞如＜6＞所述的電路封裝，其中所述電路的厚度為350 μm以上。 ＜8＞如＜6＞或＜7＞所述的電路封裝，其中所述絕緣性材料的25℃下的彈性模數為5 GPa～25 GPa。 [發明的效果]
根據本揭示的一態樣，提供一種可效率良好地製造電流容量大且絕緣可靠性優異的電路封裝的電路封裝的製造方法。根據本揭示的另一態樣，提供一種電流容量大且絕緣可靠性優異的電路封裝。
以下，對用以實施本發明的形態進行詳細說明。但是，本發明並不限定於以下的實施形態。 在以下的實施形態中，其構成要素（亦包括要素步驟等）除了特別明示的情況，並非必須。關於數值及其範圍亦同樣如此，並不限制本發明。 在本揭示中，「步驟」的用語中，除與其他步驟獨立的步驟以外，即便在無法與其他步驟明確區別的情況下，只要達成該步驟的目的，則亦包含該步驟。 在本揭示中，使用「～」所表示的數值範圍中包含「～」的前後所記載的數值分別作為最小值及最大值。 在本揭示中階段性記載的數值範圍中，一個數值範圍內所記載的上限值或下限值亦可置換為其他階段性記載的數值範圍的上限值或下限值。而且，在本揭示中所記載的數值範圍中，該數值範圍的上限值或下限值亦可置換為實施例中所示的值。 在本揭示中，各成分亦可包含多種相當的物質。於在組成物中存在多種相當於各成分的物質的情況下，只要無特別說明，則各成分的含有率或含量是指組成物中所存在的該多種物質的合計含有率或含量。 在本揭示中，關於「層」這一用語，在觀察該層所存在的區域時，除了形成於該區域的整個區域的情況以外，亦包含僅形成於該區域的一部分的情況。 在本揭示中，「積層」這一用語表示將層堆疊，可為將兩層以上的層結合，亦可為使兩層以上的層能夠拆裝。 在本揭示中，在參照圖式來對實施形態進行說明的情況下，該實施形態的構成並不限定於圖式所示的構成。而且，各圖中的構件的大小為概念性，構件間的大小的相對關係並不限定於此。
＜電路封裝的製造方法＞ 本揭示的電路封裝的製造方法依次包括：在基材上配置電路的步驟（電路配置步驟）、及使用相同的絕緣性材料進行所述電路之間的密封與所述電路的周圍的密封的步驟（密封步驟）。
根據所述方法，可效率良好地製造電流容量大的電路封裝。 更具體而言，藉由將未經絕緣的電路而非電路之間經絕緣的狀態的電路片配置在基材上，繼而使用相同的絕緣性材料進行電路之間的密封與所述電路的周圍的密封，而達成了步驟數的減少。 進而，藉由所述方法而製造的電路封裝與利用不同的材料進行電路之間的密封與電路的周圍的密封的情況相比，不會在密封部形成不同材料間的界面，因此絕緣可靠性更優異。
在所述方法中，使用相同的絕緣性材料進行電路之間的密封與所述電路的周圍的密封的步驟較佳為一併進行。更具體而言，較佳為自對電路之間進行密封的步驟的開始起至結束為止的時期與自對電路的周圍進行密封的步驟的開始起至結束為止的時期完全或部分一致。藉由一併進行電路之間的密封與電路的周圍的密封，電路封裝的生產效率進一步提高，界面在密封部的形成進一步得到抑制，而絕緣可靠性進一步提高。
本揭示中「電路之間」是指將構成電路的導體部隔開的空間的部分，「電路的周圍」是指相當於電路的上表面及側面（電路的外周部）的部分。
以下，一面參照圖示一面藉由與先前的方法的比較來說明本揭示的方法。 圖1（a）、圖1（b）是概略性地表示本揭示的電路封裝的製造方法的步驟的圖，圖2（a）、圖2（b）是概略性地表示先前的電路封裝的製造方法的步驟的圖。
在圖1（a）所示的方法中，在基材1上配置電路2，在電路2之上搭載元件3，並利用線4將元件3之間予以連接。電路2之間在此階段尚未被絕緣。
在基材1上配置電路2的方法並無特別限制。就抑制電路2的位置偏移的觀點而言，較佳為如下方法：在將轉印片配置於電路2的與基材1相接側的相反的面的狀態下，將電路2的與轉印片相反側的面配置於基材1，並將轉印片去除的方法。
在圖1（b）所示的方法中，為了向電路2之間及周圍供給絕緣性材料以進行密封而配置了框10。向框10的內部供給絕緣性材料6，以利用絕緣性材料填充電路2之間的空間、與電路2的周圍的空間，並視需要進行絕緣性材料6的硬化處理。
在圖1（a）、圖1（b）所示的方法中，亦可使用臨時基材作為基材1，並在密封後將去除了臨時基材的電路2配置於另一基板上來製作電路封裝。而且，亦可不去除基材1而將其作為電路封裝的一部分（例如絕緣層）來使用。
在圖2（a）所示的方法中，在基材1上配置電路2，在電路2之上搭載元件3，並利用線4將元件3之間予以連接。在電路2之間，為了絕緣而填充有樹脂5。在圖2（a）、圖2（b）所示的方法中，與圖1（a）、圖1（b）所示的方法同樣地，為了對電路2的周圍進行密封而配置有框10。
在圖2（b）所示的方法中，使用在電路2之間填充有樹脂5者（電路片）。電路片的製造步驟省略圖示。例如，是藉由包括如下步驟的方法來進行：準備配置於樹脂片、金屬模具等臨時固定材上的電路的步驟；向所述電路之間填充樹脂的步驟；以及在向所述電路之間填充樹脂的步驟之後，自所述電路除去所述臨時固定材的步驟。
在基材1上配置電路2後，利用絕緣性材料6對電路2的周圍進行密封。此時，由於在電路2之間填充有樹脂5，因此絕緣性材料6不填充至電路2之間。
在圖2（a）、圖2（b）所示的方法中，與圖1（a）、圖1（b）所示的方法同樣地，亦可使用臨時基材作為基材1，並在密封後將去除了臨時基材的電路配置於基板上來製作電路封裝。而且，亦可不去除基材1而將其作為電路封裝的一部分（例如絕緣層）來使用。
如上所述，在圖1（a）、圖1（b）所示的本揭示的方法中，由於是利用絕緣性材料6對電路2之間與周圍進行一併密封，因此無需如圖2（a）、圖2（b）所示的先前的方法般準備電路2之間填充有樹脂5的電路片。而且，由於利用絕緣性材料6對電路2之間與周圍進行一併密封，因此不會如圖2（a）、圖2（b）所示的先前的方法般在填充在電路2之間的樹脂5、與絕緣性材料6之間形成界面。
所述方法中使用的電路的種類並無特別限定。作為電路的材質，可列舉銅、銀、鉻銅、鎢銅、鎳、鍍鎳銅、鋁、表面改質為耐酸鋁（alumite）的鋁等。就導電性的觀點而言，較佳為包含銅。
電路的厚度並無特別限制，可根據電路封裝的用途等來選擇。就電路封裝的大電流化的觀點而言，電路的厚度較佳為350 μm以上，更佳為400 μm以上，進而佳為500 μm以上，尤佳為1000 μm以上。就電路封裝自身的容積的觀點而言，電路的厚度可為5000 μm以下。在厚度因電路的位置而不同的情況下，亦可將在任意選擇的5處所獲得的測定值的算術平均值設為所述值。所述電路的厚度是指電路本身的厚度，在鄰接的構件中埋入有電路的一部分的情況下，所埋入的部分的厚度亦包含於電路的厚度中。
電路封裝中的電路的寬度及長度並無特別限制，可根據電路封裝的用途等來選擇。例如，電路的寬度及長度分別可為350 μm～70000 μm。在寬度或長度因電路封裝的位置而不同的情況下，亦可將在任意選擇的5處所獲得的測定值的算術平均值設為所述值。
電路例如可藉由將金屬板加工成所需形狀的電路的狀態而獲得。加工的方法並無特別限制，可藉由衝壓、切削等公知的方法來進行。
（基材） 作為所述方法中使用的基材，只要是在基材上配置有電路的狀態下能夠對電路之間及電路的周圍進行密封者，則並無特別限制。
基材的厚度並無特別限制，可根據電路的形狀、厚度等來選擇。例如，可為1 μm～150 μm的範圍內。
基材可為在進行了電路之間及電路的周圍的密封後被除去者（臨時基材），亦可為在電路封裝的製造步驟中不除去而成為電路封裝的一部分者。
在基材為臨時基材的情況下，就自電路的除去容易度的觀點而言，臨時基材的與電路接觸的面的算術平均表面粗糙度（Rz）較佳為0.01 μm～30 μm，更佳為0.05 μm～25 μm，進而佳為0.1 μm～20 μm。
本揭示中臨時基材的算術平均表面粗糙度可藉由表面粗糙度測定裝置（例如，形狀解析雷射顯微鏡 VK-X1000（基恩士（KEYENCE）股份有限公司））來測定。
在基材為臨時基材的情況下，就抑制在進行電路之間及電路的周圍的密封的步驟中自電路剝離的觀點而言，較佳為臨時基材的線膨脹係數與電路的線膨脹係數之差小。
臨時基材的線膨脹係數例如較佳為0.1 ppm/K～1000 ppm/K，更佳為5 ppm/K～500 ppm/K，進而佳為10 ppm/K～200 ppm/K。
本揭示中基材或電路的線膨脹係數可藉由使用熱機械分析裝置（例如，熱機械分析計TMA/SS-6000（日立高新技術（Hitachi High-Tech Science）股份有限公司）），根據以一定速度升溫時的測定試樣與標準試樣的熱膨脹量之差對測定試樣的熱膨脹量進行測定而獲得。測定條件例如可如下設定。 負荷：20 g 測定溫度：30℃～280℃ 升溫溫度：5℃/分
在基材為臨時基材的情況下，就自電路的除去容易度的觀點而言，較佳為包含樹脂者。作為包含樹脂的臨時基材，可列舉具有支撐膜、及配置在支撐膜的與電路相接側的接著層的樹脂片。此種樹脂片上電路的配置可藉由使電路接觸樹脂片的接著層，並視需要施加壓力及溫度來進行。樹脂片只要在至少一面即與電路接觸的面具有接著層即可。就自電路的去除容易度的觀點而言，樹脂片較佳為具有可撓性。
樹脂片的支撐膜的材質並無特別限制，較佳為選自由芳香族聚醯亞胺、芳香族聚醯胺、芳香族聚碸、芳香族聚醚碸、聚苯硫醚、芳香族聚醚酮、聚芳酯、芳香族聚醚醚酮及聚對苯二甲酸乙二酯所組成的群組。
作為接著層，可列舉包含熱塑性樹脂的層。具體而言，例如可列舉包含熱塑性樹脂的層，所述熱塑性樹脂具有選自由醯胺基、酯基、醯亞胺基、醚基及磺基所組成的群組中的至少一種。
在接著層中亦可進而賦予接著劑。作為接著劑，可列舉丙烯酸系接著劑、胺基甲酸酯接著劑、矽酮系接著劑等。本揭示中接著劑是指藉由介隔在物體之間而可將物體結合的物質。
樹脂片的接著層的玻璃轉移溫度並無特別限制，較佳為100℃～300℃。玻璃轉移溫度可藉由動態黏彈性測定來測定。 而且，接著層較佳為在自常溫（25℃）進行了加熱時質量減少5質量%的溫度為300℃以上。
所述方法中使用的基材可製作，亦可使用市售能夠獲得者。作為具有支撐膜與接著層的樹脂片，引線框架（lead frame）用固定帶（商品名R-970，巴川製紙所股份有限公司）、一併密封成形用帶（商品名RT-321，日立化成股份有限公司）等可藉由市售而獲得。
（絕緣性材料） 電路之間及電路的周圍的密封中使用的絕緣性材料並無特別限制。例如，亦可包含樹脂。作為樹脂，可列舉：環氧樹脂、酚樹脂、脲樹脂、三聚氰胺樹脂、胺基甲酸酯樹脂、矽酮樹脂、不飽和聚酯樹脂、丙烯酸樹脂等樹脂，較佳為硬化性樹脂。絕緣性材料中所含的樹脂可為一種，亦可為兩種以上。
就電氣絕緣性與接著性的觀點而言，絕緣性材料較佳為包含選自由環氧樹脂、矽酮樹脂、及胺基甲酸酯樹脂所組成的群組中的至少一種，更佳為包含環氧樹脂。
關於絕緣性材料，供給至電路之間與電路的周圍時的狀態可為液狀亦可為固體。本揭示中，樹脂為「液狀」是指在25℃下使用E型黏度計（例如，TV-33（東機產業股份有限公司））在5轉/分（rpm）下測定的黏度為1000 Pa･s以下。絕緣性材料亦可視需要而包含填料等樹脂以外的成分。填料可為粉末狀亦可為纖維狀。
絕緣性材料（包含硬化性樹脂的情況下為絕緣性材料的硬化物）較佳為25℃下的彈性模數（儲存彈性模數）為5 GPa～25 GPa，更佳為10 GPa～20 GPa。若25℃下的彈性模數為5 GPa以上，則容易在使用臨時基材作為基材的情況下保持去除了臨時基材後的電路的形狀，從而存在在作業性方面優異的傾向。而且，若25℃下的彈性模數為25 GPa以下，則存在緩和因使用絕緣性材料而形成的密封部與其他構件的熱膨脹係數差而發生的應力的傾向。
絕緣性材料的25℃下的彈性模數可藉由以下的方法來測定。 準備10 mm×50 mm×3 mm的大小的硬化物，使用熱機械分析裝置（例如，TA儀器（TA instruments）公司的「RSAIII」），以10℃/分的速度升溫至25℃～300℃，求出25℃下的彈性模數（GPa）。
在所述方法中，進行電路之間及電路的周圍的密封的方法並無特別限制。作為使用粉末等固體狀的絕緣性材料的情況下的方法，可列舉澆鑄法、擠出成形法、壓縮成形法、轉注成形法、嵌入成形方法等。作為使用液狀的樹脂材料的情況下的方法，可列舉澆鑄法、塗佈法、印刷法、埋入法等。
在一實施態樣中，電路之間及電路的周圍的密封是藉由包括向配置有電路的模具的內部非加壓地供給絕緣性材料的步驟的方法來進行。以下，亦將此種方法稱為「非加壓成形法」。
與轉注成形法等將絕緣性材料一面加壓一面供給至模具的內部的方法相比，在非加壓成形法中，一般可利用簡便的設備來實施密封步驟。而且，可更有效果地抑制密封部中的空隙（void）的生成，在可靠性的方面優異。
在本揭示中，只要是不伴有加壓地進行絕緣性材料向模具的內部的供給，則在向模具的內部供給絕緣性材料後進行加壓的情況亦包含在非加壓成形中。
非加壓地進行絕緣性材料向模具的內部的供給的方法並無特別限制。例如，亦可藉由向未密閉的模具的內部供給絕緣性材料來進行。供給至模具的內部的絕緣性材料可為固體亦可為液體。
在藉由非加壓成形法來實施電路之間及電路的周圍的密封的情況下，就進一步抑制密封部中空隙的生成的觀點而言，較佳為實施在將絕緣性材料供給至模具的內部後，對模具的內部進行減壓的步驟（減壓步驟）。
藉由在將絕緣性材料供給至模具的內部後對模具的內部進行減壓，例如在供給至模具的內部的絕緣性材料為粒子狀的情況下，可抑制存在於粒子間的空氣殘存於熔融的絕緣性材料的內部而形成氣泡。
就進一步抑制密封部中的空隙的生成的觀點而言，較佳為在所述方法中實施減壓步驟後，實施使模具的內部接近大氣壓的步驟（升壓步驟）。
藉由在減壓步驟之後實施升壓步驟，在減壓步驟中未能抑制生成的氣泡藉由壓力而被壓碎，從而可進一步抑制密封部中的空隙的生成。實施升壓步驟的方法並無特別限制。例如，亦可為將內部經減壓的模具的開口部開放而製成大氣壓的方法。
在藉由非加壓成形法來實施電路之間及電路的周圍的密封的情況下，減壓步驟較佳為在使供給至模具的內部的絕緣性材料熔融的步驟（熔融步驟）之前進行，升壓步驟較佳為在熔融步驟之後進行。
藉由本揭示的電路封裝的製造方法而製造的電路封裝亦可包括：電路；配置於電路之間及電路的周圍的密封部；以及基板。 基板的種類並無特別限制。例如，亦可為以電路的支撐、來自搭載於電路的元件的發熱的散熱等為目的而通常使用者。而且，基板亦可為多個構件的組合（例如，金屬板跟用以對金屬板與電路進行絕緣的絕緣層的組合）。
在基板包含金屬板的情況下，其種類並無特別限制。例如，可列舉銅、鋁鎢銅、鉬銅等銅合金、鍍鎳銅等。金屬板的形狀、厚度等並無特別限制，可根據電路封裝的用途等來選擇。
在電路封裝具有絕緣層的情況下，絕緣層的種類並無特別限制。例如，絕緣層亦可包含樹脂。絕緣層中所含的樹脂並無特別限制，可列舉：環氧樹脂、酚樹脂、脲樹脂、三聚氰胺樹脂、胺基甲酸酯樹脂、矽酮樹脂、不飽和聚酯樹脂、丙烯酸樹脂等硬化性樹脂。絕緣層中所含的樹脂可為一種，亦可為兩種以上。絕緣層亦可視需要而包含填料等樹脂以外的成分。填料可為粉末狀亦可為纖維狀。
絕緣層的厚度並無特別限制，亦可根據電路封裝的用途等來選擇。就確保充分的絕緣性的觀點而言，絕緣層的厚度越厚越佳。例如，絕緣層的厚度較佳為60 μm以上，更佳為90 μm以上，進而佳為120 μm以上。
就確保充分的散熱性的觀點而言，絕緣層的厚度越小越佳。例如，絕緣層的厚度較佳為230 μm以下，更佳為210 μm以下，進而佳為190 μm以下。
＜電路封裝＞ 本揭示的電路封裝包括：電路；以及密封部，配置在所述電路之間及所述電路的周圍，由相同的絕緣性材料一併形成。
具有所述構成的電路封裝中，對電路之間進行密封的密封部與對電路的周圍進行密封的密封部由相同的絕緣性材料一併形成。因此，與如先前的使用電路片而製造的電路封裝般對電路之間進行密封的密封部與對電路的周圍進行密封的密封部在不同的步驟中形成的情況相比，連接可靠性優異。
在本揭示的電路封裝中，關於配置於電路之間及電路的周圍的密封部是否為由相同的絕緣性材料形成者，例如可藉由密封部的相當於電路之間的部分與相當於電路的周圍的部分中所含的成分的種類、比例等是否相同來判斷。
在本揭示的電路封裝中，關於配置於電路之間及電路的周圍的密封部是否是一併形成者，例如可藉由密封部的相當於電路之間的部分與相當於電路的周圍的部分之間是否形成有界面來判斷。
本揭示的電路封裝例如可藉由所述電路封裝的製造方法來製造。所述電路封裝的製造方法中所說明的電路封裝及其構件的細節及較佳的態樣在本揭示的電路封裝中亦可應用。
本說明書中所記載的所有文獻、專利申請案及技術規格是與具體且分別記載各文獻、專利申請案及技術規格藉由參照而併入的情況相同程度地，藉由參照而併入至本說明書中。
1‧‧‧基材 2‧‧‧電路 3‧‧‧元件 4‧‧‧線 5‧‧‧樹脂 6‧‧‧絕緣性材料 10‧‧‧框
圖1（a）、圖1（b）是概略性地表示本揭示的電路封裝的製造方法的步驟的圖。 圖2（a）、圖2（b）是概略性地表示先前的電路封裝的製造方法的步驟的圖。
1‧‧‧基材
2‧‧‧電路
3‧‧‧元件
4‧‧‧線
6‧‧‧絕緣性材料
10‧‧‧框

Claims (8)

  1. 一種電路封裝的製造方法，依次包括：在基材上配置電路的步驟、及使用相同的絕緣性材料進行所述電路之間的密封與所述電路的周圍的密封的步驟。
  2. 如申請專利範圍第1項所述的電路封裝的製造方法，其中所述電路的厚度為350 μm以上。
  3. 如申請專利範圍第1項或第2項所述的電路封裝的製造方法，其中所述絕緣性材料的25℃下的彈性模數為5 GPa～25 GPa。
  4. 如申請專利範圍第1項至第3項任一項所述的電路封裝的製造方法，其中所述電路之間的密封與所述電路的周圍的密封是藉由包括下述步驟的方法來進行：向配置有所述電路的模具的內部中，以非加壓地供給所述絕緣性材料的步驟。
  5. 如申請專利範圍第4項所述的電路封裝的製造方法，其中所述電路之間的密封與所述電路的周圍的密封包括將所述絕緣性材料供給至模具的內部後，對所述模具的內部進行減壓的步驟。
  6. 一種電路封裝，包括：電路；以及密封部，所述密封部配置在所述電路之間及所述電路的周圍，由相同的絕緣性材料一併形成。
  7. 如申請專利範圍第6項所述的電路封裝，其中所述電路的厚度為350 μm以上。
  8. 如申請專利範圍第6項或第7項所述的電路封裝，其中所述絕緣性材料的25℃下的彈性模數為5 GPa～25 GPa。
TW108126061A 2018-07-24 2019-07-23 電路封裝的製造方法以及電路封裝 TW202008861A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
WOPCT/JP2018/027759 2018-07-24
PCT/JP2018/027759 WO2020021642A1 (ja) 2018-07-24 2018-07-24 回路パッケージの製造方法及び回路パッケージ

Publications (1)

Publication Number Publication Date
TW202008861A true TW202008861A (zh) 2020-02-16

Family

ID=69180409

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108126061A TW202008861A (zh) 2018-07-24 2019-07-23 電路封裝的製造方法以及電路封裝

Country Status (2)

Country Link
TW (1) TW202008861A (zh)
WO (1) WO2020021642A1 (zh)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009252838A (ja) * 2008-04-02 2009-10-29 Mitsubishi Electric Corp 半導体装置
JP2010192591A (ja) * 2009-02-17 2010-09-02 Mitsubishi Electric Corp 電力用半導体装置とその製造方法
JP5602077B2 (ja) * 2011-03-23 2014-10-08 三菱電機株式会社 半導体装置
JP6504962B2 (ja) * 2015-08-04 2019-04-24 三菱電機株式会社 電力用半導体装置

Also Published As

Publication number Publication date
WO2020021642A1 (ja) 2020-01-30

Similar Documents

Publication Publication Date Title
TW422783B (en) Thermally conductive interface, method of attaching a heat-generating source to a thermal dissipation member using the interface, and electrical assembly formed by such method
TW318997B (zh)
WO2012066902A1 (ja) 封止用樹脂シートの製造方法
JP2008198921A (ja) モジュール部品及びその製造方法
TW202008861A (zh) 電路封裝的製造方法以及電路封裝
CN112825616A (zh) 3d电磁屏蔽件及其制备方法
WO2018012006A1 (ja) 回路基板の製造方法及び回路基板
TW202016197A (zh) 半導體元件的製造方法及導熱薄片
JP5854125B2 (ja) 封止用樹脂シートの製造方法
JP4984121B2 (ja) プリント配線板の製造方法
WO2021186629A1 (ja) 回路シート、回路基板及び回路基板の製造方法
JP4114629B2 (ja) 部品内蔵回路板及びその製造方法
JP5928324B2 (ja) 電力用半導体装置
JP2012033885A (ja) 電子部品モジュールの製造方法
WO2019142282A1 (ja) 回路シートの製造方法、回路基板の製造方法、回路シート、及び回路基板
WO2020174674A1 (ja) 回路基板の製造方法、回路基板及び回路パッケージの製造方法
CN107667419B (zh) 用于制造电路载体的方法
JP2017005161A (ja) 基板装置
JP2004111702A (ja) 配線基板およびその製造方法
JP2001237545A (ja) 配線板の製造方法
JP7338738B2 (ja) 半導体デバイスの製造方法、熱伝導シート、及び熱伝導シートの製造方法
KR102309515B1 (ko) Fpcb제조용 진공 핫프레스의 압착헤드
WO2020161796A1 (ja) 回路基板の製造方法、回路基板、半導体装置、半導体装置の製造方法、回路基板用部材の製造方法、金属板、及び回路基板用部材
WO2020194394A1 (ja) 回路シート、回路基板、半導体装置、回路シートの製造方法、及び回路基板の製造方法
JP4144347B2 (ja) 多層基板