TW202004916A - 高電子移動率電晶體及其形成方法 - Google Patents

Abstract

本發明實施例提供一種高電子移動率電晶體的形成方法，包括：形成緩衝層於透光基板上；形成阻障層於緩衝層上，通道區位於緩衝層中，鄰近緩衝層與阻障層之介面；形成介電層於阻障層上；形成源極/汲極電極，穿過介電層及阻障層，設於緩衝層上；形成遮光層順應性地覆蓋於介電層及源極/汲極電極上；及對源極/汲極電極進行熱製程。

Description

高電子移動率電晶體及其形成方法

本發明實施例係有關於一種半導體技術，特別是有關於一種高電子移動率電晶體。

高電子移動率電晶體(High Electron Mobility Transistor，HEMT)因具有高崩潰電壓、高輸出電壓等優點，廣泛應用於高功率半導體裝置當中。

傳統上，高電子移動率電晶體利用三五族半導體堆疊而形成。然而，源極/汲極電極與三五族半導體之間形成的異質接面(heterojunction)阻值極高，需利用高溫熱製程使金屬擴散，形成歐姆接觸(ohmic contact)以降低接觸電阻(contact resistance，Rc)阻值。然而，當三五族半導體及基板均為透光材料時，易使溫度感應器偵測異常，而使歐姆接觸形成失敗，導致無法有效降低阻值。

雖然現有的高電子移動率電晶體大致符合需求，但並非各方面皆令人滿意，特別是形成高電子移動率電晶體良好的歐姆接觸仍需進一步改善。

根據一實施例，本發明提供一種高電子移動率電晶體的形成方法，包括：形成緩衝層於透光基板上；形成阻障 層於緩衝層上，通道區位於緩衝層中，鄰近緩衝層與阻障層之介面；形成介電層於阻障層上；形成源極/汲極電極，穿過介電層及阻障層，設於緩衝層上；形成遮光層順應性地覆蓋於介電層及源極/汲極電極上；及對源極/汲極電極進行熱製程。

根據另一實施例，本發明提供一種高電子移動率電晶體包括：緩衝層，位於透光基板上；阻障層，位於緩衝層上，其中通道區位於緩衝層中，鄰近緩衝層與阻障層之介面；介電層，位於阻障層上；源極/汲極電極，穿過介電層及阻障層，設於緩衝層上；遮光層，覆蓋於源極/汲極電極上。

為讓本發明之上述目的、特徵及優點能更明顯易懂，下文特舉數個實施例，並配合所附圖式，作詳細說明如下。

10‧‧‧晶圓

12‧‧‧溫度感測器

16‧‧‧光源

100、200、300、400‧‧‧高電子移動率電晶體

102‧‧‧基板

104‧‧‧緩衝層

106‧‧‧阻障層

108‧‧‧通道區

110‧‧‧介電層

112‧‧‧源極/汲極電極

112i‧‧‧界面

114、114a、114b‧‧‧遮光層

116‧‧‧熱製程

118‧‧‧蝕刻製程

120‧‧‧閘極電極

224‧‧‧蝕刻停止層

318‧‧‧蝕刻製程

426‧‧‧能帶調整層

以下將配合所附圖式詳述本發明實施例。應注意的是，依據在業界的標準做法，各種特徵並未按照比例繪製且僅用以說明例示。事實上，可能任意地放大或縮小元件的尺寸，以清楚地表現出本發明實施例的特徵。

第1~6、7A、7B、8、9圖係根據一些實施例繪示出形成高電子移動率電晶體不同階段的剖面示意圖。

第10至12圖係根據另一些實施例繪示出形成高電子移動率電晶體不同階段的剖面示意圖。

第13至14圖係根據又一些實施例繪示出形成高電子移動率電晶體不同階段的剖面示意圖。

第15至16圖係根據再一些實施例所繪示之高電子移動率電晶體的剖面示意圖。

第17圖係根據一些實施例繪示出形成高電子移動率電晶體的升溫曲線圖。

以下公開許多不同的實施方法或是例子來實行本發明實施例之不同特徵，以下描述具體的元件及其排列的實施例以闡述本發明實施例。當然這些實施例僅用以例示，且不該以此限定本發明實施例的範圍。例如，在說明書中提到第一特徵形成於第二特徵之上，其包括第一特徵與第二特徵是直接接觸的實施例，另外也包括於第一特徵與第二特徵之間另外有其他特徵的實施例，亦即，第一特徵與第二特徵並非直接接觸。此外，在不同實施例中可能使用重複的標號或標示，這些重複僅為了簡單清楚地敘述本發明實施例，不代表所討論的不同實施例及/或結構之間有特定的關係。

此外，其中可能用到與空間相對用詞，例如「在...下方」、「下方」、「較低的」、「上方」、「較高的」及類似的用詞，這些空間相對用詞係為了便於描述圖示中一個(些)元件或特徵與另一個(些)元件或特徵之間的關係，這些空間相對用詞包括使用中或操作中的裝置之不同方位，以及圖式中所描述的方位。當裝置被轉向不同方位時(旋轉90度或其他方位)，則其中所使用的空間相對形容詞也將依轉向後的方位來解釋。

在此，「約」、「大約」、「大抵」之用語通常表示在一給定值或範圍的20%之內，較佳是10%之內，且更佳是5%之內，或3%之內，或2%之內，或1%之內，或0.5%之內。應注意的是，說明書中所提供的數量為大約的數量，亦即在沒有特定 說明「約」、「大約」、「大抵」的情況下，仍可隱含「約」、「大約」、「大抵」之含義。

雖然所述的一些實施例中的步驟以特定順序進行，這些步驟亦可以其他合邏輯的順序進行。在不同實施例中，可替換或省略一些所述的步驟，亦可於本發明實施例所述的步驟之前、之中、及/或之後進行一些其他操作。本發明實施例中的高電子移動率電晶體可加入其他的特徵。在不同實施例中，可替換或省略一些特徵。

本發明實施例提供一種高電子移動率電晶體(high electron mobility transistor，HEMT)的形成方法，在以高溫熱製程形成源極/汲極電極與通道層之間的歐姆接觸時，於元件上形成遮光層，以避免高溫光線透過透光三五族半導體及透光基板，而使基板下方的溫度感應器偵測異常，以致無法形成良好的歐姆接觸，因而無法降低阻值。

第1至9圖係根據一些實施例繪示出形成高電子移動率電晶體100不同階段的剖面示意圖。如第1圖所繪示，提供一基板102。在一些實施例中，此基板102可為Al₂O₃(藍寶石(sapphire))基板。此外，上述半導體基板亦可為元素半導體，包括矽(silicon)或鍺(germanium)；化合物半導體，包括氮化鎵(gallium nitride，GaN)、碳化矽(silicon carbide)、砷化鎵(gallium arsenide)、磷化鎵(gallium phosphide)、磷化銦(indium phosphide)、砷化銦(indium arsenide)及/或銻化銦(indium antimonide)；合金半導體，包括矽鍺合金(SiGe)、磷砷鎵合金(GaAsP)、砷鋁銦合金(AlInAs)、砷鋁鎵合金(AlGaAs)、砷銦鎵 合金(GaInAs)、磷銦鎵合金(GaInP)及/或磷砷銦鎵合金(GaInAsP)、或上述材料之組合。在一些實施例中，基板102可為單晶基板、多層基板(multi-layer substrate)、梯度基板(gradient substrate)、其他適當之基板、或上述之組合。此外，基板102也可以是絕緣層上覆半導體(semiconductor on insulator，SOI)基板，上述絕緣層覆半導體基板可包括底板、設置於底板上之埋藏氧化層、或設置於埋藏氧化層上之半導體層。在一些實施例中，基板102為透光基板。在本文中，透光基板102係指對波長300nm至2500nm的光源下穿透率在10%以上，例如穿透率10%至99%的基板102。

接著，如第2圖所繪示，在基板102上形成緩衝層104。在一些實施例中，緩衝層104包括III-V族半導體，例如GaN。緩衝層104亦可包括AlGaN、AlN、GaAs、GaInP、AlGaAs、InP、InAlAs、InGaAs、其他適當的III-V族半導體材料、或上述之組合。在一些實施例中，可使用分子束磊晶法(molecular-beam epitaxy，MBE)、有機金屬氣相沉積法(metalorganic chemical vapor deposition，MOCVD)、氫化物氣相磊晶法(hydride vapor phase epitaxy，HVPE)、其他適當之方法、或上述之組合在基板102上形成緩衝層104。

接著，如第3圖所繪示，在緩衝層104上形成阻障層106，在一些實施例中，阻障層106包括與緩衝層104相異之材料。阻障層106可包括III-V族半導體，例如Al_xGa_1-xN，其中0<x<1。阻障層106亦可包括GaN、AlN、GaAs、GaInP、AlGaAs、InP、InAlAs、InGaAs、其他適當的III-V族材料、或上述之組 合。在一些實施例中，可使用分子束磊晶法、有機金屬氣相沉積法、氫化物氣相磊晶法、其他適當之方法、或上述之組合在緩衝層104上形成阻障層106。

由於緩衝層104與阻障層106之材料相異，其能帶間隙(band gap)不同，緩衝層104與阻障層106的介面處形成異質接面(heterojunction)。異質接面處的能帶彎曲，導帶(conduction band)彎曲深處形成量子井(quantum well)，將壓電效應(Piezoelectricity)所產生的電子約束於量子井中，因此在緩衝層104與阻障層106的介面處形成二維電子氣(two-dimensional electron gas，2DEG)，進而形成導通電流。如第1圖所示，在緩衝層104與阻障層106的介面處形成通道區108，通道區108即為二維電子氣形成導通電流之處。

接著，如第4圖所繪示，在阻障層106上形成介電層110。在一些實施例中，介電層110為氧化物。在一些實施例中，介電層110包括SiO₂、SiN₃、SiON、Al₂O₃、MgO、Sc₂O₃、HfO₂、HfSiO、HfSiON、HfTaO、HfTiO、HfZrO、LaO、ZrO、TiO₂、ZnO₂、ZrO₂、AlSiN₃、SiC、或Ta₂O₅、其他適當的介電材料、或上述之組合。在一些實施例中，可使用化學氣相沉積法(chemical vapor deposition，CVD)(如電漿強化化學氣相沉積(plasma enhanced CVD，PECVD)、高密度電漿化學氣相沉積(high density plasma CVD，HDPCVD))、原子層沉積製程(atomic layer deposition，ALD)、及/或其他合適技術沉積介電材料，以形成介電層110。在一些實施例中，可使用熱氧化製程，在含氧或含氮(例如含NO或N₂O)的環境下熱成長介電層110。介電 層110可降低後續形成閘極的漏電電流，提升閘極可承受的電壓範圍，進一步使通道阻值降低。

接著，如第5圖所繪示，形成源極/汲極電極112，其穿過介電層110及阻障層106，設置於緩衝層104上。在一些實施例中，源極/汲極電極112各自可包括Ti、Al、W、Au、Pd、其他適當之金屬材料、其合金、或上述之組合。在一些實施例中，可進行微影製程及蝕刻製程，於介電層110及阻障層106中形成源極/汲極電極開口，接著以化學氣相沉積法、物理氣相沉積法(例如蒸鍍或濺鍍)、電鍍、原子層沉積法、其他適當之方法、或上述之組合於介電層110上沉積導電材料並填入上述源極/汲極電極開口中，之後以蝕刻製程去除源極/汲極電極開口以外的導電材料，以形成源極/汲極電極112。

在一些實施例中，在形成源極/汲極電極開口後，填入導電材料以形成源極/汲極電極112之前，順應性地形成鈍化層內襯於源極/汲極電極112與介電層110及阻障層106之間(圖未示)。鈍化層可包括SiO₂、SiN₃、SiON、Al₂O₃、AlN、聚亞醯胺(polyimide，PI)、苯環丁烯(benzocyclobutene，BCB)、聚苯并噁唑(polybenzoxazole，PBO)、其他絕緣材料、或上述之組合。在一些實施例中，可使用有機金屬氣相沉積法、化學氣相沉積法、其他適當之方法、或上述之組合形成鈍化層。鈍化層可保護下方的膜層，並提供物理隔離及結構支撐。

接著，如第6圖所繪示，形成遮光層114順應性地覆蓋於介電層110及源極電極/汲極電極112上。在一些實施例中，遮光層114包括TiN。遮光層114亦可包括Al、Ag、Cu、AlCu、 Pt、W、Ru、Ni、TaN、TiAlN、TiW、TiO、TiO₂、其他阻光材料、或上述之組合。在一些實施例中，遮光層114可使用物理氣相沉積製程(例如蒸鍍法或濺鍍法)、原子層沉積製程、電鍍法、其他合適的製程、或上述之組合沉積遮光層材料。遮光層114可選用對於波長300nm至2500nm的光源下穿透率小於10%，例如0%至10%的材料。遮光層114的厚度可為100Å至2000Å，厚度將依選擇之材料光穿透特性而有所變動。遮光層114的厚度若太厚，則可能容易因懸突(overhang)而造成薄膜破裂或剝離，遮光層114的厚度若太薄，則可能遮光效果不足。

接著，如第7A圖所繪示，對源極電極/汲極電極112進行熱製程116。由於熱製程116的高溫，源極電極/汲極電極112中的金屬將擴散至通道區108，因而在源極電極/汲極電極112與通道區108之間的界面112i形成歐姆接觸，可降低源極電極/汲極電極112與通道區108之間界面112i的阻值。在一些實施例中，熱製程116使用紅外光光源，其波長介於700nm至2500nm。熱製程116之溫度介於500℃至1000℃，所持續時間介於10秒至120秒。若熱製程116的溫度過高或時間過長，則可能因高溫或長時間反應的副產物而導致元件特性劣化並形成高阻值的介面，若溫度過低或時間過短，則無法在源極電極/汲極電極112與通道區108之間的界面112i形成良好的歐姆接觸。

第7B圖係根據一些實施例繪示出進行熱製程116時設備的剖面示意圖。在一些實施例中，在晶圓10上形成高電子移動率電晶體100，包括基板102及其上方的結構，而溫度感測器12位於晶圓10之下方。進行熱製程116時，光源16照射晶 圓10，由底部的溫度感測器12偵測晶圓10的溫度以決定光源16照射的時間長短。然而，當基板102為透光基板時，光源16可能穿透基板102，直接照射溫度感測器12，導致偵測得到的溫度升高，但此時晶圓10可能尚未吸收足夠的熱能，而使源極電極/汲極電極112與通道區108之間的界面112i無法形成歐姆接觸，導致無法有效降低阻值。

如第7A及7B圖所示，由於在進行熱製程116前先於介電層110及源極電極/汲極電極112上形成遮光層114，熱製程116用以加熱的光源16較不易穿透基板102及其上方的結構，因此在晶圓10底部的溫度感測器較不易產生溫度偵測異常的情形，因此熱製程116可於源極電極/汲極電極112與通道區108之間的界面112i形成良好的歐姆接觸，進一步降低阻值。

值得注意的是，第7B圖繪示出晶圓10底部之溫度感測器12之數量、形狀、和配置僅為一範例，本發明實施例不以此為限。在本發明實施例中，晶圓10底部之溫度感測器12之可為任意數量、形狀、和配置，視製程需求而定。

接著，如第8圖所繪示，以蝕刻製程118去除遮光層114。在一些實施例中，蝕刻製程118可包括乾蝕刻、濕蝕刻、反應離子蝕刻(reactive ion etching，RIE)、及/或其他適合的製程。舉例來說，乾蝕刻製程可以含氧氣體、含氟氣體(例如CF₄、SF₆、CH₂F₂、CHF₃、及/或C₂F₆)、含氯氣體(例如Cl₂、CHCl₃、CCl₄、及/或BCl₃)、含溴氣體(例如HBr及/或CHBR₃)、含碘氣體、其他適合的氣體及/或電漿、及/或上述之組合實施。舉例來說，濕蝕刻製程可包括在稀氫氟酸(diluted hydrofluoric acid，DHF)、 氫氧化鉀(potassium hydroxide，KOH)溶液、氨水(ammonia)、含氫氟酸(hydrofluoric acid，HF)溶液、硝酸(nitric acid，HNO₃)、及/或醋酸(acetic acid，CH₃COOH)、或其他適合的濕蝕刻劑中蝕刻。在一些實施例中，蝕刻製程118完全去除遮光層114。殘留於源極電極/汲極電極112之間並接觸不同源極電極/汲極電極112的遮光層114可能引起不想要的短路。

接著，如第9圖所繪示，形成閘極電極120於阻障層106上。在一些實施例中，閘極電極120可包括多晶矽、金屬(例如鎢、鈦、鋁、銅、鉬、鎳、鉑、其相似物、或以上之組合)、金屬合金、金屬氮化物(例如氮化鎢、氮化鉬、氮化鈦、氮化鉭、其相似物、或以上之組合)、金屬矽化物(例如矽化鎢、矽化鈦、矽化鈷、矽化鎳、矽化鉑、矽化鉺、其相似物、或以上之組合)、金屬氧化物(氧化釕、氧化銦錫、其相似物、或以上之組合)、其他適用的導電材料、或上述之組合。在一些實施例中，可進行微影製程及蝕刻製程，以於介電層110中形成閘極開口，接著使用化學氣相沉積製程(例如低壓氣相沉積製程或電漿輔助化學氣相沉積製程)、物理氣相沉積製程(例如電阻加熱蒸鍍法、電子束蒸鍍法、或濺鍍法)、電鍍法、原子層沉積製程、其他合適的製程、或上述之組合於介電層110上沉積導電材料並填入上述閘極開口中，之後以蝕刻去除閘極開口以外的導電材料，以形成閘極電極120。

如上所述，在進行熱製程之前，於高電子移動率電晶體上覆蓋遮光層，以避免熱製程的加熱光線穿透高電子移動率電晶體，造成溫度偵測異常的現象。熱製程正常加熱可在 源極電極/汲極電極與通道區之間的界面形成良好的歐姆接觸，降低接觸電阻阻值。

第10至12圖繪示出本發明另一些實施例繪示出形成高電子移動率電晶體200不同階段的剖面示意圖。其中與前述實施例相同或相似的製程或元件將沿用相同的元件符號，其詳細內容將不再贅述。與前述實施例的差別在於，如第10圖所示，在形成遮光層114之前，形成蝕刻停止層224順應性地覆蓋於介電層110及源極電極/汲極電極112上。

在一些實施例中，蝕刻停止層224為氧化物。在一些實施例中，蝕刻停止層224包括SiO₂、Si₃N₄、SiON、Al₂O₃、MgO、Sc₂O₃、HfO₂、HfSiO、HfSiON、HfTaO、HfTiO、HfZrO、LaO、ZrO、TiO₂、ZnO₂、ZrO₂、或Ta₂O₅、類似的材料、或上述之組合。在一些實施例中，可使用化學氣相沉積法(如電漿強化化學氣相沉積、高密度電漿化學氣相沉積)、原子層沉積製程、及/或其他合適技術沉積介電材料，以形成蝕刻停止層224。在一些實施例中，蝕刻停止層224的厚度可為100Å至2000Å。蝕刻停止層224的厚度若太厚，則可能因懸突(overhang)而造成孔洞或者應力過大造成薄膜破裂，蝕刻停止層224的厚度若太薄，則可能不足以使後續蝕刻製程停止於該層之上。

接著，如第11圖所繪示，對源極電極/汲極電極112進行熱製程116。由於熱製程116的高溫，源極電極/汲極電極112中的金屬將擴散至通道區108，因而在源極電極/汲極電極112與通道區108之間的界面112i形成歐姆接觸。由於在進行熱製程116前先於介電層110及源極電極/汲極電極112上形成了遮光 層114，熱製程116用以加熱的光線較不易穿透高電子移動率電晶體100，因此較不易產生溫度偵測異常的情形，因此熱製程116可於源極電極/汲極電極112與通道區108之間的界面112i形成良好的歐姆接觸，進一步降低阻值。

接著，如第12圖所繪示，以蝕刻製程118去除遮光層114。在一些實施例中，蝕刻製程118去除遮光層114後，留下的蝕刻停止層224覆蓋源極電極/汲極電極112。因此，源極電極/汲極電極112的厚度可不因蝕刻製程118而改變，使得在蝕刻製程118後，源極電極/汲極電極112的厚度均勻。在一些實施例中，介電層110與蝕刻停止層224均為氧化物。在一些實施例中，蝕刻停止層224與介電層110在蝕刻製程118時的蝕刻速率遠小於遮光層114，例如蝕刻速率比為1：3，以避免蝕刻製程118時過度蝕刻源極電極/汲極電極112。在一些實施例中，蝕刻停止層224與介電層110在蝕刻製程118時的蝕刻速率不同，以避免蝕刻製程118時過度蝕刻介電層110。

在一些實施例中，在蝕刻製程118之後，可進一步以沉積製程或熱氧化製程順應性地覆蓋氧化物層於蝕刻停止層224之上(圖未示)。然而，即使在蝕刻停止層224為氧化物的情形之下，由於蝕刻停止層224經受熱製程116，而氧化物層並未經受熱製程116，蝕刻停止層224與氧化物層在後續蝕刻製程的蝕刻率亦不同，而可避免後續蝕刻製程過度蝕刻蝕刻停止層224。

在如第10至12圖所示的實施例中，在進行熱製程之前，於高電子移動率電晶體上覆蓋蝕刻停止層及遮光層，以 避免加熱光線穿透高電子移動率電晶體，造成溫度偵測異常的現象，熱製程正常加熱可在源極電極/汲極電極與通道區之間的界面形成良好的歐姆接觸，進一步降低接觸電阻。蝕刻停止層更可避免在移除遮光層時過度蝕刻下方的源極電極/汲極電極及介電層，而使源極電極/汲極電極厚度均勻。

第13至14圖繪示出本發明另一些實施例繪示出形成高電子移動率電晶體300不同階段的剖面示意圖。其中與前述實施例相同或相似的製程或元件將沿用相同的元件符號，其詳細內容將不再贅述。與前述實施例的差別在於，如第13圖所示，在進行熱製程116之後，以蝕刻製程318選擇性地去除遮光層114。在一些實施例中，以圖案化製程選擇性去除遮光層114。圖案化製程可包括光阻塗佈(例如旋轉塗佈)、軟烤(soft baking)、罩幕對準、曝光圖案、曝光後烘烤、光阻顯影、清洗及乾燥(例如硬烤(hard baking))、其他合適的技術、或上述之組合。蝕刻製程可包括乾蝕刻製程(例如反應離子蝕刻、非等向性電漿蝕刻)、濕蝕刻製程、或上述之組合。去除遮光層114後，殘餘的遮光層114分別包括覆蓋源極電極/汲極電極112兩側壁的遮光層114a及僅覆蓋於介電層110上的遮光層114b。

接著，如第14圖所示，形成閘極電極120於阻障層106上。在一些實施例中，殘餘的遮光層114a及114b並未接觸閘極電極120。若殘餘的遮光層114a及114b殘留於源極電極/汲極電極112與閘極電極120之間，並接觸不同的源極電極/汲極電極112與閘極電極120，則可能引起不想要的短路。遮光層114除了在熱製程116時作為遮蔽光線之外，殘餘的遮光層114b亦 可後續作為其他繞線用途。

在如第13至14圖所示的實施例中，在進行熱製程之前，於高電子移動率電晶體上覆蓋遮光層，以避免加熱光線穿透高電子移動率電晶體，造成溫度偵測異常的現象，熱製程正常加熱可在源極電極/汲極電極與通道區之間的界面形成良好的歐姆接觸，降低接觸電阻。接著，選擇性去除遮光層，殘餘的部分遮光層可於後續作為其他繞線用途，節省製程成本及時間。

第15至16圖係根據本發明再一些實施例繪示出形成高電子移動率電晶體400的剖面示意圖。其中與前述實施例相同或相似的製程或元件將沿用相同的元件符號，其詳細內容將不再贅述。與前述實施例的差別在於，前述的高電子移動率電晶體不須外加閘極電壓，高電子移動率電晶體便為導通狀態，亦即為空乏型(depletion mode，D-mode)高電子移動率電晶體。然而，如第15圖所示，在形成介電層110之前，形成能帶調整層426於阻障層106上，且位於後續形成的閘極電極120預定區之下方。能帶調整層426為P型摻雜三五族半導體，包括P型摻雜之GaN、AlGaN、AlN、GaAs、AlGaAs、InP、InAlAs、或InGaAs，其P型摻雜濃度介於1e17/cm³至1e20/cm³之間。在一些實施例中，可使用分子束磊晶法、有機金屬氣相沉積法、化學氣相沉積法、氫化物氣相磊晶法沉積P型摻雜三五族半導體，再經由例如微影製程與蝕刻製程，將之圖案化形成能帶調整層426。

接著，如第15圖所示，於高電子移動率電晶體400上覆蓋遮光層114，接著進行熱製程116。由於熱製程116的高 溫，源極電極/汲極電極112中的金屬將擴散至通道區108，因而在源極電極/汲極電極112與通道區108之間的界面112i形成歐姆接觸。由於在進行熱製程116前先於介電層110及源極電極/汲極電極112上形成了遮光層114，熱製程116用以加熱的光線較不易穿透高電子移動率電晶體400，因此較不易產生溫度偵測異常的情形，因此熱製程116可於源極電極/汲極電極112與通道區108之間的界面112i形成良好的歐姆接觸，進一步降低阻值。

接著，如第16圖所示，去除遮光層114後，在能帶調整層426上形成閘極電極120，使兩者電性連接。由於能帶調整層426為P型摻雜三五族半導體，P型摻雜可提高能帶，因此緩衝層104與阻障層106的介面處量子井能量可高於費米能階，導致通道層108中可能無二維電子氣產生，因而可能無導通電流。上述實施例中，由於能帶調整層426可拉高能帶，未外加閘極電壓時，高電子移動率電晶體400可為截止狀態，亦即高電子移動率電晶體400可為增強型(enhancement mode，E-mode)高電子移動率電晶體。與空乏型(D-mode)高電子移動率電晶體相較之下，增強型(E-mode)高電子移動率電晶體較為安全，待機功耗(standby power dissipation)較低，且由於不須供給負偏壓，亦可降低電路複雜性以及製作成本。

在如第15至16圖所示的實施例中，在進行熱製程之前，於高電子移動率電晶體上覆蓋遮光層，以避免加熱光源穿透高電子移動率電晶體，造成溫度偵測異常的現象，熱製程正常加熱可使源極電極/汲極電極與通道區之間的界面形成良 好的歐姆接觸，進一步降低接觸電阻。藉由在閘極電極下方形成能帶調整層調整能帶，形成未外加閘極電壓時即為截止狀態的增強型高電子移動率電晶體。

值得注意的是，前述高電子移動率電晶體100、200、300之實施例亦可適用如第15至16圖所示實施例，於閘極電極下方形成能帶調整層調整能帶，形成增強型高電子移動率電晶體。

第17圖係根據一些實施例繪示出形成高電子移動率電晶體的升溫曲線圖。實線數據表示進行熱製程116時並未使用遮光層114的升溫曲線。虛線數據表示進行熱製程116時使用了遮光層114的升溫曲線。

如第17圖所示，進行熱製程116時若未使用遮光層114，易造成溫度感應器偵測異常，所測得的溫度跳動而不穩定，使歐姆接觸形成失敗，無法降低阻值。相形之下，當使用遮光層114時，溫度穩定升高，因此，熱製程可正常加熱，在源極電極/汲極電極與通道區之間的界面可形成良好的歐姆接觸，進一步降低接觸電阻。

雖然在實施例中已經描述了與本技術的某些實施例相關的優點，其他實施例亦可具有這樣的優點。並非所有實施例必須具有上述優點才在本發明範圍之中。

綜上所述，本發明實施例提供一種形成高電子移動率電晶體的方法，在進行熱製程以形成源極電極/汲極電極與通道區之間界面的歐姆接觸前，先於源極電極/汲極電極及介電層上形成遮光層，避免加熱的高溫光線穿透高電子移動率 電晶體，使得溫度偵測異常。如此一來，熱製程可正常加熱，在源極電極/汲極電極與通道區之間的界面形成良好的歐姆接觸，進一步降低接觸電阻。此外，可在形成遮光層前先形成蝕刻停止層，使源極電極/汲極電極厚度均勻。另外，若選擇性地去除遮光層，殘餘的遮光層將可用於後續繞線用途。此方法可應用於形成空乏型高電子移動率電晶體與增強型高電子移動率電晶體。

上述內容概述許多實施例的特徵，因此任何所屬技術領域中具有通常知識者，可更加理解本發明實施例之各面向。任何所屬技術領域中具有通常知識者，可能無困難地以本發明實施例為基礎，設計或修改其他製程及結構，以達到與本發明實施例相同的目的及/或得到相同的優點。任何所屬技術領域中具有通常知識者也應了解，在不脫離本發明實施例之精神和範圍內做不同改變、代替及修改，如此等效的創造並沒有超出本發明實施例的精神及範圍。

100‧‧‧高電子移動率電晶體

102‧‧‧基板

104‧‧‧緩衝層

106‧‧‧阻障層

108‧‧‧通道區

110‧‧‧介電層

112‧‧‧源極/汲極電極

112i‧‧‧界面

114‧‧‧遮光層

116‧‧‧熱製程

Claims (18)

1. 一種高電子移動率電晶體(high electron mobility transistor,HEMT)的形成方法，包括：形成一緩衝層於一透光基板上；形成一阻障層於該緩衝層上，其中一通道區位於該緩衝層中，鄰近該緩衝層與該阻障層之一介面；形成一介電層於該阻障層上；形成一源極/汲極電極，穿過該介電層及該阻障層，設於該緩衝層上；形成一遮光層順應性地(conformally)覆蓋於該介電層及該源極/汲極電極上；及對該源極/汲極電極進行一熱製程。
2. 如申請專利範圍第1項所述之高電子移動率電晶體的形成方法，更包括：於進行該熱製程後，完全去除該遮光層。
3. 如申請專利範圍第1項所述之高電子移動率電晶體的形成方法，更包括：於進行該熱製程後，選擇性去除該介電層上的部份該遮光層，其中殘餘的該遮光層覆蓋該源極/汲極電極的兩側壁。
4. 如申請專利範圍第2或3項所述之高電子移動率電晶體的形成方法，更包括：在形成該遮光層之前，形成一蝕刻停止層順應性地(conformally)覆蓋於該介電層及該源極/汲極電極上。
5. 如申請專利範圍第4項所述之高電子移動率電晶體的形成 方法，其中該蝕刻停止層與該介電層均為氧化物，且在去除該遮光層時，該蝕刻停止層與該介電層之蝕刻率不同。
6. 如申請專利範圍第1項所述之高電子移動率電晶體的形成方法，更包括：形成一閘極電極於該阻障層上，且位於該源極/汲極電極之間。
7. 如申請專利範圍第6項所述之高電子移動率電晶體的形成方法，更包括：在形成該閘極電極前，形成一能帶調整層(band adjustment layer)於該阻障層上，且位於一閘極電極預定區之下；其中該能帶調整層為P型摻雜三五族半導體。
8. 如申請專利範圍第1項所述之高電子移動率電晶體的形成方法，其中該熱製程降低了該源極/汲極電極與該通道區之間一界面的阻值。
9. 如申請專利範圍第1項所述之高電子移動率電晶體的形成方法，其中該熱製程之溫度介於500℃至1000℃，該熱製程之持續時間介於10秒至120秒。
10. 如申請專利範圍第1項所述之高電子移動率電晶體的形成方法，其中該遮光層包括TiN、Al、Ag、Cu、AlCu、Pt、W、Ru、Ni、TaN、TiAlN、TiW、TiO、TiO ₂、或上述之組合。
11. 一種高電子移動率電晶體，包括：一緩衝層，位於一透光基板上；一阻障層，位於該緩衝層上，其中一通道區位於該緩衝層 中，鄰近該緩衝層與該阻障層之一介面；一介電層，位於該阻障層上；一源極/汲極電極，穿過該介電層及該阻障層，設於該緩衝層上；一遮光層，覆蓋於該源極/汲極電極上。
12. 如申請專利範圍第11項所述之高電子移動率電晶體，其中該遮光層更不連續地設於該介電層上，且該遮光層覆蓋該源極/汲極電極的兩側壁。
13. 如申請專利範圍第11項所述之高電子移動率電晶體，更包括：一蝕刻停止層，順應性地(conformally)覆蓋於該介電層及該源極/汲極電極上，並位於該遮光層之下。
14. 如申請專利範圍第13項所述之高電子移動率電晶體，其中該蝕刻停止層與該介電層均為氧化物，且對於同一蝕刻劑該蝕刻停止層與該介電層之蝕刻率不同。
15. 如申請專利範圍第11項所述之高電子移動率電晶體，更包括：一閘極電極，位於該阻障層上，且位於該源極/汲極電極之間。
16. 如申請專利範圍第15項所述之高電子移動率電晶體，更包括：一能帶調整層(band adjustment layer)，位於該阻障層上，且位於該閘極電極之下；其中該能帶調整層為P型摻雜三五族半導體。
17. 如申請專利範圍第11項所述之高電子移動率電晶體，其中該熱製程之溫度介於500℃至1000℃，該熱製程之持續時間介於10秒至120秒。
18. 如申請專利範圍第11項所述之高電子移動率電晶體，其中該遮光層包括TiN、Al、Ag、Cu、AlCu、Pt、W、Ru、Ni、TaN、TiAlN、TiW、TiO、TiO ₂、或上述之組合。

Images